JP2002353274A - 半導体ｌｓｉチップの故障リペア方法 - Google Patents
半導体ｌｓｉチップの故障リペア方法Info
- Publication number
- JP2002353274A JP2002353274A JP2001156539A JP2001156539A JP2002353274A JP 2002353274 A JP2002353274 A JP 2002353274A JP 2001156539 A JP2001156539 A JP 2001156539A JP 2001156539 A JP2001156539 A JP 2001156539A JP 2002353274 A JP2002353274 A JP 2002353274A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- failure
- circuit board
- chip
- flexible circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】液晶表示パネルやＰＤＰ等のＣＯＧ(Chip on G
lass)実装した半導体ＬＳＩチップの簡便なリペア方法
を提供する。 【解決手段】ガラス基板２上にＣＯＧ実装したＬＳＩチ
ップ１の故障をリペアする方法において、故障の発生し
たＬＳＩチップ１を覆うようにＬＳＩチップ１と同じ品
種の代替用のＬＳＩチップ５が搭載されたＬＳＩ付きＦ
ＰＣ４をガラス基板２上に載置し、ＬＳＩ付きＦＰＣ４
の接続端子をガラス基板２上の故障の発生したＬＳＩチ
ップ１の出力用端子に接続し、ＬＳＩチップ１の故障を
リペアする。
lass)実装した半導体ＬＳＩチップの簡便なリペア方法
を提供する。 【解決手段】ガラス基板２上にＣＯＧ実装したＬＳＩチ
ップ１の故障をリペアする方法において、故障の発生し
たＬＳＩチップ１を覆うようにＬＳＩチップ１と同じ品
種の代替用のＬＳＩチップ５が搭載されたＬＳＩ付きＦ
ＰＣ４をガラス基板２上に載置し、ＬＳＩ付きＦＰＣ４
の接続端子をガラス基板２上の故障の発生したＬＳＩチ
ップ１の出力用端子に接続し、ＬＳＩチップ１の故障を
リペアする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示パネルやプ
ラズマディスプレイパネル（ＰＤＰ）等に使用されるガ
ラス基板等の基板上にＣＯＧ（Chip on Glass）実装し
た半導体ＬＳＩチップの故障をリペアする方法に関する
ものである。
ラズマディスプレイパネル（ＰＤＰ）等に使用されるガ
ラス基板等の基板上にＣＯＧ（Chip on Glass）実装し
た半導体ＬＳＩチップの故障をリペアする方法に関する
ものである。
【０００２】
【従来の技術】ガラス基板等の基板に半導体ＬＳＩチッ
プ（以降、単にＬＳＩチップと呼ぶ）を直接実装する技
術はＣＯＧ実装と呼ばれており、液晶表示パネル等にお
いては、狭ピッチ化による接続信頼性の向上と部材のコ
スト低減のための実装技術として注目され、その実用化
が進展している。
プ（以降、単にＬＳＩチップと呼ぶ）を直接実装する技
術はＣＯＧ実装と呼ばれており、液晶表示パネル等にお
いては、狭ピッチ化による接続信頼性の向上と部材のコ
スト低減のための実装技術として注目され、その実用化
が進展している。
【０００３】ＣＯＧ実装したＬＳＩチップに不具合が発
生した場合の従来のリペア方法について図３を参照して
説明する。図３（ａ）はガラス基板２上にＬＳＩチップ
１，６がＣＯＧ実装され、さらにＬＳＩチップ１，６の
入力端子７側のガラス基板２上にはフレキシブル回路基
板（以下、ＦＰＣ:Flexible Printed Circuitという）
が接続されている。今、図３（ａ）の真中のＬＳＩチッ
プ１に故障が発生したとすると、図３（ｂ）のように、
ＬＳＩチップ１を加熱等の手段を使用して取り外す。そ
して、図３（ｃ）のように、新しいＬＳＩチップ１０を
取り付けてリペアすることが行われる。
生した場合の従来のリペア方法について図３を参照して
説明する。図３（ａ）はガラス基板２上にＬＳＩチップ
１，６がＣＯＧ実装され、さらにＬＳＩチップ１，６の
入力端子７側のガラス基板２上にはフレキシブル回路基
板（以下、ＦＰＣ:Flexible Printed Circuitという）
が接続されている。今、図３（ａ）の真中のＬＳＩチッ
プ１に故障が発生したとすると、図３（ｂ）のように、
ＬＳＩチップ１を加熱等の手段を使用して取り外す。そ
して、図３（ｃ）のように、新しいＬＳＩチップ１０を
取り付けてリペアすることが行われる。
【０００４】
【発明が解決しようとする課題】しかし、本作業はバン
プ接続等により基板端子とチップ端子が強固に接続され
ているためＬＳＩチップ１０を剥がす作業が難しく、Ｌ
ＳＩチップを剥がすために多大な工数がかかるばかりで
なく、基板端子を損傷する危険があった。
プ接続等により基板端子とチップ端子が強固に接続され
ているためＬＳＩチップ１０を剥がす作業が難しく、Ｌ
ＳＩチップを剥がすために多大な工数がかかるばかりで
なく、基板端子を損傷する危険があった。
【０００５】このために特開平４−３６４６６２号公報
のように、故障ＬＳＩチップの上に代替用のＬＳＩチッ
プを重畳してリペアする方法が考えられるが、バンプ接
続用のＬＳＩチップではこのリペア方法を採用すること
は難しかった。
のように、故障ＬＳＩチップの上に代替用のＬＳＩチッ
プを重畳してリペアする方法が考えられるが、バンプ接
続用のＬＳＩチップではこのリペア方法を採用すること
は難しかった。
【０００６】従って、本発明はバンプ技術によりガラス
基板等の基板上にＣＯＧ実装したＬＳＩチップの故障を
容易にリペアできる簡易な方法を提供することを目的と
するものである。
基板等の基板上にＣＯＧ実装したＬＳＩチップの故障を
容易にリペアできる簡易な方法を提供することを目的と
するものである。
【０００７】
【課題を解決するための手段】本発明は、ガラス基板等
の第１の基板上にＣＯＧ実装したＬＳＩチップの故障リ
ペア方法において、前記故障の発生したＬＳＩチップを
覆うように前記ＬＳＩチップと同じ品種の代替用のＬＳ
Ｉチップが搭載された第１のフレキシキブル回路基板を
前記第１の基板上に載置し、該第１のフレキシブル回路
基板の接続端子を前記第１の基板上の前記故障の発生し
た前記ＬＳＩチップの出力用端子に接続し、前記故障の
発生したＬＳＩチップをリペアすることを特徴とする。
の第１の基板上にＣＯＧ実装したＬＳＩチップの故障リ
ペア方法において、前記故障の発生したＬＳＩチップを
覆うように前記ＬＳＩチップと同じ品種の代替用のＬＳ
Ｉチップが搭載された第１のフレキシキブル回路基板を
前記第１の基板上に載置し、該第１のフレキシブル回路
基板の接続端子を前記第１の基板上の前記故障の発生し
た前記ＬＳＩチップの出力用端子に接続し、前記故障の
発生したＬＳＩチップをリペアすることを特徴とする。
【０００８】前記第１のフレキシブル回路基板の前記接
続端子の間隔は、前記故障の発生した前記ＬＳＩチップ
の出力用端子の間隔と同じとし、両端子の接続は半田バ
ンプ，導電性接着剤または異方導電材を介して行うこと
ができる。異方導電材を用いる場合には熱圧着法によっ
て両端子を接続することができる。
続端子の間隔は、前記故障の発生した前記ＬＳＩチップ
の出力用端子の間隔と同じとし、両端子の接続は半田バ
ンプ，導電性接着剤または異方導電材を介して行うこと
ができる。異方導電材を用いる場合には熱圧着法によっ
て両端子を接続することができる。
【０００９】前記故障の発生したＬＳＩチップの入力用
端子に電源供給用の第２のフレキシブル回路基板が接続
されている場合には、前記第１のフレキシブル回路基板
を前記故障の発生したＬＳＩチップの前記出力用端子に
接続する前に前記第２のフレキシブル回路基板が前記故
障の発生したＬＳＩチップの前記入力用端子から取り除
かれる。
端子に電源供給用の第２のフレキシブル回路基板が接続
されている場合には、前記第１のフレキシブル回路基板
を前記故障の発生したＬＳＩチップの前記出力用端子に
接続する前に前記第２のフレキシブル回路基板が前記故
障の発生したＬＳＩチップの前記入力用端子から取り除
かれる。
【００１０】本発明のＬＳＩチップのリペア方法はガラ
ス基板等の基板上にＣＯＧ実装したＬＳＩチップに故障
が発生した場合に、該故障の発生したＬＳＩチップは取
り外すことなく、そのＬＳＩチップと同じ品種の代替用
のＬＳＩチップを実装したフレキシブル回路基板を故障
の発生したＬＳＩチップの出力用端子に接続し、故障の
発生したＬＳＩチップをリペアすることを特徴としてい
る。このようにＬＳＩチップの故障がリペアできるため
に、従来、ガラス基板等の基板からＬＳＩチップを取り
外す際にガラス基板の配線が剥がれる問題の解消ができ
るばかりでなく、リペア時間の短縮を図ることができ
る。
ス基板等の基板上にＣＯＧ実装したＬＳＩチップに故障
が発生した場合に、該故障の発生したＬＳＩチップは取
り外すことなく、そのＬＳＩチップと同じ品種の代替用
のＬＳＩチップを実装したフレキシブル回路基板を故障
の発生したＬＳＩチップの出力用端子に接続し、故障の
発生したＬＳＩチップをリペアすることを特徴としてい
る。このようにＬＳＩチップの故障がリペアできるため
に、従来、ガラス基板等の基板からＬＳＩチップを取り
外す際にガラス基板の配線が剥がれる問題の解消ができ
るばかりでなく、リペア時間の短縮を図ることができ
る。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１は、本発明のＬＳＩチップの故障リペ
ア方法の実施の形態の工程を説明するためのＣＯＧ実装
要部の断面図である。また、図２は図１のＣＯＧ実装要
部の故障リペア後の平面図である。
ア方法の実施の形態の工程を説明するためのＣＯＧ実装
要部の断面図である。また、図２は図１のＣＯＧ実装要
部の故障リペア後の平面図である。
【００１３】図１（ａ）のように、液晶表示パネルやＰ
ＤＰ等のガラス基板２上に設けられたＬＳＩチップ１の
入力用端子および出力用端子（図２の入力用端子７およ
び出力用端子８を参照）にはＬＳＩチップ１の入出力端
子が半田バンプ、導電性接着剤または異方導電材を介し
て接続されている。
ＤＰ等のガラス基板２上に設けられたＬＳＩチップ１の
入力用端子および出力用端子（図２の入力用端子７およ
び出力用端子８を参照）にはＬＳＩチップ１の入出力端
子が半田バンプ、導電性接着剤または異方導電材を介し
て接続されている。
【００１４】また、ガラス基板２上のＬＳＩチップ１の
入力用端子７には電源供給用のフレキシブル回路基板
（ＦＰＣ）３が半田、導電性接着剤または異方導電材を
介して接続されている。
入力用端子７には電源供給用のフレキシブル回路基板
（ＦＰＣ）３が半田、導電性接着剤または異方導電材を
介して接続されている。
【００１５】今、このＬＳＩチップ１に不具合が発生し
た場合には、図１（ｂ）ように、ＬＳＩチップ１と同じ
品種のＬＳＩチップ５が予め実装されたＬＳＩ付きＦＰ
Ｃ４をＬＳＩチップ１を覆うようにガラス基板２上に配
置し、ＬＳＩ付きＦＰＣ４の接続端子（表示していな
い）をＬＳＩチップ１の出力用端子８に半田バンプ、導
電性接着剤または異方導電材を介して接続し、故障の発
生したＬＳＩチップ１をリペアする。なお、ＬＳＩ付き
ＦＰＣ４をガラス基板２上に配置する前に、ＦＰＣ３は
加熱等によってガラス基板２の入力用端子７から取り外
す。
た場合には、図１（ｂ）ように、ＬＳＩチップ１と同じ
品種のＬＳＩチップ５が予め実装されたＬＳＩ付きＦＰ
Ｃ４をＬＳＩチップ１を覆うようにガラス基板２上に配
置し、ＬＳＩ付きＦＰＣ４の接続端子（表示していな
い）をＬＳＩチップ１の出力用端子８に半田バンプ、導
電性接着剤または異方導電材を介して接続し、故障の発
生したＬＳＩチップ１をリペアする。なお、ＬＳＩ付き
ＦＰＣ４をガラス基板２上に配置する前に、ＦＰＣ３は
加熱等によってガラス基板２の入力用端子７から取り外
す。
【００１６】導電性接着剤としては例えば、銅ペースト
や銀ペースト等を使用することができ、また異方導電材
としては、例えばエポキシ樹脂系接着剤にＮｉ等の金属
粒子を均一に分散させたフィルムを使用することができ
る。
や銀ペースト等を使用することができ、また異方導電材
としては、例えばエポキシ樹脂系接着剤にＮｉ等の金属
粒子を均一に分散させたフィルムを使用することができ
る。
【００１７】ＬＳＩ付きＦＰＣ４の接続端子は、ガラス
基板上に設けられたＬＳＩチップ１の出力用端子の間隔
と同じに設けられている。
基板上に設けられたＬＳＩチップ１の出力用端子の間隔
と同じに設けられている。
【００１８】ＬＳＩ付きＦＰＣ４は片面または両面回路
基板を使用することができ、通常基板材料は、ＦＰＣ３
と同じ材料が使用される。ＬＳＩ付きＦＰＣ４へのＬＳ
Ｉチップ５の実装は半田バンプ、導電性接着剤または異
方導電材を介して行われる。
基板を使用することができ、通常基板材料は、ＦＰＣ３
と同じ材料が使用される。ＬＳＩ付きＦＰＣ４へのＬＳ
Ｉチップ５の実装は半田バンプ、導電性接着剤または異
方導電材を介して行われる。
【００１９】図２を参照すると、不具合が発生したＬＳ
Ｉチップ１の上にはＬＳＩチップ１，６と同じ品種のＬ
ＳＩチップ５が搭載されたが載置され、ＬＳＩ付きＦＰ
Ｃ４の出力端子はＬＳＩチップ１が接続されているガラ
ス基板２の出力用端子８に接続されていることがわか
る。ＬＳＩ付きＦＰＣ４の入力側の端部の長さはＦＰＣ
３と同じになるように設計されている。
Ｉチップ１の上にはＬＳＩチップ１，６と同じ品種のＬ
ＳＩチップ５が搭載されたが載置され、ＬＳＩ付きＦＰ
Ｃ４の出力端子はＬＳＩチップ１が接続されているガラ
ス基板２の出力用端子８に接続されていることがわか
る。ＬＳＩ付きＦＰＣ４の入力側の端部の長さはＦＰＣ
３と同じになるように設計されている。
【００２０】ＬＳＩ付きＦＰＣ４の入力端子からＬＳＩ
チップ５に電源供給すれば、ＬＳＩチップ５は不具合発
生前のＬＳＩチップ１やＬＳＩチップ６と同じ動作を行
う。
チップ５に電源供給すれば、ＬＳＩチップ５は不具合発
生前のＬＳＩチップ１やＬＳＩチップ６と同じ動作を行
う。
【００２１】本発明では、図１のように、ＬＳＩ付きＦ
ＰＣ４を不具合の発生したＬＳＩチップ１の出力用端子
に接続するだけでＣＯＧ実装されたＬＳＩチップのリペ
アを容易に行うことができ、リペア時間の短縮化が図れ
る。また、本発明では、ガラス基板２上の出力用端子の
剥がれや出力用端子間の絶縁性の低下も発生することも
なく、高信頼リペアが可能である。
ＰＣ４を不具合の発生したＬＳＩチップ１の出力用端子
に接続するだけでＣＯＧ実装されたＬＳＩチップのリペ
アを容易に行うことができ、リペア時間の短縮化が図れ
る。また、本発明では、ガラス基板２上の出力用端子の
剥がれや出力用端子間の絶縁性の低下も発生することも
なく、高信頼リペアが可能である。
【００２２】上記の本発明の実施の形態ではガラス基板
上のＣＯＧ実装したＬＳＩチップのリペア方法について
説明したが、ガラス基板の他にセラミック基板や有機基
板上にＣＯＧ実装したＬＳＩチップのリペアについても
適用できることはいうまでもない。
上のＣＯＧ実装したＬＳＩチップのリペア方法について
説明したが、ガラス基板の他にセラミック基板や有機基
板上にＣＯＧ実装したＬＳＩチップのリペアについても
適用できることはいうまでもない。
【００２３】
【発明の効果】以上説明したように、本発明のＬＳＩチ
ップのリペア方法では、次の効果が得られる。 （１）ＣＯＧ実装されたＬＳＩチップの故障をリペアす
る場合、該当するＬＳＩチップを剥がす必要がなく、予
めＣＯＧ実装されたＬＳＩチップと同じ品種のＬＳＩチ
ップを実装したＦＰＣを故障したＬＳＩチップの出力用
端子に接続することによって容易にリペアが可能であ
る。 （２）従って、リペア時間の短縮化と、ガラス基板等の
基板の損傷を防止した高信頼性のリペアが可能となる。
ップのリペア方法では、次の効果が得られる。 （１）ＣＯＧ実装されたＬＳＩチップの故障をリペアす
る場合、該当するＬＳＩチップを剥がす必要がなく、予
めＣＯＧ実装されたＬＳＩチップと同じ品種のＬＳＩチ
ップを実装したＦＰＣを故障したＬＳＩチップの出力用
端子に接続することによって容易にリペアが可能であ
る。 （２）従って、リペア時間の短縮化と、ガラス基板等の
基板の損傷を防止した高信頼性のリペアが可能となる。
【図１】本発明のＬＳＩチップのリペア方法の実施の形
態の工程を説明するためのＣＯＧ実装要部の断面図であ
る。
態の工程を説明するためのＣＯＧ実装要部の断面図であ
る。
【図２】本発明のＬＳＩチップのリペア方法の実施の形
態を説明するためのＣＯＧ実装要部の平面図である。
態を説明するためのＣＯＧ実装要部の平面図である。
【図３】従来のＬＳＩチップのリペア方法における工程
を説明するための基板要部の平面図である。
を説明するための基板要部の平面図である。
１ ＬＳＩチップ ２ ガラス基板 ３ ＦＰＣ ４ ＬＳＩ付きＦＰＣ ５ ＬＳＩチップ ６ ＬＳＩチップ ７ 入力用端子 ８ 出力用端子 １０ ＬＳＩチップ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０５Ｋ 3/34 ５１０ 25/18 3/32 Ｂ Ｈ０５Ｋ 3/34 ５１０ Ｈ０１Ｌ 25/04 Ｚ // Ｈ０５Ｋ 3/32 Ｆターム(参考） 2H092 GA40 GA45 GA48 GA50 GA60 MA34 NA30 PA01 5E319 AC03 BB01 BB16 CD57 5F044 KK01 LL04 LL07 LL09 QQ03 RR00 5G435 AA17 AA19 BB12 EE40 EE47 KK05 KK09 KK10
Claims (6)
- 【請求項１】 第１の基板上に直接実装した半導体ＬＳ
Ｉチップの故障をリペアする方法において、前記故障の
発生したＬＳＩチップを覆うように該ＬＳＩチップと同
じ品種の代替用のＬＳＩチップが搭載された第１のフレ
キシキブル回路基板を前記第１の基板上に載置し、該第
１のフレキシブル回路基板の接続端子を前記第１の基板
上の前記故障の発生した前記ＬＳＩチップの出力用端子
に接続し、前記故障の発生したＬＳＩチップをリペアす
ることを特徴とする半導体ＬＳＩチップの故障リペア方
法。 - 【請求項２】 前記第１のフレキシブル回路基板の前記
接続端子の間隔が前前記故障の発生した前記ＬＳＩチッ
プの前記出力用端子の間隔と同じであることを特徴とす
る請求項１記載の半導体ＬＳＩチップの故障リペア方
法。 - 【請求項３】 前記第１のフレキシブル回路基板の前記
接続端子と前記故障の発生した前記ＬＳＩチップの前記
出力用端子の前記接続が半田バンプ，導電性接着剤また
は異方導電材を介して行われることを特徴とする請求項
１または２記載の半導体ＬＳＩチップの故障リペア方
法。 - 【請求項４】 前記第１の基板上に設けられた前記故障
の発生したＬＳＩチップの入力用端子に電源供給用の第
２のフレキシブル回路基板が接続されており、前記第１
のフレキシブル回路基板を前記故障の発生した前記ＬＳ
Ｉチップの前記出力用端子に接続する前に前記第２のフ
レキシブル回路基板が前記故障の発生した前記ＬＳＩチ
ップの前記入力用端子から取り除かれることを特徴とす
る請求項１〜３のいずれかに記載の半導体ＬＳＩチップ
の故障リペア方法。 - 【請求項５】 前記第１のフレキシブル回路基板が片面
または両面回路基板であることを特徴とする請求項１〜
４のいずれかに記載の半導体ＬＳＩチップの故障リペア
方法。 - 【請求項６】 前記第１のフレキシブル回路基板上に実
装された前記代替用の前記ＬＳＩチップの接続が半田バ
ンプ，導電性接着剤または異方導電材を介して行われて
いることを特徴とする請求項１〜５のいずれかに記載の
半導体ＬＳＩチップの故障リペア方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156539A JP2002353274A (ja) | 2001-05-25 | 2001-05-25 | 半導体ｌｓｉチップの故障リペア方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156539A JP2002353274A (ja) | 2001-05-25 | 2001-05-25 | 半導体ｌｓｉチップの故障リペア方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353274A true JP2002353274A (ja) | 2002-12-06 |
Family
ID=19000534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156539A Pending JP2002353274A (ja) | 2001-05-25 | 2001-05-25 | 半導体ｌｓｉチップの故障リペア方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353274A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714648B1 (ko) * | 2005-12-02 | 2007-05-07 | 삼성전자주식회사 | 인쇄 회로 기판 |
| US8416162B2 (en) | 2010-05-03 | 2013-04-09 | Samsung Display Co., Ltd. | Display apparatus |
| KR101615767B1 (ko) | 2009-11-18 | 2016-04-26 | 엘지디스플레이 주식회사 | 표시장치 및 연성회로기판 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694753A (en) * | 1979-12-28 | 1981-07-31 | Seiko Epson Corp | Correction method of semiconductor ic chip mounted substrate |
| JP2000086989A (ja) * | 1998-09-14 | 2000-03-28 | Sekisui Chem Co Ltd | 表示装置の接続構造体及び接続方法 |
-
2001
- 2001-05-25 JP JP2001156539A patent/JP2002353274A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694753A (en) * | 1979-12-28 | 1981-07-31 | Seiko Epson Corp | Correction method of semiconductor ic chip mounted substrate |
| JP2000086989A (ja) * | 1998-09-14 | 2000-03-28 | Sekisui Chem Co Ltd | 表示装置の接続構造体及び接続方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714648B1 (ko) * | 2005-12-02 | 2007-05-07 | 삼성전자주식회사 | 인쇄 회로 기판 |
| KR101615767B1 (ko) | 2009-11-18 | 2016-04-26 | 엘지디스플레이 주식회사 | 표시장치 및 연성회로기판 |
| US8416162B2 (en) | 2010-05-03 | 2013-04-09 | Samsung Display Co., Ltd. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952250B2 (en) | Pressure-welded structure of flexible circuit boards | |
| US7690104B2 (en) | Technique for reducing wasted material on a printed circuit board panel | |
| JPH10178028A (ja) | 再加工可能な直接チップ取付けアセンブリ | |
| JP2004266175A (ja) | 複数電極接着用の電子部品とその実装方法 | |
| JP2002353274A (ja) | 半導体ｌｓｉチップの故障リペア方法 | |
| JP2003262884A (ja) | 液晶表示装置 | |
| US11228124B1 (en) | Connecting a component to a substrate by adhesion to an oxidized solder surface | |
| JP2003179348A (ja) | 接着剤付きフレキシブル回路 | |
| JP2003209141A (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JP2002258767A (ja) | 平面表示装置、この製造方法、及びこれに用いるプリント配線基板 | |
| KR20080018027A (ko) | 탭 패키지 및 탭 패키지 리워크 방법 | |
| KR100528437B1 (ko) | 반도체 모듈 공정에서의 초음파 용접을 이용한 탭접착방법 | |
| JP3041980B2 (ja) | 液晶パネル及び液晶パネルの製造方法 | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| JP2006066729A (ja) | 回路基板モジュールとその製造方法 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| JP2001125127A (ja) | 液晶装置及びその接続方法 | |
| JP2003258035A (ja) | 配線基板、電子デバイス及びその製造方法並びに電子機器 | |
| JP2877963B2 (ja) | 電子部品の修復方法 | |
| JP3608514B2 (ja) | 半導体素子の実装構造及び電子装置 | |
| JPH0491447A (ja) | 半導体素子の実装方法 | |
| JP2002171040A (ja) | フレキシブル配線基板の電極端子構造 | |
| JP2006013007A (ja) | フレキシブル配線基板、電子機器およびその製造方法 | |
| JP2008085234A (ja) | 電子回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040903 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041001 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050113 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050428 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A621 | Written request for application examination |
Effective date: 20080227 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20100712 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100715 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |