KR101600672B1

KR101600672B1 - 전하 펌프 정전기 방전 보호

Info

Publication number: KR101600672B1
Application number: KR1020137026976A
Authority: KR
Inventors: 안키트 스리바스타바; 유진 알 월리; 궈칭 마오; 샤오홍 취안
Original assignee: 퀄컴 인코포레이티드
Priority date: 2011-03-14
Filing date: 2012-03-14
Publication date: 2016-03-07
Also published as: JP2014514805A; EP2686954A1; JP5694578B2; US20120236444A1; CN103430448A; ES2543812T3; BR112013023580A2; WO2012125767A1; KR20140000334A; US8576523B2; EP2686954B1; CN103430448B

Abstract

본 발명은 전하 펌프들을 채용하는 증폭기들 및 다른 회로에 대한 정전기 방전 (ESD) 보호를 위한 기술들에 관한 것이다. 예시적인 실시형태에서, 제 2 플라잉 커패시터 노드를 네거티브 출력 전압 노드에 커플링하는 Vneg 스위치는 공급 전압 노드와 네거티브 출력 전압 노드 사이에서 검출되고 있는 ESD 이벤트에 응답하여 클로징된다. 접지 노드를 제 2 플라잉 커패시터 노드에 커플링하는 접지 스위치는 접지 노드와 네거티브 출력 전압 노드 사이에서 검출되고 있는 ESD 이벤트에 응답하여 클로징된다. Vneg 스위치는 접지 노드와 네거티브 출력 전압 노드 사이에서 검출되고 있는 ESD 이벤트에 응답하여 추가로 클로징된다. 표준 IEC 61000-4-2 에 의해 정의된 것과 같이 ESD 이벤트들에 대하여 보호하기 위해 전하 펌프에 커플링된 전력 증폭기의 출력에서 온-칩 스냅백 클램프들을 제공하기 위한 추가의 기술들이 개시된다.

Description

전하 펌프 정전기 방전 보호{CHARGE PUMP ELECTROSTATIC DISCHARGE PROTECTION}

본 개시물은 정전기 방전 보호에 관한 것으로, 특히 전하 펌프들을 채용하는 증폭기들 및 다른 회로에 대한 정전기 방전 (ESD) 보호에 관한 것이다.

전하 펌프들은, 전기 회로에서 소정의 전압 공급 레벨을 상하로 스테핑하고 그리고/또는 그 공급을 역전압 레벨로 반전하여 부하에 전력을 공급하도록 하는 데 통상적으로 사용된다. 전하 펌프는, 예컨대 클래스 G 증폭기 아키텍처의 애플리케이션을 찾을 수도 있으며, 여기서 증폭기에 제공되는 공급 전압들은 증폭될 입력 신호의 레벨에 의존하여 변할 수도 있다. 전하 펌프들은 또한, 증폭기들 이외의 다른 타입의 부하들에 전력을 공급하는데 채용될 수도 있다.

정전기 방전 (ESD) 으로부터 전하 펌프의 단자들을 보호하기 위해, 제너 다이오드들 및 RC-트리거 전력 클램프들과 같은 보호 디바이스들이 ESD 에 민감한 단자들 사이에 커플링될 수도 있다. 이러한 보호 디바이스들은 ESD 전류를 단자들에 커플링된 전하 펌프 회로 및 다른 회로로부터 멀어지도록 션트 (shunt) 하고, 따라서 그러한 회로에 대한 손상을 방지한다. 회로가 견뎌야만 할 수도 있는 ESD 레벨들의 예들은, 예컨대 당업계에 공지된 휴먼 바디 모델 (HBM) 또는 국제 전기기술 위원회에 의해 발표된 표준 IEC 61000-4-2 에 따라 설명된 것과 같을 수도 있다. 종래의 ESD 보호 디바이스들은 온-칩 또는 오프-칩 컴포넌트들을 채용할 수도 있는데, 오프-칩 컴포넌트들은 통상적으로 온-칩 컴포넌트들 보다 비싸다.

정규 전하 펌프 동작 동안, 전하 펌프의 하나 이상의 출력 공급 전압들은 전하 펌프에 대하여 선택된 이득 모드에 의존하여 로우 레벨과 하이 레벨 사이에서 스위칭될 수도 있다. 이러한 전하 펌프 출력 공급 전압들의 이득 스위칭은, 부주의로 공급 전압들에 커플링된 하나 이상의 클램프들이 턴 온하게 하여 바람직하지 않게 클램프들을 통한 전류 누설을 초래할 수도 있다. 대안적으로, 전하 펌프로부터의 부하에 의해 인출된 전류는 전하 펌프 출력 공급 전압에 큰 리플 (ripple) 이 존재하게 하며, 또한 클램프들을 통한 전류 누설에 기여할 수도 있다.

전하 펌프 동작과 최적으로 양립가능한 ESD 보호 기술들을 제공하는 것이 바람직할 것이다. 또한, 이러한 ESD 보호 기술들을 칩 상에 통합하여 구현 비용을 낮추는 기술들을 제공하는 것이 바람직할 것이다.

도 1 은 본 개시물에 따른 전하 펌프 애플리케이션의 예시적인 실시형태를 도시한다.
도 2 는 본 개시물에 따른 전하 펌프 내의 내부 스위치들의 예시적인 실시형태를 도시한다.
도 2a 는 도 2 를 참조하여 설명된 전하 펌프의 예시적인 실시형태를 도시하며, 여기서 스위치들 (S1 - S6) 은 복수의 MOS 트랜지스터들 (M1 - M6) 로서 구현된다.
도 3a 는 3 개의 페이즈들에 대해 제 1 이득 모드 또는 이득 = 1/2 인 스위치들 (S1 - S6) 의 예시적인 구성들을 도시한다.
도 3b 는 2 개의 페이즈들에 대해 제 2 이득 모드 또는 이득 = 1 인 스위치들의 구성을 예시한다.
도 4 는 도 2 를 참조하여 설명된 전하 펌프의 단자들에 대한 정전기 방전 (ESD) 보호 방식의 예시적인 실시형태를 도시한다.
도 4a 는 동적 클램프의 예시적인 실시형태를 도시한다.
도 5 는 도 2a 를 참조하여 설명된 전하 펌프에 대한 정전기 방전 보호 방식의 예시적인 실시형태를 도시한다.
도 6 은 M4 를 구동하기 위한 전압 (D4') 을 생성하는 M4 제어 모듈 (525) 의 예시적인 실시형태를 도시한다.
도 7 은 도 6 을 참조하여 전술된 기능들을 구현하는 예시적인 회로를 도시한다.
도 8 은 M5 를 구동하기 위한 전압 (D5') 을 생성하는 M5 제어 모듈 (515) 의 예시적인 실시형태를 도시한다.
도 9 는 도 8 을 참조하여 전술된 기능들을 구현하는 예시적인 회로를 도시한다.
도 10 은 IEC 레벨 보호를 제공하기 위한 방식의 예시적인 실시형태를 도시한다.
도 11 은 제 1 및 제 2 IEC 클램프들의 예시적인 실시형태를 도시한다.
도 12 는 본 개시물에 따른 방법의 예시적인 실시형태를 도시한다.

본 개시물의 다양한 양태들은 첨부한 도면들을 참조하여 이하에서 보다 충분히 설명된다. 그러나, 본 개시물은 많은 다양한 형태들로 구현될 수도 있고, 본 개시물 전반에 걸쳐서 제시되는 임의의 특정 구조 또는 기능으로 제한되는 것으로 이해되어서는 안 된다. 오히려, 이들 양태들은, 본 개시물이 철저하고 완전하도록, 그리고 본 개시물의 범위를 당업자에게 충분히 전달하도록 제공된다. 본 명세서의 교시에 기초하면, 당업자는, 본 개시물의 임의의 다른 양태와는 독립적으로 구현되든 또는 그와 결합하여 구현되든, 본 개시물의 범위가 본 명세서에서 개시되는 개시물의 임의의 양태를 포괄하고자 하는 것임을 이해해야 한다. 예를 들어, 본 명세서에서 설명되는 임의의 수의 양태들을 이용하여, 장치가 구현될 수도 있고 또는 방법이 실시될 수도 있다. 추가로, 본 개시물의 범위는, 본 명세서에서 설명되는 개시물의 다양한 양태들에 더해 또는 그 외에도 다른 구조, 기능, 또는 구조와 기능을 이용하여 실시되는 그러한 장치 또는 방법을 포괄하는 것으로 의도된다. 본 명세서에서 개시되는 개시물의 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있다는 것을 이해해야 한다.

첨부한 도면과 관련하여 후술되는 상세한 설명은 본 발명의 예시적인 양태들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 예시적인 양태들을 나타내는 것으로 의도되지는 않는다. 본 설명 전반에 걸쳐서 사용되는 "예시적인" 이라는 용어는 "예, 예시, 또는 예증으로서 제공되는"을 의미하며, 반드시 다른 예시적인 양태들에 비해 바람직하거나 유리한 것으로 이해되어서는 안 된다. 상세한 설명은 본 발명의 예시적인 양태들의 철저한 이해를 제공할 목적으로 특정 세부사항을 포함한다. 당업자에게, 본 발명의 예시적인 양태들은 이들 특정 세부사항들 없이 실시될 수도 있다는 것이 명백할 것이다. 몇몇 경우들에 있어서, 주지된 구조들 및 디바이스들이 여기서 제시되는 예시적인 양태들의 신규성을 모호하게 하지 않도록 하기 위해 블록도 형태로 도시된다.

도 1 은 본 개시물에 따른 전하 펌프 애플리케이션의 예시적인 실시형태를 도시한다. 도 1 에 도시한 전하 펌프 애플리케이션은 오직 예시의 목적들로 도시되며, 본 개시물의 범위를 임의의 특정한 전하 펌프 애플리케이션들로 제한하는 것을 의미하지 않는다는 것에 유의한다.

도 1 에서, 전하 펌프 (120) 에는 전력 공급부 (10) 로부터 공급 전압 Vdd (105a) 이 제공된다. 예시적인 실시형태에서, 전력 공급부 (10) 는, 예컨대 전력을 다른 전기 모듈들에게 또한 공급할 수도 있는 스위칭 모드 전력 공급부 (SMPS) 일 수도 있다. 전하 펌프 (120) 는 플라잉 커패시터 Cfly (125) 를 연속해서 충전시키고 방전시키도록 복수의 스위치들 (도 1 에는 미도시) 을 전하 펌프 (120) 에 구성함으로써 전압 Vdd (105a) 으로부터 출력 전압들 Vpos (120a) 및 Vneg (120b) 을 생성한다. 도시한 예시적인 실시형태에서, 전하 펌프 이득, 또는 Vdd 의 레벨로부터 Vpos 및 Vneg 의 레벨들까지의 상대적 이득은 제어 신호 cp_gain (110a) 에 의해 제어된다. 마찬가지로, 내부 전하 펌프 스위치들이 활성화되는 주파수를 결정하는 전하 펌프 스위칭 주파수는 제어 신호 cp_fclk (110b) 에 의해 제어된다. 제어 신호들 cp_gain 및 cp_fclk 은 내부 전하 펌프 스위치들의 오픈 및 클로징을 제어하는 스위치 제어 모듈 (123) 에 제공될 수도 있다.

도 1 에 도시한 바와 같이, 전하 펌프에 의해 제공되는 에너지를 저장하고 전압 레벨들 Vpos (120a) 및 Vneg (120b) 을 각각 유지시켜 증폭기 (20) 에 전력을 공급하도록 커패시터들 Cpos (161) 및 Cneg (162) 이 제공될 수도 있다. 전력 증폭기 (20) 는 노드 (20a) 에서의 입력 전압을 증폭시켜 노드 (20b) 에서의 출력 전압을 생성한다.

도 2 는 본 개시물에 따른 전하 펌프 내의 내부 스위치들의 예시적인 실시형태를 예시한다. 도 2 에 도시한 특정 전하 펌프는 단지 예시의 목적으로만 설명되며, 본 개시물의 범위를 전하 펌프에서의 스위치들의 임의의 특정 구현형태로 제한하고자 하지는 않는다는 것에 유의한다. 당업자는, 다른 개수 및/또는 토폴로지의 스위치들이 도 2 를 참조하여 여기서 설명되는 것과 동일한 기능들을 달성하는 데 사용될 수도 있음을 이해할 것이다. 이러한 대안의 예시적인 실시형태들은 본 개시물의 범위 내에 있는 것으로 간주된다.

도 2 에서, 플라잉 커패시터 Cfly (125) 는 복수의 스위치들 (S1 - S6) 에 커플링된 노드들 (C1p 및 C1n) 을 갖는다. C1p 및 C1n 은 또한 여기서 제 1 및 제 2 플라잉 커패시터 노드들이라고 각각 표기될 수도 있다. 스위치들 (S1 - S6) 은 이하 추가로 설명되는 것과 같은 일련의 동작 페이즈들에 대해 예컨대, 도 1 에 도시된 스위치 제어 모듈 (123) 에 의해 오픈 및 클로징되어 출력 전압들 Vpos (120a) 및 Vneg (120b) 을 생성하도록 구성된다. 특히, 이득 = 1/2 에 대응하는 제 1 이득 모드에서, Vpos (120a) 및 Vneg (120b) 는 각각 Vdd/2 및 -Vdd/2 에 대응하는 반면, 이득 = 1 에 대응하는 제 2 이득 모드에서, Vpos (120a) 및 Vneg (120b) 는 각각 Vdd 및 -Vdd 에 대응한다.

스위치 (S4) 는 또한 본 명세서에서 "접지 스위치" 로 표시될 수 있는 반면, 스위치 (S5) 는 또한 본 명세서에서 "Vneg 스위치" 로 표시될 수도 있다.

도 2a 는 도 2 를 참조하여 설명된 전하 펌프의 예시적인 실시형태를 도시하며, 여기서 스위치들 (S1 - S6) 은 복수의 MOS 트랜지스터들 (M1 - M6) 로서 구현된다. 트랜지스터들 (M1 - M6) 각각은, 예컨대 스위치 제어 모듈 (123) 에 의해 생성된 제어 전압들 (제어 1 - 6) 을 버퍼링할 수도 있는, 대응하는 드라이버 (201 - 206) 에 의해 구동된다. 특정한 예시적인 실시형태들에서, 개별 트랜지스터들 및 그들의 구동 회로들의 사이즈들은 각각의 트랜지스터에 의해 핸들링될 예상 전압과 전류 부하에 의존하여, 서로에 대하여 변화될 수도 있다.

도 3a 는 3 개의 페이즈들에 대해 제 1 이득 모드 또는 이득 = 1/2 인 스위치들 (S1 - S6) 의 구성을 예시한다. 도 3a 에 도시한 바와 같이, 페이즈 I 동안, Cfly 의 노드들 (C1p 및 C1n) 은 각각 Vdd 및 Vpos 노드들에 커플링된다. 페이즈 II 동안, 노드들 (C1p 및 C1n) 은 각각 Vpos 및 GND 노드들에 커플링된다. 페이즈 III 동안, 노드들 (C1p 및 C1n) 은 각각 GND 및 Vneg 노드들에 커플링된다.

페이즈들 I 및 II 이 페이즈들 I 및 II 동안 공급 전압 (Vdd) 을 Vpos 와 GND 사이의 절반으로 효과적으로 분할하기 때문에, Cfly 에 걸리는 총 전압이 (도시되지 않은 부하 모듈에 의해 인출되는 전류를 조건으로) 정상 상태에서 Vdd/2 에 접근할 것이라는 점이 전술된 스위치들의 구성으로부터 이해될 것이다. 페이즈 III 동안, Cfly 가 반전되고, Vneg 가 -Vdd/2 에 접근한다.

도 3b 는 2 개의 페이즈들에 대해 제 2 이득 모드 또는 이득 = 1 인 스위치들의 구성을 예시한다. 도 3b 에 도시한 바와 같이, 페이즈 I 동안, Cfly 의 노드 (C1p) 는 Vdd 및 Vpos 양측 모두에 커플링되고, 그 반면에 Cfly 의 노드 (C1n) 는 GND 에 커플링된다. 이 페이즈에서, 공급 전압 (Vdd) 은 스위치 (S1) 을 통해 Cfly 의 노드 (C1p) 를 직접적으로 충전시킨다. Vdd 는 또한 스위치들 (S1 및 S3) 의 직렬 접속을 통해 포지티브 출력 전압 노드 (Vpos) 에 커플링되어, 커패시터 Cpos (161 ; 도 3a 에는 미도시) 의 단자들 중 하나를 충전시킨다. 페이즈 I 에서, Cfly 에 걸리는 총 전압은 Vdd 에 접근하며, Vpos 는 또한 Vdd 에 접근한다.

페이즈 II 동안, 노드들 (C1p 및 C1n) 은 각각 GND 및 Vneg 노드들에 커플링된다. 이 페이즈에서, C1n 은 S5 를 통해 네거티브 출력 전압 노드 Vneg 에 커플링되어, 전압 (Vneg) 이 -Vdd 에 접근하고, 커패시터 Cneg (162 ; 도 3b 에는 미도시) 의 단자들 중 하나를 충전시킨다.

당업자는, 대안의 예시적인 실시형태들에서, 페이즈들의 시퀀스가 도 3a 및 도 3b 에 도시될 필요가 없고, 그 대신에 다른 방식으로 배열될 수도 있음을 추가로 이해할 것이다. 예를 들어, 도시한 임의의 페이즈들은 순서대로 스위칭될 수도 있다. 또한, 반전된 (네거티브) 공급 전압을 요구하지 않는 전하 펌프의 어떤 애플리케이션들에 있어서, 이득 모드 = 1/2 의 페이즈 III 는 생략될 수도 있음이 이해될 것이다. 이러한 대안의 예시적인 실시형태들은 본 개시물의 범위 내에 있는 것으로 간주된다.

도 4 는 도 2 를 참조하여 설명된 전하 펌프의 단자들에 대한 정전기 방전 (ESD) 보호 방식의 예시적인 실시형태를 도시한다. 도 4 의 예시적인 ESD 보호 방식은 오직 예시의 목적들을 위해 도시되며, 본 개시물의 범위를 제한하는 것으로 의도되지 않음에 유의한다.

도 4 에서, 400a - 400f 로 라벨링된 노드들은 각각 Vdd, GND, Vpos, Vneg, C1p, 및 C1n 에 전기적으로 커플링된 단자들에 대응한다. 예시적인 실시형태에서, 노드들 각각은 개별 단자를 오프-칩 리드에 접속하는 출력 패드에 커플링될 수도 있다. 도 4 에 도시되고, 이하 추가로 설명되는 것과 같이, 복수의 클램프들 및 역-바이어싱된 보호 다이오드들이 노드들 사이에 제공되어 임의의 노드들 사이에 고전압이 축적될 경우 전류를 션트 (shunt) 한다.

예를 들어, 도 4 에서, 클램프 (410) 는 Vdd (400a) 와 Vneg (400d) 사이에 제공된다. 동적 클램프 (420) 는 Vdd (400a) 와 GND (400b) 사이에 제공된다. 동적 클램프 (430) 는 GND (400b) 와 Vneg (400d) 사이에 제공된다. 예시적인 실시형태에서, 클램프 (410) 는 노드들 (Vdd 와 Vneg) 사이의 회로에서 최고 전압 차이를 지원하는 것으로 예상되기 때문에, 클램프들 (420 및 430) 보다 더 높은 전압에 대하여 설계될 수도 있다.

예시적인 실시형태에서, 동적 클램프는 예컨대, RC-트리거된 매우 큰 전계 효과 트랜지스터 또는 도 4a 에 도시된 것과 같은 "BigFET" 를 표기할 수도 있다. 이러한 클램프들은 단자들 (A 와 B) 사이의 ESD 이벤트를 감지하고, 그러한 ESD 이벤트를 감지할 시 클램프 내의 BigFET 를 턴 온하는 기능을 할 수도 있음이 인식될 것이다. 도 4a 의 클램프의 동작은 본 명세서에 개시된 원칙들을 고려하여 당업자에게 명확할 것임에 유의한다. 추가로, 도 4a 의 동적 클램프는 오직 예시적인 목적들을 위해 도시되고, 본 개시물의 범위를 클램프의 임의의 특정 구현으로 제한하는 것으로 의도되지는 않음에 유의한다.

추가로, 도 4 에는, Vdd (400a) 와 Vpos (400c) 사이에 역-바이어스 다이어드 (451) 가 제공되고, Vpos (400c) 와 GND (400b) 사이에 역-바이어스 다이오드 (452) 가 제공되는 것이 추가로 도시된다. 다이오드들 (453 및 454) 은 유사하게, Vdd (400a) 와 C1p (400e) 사이 및 C1p (400e) 와 GND (400b) 사이에 각각 제공된다. 다이오드들 (455 및 456) 은 Vdd (400a) 와 C1n (400f) 사이 및 C1n (400f) 와 Vneg (400c) 사이에 각각 제공된다. 마지막으로, 다이오드 (457) 는 C1p (400e) 와 C1n (400f) 사이에 제공된다.

전하 펌프 동작 동안, 전하 펌프 이득이 예컨대, 이득 = 1/2 으로부터 이득 = 1 로 스위칭될 경우, -Vdd/2 로부터 -Vdd 까지의 예상된 전압 레벨의 신속한 변경으로 인해, 상대적으로 큰 전압 트랜션트 (transient) 가 Vneg 에 커플링된 노드 (400d) 에서 나타날 수도 있다. 이러한 전압 트랜션트는 바람직하지 않게 Vneg (400d) 를 GND (400b) 로 커플링하는 동적 클램프 (430) 에서 누설 전류를 발생할 수도 있다. 따라서, 전하 펌프 동작 동안 예상되는 전압 스윙들에 대하여 최적화된, Vneg 에 커플링된 노드 (400d) 에서 ESD 보호를 위한 기술들을 제공하는 것이 유리할 것이다.

도 5 는 도 2a 를 참조하여 설명된 전하 펌프에 대한 정전기 방전 보호 방식의 예시적인 실시형태를 도시한다. 도 5 의 예시적인 실시형태는 오직 예시의 목적들을 위해 도시되지만, 본 개시물의 범위를 제한하는 것으로 의도되지 않는 것에 유의한다. 도 4 와 도 5 에서 유사하게 라벨링된 엘리먼트들은 달리 언급되지 않는 다면, 유사한 기능들을 수행하는 엘리먼트들에 대응할 수도 있다.

도 5 에서, 제 1 ESD 검출 모듈 (510) 은 노드들 Vdd (400a) 과 Vneg (400d) 사이에서 정전기 방전 이벤트를 검출하도록 구성된다. 모듈 (510) 은 표시자 신호 (DetA) 를 생성하며, 그 값은 ESD 이벤트가 검출될 경우 논리적 하이이고, 그렇지 않으면 논리적 로우이다. 추가로, 제 2 ESD 검출 모듈 (520) 은 노드들 GND (400b) 과 Vneg (400d) 사이에 정전기 방전 이벤트를 검출하도록 구성된다. 모듈 (520) 은, ESD 이벤트가 검출될 경우 그 값이 논리적 하이 이고 그렇지 않으면 논리적 로우인 표시자 신호 (DetB) 를 생성한다. 본 명세서와 청구범위에서, DetA 와 DetB 각각은 문맥에 의존하여 신호 또는 전압을 표기할 수도 있고, 그러한 의미는 당업자에게 명확할 것이다.

도 5 에서, 트랜지스터 (M4) 는 노드들 GND (400b) 과 C1n (400f) 사이에 커플링된다. 도 5 에 도시된 트랜지스터 (M4) 는 도 2a 에 도시되고 또한 접지 스위치로 표시된 스위치 트랜지스터 (M4) 와 동일할 수도 있다. 그러나, 도 2a 에서 트랜지스터 (M4) 를 구동하는 구동 전압 (D4) 대신, 도 5 에서 M4 의 구동 전압은 M4 제어 모듈 (525) 에 의해 생성된 관련 전압 (D4') 이다. 모듈 (525) 은 모듈 (520) 로부터 표시자 신호 (DetB) 를 수신한다.

트랜지스터 (M5) 는 노드들 C1n (400f) 과 Vneg (400d) 사이에 커플링된다. 도 5 에 도시된 트랜지스터 (M5) 는 도 2a 에 도시되고 또한 Vneg 스위치로 표시되는 스위치 트랜지스터 (M5) 와 동일할 수도 있다. 도 2a 에서 트랜지스터 (M5) 를 구동하는 구동 전압 (D5) 대신, 도 5 에서 M5 의 구동 전압은 M5 제어 모듈 (515) 에 의해 생성될 수도 있는 관련 전압 (D5') 일 수도 있다. 모듈 (515) 은 각각 모듈들 (510 및 520) 로부터 표시자 신호들 (DetA 및 DetB) 을 수신한다.

도 5 에 도시된 ESD 보호 방식에 따르면, ESD 이벤트가 GND (400b) 와 C1n (400f) 사이에서 발생할 경우, ESD 전류는 GND 로부터 ESD 검출 모듈 (520) 을 통해 Vneg 로 흐르며, 추가로 다이오드 (456) 를 통해 Vneg 로부터 C1n 로 흐른다. 이에 응답하여, ESD 검출 모듈 (520) 은 표시자 신호 (DetB) 를 하이로 설정하고, M4 제어 모듈 (525) 은 그에 대응하여 D4' 를 이용하여 트랜지스터 (M4) 를 턴 온 한다. M4 의 턴 온은 GND 로부터 C1n 로의 전기적으로 도전성의 경로를 제공하며, 따라서 이러한 노드들 사이에 초과 전압이 형성되는 것을 방지한다.

유사하게, ESD 이벤트가 C1n (400f) 과 Vneg (400d) 사이에 발생할 경우, 전류는 C1n 으로부터 다이오드 (455) 를 통해 Vdd 로 흐르며, ESD 검출 모듈 (510) 을 통해 Vdd 로부터 Vneg 로 흐른다. 이에 응답하여, ESD 검출 모듈 (510) 은 표시자 신호 (DetA) 를 하이로 설정하고, M5 제어 모듈 (515) 은 D5' 를 이용하여 트랜지스터 (M5) 를 턴 온 한다. 이는 C1n 으로부터 Vneg 로의 도전성의 경로를 제공한다.

추가로, ESD 이벤트가 GND 과 Vneg 사이에 발생할 경우, ESD 검출 모듈 (520) 은 표시자 신호 (DetB) 를 하이로 설정한다. 이에 응답하여, M4 제어 모듈 (525) 및 M5 제어 모듈 (515) 은 각각 D4' 및 D5' 를 통해 양자의 트랜지스터들 (M4 및 M5) 을 자동으로 턴 온 한다. 이는 M4 와 M5 의 직렬 접속을 통해 GND (400b) 로부터 Vneg (400d) 로의 도전성의 경로를 제공한다.

도 6 은 M4 를 구동하기 위한 전압 (D4') 을 생성하는 M4 제어 모듈 (525) 의 예시적인 실시형태를 도시한다. 도 6 의 기능 블록들은 오직 예시의 목적들로 도시되어 있지만, 본 개시물의 범위를 제한하도록 의도되는 것은 아님에 유의한다. 대안의 예시적인 실시형태들에서, 임의의 기능 블록들이 결합될 수도 있고, 및/또는 당업자에게 명확한 추가의 논리적 엘리먼트들이 요구되는 바에 따라 도입될 수도 있다는 것이 인식될 것이다. 그러한 대안의 예시적인 실시형태들은 본 개시물의 범위 내에 있는 것으로 간주된다.

도 6 에서, M4 드라이버 (204) 에는, 활성화시 M4 드라이버 (204) 의 구동 능력을 선택적으로 턴 오프할 수도 있는 디스에이블 입력 (600a) 이 제공된다. 디스에이블 입력 (600a) 은 ESD 검출 모듈 (520) 에 의해 생성된 표시자 신호 (DetB) 에 커플링된다. 표시자 신호 (DetB) 는 추가로 게이트 풀-업 모듈 (610) 에 제공된다. 게이트 풀-업 모듈 (610) 은 DetB 가 하이인 것에 응답하여 M4 의 게이트를 하이로 풀링하도록 구성되며, 따라서 트랜지스터 (M4) 를 턴 온한다. DetB 가 로우일 경우, 게이트 풀-업 모듈 (610) 은 M4 의 게이트에 고 임피던스를 제공할 수도 있다

도 7 은 도 6 을 참조하여 전술된 기능들을 구현하는 예시적인 회로를 도시한다. 예시적인 회로는 오직 예시의 목적들을 위해 도시되고, 본 개시물의 범위를 설명된 블록들의 임의의 특정 구현으로 제한하도록 의도되지 않음에 유의한다.

도 7 에서, 예시적인 ESD 검출 모듈 (520.1) 은 전압 (DetB) 을 지원하는 노드에서 저항기 (712) 에 커플링된 커패시터 (710) 를 포함한다. 예시적인 실시형태에서, 커패시터 (710) 는 예컨대, 5 ㎊ 일 수도 있고, 저항기 (712) 는 예컨대, 200 킬로옴 (㏀) 일 수도 있다. 이러한 값들은 모듈 (520.1) 에 대하여 특정 RC 시간 상수, 예컨대 1 마이크로초를 설정하도록 선택될 수도 있음이 인식될 것이다. 예시적인 실시형태에서, 커패시터 (710) 는 온-칩 MOS 커패시터일 수도 있다. GND 로부터 Vneg 로의 전류의 부재시, 전압 (DetB) 은 Vneg 에 가깝게 유지되지만, GND 로부터 Vneg 로의 전류 서지는 전압 (DetB) 이 하이가 되게 할 것이다.

도 7 에서, 전압 (DetB) 은 추가로, 트랜지스터들 (722, 724) 을 포함하는 인버터 (720) 에 커플링된다. 인버터 (720) 의 출력은 예시적인 게이트 풀-업 모듈 (610.1) 에 커플링된다. 모듈 (610.1) 은 PMOS 트랜지스터 (730) 및 다이오드 (732) 를 포함한다. 트랜지스터 (730) 가 오프일 경우, 모듈 (610.1) 은 M4 의 게이트와 GND 사이에 오픈 회로를 효과적으로 형성하는 것이 인식될 것이다. 그러나, 트랜지스터 (730) 가 인버터 (720) 의 출력에 의해 턴 온될 경우, 다이오드 (732) 는 M4 의 게이트를 GND 에 전기적으로 커플링하고, 따라서 M4 를 턴 온한다.

도 7 에는, 그 동작이 트랜지스터 (746) 를 선택적으로 턴 오프할 수 있는 풀-다운 트랜지스터 (750) 에 의해 디스에이블될 수도 있는, 트랜지스터들 (740, 742, 744, 746) 을 포함하는 예시적인 M4 드라이버 (204.1) 가 추가로 도시된다.

도 8 은 M5 를 구동하기 위한 전압 (D5') 을 생성하는 M5 제어 모듈 (515) 의 예시적인 실시형태를 도시한다. 모듈 (515) 에 대하여 본 명세서에서 전술된 것과 같이, 도 8 의 기능 블록들은 오직 예시적인 목적들로 도시되며, 본 개시물의 범위를 제한하도록 의도되는 것은 아님이 인식될 것이다. 대안의 예시적인 실시형태들에서, 임의의 기능 블록들이 결합될 수도 있고, 및/또는 추가의 논리적 엘리먼트들이 요구되는 바에 따라 도입될 수도 있다는 것이 인식될 것이다. 그러한 대안의 예시적인 실시형태들은 본 개시물의 범위 내에 있는 것으로 간주된다.

도 8 에서, M5 드라이버 (205) 에는, 활성화시 M5 드라이버 (205) 의 구동 능력을 선택적으로 턴 오프할 수도 있는 디스에이블 입력 (800a) 이 제공된다. 디스에이블 입력 (800a) 은 ESD 검출 모듈 (510) 에 의해 생성된 표시자 신호 (DetA) 와 ESD 검출 모듈 (520) 에 의해 생성된 표시자 신호 (DetB) 양자에 커플링된다. 신호들 (DetA 및 DetB) 은 추가로 게이트 풀-업 모듈 (810) 에 제공된다. 게이트 풀-업 모듈 (810) 은 DetA 또는 DetB 가 하이인 것에 응답하여 M5 의 게이트를 하이로 풀링하도록 구성되며, 따라서 트랜지스터 (M5) 를 턴 온 한다. DetA 및 DetB 양자가 로우일 경우, 게이트 풀-업 모듈 (810) 은 M5 의 게이트에 고 임피던스를 제공할 수도 있다.

도 9 는 도 8 을 참조하여 전술된 기능들을 구현하는 예시적인 회로를 도시한다. 예시적인 회로는 오직 예시적인 목적으로 도시되며, 본 개시물의 범위를 설명된 블록들의 임의의 특정 구현으로 제한하도록 의도되는 것임은 아님에 유의한다.

도 9 에서, 예시적인 ESD 검출 모듈 (510.1) 은 전압 (DetA) 을 지원하는 노드에서 저항기 (912) 에 커플링된 커패시터 (910) 를 포함한다. 예시적인 실시형태에서, 커패시터 (910) 는 예컨대, 5 ㎊ 일 수도 있고, 저항기 (912) 는 예컨대, 200 킬로옴 (㏀) 일 수도 있다. Vdd 로부터 Vneg 로의 전류의 부재시, 전압 (DetA) 은 Vneg 에 가깝게 유지되지만, Vdd 로부터 Vneg 로의 전류 서지는 전압 (DetA) 가 하이가 되게 할 것이다. 도 9 에서, 전압 (DetA) 은 추가로, 트랜지스터들 (922, 924) 을 포함하는 인버터 (920) 에 커플링된다. 인버터 (920) 의 출력은 예시적인 게이트 풀-업 모듈 (810.1) 에 커플링된다. 모듈 (810.1) 은 PMOS 트랜지스터 (930) 및 다이오드 (932) 를 포함한다. 트랜지스터 (930) 가 오프될 경우, 모듈 (810.1) 은 M5 의 게이트와 C1n 사이에 오픈 회로를 효율적으로 형성하는 것이 인식될 것이다. 그러나, 트랜지스터 (930) 가 인버터 (920) 의 출력에 의해 턴 온 될 경우, 다이오드 (932) 는 M5 의 게이트를 C1n 로 전기적으로 커플링한다.

도 9 에는, 그 동작이 트랜지스터 (946) 를 선택적으로 턴 오프할 수 있는 풀-다운 트랜지스터 (950) 에 의해 디스에이블될 수도 있는, 트랜지스터들 (940, 942, 944, 946) 을 포함하는 예시적인 M5 드라이버 (205.1) 가 추가로 도시된다.

본 개시물의 추가의 양태에서, 전력 증폭기에 대한 온-칩 IEC 레벨 보호를 제공하기 위한 기술들이 설명된다. 국제 전기기술 협회 (IEC) 61000-4-2 ESD 보호에 따르면, 본 명세서에서 설명된 것과 같은 전하 펌프 및 전력 증폭기 회로는, 예컨대 GND 에 대하여 전력 증폭기 출력 패드에서 예컨대 30 amps 까지의 전기 방전 전류를 견디도록 설계될 수도 있다. 도 10 은 이러한 IEC 레벨 보호를 제공하기 위한 방식의 예시적인 실시형태를 도시한다. 도 10 에서, 특정 엘리먼트들은 전술된 엘리먼트들과 유사하게 라벨링된다. 이러한 경우, 유사하게 라벨링된 엘리먼트들은 달리 언급되지 않는다면, 유사한 기능들을 수행할 수도 있는 것이 인식될 것이다.

도 10 에서, 전하 펌프 섹션 (1000A) 은 전력 증폭기 섹션 (1000B) 과 인터페이싱된다. 예시적인 실시형태에서, 전하 펌프 섹션 (1000A) 과 전력 증폭기 섹션 (1000B) 양자는 단일 칩 상에 제공될 수도 있다. 다이오드들 (451, 452) 및 클램프들 (410, 420) 이 M4 - M5 클램프 (1010) 와 함께 제공되어, 전술된 것과 같이 전하 펌프 (1000A) 에 대한 ESD 보호 특징들을 제공한다. 예시적인 실시형태에서, M4 - M5 클램프 (1010) 는 도 5 내지 도 9 를 참조하여 설명된 것과 같은 ESD 보호 기술들을 구현할 수도 있다.

전력 증폭기 섹션 (1000B) 에서, 전력 증폭기 (20.1) 는 노드 (20.1a) 에서의 입력 전압을 증폭하여 노드 (20.1b) 에서의 출력 전압을 생성하도록 구성된다. 전하 펌프 출력 전압들 (Vpos 및 Vneg) 은 각각 트랜지스터들 (1082 및 1084) 을 통해 제공되어 전력 증폭기 출력 (20.1b) 을 구동한다. 동적 클램프 (1070) 는 Vdd 와 GND 사이에 추가로 제공될 수도 있음에 유의한다.

도 10 에서, 제 1 IEC 클램프 (1090) 는 출력 노드 (20.1b) 를 Vpos 에 클램핑하도록 제공되고, 제 2 IEC 클램프 (1092) 는 출력 노드 (20.1b) 를 GND 에 클램핑하도록 제공된다. 예시적인 실시형태에서, IEC 클램프들 (1090, 1092) 각각은 예컨대, 접지-게이트 NMOS (GGNMOS) 트랜지스터로서 구현되는 온-칩 스냅백 클램프일 수도 있다. 제 1 IEC 클램프 (1090) 를 제공하는 것은 유리하게 PMOS 트랜지스터 (1082) 에 걸리는 드레인-소스 전압을 홀딩 전압, 예컨대 10 볼트 미만이 되도록 감소시키며, 따라서 PMOS 트랜지스터 (1082) 가 스냅백 상태가 되게 하는 것을 방지하는 것이 인식될 것이다. 예시적인 실시형태에서, 드레인 밸러스팅 (ballasting) 또는 살리사이드 (salicide) 블록은 PMOS 트랜지스터 (1082) 를 위해 제공될 필요가 없지만, NMOS 트랜지스터 (1084) 는 최소 드레인 밸러스팅, 예컨대 0.43 마이크론을 포함할 수도 있다.

큰 포지티브 전압을 수반하는 ESD 이벤트가 출력 노드 (20.1b) 에 존재할 경우, 제 2 IEC 클램프 (1092) 는 다이오드 (531) 를 통해 출력 노드 (20.1b) 로부터 GND 로 ESD 전류를 션트하는 것이 인식될 것이다. 큰 네거티브 전압을 수반하는 ESD 이벤트가 출력 노드 (20.1b) 에 존재할 경우, ESD 전류는 다이오드 (452) 와 제 1 IEC 클램프 (1090) 를 통해 GND 로부터 출력 노드 (20.1b) 로 션트된다. 추가로, 제 2 IEC 클램프 (1092) 에 존재하는 역 다이오드와 M4 - M5 클램프 (1010) 를 통해 GND 로부터 출력 노드 (20.1b) 로 ESD 전류를 션트하도록, 병렬의 도전성 경로가 또한 제공된다.

도 11 은 제 1 및 제 2 IEC 클램프들 (1090 및 1092) 의 예시적인 실시형태를 도시한다. 도 11 에서, 제 1 클램프 (1090.1) 는 당업계에 공지된 기판-트리거형 스냅백 클램프이다. 도 11 에 도시된 것과 같이, NMOS (1132) 의 기판은 Vneg 에 접속된다. 네거티브 IEC 이벤트 동안, 출력 (20.1b) 에서의 패드 전압이 네거티브일 경우, 그 후에 NMOS (1132) 의 바디 다이오드는 턴 온하며, 따라서 NMOS (1132) 의 기판에 전류를 주입하고, NMOS 내에 존재하는 기생 BJT 를 턴 온한다. 제 2 클램프 (1092.1) 는 게이트-풀 스냅백 클램프이다. NMOS 상의 게이트-풀은 NMOS (1144) 의 드레인-기판 다이오드의 아발란치 항복 (avalanche breakdown) 에 대한 임계치를 낮추는 기능을 할 것이다. 이는 디바이스가 디바이스의 홀딩 전압에서 스냅백 모드에 진입하는 것 (예컨대, NMOS (1144) 내의 기생 BJT 를 턴 온하는 것) 을 돕는다. 어떤 게이트 풀도 적용되지 않는다면, 디바이스는 홀딩 전압 보다 훨씬 높은 디바이스의 트리거 전압에서 스냅백에 들어갈 것이다. 예를 들어, 홀딩 전압은 5V 일 수도 있고, 트리거 전압은 NMOS 디바이스에 대하여 8V 일 수도 있다.

도 12 는 본 개시물에 따른 방법 (1200) 의 예시적인 실시형태를 도시한다. 도 12 의 방법은 오직 예시의 목적들을 위해 도시되지만, 본 개시물의 범위를 도시된 임의의 특정 방법으로 제한하는 것으로 의도되지 않는 것에 유의한다.

도 12 의 블록 (1210) 에서, 복수의 스위치들은 플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들에 연속해서 전기적으로 커플링 및 디커플링하도록 구성된다. 복수의 노드들은 공급 전압 노드, 포지티브 출력 전압 노드, 네거티브 출력 전압 노드, 및 접지 노드를 포함할 수도 있다. 예시적인 실시형태에서, 복수의 스위치들은 플라잉 커패시터의 제 2 노드를 네거티브 출력 전압 노드에 커플링하는 Vneg 스위치를 포함한다.

블록 (1220) 에서, ESD 이벤트는 공급 전압 노드와 네거티브 출력 전압 노드 사이에서 검출된다.

블록 (1230) 에서, Vneg 스위치는 공급 전압 노드와 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하는 것에 응답하여 제 2 플라잉 커패시터 노드를 네거티브 출력 전압 노드에 전기적으로 커플링하도록 구성된다.

블록 (1240) 에서, ESD 이벤트는 추가로, 접지 노드와 네거티브 출력 전압 노드 사이에서 검출된다.

블록 (1250) 에서, 접지 스위치는 접지 노드와 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하는 것에 응답하여 접지 노드를 제 2 플라잉 커패시터 노드에 전기적으로 커플링하도록 구성된다.

본 명세서와 청구범위에서, 엘리먼트가 다른 엘리먼트에 "접속된" 것으로 또는 "커플링된" 것으로 지칭될 때, 그것은 다른 엘리먼트에 직접적으로 접속되거나 또는 커플링될 수 있고, 또는 중간 개입 엘리먼트들이 존재할 수도 있다는 것이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트에 "직접적으로 접속된" 것으로 또는 "직접적으로 커플링된" 것으로 지칭될 때, 어떠한 중간 개입 엘리먼트들도 존재하지 않는 것으로 이해할 것이다. 또한, 하나의 엘리먼트가 다른 엘리먼트에 "전기적으로 커플링되는" 것으로 지칭될 경우, 이는 낮은 저항의 경로가 이러한 엘리먼트들 사이에 존재하는 것을 표시하는 반면, 하나의 엘리먼트가 다른 엘리먼트에 단지 "커플링되는" 것으로 지칭될 경우, 이러한 엘리먼트들 사이에 낮은 저항의 경로가 존재하거나 존재하지 않을 수도 있다.

당업자는 정보 및 신호들이 다양한 여러 기술들 및 기법들 중 임의의 것을 이용하여 나타내질 수도 있다는 것을 이해할 것이다. 예를 들어, 전술한 설명 전반에서 언급될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학장들 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 나타내질 수도 있다.

당업자는 여기서 개시된 예시적인 양태들과 관련하여 설명된 다양한 예시적 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전기적 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양측 모두의 조합으로서 구현될 수도 있다는 것을 이해할 것이다. 하드웨어와 소프트웨어의 이러한 상호 교환 가능성을 명백히 예시하기 위해, 다양한 예시적 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능과 관련하여 전반적으로 전술되었다. 이러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 전반적인 시스템에 부과된 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대한 여러 방식들로 구현할 수도 있지만, 이러한 구현 결정들은 본 발명의 예시적인 양태들의 범위로부터 벗어나게 하는 것으로 해석되어서는 안 된다.

여기에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그래머블 게이트 어레이 신호 (FPGA), 또는 기타 프로그래머블 로직 디바이스, 별도의 게이트 또는 트랜지스터 로직, 별도의 하드웨어 컴포넌트들, 또는 여기서 설명된 기능을 수행하도록 설계되는 이들의 임의의 결합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다른 방법으로, 그 프로세서는 임의의 종래 프로세서, 제어기, 마이크로 제어기, 또는 상태 기계일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어, DSP 와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들 또는 임의의 기타 다른 구성물로 구현될 수도 있다.

여기에 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계는 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되며, 그 프로세서는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다. 다른 방법으로, 프로세서 및 저장 매체는 사용자 단말기 내에 개별 컴포넌트로서 상주할 수도 있다.

하나 이상의 예시적인 실시형태에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 기능들은 하나 이상의 명령들 또는 컴퓨터 판독가능 매체 상의 코드 상에 저장되거나 이를 통해 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소에서 다른 장소로 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 양자 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스 될 수 있는 임의의 이용 가능한 매체일 수도 있다. 비 제한적인 예시의 방식으로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크 저장장치, 자기 디스크 저장장치 또는 다른 자기 저장 디바이스, 또는 컴퓨터에 의해 액세스 될 수 있고 명령들 또는 데이터 구조들 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속을 적당히 컴퓨터 판독가능 매체로 칭한다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선 (twisted pair), DSL (digital subscriber line), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술은 매체의 정의 내에 포함된다. 본 명세서에서 이용된 바와 같이, 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, DVD (digital versatile disc), 플로피 디스크 및 블루-레이 디스크를 포함하는데, 여기서 디스크 (disk) 는 보통 자기적으로 데이터를 재생하는 반면, 디스크 (disc) 는 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기의 조합은 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.

개시된 실시형태의 이전 설명은 당업자가 본 발명을 구현 또는 이용할 수 있도록 제공된다. 이들 실시형태의 각종 변형은 당업자에게 자명하고, 본 명세서에서 한정된 일반적인 원리는 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 도시된 실시형태에 제한되는 것은 아니며, 본 명세서에 개시된 원리 및 신규한 특성과 일치하는 가장 넓은 범위에 따른다.

Claims

플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들에 연속해서 전기적으로 커플링하고 디커플링하도록 구성된 복수의 스위치들로서, 상기 복수의 스위치들은 상기 플라잉 커패시터의 제 2 노드를 네거티브 출력 전압 노드에 커플링하는 Vneg 스위치를 포함하는, 상기 복수의 스위치들; 및
공급 전압 노드와 상기 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하도록 구성된 제 1 ESD 검출 모듈을 포함하며,
상기 Vneg 스위치는 상기 제 1 ESD 검출 모듈에 의해 검출된 ESD 이벤트에 응답하여 제 2 플라잉 커패시터 노드를 상기 네거티브 출력 전압 노드에 전기적으로 커플링하도록 구성되는, 전하 펌프 정전기 방전 보호 장치.
제 1 항에 있어서,
상기 복수의 스위치들은 접지 노드를 상기 제 2 플라잉 커패시터 노드에 커플링하는 접지 스위치를 더 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 접지 노드와 상기 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하도록 구성된 제 2 ESD 검출 모듈을 더 포함하며,
상기 접지 스위치는 추가로, 상기 제 2 ESD 검출 모듈에 의해 검출된 ESD 검출 이벤트에 응답하여 상기 접지 노드를 상기 제 2 플라잉 커패시터 노드에 전기적으로 커플링하도록 구성되는, 전하 펌프 정전기 방전 보호 장치.
제 1 항에 있어서,
상기 네거티브 출력 전압 노드로부터 상기 제 2 플라잉 커패시터 노드로 순방향 바이어싱된 다이오드를 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 2 항에 있어서,
상기 Vneg 스위치는 추가로, 상기 제 2 ESD 검출 모듈에 의해 검출된 ESD 이벤트에 응답하여 상기 제 2 플라잉 커패시터 노드를 상기 네거티브 출력 전압 노드에 전기적으로 커플링하도록 구성되는, 전하 펌프 정전기 방전 보호 장치.
제 4 항에 있어서,
상기 제 2 플라잉 커패시터 노드로부터 상기 공급 전압 노드로 순방향 바이어싱된 다이오드를 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 1 항에 있어서,
상기 Vneg 스위치는 NMOS 트랜지스터를 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
정규 전하 펌프 동작 동안 상기 NMOS 트랜지스터를 구동하고, 상기 제 1 ESD 검출 모듈에 의해 검출된 상기 ESD 이벤트에 응답하여 디스에이블되도록 구성된 구동 회로를 더 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 제 1 ESD 검출 모듈에 의해 검출된 상기 ESD 이벤트에 응답하여 상기 Vneg 스위치의 NMOS 트랜지스터의 게이트를 풀 업 하도록 구성된 제 1 게이트 풀 업 모듈을 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 6 항에 있어서,
상기 구동 회로는 제 2 ESD 검출 모듈에 의해 검출된 ESD 이벤트에 응답하여 디스에이블되도록 구성되고,
상기 제 1 게이트 풀 업 모듈은 추가로, 상기 제 2 ESD 검출 모듈에 의해 검출된 상기 ESD 이벤트에 응답하여 상기 Vneg 스위치의 NMOS 트랜지스터의 게이트를 풀 업 하도록 구성되는, 전하 펌프 정전기 방전 보호 장치.
제 1 항에 있어서,
상기 제 1 ESD 검출 모듈은,
상기 공급 전압 노드를 제 1 ESD 검출 전압 노드에 커플링하는 커패시터; 및
상기 제 1 ESD 검출 전압 노드를 상기 네거티브 출력 전압 노드에 커플링하는 저항기를 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 6 항에 있어서,
상기 제 1 ESD 검출 모듈은,
상기 공급 전압 노드를 제 1 ESD 검출 전압 노드에 커플링하는 커패시터; 및
상기 제 1 ESD 검출 전압 노드 및 상기 네거티브 출력 전압 노드를 커플링하는 저항기를 포함하고,
상기 제 1 게이트 풀 업 모듈은,
상기 제 2 플라잉 커패시터 노드에 커플링된 소스를 포함하는 PMOS 트랜지스터; 및
상기 PMOS 트랜지스터의 드레인을 상기 Vneg 스위치의 NMOS 트랜지스터의 게이트에 커플링하고, 상기 PMOS 트랜지스터의 드레인으로부터 상기 NMOS 트랜지스터의 게이트로 순방향 바이어싱되는 다이오드를 포함하며,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 제 1 ESD 검출 전압 노드를 상기 제 1 게이트 풀 업 모듈의 PMOS 트랜지스터의 게이트에 커플링하는 인버터를 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 2 항에 있어서,
상기 접지 스위치는 NMOS 트랜지스터를 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
정규 전하 펌프 동작 동안 상기 NMOS 트랜지스터를 구동하고, 상기 제 2 ESD 검출 모듈에 의해 검출된 ESD 이벤트에 응답하여 디스에이블되도록 구성된 구동 회로를 더 포함하며
상기 전하 펌프 정전기 방전 보호 장치는,
상기 제 2 ESD 검출 모듈에 의해 검출된 상기 ESD 이벤트에 응답하여 상기 접지 스위치의 NMOS 스위치의 게이트를 풀 업 하도록 구성된 제 2 게이트 풀 업 모듈을 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 2 항에 있어서,
상기 제 2 ESD 검출 모듈은,
상기 접지 노드를 제 2 ESD 검출 전압 노드에 커플링하는 커패시터; 및
상기 제 2 ESD 검출 전압 노드를 상기 네거티브 출력 전압 노드에 커플링하는 저항기를 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 10 항에 있어서,
상기 제 2 ESD 검출 모듈은,
상기 접지 노드를 제 2 ESD 검출 전압 노드에 커플링하는 커패시터; 및
상기 제 2 ESD 검출 전압 노드를 상기 네거티브 출력 전압 노드에 커플링하는 저항기를 포함하고,
상기 제 2 게이트 풀 업 모듈은,
상기 제 2 플라잉 커패시터 노드에 커플링된 소스를 포함하는 PMOS 트랜지스터; 및
상기 PMOS 트랜지스터의 드레인을 상기 접지 스위치의 NMOS 트랜지스터의 게이트에 커플링하고, 상기 PMOS 트랜지스터의 드레인으로부터 상기 NMOS 트랜지스터의 게이트로 순방향 바이어싱되는 다이오드를 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 제 2 ESD 검출 전압 노드를 상기 제 2 게이트 풀 업 모듈의 PMOS 트랜지스터의 게이트에 커플링하는 인버터를 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 9 항에 있어서,
접지 스위치는 NMOS 트랜지스터를 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
정규 전하 펌프 동작 동안 상기 NMOS 트랜지스터를 구동하고, 제 2 ESD 검출 모듈에 의해 검출된 ESD 이벤트에 응답하여 디스에이블되도록 구성된 구동 회로를 더 포함하며,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 제 2 ESD 검출 모듈에 의해 검출된 상기 ESD 이벤트에 응답하여 상기 접지 스위치의 NMOS 트랜지스터의 게이트를 풀 업 하도록 구성된 제 2 게이트 풀 업 모듈을 더 포함하며,
상기 제 2 ESD 검출 모듈은,
접지 노드를 제 2 ESD 검출 전압 노드에 커플링하는 커패시터; 및
상기 제 2 ESD 검출 전압 노드를 상기 네거티브 출력 전압 노드에 커플링하는 저항기를 포함하고,
상기 제 2 게이트 풀 업 모듈은,
상기 제 2 플라잉 커패시터 노드에 커플링된 소스를 포함하는 PMOS 트랜지스터; 및
상기 PMOS 트랜지스터의 드레인을 상기 접지 스위치의 NMOS 트랜지스터의 게이트에 커플링하고, 상기 PMOS 트랜지스터의 드레인으로부터 상기 NMOS 트랜지스터의 게이트로 순방향 바이어싱되는 다이오드를 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 제 2 ESD 검출 전압 노드를 상기 제 2 게이트 풀 업 모듈의 PMOS 트랜지스터의 게이트에 커플링하는 인버터를 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 1 항에 있어서,
포지티브 출력 전압 노드와 상기 네거티브 출력 전압 노드에 커플링되고, 출력 노드를 포함하는 전력 증폭기; 및
상기 전력 증폭기의 출력 노드를 상기 포지티브 출력 전압 노드에 커플링하는 제 1 온-칩 스냅백 클램프를 더 포함하는,전하 펌프 정전기 방전 보호 장치.
제 14 항에 있어서,
상기 제 1 온-칩 스냅백 클램프는 기판 트리거형 스냅백 클램프를 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 1 항에 있어서,
포지티브 출력 전압 노드와 상기 네거티브 출력 전압 노드에 커플링되고, 출력 노드를 포함하는 전력 증폭기; 및
상기 전력 증폭기의 출력 노드를 상기 네거티브 출력 전압 노드에 커플링하는 제 2 온-칩 스냅백 클램프를 더 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 16 항에 있어서,
상기 제 2 온-칩 스냅백 클램프는 게이트-풀 스냅백 클램프를 포함하는, 전하 펌프 정전기 방전 보호 장치.
플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들로 연속해서 전기적으로 커플링 및 디커플링하도록 복수의 스위치들을 구성하는 (configuring) 단계로서, 상기 복수의 스위치들은 상기 플라잉 커패시터의 제 2 노드를 네거티브 출력 전압 노드에 커플링하는 Vneg 스위치를 포함하는, 상기 복수의 스위치들을 구성하는 단계;
공급 전압 노드와 상기 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하는 단계; 및
상기 ESD 이벤트를 검출하는 것에 응답하여 제 2 플라잉 커패시터 노드를 상기 네거티브 출력 전압 노드에 전기적으로 커플링하도록 상기 Vneg 스위치를 구성하는 단계를 포함하는, 전하 펌프 정전기 방전 보호 방법.
제 18 항에 있어서,
상기 복수의 스위치들은 접지 노드를 상기 제 2 플라잉 커패시터 노드에 커플링하는 접지 스위치를 더 포함하고,
상기 전하 펌프 정전기 방전 보호 방법은,
상기 접지 노드와 상기 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하는 단계; 및
상기 접지 노드와 상기 네거티브 출력 전압 노드 사이에서 상기 ESD 이벤트를 검출하는 것에 응답하여 상기 접지 노드를 상기 제 2 플라잉 커패시터 노드에 전기적으로 커플링하도록 상기 접지 스위치를 구성하는 단계를 더 포함하는, 전하 펌프 정전기 방전 보호 방법.
제 19 항에 있어서,
상기 공급 전압 노드와 상기 네거티브 출력 전압 노드 사이에서 상기 ESD 이벤트를 검출하는 것에 응답하여 상기 제 2 플라잉 커패시터 노드를 상기 네거티브 출력 전압 노드에 전기적으로 커플링하도록 상기 Vneg 스위치를 구성하는 단계를 더 포함하는, 전하 펌프 정전기 방전 보호 방법.
제 18 항에 있어서,
출력 노드에서 출력 전압을 생성하기 위해 전력 증폭기를 이용하여 입력 전압을 증폭하는 단계로서, 상기 전력 증폭기는 포지티브 출력 전압 노드와 상기 네거티브 출력 전압 노드에 커플링되는, 상기 입력 전압을 증폭하는 단계; 및
기판-트리거형 스냅백 클램프를 포함하는 제 1 온-칩 스냅백 클램프를 이용하여 상기 전력 증폭기의 출력 노드를 상기 포지티브 출력 전압 노드에 커플링하는 단계를 더 포함하는, 전하 펌프 정전기 방전 보호 방법.
제 18 항에 있어서,
출력 노드에서 출력 전압을 생성하기 위해 전력 증폭기를 이용하여 입력 전압을 증폭하는 단계로서, 상기 전력 증폭기는 포지티브 출력 전압 노드와 상기 네거티브 출력 전압 노드에 커플링되는, 상기 입력 전압을 증폭하는 단계; 및
게이트-풀 스냅백 클램프를 포함하는 제 2 온-칩 스냅백 클램프를 이용하여 상기 전력 증폭기의 출력 노드를 상기 네거티브 출력 전압 노드에 커플링하는 단계를 더 포함하는, 전하 펌프 정전기 방전 보호 방법.
플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들로 연속해서 전기적으로 커플링 및 디커플링하도록 구성된 복수의 스위치들로서, 상기 복수의 스위치들은 상기 플라잉 커패시터의 제 2 노드를 네거티브 출력 전압 노드에 커플링하는 Vneg 스위치를 포함하는, 상기 복수의 스위치들; 및
공급 전압 노드와 상기 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하는 것에 응답하여 제 2 플라잉 커패시터 노드를 상기 네거티브 출력 전압 노드에 전기적으로 커플링하도록 상기 Vneg 스위치를 구성하는 수단을 포함하는, 전하 펌프 정전기 방전 보호 장치.
제 23 항에 있어서,
상기 복수의 스위치들은 접지 노드를 상기 제 2 플라잉 커패시터 노드에 커플링하는 접지 스위치를 더 포함하고,
상기 전하 펌프 정전기 방전 보호 장치는,
상기 접지 노드와 상기 네거티브 출력 전압 노드 사이에서 ESD 이벤트를 검출하는 것에 응답하여 상기 접지 노드를 상기 제 2 플라잉 커패시터 노드에 전기적으로 커플링하도록 상기 접지 스위치를 구성하는 수단을 더 포함하는, 전하 펌프 정전기 방전 보호 장치.