JP2009106055A - 過電圧保護回路 - Google Patents
過電圧保護回路 Download PDFInfo
- Publication number
- JP2009106055A JP2009106055A JP2007275017A JP2007275017A JP2009106055A JP 2009106055 A JP2009106055 A JP 2009106055A JP 2007275017 A JP2007275017 A JP 2007275017A JP 2007275017 A JP2007275017 A JP 2007275017A JP 2009106055 A JP2009106055 A JP 2009106055A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】回路面積の増大を抑制しつつ、直流電源線間に過電圧が生じた場合にも電源供給を停止することなく、過電圧から負荷を保護することができる過電圧保護回路を提供する。
【解決手段】電圧制御回路20は、電源線17およびグランド線18間の電源電圧VBが目標値を超えて上昇した場合、これに伴い上昇するコンデンサC11の端子電圧VCに応じてトランジスタM11をスイッチング動作させてコンデンサC11の充放電を繰り返し、端子電圧VCの電圧値を保護設定電圧の上限値と下限値との間の電圧値に制限する。
【選択図】図1
【解決手段】電圧制御回路20は、電源線17およびグランド線18間の電源電圧VBが目標値を超えて上昇した場合、これに伴い上昇するコンデンサC11の端子電圧VCに応じてトランジスタM11をスイッチング動作させてコンデンサC11の充放電を繰り返し、端子電圧VCの電圧値を保護設定電圧の上限値と下限値との間の電圧値に制限する。
【選択図】図1
Description
本発明は、一対の直流電源線の間に接続される負荷を、これら直流電源線の間に生じる過電圧から保護する過電圧保護回路に関する。
負荷例えばIC化された回路に対して外部電源から一対の直流電源線を介して電圧を供給する場合、上記直流電源線に誘導される過大なサージ電圧から回路を保護するために、過電圧保護回路が設けられることが多い。図4は、従来から採用されている過電圧保護回路の一例を示している。過電圧から保護すべき回路(以下、被保護回路と称す)が含まれるIC1の電源端子には、バッテリなどの直流電源2から一対の直流電源線3、4を介して電源電圧VBが供給されるようになっている。この電源電圧VBの供給経路には逆流防止用のダイオードD1と電流制限用の抵抗R1とが挿入されている。また、IC1の電源端子間にはツェナーダイオード5およびバイパスコンデンサC1が並列に接続されている。
このツェナーダイオード5のツェナー電圧は、被保護回路に対する保護設定電圧値に等しく設定されており、IC1の電源端子間にこの保護設定電圧値を超える電圧(過電圧)が印加されると、ツェナーダイオード5がIC1の電源端子間を保護設定電圧値に制限する。しかし、このときツェナーダイオード5には、例えば数100mA程度の大きな電流が流れるため、ツェナーダイオード5をIC1内に作り込むと素子サイズが大きくなり、IC1のチップの省面積化を図ることができない。
この対策として、抵抗R1の抵抗値を大きくして、過電圧印加時にツェナーダイオード5に流れる電流を大幅に低減させることが考えられる。しかし、この場合には抵抗R1での電圧降下が大きくなり、IC1の電源端子に印加される電圧が低下してしまう。特に、電源電圧VBの低下時には、電源端子に印加される電圧が、被保護回路が動作可能な電圧値を下回る可能性がある。
また、特許文献1には、直流電源線間に電源電圧の最大値程度のツェナー電圧を有するツェナーダイオードおよび電流制限用抵抗の直列回路を設けるとともに、各直流電源線と被保護回路との間を、それぞれMOSトランジスタを介して接続した構成の過電圧保護回路が開示されている。この過電圧保護回路は、上記ツェナー電圧をしきい値として各MOSトランジスタのオンオフを制御するようになっている。
このものによれば、直流電源線間の電圧がツェナーダイオードのツェナー電圧を超える過電圧になると、各MOSトランジスタがオフされる。これにより、被保護回路が各直流電源線から電気的に切り離され、過電圧から保護される。また、この構成では、過電圧状態において、その過電圧エネルギーを消費する回路を有していないので、各素子のサイズを小さくできる。このため、IC化する場合にチップ面積が増大してしまうことがない。
特開2001−258148号公報
しかしながら、特許文献1の構成では、電源端子間に過電圧が印加されると、被保護回路への電源供給が停止されるため、被保護回路の動作は直ちに停止してしまう。従って、被保護回路が例えばマイクロコンピュータを含んでいる場合、データバックアップのためのデータ転送や、異常状態を外部に報知するためのLEDの点灯動作などを実行できないという問題が生じる。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路面積の増大を抑制しつつ、直流電源線間に過電圧が生じた場合にも電源供給を停止することなく、過電圧から負荷を保護することができる過電圧保護回路を提供することにある。
請求項1記載の手段によれば、駆動回路は、一対の直流電源線から電源供給を受けて、負荷への電源供給経路に介在するスイッチ素子をオン動作させる。従って、直流電源線間に生じる電圧が目標値(定常状態における電圧値)の場合、負荷にはスイッチ素子を介して電源電圧が供給される。また、直流電源線間に負荷と並列に接続されたコンデンサは、スイッチ素子がオンすることで充電され、その端子電圧は直流電源線間の電圧(この場合には目標値)とほぼ等しくなる。
これに対し、例えば電源電圧変動やサージ電圧の誘導により、直流電源線間の電圧が上記目標値を超えて上昇した場合、コンデンサの端子電圧も同様に上昇する。そして、コンデンサの端子電圧が第1のしきい値電圧に達すると、制御回路が駆動回路を介してスイッチ素子をオフさせる。これにより、コンデンサは充電から放電に転じ、コンデンサの端子電圧が第1のしきい値電圧より低く設定された第2のしきい値電圧まで低下すると、制御回路が駆動回路を介してスイッチ素子をオンさせる。これにより、コンデンサへの充電が再開される。
上記したスイッチ素子のオンオフ動作によるコンデンサの充放電は、直流電源線間の電圧が目標値を超えている間繰り返される。また、その間、負荷にはコンデンサの端子電圧に等しい電源電圧が印加される。従って、第1のしきい値電圧を負荷に対する保護設定電圧値に等しく設定すれば、直流電源線間にこの保護設定電圧値を超える電圧(過電圧)が生じた場合でも、負荷に印加される電圧が第1のしきい値電圧と第2のしきい値電圧の間に制限される。これにより、直流電源線間に過電圧が生じた場合にも負荷に対する電源供給を停止することなく、その過電圧から負荷を保護することができる。
また、直流電源線間の電圧が目標値を超えている間、スイッチ素子は上記したオンオフ動作を繰り返す。つまり、この間、スイッチ素子はスイッチング動作を行うことになる。このため、過電圧状態において、スイッチ素子が常時通電されることがなくなる。従って、スイッチ素子に小電流容量でサイズが小さいものを使用することが可能となり、回路面積の増大を抑制することができる。
請求項2記載の手段によれば、駆動回路に駆動用トランジスタを備え、制御回路を構成する第1のツェナーダイオードには、第1のしきい値電圧と第2のしきい値電圧との差電圧に等しいツェナー電圧を有するものを採用し、第2のツェナーダイオードには、第2のしきい値電圧に等しいツェナー電圧を有するものを採用する。
このように構成すれば、駆動用トランジスタは、直流電源線から駆動電流の供給を受けてスイッチ素子をオン動作させる。そして、直流電源線間の電圧が目標値を超えて上昇し、コンデンサの端子電圧が第1のしきい値電圧に達すると、第1および第2のツェナーダイオードの直列回路に逆方向電流が流れ、制御用トランジスタがオンして駆動用トランジスタへの駆動電流の供給を停止させる。これにより、スイッチ素子がオフするのでコンデンサへの充電が停止され、コンデンサは放電し、短絡用トランジスタは、第1のツェナーダイオードを短絡する。その後、放電によりコンデンサの端子電圧が第2のしきい値電圧まで低下すると、上記直列回路に逆方向電流が流れなくなり、制御用トランジスタがオフして駆動用トランジスタへの駆動電流の供給が再開される。これにより、スイッチ素子がオンするのでコンデンサへの充電が再開される。
上記構成を用いた場合でも、請求項1記載の手段と同様にコンデンサの充放電が繰り返される。このため、請求項1記載の手段と同様の作用および効果が得られる。また、上記各トランジスタおよびツェナーダイオードにおいて、過電圧によるエネルギーは消費されない。従って、これら各素子に小電流容量でサイズが小さいものを用いることが可能となり、回路面積の増大を一層抑制することができる。
請求項1、2記載の手段によれば、直流電源線間に過電圧が生じた場合、スイッチ素子の動作により第1のしきい値電圧と第2のしきい値電圧との間で変動する電圧が負荷に印加されることになる。この場合、請求項3記載の手段を採用すれば、電源電圧が変動しても、定電圧回路により一定化されて負荷回路に供給されるので、上記電圧の変動が負荷回路の動作に及ぼす影響を低減することができる。
(第1の実施形態)
以下、本発明の第1の実施形態について図1および図2を参照しながら説明する。
図1は、車載電子機器の制御用ICに内蔵された過電圧保護回路の構成を示している。図1に示すIC11には、例えばSOI(Silicon On Insulator)基板上に過電圧保護回路12と車載電子機器の制御回路である機器制御回路13(負荷に相当)とが作り込まれている。ただし、過電圧保護回路12を構成する素子の一部は、後述するようにIC11の外部に設けられている。IC11の電源端子14およびグランド端子15間には、例えば車載バッテリである直流電源16から電源電圧VB(例えば約12V)が供給されるようになっている。
以下、本発明の第1の実施形態について図1および図2を参照しながら説明する。
図1は、車載電子機器の制御用ICに内蔵された過電圧保護回路の構成を示している。図1に示すIC11には、例えばSOI(Silicon On Insulator)基板上に過電圧保護回路12と車載電子機器の制御回路である機器制御回路13(負荷に相当)とが作り込まれている。ただし、過電圧保護回路12を構成する素子の一部は、後述するようにIC11の外部に設けられている。IC11の電源端子14およびグランド端子15間には、例えば車載バッテリである直流電源16から電源電圧VB(例えば約12V)が供給されるようになっている。
過電圧保護回路12には、電源線17およびグランド線18(一対の直流電源線に相当)を介して電源電圧VBが与えられる。これら電源線17とグランド線18との間には、電流制限用の抵抗R11、逆流防止用のダイオードD11のアノード・カソード間、Pチャネル型のMOSトランジスタM11(スイッチ素子に相当)のソース・ドレイン間および機器制御回路13が直列に接続されている。
機器制御回路13の電源端子間には、IC11のコンデンサ接続端子19およびグランド端子15を介してバイパスコンデンサC11(以下、コンデンサC11と称す)が接続されている。コンデンサC11は、通常時における電圧変動を抑制するものであるが、過電圧印加時には後述するような充放電動作が行われるようになっている。その充放電時の時定数は、抵抗R11の抵抗値、コンデンサC11の静電容量および機器制御回路13の負荷インピーダンスにより決定される。本実施形態では、充放電の繰り返し周期が数ms〜100μs程度になるように上記各値が設定されている。なお、抵抗R11およびコンデンサC11は、IC11の外部に設けられている。
トランジスタM11のソース・ゲート間には抵抗R12が接続されている。また、トランジスタM11のゲート、ソースおよびドレインは、電圧制御回路20(駆動回路および制御回路に相当)のノードN11、N12およびN13に接続されている。電圧制御回路20は、NPN形のバイポーラトランジスタT11、T12、ツェナーダイオード21、22、Pチャネル型のMOSトランジスタM12および抵抗R13〜R15から構成されている。電圧制御回路20のノードN14は、IC11のグランド端子15を介してグランド線18に接続されている。
ノードN11とN14との間にはトランジスタT11のコレクタ・エミッタ間が接続されている。ノードN12とN14との間には、抵抗R3およびトランジスタT12のコレクタ・エミッタ間が直列に接続されている。トランジスタT11のベースは、トランジスタT12のコレクタに接続されている。
ツェナーダイオード21および22は、ノードN13とN14との間の電圧(コンデンサC11の端子電圧VC)が、これらのツェナー電圧Vz1およびVz2にトランジスタT12のベース・エミッタ間電圧VBE(約0.7V)を加えた電圧値を超えると逆バイアスされるように設けられている。すなわち、ノードN13とトランジスタT12のベースとの間には、ツェナーダイオード21、22および抵抗R14が直列に接続されている。また、ツェナーダイオード21の両端子には、トランジスタM12のソースおよびドレインが接続されている。トランジスタM12のソース・ゲート間には抵抗R15が接続されている。トランジスタM12のゲートは、トランジスタT12のコレクタに接続されている。
本実施形態において、トランジスタT11は、抵抗R13、ノードN12等を介して電源線17からベース電流が供給されるとトランジスタM11をオン動作させるものであり、駆動用トランジスタとして機能する。トランジスタT12は、ツェナーダイオード21、22および抵抗R4の直列回路23に逆方向電流が流れるとオンしてトランジスタT11へのベース電流の供給を停止させるものであり、制御用トランジスタとして機能する。トランジスタM12は、トランジスタT12がオンするとオンしてツェナーダイオード21の両端子を短絡させるものであり、短絡用トランジスタとして機能する。
ツェナーダイオード21および22のツェナー電圧Vz1およびVz2は、以下のように設定されている。すなわち、ツェナー電圧Vz1およびVz2にトランジスタT12の電圧VBEを加えた電圧が、機器制御回路13に対する保護設定電圧の上限値VTH(第1のしきい値電圧に相当)に等しくなるように設定されるとともに、ツェナー電圧Vz2に電圧VBEを加えた電圧が、保護設定電圧の下限値VTL(第2のしきい値電圧に相当)に等しくなるように設定されている。本実施形態では、保護設定電圧の上限値VTHが約24Vとなり、下限値VTLが約18Vとなるようなツェナー電圧Vz1、Vz2を有するツェナーダイオード21、22を使用する。
機器制御回路13は、定電圧回路24と機能回路25とを備えている。定電圧回路24は、機器制御回路13の電源端子間に印加される電圧を所定の電圧(例えば5V)に降圧するとともに一定化して出力する。機能回路25(負荷回路に相当)は、定電圧回路24から出力される定電圧の供給を受けて制御動作を行うように構成されている。
次に、本実施形態の作用について図2も参照して説明する。
図2は、電源線17およびグランド線18の間に印加される電源電圧VBとコンデンサC11の端子電圧VCの電圧波形を示している。まず、電源電圧VBが目標値である12Vの場合(図2の時刻t0以前)、トランジスタT11は、電源線17からノードN12等を介してベース電流が供給されてオンする。このため、トランジスタM11がオン動作される。これにより、機器制御回路13には、電源線17およびグランド線18から抵抗R11、ダイオードD11およびトランジスタM11を介してほぼ電源電圧VBに等しい電圧が印加される。この状態においては、コンデンサC11は、電源線17およびグランド線18からトランジスタM11等を介して充電され、その端子電圧VCは電源電圧VBとほぼ等しくなる。
図2は、電源線17およびグランド線18の間に印加される電源電圧VBとコンデンサC11の端子電圧VCの電圧波形を示している。まず、電源電圧VBが目標値である12Vの場合(図2の時刻t0以前)、トランジスタT11は、電源線17からノードN12等を介してベース電流が供給されてオンする。このため、トランジスタM11がオン動作される。これにより、機器制御回路13には、電源線17およびグランド線18から抵抗R11、ダイオードD11およびトランジスタM11を介してほぼ電源電圧VBに等しい電圧が印加される。この状態においては、コンデンサC11は、電源線17およびグランド線18からトランジスタM11等を介して充電され、その端子電圧VCは電源電圧VBとほぼ等しくなる。
これに対し、直流電源16の電圧変動やサージ電圧の誘導などにより、電源線17とグランド線18との間の電源電圧VBが目標値を超えて上昇すると、コンデンサC11の端子電圧VCも目標値を超えて電源電圧VBに比べて緩やかに上昇する。そして、端子電圧VCが第1の上限値VTHに達すると、ツェナーダイオード21および22が逆バイアスされ、直列回路23に逆方向電流が流れる(時刻t1)。すると、トランジスタT12がオンするので、トランジスタT11にはベース電流が供給されなくなる。これにより、トランジスタM11がオフするのでコンデンサC11への充電が停止され、コンデンサC11は放電を開始する。また、このとき、トランジスタT12がオンしたことにより、トランジスタM12がオンされてツェナーダイオード21の両端子が短絡される。
その後、コンデンサC11の放電により端子電圧VCが下限値VTLまで低下すると、直列回路23に逆方向電流が流れなくなる(時刻t2)。すると、トランジスタT12がオフするので、トランジスタT11へのベース電流の供給が再開される。これにより、トランジスタM11がオンするのでコンデンサC11への充電が再開される。
このようなコンデンサC11の充放電は、時刻t2以降においても電源電圧VBが目標値を超えている間繰り返される。また、その間、機器制御回路13の電源端子間にはコンデンサC11の端子電圧VCに等しい電圧が印加される。従って、電源線17およびグランド線18間の電圧が保護設定電圧値を超えるレベルとなっても、機器制御回路13の電源端子間に印加される電圧は、下限値VTL〜上限値VTHの電圧値(約18V〜約24V)に制限される。
このとき、機器制御回路13に印加される電圧は、図2に示すように上限値VTHと下限値VTLとの間で変動を繰り返すが、機器制御回路13においては、変動する電圧を定電圧回路24が降圧するとともに一定化して出力する。そして、機能回路25は、定電圧回路24から出力される定電圧(5V)の供給を受けて動作する。
時刻t2以降において、過電圧発生の原因が除去されたことなどにより、電源電圧VBが目標値まで低下した状態で、コンデンサC11の端子電圧VCが下限値VTLまで低下すると、トランジスタT11へのベース電流の供給が再開される(時刻t3)。これにより、トランジスタM11はオンするが、電源電圧VBが既に目標値の12Vまで低下しているので、コンデンサC11の端子電圧VCは上昇することなく約12Vまで低下し続け、過電圧が発生する以前の状態に戻る。
以上説明したように、本実施形態によれば次のような効果を奏する。
過電圧保護回路12は、電源線17およびグランド線18間の電源電圧VBが目標値を超えて上昇した場合、これに伴い上昇するコンデンサC11の端子電圧VCに応じてトランジスタM11をスイッチング動作させてコンデンサC11の充放電を繰り返し、端子電圧VCの電圧値を下限値VTL〜上限値VTHに制限する。これにより、電源線17およびグランド線18間に機器制御回路13の保護設定電圧を超える過電圧が生じたとしても、機器制御回路13の電源端子間には上記スイッチング動作により制限された端子電圧VCに等しい電圧が印加される。従って、機器制御回路13に対する電源供給が停止されることなく、過電圧から機器制御回路13を保護することができる。
過電圧保護回路12は、電源線17およびグランド線18間の電源電圧VBが目標値を超えて上昇した場合、これに伴い上昇するコンデンサC11の端子電圧VCに応じてトランジスタM11をスイッチング動作させてコンデンサC11の充放電を繰り返し、端子電圧VCの電圧値を下限値VTL〜上限値VTHに制限する。これにより、電源線17およびグランド線18間に機器制御回路13の保護設定電圧を超える過電圧が生じたとしても、機器制御回路13の電源端子間には上記スイッチング動作により制限された端子電圧VCに等しい電圧が印加される。従って、機器制御回路13に対する電源供給が停止されることなく、過電圧から機器制御回路13を保護することができる。
電源線17およびグランド線18間の電源電圧VBが目標値を超えている間、トランジスタM11は上記スイッチング動作を行う。このため、過電圧状態においてトランジスタM11が常時通電されることがなくなる。従って、トランジスタM11に小電流容量でサイズが小さいものを使用することが可能となり、回路面積の増大を抑制することができる。また、過電圧保護回路12の回路面積の増大が抑制されることで、IC11のチップの省面積化を図ることができ、ひいてはその製造コストの低減に寄与することができる。
トランジスタM11のスイッチング動作により充放電を行うコンデンサとして、通常、ICの電源端子間に接続されるバイパスコンデンサC11を利用したので、過電圧保護回路12の回路面積が増大することをさらに抑制できる。
電圧制御回路20を構成する半導体素子であるトランジスタT11、T12、M12およびツェナーダイオード21、22において、過電圧によるエネルギーはほとんど消費されない。従って、これら各素子にも小電流容量でサイズが小さいものを用いることが可能となり、IC11のチップ面積の増大を一層抑制することができる。
電圧制御回路20を構成する半導体素子であるトランジスタT11、T12、M12およびツェナーダイオード21、22において、過電圧によるエネルギーはほとんど消費されない。従って、これら各素子にも小電流容量でサイズが小さいものを用いることが可能となり、IC11のチップ面積の増大を一層抑制することができる。
電源線17およびグランド線18間に過電圧が生じた場合、上記スイッチング動作により、機器制御回路13の電源端子間に印加される電圧は、上限値VTHと下限値VTLとの間で変動を繰り返すものとなる。しかし、機器制御回路13は、定電圧回路24によりこの変動する電圧を降圧するとともに一定化して機能回路25に出力する構成となっているので、上記電圧の変動が機能回路25の動作に及ぼす影響を低減することができる。
(第2の実施形態)
図3は、本発明の第2の実施形態を示す図1相当図であり、図1と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。
図3に示す過電圧保護回路31は、図1に示す過電圧保護回路12に対し、トランジスタM11およびトランジスタM12に替えてトランジスタT31(スイッチ素子に相当))およびトランジスタT32(短絡用トランジスタに相当)を備えている点が異なっている。このように、スイッチ素子および短絡用トランジスタとして、第1の実施形態におけるPチャネル型のMOSトランジスタに替えてPNP形のバイポーラトランジスタを用いた構成であっても、第1の実施形態と同様の作用および効果が得られる。
図3は、本発明の第2の実施形態を示す図1相当図であり、図1と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。
図3に示す過電圧保護回路31は、図1に示す過電圧保護回路12に対し、トランジスタM11およびトランジスタM12に替えてトランジスタT31(スイッチ素子に相当))およびトランジスタT32(短絡用トランジスタに相当)を備えている点が異なっている。このように、スイッチ素子および短絡用トランジスタとして、第1の実施形態におけるPチャネル型のMOSトランジスタに替えてPNP形のバイポーラトランジスタを用いた構成であっても、第1の実施形態と同様の作用および効果が得られる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
抵抗R11は、トランジスタM11がオン動作する際に流れる電流を制限する必要がない場合には設けなくてもよい。ダイオードD11は、電源線17が低電位となり、グランド線18が高電位となる可能性がない場合には設けなくてもよい。
機器制御回路13の電源端子間に印加される電圧を機能回路25に直接供給することにより、機能回路25が動作可能であれば、定電圧回路24は設けなくてもよい。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
抵抗R11は、トランジスタM11がオン動作する際に流れる電流を制限する必要がない場合には設けなくてもよい。ダイオードD11は、電源線17が低電位となり、グランド線18が高電位となる可能性がない場合には設けなくてもよい。
機器制御回路13の電源端子間に印加される電圧を機能回路25に直接供給することにより、機能回路25が動作可能であれば、定電圧回路24は設けなくてもよい。
駆動回路および制御回路は、電圧制御回路20に限らず、ヒステリシス特性を有するコンパレータを用いて構成してもよい。すなわち、コンパレータの一方の入力端子にはコンデンサC11の端子電圧VCを与え、他方の入力端子にはコンパレータの出力に応じて、第1のしきい値電圧および第2のしきい値電圧に相当する2種類の基準電圧のうち、一方が与えられるように構成し、コンパレータの出力によりトランジスタM11を駆動するように構成してもよい。
図面中、12、31は過電圧保護回路、13は機器制御回路(負荷)、17は電源線(直流電源線)、18はグランド線(直流電源線)、20は電圧制御回路(駆動回路、制御回路)、21はツェナーダイオード(第1のツェナーダイオード)、22はツェナーダイオード(第2のツェナーダイオード)、23は直列回路、24は定電圧回路、25は機能回路(負荷回路)、C11はバイパスコンデンサ(コンデンサ)、M11、T31はトランジスタ(スイッチ素子)、M12、T32はトランジスタ(短絡用トランジスタ)、T11はトランジスタ(駆動用トランジスタ)、T12はトランジスタ(制御用トランジスタ)を示す。
Claims (3)
- 一対の直流電源線の間に接続される負荷を、これら直流電源線間に生じる過電圧から保護する過電圧保護回路において、
前記負荷への電源供給経路に介在するスイッチ素子と、
前記負荷と並列に接続されるコンデンサと、
前記直流電源線から電源供給を受けて前記スイッチ素子をオン動作させる駆動回路と、
前記コンデンサの端子電圧が第1のしきい値電圧に達すると前記駆動回路を介して前記スイッチ素子をオフさせ、前記スイッチ素子がオフしている状態で前記コンデンサの端子電圧が前記第1のしきい値電圧より低く設定された第2のしきい値電圧まで低下すると前記駆動回路を介して前記スイッチ素子をオンさせる制御回路とを備えていることを特徴とする過電圧保護回路。 - 前記駆動回路は、
前記直流電源線から駆動電流の供給を受けて前記スイッチ素子をオン動作させる駆動用トランジスタを備え、
前記制御回路は、
前記コンデンサの端子電圧により逆バイアスされるように設けられた、前記第1のしきい値電圧と前記第2のしきい値電圧との差電圧に等しいツェナー電圧を有する第1のツェナーダイオードおよび前記第2のしきい値電圧に等しいツェナー電圧を有する第2のツェナーダイオードの直列回路と、
前記直列回路に逆方向電流が流れるとオンして前記駆動用トランジスタへの駆動電流の供給を停止させる制御用トランジスタと、
前記制御用トランジスタがオンしている期間に前記第1のツェナーダイオードを短絡する短絡用トランジスタとを備えていることを特徴とする請求項1記載の過電圧保護回路。 - 前記負荷は、
前記直流電源線から供給される直流電圧を一定化する定電圧回路と、
前記定電圧回路から出力される定電圧の供給を受けて動作する負荷回路とを備えていることを特徴とする請求項1または2記載の過電圧保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007275017A JP2009106055A (ja) | 2007-10-23 | 2007-10-23 | 過電圧保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007275017A JP2009106055A (ja) | 2007-10-23 | 2007-10-23 | 過電圧保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009106055A true JP2009106055A (ja) | 2009-05-14 |
Family
ID=40707212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007275017A Pending JP2009106055A (ja) | 2007-10-23 | 2007-10-23 | 過電圧保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009106055A (ja) |
-
2007
- 2007-10-23 JP JP2007275017A patent/JP2009106055A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9634483B2 (en) | Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity | |
CN105633072B (zh) | 静电保护电路以及半导体集成电路装置 | |
US7924084B2 (en) | Semiconductor device | |
JP4783220B2 (ja) | 過電圧保護回路、電子装置 | |
JP5315026B2 (ja) | 半導体装置 | |
JP2007329998A (ja) | 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置 | |
JP2010068637A (ja) | 充電制御用半導体集積回路 | |
US6831447B1 (en) | Surge limiting circuit with optional short circuit detection | |
JP2003318713A (ja) | 負荷駆動装置 | |
US8379360B2 (en) | Overcurrent protection circuit and in-vehicle display device | |
EP3190680B1 (en) | Battery protection circuit | |
TWI571031B (zh) | 保護裝置、系統及維持閘極驅動器端子上的穩定輸出的方法 | |
CN110098597B (zh) | 具备过电流保护功能的驱动电路 | |
KR20060132941A (ko) | 반도체 집적 회로 장치 및 그것을 이용한 스위칭 전원 장치 | |
JP7443679B2 (ja) | 半導体装置 | |
US20070014159A1 (en) | Under voltage protection device | |
US20220200590A1 (en) | Short circuit detection circuit | |
JP5107790B2 (ja) | レギュレータ | |
JP5588370B2 (ja) | 出力回路、温度スイッチic、及び、電池パック | |
JP4439974B2 (ja) | 電源電圧監視回路 | |
JP2011114056A (ja) | 静電気放電保護回路 | |
JP2006115594A (ja) | 誤動作防止回路 | |
JP2017073657A (ja) | 誤出力防止回路 | |
JP4957916B2 (ja) | 半導体素子駆動回路 | |
KR20170095145A (ko) | Dc-dc 컨버터 |