KR101592513B1 - 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET - Google Patents

이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET Download PDF

Info

Publication number
KR101592513B1
KR101592513B1 KR1020140138898A KR20140138898A KR101592513B1 KR 101592513 B1 KR101592513 B1 KR 101592513B1 KR 1020140138898 A KR1020140138898 A KR 1020140138898A KR 20140138898 A KR20140138898 A KR 20140138898A KR 101592513 B1 KR101592513 B1 KR 101592513B1
Authority
KR
South Korea
Prior art keywords
fin structure
algan
layer
fin
heterojunction
Prior art date
Application number
KR1020140138898A
Other languages
English (en)
Inventor
함성호
이창주
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020140138898A priority Critical patent/KR101592513B1/ko
Application granted granted Critical
Publication of KR101592513B1 publication Critical patent/KR101592513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Abstract

이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET가 개시된다.
이종 접합 fin 구조의 제조 방법은 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고, 순차적으로 적층된 제1 GaN 계층의 일부 영역, 제1 AlGaN 계층 및 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고, AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 AlGaN fin 구조의 일부를 수직 에칭하고, 수직 에칭된 영역에 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 에칭 베리어를 제거하여 이종 접합 fin 구조를 제조할 수 있다.

Description

이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET{The method for manufacturing hetero-junction fin structure, the semi-conductor device using the hetero-junction fin structure, the method for manufacturing the fin-HFET(hetero-structure field effect transistor) based on hetero-junction fin structure and the fin-HFET based on hetero-junction fin structure}
본 발명은, 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET에 관한 발명으로서, 보다 상세하게는, 에칭 및 계층 재성장을 기반으로 한 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조에 관한 발명이다.
지난 30년 동안 마이크로 전자 공학 분야를 주도해 온 실리콘 소자 기술은 무어(Moore)의 법칙에 따른 지속적인 소자의 소형화를 기반으로 집적도가 향상되고 소자의 성능이 개선되어 왔다. 최근, 실리콘 소자의 크기가 초 서브 마이크론(deep-sub-micron) 크기로 축소되면서 나노스케일(nanoscale) 크기의 실리콘 소자의 제조 가능성과 궁극적인 한계에 대한 관심이 높아지고 있다.
소자 소형화의 가장 큰 장애 요인 중의 하나는 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET, Metal Oxide Semiconductor Field Effect Transistor)가 꺼진 상태에서도 흐르는 소스와 드레인 사이의 누설전류(Ioff)이다. 게이트 길이(Lg)가 줄어들면서 드레인 쪽 전기장이 실리콘 채널의 전위를 낮춤으로써 짧은 채널(Short-Channel) 효과라고 불리는 소자 성능에 부정적인 효과가 커지게 된다. 또한 소자의 누설 전류 또한 크게 증가될 수 있다.
따라서, 소자 소형화에 따른 누설 전류를 효과적으로 억제하기 위해 게이트 절연막 두께를 낮추어 게이트의 전계 효과를 높임으로써 상대적으로 드레인에 의한 전계 효과를 상쇄시킬 수 있다. 그러나 게이트 절연층의 박막화가 물리적 한계점에 도달함에 따라 게이트을 통한 양자역학적 누설 전류(Ig)가 증가한다는 문제점을 가지고 있다.
이러한 문제점을 극복하기 위해 짧은 채널 효과를 획기적으로 줄일 수 있는 이중 게이트(Double-Gate) 구조가 제시되었다. 이러한 이중게이트 구조는 실리콘 채널 양쪽에서 채널 전위를 제어하기 때문에 한 쪽 방향의 게이트를 통해 채널 전위를 제어하는 전통적인 MOSFET보다는 짧은 채널 효과를 줄이고 누설 전류를 억제하는데 매우 효과적이다.
그러나 평면형 이중 게이트 구조는 실리콘 채널 상하부에 있는 게이트를 완벽하게 정렬시키기 어렵고 공정 기술도 복잡하여 실용적이지 못하다는 평가를 받아왔다. 이러한 단점을 해결하기 위해 얇고 수직 방향으로 높게 서 있는 물고기 지느러미(fin) 형상을 닮은 실리콘 채널을 양쪽에서 두 게이트가 감쌀 수 있도록 한번의 노광과 식각 공정으로 두 게이트가 정렬되도록 하는 fin-FET (fin Field Effect Transistor)소자가 개발되었다.
fin-FET는 마치 핀치콕(Double-Gate)으로 가는 고무관(실리콘 채널)을 흐르는 유체(전자 또는 정공)의 흐름을 양쪽(Double-Gate)에서 압력(게이트 전압)을 가하여 차단하는 개념이다. 이러한 이중 게이트 구조는 고무 호스의 한쪽에서만 압력을 가하는 고전적인 단일 게이트 구조보다 누설 전류를 획기적으로 감소시켜 소자의 극소형화를 가능하게 하였다.
1)KR10-2005-0135233
본 발명의 일 측면은 형성된 AlGaN fin 구조를 수직 에칭 후 GaN 계층 및 AlGaN 계층을 재성장시켜 이종 접합 fin 구조를 제조하는 방법을 제공한다.
본 발명의 다른 측면은 형성된 AlGaN fin 구조를 수직 에칭 후 GaN 계층 및 AlGaN 계층을 재성장시켜 제조된 이종 접합 fin 구조를 제공한다.
본 발명의 또 다른 측면은 형성된 AlGaN fin 구조를 수직 에칭 후 GaN 계층 및 AlGaN 계층을 재성장시켜 제조된 이종 접합 fin 구조에 소스 전극, 드레인 전극 및 게이트 전극을 생성하여 fin-HFET를 제조하는 방법을 제공한다.
본 발명의 또 다른 측면은 형성된 AlGaN fin 구조를 수직 에칭 후 GaN 계층 및 AlGaN 계층을 재성장시켜 제조된 이종 접합 fin 구조에 소스 전극, 드레인 전극 및 게이트 전극을 생성하여 제조된 fin-HFET를 제공한다.
본 발명의 일 측면에 따른 이종 접합 fin 구조의 제조 방법은 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고, 순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고, 상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고, 상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 상기 이종 접합 fin 구조를 제조할 수 있다.
한편, 상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭할 수 있다.
또한, 상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭할 수 있다.
또한, 상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고, 상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정될 수 있다.
또한, 상기 이종 접합 fin 구조는 fin-HFET(hetero-structure field effect transistor)의 구현을 위해 사용될 수 있다.
본 발명의 다른 측면에 따른 이종 접합 fin 구조는 상기 이종 접합 fin 구조는 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고, 순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고, 상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고, 상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 생성될 수 있다.
한편, 상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭할 수 있다.
또한, 상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭할 수 있다.
또한, 상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고, 상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정될 수 있다.
상기 이종 접합 fin 구조는 fin-HFET(hetero-structure field effect transistor 의 구현을 위해 사용될 수 있다.
본 발명의 또 다른 측면에 따른 fin-HFET(hetero-structure field effect transistor)의 제조 방법은 기판의 상단에 구현된 이종 접합 fin 구조를 제외한 기판의 상부에 산화막을 형성하고, 상기 이종 접합 fin 구조의 상단에 소스 전극, 드레인 전극 및 게이트 전극을 생성하되, 상기 이종 접합 fin 구조는 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고, 순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고, 상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고, 상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 생성될 수 있다.
한편, 상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭할 수 있다.
또한, 상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭할 수 있다.
또한, 상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고, 상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정될 수 있다.
또한, 상기 fin-HFET는 이종 접합 fin 구조의 상부에 게이트 절연막 또는 산화막을 형성하여 구현될 수 있다.
본 발명의 또 다른 측면에 따른 fin-HFET(hetero-structure field effect transistor)는 상기 fin-HFET는 기판의 상단에 구현된 이종 접합 fin 구조를 제외한 기판의 상부에 산화막을 형성하고 상기 이종 접합 fin 구조의 상단에 소스 전극, 드레인 전극 및 게이트 전극을 생성하여 구현될 수 있되, 상기 이종 접합 fin 구조는 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고, 순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고, 상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고, 상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 생성될 수 있다.
한편, 상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭할 수 있다.
또한, 상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭할 수 있다.
또한, 상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고, 상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정될 수 있다.
또한, 상기 fin-HFET는 이종 접합 핀 구조의 상부에 게이트 절연막 또는 산화막을 형성하여 구현될 수 있다.
상술한 본 발명의 일측면에 따르면, 형성된 AlGaN fin 구조를 수직 에칭 후 GaN 계층 및 AlGaN 계층을 재성장시켜 이종 접합 fin 구조를 형성할 수 있다. 3차원 fin 구조의 3면 모두에 이종 접합을 형성함으로써 우수한 전기적 특성을 획득할 수 있다. 또한, 이종 접합 fin 구조를 기반으로 3차원 트랜지스터가 제작될 수 있다.
도 1은 본 발명의 실시예에 따른 이종 접합 fin 구조의 생성 방법을 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 이종 접합 fin 구조의 생성 방법을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 이종 접합 fin 구조의 생성 방법을 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 이종 접합 fin 구조의 제조 방법을 나타낸 순서도이다.
도 5는 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 나타낸 개념도이다.
도 6은 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 제조하는 방법을 나타낸 순서도이다.
도 7은 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 제조하는 방법을 나타낸 개념도이다.
도 8은 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 제조하는 방법을 나타낸 순서도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예와 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
fin-FET(fin Field Effect Transistor)에서 FET는 일반적으로 전하가 생성되는 소스(source), 전하가 배출되는 드레인(drain), 소스와 드레인 사이 위로 제작된 게이트 하부에 전하가 이동하는 채널을 기반으로 동작할 수 있다. fin-FET에서는 평면 구조의 소스, 드레인이 3차원 구조의 ‘fin(물고기 지느러미)’ 모양으로 형성되며, 채널 역시 게이트에 의해 둘러싸인 3차원 구조를 형성할 수 있다. 이런 구조의 게이트는 좀 더 효과적으로 전하를 제어할 수 있고, 또한 단 채널(short channel) 효과 및 누설 전류를 극복할 수 있어 16nm 미만 크기의 트랜지스터가 성공적으로 구현될 수 있다.
이하, 본 발명의 실시예에서는 서로 다른 재료를 결합하여 형성된 fin 구조인 이종 접합 fin 구조 및 이종 접합 fin 구조를 기반으로 구현된 fin-HFET(fin-hetero-structure field-effect transistor)가 개시된다. 이종 접합 fin 구조는 AlGaN/GaN을 기반으로 생성된 fin 구조일 수 있다.
본 발명의 실시예에 따른 이종 접합 fin 구조는 fin 구조의 3면 모두에 이종 접합이 형성된 구조일 수 있다. 이종 접합 fin 구조를 기반으로 구현된 fin-HFET가 사용되는 경우, 기존의 FET의 전기적인 특성이 향상될 수 있다. 구체적으로 이종 접합 fin 구조는 높은 항복 전압(breakdown voltage), 넓은 밴드 갭, 높은 전자 포화 속도(electron saturation velocity), 이종 접합 계면에서 생기는 큰 전도 대 오프셋(conduction band offset), 편극에 의한 높은 면 전하 밀도(sheet charge density)를 가지는 질화물 반도체를 기반으로 제작될 수 있다. 이종 접합 fin 구조를 기반으로 생성된 fin-HFET는 넓은 밴드갭(wide bandgap) 특성을 가진 화합물을 기반으로 생성되어 고온, 고출력 그리고 고주파수 전자 소자 응용에 사용 가능한 활용도가 높은 소자일 수 있다.
구체적으로 본 발명의 실시예에 따른 이종 접합 fin 구조 및 이종 접합 fin 구조를 기반으로 구현된 fin-HFET는 무선 통신에서 사용되는 RF(radio frequency)와 마이크로파 영역의 파워 증폭기(power amplifier), 자동차, 항공 시스템에서 요구하는 고출력, 고온의 소자 등에 활용될 수 있다.
이하, 본 발명의 실시예에서는 구체적인 이종 접합 fin 구조 및 이종 접합 fin 구조 기반의 fin-HFET의 제조 방법 및 이러한 방법을 통해 제조된 이종 접합 fin 구조 및 이종 접합 fin 구조 기반의 fin-HFET에 대해 개시한다.
도 1은 본 발명의 실시예에 따른 이종 접합 fin 구조의 생성 방법을 도시한 도면이다.
도 1에서는 이종 접합 fin 구조를 생성하기 위한 AlGaN fin 구조를 형성하는 방법에 대해 개시한다.
본 발명의 실시예에 따르면, 이종 접합 fin 구조를 형성하기 위해 GaN 계층, AlGaN 계층을 성장시키는 방법은 특별히 제한되지 않는다. 예를 들어, GaN 계층, AlGaN 계층은 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 하이브리드 기상 증착(Hybrid Vapor Phase Epitaxy; HVPE), 분자 선 에피택시(Molecular Beam Epitaxy; MBE) 등과 같은 GaN 계층, AlGaN 계층을 성장시키는 다양한 방법을 기반으로 성장될 수 있다.
도 1의 (a)를 참조하면, GaN 계층(100), AlGaN 계층(120) 및 마스킹 계층(masking layer)(140)이 순차적으로 성장될 수 있다. 초기에 성장시키는 GaN 계층(100)은 도 3에서 후술할 재성장되는 GaN 계층과 구분하기 위해 제1 GaN 계층이라는 용어로 표현될 수 있다. 또한, 초기에 성장시키는 AlGaN 계층(120)은 도 3에서 후술할 재성장되는 AlGaN 계층과 구분하기 위해 제1 AlGaN 계층이라는 용어로 표현될 수도 있다.
도 1의 (b)를 참조하면, 마스킹 계층(140), AlGaN 계층(120) 및 GaN 계층(100)의 일부에 대한 측면 에칭(side etching)이 수행될 수 있다. 측면 에칭은 마스킹 계층(140), AlGaN 계층(120)의 측면 영역을 에칭하여 마스킹 계층(140), AlGaN 계층(120)의 가운데 영역만을 사다리꼴의 fin 형상으로 남길 수 있다. GaN 계층(100)의 경우, 적층된 GaN 계층(100)의 전체 적층 높이 중 일부 높이에 해당하는 부분에 대해서만 측면 에칭이 수행될 수 있다.
도 1의 (c)를 참조하면, 측면 에칭을 기반으로 생성된 AlGaN fin 구조(150)가 개시된다. 측면 에칭을 기반으로 형성된 AlGaN fin 구조(150)는 사다리꼴 형태를 가질 수 있다. 즉, AlGaN 계층(120)에 대한 측면 에칭은 GaN 계층(100)에 가까운 영역일수록 남겨진 가운데 영역의 너비가 넓도록 수행될 수 있다.
에칭은 다양한 방법으로 수행될 수 있다. 예를 들어, 습식 식각 또는 건식 식각 방법을 기반으로 에칭이 수행될 수 있다. 습식 식각 공정에 사용되는 습식 식각 용액은 예를 들어, H3PO4, KOH, NaOCl, NaCl, NaOH, H2SO4, HCl, HF, H2O2 중 적어도 하나가 사용될 수 있다.
이하에서는, 이종 접합 fin 구조를 형성하기 위한 추가적인 공정이 개시된다.
도 2는 본 발명의 실시예에 따른 이종 접합 fin 구조의 생성 방법을 도시한 도면이다.
도 2에서는 도 1에 이어서, 이종 접합 GaN fin 구조를 형성하기 위한 AlGaN fin 구조(150)에 대한 수직 에칭 방법이 개시된다.
도 2의 (a)를 참조하면, 전술한 측면 에칭을 기반으로 에칭된 부분에 에칭 베리어(etching barrier)(200)가 형성될 수 있다. 에칭 베리어(200)는 이종 접합 fin 구조의 재생성(regrowth)을 위한 에칭을 위한 베리어로 사용될 수 있다.
도 2의 (b)를 참조하면, AlGaN fin 구조(150)가 수직 에칭될 수 있다. 수직 에칭은 사다리꼴 모양의 AlGaN fin 구조(150) 중 사다리꼴의 윗변 부분에 해당하는 영역을 기준으로 수직 방향으로 수행될 수 있다. 또한, 수직 에칭을 기반으로 AlGaN fin 구조(150)의 하단에 위치한 GaN 계층(100)이 V-그루브(V-groove) 구조로 형성될 수 있다. AlGaN fin 구조(150)에 수직 에칭이 수행되는 경우, 사다리꼴 형태의 AlGaN fin 구조(150) 중 사다리꼴의 윗변과 사다리꼴의 아랫변의 차이를 기반으로 결정되는 삼각형 형태의 잔여 AlGaN fin 구조(250)가 에칭 베리어(200)와 함께 남겨질 수 있다.
도 3은 본 발명의 실시예에 따른 이종 접합 fin 구조의 생성 방법을 도시한 도면이다.
도 3에서는 도 2에 연속하여 수직 에칭 이후, 이종 접합 fin 구조를 재성장시키고, 에칭 베리어를 제거하여 이종 접합 fin 구조를 생성하는 방법에 대해 개시한다.
도 3의 (a)를 참조하면, 수직 에칭된 영역에 GaN 계층(300)과 AlGaN 계층(350)이 재성장될 수 있다. 재성장되는 GaN 계층(300)과 AlGaN 계층(350)은 각각 제2 GaN 계층, 제2 AlGaN 계층이라는 용어로 표현될 수도 있다.
우선 수직 에칭된 영역에 GaN 계층(300)이 재성장될 수 있다. GaN 계층(300)의 성장 높이는 잔여 AlGaN fin 구조(250)가 일정한 두께로 GaN 계층(300)의 주변에 위치할 수 있도록 결정될 수 있다. 본 발명의 실시예에 따른 이종 접합 fin 구조에서는 AlGaN 계층이 외부에서 직사각형 형태의 GaN fin 구조를 감싸는 형태로 생성될 수 있다. 따라서, GaN 계층(300)의 성장 높이는 잔여 AlGaN fin 구조(250)가 일정한 두께로 GaN 계층(300)의 주변에 위치할 수 있도록 결정될 수 있다. GaN 계층(300)의 재성장 이후, AlGaN 계층(350)이 GaN 계층(300)의 상단에서 재성장될 수 있다.
도 3의 (b)를 참조하면, AlGaN 계층(350)의 재성장 이후, 에칭 베리어(200)가 제거될 수 있다. 이러한 방법을 통해 GaN fin 구조를 AlGaN 계층(350)이 감싸는 구조의 이종 접합 fin 구조(370)가 생성될 수 있다.
본 발명의 실시예에 따른 이종 접합 fin 구조는 기존의 2차원 이종 접합이 아닌 3차원 fin 구조의 3면 모두에 이종 접합을 형성할 수 있다. 즉, fin 구조의 3면 모두에 이종 접합을 형성시킴으로써 우수한 전기적 특성이 획득될 수 있다. 이러한 이종 접합 fin 구조는 3차원 트랜지스터 제작에 사용될 수 있다.
도 4는 본 발명의 실시예에 따른 이종 접합 fin 구조의 제조 방법을 나타낸 순서도이다.
도 4를 참조하면, GaN 계층, AlGaN 계층 및 마스킹 계층을 성장시킨다(단계 S400).
GaN 계층, AlGaN 계층 및 마스킹 계층 순서로 적층하여 각 계층을 성장시킬 수 있다.
마스킹 계층, AlGaN 계층 및 GaN 계층의 일부에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성한다(단계 S410).
측면 에칭은 마스킹 계층, AlGaN 계층의 측면 영역에 대해 수행되어 마스킹 계층, AlGaN 계층의 가운데 영역만을 남겨둘 수 있다. GaN 계층의 경우, GaN 계층의 일부에 대해서만 측면 에칭이 수행될 수 있다. 측면 에칭을 기반으로 남겨진 AlGaN 계층의 가운데 영역은 AlGaN fin 구조를 형성할 수 있다.
에칭 베리어를 형성하고, AlGaN fin 구조를 수직 에칭한다(단계 S420).
전술한 바와 같이 수직 에칭은 사다리꼴 모양의 AlGaN fin 구조 중 사다리꼴의 윗변 부분에 해당하는 영역을 기준으로 수직 방향으로 수행될 수 있다. 또한, 수직 에칭은 AlGaN fin 구조의 하단에 위치한 GaN 계층을 V-그루브(V-groove) 구조로 형성할 수 있다.
수직 에칭된 영역에 GaN 계층 및 AlGaN 계층을 재성장시키고(단계 S430), 에칭 베리어를 제거하여 이종 접합 fin 구조를 생성한다(단계 S440).
수직 에칭된 영역에서 GaN 계층과 AlGaN 계층이 재성장될 수 있다. 우선 수직 에칭된 영역에 GaN 계층이 재성장될 수 있다. 다음으로 GaN 계층의 상단에 AlGaN 계층이 재성장될 수 있다. 이후, 에칭 베리어가 제거됨으로써, GaN 계층의 모든 면에 AlGaN 계층이 접합된 이종 접합 fin 구조가 생성될 수 있다.
도 5는 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 나타낸 개념도이다.
도 5를 참조하면, fin-HFET는 이종 접합 fin 구조를 기반으로 형성될 수 있다.
전술한 절차를 기반으로 이종 접합 fin 구조(500)가 형성될 수 있다.
성장된 GaN 계층, AlGaN 계층 및 마스킹 계층의 일부에 대한 측면 에칭이 수행되어 AlGaN fin 구조가 형성된다. 이후, AlGaN fin 구조의 주변에 에칭 베리어가 형성되고, AlGaN fin 구조를 수직 에칭한다. 이후, 수직 에칭된 영역에 GaN 계층 및 AlGaN 계층이 재성장되고, 에칭 베리어가 제거되어 이종 접합 fin 구조가 생성될 수 있다.
이종 접합 fin 구조(500)를 제외한 기판의 상부에 산화막(520)이 형성될 수 있다.
이종 접합 fin 구조(500)의 상부에 소스, 드레인 및 게이트 전극(540)이 형성될 수 있다.
즉, 도 1 내지 도 4에서 전술한 다양한 에칭 방법을 사용하여 이종 접합 GaN fin 구조(500)가 형성된 후 이종 접합 fin 구조(500)를 제외한 부분에 산화막(520)이 형성될 수 있다. 이후, 이종 접합 fin 구조(500)의 상부에 소스, 드레인 및 게이트 전극(540)이 형성될 수 있다.
도 6은 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 제조하는 방법을 나타낸 순서도이다.
기판의 상단에 GaN 계층, AlGaN 계층 및 마스킹 계층을 적층한다(단계 S600).
기판은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다.
GaN 계층 및 AlGaN 계층의 성장 방법은 특별히 제한되지 않고, 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 하이브리드 기상 증착(Hybrid Vapor Phase Epitaxy; HVPE), 분자 선 에피택시(Molecular Beam Epitaxy; MBE) 등을 기반으로 성장되어 기판의 상단에 적층될 수 있다.
이종 접합 fin 구조를 형성한다(단계 S610).
성장된 GaN 계층, AlGaN 계층 및 마스킹 계층의 일부에 대한 측면 에칭이 수행되어 AlGaN fin 구조가 형성될 수 있다. 이후, AlGaN fin 구조의 주변에 에칭 베리어가 형성되고, AlGaN fin 구조가 수직 에칭될 수 있다. 이후, 수직 에칭된 영역에 GaN 계층 및 AlGaN 계층이 재성장되고, 에칭 베리어가 제거됨으로써 이종 접합 fin 구조가 생성될 수 있다.
이종 접합 fin 구조를 제외한 기판의 상부에 산화막을 형성한다(S620).
이종 접합 fin 구조의 상부에 소스, 드레인 및 게이트 전극을 형성한다(단계 S630).
도 7은 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 제조하는 방법을 나타낸 개념도이다.
도 7을 참조하면, fin-HFET는 이종 접합 fin 구조를 기반으로 제조될 수 있다.
전술한 절차를 통해서 이종 접합 fin 구조(500)가 형성될 수 있다.
이후, 이종 접합 fin 구조(500)를 제외한 기판의 상부에 산화막(520)이 형성될 수 있다.
또한, 이종 접합 fin 구조(500) 외부 표면에 추가적으로 게이트 절연막 또는 산화막(700)이 형성될 수 있다.
게이트 절연막 또는 산화막(700)이 형성된 이종 접합 fin 구조의 상부에 소스, 드레인 및 게이트 전극(540)이 형성될 수 있다.
즉, 기판에 적층된 GaN 계층, AlGaN 계층 및 마스킹 계층을 기반으로 전술한 다양한 에칭 방법을 사용하여 이종 접합 fin 구조(500)가 형성된 후 이종 접합 fin 구조(500)를 제외한 부분에 산화막(520)이 형성될 수 있다. 또한, 이종 접합 fin 구조(500)의 상부에 게이트 절연막 또는 산화막(700)이 형성된 후, 소스, 드레인 및 게이트 전극(540)이 형성될 수 있다.
도 8은 본 발명의 실시예에 따른 이종 접합 fin 기반으로 형성된 fin-HFET를 제조하는 방법을 나타낸 순서도이다.
도 8을 참조하면, 기판의 상단에 GaN 계층, AlGaN 계층 및 마스킹 계층을 적층한다(단계 S800).
전술한 바와 같이 기판은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않고, GaN 계층, AlGaN 계층 및 마스킹 계층의 성장 방법은 특별히 제한되지 않는다.
이종 접합 fin 구조를 형성한다(단계 S810).
본 발명의 실시예에 따르면, 성장된 GaN 계층, AlGaN 계층 및 마스킹 계층의 일부에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성한다. 이후, AlGaN fin 구조의 주변에 에칭 베리어를 형성하고, AlGaN fin 구조를 수직 에칭한다. 이후, 수직 에칭된 영역에 GaN 계층 및 AlGaN 계층을 재성장시키고, 에칭 베리어를 제거함으로써 이종 접합 fin 구조가 생성될 수 있다.
이종 접합 fin 구조를 제외한 기판의 상부에 산화막을 형성한다(S820).
이종 접합 fin 구조의 상부에 게이트 절연막 또는 산화막을 형성한다(단계 S830).
게이트 절연막 또는 산화막의 상단에 소스, 드레인 및 게이트 전극을 형성한다(단계 S840).
이와 같은, 이종 접합 fin 구조의 제조 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법은 애플리케이션으로 구현되거나 다양한 컴퓨터 구성요소를 통하여 수행될 수 있는 프로그램 명령어의 형태로 구현되어 컴퓨터 판독 가능한 기록 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능한 기록 매체는 프로그램 명령어, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다.
상기 컴퓨터 판독 가능한 기록 매체에 기록되는 프로그램 명령어는 본 발명을 위하여 특별히 설계되고 구성된 것들이거니와 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능한 기록 매체의 예에는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM, DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 ROM, RAM, 플래시 메모리 등과 같은 프로그램 명령어를 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.
프로그램 명령어의 예에는, 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함된다. 상기 하드웨어 장치는 본 발명에 따른 처리를 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: GaN 계층(제1 GaN 계층)
120: AlGaN 계층(제2 GaN 계층)
140: 마스킹 계층
150: AlGaN fin 구조
200: 에칭 베리어
250: 잔여 AlGaN fin 구조
300: 재성장 GaN 계층(제2 GaN 계층)
350: 재성장 AlGaN 계층(제2 AlGaN 계층)
370: 이중 접합 fin 구조
520: 산화막
540: 소스, 드레인 및 게이트 전극

Claims (20)

  1. 이종 접합 fin 구조의 제조 방법으로서,
    제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고,
    순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고,
    상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고,
    상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고,
    상기 에칭 베리어를 제거하여 상기 이종 접합 fin 구조를 제조하는 이종 접합 fin 구조의 제조 방법.
  2. 제 1 항에 있어서,
    상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭하는 이종 접합 fin 구조의 제조 방법.
  3. 제 2 항에 있어서,
    상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭하는 이종 접합 fin 구조의 제조 방법.
  4. 제 3 항에 있어서,
    상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고,
    상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정되는 이종 접합 fin 구조의 제조 방법.
  5. 제 4 항에 있어서,
    상기 이종 접합 fin 구조는 fin-HFET(hetero-structure field effect transistor)의 구현을 위해 사용되는 이종 접합 fin 구조의 제조 방법.
  6. 이종 접합 fin 구조를 갖는 반도체 장치로서,
    상기 이종 접합 fin 구조는 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고,
    순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고,
    상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고,
    상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 생성되는 이종 접합 fin 구조를 갖는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭하는 이종 접합 fin 구조를 갖는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭하는 이종 접합 fin 구조를 갖는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고,
    상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정되는 이종 접합 fin 구조를 갖는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 이종 접합 fin 구조는 fin-HFET(hetero-structure field effect transistor 의 구현을 위해 사용되는 이종 접합 fin 구조를 갖는 반도체 장치.
  11. fin-HFET(hetero-structure field effect transistor)의 제조 방법으로서,
    기판의 상단에 구현된 이종 접합 fin 구조를 제외한 기판의 상부에 산화막을 형성하고,
    상기 이종 접합 fin 구조의 상단에 소스 전극, 드레인 전극 및 게이트 전극을 생성하되,
    상기 이종 접합 fin 구조는 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고,
    순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고,
    상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고,
    상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 생성되는 fin-HFET의 제조 방법.
  12. 제 11 항에 있어서,
    상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭하는 fin-HFET의 제조 방법.
  13. 제 12 항에 있어서,
    상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭하는 fin-HFET의 제조 방법.
  14. 제 13 항에 있어서,
    상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고,
    상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정되는 fin-HFET의 제조 방법.
  15. 제 14 항에 있어서,
    상기 fin-HFET는 이종 접합 핀 구조의 상부에 게이트 절연막 또는 산화막을 형성하여 구현되는 fin-HFET의 제조 방법.
  16. fin-HFET(hetero-structure field effect transistor)로서,
    상기 fin-HFET는 기판의 상단에 구현된 이종 접합 fin 구조를 제외한 기판의 상부에 산화막을 형성하고 상기 이종 접합 fin 구조의 상단에 소스 전극, 드레인 전극 및 게이트 전극을 생성하여 구현되되,
    상기 이종 접합 fin 구조는 제1 GaN 계층, 제1 AlGaN 계층 및 마스킹 계층을 순차적으로 적층하고,
    순차적으로 적층된 상기 제1 GaN 계층의 일부 영역, 상기 제1 AlGaN 계층 및 상기 마스킹 계층에 대한 측면 에칭을 수행하여 AlGaN fin 구조를 형성하고,
    상기 AlGaN fin 구조의 주위에 에칭 베리어를 형성하고 상기 AlGaN fin 구조의 일부를 수직 에칭하고,
    상기 수직 에칭된 영역에 상기 이종 접합 fin 구조를 형성하기 위한 제2 GaN 계층 및 제2 AlGaN 계층을 재성장시키고, 상기 에칭 베리어를 제거하여 생성되는 fin-HFET.
  17. 제 16 항에 있어서,
    상기 측면 에칭은 상기 제1 GaN 계층에 가까울수록 상기 AlGaN fin 구조의 단면이 넓도록 상기 AlGaN fin 구조를 에칭하는 fin-HFET.
  18. 제 17 항에 있어서,
    상기 수직 에칭은 상기 AlGaN fin 구조의 윗변 너비를 기준으로 상기 AlGaN fin 구조를 수직 방향으로 에칭하고, 상기 제1 GaN 계층 중 일부를 V-그루브 구조로 에칭하는 fin-HFET.
  19. 제 18 항에 있어서,
    상기 수직 에칭을 기반으로 상기 AlGaN fin 구조가 잔여 AlGaN fin 구조를 형성하고,
    상기 제2 GaN 계층의 성장 높이는 상기 잔여 AlGaN fin 구조가 일정한 두께로 GaN 계층의 주변에 위치할 수 있도록 결정되는 fin-HFET.
  20. 제 19 항에 있어서,
    상기 fin-HFET는 이종 접합 핀 구조의 상부에 게이트 절연막 또는 산화막을 형성하여 구현되는 fin-HFET.
KR1020140138898A 2014-10-15 2014-10-15 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET KR101592513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140138898A KR101592513B1 (ko) 2014-10-15 2014-10-15 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138898A KR101592513B1 (ko) 2014-10-15 2014-10-15 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET

Publications (1)

Publication Number Publication Date
KR101592513B1 true KR101592513B1 (ko) 2016-02-05

Family

ID=55353784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138898A KR101592513B1 (ko) 2014-10-15 2014-10-15 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET

Country Status (1)

Country Link
KR (1) KR101592513B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762078A (zh) * 2016-05-06 2016-07-13 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
CN105810728A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140291693A1 (en) 2012-12-19 2014-10-02 Han Wui Then Group iii-n transistors on nanoscale template structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140291693A1 (en) 2012-12-19 2014-10-02 Han Wui Then Group iii-n transistors on nanoscale template structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762078A (zh) * 2016-05-06 2016-07-13 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
CN105810728A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
CN105810728B (zh) * 2016-05-06 2019-06-18 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
JP5202312B2 (ja) 第ｉｉｉ族窒化物エンハンスメント型デバイス
US9093354B1 (en) Three-dimensional quantum well transistor
US8338861B2 (en) III-nitride semiconductor device with stepped gate trench and process for its manufacture
CN108028273B (zh) 半导体装置和制造半导体装置的方法
JP4237203B2 (ja) 不定形高電子移動度トランジスタの製造方法
US8969145B2 (en) Wire-last integration method and structure for III-V nanowire devices
TW201436008A (zh) 異質接面電晶體及其製造方法
US20170345921A1 (en) Power device and method for fabricating thereof
KR101159952B1 (ko) 3차원 화합물 반도체 소자 및 그 제조방법
JP2007158149A (ja) 半導体装置
CN107564859B (zh) 半导体装置及其制造方法
CN103681846A (zh) 半导体装置及其制造方法
US9548355B1 (en) Compound finFET device including oxidized III-V fin isolator
TW201740563A (zh) 半導體裝置的鰭狀結構以及鰭式場效電晶體裝置
CN109860288A (zh) 半导体装置
JP2005183551A (ja) 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
KR101592513B1 (ko) 이종 접합 fin 구조의 제조 방법, 이종 접합 fin 구조를 갖는 반도체 장치, 이종 접합 fin 구조를 기반으로 한 fin-HFET를 제조하는 방법 및 이종 접합 fin 구조를 기반으로 한 fin-HFET
CN104347407B (zh) 半导体装置及其制造方法
JP2008235347A (ja) リセスゲート型ｈｆｅｔの製造方法
JP2003086608A (ja) 電界効果トランジスタ及びその製造方法
US10868162B1 (en) Self-aligned gallium nitride FinFET and method of fabricating the same
KR101595780B1 (ko) GaN-Fin 구조 및 FinFET를 제조하는 방법 및 이러한 방법으로 제조된 GaN-Fin 구조를 사용하는 소자 및 FinFET
JP2010098251A (ja) 半導体装置及びその製造方法
TW201929221A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5