KR101584394B1

KR101584394B1 - 위상 측정 장치, 및 주파수 측정 장치

Info

Publication number: KR101584394B1
Application number: KR1020117020815A
Authority: KR
Inventors: 가즈노리 미야하라
Original assignee: 후루노덴끼가부시끼가이샤
Priority date: 2009-02-27
Filing date: 2010-02-26
Publication date: 2016-01-11
Also published as: EP3196661A1; JPWO2010098460A1; WO2010098460A1; EP2402772A4; US8738312B2; KR20110127676A; JP5559142B2; CN102334038A; US20110301895A1; CN102334038B; EP2402772A1; EP3196661B1; EP2402772B1

Abstract

디지털 회로를 이용해 위상차를 고정밀도로 계측할 수 있는 위상 측정 장치를 실현한다.
　위상 측정 장치(1)는, 각각 TDC를 이용한 버퍼 지연 측정 회로(110)와 위상차 측정 회로(120), 및 위상차 연산부(12)를 구비한다. 버퍼 지연 측정 회로(110)는, TDC의 각 버퍼 간의 지연량 τB를 나타내는 지연 측정용 데이터 Ds를 고정밀도의 클록 신호 CLK와 샘플링 기준 신호 SCL로부터 생성한다. 위상차 측정 회로(120)는, 피측정 대상 신호 SS(A), SS(B)의 위상차를 나타내는 개수 데이터열 Dt, 제1, 제2 위상차 측정용 데이터 Ds(A), Ds(B)를, 상기 클록 신호 CLK를 이용해 생성한다. 위상차 연산부(12)는, 제1, 제2 위상차 측정용 데이터 Ds(A), Ds(B)에 근거하는 상태 데이터수 NB(A), NB(B)와 개수 데이터열 Dt와 지연 측정용 데이터 Ds로부터 얻을 수 있는 고정밀도의 지연량 τB를 이용해 위상차를 산출한다.

Description

위상 측정 장치, 및 주파수 측정 장치{PHASE DETERMINING DEVICE AND FREQUENCY DETERMINING DEVICE}

이 발명은, 두 개의 피측정 대상 신호의 위상차를 측정하는 위상 측정 장치, 피측정 대상 신호의 주파수를 측정하는 주파수 측정 장치에 관한 것이다.

현재, 시간이나 주파수의 계측에는, 시간이나 주파수의 값을 전기 신호로 변환해 계측하는 방법이 많이 이용되고 있다. 이러한 전기적인 계측에는, 계측의 기준이 되는 클록 신호를 이용해서, 해당 클록 신호의 1 주기 분의 개수를 검출함으로써, 계측 대상이 되는 시간을 산출하고 있다. 그러나, 계측 시간을 고정밀도로 하려면, 클록 신호의 파장을 짧게 하면 좋지만, 생성할 수 있는 클록 신호의 파장에도 현실적인 한계가 있다. 이 때문에, 클록 신호의 1 주기 분에 못 미친 끝수 부분을 여하하게 계측할지가, 고정밀화에 대해서 매우 유효하다. 이 때문에, 예를 들면 비특허 문헌 1에서는, 콘덴서를 이용해 끝수 부분을 전압치로 변환해, 계측을 행하고 있다.

「시간:시간, 주파수의 측정 기술」, 카타노 카즈야, 야마구치 유지, 계측과 제어 제44권 제10호 2005년 10월호

그러나, 상술한 비특허 문헌 1의 방법에서는, 시간 전압 변환 회로나 ADC 회로(아날로그 디지털 변환 회로) 등의 아날로그 회로가 필수의 구성이 된다. 따라서, 아날로그 회로이기 때문에 생기기 쉬운 노이즈, 오프셋, 및 온도 변동 등의 오차가 계측 결과에 포함되기 쉬워진다. 또, 각종의 아날로그 회로를 필요로 하므로, 소형화나 저비용화가 어려워진다.

따라서, 본 발명의 목적은, 디지털 회로를 이용해 시간 즉, 두 개의 신호의 위상차를 고정밀도로 계측할 수 있는 위상 측정 장치를 실현하는 것에 있다. 또, 본 발명의 다른 목적은, 위상 측정 장치와 같은 회로 구성에 의해 피측정 대상 신호의 주파수를 고정밀도로 계측할 수 있는 주파수 측정 장치를 실현하는 것에 있다. 게다가 본 발명의 목적은, 상술한 위상 측정 장치를 이용함으로써, 고정밀도의 기준 신호를 발생시킬 수 있는 기준 신호 발생 장치나 그 기준 신호 발생 장치의 이상을 검출하는 이상 검출 장치를 실현하는 것에 있다.

이 발명의 위상 측정 장치는, 버퍼 지연량 측정 회로, 위상차 측정 회로, 및 위상차 연산부를 구비한다.

버퍼 지연량 측정 회로는 복수의 버퍼를 구비한다. 복수의 버퍼의 각각에는, 측위 연산에서 산출되는 레퍼런스 신호에 동기한 클록 신호가 일정한 지연 시간에 의해 각각 다른 타이밍에 입력되는 것과 동시에, 그 클록 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력된다. 각 버퍼는, 그 샘플링 기준 신호의 천이 타이밍에서의 클록 신호의 레벨에 따른 상태 데이터를 각각 발생한다. 버퍼 지연량 측정 회로는, 이러한 상태 데이터군으로 이루어지는 지연 측정용 데이터를 출력한다.

위상차 측정 회로는, 제1 부분 위상차 측정용 회로와 제2 부분 위상차 측정 회로를 구비한다. 제1 부분 위상차 측정용 회로는, 버퍼 지연량 측정 회로와 같은 복수의 버퍼를 구비한다. 복수의 버퍼의 각각에는, 측정 대상이 되는 위상차를 일으키는 제1 피측정 대상 신호와 제2 피측정 대상 신호 중의 제1 피측정 대상 신호가 입력되는 것과 동시에, 지연량에 의한 서로 다른 타이밍의 클록 신호가 입력된다. 각 버퍼는, 제1피측정 대상 신호의 천이 타이밍에서의 클록 신호의 레벨에 따른 상태 데이터를 각각 발생한다. 제1 부분 위상차 측정용 회로는, 그 복수의 버퍼로부터의 상태 데이터군으로 이루어지는 제1 위상차 측정용 데이터를 출력한다.

제2 부분 위상차 측정 회로는, 버퍼 지연량 측정 회로와 같이 복수의 버퍼를 구비한다. 복수의 버퍼 각각에는, 측정 대상이 되는 위상차를 일으키는 제2 피측정 대상 신호가 입력되는 것과 동시에, 지연량에 의한 서로 다른 타이밍의 클록 신호가 입력된다. 각 버퍼는, 제2 피측정 대상 신호의 천이 타이밍에서의 클록 신호의 레벨에 따른 상태 데이터를 각각 발생시킨다. 제2 부분 위상차 측정 회로는, 그 복수의 버퍼로부터 상태 데이터군으로 이루어지는 제2 위상차 측정용 데이터를 출력한다.

위상 연산부는, 지연 측정용 데이터에 근거해 각 버퍼간의 지연량을 산출해, 제1 위상차 측정용 데이터 및 제2 위상차 측정용 데이터의 클록 신호의 천이 타이밍에 대한 차분치와 지연량에 근거해 위상차를 산출한다.

이 구성에서는, 복수의 버퍼를 구비한 소위 TDC(Time to Digital Converter)를 이용해 위상차의 측정을 행한다.

버퍼 지연량 측정 회로는, 복수의 버퍼(플립플롭)를 구비한 하나의 TDC를 구비하며 TDC의 각 버퍼에 대해서 같은 클록 신호를 각각 일정한 지연량(시간차)을 가지고 차례로 부여해 간다. 여기서, 클록 신호는, GPS의 1 PPS와 같은 고정밀도의 레퍼런스 신호에 동기하고 있으므로, 클록 신호로부터 구할 수 있는 지연량도, 레퍼런스 신호의 정밀도와 같이 고정밀도가 된다. 이와 함께, 버퍼 지연량 측정 회로에서는, 각 버퍼에 대해서 주기가 긴 샘플링 기준 신호를 동시에 부여한다. 각 버퍼에는, 샘플링 기준 신호의 천이의 타이밍에 있어서, 클록 신호가 Hi레벨이 되는 버퍼와 Low 레벨이 되는 버퍼가 존재해, 레벨에 따른 예를 들면 「1」 혹은 「0」의 상태 데이터를 출력한다. 여기서, 이 「1」, 「0」의 상태 데이터열로 이루어지는 지연 측정용 데이터에 있어서의, 서로 이웃하는 「1」로부터 「0」으로의 상태 데이터의 천이 타이밍간에 존재하는 상태 데이터수(도 2 참조)는, 버퍼의 지연량과 클록 신호의 주파수(주기)에 의존한다.

위상차 측정 회로는, 제1 부분 위상차 측정용 회로와 제2 부분 위상차 측정 회로의 각각에 하나의 TDC를 구비하며 각 TDC의 각 버퍼에는, 버퍼 지연 측정 회로와 같은 클록 신호가 부여된다. 여기에서도, 클록 신호는, GPS의 1 PPS와 같은 고정밀도의 레퍼런스 신호에 동기하고 있으므로, 클록 신호로부터 구할 수 있는 지연량도, 레퍼런스 신호의 정밀도와 같이 고정밀도가 된다. 또, 제1 부분 위상차 측정용 회로에는 제1 피측정 대상 신호가 입력되어 제2 부분 위상차 측정 회로에는 제2 피측정 대상 신호가 입력된다. 여기서, 제1 부분 위상차 측정용 회로에서는, 상술한 버퍼 지연 측정 회로와 같은 원리에 의해, 제1 피측정 대상 신호의 천이 타이밍에 있어서의 각 버퍼의 상태 데이터가 달라, 이 상태 데이터군으로 이루어지는 제1 위상차 측정용 데이터가 출력된다. 또, 제2 부분 위상차 측정 회로에서도, 같은 원리에 의해, 제2 피측정 대상 신호의 천이 타이밍에 있어서의 각 버퍼의 상태 데이터가 달라, 이 상태 데이터군으로 이루어지는 제2 위상차 측정용 데이터가 출력된다. 이 제1 위상차 측정용 데이터 및 제2 위상차 측정용 데이터의 특정의 천이 타이밍(도 4의 상태 데이터가 「1」로부터 「0」으로 천이하는 타이밍)까지 상태 데이터수는, 클록 신호의 천이 타이밍과 제1 피측정 대상 신호 혹은 제2 피측정 대상 신호의 천이 타이밍과의 시간차에 의존한다.

위상차 연산부에서는, 제1 위상차 측정용 데이터 및 제2 위상차 측정용 데이터의 특정의 천이 타이밍까지 상태 데이터수에 대해서 지연 측정용 데이터로부터 얻을 수 있는 버퍼간의 지연량을 부여함으로써(곱셈함으로써), 클록 신호의 천이 타이밍과 제1 피측정 대상 신호 혹은 제2 피측정 대상 신호의 천이 타이밍과의 시간차를 얻을 수 있다. 이와 같이 시간차를 얻을 수 있음으로써, 정확한 버퍼 간의 지연량을 얻을 수 있고 고정밀도의 위상차 측정이 가능해진다.

또, 이 발명의 위상 측정 장치의 위상차 측정 회로는, 클록 신호의 1 주기 단위의 개수를 측정하는 개시 타이밍과 종료 타이밍을 제1 피측정 대상 신호와 제2 피측정 대상 신호에 의해서 부여함으로써, 위상차에 포함되는 클록 신호의 1 주기 단위의 개수를 산출하는 제3 부분 위상차 측정 회로를 구비한다. 위상차 연산부는, 클록 신호의 1 주기 단위의 개수에 따른 시간 길이도 포함해 위상차의 산출을 행한다.

이 구성에서는, 위상차가 클록 신호의 1 주기 분 이상이며, 이 1 주기를 카운트 가능한 시간 길이인 경우에, 모두를 버퍼의 지연량만으로 측정하지 않고, 클록 신호의 1 주기 분을 분해능으로서 위상차의 일부를 산출할 수 있다. 그리고, 클록 신호의 1 주기에 못 미친 끝수 부분을 상술한 TDC의 버퍼 간의 지연량을 이용한 방법으로 산출한다. 이것에 의해, 상술한 바와 같은 클록 신호의 1 주기보다 긴 위상차였을 경우에, 각 TDC의 버퍼수를 줄일 수 있다.

또, 이 발명의 주파수 측정 장치는, 상술한 버퍼 지연 측정 회로, 주파수 측정 회로, 및 주파수 연산부를 구비한다. 버퍼 지연 측정 회로는, 상술한 바와 같은 구성으로 이루어져, 지연 측정용 데이터를 출력한다. 주파수 측정 회로는, 복수의 버퍼를 구비한다. 주파수 측정 회로의 각 버퍼에는, 제3 피측정 대상 신호가 일정한 지연 시간에 의해 각각 다른 타이밍에서 입력되는 것과 동시에, 그 제3 피측정 대상 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력된다. 각 버퍼는, 샘플링 기준 신호의 천이 타이밍에서의 제3 피측정 대상 신호의 레벨에 따른 상태 데이터를 발생하고, 주파수 측정 회로는, 이 상태 데이터군으로 이루어지는 주파수 측정용 데이터를 출력한다. 주파수 연산부는, 지연 측정용 데이터에 근거해 각 버퍼간의 지연량을 산출하는 것과 동시에, 그 지연량을 이용해 주파수 측정용 데이터에 근거하는 제3피측정 대상 신호의 주파수 또는 주기를 산출한다.

이 구성에서는, 상술한 위상차(시간차)를 대신해서, 피측정 대상 신호의 주파수 및 주기를 산출한다. 버퍼 지연 측정 회로는, 상술한 위상차 측정 장치와 같고, 버퍼의 지연량과 클록 신호의 주파수(주기)에 의존하는 상태 데이터열로 이루어지는 지연 측정용 데이터를 출력한다.

주파수 측정 회로는, 버퍼 지연 회로와 같은 하나의 TDC를 구비한 회로이며, 클록 신호를 대신해서, 피측정 대상 신호에 대해서 상기 지연량을 부여하여, 각 버퍼에 입력한다. 이것에 의해, 출력되는 주파수 측정용 데이터의 상태 데이터열은, 피측정 대상 신호의 주파수(주기)에 의존한다.

주파수 연산부는, 주파수 측정용 데이터의 천이 타이밍간 상태 데이터수에 대해서, 지연 측정용 데이터로부터 얻을 수 있는 지연량을 부여함으로써(곱셈함으로써), 피측정 대상 신호의 1 주기를 검출할 수 있고, 이 1 주기에 의해 주파수를 얻을 수 있다. 이 때, 클록 신호의 주기보다 짧은 지연량이 분해능이 됨으로써, 고정밀도의 주기 및 주파수의 측정이 가능해진다.

또, 이 발명의 주파수 측정 장치는, 측정 회로와 주파수 연산부를 구비한다. 측정 회로는, 복수의 버퍼를 구비한다. 각 버퍼에는, 측위 연산에서 산출되는 레퍼런스 신호에 동기 한 클록 신호 혹은 제3 피측정 대상 신호의 어느 한쪽이 일정한 지연 시간에 의해 각각 다른 타이밍에 입력되는 것과 동시에, 클록 신호 및 제3 피측정 대상 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력된다. 측정 회로는, 그 샘플링 기준 신호의 천이 타이밍에서 클록 신호의 레벨에 따른 상태 데이터군으로 이루어지는 지연 측정용 데이터를 출력한다. 한편, 측정 회로는, 샘플링 기준 신호의 천이 타이밍에서의 제3 피측정 대상 신호의 레벨에 따른 상태 데이터군으로 이루어지는 주파수 측정용 데이터를 출력한다. 주파수 연산부는, 지연 측정용 데이터에 근거해 각 버퍼간의 지연량을 산출한다. 주파수 연산부는, 주파수 측정용 데이터와 지연량에 근거해 제3 피측정 대상 신호의 주파수 또는 주기를 산출한다.

이 구성에서는, 상술한 버퍼 지연 측정 회로와 주파수 측정 회로가 같은 구조이며, 입력되는 신호가, 클록 신호인지 피측정 대상 신호인지의 차이가 있을 만한 것임에 착안해서, 그 클록 신호를 입력하면 지연 측정용 데이터를 출력하고, 피측정 대상 신호를 입력하면 주파수 측정용 데이터를 출력하는 측정 회로를 구비한다. 이것에 의해, 필요로 하는 TDC수가 하나가 되어, 회로 규모가 더욱 간소화된다.

이 발명에 의하면, 아날로그 회로를 이용하는 일 없이 디지털 처리만으로, 고정밀도의 위상 측정이나 주파수 측정을 행하는 측정 장치를 실현할 수 있다.

도 1은 제1의 실시 형태의 위상 측정 장치 및 해당 위상 측정 장치에 각종의 신호를 부여하는 각 장치의 주요 구성을 나타내는 블록도이다.
도 2는 위상 측정 장치(1)의 버퍼 지연 측정 회로(110)의 주요 구성을 나타내는 블록도, 및, 버퍼 지연 측정 회로(110)의 측정 원리를 나타내는 타이밍 차트이다.
도 3은 위상차 측정 회로(120)의 회로 구성을 나타내는 블록도이다.
도 4는 위상차 측정 원리를 나타내는 타이밍 차트이다.
도 5는 제2 주파수 측정 장치 및 해당 주파수 측정 장치에 각종의 신호를 부여하는 각 장치의 주요 구성을 나타내는 블록도, 및 주파수 측정 장치의 다른 구성예를 나타내는 구성도이다.

본 발명의 제1의 실시 형태와 관련되는 위상 측정 장치에 대해 도면을 참조해 설명한다.

도 1은 본 실시 형태의 위상 측정 장치 및 해당 위상 측정 장치에 각종의 신호를 부여하는 각 장치의 주요 구성을 나타내는 블록도이다. 덧붙여 이하의 설명에서는, GPS를 이용한 예를 나타내지만, 다른 GNSS를 이용해도 되고, 또, 외부 장치로부터 위상 측정 장치(1) 및 기준 신호 발생 장치(3)에 대해서 샘플링 기준 신호나 레퍼런스 신호를 부여하는 구성이어도 된다.

우선, 본 실시 형태의 위상 측정 장치(1)를 포함한 위상 측정 시스템의 각 장치에 대해 개략적으로 설명한다.

GPS 수신기(2)는, RF처리부(21), 베이스밴드 처리부(22), TCXO(수정 발진기)(23)을 구비한다. TCXO(23)는, 복조용의 GPS 레퍼런스 신호 Ref(GPS)를 생성해, RF 처리부(21), 베이스밴드 처리부(22)에 부여하는 것과 동시에, 분주기(40)에 부여한다. RF 처리부(21)는, GPS 안테나(20)에 접속되어 있어 GPS 측위용 신호를 수신한다. RF 처리부(21)는, GPS 레퍼런스 신호 Ref(GPS)를 이용해서, 수신 신호를 다운 컨버터해 베이스밴드 처리부(22)에 부여한다. 베이스밴드 처리부(22)는, 베이스밴드 신호를 복조해 측위 연산을 행하는 것과 동시에, 본 발명의 레퍼런스 신호에 상당하는(1) PPS(Re)를 생성해서, 기준 신호 발생 장치(3)에 부여한다.

기준 신호 발생 장치(3)는, 위상 비교기(31), 루프 필터(32), VCO(전압 제어 발진기)(33), 체배기(34), 분주기(35)를 구비한다. 위상 비교기(31)는, GPS 수신기(2)로부터의 1 PPS(Re)와 분주기(35)로부터의 본 발명의 동기용 신호에 상당하는 1 PPS(Lo)와의 위상차를 검출하고, 해당 위상차에 근거하는 전압 레벨의 위상차 신호를 생성해 출력한다. 루프 필터(32)는, 저역 필터(Low-Pass Filter) 등에 의해 구성되어 위상차 신호의 전압 레벨을 시간축상에서 평균화함으로써, 구동 전압 신호를 생성해 VCO(33)에 출력한다. VCO(33)는, 구동 전압 신호에 근거한 주파수(예를 들면, 10 MHz)의 기준 신호 Sout를 생성해, 외부 출력하는 것과 동시에, 체배기(34)에 부여한다. 체배기(34)는, 기준 신호 Sout를 체배함으로써, 예를 들면 100 MHz 정도의 클록 신호 CLK를 생성한다. 분주기(35)는, 클록 신호를 분주하고, 1 PPS(Lo)를 생성해서, 위상 비교기(31)에 부여한다. 이러한 구성을 이용함으로써, 기준 신호 발생 장치(3)로부터 출력되는 기준 신호 Sout나 클록 신호 CLK는 GPS 수신기(2)로부터의 1 PPS(Re)에 고정밀도로 동기한 신호가 된다. 덧붙여 체배기(34)는, VCO(33)로 생성되는 기준 신호 Sout의 주파수에 따라 생략하는 것도 가능하다.

위상 측정 장치(1)는, 디지털 측정부(11), 위상차 연산부(12)를 구비한다. 디지털 측정부(11)는, 버퍼 지연 측정 회로(110) 및 위상차 측정 회로(120)를 구비한다.

버퍼 지연 측정 회로(110)에는, 기준 신호 발생 장치(3)로부터의 클록 신호 CLK와 GPS 수신기(2)의 GPS 레퍼런스 신호 Ref(GPS)를 분주기(40)로 분주해서 되는 샘플링 기준 신호 SCL이 입력된다. 여기서, 샘플링 기준 신호 SCL은, 클록 신호에 대해서, 충분히 장 주기(저주파수)의 신호로 이루어진다. 자세한 것은 후술하지만, 버퍼 지연 측정 회로(110)는, TDC를 구비하며 클록 신호 CLK와 샘플링 기준 신호 SCL을 이용해서, TDC의 각 버퍼에 주는 클록 신호 간의 지연량 τB를 측정하기 위한 지연 측정용 데이터 Ds를 생성해서, 위상차 연산부(12)에 부여한다.

위상차 측정 회로(120)에는, 클록 신호 CLK와 측정 대상이 되는 위상차를 일으키는 제1 피측정 대상 신호 SS(A) 및 제2 피측정 대상 신호 SS(B)가 입력된다. 버퍼 지연 측정 회로(110)처럼 자세한 것은 후술하지만, 위상차 측정 회로(120)는, 제1 피측정 대상 신호 SS(A)와 제2 피측정 대상 신호 SS(B)와의 위상차에 있어서의 클록 신호의 주기를 분해능으로 하는 양을 나타내는 거친 위상량 데이터 Dt를 생성한다. 또, 위상차 측정 회로(120)는, 제1 피측정 대상 신호 SS(A)와 제2 피측정 대상 신호 SS(B) 각각에 대해서 TDC를 하나 할당한 구조를 가져, 클록 신호 CLK와 제1 피측정 대상 신호 SS(A) 혹은 제2 피측정 대상 신호 SS(B)를 이용해서, 거친 위상량 데이터 Dt에서는 나타낼 수 없는 클록 신호의 주기보다 짧은 끝수 위상차를 나타내는 위상차 측정용 데이터 Ds(A), Ds(B)를 생성해서, 위상차 연산부(12)에 출력한다.

위상차 연산부(12)는, 프로세서로 구성되어 지연 측정용 데이터 Ds로부터 버퍼간의 지연량 τB를 산출한다. 위상차 연산부(12)는, 클록 신호의 주기와 거친 위상량 데이터 Dt와에 근거해 거친 위상차를 산출하는 것과 동시에, 산출한 지연량 τB와 위상차 측정용 데이터 Ds(A), Ds(B)에 근거해 끝수 위상차를 산출한다. 그리고, 위상차 연산부(12)는, 이 거친 위상차 Dt 및 끝수 위상차로부터 제1 피측정 대상 신호 SS(A)와 제2 피측정 대상 신호 SS(B)의 위상차를 산출한다.

다음에, 위상 측정 장치(1)의 구성 및 원리에 대해서, 더욱 구체적으로 설명한다.

우선, 버퍼간의 지연량 τB의 검출에 대해 설명한다.

도 2(A)는 위상 측정 장치(1)의 버퍼 지연 측정 회로(110)의 주요 구성을 나타내는 블록도이며, 도 2(B)는 버퍼 지연 측정 회로(110)의 측정 원리를 나타내는 타이밍 차트이다.

버퍼 지연 측정 회로(110)는, TDC에 의해서 구성되어 소정 단수로 이루어지는 복수의 버퍼 회로(111(1)∼111(P))를 구비한다. 각 버퍼 회로(111(1)∼111(P))는, 각각 D 입력 단자, CLK 입력 단자, Q 출력 단자를 구비한다. 각 버퍼 회로(111(1)∼111(P))의 Q 출력 단자는, 데이터 버스(Data Bus)에 접속하고, 그 데이터 버스는 위상차 연산부(12)에 접속된다. 각 버퍼 회로(111(1)∼111(P))의 CLK 입력 단자에는, 샘플링 기준 신호 SCL이 입력된다. 각 버퍼 회로(111(1)∼111(P))의 D 입력 단자에는, 각각 기준 신호 발생 장치(3)로부터의 클록 신호 CLK에 근거하는 클록 신호 CLK(0)∼CLK(P-1)가 입력된다. 구체적으로는, 버퍼 회로(111(1))에 입력되는 클록 신호 CLK(0)는, 기준 신호 발생 장치(3)로부터의 클록 신호 CLK 그 자체이며, 버퍼 회로(111(2))에 입력되는 클록 신호 CLK(1)는 클록 신호 CLK를 지연기(112(1))로 지연량 τB만큼 지연한 신호이다. 게다가 도면에서 생략한 버퍼 회로(111(3))에 입력되는 클록 신호 CLK(2)는 클록 신호 CLK(1)를 지연기(112(2))로 지연량 τB만큼 더욱 지연한 신호이다. 이와 같이, 각 버퍼 회로(111(1)∼111(P))에 대해서는, 각각 차례로 지연량 τB만큼의 지연 간격을 가지는 클록 신호 CLK(0)∼CLK(P-1)가 입력된다.

클록 신호 CLK(0)∼CLK(P-1)의 각각과, 샘플링 기준 신호 SCL이 각 버퍼 회로(111(1)∼111(P))에 입력되어 있는 상태로, 샘플링 기준 신호 SCL의 레벨 천이가 생기면, 각 버퍼 회로(111(1)∼111(P))는, 레벨 천이 타이밍(도 2(B)에 있어서의 샘플링 기준 신호 SCL이 「0」으로부터 「1」로 천이하는 타이밍)의 각 클록 신호 CLK(0)∼CLK(P-1)의 레벨을 래치해서 「1」 혹은 「0」의 상태 데이터를 출력한다. 예를 들면, 도 2(B)의 예에서, 버퍼 회로(111(1))은, 샘플링 기준 신호 SCL의 레벨 천이 타이밍으로, 클록 신호 CLK((0))가 「1」 레벨이므로, 「1」의 상태 데이터를 출력한다. 이와 같이 버퍼 회로(111(2)), (111(3))도 「1」의 상태 데이터를 출력한다. 또, 버퍼 회로(111(4))는, 샘플링 기준 신호 SCL의 레벨 천이 타이밍에서, 클록 신호 CLK(3)가 「0」 레벨이므로 「0」의 상태 데이터를 출력한다. 이와 같이, 버퍼 회로(111(1)∼111(P))로부터 출력되는 「1」 또는 「0」으로 이루어지는 상태 데이터군은, 버퍼 회로(111(1)) 측을 MSB로 하고 버퍼 회로(111(P)) 측을 LSB로 하는 지연 측정용 데이터 Ds(도 2(B) 참조)로서 위상차 연산부(12)에 출력된다.

여기서, 지연 측정용 데이터 Ds의 특정 방향으로의 상태 천이 타이밍(예를 들면, 상태 데이터가 「1」로부터 「0」으로 천이하는 타이밍) 사이에 포함되는 상태 데이터수 NB는, 클록 신호 CLK의 주파수 f와 상술한 버퍼 회로 간에 부여하는 지연량 τB에 의해서 결정되어 NB·τB=1/f의 관계가 된다. 여기서, 클록 신호 CLK는 GPS 수신기(2)로부터의 1 PPS(Re)에 동기하고, 장기 안정성이 1×10^-12대이므로, 클록 신호 CLK도 같은 고정밀도가 된다. 따라서, 상태 데이터수NB를 측정함으로써,τB=1/(NB·f)의 식으로부터 지연량 τB를 고정밀도로 산출할 수 있다.

게다가 위상차 연산부(12)는, 지연 측정용 데이터 Ds로부터 상태 데이터수 NB를 복수회분 취득해서, (1) 식에 나타내는 바와 같이 평균화함으로써, 더욱 고정밀도의 지연량 τB를 산출할 수 있다.

…(1)

또한 본 설명에서는 평균화 처리를 행했지만, 최소 이승법이나 디지털 필터를 이용해도 된다.

다음에, 피측정 대상 신호 SS(A)와 피측정 대상 신호 SS(B)의 위상차의 검출에 대해 설명한다.

도 3은 위상차 측정 회로(120)의 회로 구성을 나타내는 블록도이며, 도 4는 위상차 측정 원리를 나타내는 타이밍 차트이다.

위상차 측정 회로(120)는, 카운터 회로(121), 카운터 래치 회로(122), 제1 부분 위상차 측정용 회로(123), 제2 부분 위상차 측정 회로(124)를 구비한다. 여기서, 카운터 회로(121) 및 카운터 래치 회로(122)로 이루어지는 조합 회로가, 본 발명의 제3 위상차 측정 회로에 상당한다.

카운터 회로(121)에는, 클록 신호 CLK, 제1 피측정 대상 신호 SS(A) 및 제2 피측정 대상 신호 SS(B)가 입력된다. 카운터 회로(121)는, 제1 피측정 대상 신호 SS(A)의 천이 타이밍을 스타트 플래그로 하고, 제2 피측정 대상 신호 SS(B)의 천이 타이밍을 클리어 플래그로 하여, 스타트 플래그로부터 클리어 플래그까지의 카운트치 Dc를 취득해서, 카운터 래치 회로(122)에 출력한다. 카운터 회로(121)는, 카운터 래치 회로(122)로의 출력 후, 카운트치를 클리어한다. 예를 들면, 도 4의 예와 같이, 클록 신호 CLK(CLK(0))의 타이밍 t(n0)와 타이밍 t(n1)와의 사이에 제1 피측정 대상 신호 SS(A)의 천이 타이밍이 생기고, 타이밍 t(n2)와 타이밍 t(n3)와의 사이에 제2 피측정 대상 신호 SS(B)의 천이 타이밍이 생겼을 경우, 타이밍 t(n0)로부터 타이밍 t(n1)까지를 1 주기로 하는 하나의 클록 신호에 대해서는 Dc=0이 출력되고, 타이밍 t(n1)로부터 타이밍 t(n2)까지를 1 주기로 하는 하나의 클록 신호에 대해서는 Dc=1이 출력되며, 타이밍 t(n2)로부터 타이밍 t(n3)까지를 1 주기로 하는 하나의 클록 신호에 대해서는 Dc=0이 출력된다.

카운터 래치 회로(122)에는, 카운트치 Dc와 제2 피측정 대상 신호 SS(B)가 입력된다. 카운터 래치 회로(122)는, 카운터 회로(121)로부터 입력되는 카운트치 Dc를 제2 피측정 대상 신호 SS(B)의 천이 타이밍을 검출할 때까지 래치해서, 해당 천이 타이밍을 검출한 시점에서, 래치한 카운트치 Dt를 위상차 연산부(12)에 출력한다.

제1 부분 위상차 측정용 회로(123) 및 제2 부분 위상차 측정 회로(124)는, TDC에 의해서 구성되어, 같은 버퍼 회로수에 의해 구성된다.

제1 부분 위상차 측정용 회로(123)는, 복수 단으로 이루어지는 버퍼 회로(1231(1)∼1231(P))를 구비한다. 각 버퍼 회로(1231(1)∼1231(P))는, 각각 D 입력 단자, CLK 입력 단자, Q 출력 단자를 구비한다. 각 버퍼 회로(1231(1)∼1231(P))의 Q 출력 단자는, 데이터 버스(Data Bus)에 접속하고, 그 데이터 버스는 위상차 연산부(12)에 접속된다. 각 버퍼 회로(1231(1)∼1231(P))의 CLK 입력 단자에는, 제1 피측정 대상 신호 SS(A)가 입력된다. 각 버퍼 회로(1231(1)∼1231(P))의 D 입력 단자에는, 버퍼 지연 측정 회로(110)와 같은, 각각 기준 신호 발생 장치(3)로부터의 클록 신호 CLK에 근거하는 클록 신호 CLK(0)∼CLK(P-1)가 입력된다. 구체적으로는, 버퍼 회로(1231(1))에 입력되는 클록 신호 CLK(0)는, 기준 신호 발생 장치(3)로부터의 클록 신호 CLK 그 자체이며, 버퍼 회로(1231(2))에 입력되는 클록 신호 CLK(1)는 클록 신호 CLK를 지연기(1232(1))로 지연량 τB만큼 지연한 신호이다. 게다가, 도시하지 않은 버퍼 회로(1231(3))에 입력되는 클록 신호 CLK(2)는 클록 신호 CLK(1)를 지연기(1232(2))로 지연량 τB만큼 더욱 지연한 신호이다. 이와 같이, 각 버퍼 회로(1231(1)∼1231(P))에 대해서는, 각각 지연량 τB의 지연 간격으로 이루어지는 클록 신호 CLK((0))∼CLK(P-1)가 입력된다.

클록 신호 CLK(0)∼CLK(P-1)의 각각과, 제1 피측정 대상 신호 SS(A)가 각 버퍼 회로(1231(1)∼1231(P))에 입력되어 있는 상태로, 제1 피측정 대상 신호 SS(A)의 레벨 천이가 생기면, 각 버퍼 회로(1231(1)∼1231(P))는, 레벨 천이 타이밍(도 4에 있어서의 제1 피측정 대상 신호 SS(A)가 「0」으로부터 「1」로 천이하는 타이밍)에서의 각 클록 신호 CLK(0)∼CLK(P-1)의 레벨을 래치해서 「1」 혹은 「0」의 상태 데이터를 출력한다. 예를 들면, 도 4의 예에서, 버퍼 회로(1231(1))는, 제1 피측정 대상 신호 SS(A)의 레벨 천이 타이밍에서, 클록 신호 CLK(0)가 「1」 레벨이므로, 「1」의 상태 데이터를 출력한다. 이와 같이 버퍼 회로(1231(2), 1231(3), 1231(4))도 「1」의 상태 데이터를 출력한다. 또, 버퍼 회로(1231(5))는, 제1 피측정 대상 신호 SS(A)의 레벨 천이 타이밍에서, 클록 신호 CLK(4)가 「0」 레벨이므로 「0」의 상태 데이터를 출력한다. 이와 같이, 버퍼 회로(1231(1)∼1231(P))로부터 출력되는 「1」 또는 「0」으로 이루어지는 상태 데이터군은, 버퍼 회로(1231(1)) 측을 MSB로 하고 버퍼 회로(1231(P)) 측을 LSB로 하는 제1 위상차 측정용 데이터 Ds(A)(도 4 참조)로서 위상차 연산부(12)에 출력된다.

　제2 부분 위상차 측정 회로(124)는, 복수 단으로 이루어지는 버퍼 회로(1241(1)∼1241(P))를 구비한다. 각 버퍼 회로(1241(1)∼1241(P))는, 각각 D 입력 단자, CLK 입력 단자, Q 출력 단자를 구비한다. 각 버퍼 회로(1241(1)∼1241(P))의 Q 출력 단자는, 데이터 버스(Data Bus)에 접속하고, 그 데이터 버스는 위상차 연산부(12)에 접속된다. 각 버퍼 회로(1241(1)∼1241(P))의 CLK 입력 단자에는, 제2 피측정 대상 신호 SS(B)가 입력된다. 각 버퍼 회로(1241(1)∼1241(P))의 D 입력 단자에는, 버퍼 지연 측정 회로(110)와 같은, 각각 기준 신호 발생 장치(3)로부터의 클록 신호 CLK에 근거하는 클록 신호 CLK(0)∼CLK(P-1)가 입력된다. 구체적으로는, 버퍼 회로(1241(1))에 입력되는 클록 신호 CLK(0)는, 기준 신호 발생 장치(3)로부터의 클록 신호 CLK 그 자체이며, 버퍼 회로(1241(2))에 입력되는 클록 신호 CLK(1)는 클록 신호 CLK를 지연기(1242(1))로 소정 지연량 τB만큼 지연 한 신호이다. 게다가 도시하지 않은 버퍼 회로(1241(3))에 입력되는 클록 신호 CLK(2)는 클록 신호 CLK(1)를 지연기(1242(2))로 지연량 τB만큼 더욱 지연한 신호이다. 이와 같이, 각 버퍼 회로(1241(1)∼1241(P))에 대해서는, 각각 지연량 τB의 지연 간격으로 이루어지는 클록 신호 CLK(0)∼CLK(P-1)가 입력된다.

클록 신호 CLK(0)∼CLK(P-1)의 각각과, 제2 피측정 대상 신호 SS(B)가 각 버퍼 회로(1241(1)∼1241(P))에 입력되어 있는 상태로, 제2 피측정 대상 신호 SS(B)의 레벨 천이가 생기면, 각 버퍼 회로(1241(1)∼1241(P))는, 레벨 천이 타이밍(도 4에 있어서의 제2 피측정 대상 신호 SS(B)가 「0」으로부터 「1」로 천이하는 타이밍)의 각 클록 신호 CLK(0)∼CLK(P-1)의 레벨을 래치해서 「1」 혹은 「0」의 상태 데이터를 출력한다. 예를 들면, 도 4의 예이면, 버퍼 회로(1241(1))는, 제2 피측정 대상 신호 SS(B)의 레벨 천이 타이밍에서, 클록 신호 CLK(0)가 「0」 레벨이므로, 「0」의 상태 데이터를 출력한다. 마찬가지로, 버퍼 회로(1241(2), 1241(3))도 「0」의 상태 데이터를 출력한다. 또, 버퍼 회로(1241(4))는, 제2 피측정 대상 신호 SS(B)의 레벨 천이 타이밍에서, 클록 신호 CLK(3)가 「1」 레벨이므로 「1」의 상태 데이터를 출력한다. 이와 같이, 버퍼 회로(1241(1)∼1241(P))로부터 출력되는 「1」 또는 「0」으로 이루어지는 상태 데이터군은, 버퍼 회로(1241(1)) 측을 MSB로 하고 버퍼 회로(1241(P)) 측을 LSB로 하는 제2 위상차 측정용 데이터 Ds(B)(도 4 참조)로서 위상차 연산부(12)에 출력된다.

여기서, 제1 위상차 측정용 데이터 Ds(A)에 있어서의 최초 상태 데이터로부터 「1」로부터 「0」으로 상태 데이터가 천이하는 타이밍까지의 상태 데이터수 NB(A)는, 제1 피측정 대상 신호 SS(A)의 천이 타이밍의 직전에 있어서의 클록 신호 CLK(CLK(0))의 스타트 타이밍으로부터 제1 피측정 대상 신호 SS(A)의 천이 타이밍까지의 경과 시간과 버퍼 회로 간의 지연량 τB에 의해서 결정된다. 따라서, 제1 피측정 대상 신호 SS(A)의 천이 타이밍까지의 경과 시간(도 4의Δts)은, NB(A)·τB로 산출할 수 있다.

마찬가지로, 제2 위상차 측정용 데이터 Ds(B)에 있어서의 최초 상태 데이터로부터 「1」로부터 「0」으로의 천이 타이밍의 상태 데이터까지의 상태 데이터수 NB(B)는, 제2피측정 대상 신호 SS(B)의 천이 타이밍의 직전에 있어서의 클록 신호 CLK(CLK(0))의 스타트 타이밍으로부터 제2 피측정 대상 신호 SS(B)의 천이 타이밍까지의 경과 시간과 버퍼 회로 간의 지연량 τB에 의해서 결정된다. 따라서, 제2 피측정 대상 신호 SS(B)의 천이 타이밍까지의 경과 시간(도 4의Δt3)은, NB(B)·τB로 산출할 수 있다.

위상차 연산부(12)는, 개수 데이터 열 Dt에 근거해서, 클록 신호 CLK의 1 주기(Δtclk)를 분해능으로 하는 거친 위상차 Δt1을 산출한다. 예를 들면, 도 4의 예이면, 거친 위상차 Δt1은, 클록 신호 CLK 1 주기분만의 시간 길이이므로, 클록 신호 CLK의 주파수를 f로 하여 Δt1=Δtclk=1/f에 의해서 산출된다.

위상차 연산부(12)는, 제1 위상차 측정용 데이터 Ds(A)로부터 상태 데이터수 NB(A)를 취득하면, 거친 위상차 Δt1에 대해서 시간적으로 전측의 끝수인 전측 끝수 위상차 Δt2를 산출한다. 여기서, 전측 끝수 위상차 Δt2는, 제1 피측정 대상 신호 SS(A)의 천이 타이밍으로부터 거친 위상차 Δt1로 검출되는 클록 신호 CLK의 주기의 스타트 타이밍 즉, 이 직전의 클록 신호의 엔드 타이밍과의 사이의 시간 길이이다. 따라서, 클록 신호 CLK의 1 주기 분의 시간 길이로부터, 상술한 클록 신호 CLK의 스타트 타이밍으로부터 제1 피측정 대상 신호 SS(A)의 스타트 타이밍까지의 시간 길이를 차분하면 된다(도 4 참조).

이것을 이용해, 위상차 연산부(12)는, 상태 데이터수 NB(A)에 대해서, 버퍼 지연 측정 회로(110)의 출력에 근거해 상술한 바와 같이 산출된 지연량 τB를 곱셈함으로써, 차분치 Δts(=NB(A)·τB)를 산출해서, 그 클록 신호 CLK의 1 주기 분의 시간 길이 Δtclk로부터 차분한다. 즉, 위상차 연산부(12)는, 전측 끝수 위상차 Δt2=Δtclk－Δts=Δtclk－NB(A)·τB 의 연산식을 이용해 산출한다.

한편, 위상차 연산부(12)는, 제2 위상차 측정용 데이터 Ds(B)로부터 상태 데이터수 NB(B)를 취득하면, 거친 위상차 Δt1에 대해서 시간적으로 후측의 끝수인 후측 끝수 위상차 Δt3을 산출한다. 여기서, 후측 끝수 위상차 Δt3은, 거친 위상차 Δt1로 검출되는 클록 신호 CLK의 주기의 엔드 타이밍 즉, 이 직후의 클록 신호의 스타트 타이밍으로부터 제2 피측정 대상 신호 SS(A)의 천이 타이밍까지의 시간 길이이다. 따라서, 상태 데이터수 NB(B)에 지연량 τB를 곱셈하면 된다(도 4 참조).

이것을 이용해, 위상차 연산부(12)는, 상태 데이터수 NB(B)에 대해서, 지연량 τB를 곱셈함으로써, 후측 끝수 위상차 Δt3(=NB(B)·τB)를 산출한다.

위상차 연산부(12)는, 이와 같이 산출한 거친 위상차 Δt1, 전측 끝수 위상차 Δt2, 후측 끝수 위상차 Δt3을 가산함으로써, 제1 피측정 대상 신호 SS(A)와 제2 피측정 대상 신호 SS(B)와의 위상차 Δt(=Δt2＋Δt1＋Δt3)를 산출해, 위상차 데이터 PD로서 출력한다.

이상과 같은 구성을 이용함으로써, 클록 신호가 GPS의 1 PPS(Re)에 동기해 고정밀도로 유지되고 있으므로, 버퍼간의 지연량을 고정밀도로 설정할 수 있어 아날로그 회로 요소를 이용하는 일 없이 디지털 회로만으로, 클록 신호 CLK의 1 주기분에 못 미친 끝수의 위상차도 포함해 고정밀도로 측정할 수 있다.

게다가 상술한 구성에 있어서, 위상차 연산부(12)는, 상태 데이터수 NB와 같은 상태 데이터수 NB(A), NB(B)를 복수회 취득해 기억해 두고, 상술한 (1) 식과 같이 평균치를 산출한 후에 위상차 Δt의 산출을 행해도 된다. 이러한 상태 데이터수의 평균화 처리를 행함으로써, 더욱 고정밀도로 위상차를 산출할 수 있다. 그리고, 이때에 이용하는 지연량 τB에 대해서도, 상술한 바와 같은 평균화 처리한 것을 이용하면, 더욱 고정밀도로 위상차를 산출할 수 있다.

또한, 상술한 버퍼 지연 측정 회로나 위상차 측정 회로의 회로 구성은 일례이며, 예를 들면 각 버퍼 회로의 CLK 입력 측에 지연기가 설치되어 입력 신호가 바뀌는 구성이어도 된다.

다음에, 제2의 실시 형태와 관련되는 주파수 측정 장치에 대해 도면을 참조해 설명한다.

도 5(A)는 주파수 측정 장치 및 해당 주파수 측정 장치에 각종의 신호를 부여하는 각 장치의 주요 구성을 나타내는 블록도이다. 도 5(B)는, 주파수 측정 장치의 다른 구성예를 나타내는 구성도이다. 또한, 본 실시 형태에 나타내는 GPS 수신기(2) 및 기준 신호 발생 장치(1)는 제1의 실시 형태에 나타낸 것 것과 같고, 설명은 생략한다.

주파수 측정 장치(6)는, 디지털 측정부(61)와 주파수 연산부(62)를 구비한다. 디지털 측정부(61)는, 버퍼 지연 측정 회로(610)와 주파수 측정 회로(620)를 구비한다. 버퍼 지연 측정 회로(610)는, 제1의 실시 형태에 나타낸 버퍼 지연 측정 회로(110)와 같은 구성이며, 버퍼 간의 지연량 τB에 관한 지연 측정용 데이터 Ds를 주파수 연산부(62)에 부여한다.

주파수 측정 회로(620)도, 입력되는 신호의 종류만 다르고, 내부 회로 구성은 버퍼 지연 측정 회로(110, 610)와 같고, 주파수 측정 회로(620)에는, 피측정 대상 신호 SS(C)와 샘플링 기준 신호 SCL이 입력된다. 이때, 주파수 측정 회로(620)에는, 피측정 대상 신호 SS(C)가 버퍼 지연 측정 회로(610)의 클록 신호 CLK의 대신으로서 입력된다. 이 구성에 의해, 주파수 측정 회로(620)는, 지연 측정용 데이터 Ds와 같은 「1」, 「0」의 데이터 배열로 이루어지는 주파수 측정용 데이터 Ds(C)를, 주파수 연산부(62)에 부여한다.

이렇게 구성함으로써, 주파수 측정 회로(620)로부터 출력되는 주파수 측정용 데이터 Ds(C)에 있어서의, 특정 방향으로의 상태 천이 타이밍(예를 들면, 상태 데이터가 「1」로부터 「0」으로 천이하는 타이밍) 사이에 포함되는 상태 데이터수NB(C)는, 버퍼 지연 측정 회로(110)의 설명과 같이, 피측정 대상 신호 SS(C)의 주파수 f와 상술한 버퍼 회로 간에 부여하는 지연량 τB에 의해서 결정되고 NB(C)·τB=1/f(c)의 관계가 된다.

이 관계를 이용해, 주파수 연산부(62)는, 버퍼 지연 측정 회로(610)로부터의 지연 측정용 데이터 Ds의 상태 데이터수 NB를 측정함으로써 지연량 τB를 산출해, f(C)=1/(NB(C)·τB)의 식으로부터, 피측정 대상 신호 SS(C)의 주파수 f(C)를 산출할 수 있다. 이때, 상술한 바와 같이 지연량 τB를 고정밀도로 산출할 수 있으므로, 피측정 대상 신호 SS(C)의 주파수 f(C)도 고정밀도로 산출할 수 있다. 이것에 의해, 아날로그 회로를 이용하는 일 없이, 디지털 회로만으로 고정밀도의 주파수 측정을 행할 수 있다.

또한, 본 실시 형태에서는, 같은 TDC에 의해서 형성되는 버퍼 지연 측정 회로(610)와 주파수 측정 회로(620)를 개별적으로 구비하는 예를 나타냈지만, 도 5(B)에 나타내는 바와 같이, 하나의 TDC로 이루어지는 측정 회로(630)에 의해서 주파수 측정을 행할 수도 있다. 이 경우, 측정 회로(630)의 전단에, 디지털 처리로 클록 신호 CLK와 피측정 대상 신호 SS(C)와의 전환을 행하는 입력 신호 회로(631)를 구비하면 된다. 이렇게 구성함으로써, TDC의 개수를 더욱 삭감할 수 있어서 더욱 간소하게 주파수 측정 장치를 실현할 수 있다.

1－위상 측정 장치, 11, 61－디지털 측정부, 110, 610－버퍼 지연 측정 회로, 120－위상차 측정 회로, 12－위상차 연산부, 2－GPS 수신기, 20－GPS 안테나, 21－RF처리부, 22－베이스밴드 처리부, 23－TCXO, 3－기준 신호 발생 장치, 31－위상 비교기, 32－루프 필터, 33－VCO, 34－체배기, 35, 40－분주기, 62－주파수 연산부, 111, 1231, 1241－버퍼 회로, 112, 1232, 1242－지연 회로, 121－카운터 회로, 122－카운터 래치 회로, 620－주파수 측정부

Claims

측위 연산에서 산출되는 레퍼런스 신호에 동기한 클록 신호가 일정한 지연량에 의해 각각 다른 타이밍에서 입력되는 것과 동시에, 해당 클록 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력되어 해당 샘플링 기준 신호의 천이 타이밍에서의 상기 클록 신호의 레벨에 따른 상태 데이터를 각각 발생하는 복수의 버퍼를 구비하며, 해당 복수의 버퍼로부터 상태 데이터군으로 이루어지는 지연 측정용 데이터를 출력하는 버퍼 지연량 측정 회로와,
측정 대상이 되는 위상차를 일으키는 제1 피측정 대상 신호와 제2 피측정 대상 신호 중의 상기 제1 피측정 대상 신호가 입력되는 것과 함께, 상기 지연량에 의한 서로 다른 타이밍의 상기 클록 신호가 입력되어 상기 제1 피측정 대상 신호의 천이 타이밍에서의 상기 클록 신호의 레벨에 따른 상태 데이터를 각각 발생하는 복수의 버퍼를 구비하며, 해당 복수의 버퍼로부터 상태 데이터군으로 이루어지는 제1 위상차 측정용 데이터를 출력하는 제1 부분 위상차 측정용 회로와 상기 제2 피측정 대상 신호가 입력되는 것과 동시에, 상기 지연량에 의한 서로 다른 타이밍의 상기 클록 신호가 입력되어 상기 제2 피측정 대상 신호의 천이 타이밍에서의 상기 클록 신호의 레벨에 따른 상태 데이터를 각각 발생하는 복수의 버퍼를 구비하며, 해당 복수의 버퍼로부터의 상태 데이터군으로 이루어지는 제2 위상차 측정용 데이터를 출력하는 제2 부분 위상차 측정 회로를 구비한 위상차 측정 회로와,
상기 지연 측정용 데이터에 근거해 각 버퍼간의 상기 지연량을 산출하고, 상기 제1 위상차 측정용 데이터 및 상기 제2 위상차 측정용 데이터의 상기 클록 신호의 천이 타이밍에 대한 차분치와 상기 지연량에 근거해 상기 위상차를 산출하는 위상차 연산부를 구비한, 위상 측정 장치.
청구항 1에 있어서,
상기 위상차 측정 회로는, 상기 클록 신호의 1 주기 단위의 개수를 측정하는 개시 타이밍과 종료 타이밍을 상기 제1 피측정 대상 신호와 상기 제2 피측정 대상 신호에 의해서 부여함으로써, 상기 위상차에 포함되는 상기 클록 신호의 1 주기 단위의 개수를 산출하는 제3 부분 위상차 측정 회로를 구비하며,
상기 위상차 연산부는, 상기 클록 신호의 1 주기 단위의 개수에 따른 시간 길이도 포함하고, 상기 위상차의 산출을 행하는, 위상 측정 장치.
측위 연산에서 산출되는 레퍼런스 신호에 동기한 클록 신호가 일정한 지연량에 의해 각각 다른 타이밍에서 입력되는 것과 동시에, 해당 클록 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력되어 해당 샘플링 기준 신호의 천이 타이밍에서의 상기 클록 신호의 레벨에 따른 상태 데이터를 각각 발생하는 복수의 버퍼를 구비하며, 해당 복수의 버퍼로부터 상태 데이터군으로 이루어지는 지연 측정용 데이터를 출력하는 버퍼 지연량 측정 회로와,
제3 피측정 대상 신호가 일정한 지연량에 의해 각각 다른 타이밍에서 입력되는 것과 동시에, 해당 제3 피측정 대상 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력되어, 해당 샘플링 기준 신호의 천이 타이밍에서의 상기 제3 피측정 대상 신호의 레벨에 따른 상태 데이터를 각각 발생하는 복수의 버퍼를 구비하며, 해당 복수의 버퍼로부터 상태 데이터군으로 이루어지는 주파수 측정용 데이터를 출력하는 주파수 측정 회로와,
상기 지연 측정용 데이터에 근거해 각 버퍼간의 상기 지연량을 산출하고, 상기 주파수 측정용 데이터와 상기 지연량에 근거해 상기 제3 피측정 대상 신호의 주파수 또는 주기를 산출하는 주파수 연산부를 구비한, 주파수 측정 장치.
측위 연산에서 산출되는 레퍼런스 신호에 동기한 클록 신호 혹은 제3 피측정 대상 신호의 어느 한쪽이 일정한 지연량에 의해 각각 다른 타이밍에서 입력되는 것과 동시에, 상기 클록 신호 및 상기 제3 피측정 대상 신호보다 저주파수의 샘플링 기준 신호가 동시에 입력되어, 상기 샘플링 기준 신호의 천이 타이밍에서의 상기 클록 신호 또는 상기 제3 피측정 대상 신호의 레벨에 따른 상태 데이터를 각각 발생하는 복수의 버퍼를 구비하며, 상기 클록 신호가 입력된 경우에는 복수의 버퍼로부터의 상태 데이터군으로 이루어지는 지연 측정용 데이터를 출력하고, 상기 제3 피측정 대상 신호가 입력된 경우에는 상기 복수의 버퍼로부터의 상태 데이터군으로 이루어지는 주파수 측정용 데이터를 출력하는 측정 회로와,
상기 지연 측정용 데이터에 근거해 각 버퍼 간의 상기 지연량을 산출하고, 상기 주파수 측정용 데이터와 상기 지연량에 근거해 상기 제3 피측정 대상 신호의 주파수 또는 주기를 산출하는 주파수 연산부를 구비한, 주파수 측정 장치.