KR101567783B1 - 백그라운드 도금을 방지하는 방법 - Google Patents

백그라운드 도금을 방지하는 방법 Download PDF

Info

Publication number
KR101567783B1
KR101567783B1 KR1020090070057A KR20090070057A KR101567783B1 KR 101567783 B1 KR101567783 B1 KR 101567783B1 KR 1020090070057 A KR1020090070057 A KR 1020090070057A KR 20090070057 A KR20090070057 A KR 20090070057A KR 101567783 B1 KR101567783 B1 KR 101567783B1
Authority
KR
South Korea
Prior art keywords
plating
metal
phase change
doped
layer
Prior art date
Application number
KR1020090070057A
Other languages
English (en)
Other versions
KR20100014158A (ko
Inventor
로버트 케이. 바
화 둥
토마스 씨. 서터
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Publication of KR20100014158A publication Critical patent/KR20100014158A/ko
Application granted granted Critical
Publication of KR101567783B1 publication Critical patent/KR101567783B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/024—Electroplating of selected surface areas using locally applied electromagnetic radiation, e.g. lasers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/028—Electroplating of selected surface areas one side electroplating, e.g. substrate conveyed in a bath with inhibited background plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Energy (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 방법은 높은 광투과율을 가지는 상변화 레지스트를 유전체 위에 선택적으로 침착시켜 패턴을 형성하는 단계, 레지스트가 덮히지 않은 유전체의 일부를 에칭하는 단계, 및 유전체의 에칭된 부분들 상에 금속 시드 층을 침착시키는 단계를 포함한다. 이어서 금속층은 금속 시드 층 상에 광 유도 도금에 의해 침착된다.
반도체, 상변화 레지스트, 도금

Description

백그라운드 도금을 방지하는 방법{INHIBITING BACKGROUND PLATING}
본 발명은 백그라운드 도금을 방지하는 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 높은 광투과율을 가지는 상변화 레지스트를 가진 백그라운드 도금을 방지하는 방법에 관한 것이다.
도금을 원치 않은 워크피스의 영역 상의 도금은 때때로 백그라운드 도금으로 언급된다. 이러한 백그라운드 도금은 예를 들어 도금된 고정밀 전기 구성요소의 제조에서, 선택적 도금이 요구되는 워크피스의 기능 및 미관에 종종 해롭다. 이러한 백그라운드 도금은 워크피스 내의 전기적 단락 및 워크피스가 사용되는 전기 장치의 기능 장애를 야기할 수도 있다. 더욱이, 백그라운드 도금은 또한 도금 물질의 소모를 유발한다. 이러한 소모는 공정 및 최종 제품의 비용을 증가시킨다. 증가 비용은 도금된 특정 금속이 귀금속, 예컨대 금, 은, 백금 또는 팔라듐일 때 발생한다면, 꽤 상당할 것이다. 이러한 상황에서조차도, 백그라운드 도금의 영역들로부터의 금속 회수(recovery)가 바람직하고 실용적이나, 그럼에도 불구하고 금속 회수는 최종 제품을 제조하는 전반적인 공정의 복합성 및 비용을 추가시킨다.
선택적 도금의 다수의 종래 방법들은 복합적인 단계들을 요구한다. 고체 마 스크가 예를 들어 도금이 요구되지 않은 워크피스의 영역을 커버하기 위해 사용될 때, 마스크는 워크피스에 적용되고, 이어서 워크피스는 선택적으로 도금되고, 마스크는 스트리핑된다. 그러나, 워크피스로부터의 마스크의 마스킹, 적용, 및 스트리핑에 관련된 비용 및 복잡성이 존재한다. 더욱이, 고체 마스크가 항상 용이하게 적용되고, 워크피스로부터 제거되거나 제거되 수 있는 것이 아니다. 이것은 도달하기 어려운 곳 또는 마스킹되기를 원하는 워크피스의 접근하기 어려운 영역인 경우에 그러하다. 이러한 워크피스의 실시예는 전도성 물질 또는 반전도성 물질을 코팅한 유전체층 내의 흠(flaw), 크랙(crack) 또는 핀-홀들이 백그라운드 도금의 영역인 광전지 소자이다. 이러한 결함들은 작고, 이 영역에 대한 마스크 적용은 비현실적이다. 더욱이, 결함들은 이들의 미시적 크기이기 때문에 육안으로 종종 볼 수 없고, 작업자들은 종종 금속이 도금된 후까지 결함들을 깨닫지 못한다. 그래서, 최종 물체는 상업적 사용에 부적합하다.
광전지 소자(photovoltaic device), 예컨대 태양 전지는 단일의 대형 PN 접합부를 형성하는 반도체 웨이퍼를 종종 포함한다. 이러한 접합부에 입사하는 전자기 방사선, 예컨대 햇빛은 소자 내의 전기 캐리어를 생산하고 전류를 발생시키며, 이것은 수집되어 외부 회로로 전달된다. 발생된 전류는 입사 방사선에 대략 비례한다. PN 접합부의 두 면과의 옴 접촉하는 금속 패턴들은 전류를 수집한다. 이러한 금속 패턴들은 발생된 전류의 저항 손실을 최소화시키기 위해 낮은 저항 경로를 제공할 필요가 있다. 금속 패턴들은 이것의 물리적 크기, 특히 소자의 전면 상에서 제한되어야만 하고, 입사 복사 에너지, 즉 전류 발생 목적을 위해 소멸된 에너지를 방해하는 표면 면적을 최소화시킨다. 일반적으로, 전면 금속 패턴들은 매우 높은 전도성 물질의 좁은 스트립을 포함한다. 도핑된 반도체 물질, 예컨대 도핑된 실리콘을 코팅하는 얇은 유전체 물질은 전도성 물질의 좁은 스트립 사이에서 존재한다. 유전체층은 200 내지 500 nm의 두께를 가질 수도 있다. 이러한 유전체층은 태양 전지 내에서 반사방지층으로서 기능을 할 수도 있다. 이러한 유전체 물질의 실시예들은 실리콘 디옥사이드 및 실리콘 니트라이드이다.
광전지 소자의 제조 동안, 유전체층은 소자에 대한 금속 패턴들을 형성하기 전에 도핑된 반도체 물질 상에서 형성된다. 유전체층의 형성은 화학적 기상 침착 또는 물리적 기상 침착에 의해 수행될 수도 있다. 일단 유전체층이 침착되면, 패턴은 종래의 이미지 방법에 의해 형성되고, 금속은 이것을 전도성으로 만드는 종래의 방법을 사용하여 패턴 내에서 침착된다. 패턴의 금속화(metallization) 동안, 원치않는 백그라운드 도금이 상업적 사용에 부적절한 물체를 유발하는 유전체층 내의 결함 때문에 발생될 수도 있다. 상술한 바와 같이, 이러한 결함은 일반적으로 금속화 후 까지도 눈에 띄지 않을 수 있다.
결함, 예컨대 크랙, 흠 또는 핀-홀은 반도체의 도핑된 에미터층을 노출시키고, 백그라운드 도금을 위한 영역의 역할을 하여, 따라서 원하는 선택 도금을 손상시킨다. 이러한 결함은 유전체층의 얇음 및 약함 때문에 제조 공정 및 반도체의 취급의 하나 이상의 단계 동안 야기된다. 결함은 이들 중 다수는 미시적인 크기로 작기 때문에, 백그라운드 도금 문제점을 설명하기 위한 종래의 고체 마스크를 적용하는 것은 비현실적이다. 다수의 이러한 고체 마스크는 유전체와 접촉할 수 없어, 백 그라운드 도금이 마스크와 유전체 사이에서 형성된 공간에서 발생될 수도 있다. 추가적으로, 이러한 마스크는 충분한 광이 통과하여 도핑된 반도체에 도달하도록 허용하지 않고, 광 유도 공정 및 광 보조 공정에서 충분한 전류를 금속 도금에 제공한다. 고체 마스크들은 일반적으로 광의 경로를 차단하는 물질로 만들어진다.
미국 특허 제4,217,183호는 통합 회로 및 회로판에서 사용된 웨이퍼 칩의 금속화에서, 전기적 전도성 표면, 예컨대 음극 상의 백그라운드 도금을 최소화시키는 비마스크(maskless) 방법을 개시한다. 음극은 금속, 절연체의 광전도체 또는 복합체 구조 및 컨덕터일 수도 있다. 본 발명은 니켈 또는 구리 전해질 내에 음극 및 양극을 위치시키는 단계, 아르곤 레이저와 같은 에너지 빔을 전해질을 통해, 도금을 원하는 음극의 선택된 영역에 집중시키는 단계, 및 음극 및 양극 사이에서 전기적 전위를 생성하는 단계를 개시한다. 비록 본 특허가 백그라운드 도금을 최소화시키는 비마스크 방법을 개시하지만, 이러한 발명은 또 반도체의 유전체층 내의 결함에 의해 야기된 백그라운드 도금을 해결하는데 적합하지 않을 수도 있다. 일반적으로, 결함은 육안으로 식별 불가능하다. 따라서, 결함을 방지하도록 노력하는 동안 에너지의 빔의 선택적 적용은 비현실적이다. 더욱이, 비록 에너지 빔을 지시하는 패턴이 유전체 물질을 제외했던 워크피스 상에 형성될지라도, 빔으로부터의 충분한 에너지는 해로운 백그라운드 도금을 유발하는 패턴을 가진 주변에서 유전체층 내의 미시적인 결함과 함께 중첩될 수도 있다. 따라서, 반도체 상에 백그라운드 도금을 방지하는 방법에 대한 산업에서의 요구가 존재한다.
본 방법은 a) n 도핑된 전면 및 p 도핑된 후면을 포함하는 도핑된 반도체, 및 도핑된 반도체의 n 도핑된 전면을 덮는 유전체층을 제공하는 단계; b) 유전체층 위에 30% 이상의 광 투과율을 가진 상변화 레지스트(phase change resist)를 선택적으로 침착시켜, 유전체층 상에 패턴을 형성하는 단계; c) 상변화 레지스트로 덮히지 않은 유전체층의 부분들을 에칭하여, 도핑된 반도체의 n 도핑된 전면의 부분들을 노출시키는 단계; d) 도핑된 반도체의 n 도핑된 전면의 노출된 부분들 상에 금속 시드 층을 침착시키는 단계; 및 e) 광 유도 도금에 의해 금속 시드 층 상에 금속층을 침착시키는 단계를 포함한다.
유전체층 상의 백그라운드 도금은 상업적으로 용인될 수 없는 제품을 유발한다. 불행히도, 백그라운드 도금을 야기하는 유전체층 상의 결함들은 일반적으로 이들의 미시적인 크기때문에 육안으로 식별 불가능하다. 따라서, 작업자들은 일반적으로 유전체층 상의 백그라운드 도금이 용이하게 식별 가능한 금속화 후 까지도 결함들을 깨닫지 못한다. 마스크는 충분한 양의 광이 전류를 유도하는 도핑된 반도체를 통과하고 접촉하도록 할 만큼 투명하지 않기 때문에, 많은 종래의 마스킹 방법들은 적절하지 않고, 특히 광 유도 도금에 부적절하다. 추가적으로, 다수의 종래의 비-마스킹 방법들도 마찬가지로 부적절하다. 불행히도, 유전체층으로부터 원치않는 도금을 제거하는 상업적 실행 방법이 존재하지 않고, 최종 제품은 상업적 사용에 부적절하다.
도핑된 반도체의 유전체층 상에 30% 이상의 광투과율을 가지는 상변화 레지 스트를 침착시키는 방법은, 충분한 양의 광이 상변화 레지스트를 통과하여 도핑된 반도체에 도달하게 함으로써, 백그라운드 도금에 마주친 문제점들을 해결한다. 광은 도핑된 반도체 내에서 전류를 유도하여, 도핑된 반도체 상의 금속 도금이 상변화 레지스트에 의해 덮히지 않은 부분들에서 가능하도록 한다. 유전체 상의 상변화 레지스트는 유전체 상의 어떠한 백그라운드 도금을 방지하기 위하여 도금 레지스트로서 기능을 하며, 따라서 금속 도금이 도핑된 반도체의 선택적인 부분들로 제한되도록 한다. 상변화 레지스트는 종래의 장치를 사용하여 액체, 반-고체 또는 겔로서 유전체 상에서 침착될 수도 있다. 상변화 레지스트는 흠, 크랙 및 핀홀을 채울 수 있고, 따라서, 유전체의 이러한 영역에서 원치 않는 백그라운드 도금을 방지할 수 있다. 더욱이, 상변화 레지스트는 에치 레지스트로서 기능을 하고, 다양한 종래 산 및 리소그래픽 공정에서 사용된 버퍼링된 옥사이드 에치와 호환가능하다. 더욱이, 금속 도금 공정은 등방성이기 때문에, 도금된 금속의 두께는 일반적으로 유전체층의 두께보다 크며, 상변화 레지스트는 금속의 측부 성장(lateral growth)을 방지하기 위한 역할을 하고, 도금된 금속에 의해 광의 어떠한 원치않는 쉐도잉을 감소시킨다. 이것은 금속의 성장으로 인한, 도핑된 반도체층 상의 입사광의 손실을 방지한다.
본 명세서를 통해 사용된, 용어 "침착(depositing)" 및 "도금( plating)"은 호환가능하다. 용어 "전류 트랙(current track)"과 "전류선(current line)"은 호환가능하다. 부정관사 "a" 및 "an"은 단수와 복수 모두를 포함하는 것으로 의도된다. 용어 "광 유도 도금(light induced plating)"은 또한 "광 보조 도금(light assisted plating)"으로도 알려진다. 용어 "선택적 침착(selectively depositing)"은 침착이 기판상의 특정하게 원하는 영역들에서 발생하는 것을 의미한다. 용어 "반-고체(semi-solid)"는 고체와 액체 모두의 특성을 가지는 어떤 물질(substance)을 의미한다. 용어 "겔(gel)"은 액체 내의 분산된 고체의 콜로이드 서스펜션(colloidal suspension)을 의미한다. 용어 "투과율 (transmittance)"은 물질을 통과하는 복사에너지, 예컨대 적외선, 가시광선, 자외선, X-선 및 감마선의 부분을 의미한다. 용어 "등방성(isotropic)"은 모든 방향으로 동일한 것; 방향에 대해 불변하는 것을 의미한다. 용어 "럭스(lux)= lx" 는 1 루멘/m2와 동일한 조도의 단위이다. 1 럭스는 540 테트라헤르츠의 주파수에서 1.46 밀리와트의 방사되는 전자기력(electromagnetic power)이다. 다음의 약어는 내용이 명확하게 다르게 표시되지 않는다면, 다음의 의미를 갖는다; ℃= 섭씨 온도; g = 그램; mL = 밀리리터; L = 리터; A= 암페어; m = 미터; mm = 밀리미터; dm = 데시미터; cm = 센티미터; ㎛ = 마이크로미터; nm = 나노미터; min. = 분; sec. = 초; UV = 자외선; mJ = 밀리-줄 = 줄의 1/1000; 1 erg = 1 dyne cm = 10-7 줄. 모든 백분율 및 비율은 다르게 표시되지 않는다면 중량에 의한다. 모든 범위는 이러한 숫자 범위가 100%까지 합산되는 것으로 제한되는 것이 명백한 것을 제외하고는 어떤 순서로 포함 및 결합 가능하다.
광전지 및 태양 전지의 반도체들은 모노크리스탈린 또는 폴리크리스탈린 또 는 아몰포스 실리콘 웨이퍼들로 구성될 수도 있다. 본 설명이 이하에서 실리콘 웨이퍼들에 관한 것인 동안, 다른 적절한 반도체 웨이퍼들, 예컨대 갈륨비소, 실리콘-게르마늄, 및 게르마늄이 또한 사용될 수도 있다. 실리콘 웨이퍼들이 사용될 때, 이들은 일반적으로 p-타입 염기 도핑을 가지지만, n-타입 염기 도핑을 가질 수도 있다.
반도체 웨이퍼들은 원형, 사각형 또는 직사각형 형상일 수도 있고, 또는 어떤 다른 적절한 형상일 수도 있다. 이러한 웨이퍼들은 다양한 치수를 가질 수도 있다. 예를 들어, 원형 웨이퍼들은 150 nm, 200 nm, 300 nm, 400 nm, 또는 그 이상의 직경을 가질 수도 있다.
후면 전체가 금속 코팅될 수도 있고, 또는 후면의 일부가, 예컨대 그리드(grid)를 형성하기 위하여 금속 코팅될 수도 있다. 이러한 후면 금속화(metallization)은 다양한 기술들에 의해 제공될 수도 있으며, 웨이퍼의 전면의 금속화의 전에 수행될 수도 있거나 웨이퍼의 전면의 금속화과 동시에 수행될 수도 있다. 일반적으로, 웨이퍼의 후면은 전면 전에 금속화된다. 일 구체예에서, 금속 코팅은 전기적 전도성 페이스트, 예컨대 은-함유 페이스트, 알루미늄-함유 페이스트 또는 은 및 알루미늄-함유 페이스트의 형상으로 후면에 적용되나, 금속, 예컨대 니켈, 팔라듐, 구리, 아연 또는 주석을 포함하는 다른 페이스트들이 또한 사용될 수도 있다. 이러한 전도성 페이스트들은 글래스 매트릭스 및 유기 바인더 내에 묻혀진 전도성의 입자들을 일반적으로 포함한다. 전도성 페이스트들은 다양한 기술들, 예컨대 스크린 프린팅에 의해 웨이퍼에 적용될 수도 있다. 페이스트가 적용된 후에, 이것은 유기 바인더를 제거하기 위해 소성된다. 소성(firing)은 일반적으로 600 내지 800 ℃의 온도에서 수행된다. 알루미늄을 포함하는 전도성 페이스트가 사용될 때, 알루미늄은 웨이퍼의 후면 안으로 부분적으로 확산되거나, 또는 은을 또한 포함하는 페이스트 내에서 사용된다면, 은과 함께 합금될 수도 있다. 이러한 알루미늄-함유 페이스트의 사용은 저항성의 접촉을 향상시킬 수도 있으며, "p+" 도핑된 영역을 제공할 수도 있다. 이어지는 상호확산(interdiffusion)을 가진 알루미늄 또는 붕소의 이전의 적용에 의해 고농도 도핑된 "p+" 타입 영역들 ("p++" 타입 영역)이 또한 생산될 수도 있다. 일반적으로, 고농도 도핑된 "p+" 타입 영역이 만들어진다. 일 구체예에서, 알루미늄-함유 페이스트는 후면에 적용될 수 있고, 후면 금속 코팅의 적용 전에 소성될 수도 있다. 소성된 알루미늄-함유 페이스트로부터의 잔류물(residue)은 후면 금속 코팅의 적용 전에 임의로 제거될 수도 있다. 대안적인 구체예에서, 시드 층은 웨이퍼의 후면 상에 침착될 수도 있고, 금속 코팅은 비전해 도금 또는 전해 도금으로 시드 층 상에 침착될 수도 있다. 웨이퍼의 후면 상에서 시드 층 상의 이러한 금속 침착은 광 유도 도금 방법 또는 광 보조 도금 방법을 사용하여 웨이퍼 전면 상에서 금속 침착과 함께 동시에 수행될 수도 있다.
웨이퍼의 전면은, 반사를 감소시키는 향상된 광 입사 지오메트리(geometry)를 표면에 부여하기 위하여, 임의로 크리스탈 배향된 텍스쳐 에칭(crystal-oriented texture etching) 상태에 놓일 수도 있다. 반도체 접합부를 생산하기 위하여, 포스포러스 확산 또는 이온 주입(ion implantation)이 웨이퍼의 전면 상에서 발생하여 n-도핑된 영역을 생산하고, 웨이퍼에 PN 접합부를 제공한다. n-도핑된 영 역은 에미터층으로 언급될 수도 있다. n-도핑된 영역은 "n+" 도핑될 수도 있고, 또는 고농도 "n+" 도핑("n++" 도핑)될 수도 있다. 일반적으로, 에미터층은 고농도 "n+" 도핑된다.
유전체층은 웨이퍼의 전면 또는 에미터층에 추가된다. 이러한 유전체층은 패시베이션(passivation) 층과 반사방지층의 역할을 할 수도 있다. 적절한 유전체층은 실리콘 옥사이드 층, 예컨대 SiOx, 실리콘 니트라이드 층 예컨대 Si3N4, 실리콘 옥사이드 층과 실리콘 니트라이드 층의 결합, 및 실리콘 옥사이드 층과 티타늄 옥사이드 층, 예컨대 TiOx을 가진 실리콘 니트라이드 층의 결합을 포함하나, 이에 한정되는 것은 아니다. 임의로, SiOx는 Si3N4상에 캡핑 층(capping layer)으로서 사용될 수도 있다. 이전의 일반식에서, x는 산소 원자의 수를 나타내는 정수이다. 일반적으로 x는 2이다. 이러한 유전체층은 많은 기술들에 의해, 예컨대 다양한 기상 침착 방법들, 예를 들어, 화학적 기상 침착 및 물리적 기상 침착에 의해 침착될 수도 있다.
30% 이상의 광투과율을 가지는 상변화 레지스트는 유전체층 상에 패턴을 형성하도록 선택적으로 침착되어, 전류 트랙 및 버스 바아가 웨이퍼의 전면상에서 형성되는 것의 윤곽을 그린다. 일반적으로, 광투과율은 35% 내지 100%, 또는 예컨대 40% 내지 95%, 또는 예컨대 50% 내지 80%이다. 상변화 레지스트는 유전체에 잉크 분사, 에어로졸 스프레이, 스크린 프린팅 또는 리소그래피에 의해 선택적으로 적용될 수도 있다. 종래의 잉크 분사, 에어로졸, 스크린 프린팅, 및 리소그래픽 방법이 사용될 수도 있다. 또한, 스탬핑 또는 소프트 리소그래피가 사용될 수도 있다.
상변화 레지스트를 통해 전달된 광의 파장 범위는 적어도 300 nm 이상이다. 일반적으로, 파장 범위는 350 내지 1500 nm, 더욱 상세하게는 400 내지 1200 nm이다.
만약 상변화 레지스트가 경화 가능하다면, 레지스트는 전류트랙 및 버스 바아에 대한 유전체층의 부분들을 에칭하기 전에 경화된다. 경화는 화학 방사선(actinic radiation), 예컨대 종래의 경화 장치를 사용한 광 또는 열에 의해 수행될 수도 있다. 일반적으로, 경화는 UV광을 사용하여 수행된다.
이어서 상변화 레지스트로 코팅되지 않은 유전체의 부분들을 에칭하여, 웨이퍼의 n 도핑된 에미터층을 노출시키도록 한다. n 도핑은 n+ 또는 n++일 수도 있다. 일반적으로 에미터층은 n++ 도핑된다. 미네랄산 예컨대 플루오르화수소산, 인산 및 이들의 혼합물은 유전체층을 에칭하기 위해 사용될 수도 있다. 이러한 산은 유전체 코팅을 제거하기 위해 사용된다. 광범위의 농도가 사용될 수도 있다. 버퍼링된 옥사이드 에치(etch)들은 유전체층을 에칭하기 위해 사용될 수도 있다. 상변화 레지스트는 산 에치 또는 버퍼링된 옥사이드 에치 레지스트로서 기능을 하고, 산 또는 버퍼링된 옥사이드 부식액과의 접촉을 견딜 수 있다.
이어서 트렌치 패턴은 전면 상에서 정의된다. 트렌치 패턴은 반사방지층(또는 유전체층)을 통해, 웨이퍼의 반도체 본체 안으로 연장된다. 트렌치는 웨이퍼의 반도체 본체 안으로 0.2 내지 20 ㎛의 깊이에 이를 수도 있다. 더 깊거나 더 얕은 트렌치 깊이가 채택될 수도 있다. 이러한 트렌치의 폭은 20 내지 150 ㎛일 수도 있 다. 일반적으로 각각의 트렌치 사이의 거리는 1 mm 내지 10 mm이다.
웨이퍼의 전면은 금속화된 패턴을 포함한다. 예를 들어, 웨이퍼의 전면은 전류 수집선 및 전류 버스 바아로 이루어질 수도 있다. 전류 수집선들은 일반적으로 버스 바아를 가로지르고, 일반적으로 전류 버스 바아에 대해 상대적으로 미세-구조물(즉, 치수)을 가진다.
상변화 레지스트는 30% 이상의 광투과율을 제공하고, 버퍼링된 옥사이드 에치들 뿐 아니라 미네랄산 에치에 저항력이 있는 레지스트를 제공하는 성분을 포함한다. 이러한 물질들은 왁스, 예컨대, 천연 왁스, 화학적으로 변경된 왁스, 및 합성 왁스, 및 폴리아미드 레진을 포함하나, 이에 한정되는 것은 아니다. 천연 왁스는 카나우바 왁스, 몬탄 왁스, 야채 왁스, 지방산 왁스를 포함하나, 이에 한정되는 것은 아니다. 합성 왁스는 파라핀 왁스, 마이크로크리스탈린 폴리에틸렌 왁스, 폴리프로필렌 왁스, 폴리부틸렌 왁스, 폴리에틸렌 아크릴 왁스, 폴리에스테르 왁스, 및 피셔-트롭쉬(Fischer-Tropsch) 왁스를 포함하나, 이에 한정되는 것은 아니다. 화학적으로 변경된 왁스는 왁스의 유도체를 포함한다. 일반적으로 사용된 왁스는 지방산 왁스 및 파라핀 왁스 및 이들의 유도체이다. 더욱 상세하게는 파라핀 왁스가 사용된다. 상변화 레지스트에서 사용될 수도 있는 폴리아미드 레진의 실시예들은, 미국 공개 특허 출원번호 제20040186263호 뿐 아니라, 미국 특허 번호 제5,645,632호, 제5,783,657호, 제5,998,570호, 제6,268,466호, 제6,399,713호, 제6,492,458호, 제6,552,160호, 제5,981,680호, 제4,816,549호, 제6,870,011호, 제6,864,349호 및 제6,956,099호에서 개시되며, 이는 전체가 참고로 본원에 포함된 다. 상업적으로 이용가능한 폴리아미드 레진의 실시예들은 실바클리어® 2612, 실바겔® 5600, 실바겔® 6100, 실바클리어® 100, 실바클리어® 100LM, 실바클리어® C75v, 유니클리어® 100 및 유니클리어® 100v이다. 모두는 미국, 플로리다 잭슨빌 아리조나 화학 회사로부터 입수 가능하다.
폴리아미드 레진의 일종은 에스테르-종결 폴리아미드(ETPA)이다. ETPA는 적어도 하나의 하기 화학식 1의 화합물을 포함한다:
Figure 112009046913635-pat00001
상기 식에서, n은 에스테르기가 에스테르기 및 아미드기 전체의 10% 내지 50%를 구성하도록 하는 반복 단위의 수를 의미하고; R1은 각 경우에 적어도 4개의 탄소 원자를 포함하는 알킬 또는 알케닐로부터 독립적으로 선택되며; R2는 각 경우에 단 C4 -42 탄화수소기로부터 독립적으로 선택되나, R2기의 적어도 50%는 30개 내지 42개의 탄소 원자를 갖고; R3은 각 경우에 수소 원자 이외에 적어도 두개의 탄소 원자를 포함하고 임의로 하나 이상의 산소 원자 및 질소 원자를 포함하는 유기 그룹 으로부터 독립적으로 선택되고, R3a는 각 경우에 수소, C1 -10 알킬, 및 R3 및 R3a 둘다가 결합된 N 원자는 R3a-N--R3에 의해 부분적으로 한정된 헤테로사이클릭 구조의 일부이고, R3a기의 적어도 50%는 수소를 이루도록 하는 R3 또는 다른 R3a에 대한 직접 결합으로부터 독립적으로 선택된다. ETPA 폴리아미드 제조 방법은 미국 특허 제5,783,657호에 개시되었고, 이는 전체가 참고로 본원에 포함된다.
다른 종류의 폴리아미드 레진은 3차 아미드 종결 폴리아미드(ATPA)이다. ATPA는 적어도 하나의 하기 화학식 2의 화합물을 포함한다.
Figure 112009046913635-pat00002
상기 식에서, m은 말단 아미드기(즉, R4가 직접 결합되는 아미드기)가 ATPA의 아미드기 전체의 10% 내지 50%를 구성하도록 하는 반복 단위의 수를 의미하며; R4는 각 경우에 C1 -22 탄화수소기로부터 독립적으로 선택되고; R5는 각 경우에 C2 -24 탄화수소기로부터 독립적으로 선택되며; R6은 각 경우에 수소 원자 이외에 적어도 두개의 탄소 원자를 포함하고, 임의로 하나 이상의 산소 원자 및 질소 원자를 포함하는 유기 그룹으로부터 독립적으로 선택되며; R6a는 각 경우에 수소, C1 -10 알킬, 및 R6 및 R6a 둘다가 결합된 N 원자가 R6a-N--R6에 의해 부분적으로 한정된 헤테로사이클릭 구조의 일부이도록 하는 R6 또는 다른 R6a에 대한 직접 결합으로부터 독립적으로 선택된다. ATPA 폴리아미드 제조 방법은 미국 특허 제6,268,466호에 개시되었고, 이는 전체가 참고로 본원에 포함된다.
그 밖에 다른 종류의 폴리아미드 레진은 폴리알킬렌 옥시-종결 폴리아미드(PAOPA)이다. PAOPA는 탄화수소-폴리에테르-폴리아미드-폴리에테르-탄화수소 형식의 적어도 하나의 블록 코폴리머를 포함한다. 폴리아미드 블록은 화학식 3의 블록을 포함한다:
Figure 112009046913635-pat00003
상기 식에서, R7은 탄화수소 디라디칼, 예컨대 다이머 산에서 유도된 것이며, 예를 들어, R7기는 두개의 카르복실산기가 다이머산으로부터 제거될 때 발생하 는 디라디칼을 포함하며; R8은 탄화수소 및 폴리에테르 디라디칼로부터 선택되고; 폴리에테르 블록은 식 (4): -(R9-O)-의 블록을 포함하며, 여기서 R9는 탄화수소이며; C1 -22 탄화수소 라디칼은 코폴리머의 어느 한 말단에 위치하며, 탄화수소 라디칼은 알킬, 아르알킬, 아릴 및 아크아릴 라디칼로부터 임의로 선택될 수 있다. PAOPA 제조 방법은 미국 특허 제6,399,713호에 개시되었며, 이는 전체가 참고로 본원에 포함된다.
왁스 및 폴리아미드 레진은 상변화 레지스트 내에 상변화 레지스트는 충분한 광이 통과하여 금속 침착이 발생하도록 적절한 전류로 도핑된 반도체 웨이퍼에 도달할 만큼 충분히 투명한 양으로 포함된다. 왁스 및 폴리아미드 레진은 10 내지 100중량%, 또는 예컨대 20 내지 80중량%, 또는 30 내지 70중량%, 또는 40 내지 60중량%의 양으로 존재할 수 있다.
임의로, 하나 이상의 첨가제가 레지스트 조성물 내에 포함될 수 있다. 이러한 첨가제로는 가교제(crosslinking agent), 산화방지제, 습윤제, 가소제, 무기충전제, 염료, 안료, 광 증백제, 농후화제 및 광개시제가 포함되지만, 이에 한정되는 것은 아니다. 통상적인 가교제, 광개시제 및 다른 첨가제가 사용될 수도 있다. 첨가제는 도핑된 반도체 웨이퍼 중에 전류 생성 및 상변화 레지스트의 광 투과율을 손상시키지 않도록 하는 양으로 포함된다.
상변화 레지스트가 경화성인 경우, 하나 이상의 가교제가 포함된다. 가교제는 일작용성 모노머 및 올리고머, 이작용성 모노머 및 올리고머 및 삼작용성 모노 머 및 올리고머를 포함한다. 이러한 가교제는 20 내지 80중량%, 또는 예컨대 30 내지 70중량%의 양으로 상변화 레지스트 내에서 포함된다.
가교제의 일례는 알릴 메타크릴레이트, 에틸렌 글리콜 디메타크릴레이트, 디에틸렌 글리콜 디메타크릴레이트, 디에틸렌 글리콜 디메타크릴레이트, 트리에틸렌 글리콜 디메타크릴레이트, 폴리에틸렌 글리콜 디메타크릴레이트, 1,3-부틸렌 글리콜 디메타크릴레이트, 1,6-헥산디올 디메타크릴레이트, 네오펜틸 글리콜 디메타크릴레이트, 폴리프로필렌 글리콜 디메타크릴레이트, 2-하이드록시1,3-디메타크릴옥시프로판, 에틸렌 글리콜 디아크릴레이트, 디에틸렌 글리콜 디아크릴레이트, 트리에틸렌 글리콜 디아크릴레이트, 폴리에틸렌 글리콜 디아크릴레이트, 1,3-부틸렌 글리콜 디아크릴레이트, 1,6-헥산디올 디아크릴레이트, 네오펜틸 글리콜 디아크릴레이트, 폴리프로필렌 글리콜 디아크릴레이트, 이소데실 아크릴레이트, 이소데실 디아크릴레이트, 스테아릴 아크릴레이트, 스테아릴 메타크릴레이트, 트리프로필렌 글리콜 디아크릴레이트, 프로폭실화 네오펜틸 글리콜 디아크릴레이트, 트리메틸올프로판 트리아크릴레이트, 트리메틸올프로판 트리메타크릴레이트, 테트라메틸올메탄 트리아크릴레이트, 테트라메틸메탄 테트라아크릴레이트, 폴리에스테르 디아크릴레이트 및 폴리에스테르 디메타크릴레이트를 포함한다.
상변화 레지스트에 포함될 수 있는 광개시제는 벤조인 에테르, 벤조페논, 티오크산톤, 케탈 및 아세토페논을 포함하나, 이들에만 한정되는 것은 아니다. 광개시제는 1 내지 15중량%, 또는 예컨대 5 내지 10중량%의 양으로 포함된다.
광개시제의 일례는 이소프로필 벤조인 에테르, 이소부틸 벤조인 에테르, 벤 조페논, 미클레르의 케톤, 클로로티오크산톤, 2-이소프로필티오크산톤, 도데실티오크산톤, 벤질 디메틸 케탈, 아세타페논 디에틸 케탈, 1-하이드록시-사이클로헥실-페닐-케톤 및 2-하이드록실-2-메틸페닐 프로판을 포함한다.
에치 레지스트로서 기능을 하는 것 이외에, 상변화 레지스트는 백그라운드 도금을 방지하기 위한 도금 레지스트로서 기능을 한다. 상변화 레지스트는 액체 또는 반-고체, 예컨대 겔로서 유전체층 상에 침착된다. 일반적으로, 상변화 레지스트는 70 내지 120 ℃의 온도로 침착된다. 만약 상변화 레지스트가 액체로서 침착된다면, 반-고체, 겔 또는 고체 에치 및 도금 레지스트를 형성하기 위해, 유전체 상에서 충분하게 냉각된다. 상변화 레지스트는 유전체층 내의 핀-홀, 크랙 및 흠을 밀봉하고, 따라서 유전체 상에서 어떠한 원하지 않은 백그라운드 도금도 방지한다. 더욱이, 금속은 레지스트 상에서 침착되지 않고, 따라서, 이것은 배리어의 역할을 한다. 더욱이, 금속 도금은 등방성이고, 도금된 금속의 두께는 일반적으로 유전체층의 두께보다 크기 때문에, 상변화 레지스트는 금속의 측방향 성장을 억제시키기 위해 작용하고, 도금된 금속에 의해 광의 어떠한 원하지 않는 쉐도잉(shadowing)을 감소시킨다. 이것은 금속의 성장으로 인한, 도핑된 반도체층 상의 입사광의 손실을 방지한다. 상변화 레지스트는 적어도 10 ㎛, 또는 예컨대 10 내지 50 ㎛, 또는 예컨대 15 내지 30 ㎛의 두께로 유전체 상에서 침착된다.
상변화 레지스트가 유전체 상에 선택적으로 적용되어, 유전체 상에 패턴을 형성한 후에, 상변화 레지스트에 의해 덮히지 않은 유전체의 부분들을 에칭하여, 트렌치를 형성하고 도핑된 반도체 웨이퍼의 n 도핑된 에미터층을 노출시킨다. 유전 체층의 트렌치는 전류 트랙 및 버스 바아의 부분들에 대응된다. 이어서, 제 1 금속층 또는 금속 시드 층은 도핑된 반도체의 노출된 n 도핑된 에미터층 상에서 침착된다. 이러한 금속 시드 층은 고정점을 제 2 금속층, 은 또는 구리 이동을 막는 배리어, 및 제 2 금속층의 도금 균일성을 시작(initiating)하기 위한 전도성 층에 제공한다. 금속 시드 층은 니켈, 팔라듐 또는 은일 수도 있다. 니켈 및 팔라듐은 종래의 물리적 기상 침착 공정들 뿐 아니라, 종래의 비전해 공정들을 사용하여 트렌치 내에서 침착될 수도 있다. 은(silver)은 종래의 물리적 기상 침착에 의해 또는 전도성 페이스트로서 침착될 수도 있다. 종래의 은 전도성 페이스트가 사용될 수 있을 뿐 아니라, 종래의 비전해질 조성물이 사용될 수도 있다. 이러한 금속 시드 층은 0.01 내지 10 ㎛, 또는 예컨대 0.5 내지 5 ㎛의 두께로 침착될 수도 있다.
임의로, 금속 시드 층은 금속 실리사이드, 예컨대 니켈, 팔라듐 또는 은 실리사이드를 형성하기 위해 소결될 수 있다. 소결은 300 내지 800 ℃의 온도에서 수행될 수도 있다. 소결 전에, 상변화 레지스트는 도핑된 반도체 웨이퍼로부터 스트리핑될 수도 있다. 대안적으로, 레지스트를 가진 웨이퍼는 레지스트가 소결 공정 동안 웨이퍼로부터 소성되는 소결 오븐 내에 위치될 수도 있다. 소결 후, 웨이퍼는 상온으로 냉각되고, 상변화 레지스트는 웨이퍼에 선택적으로 재적용된다.
제 2 금속층은 광 및 외부 전류 모두가 사용되는 광 유도 도금에 의해 금속 시드 층 상에서 침착된다. 광은 연속적일수도 있고, 또는 펄싱(pulse)될 수도 있다. 상변화 레지스트를 가진 도핑된 반도체는 금속 도금 조성물 내에 담겨지고, 광은 도핑된 반도체에 적용된다. 적용된 전위는 전류 밀도의 범위를 가질 수도 있다. 일반적인 전류 밀도는 0.1 내지 10 A/dm2, 및 더욱 상세하게는 0.1 내지 5 A/dm2이다. 특정 전류 요구조건은 도핑된 반도체 웨이퍼의 특정 크기에 의존한다. 만약 웨이퍼의 전면이 조사되고, 외부 전위가 50 밀리암페어 또는 그 이하로 감소된다면, 도금은 정상적으로 전면 상에 계속되지만 웨이퍼의 후면 상에서 도금이 일어나지 않는다. 전면 조사는 후면 도금의 균일성을 향상시키고, 시드 층을 통해 전기적 접촉으로부터 떨어진 점(point)들까지 옴 강하와 관련된 문제점 모두를 극복한다. 도금 공정은 하나 이상의 역 도금 단계들, 예컨대 펄스 주기 역 도금 공정을 임의로 포함할 수도 있다. 제 2 금속층의 두께는 5 내지 50 ㎛, 또는 예컨대 10 내지 30 ㎛, 또는 예컨대 15 내지 25 ㎛의 범위이다.
제 2 금속의 금속 도금 공정 내에서 사용될 수도 있는 광은 가시광선, 적외선, UV 광 및 X-선을 포함하나, 이에 한정되는 것은 아니다. 광원은 백열 램프, 적외선 램프, 형광 램프, 할로겐 램프 및 레이저를 포함하나, 이에 한정되는 것은 아니다. 반도체에 적용된 광의 양은 500 내지 20,000 lx, 또는 예컨대 1000 내지 15,000 lx 또는 예컨대 5000 내지 10,000 lx이다.
금속층들은 어떤 적절한 전도성 금속일 수도 있다. 일반적으로, 금속은 은 또는 구리이다. 사용될 수도 있는 금속 조성물은 비전해질, 이멀전 또는 전해질 조성물을 포함한다. 비전해질 금속 도금 조성물은 환원제를 포함할 수도, 또는 포함하지 않을 수도 있다. 상업적으로 이용가능한 비전해질 은 조성물의 실시예들은 실버론TM Ag100 및 실버 글로TM3k를 포함한다. 상업적으로 이용가능한 비전해질 구리 조성물의 실시예들은 쿠포지트TM 328L, 설쿠포지트TM 880, 3361-1, 253, 3350, 4500, 3350-1 및 4750을 포함한다. 상업적으로 이용가능한 은 전기도금조의 실시예는 엔라이트TM 600 실버 플레이트로서 이용가능하다. 모두 것은 미국 메사추세츠 말보로 롬앤하스 일렉트로닉 머티리얼스 LLC로부터 이용가능하다.
상변화 레지스트를 가진 패터닝된 도핑된 반도체 웨이퍼는 도금셀 내에 수용된 도금 조성물에 잠긴다. 광원은 빛에너지로 반도체 웨이퍼를 조사하기 위해 위치된다. 상변화 레지스트는 30% 이상의 광투과율을 가지기 때문에, 충분한 광이 상변화 레지스트를 통과하여, 금속 도금이 발생된다. 만약 패터닝된 도핑된 반도체 웨이퍼는 실리콘 태양 전지이고, 광원은, 예를 들어, 실리콘 태양 전지가 광전지적으로 민감한 태양 스펙트럼의 것과 유사한 에너지를 제공하는 퀘르츠-할로겐 램프일 수 있다. 다양한 광원들이 사용될 수도 있으며, 예컨대 백열 램프, 예컨대 250 와트 램프, 수은 램프, 형광 튜브 램프 및 발광 다이오드(LED)이나, 이에 한정되는 것은 아니다. 빛에너지는 연속적이나 펄싱되거나 둘 중 어느 하나 일 수 있다. 펄싱된 조사는 예를 들어 기계적 초퍼(chopper)로 광을 방해함으로써 달성될 수 있다.
도금 셀은 도금 조성물에 대하여 화학적으로 불활성인 물질이며, 빛에너지를 통과시킨다. 대안적으로, 도핑된 반도체 웨이퍼는 도금 셀 내에서 수평으로 위치될 수 있고, 상기 또는 하기의 도금 조성물로부터 조사될 수 있고, 이러한 경우에 도금 셀은 투명할 필요가 없다.
빛에너지로 도핑된 반도체 웨이퍼의 전면을 조사함으로써, 도금은 상변화 레지스트 조성물로 코팅된 부분들을 제외하고 전면 상에서 일어난다. 작용된 빛에너지는 태양 전지 내에서 전류를 발생시킨다. 도핑된 반도체 웨이퍼의 전면 상의 도금의 비율은, 발생된 전류가 입사 강도에 비례하기 때문에, 웨이퍼 상으로 입사하는 방사선의 강도의 함수이다. 전면 상의 도금의 비율은 광도를 조절함으로써, 또는 금속화된 후면에 후면 전위를 적용함으로써 제어가능하다.
임의로, 은 또는 주석의 스트라이크층은 구리가 없을 때 제 2 금속층 상에서 침착될 수도 있다. 종래의 방법들 및 도금조들은 스트라이크층을 침착시키기 위하여 사용될 수도 있다. 스트라이크층은 산화로부터 구리를 보호한다. 스트라이크층의 두께는 종래와 같다. 이것은 0.01 내지 0.5 ㎛의 범위일 수 있다.
도금조들 내의 금속 이온은, 어떤 적절한 용액-가용성 금속 화합물, 일반적으로 금속염을 사용함으로써 제공될 수도 있다. 이러한 금속 화합물은 하기를 포함하나, 이에 한정되는 것은 아니다: 금속 할라이드; 금속 니트레이트; 금속 카르복실레이트, 예컨대 아세테이트, 금속 포르메이트 및 금속 글루코네이트; 금속 아미노산 복합체, 예컨대 금속-시스테인 복합체; 금속 알킬 술포네이트, 예컨대 금속 메탄 술포네이트 및 금속 에탄 술포네이트; 금속 알킬올 술포네이트, 금속 톨릴 술포네이트, 및 금속 페놀 술포네이트; 및 금속 시아나이드. 예시적인 금속 화합물은 은, 구리 및 주석 화합물을 포함하나, 이에 한정되는 것은 아니다. 은 화합물은 은 니트레이트, 은-시스테인 복합체, 은 메탄 술포네이트, 은 에탄 술포네이트, 은 프로판 술포네이트, 은 페놀 술포네이트, 및 은 아세테이트를 포함하나, 이에 한정되 는 것은 아니다. 금속이 은일때, 이러한 염의 한정된 용해도 때문에 금속염은 일반적으로 실버 할라이드가 아니다. 구리 화합물은 구리 피로포스페이트, 구리 글루코네이트, 황산 구리 및 구리 클로라이드를 포함하나 이에 한정되는 것은 아니다. 주석 화합물은 주석 할라이드 및 주석 알키술포네이트를 포함하나, 이에 한정되는 것은 아니다. 금속 화합물의 혼합물은 본 도금조들 내에서 사용될 수도 있다. 이러한 혼합물은 동일한 금속을 가지지만 상이한 화합물인 금속 화합물, 예컨대 황산 구리 및 구리 클로라이드, 또는 은 니트레이트 및 은-시스테인 복합체의 혼합물, 또는 상이한 금속을 가지는 금속 화합물, 예컨대 은-시스테인 복합체 및 구리 글루코네이트의 혼합물일 수도 있다. 상이한 금속을 가지는 상이한 금속 화합물이 혼합물 내에서 사용될 때, 본 금속 도금조는 상이한 금속들의 합금을 침착시킨다.
금속 화합물은 0.1 내지 150 g/L, 더욱 상세하게는 0.5 내지 100 g/L, 및 더욱 상세하게는 1 내지 70 g/L의 도금 조성물 내에 금속 이온 농도를 충분히 제공하기 위한 양으로 포함된다. 금속 이온이 은 이온일 때, 도금조 내의 은이온의 농도는 일반적으로 2 내지 40 g/L의 양으로 존재한다. 이러한 금속 화합물은 다양한 공급원, 예컨대 위스콘신 밀워키 알드리치 케미컬 컴퍼니로부터 일반적으로 상업적으로 이용가능하다.
금속 도금 조성물이 전기도금 조성물일 때, 전해질이 포함된다. 다양한 전해질 중 어떤 것이 산 및 염기를 포함하는 금속 도금 조성물에 사용될 수도 있다. 예시적인 전해질은, 알칸 술폰산, 예컨대 메탄 술폰산, 에탄 술폰산 및 프로판 술폰산; 알킬올 술폰산; 아릴 술폰산, 예컨대 톨루엔 술폰산, 페닐 술폰산 및 페놀 술 폰산; 아미노-함유 술폰산, 예컨대 아미도 술폰산; 술팜산; 미네랄산; 카르복실산, 예컨대 폼산 및 할로아세트산; 수소 할라이드산; 및 피로포스페이트를 포함하나, 이에 한정되는 것은 아니다. 산 및 염기의 염은 또한 전해질로서 사용될 수도 있다. 더욱이, 전해질은 산의 혼합물, 염기의 혼합물, 또는 하나 이상의 염기를 가진 하나 이상의 산의 혼합물을 포함할 수도 있다. 이러한 전해질은 다양한 공급원, 예컨대 알드리치 케미컬 컴퍼니로부터 일반적으로 상업적으로 이용가능하다.
이론에 의해 구속되도록 의도되지는 않았지만, 금속 조성물이 은을 포함할 때, 도금 조성물 내의 니트로-함유 화합물은 도금조를 안정화시키고 도금조와 복합체를 형성하기 위하여 작용한다. 다양한 수용성 니트로-함유 화합물 중 어떤 것이 사용될 수도 있다. 이러한 니트로-함유 화합물은 니트로-함유 카르복실산 및 이들의 염 및 니트로-함유 술폰산 및 이들의 염을 포함하지만, 이에 한정되는 것은 아니다. 이러한 니트로-함유 화합물은 하나 이상의 니트로기를 포함할 수 있다. 수용성 니트로-함유 화합물은 일반적으로 적어도 하나의 헤테로사이클릭기를 가진다. 추가 구체예에서, 니트로-함유 화합물은 방향족 헤테로사이클릭 화합물이다. 예시적인 니트로-함유 화합물은, 2-니트로프탈릭산, 3-니트로프탈릭산, 4-니트로프탈릭산 및/또는 엠-니트로벤젠 술폰산을 포함하지만, 이에 한정되는 것은 아니다. 일반적으로, 니트로-함유 화합물은 도금조의 0.1 내지 200 g/L, 및 더욱 상세하게는 0.5 내지 175 g/L, 및 더욱 상세하게는 1 내지 150 g/L의 양으로 사용된다. 이러한 니트로-함유 화합물은 다양한 공급원, 예컨대 알드리치 케미컬 컴퍼니로부터 일반적으로 상업적으로 이용가능하다.
다양한 계면활성제는 도금 조성물에서 사용될 수도 있다. 음이온, 양이온, 양쪽성(amphoteric) 및 비이온 계면활성제 중 어떤 것도 사용될 수 있다. 예시적인 비이온 계면활성제는 숙신산의 에스테르를 포함한다. 계면활성제는 양이온 및 양쪽성의 계면활성제로부터 선택될 수 있다. 예시적인 양이온 계면활성제는 테고타인TM 상표로 데구사로부터 이용가능한 1,3-디데실-2-메틸이미다졸륨 클로라이드를 포함하지만, 이에 한정되는 것은 아니다. 계면활성제는 양쪽성, 예컨대 테고타인TM 상표로 데구사로부터 이용가능한 알킬베타인일 수 있다. 계면활성제의 혼합물이 사용될 수 있다. 이러한 계면활성제는 일반적으로 0.1 내지 5 g/L의 양으로 도금 조성물에 존재한다.
임의로, 도금 조성물이 은을 포함할 때, 비타민이 포함될 수 있다. 이들은 지용성 또는 수용성일 수 있다. 일반적으로, 수용성 비타민이 사용된다. 적절한 지용성 비타민은 A, D1, D2, D3, K1, K2 및 E를 포함한다. 적절한 수용성 비타민은 C, B1, B2, B3, B6 및 B12를 포함한다. 예시적인 비타민은, 레티놀, 스테롤, 에르고칼시페롤, 콜레칼시페롤, 피토나디온, 멀티프레닐메나퀴논, α-토코페롤, β-토코페롤, 아스코르브산, 티아민, 니코틴산, 리보플라빈, 판토텐산, 비오틴, 피리독신, 폴산 및 시아노코발라민을 포함하지만, 이에 한정되는 것은 아니다. 일반적으로, 사용된 비타민은 아스코르브산, 티아민, 니코틴산, 리보플라빈, 판토텐산, 비오틴, 피리독신, 및 폴산이다. 여기에서 사용된, 용어 "비타민"은 비타민의 염을 포함하는 것으 로 의도된다.
일반적으로, 비타민이 조성물에 추가될 때, 비타민은 0.01 내지 150 g/L, 상세하게는 0.5 내지 100 g/L 및 더욱 상세하게는 1 내지 100 g/L의 양으로 도금 조성물에 존재한다. 비타민은 다양한 공급원, 예컨대 알드리치 케미컬 컴퍼니로부터 일반적으로 상업적으로 이용가능하다.
다양한 아미도-화합물이 사용될 수 있다. 적절한 아미도-함유 화합물은, 술폰산 아미드, 예컨대 숙신산 술파미드 및 카르복실산 아미드, 예컨대 숙신산 아미드(숙신아믹산)을 포함하지만, 이에 한정되는 것은 아니다.
일반적으로, 아미도-화합물이 사용될 때, 아미도-화합물은 0.01 내지 150 g/L, 상세하게는 0.5 내지 100 g/L 및 더욱 상세하게는 1 내지 100 g/L의 양으로 도금 조성물에 존재한다. 아미도-화합물은 다양한 공급원, 예컨대 알드리치 케미컬 컴퍼니로부터 일반적 상업적으로 이용가능하다. 추가적으로, 아미도-화합물은 이미드, 예컨대, 석신이미드로부터 동일계에서 생성될 수 있다. 이론에 의해 구속되지는 않지만, 도금조 온도에서 알카라인 도금조에 추가된 이미드는 이들의 대응 아미도-화합물로 변환된다. 이것은 친핵성 공격(nucleophilic attack)을 통해 하이드록실 이온(OH-)에 의해 이미드의 탄소-질소 결합(C-N)에서 발생하는 것으로 여겨진다.
아미노산은 또한 아미노산의 유도체 및 아미노산의 염을 포함하여 도금 조성물에서 사용될 수도 있다. 아미노산은 하나 이상의 아미노기 이외에 하나 이상의 메르캅토기를 포함할 수 있다. 적절한 아미노산의 실시예들은 글리신, 알라닌, 시 스테인, 메티오닌 및 4-아미노-니코틴산을 포함하지만, 이에 한정되는 것은 아니다. 아미노산이 도금조 내에서 사용될 때, 이것은 0.1 내지 150 g/L, 더욱 상세하게는 0.5 내지 150 g/L, 및 더욱 상세하게는 0.5 내지 125 g/L의 양으로 사용된다. 아미노산의 혼합물이 사용될 수 있다. 이러한 아미노 화합물은 다양한 공급원, 예컨대 알드리치 케미컬 컴퍼니로부터 일반적으로 상업적으로 이용가능하다. 금속이 은일때, 수용성 아미노산 화합물이 일반적으로 은의 화학량론적인 양을 초과하여 존재한다.
다양한 수용성 술폰산은 도금 조성물내에서 사용될 수 있다. 예시적인 술폰산은 전해질에 대하여 위에서 설명된 술폰산 중 어떤 것도 포함한다. 술폰산이 전해질로서 사용될 때, 추가 술폰산이 요구되지 않는다. 일반적으로, 술폰산은 0.1 내지 200 g/L의 양으로 존재한다.
임의로, 도금 조성물은 하나 이상의 추가 성분들을 포함할 수 있다. 이러한 추가 성분은, 브라이트너, 그레인 리파이너, 연성 향상제(ductility enhancer), 변색 방지 작용제, 및 안티-프리즈 작용제(anti-freeze agent)를 포함하지만, 이에 한정되는 것은 아니다. 술폰-함유 화합물은 브라이트너로서 사용될 수도 있다. 상세하게는, 적절한 술폰-함유 화합물은 술폰기 상에 하나 또는 두개의 방향족 고리들을 포함한다. 이러한 방향족 고리들은 니트로, 아미노, 할로, 알킬, 및 금속으로부터 선택된 하나 이상의 치환기에 의해 임의로 치환될 수 있다. 술폰-함유 화합물이 존재할 때, 술폰-함유 화합물은 도금 조성물의 0.001 내지 5 g/L의 양으로 일반적으로 사용된다.
다양한 변색 방지 작용제가 도금 조성물에 임의로 사용될 수 있다. 적절한 변색 방지 작용제(anti-tarnish agent)는, 트리아졸, 벤조트리아졸, 테트라졸, 이미다졸, 벤지미다졸, 및 인다졸을 포함하나, 이에 한정되는 것은 아니다. 일반적으로, 변색 방지 작용제는 (C1-C16)알킬이미다졸 및 아릴이미다졸이다. 예시적인 변색 방지 작용제는, 메틸이미다졸, 에틸이미다졸, 프로필이미다졸, 헥실이미다졸, 데실이미다졸, 언데실이미다졸, 1-페닐이미다졸, 4-페닐이미다졸, 하이드록시벤조트리아졸, 아미노벤조트리아졸, 2-이미다졸카르복살데히드, 벤조트리아졸카르복실산, 2-구아니디노벤지미다졸, 2-아미노인다졸, 클로로벤조트리아졸, 하이드록시에틸벤조트리아졸, 하이드록시에틸이미다졸, 하이드록시벤지미다졸 및 1,2,4-트리아졸을 포함하지만, 이에 한정되는 것은 아니다. 변색 방지의 혼합물은 도금조 내에서 사용될 수 있다. 일반적으로, 변색 방지 작용제가 사용될 때, 이것은 0.005 내지 50 g/L의 양으로 존재한다.
금속 도금 조성물이 비전해질 금속 조성물 또는 이멀전(immersion) 금속 조성물일 때, 환원제가 포함될 수 있다. 다양한 환원제가 이러한 금속 도금 조성물에 대해 당업계에서 공지되어 있다. 이러한 환원제는, 나트륨 하이포포스파이트, 나트륨 하이포포스파이트, 칼륨 하이포포스파이트, 싸이오유레아 및 싸이오유레아 유도체, 히단토인 및 히단토인 유도체, 하이드로퀴논 및 하이드로퀴논 유도체, 레조르시놀, 및 포름알데히드 및 포름알데히드 유도체를 포함하나, 이에 한정되는 것은 아니다. 이러한 환원제는 0.1 내지 40 g/L 또는 1 내지 25 g/L 또는 10 내지 20 g/L의 양으로 사용될 수도 있다.
금속 도금 조성물은 임의로 완충제를 포함할 수 있다. 예시적인 완충제는, 보레이트 버퍼 (예컨대 보락스), 포스페이트 버퍼, 시트레이트 버퍼, 카보네이트버퍼, 및 하이드록사이드 버퍼를 포함하나, 이에 한정되는 것은 아니다. 사용된 버퍼의 양은 원하는 레벨에서 도금 조성물의 pH를 유지하기에 충분한 양이며, 이러한 양은 당업자에게 공지되어 있다.
합금 금속이 임의로 도금 조성물에 추가될 수 있다. 어떠한 적절한 합금 금속도 사용될 수 있다. 이러한 합금 금속은 당업자에게 공지되어 있다.
금속 도금 조성물은 1 내지 14, 상세하게는 1 내지 12, 및 더욱 상세하게는 1 내지 10의 범위의 pH를 가질 수 있다. 금속 도금 동안의 도금 조성물의 작업 온도는 10 내지 100 ℃, 또는 예컨대 20 내지 60 ℃이다. 도금 조성물이 은을 포함할 때, 작업 온도는 일반적으로 10 내지 20 ℃, 및 더욱 상세하게는 15 내지 20 ℃의 범위이다. 칠러(chiller)는 일반적으로 도금 조성물을 상온 아래의 온도에서 유지하기 위하여 사용된다.
제 2 금속층 및 어떤 스트라이크층이 침착된 후에, 그리고 금속을 소성하기 전에, 상변화 레지스트는 유전체로부터 스트리핑된다. 상변화 레지스트는 어떤 적절한 스트리핑 조성물로도 스트리핑될 수 있다. 이러한 스트리퍼는 알카라인계 스트리퍼, 예컨대 나트륨 하이드록사이드, 칼륨 하이드록사이드, 모노에탄올 아민, 콜린, 테트라-메틸 암모늄 하이드록사이드 또는 이들의 혼합물을 포함하나, 이에 한정되는 것은 아니다. 추가적으로, 상변화 레지스트는 열적 스트리핑에 의해 제거 될 수 있다. 열적 스트리핑은 40 내지 50 ℃의 온도에서 수행될 수 있다.
하나 이상의 추가 금속층은 강화를 위해 제 2 금속층상에서 침착될 수 있다. 이러한 추가 금속층은 니켈, 구리, 은 또는 주석일 수 있다. 주석 및 니켈의 혼합물은 주석 클로라이드, 니켈 클로라이드, 암모늄 하이드록사이드, 및 암모늄 플루오라이드를 포함하는 수성 도금조로부터 도금될 수 있다. 주석 니켈 혼합물은 다른 금속층 위로 환경적으로 불활성인 캡으로서의 용도를 발견했다. 더욱이, 최종 금속층이 구리일 때, 은 또는 주석의 스트라이크 코팅은 구리의 산화를 방지시키기 위해 구리 상에서 침착될 수 있다. 이러한 추가 금속층은 종래의 도금조를 사용하여 비전해질, 이멀전, 전해질, 광 보조 또는 광 유도 금속 도금에 의해 침착될 수도 있다. 일반적으로, 이러한 강화된 금속층은 1 내지 10 ㎛의 범위를 가진다. 은 또는 주석의 스트라이크 코팅은 0.01 내지 0.5 ㎛의 범위를 가질 수 있다.
하나 이상의 추가 금속층이 전해질 도금에 의해 침착될 때, 사용된 적용 전위는 넓은 범위의 전류 밀도를 가질 수도 있다. 일반적인 전류 밀도는 0.1 내지 20 A/dm2, 및 더욱 상세하게는 1 내지 10 A/dm2 이다. 특정한 전류 요구 조건은 사용된 웨이퍼의 특정 크기에 의존한다. 사용된 전기 도금 공정은 종래와 같다.
상변화 레지스트는 30% 이상의 복사 에너지의 투과율을 가져, 도핑된 반도체 웨이퍼 상에 금속 도금을 허용한다. 동시에 상변화 레지스트는 유전체 상에 어떠한 백그라운드 도금도 방지하기 위한 도금 레지스트의 역할을 하고, 따라서, 금속 도금은 도핑된 반도체의 선택적으로 원하는 부분으로 제한된다. 금속 도금 공정은 둥 방성이고, 도금된 금속의 두께가 일반적으로 유전체층의 두께보다 크기 때문에, 레지스트는 금속의 측방향 성장을 억제하기 위해 작용하며, 도금된 금속에 의해 광의 어떠한 원치 않는 쉐도잉도 감소시킨다. 이것은 금속 성장으로 인해 도핑된 반도체층 상에 입사광의 손실을 방지한다. 더욱이, 상변화 레지스트는 에치 레지스트로서 기능을 하고, 다수의 종래의 산 및 리소그래픽 공정에서 사용된 버퍼링된 옥사이드 에치와 호환가능하다.
하기의 실시예들은 본 발명의 다양한 양태들을 설명하기 위해 포함되지만, 본 발명의 범위를 제한하도록 의도되는 것은 아니다.
실시예 1
도핑된 모노크리스탈린 실리콘 웨이퍼는 pn-접합부를 가지며 제공된다. 도핑된 모노크리스탈린 실리콘 웨이퍼의 전면 또는 에미터층은 텍스쳐링되고, n++ 도핑된다. 후면은 알루미늄으로 p++ 도핑된다. n++ 도핑된 에미터층과 p++ 도핑된 후면 사이의 영역은 n+ 도핑된다. 도핑된 모노크리스탈린 실리콘 웨이퍼의 전면은 Si3N4 500 nm 두께를 가진 층으로 코팅된다. Si3N4은 반사방지층으로서 기능을 하는 유전체이다.
20중량%의 실가벨® 6100 폴리아미드 레진, 40중량% 이소데실 메타크릴레이트, 35중량% 프로폭실화 네오펜타일 글리콜 디메타크릴레이트, 및 1-하이드록시-사이클로헥실-페닐-케톤 및 2-이소프로필티오크산톤으로 구성된 5중량%의 광 개시제 패키지를 포함하는 상변화 레지스트는 (슈미드로부터 입수 가능) 종래의 잉크 분사 장치에 의해 100 ℃에서 선택적으로 침착되어, 유전체층을 코팅하여 전도성 전류 트랙을 위한 부분의 윤곽을 잡는 패턴을 형성한다. 상변화 레지스트는 각각의 전류 트랙 사이의 거리가 2 mm가 되도록 침착된다. 유전체층상의 상변화 레지스트 코팅은 10 ㎛이다. 상변화 레지스트는 용합 UV 벨트 시스템에 의해 400부터 1600 mJ/cm2까지 경화된다. 레지스트 조성물의 광투과율은 300 nm 이상의 파장 범위에서 91% 보다 큰 것으로 예상된다.
이어서, 도핑된 반도체 웨이퍼는 2 내지 10분 동안 25 ℃에서 40% 플루오르화수소산으로 에칭되어, 상변화 레지스트에 의해 덮히지 않은 Si3N4 유전체의 부분을 에칭하여, n++ 도핑된 에미터층을 노출시킨다. 에칭 공정 동안, 웨이퍼의 알루미늄 후면은 전면에 적용된 것과 동일한 상변화 레지스트에 의해 산 에치로부터 보호된다. 에칭에 의해 에미터층 내에 형성된 전류 트랙은 20 ㎛의 폭 및 0.9 ㎛의 깊이를 가진다. 산 에치가 상변화 레지스트를 에칭하는 것으로 예상되지 않는다. 웨이퍼는 산 에치로부터 제거되고, 탈이온수에 의해 린싱된다.
0.5 ㎛ 두께의 니켈 시드 층은 하기의 표의 조성(formulation)을 가지는 비전해 니켈 도금조에 도핑된 반도체 웨이퍼를 담금으로써 전류 트랙에 침착된다.
성분 양
니켈 메탄 술포네이트로서 니켈 6 g/L
나트륨 하이포포스파이트 25 g/L
말산 20 g/L
젖산 10 g/L
붕산 5 g/L
아세트산 2 g/L
이어서, 전류 트랙은 하기의 표에서 개시된 성분들을 가지는 수성 전기도금 조성물을 사용하여 은의 층과 함께 광 유도 도금에 의해 도금된다.
은 글루코네이트로서 8 g/L 은 2 g/L 엠-니트로벤젠 술폰산
(70%, 칼륨 하이드록사이드 용액에 중화된) 10 g/L 메탄 술폰산 용액 25 g/L 숙신산 아미드
4 g/L 메티오닌 1 mL/L 테고타인 485 (1% 수용액)
20 g/L 보락스 0.1 mL/L 술폰 유도체 (1% 수용액)
20 g/L 숙신산 술파미드
표 2의 은 도금조를 포함하고, 250 와트 램프 및 은 양극이 설치된 도금 셀이 제공된다. 패터닝된 웨이퍼는 도금조 내에 담겨진다. 1 내지 5 A/dm2의 전류 밀도는 방사(irradiation)로 적용된다. 도금은 10 ㎛의 두께를 가지는 은의 전기침착 층이 니켈 시드 층 위에서 얻어질 때까지 수행된다. 은의 백그라운드 도금은 Si3N4 층 상에서 기대되지 않는다.
상변화 레지스트는 3.5% 나트륨 하이드록사이드로 Si3N4 유전체층로부터 스트리핑된다. 웨이퍼는 종래의 오븐에서 600 ℃에서 소성된다.
실시예 2
도핑된 폴리크리스탈린 실리콘 웨이퍼는 pn-접합부를 가지며 제공된다. 도핑된 폴리크리스탈린 실리콘 웨이퍼의 전면 또는 에미터층은 텍스쳐링되고, n++ 도핑된다. 후면은 알루미늄으로 p++ 도핑된다. n++ 도핑된 에미터층과 p++ 도핑된 후면사이의 영역은 n+ 도핑된다. 도핑된 폴리크리스탈린 실리콘 웨이퍼의 전면은 Si3N4 500 nm 두께를 가진 층으로 코팅된다. Si3N4는 반사방지층으로서 기능을 하는 유전체이다.
이어서, 전류 트랙을 위한 패턴이 유전체층 상에 형성된다. 20중량%의 실바클리어® C75V 폴리아미드 왁스, 40중량% 이소데실 메타크릴레이트, 35중량% 트리프로필렌 글리콜 디메타크릴레이트, 및 1-하이드록시-사이클로헥실-페닐-케톤 및 2-이소프로필티오크산톤으로 이루어진 5중량%의 광개시제 패키지를 포함하는 상변화 레지스트는 종래의 스크린 프린팅 공정 및 장치에 의해 선택적으로 침착되어, 유전체층의 부분들을 코팅하여 전류 트랙을 위한 패턴을 형성한다. 각각의 전류 트랙 사이의 거리가 5 mm가 되도록 상변화 레지스트가 침착된다. 유전체층 상의 상변화 레지스트 코팅의 두께는 10 ㎛이다. 이어서 상변화 레지스트는 용합 UV 벨트 시스템에 의해 400 부터 1600 mJ/cm2까지 경화된다. 레지스트의 광투과율은 300 nm 이상의 파장 범위 내에서 91%보다 큰 것으로 예상된다.
이어서 도핑된 폴리크리스탈린 실리콘 웨이퍼는 25 ℃에서 2 내지 10분 동안 40% 수성 플루오르화수소산 에치에 담겨져, n++ 도핑된 에미터층을 노출시키도록 상변화 레지스트에 의해 덮히지 않은 Si3N4 유전체의 부분들을 에칭하여 제거한다. 웨이퍼의 알루미늄 후면은 전면 상에서와 동일한 상변화 레지스트에 의해 산 에치로부터 보호된다. 에칭에 의해 에미터층에 형성된 전류 트랙은 20 ㎛ 폭 및 0.9 ㎛ 깊이를 가진다. 플루오르화수소산 에치가 상변화 레지스트를 에칭하여 제거하는 것으로 예상되지 않는다. 웨이퍼는 산 에치로부터 제거되고, 탈이온수에 의해 린싱된다. 0.1 ㎛ 두께의 팔라듐 금속의 시드 층은 (메사추세츠 말보르 롬앤하스 일렉트로닉 머티리얼스 LLC로부터 입수 가능한) 팔라데프TM BP 자체촉매(autocatalytic) 공정을 사용하여 전류 트랙에 침착된다.
이어서 전류 트랙의 팔라듐 시드 층은 (롬앤하스 일렉트로닉 머티리얼스 LLC로부터 입수 가능한) 카파 글림TM Cu-펄스 구리 도금조를 사용하여 구리로 광 유도 도금에 의해 도금된다. 광원은 250 와트 램프이고, 전류 밀도는 1 내지 5 Amps/dm2이다. 도금은 10 ㎛의 두께를 가지는 구리의 전기침착된 층이 팔라듐 시드 층 위에서 얻어질 때까지 수행된다. 구리의 백그라운드 도금은 Si3N4 층 상에서 예상되지 않는다.
주석의 스트라이크층은 구리 상에서 침착되어, 산화로부터 이것을 보호한다. 250 와트 램프는 광원의 역할을 한다. 주석 도금은 1 내지 5 Amps/dm2에서 수행된다. 스트라이크층은 0.1 ㎛ 두께를 가진다.
이어서 상변화 레지스트는 0.5% 칼륨 하이드록사이드를 가진 Si3N4 유전체층으로부터 스트리핑된다. 레지스트가 유전체로부터 스트리핑된 후에, 웨이퍼는 종래 오븐에서 700 ℃에서 소성된다.
실시예 3
도핑된 모노크리스탈린 실리콘 웨이퍼는 pn-접합부를 가지며 제공된다. 도핑된 모노크리스탈린 실리콘 웨이퍼의 전면 또는 에미터층은 텍스쳐링되고, n++ 도핑된다. 후면은 알루미늄으로 p++ 도핑된다. n++ 도핑된 에미터층과 p++ 도핑된 후면사이의 영역은 n+ 도핑된다. 도핑된 모노크리스탈린 실리콘 웨이퍼의 전면은 Si3N4 500 nm 두께를 가진 층으로 코팅된다. Si3N4은 반사방지층으로서 기능을 하는 유전체이다.
이어서 전류 트랙을 위한 패턴은 유전체층 상에서 형성된다. 10중량%의 폴리아미드 레진, 10중량%의 파라핀 왁스, 40중량% 스테아릴 아크릴레이트, 35중량% 1,6-헥산디올 디아크릴레이트, 및 1-하이드록시-사이클로헥실-페닐-케톤 및 2-이소프로필티오크산톤으로 이루어진 5중량%의 광개시제 패키지를 포함하는 상변화 레지스트는, (옥토멕®으로부터 입수 가능) 옥토멕 M3D® 에어로졸 분사 침착 시스템에 의해 80 ℃에서 선택적으로 침착되어, 유전체층의 부분들을 코팅하여, 전류 트랙에 대한 패턴을 형성한다. 상변화 레지스트는 각각의 전류 트랙 사이의 거리가 3 mm가 되도록 침착된다. 상변화 레지스트는 10 ㎛의 두께로 유전체층 상에서 침착된다. 이어서, 레지스트는 400부터 1600 mJ/cm2까지 용합 UV 벨트 시스템에 의해 경화된다. 상변화 레지스트의 광투과율은 300 nm 이상의 파장 범위에서 91%보다 큰 것으로 예상된다.
이어서 레지스트로 코팅되지 않은 Si3N4 유전체층은 n++ 도핑된 에미터층의 부분들을 노출시키도록 에칭되어 제거된다. 에칭은 2 내지 10분 동안 25 ℃에서 40% 플루오르화수소산 에치로 수행되어, 에미터층 내에서 20 ㎛ 폭 및 0.5 ㎛ 깊이의 전류 트랙을 형성하도록 한다. 산 에치는 레지스트를 에칭하여 제거하는 것으로 예상되지 않는다. 웨이퍼의 알루미늄 후면은 웨이퍼 전면에 적용된 것과 동일한 레지스트에 의해 산 에치로부터 또한 보호된다. 전류 트랙은 비전해 니켈로 도금되어 0.1 ㎛ 두께의 니켈 시드 층을 형성한다. 니켈은 (롬앤하스 일렉트로닉 머티리얼스 LLC로부터 입수 가능한) 니플레이트TM 600 미드-포스포러스 비전해 니켈 도금조를 사용하여 침착된다.
이어서 니켈 시드 층은 은 10 ㎛ 두께를 가진 층으로 코팅된다. 엔라이트TM 600 실버 도금조는 광 유도 도금에 의해 은을 침착시키기 위해 사용된다. 도금조의 pH 범위는 9 내지 12이다. 도금조의 온도는 25 내지 35 ℃에서 유지된다. 은 도금조를 포함하고 250 와트 램프 및 은 양극이 설치된 도금 셀이 제공된다. 웨이퍼는 도금조 내에 담겨진다. 1 내지 5 A/dm2의 전류 밀도는 방사에 적용된다. 도금은 은의 원하는 두께가 달성될 때까지 계속된다. 은의 백그라운드 도금은 유전체층 상에서 예상되지 않는다.
상변화 레지스트는 열적 스트리핑에 의해 Si3N4 유전체로부터 스트리핑된다. 열적 스트리핑은 50 ℃의 온도에서, 종래의 오븐에서 수행된다. 금속화된 웨이퍼는 이어서 종래 오븐에서 800 ℃에서 소성된다.

Claims (10)

  1. a) n 도핑된 전면 및 p 도핑된 후면을 포함하는 도핑된 반도체, 및 상기 도핑된 반도체의 상기 n 도핑된 전면을 덮는 유전체층을 제공하는 단계;
    b) 상기 유전체층 위에 30% 이상의 광 투과율을 가진 상변화 레지스트를 선택적으로 침착시켜, 상기 유전체층 상에 패턴을 형성하는 단계;
    c) 상기 상변화 레지스트로 덮히지 않은 상기 유전체층의 부분들을 에칭하여, 상기 도핑된 반도체의 상기 n 도핑된 전면의 부분들을 노출시키는 단계;
    d) 상기 도핑된 반도체의 상기 n 도핑된 전면의 상기 노출된 부분들 상에 금속 시드 층을 침착시키는 단계; 및
    e) 광 유도 도금에 의해 상기 금속 시드 층 상에 금속층을 침착시키는 단계를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 상변화 레지스트는 하나 이상의 왁스를 포함하는 방법.
  3. 제 1 항에 있어서,
    상기 상변화 레지스트는 하나 이상의 폴리아미드 레진을 포함하는 방법.
  4. 제 1 항에 있어서,
    에칭은 산 또는 버퍼링된 옥사이드로 수행되는 방법.
  5. 제 1 항에 있어서,
    상기 상변화 레지스트는 잉크 분사, 에어로졸 스프레이, 스크린 프린팅 또는 리소그래피에 의해 선택적으로 침착되는 방법.
  6. 제 1 항에 있어서,
    상기 금속 시드 층은 니켈, 팔라듐 또는 은인 방법.
  7. 제 1 항에 있어서,
    상기 금속층은 구리 또는 은인 방법.
  8. 제 1 항에 있어서, 상기 방법은
    상기 상변화 레지스트를 경화시키는 단계를 더 포함하는 방법.
  9. 제 1 항에 있어서, 상기 방법은
    상기 상변화 레지스트를 스트리핑하는 단계를 더 포함하는 방법.
  10. 제 1 항에 있어서,
    상기 상변화 레지스트는 액체, 반-고체 또는 겔로서 침착되는 방법.
KR1020090070057A 2008-07-31 2009-07-30 백그라운드 도금을 방지하는 방법 KR101567783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13747708P 2008-07-31 2008-07-31
US61/137,477 2008-07-31

Publications (2)

Publication Number Publication Date
KR20100014158A KR20100014158A (ko) 2010-02-10
KR101567783B1 true KR101567783B1 (ko) 2015-11-11

Family

ID=41328612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070057A KR101567783B1 (ko) 2008-07-31 2009-07-30 백그라운드 도금을 방지하는 방법

Country Status (6)

Country Link
US (1) US9206520B2 (ko)
EP (1) EP2157209B1 (ko)
JP (1) JP5173956B2 (ko)
KR (1) KR101567783B1 (ko)
CN (1) CN101667606B (ko)
TW (1) TWI403621B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110253545A1 (en) * 2010-04-19 2011-10-20 International Business Machines Corporation Method of direct electrodeposition on semiconductors
JP5830323B2 (ja) 2010-09-21 2015-12-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 半導体上からホットメルトエッチングレジストを剥離する改良された方法
JP5854727B2 (ja) * 2010-09-21 2016-02-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ シアン化物を含まない銀電気めっき液
EP2463410B1 (en) * 2010-12-13 2018-07-04 Rohm and Haas Electronic Materials LLC Electrochemical etching of semiconductors
KR101113068B1 (ko) 2010-12-30 2012-02-15 (주)지오데코 광 유도 플레이팅을 이용한 태양전지 전극 형성방법
DE102011010306A1 (de) * 2011-02-03 2012-08-09 Rena Gmbh Verfahren zur Herstellung einer kristallinen Siliziumsolarzelle unter Vermeidung unerwünschter Metallabscheidungen
CN102168290B (zh) * 2011-04-08 2012-10-17 哈尔滨工业大学 无氰镀银电镀液及其制备方法和电镀方法
JP5996244B2 (ja) * 2011-04-19 2016-09-21 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 半導体上の銅のめっき
US8969122B2 (en) * 2011-06-14 2015-03-03 International Business Machines Corporation Processes for uniform metal semiconductor alloy formation for front side contact metallization and photovoltaic device formed therefrom
DE102011051707A1 (de) * 2011-07-08 2013-01-10 Schott Solar Ag Verfahren zum Herstellen einer Solarzelle
KR101449942B1 (ko) * 2012-01-17 2014-10-17 주식회사 호진플라텍 전기도금 및 광 유도 도금을 병행하는 태양전지 기판용 도금장치 및 도금 방법
US20130264214A1 (en) * 2012-04-04 2013-10-10 Rohm And Haas Electronic Materials Llc Metal plating for ph sensitive applications
JP5472950B2 (ja) * 2012-06-19 2014-04-16 Ｊｅインターナショナル株式会社 マスキング剤および表面処理基材の製造方法
US20140008234A1 (en) * 2012-07-09 2014-01-09 Rohm And Haas Electronic Materials Llc Method of metal plating semiconductors
EP2709160B1 (en) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
US9379258B2 (en) 2012-11-05 2016-06-28 Solexel, Inc. Fabrication methods for monolithically isled back contact back junction solar cells
WO2014137283A1 (en) * 2013-03-05 2014-09-12 Trina Solar Energy Development Pte Ltd Method of fabricating a solar cell
CN103397355A (zh) * 2013-07-19 2013-11-20 哈尔滨工业大学 可用于高速电镀的无氰电镀银镀液及电镀工艺
US9312042B2 (en) * 2013-09-27 2016-04-12 Sunpower Corporation Metal seed layer for solar cell conductive contact
US9622353B2 (en) 2014-05-31 2017-04-11 Rohm And Haas Electronic Materials Llc Imaging on substrates with alkaline strippable UV blocking compositions and aqueous soluble UV transparent films
EP2950144B1 (en) 2014-05-31 2016-12-14 Rohm and Haas Electronic Materials LLC Imaging process on substrates with aqueous alkaline soluble uv blocking compositions and aqueous soluble uv transparent films
US9960302B1 (en) 2016-10-18 2018-05-01 Tesla, Inc. Cascaded photovoltaic structures with interdigitated back contacts
US10937915B2 (en) 2016-10-28 2021-03-02 Tesla, Inc. Obscuring, color matching, and camouflaging solar panels
US10381973B2 (en) 2017-05-17 2019-08-13 Tesla, Inc. Uniformly and directionally colored photovoltaic modules
US10985688B2 (en) 2017-06-05 2021-04-20 Tesla, Inc. Sidelap interconnect for photovoltaic roofing modules
US10734938B2 (en) 2017-07-21 2020-08-04 Tesla, Inc. Packaging for solar roof tiles
US10857764B2 (en) 2017-07-25 2020-12-08 Tesla, Inc. Method for improving adhesion between glass cover and encapsulant for solar roof tiles
US10978990B2 (en) 2017-09-28 2021-04-13 Tesla, Inc. Glass cover with optical-filtering coating for managing color of a solar roof tile
US10454409B2 (en) 2018-02-02 2019-10-22 Tesla, Inc. Non-flat solar roof tiles
DE102018202513B4 (de) * 2018-02-20 2023-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren zur Metallisierung eines Bauelements
US10862420B2 (en) 2018-02-20 2020-12-08 Tesla, Inc. Inter-tile support for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
CN110651428B (zh) 2018-03-01 2023-01-31 特斯拉公司 用于封装光伏屋顶瓦片的系统和方法
US11431279B2 (en) 2018-07-02 2022-08-30 Tesla, Inc. Solar roof tile with a uniform appearance
US11082005B2 (en) 2018-07-31 2021-08-03 Tesla, Inc. External electrical contact for solar roof tiles
US11245354B2 (en) 2018-07-31 2022-02-08 Tesla, Inc. Solar roof tile spacer with embedded circuitry
US11245355B2 (en) 2018-09-04 2022-02-08 Tesla, Inc. Solar roof tile module
US11581843B2 (en) 2018-09-14 2023-02-14 Tesla, Inc. Solar roof tile free of back encapsulant layer
US11431280B2 (en) 2019-08-06 2022-08-30 Tesla, Inc. System and method for improving color appearance of solar roofs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004190140A (ja) 2002-12-06 2004-07-08 Alstom Technology Ltd 局部的なＭＣｒＡｌＹコーティングを付着させる方法
JP2006207681A (ja) 2005-01-27 2006-08-10 Ntn Corp 動圧発生部の形成方法
JP2008057035A (ja) 2006-06-05 2008-03-13 Rohm & Haas Electronic Materials Llc めっき方法
JP2008153301A (ja) 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置の製造装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1052392A (en) 1973-12-20 1979-04-10 John Blachford Amide waxes
JPS55118680A (en) * 1979-03-02 1980-09-11 Motorola Inc Electrically plating method
US4217183A (en) 1979-05-08 1980-08-12 International Business Machines Corporation Method for locally enhancing electroplating rates
US4251327A (en) * 1980-01-14 1981-02-17 Motorola, Inc. Electroplating method
US4349583A (en) 1981-07-28 1982-09-14 International Business Machines Corporation Laser enhanced maskless method for plating and simultaneous plating and etching of patterns
US4420365A (en) 1983-03-14 1983-12-13 Fairchild Camera And Instrument Corporation Formation of patterned film over semiconductor structure
JPS61179884A (ja) * 1985-02-05 1986-08-12 Mitsubishi Electric Corp 選択的化学加工装置
US4767489A (en) 1987-03-25 1988-08-30 Pc Proto, Inc. Computer aided printer-etcher
US4816549A (en) 1988-01-11 1989-03-28 Union Camp Corporation Toluene soluble polyamide resin from polymerized fatty acid and 1,2-diamino cyclohexane
JPH01259532A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 光照射めっき方法及び装置
NL8802047A (nl) 1988-08-18 1990-03-16 Philips Nv Werkwijze voor het selectief op een substraat aanbrengen van een metaal uit de vloeistoffase met behulp van een laser.
EP0408499A3 (en) 1989-07-13 1992-08-19 Ciba-Geigy Ag Method of conditioning organic pigments
US5011565A (en) * 1989-12-06 1991-04-30 Mobil Solar Energy Corporation Dotted contact solar cell and method of making same
JPH05285510A (ja) * 1992-04-10 1993-11-02 Nippon Steel Corp 圧延用ダルロールの製造方法
JP3170174B2 (ja) * 1995-04-18 2001-05-28 日本ゼオン株式会社 ポリイミド系樹脂組成物
US5645632A (en) 1996-02-14 1997-07-08 Union Camp Corporation Diesters of polymerized fatty acids useful in formulating hot-melt inks
US5783657A (en) 1996-10-18 1998-07-21 Union Camp Corporation Ester-terminated polyamides of polymerized fatty acids useful in formulating transparent gels in low polarity liquids
JPH09187697A (ja) * 1996-12-02 1997-07-22 Nagoya Yuka Kk マスキング材
US5981680A (en) 1998-07-13 1999-11-09 Dow Corning Corporation Method of making siloxane-based polyamides
US6268466B1 (en) 1999-01-04 2001-07-31 Arizona Chemical Company Tertiary amide terminated polyamides and uses thereof
JP4370668B2 (ja) * 2000-03-29 2009-11-25 Ｊｓｒ株式会社 メッキ造形物製造用ポジ型感放射線性樹脂組成物およびメッキ造形物の製造方法
US6492458B1 (en) 2000-05-16 2002-12-10 Arizona Chemical Company Polyalkyleneoxydiamine polyamides useful for formulating inks for phase-change jet printing
JP2002175837A (ja) 2000-12-06 2002-06-21 Nisshinbo Ind Inc 高分子ゲル電解質及び二次電池並びに電気二重層キャパシタ
US6399713B1 (en) 2001-01-24 2002-06-04 Arizona Chemical Company Hydrocarbon-terminated polyether-polyamide block copolymers and uses thereof
US6870011B2 (en) 2001-01-24 2005-03-22 Arizona Chemical Company Hydrocarbon-terminated polyether-polyamide block copolymers and uses thereof
US6552160B2 (en) 2001-05-14 2003-04-22 Arizona Chemical Company Ester-terminated poly(ester-amides) useful for formulating transparent gels in low polarity fluids
US20030070579A1 (en) 2001-10-01 2003-04-17 Hong Le Hoa Preformed thermoplastic pavement marking construction
DK1453885T3 (da) 2001-12-13 2009-12-07 Arizona Chem Vandige suspensioner indeholdende polymeriserede fedtsyrebaserende polyamider
US6835768B2 (en) 2002-08-28 2004-12-28 Xerox Corporation Wax dispersions and process thereof
US6956099B2 (en) 2003-03-20 2005-10-18 Arizona Chemical Company Polyamide-polyether block copolymer
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7208253B2 (en) 2004-02-12 2007-04-24 Xerox Corporation Toner composition
US7229745B2 (en) 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
US7288469B2 (en) 2004-12-03 2007-10-30 Eastman Kodak Company Methods and apparatuses for forming an article
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
CA2602220C (en) 2005-03-29 2013-12-17 Arizona Chemical Company Compostions containing fatty acids and/or derivatives thereof and a low temperature stabilizer
US7341941B2 (en) 2005-08-19 2008-03-11 Texas Instruments Incorporated Methods to facilitate etch uniformity and selectivity
US20090139868A1 (en) * 2007-12-03 2009-06-04 Palo Alto Research Center Incorporated Method of Forming Conductive Lines and Similar Features
WO2009094570A2 (en) * 2008-01-24 2009-07-30 Applied Materials, Inc. Plating through tunnel dielectrics for solar cell contact formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004190140A (ja) 2002-12-06 2004-07-08 Alstom Technology Ltd 局部的なＭＣｒＡｌＹコーティングを付着させる方法
JP2006207681A (ja) 2005-01-27 2006-08-10 Ntn Corp 動圧発生部の形成方法
JP2008057035A (ja) 2006-06-05 2008-03-13 Rohm & Haas Electronic Materials Llc めっき方法
JP2008153301A (ja) 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置の製造装置

Also Published As

Publication number Publication date
EP2157209A3 (en) 2014-05-07
EP2157209B1 (en) 2014-10-22
KR20100014158A (ko) 2010-02-10
JP2010070849A (ja) 2010-04-02
US9206520B2 (en) 2015-12-08
CN101667606B (zh) 2013-02-13
TW201016899A (en) 2010-05-01
US20100029077A1 (en) 2010-02-04
JP5173956B2 (ja) 2013-04-03
EP2157209A2 (en) 2010-02-24
CN101667606A (zh) 2010-03-10
TWI403621B (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
KR101567783B1 (ko) 백그라운드 도금을 방지하는 방법
JP5301115B2 (ja) めっき方法
EP2290128B1 (en) Enhanced method of forming nickel silicides
EP2141750B1 (en) Method of light induced plating on semiconductors
KR101582505B1 (ko) 백그라운드 도금을 저지하는 방법
TWI538042B (zh) 用以改善金屬黏附之活化製程
KR20150127804A (ko) 반도체 상의 구리 도금

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee