KR101582505B1 - 백그라운드 도금을 저지하는 방법 - Google Patents

백그라운드 도금을 저지하는 방법 Download PDF

Info

Publication number
KR101582505B1
KR101582505B1 KR1020090023145A KR20090023145A KR101582505B1 KR 101582505 B1 KR101582505 B1 KR 101582505B1 KR 1020090023145 A KR1020090023145 A KR 1020090023145A KR 20090023145 A KR20090023145 A KR 20090023145A KR 101582505 B1 KR101582505 B1 KR 101582505B1
Authority
KR
South Korea
Prior art keywords
metal
plating
wafer
silver
acid
Prior art date
Application number
KR1020090023145A
Other languages
English (en)
Other versions
KR20090100305A (ko
Inventor
게리 햄
데이비드 엘. 쟈크
칼 제이. 콜란젤로
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Publication of KR20090100305A publication Critical patent/KR20090100305A/ko
Application granted granted Critical
Publication of KR101582505B1 publication Critical patent/KR101582505B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/46Electroplating: Baths therefor from solutions of silver
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated
    • C25D17/08Supporting racks, i.e. not for suspending
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/028Electroplating of selected surface areas one side electroplating, e.g. substrate conveyed in a bath with inhibited background plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

산화제를 사용하여 반도체 기판의 백그라운드 도금을 저지하는 방법이 개시된다.

Description

백그라운드 도금을 저지하는 방법 {METHOD OF INHIBITING BACKGROUND PLATING}
본 발명은 반도체의 백그라운드 도금을 저지하는 방법에 관한 것이다. 특히, 본 발명은 산화제를 사용하여 반도체의 백그라운드 도금을 저지하는 것에 관한 것이다.
도금을 원하지 않는 워크피스 부위의 도금은 종종 백그라운드 도금으로 불리운다. 이러한 백그라운드 도금은 종종 예를 들면, 도금된 고 정밀도 전기 부품의 제작시에 선택 도금이 요구되는 워크피스의 기능 또는 심미감에 지장을 초래한다. 이러한 백그라운드 도금은 워크피스의 전기적 단락, 및 워크피스가 사용되는 전기 장치의 기능 장애를 유발할 수 있다. 또한, 백그라운드 도금은 또한 도금 재료의 폐기물을 초래한다. 이러한 폐기물은 공정 원가 및 최종 제품 원가를 증대시킨다. 원가 상승은 도금된 특정 금속이 귀금속, 예컨대 금, 은, 백금 또는 팔라듐인 경우에는 꽤 상당할 것이다. 백그라운드 도금 부위의 금속 회수가 바람직하고 실용적인 경우에도, 금속 회수는 최종 제품을 제작하기 위한 전체 공정의 복잡성 및 비용을 증대시킨다.
다수의 통상적인 선택 도금 방법은 다수의 단계를 필요로 한다. 예를 들면, 도금을 원하지 않는 워크피스의 부위를 커버하도록 솔리드 마스크가 사용되는 경우에는, 마스크가 워크피스에 사용된 다음에, 워크피스가 선택적으로 도금되어, 마스크가 스트리핑된다. 그러나, 마스크의 제조, 사용 및 워크피스로부터의 마스크의 스트리핑과 관련된 비용 및 복잡성이 발생한다. 또한, 솔리드 마스크는 반드시 사용하기가 용이하거나 가능하지 않으며, 반드시 워크피스로부터 제거되지 않는다. 이는 마스크되기를 원하는 워크피스 부위에 도달하기 어렵거나 가까이하기 어려운 경우에 그렇다. 이러한 워크피스의 일례로는 전도체 또는 반도체 재료를 코팅하는 유전체층의 흠, 금 또는 핀홀이 백그라운드 도금 부위인 광기전 장치이다. 이러한 결함이 작아서, 부위에 마스크를 사용하는 것은 비실용적이다. 또한, 결함은 종종 이들의 현미경적 크기 때문에 육안으로 보이지 않으며, 작업자는 통상 금속이 도금된 후까지 결함을 알아 차리지 못하므로, 얻어진 제품은 상용으로 부적합하다.
광기전 장치, 예컨대 태양 전지는 종종 단일 큰 PN 접합부를 형성하는 반도체 웨이퍼를 포함한다. 이러한 접합부에 입사하는 전자 방사선, 예컨대 일광은 장치에 전기 캐리어를 생성시키고 전류를 발생시키며, 이는 수집되어 외부 회로로 전달된다. 발생된 전류는 대략 입사 방사선에 비례한다. PN 접합부의 2개의 면과 옴 접촉하고 있는 금속 패턴은 전류를 수집한다. 이러한 금속 패턴은 발생된 전류의 저항 손실을 최소화하는 저 저항 경로를 제공해야 한다. 금속 패턴은 입사 방사 에너지, 즉, 전류 발생 목적을 위해 손실된 에너지를 블록하는 표면적을 최소화하도록, 이의 물리적 범위로, 특히 장치의 앞면에서 제한되어야 한다. 전형적으 로, 앞면 금속 패턴은 좁은 고 전도성 재료의 스트립을 포함한다. 전도체 재료의 좁은 스트립 사이에는 얇은 유전체 코팅이 도핑된 반도체 재료, 예컨대 도핑된 실리콘이 있다. 유전체층은 5 ㎛ 내지 20 ㎛의 범위일 수 있다. 이러한 유전체층은 태양 전지의 반사방지층으로서 기능할 수 있다. 이러한 유전체의 예로는 이산화규소 및 질화규소가 있다.
광기전 장치의 제조시에, 유전체층은 장치에 금속 패턴을 형성하기 전에 도핑된 반도체 재료에 형성된다. 유전체층의 형성은 통상적인 방법, 예컨대 화학 증착 또는 물리 증착에 의해 행해질 수 있다. 일단 유전체층이 침착되면, 패턴은 통상적인 이미징 방법에 의해 형성되고, 금속은 도전성을 띠도록 통상적인 방법을 이용하여 패턴에 침착된다. 패턴의 금속화 시에, 원하지 않는 백그라운드 도금은 유전체층의 결함으로 인해 발생되어, 상용으로 적합하지 않는 제품을 가져올 수 있다. 상술한 바와 같이, 이러한 결함은 통상 금속화 후까지 눈에 띄지 않는다.
결함, 예컨대 크랙, 흠 또는 핀홀은 반도체의 도핑된 이미터층을 노출시키며, 백그라운드 도금 부위로서 작용하므로, 원하는 선택 도금을 손상시킨다. 이러한 결함은 제조 공정의 하나 이상의 단계 및 유전체층의 취약성 및 얇음으로 인한 반도체의 핸들링시에 일어나는 것으로 여겨진다. 다수가 현미경적 크기로서 결함이 작기 때문에, 백그라운드 도금 문제를 처리하기 위해 통상적인 솔리드 마스크를 사용하는 것은 비실용적이다. 따라서, 반도체의 백그라운드 도금을 처리하는 마스크리스 방법이 필요하다.
미국 특허 제4,217,183호는 집적회로 및 회로기판에 사용되는 웨이퍼 칩의 금속화에 있어서의 전도성 표면, 예컨대 캐소드의 백그라운드 도금을 최소화하는 마스크리스 방법을 개시한다. 캐소드는 금속, 광전도체, 또는 절연체와 전도체의 복합 구조체일 수 있다. 상기 특허는 니켈 또는 구리 전해액 중에 캐소드 및 애노드를 배치하고, 전해액을 통해 도금을 원하는 캐소드의 선택 영역에 예컨대, 아르곤 레이저를 사용한 에너지 빔을 집중시키며, 캐소드와 애노드 사이의 전위를 안정시키는 것을 개시한다. 상기 특허가 백그라운드 도금을 최소화하는 마스크리스 방법을 개시하고 있지만, 이러한 방법은 여전히 반도체의 유전체층의 결함으로 인한 백그라운드 도금을 처리하기에 적합하지 않을 수 있다. 통상, 결함은 육안으로 관찰될 수 없다. 따라서, 결함을 피하는 것을 시도면서 에너지 빔을 선택 사용하는 것은 비실용적일 것이다. 또한, 에너지 빔을 다이렉트하기 위한 패턴이 유전체를 제외한 워크피스에 형성되는 경우에도, 빔으로부터의 충분한 에너지는 유해한 백그라운드 도금을 초래하는 패턴을 갖는 주변부의 유전체층의 현미경적 결함과 오버랩될 수 있다.
따라서, 반도체의 유전체 결함의 백그라운드 도금을 저지하는 방법이 업계에 요구된다.
전도성 버스바 및 집전 라인용 전도성 패턴, 및 반도체 앞면의 전도성 패턴 사이의 공간을 코팅하는, 하나 이상의 결함을 포함하는 유전체층을 포함하는 반도체를 제공하고; 적어도 하나 이상의 결함을 갖는 유전체층을 하나 이상의 산화제와 접촉시키며; 전도성 패턴에 금속층을 선택적으로 침착시키는 것을 포함하는 방법이 제공된다.
유전체층의 백그라운드 도금은 시판용으로 허용불가능한 제품을 초래한다. 불행히도, 이러한 유전체층의 결함은 통상 이들의 현미경적 크기 때문에 육안으로 관찰할 수 없으므로, 다수의 통상적인 방법, 예컨대 마스킹은 상기 문제를 처리함에 있어서 실용적이지 못하다. 게다가, 다수의 통상적인 비마스킹 방법은 마찬가지로 결함의 현미경적 크기 때문에 적합하지 않을 수 있다. 작업자는 통상 유전체층의 백그라운드 도금이 용이하게 관찰될 수 있는 금속화 후까지 결함을 알아 차리지 못한다. 불행히도, 유전체층으로부터 원하지 않는 도금을 제거하는 상업적으로 실용적인 방법이 존재하지 않으며, 얻어진 제품은 상용으로 적합하지 않다.
전도성 패턴의 금속화 이전에 적어도 유전체층에 하나 이상의 산화제를 사용하면, 원하지 않는 백그라운드 도금을 저지하여, 상업적으로 실용적인 제품이 산출 된다. 산화제는 기체 또는 액체 형태로 사용될 수 있으며, 결함 부위뿐만 아니라, 유전체 전체에도 사용되어야 한다. 따라서, 작업자는 결함 위치나 반도체가 이러한 결함을 갖는 위치를 알 필요가 없지만, 제조 공정 시에 모든 반도체를 처리하는 방법을 사용할 수 있으므로, 시판용으로 허용가능한 반도체를 제공하기 위한 신속하고도 효과적인 방법을 제공한다.
본 명세서를 통해 사용된 용어 "도금"은 문장의 전후관계에 따라, 예컨대 전기 도금 또는 무전해 도금에 의한 금속층의 침착을 말한다. "침착" 및 "도금"은 본 명세서를 통해 교호적으로 사용된다. 부정관사 "a" 및 "an"은 단수 및 복수를 포함하도록 사용된다. 용어 "선택적으로 침착되는"은 금속 침착이 백그라운드 도금의 저지와 함께 기판 상의 특정한 원하는 영역에 일어나는 것을 말한다. 하기 약어는 문맥상 명백히 지시하지 않는 한, 하기 의미를 갖는다: ℃ = 섭씨 온도; g = 그램; mL = 밀리리터; L = 리터; A = 암페어; dm = 데시미터; ㎛ = 마이크로미터; nm = 나노미터; min. = 분; sec. = 초; UV = 자외선; slpm = 분당 표준 리터 (standard liters per minute); lpm = 분당 리터 (liters per minute); torr = 1 mmHg = 133.322368 파스칼; ppm = 백만분의 1; 및 ISSG = 인시츄 (in situ) 증기 발생. 모든 비율 및 비는 달리 지시하지 않는 한, 중량으로 나타낸 것이다. 모든 범위는 이러한 수치 범위가 부득이 합계 100%가 되는 경우를 제외하고는 임의의 순서로 포함되고 조합가능하다.
하나 이상의 산화제를 적어도 유전체층에 사용함으로써 반도체의 유전체층의 백그라운드 도금을 저지하는 방법은 각종 광기전 장치, 예를 들면, 태양 전지와 함 께 사용될 수 있다. 이러한 광기전 장치는 통상 반도체 기판, 예컨대 반도체 웨이퍼를 사용하여 생산된다. 일실시형태에 있어서, 태양 전지는 단결정 또는 다결정 또는 비결정질 실리콘 웨이퍼로 구성된다. 다른 실시형태에 있어서, 태양 전지는 다결정 실리콘 웨이퍼로 구성된다. 하기 설명이 실리콘 웨이퍼에 관한 것이지만, 다른 적절한 반도체 웨이퍼, 예컨대 갈륨-비소, 실리콘-게르마늄, 및 게르마늄도 사용될 수 있다. 실리콘 웨이퍼가 사용되는 경우에는, 이들은 통상 p형 베이스 도핑을 갖는다.
웨이퍼는 형상이 원형, 정사각형 또는 직사각형일 수 있거나, 다른 적절한 형상일 수 있다. 이러한 웨이퍼는 다양한 치수를 가질 수 있다. 예를 들면, 원형 웨이퍼는 직경이 150 nm, 200 nm, 300 nm, 400 nm 이상일 수 있다.
웨이퍼 뒷면은 금속화된다. 뒷면 전체는 금속 코팅될 수 있거나, 뒷면의 일부는 예컨대, 그리드를 형성하도록 금속 코팅될 수 있다. 이러한 뒷면 금속화는 각종 기술에 의해 제공될 수 있으며, 웨이퍼 앞면의 금속화 이전에 행해질 수 있거나, 웨이퍼 앞면의 금속화와 동시에 행해질 수 있다. 일실시형태에 있어서, 금속 코팅은 전도성 페이스트, 예컨대 은 함유 페이스트, 알루미늄 함유 페이스트 또는 은 및 알루미늄 함유 페이스트의 형태로 뒷면에 사용된다. 이러한 전도성 페이스트는 통상 글래스 매트릭스 및 유기 바인드에 매입된 전도성 입자를 포함한다. 전도성 페이스트는 각종 기술, 예컨대 스크린 프린팅에 의해 웨이퍼에 사용될 수 있다. 페이스트가 사용된 후에, 유기 바인더를 제거하도록 소성된다. 알루미늄을 함유하는 전도성 페이스트가 사용되는 경우에는, 알루미늄은 부분적으로 웨이퍼 뒷 면에 확산되거나, 은을 함유하는 페이스트에 사용되는 경우에는, 은과 함금될 수 있다. 이러한 알루미늄 함유 페이스트의 사용으로 저항 접촉을 개선시킬 수 있고, "p+" 도프 영역을 제공할 수 있다. 사전에 알루미늄 또는 붕소를 사용하고, 계속해서 상호확산에 의해 고 농도 도프 "p+"형 영역도 형성될 수 있다. 일실시형태에 있어서, 알루미늄 함유 페이스트는 뒷면에 사용되어, 뒷면 금속 코팅의 사용 전에 소성될 수 있다. 소성된 알루미늄 함유 페이스트로부터의 잔류물은 임의로 뒷면 금속 코팅의 사용 이전에 제거될 수 있다. 다른 실시형태에 있어서, 시드층은 웨이퍼 뒷면에 침착될 수 있고, 금속 코팅은 무전해 또는 전해 도금에 의해 시드층에 침착될 수 있다. 이러한 웨이퍼 뒷면의 시드층의 금속 침착은 본 발명을 이용하여 웨이퍼 앞면에 금속 침착과 동시에 행해질 수 있다.
웨이퍼 앞면은 반사를 감소시키는 개선된 광입사 형상을 표면에 부여하기 위해 결정 배향된 텍스처 에칭될 수 있다. 반도체 접합부를 생성하도록, 인 확산 또는 이온 주입이 웨이퍼 앞면에 일어나서, n-도프 영역을 형성하고, PN 접합부를 갖는 웨이퍼를 제공한다. n-도프 영역은 이미터층으로서 명명될 수 있다.
유전체층은 웨이퍼 앞면 또는 이미터층에 가해진다. 이러한 유전체층은 보호층 및 반사방지층으로서 작용할 수 있다. 적절한 유전체층은 산화규소층, 예컨대 SiOx, 질화규소층, 예컨대 Si3N4, 산화규소층과 질화규소층의 조합 형태, 및 산화규소층 및/또는 질화규소층과 산화티탄층, 예컨대 TiOx의 조합 형태를 포함하나, 이들에 한정되지 않는다. 상술한 식에서, x는 산소 원자수이다. 이러한 유전체층 은 다수의 기법, 예컨대 각종 증착법, 예를 들면, 화학 증착 및 물리 증착에 의해 침착될 수 있다.
웨이퍼 앞면은 통상 금속화 패턴을 포함한다. 예를 들면, 웨이퍼 앞면은 집전 라인 및 전류 버스바로 구성될 수 있다. 집전 라인은 통상 버스바에 대하여 수직으로 되어 있고, 통상 전류 버스바에 관하여 비교적 미세한 구조 (즉, 치수)를 갖는다.
일실시형태에 있어서, 웨이퍼 앞면은 전도성 페이스트를 사용하여 금속화될 수 있으며, 이는 웨이퍼 뒷면에 사용된 전도성 페이스트와 동일하거나 상이할 수 있다. 웨이퍼 앞면을 금속화하는데 사용되는 전도성 페이스트는 통상 알루미늄을 함유하지 않는다. 웨이퍼 앞면 및 뒷면에 사용된 전도성 페이스트의 소성은 하나의 조작 또는 분리 조작으로 행해질 수 있다. 다른 인자 중에서 특히, 페이스트의 소성에 사용되는 온도는 사용된 특정한 페이스트, 유전체 (또는 반사방지)층의 두께에 의존한다. 이러한 온도의 선택은 당해 기술분야의 숙련가의 충분한 능력 범위 내에 있다. 소성 과정은 산소 함유 분위기, 불활성 분위기, 환원성 분위기, 또는 이들의 조합 분위기 중에서 행해질 수 있다. 예를 들면, 소성은 산소를 거의 함유하지 않는 분위기 중에서 제 1 온도에서 행해진 다음에, 불활성 분위기 또는 환원성 분위기하에서 제 2 온도에서 행해질 수 있으며, 제 2 온도는 제 1 온도보다 높다.
소성 과정 후에, 웨이퍼는 임의로 산 완충액, 예컨대 플루오르화수소산 완충액과 접촉되어, 소성 절차시에 생성된 산화물을 제거시킬 수 있다. 이러한 접촉은 웨이퍼 상에 용액을 스프레이하거나 이러한 용액에 웨이퍼를 침지시키거나 다른 적절한 수단에 의해 될 수 있다.
다른 실시형태에 있어서, 웨이퍼 앞면 또는 이미터층은 반사방지층, 예컨대 질화규소로 코팅된다. 그 다음에, 트렌치 패턴은 앞면에 형성된다. 트렌치 패턴은 반사방지 (또는 유전체) 층을 통해 웨이퍼의 반도체 보디에 이른다. 트렌치는 웨이퍼의 반도체 보디로 1 내지 25 ㎛의 깊이에 이를 수 있다. 더욱 깊거나 더욱 얕은 트렌치 깊이가 사용될 수 있다. 트렌치 패턴을 형성하는데 사용될 수 있는 각종 방법은 예컨대, 레이저 애블레이션, 기계적 수단, 및 리소그래피법을 포함하나, 이들에 한정되지 않으며, 이들은 모두 당해 기술분야에 공지되어 있다. 이러한 기계적 수단은 소잉 (sawing) 및 스크래칭을 포함한다. 전형적인 포토리소그래피법은 이미지형성가능한 (imageable) 재료를 웨이퍼의 표면 상에 배치하고, 이미지형성가능한 재료를 패터닝하여, 트렌치를 형성하며, 트렌치 패턴을 웨이퍼에 전사하고, 트렌치 패턴에 금속층을 침착시키며, 이미지형성가능한 재료를 제거하는 것을 포함한다. 일실시형태에 있어서, 이미지형성가능한 재료는 트렌치 패턴에 금속층을 침착시키는 단계 이전에 제거된다. 다른 실시형태에 있어서, 이미지형성가능한 재료는 트렌치 패턴에 금속층을 침착시키는 단계 후에 제거된다. 이미지형성가능한 재료가 금속 침착 단계 시에 존재하는 경우에는, 이러한 이미지형성가능한 재료는 통상 금속 침착 단계시에 사용되는 방사선 파장에 흡수되는 염료, 예컨대 조영제를 기피한다. 도금 단계 시에 존재하는 이미지형성가능한 재료는 통상 도금 단계 시에 사용되는 방사선 파장을 통과하는 염료를 함유한다.
이미지형성가능한 재료가 액체인 경우에는, 이러한 재료는 예컨대, 스핀 코팅, 닥터 블레이딩, 커튼 코팅 및 롤러 코팅을 포함하나, 이들에 한정되지 않는 적절한 기법에 의해 웨이퍼 표면에 배치될 수 있다. 이미지형성가능한 재료가 드라이 필름인 경우에는, 이러한 재료는 라미네이션에 의해 웨이퍼 표면에 배치될 수 있다.
이미지형성가능한 재료는 이미지형성가능한 재료를 마스크를 통해 화학선에 노출시킴으로써 패터닝된다. 화학선의 선택은 선택된 특정한 이미지형성가능한 재료에 의존할 것이다. 적절한 화학선의 파장은 500 nm 내지 200 이하, 예컨대 430 nm, 405 nm, 365 nm, 248 nm 및 193 nm, 및 극자외선 ("EUV") 및 전자 빔을 포함하나, 이들에 한정되지 않는다. 레이저는 또한 이미지형성가능한 재료를 패터닝하는데 사용될 수 있다.
이미지형성가능한 재료의 패턴은 다음에 웨이퍼 기판에 전사된다. 패턴 전사는 습식 화학 에칭 기술을 이용하거나, 건식 에칭 기술을 이용하여 행해질 수 있다. 적절한 건식 에칭 기술은 플라즈마 에칭, 예컨대 반응성 이온 에칭을 포함하나, 이것에 한정되지 않는다. 트렌치 패턴은 통상 집전 라인인 비교적 가는 단면 치수로 된 라인 및 버스바인 비교적 굵은 단면 치수로 된 라인으로 구성된다. 버스바는 집전 라인에 대하여 직각을 이룬다.
이미지형성가능한 재료는 적절한 폴리머 리무버, 예컨대 시판품 (Rohm and Haas Electronic Materials (Marlborough, Massachusetts) 제)을 사용하여 제거될 수 있다. 이러한 리무버는 알칼리성, 산성 또는 실질적으로 중성일 수 있다.
트렌치 패턴을 형성하는데 사용되는 기술에 관계없이, 이러한 트렌치는 임의로 산 (예컨대, 플루오르화수소산) 또는 알칼리와 접촉하여, 트렌치 표면을 텍스처하거나 조면화할 수 있다. 임의로, 다른 확산 과정은 n형 도펀트를 사용하여 행해질 수 있으며, 트렌치 영역에 "n++" 도핑을 가져온다.
전도성 페이스트는 통상 웨이퍼 앞면의 트렌치에 침착된다. 웨이퍼 뒷면은 웨이퍼 앞면에 앞서, 앞면의 뒤를 이어서, 또는 앞면과 동시에 금속화될 수 있다. 뒷면이 전도성 페이스트를 사용하여 금속화되는 경우에는, 앞면 및 뒷면은 통상 단일 단계에서 소성된다.
전도성 페이스트의 사용 후 및 웨이퍼 앞면 또는 이미터층의 금속화 이전에, 적어도 유전체층을 갖는 웨이퍼 앞면은 산화제로 처리되어, 전도성 패턴의 금속화 시에 일어날 수 있는 유전체층의 결함 부위에서의 백그라운드 도금이 저지된다. 통상 결함, 예컨대 흠, 크랙 또는 핀홀은 육안으로 관찰될 수 없다. 이러한 결함은 육안으로 보일 수 있으나, 통상 이들은 금속 도금이 웨이퍼 앞면에 행해질 때까지 현미경으로밖에 보이지 않는다. 결함은 금속을 도금하는데 사용되는 도금욕에 웨이퍼의 도핑된 이미터층을 노출시켜, 백그라운드 도금을 일으키는 것으로 여겨진다. 결함은 유전체의 형성시에 웨이퍼의 한계 범위 (marginal coverage) 또는 유전체층의 얇음 및 취약성으로 인한 웨이퍼의 핸들링 및 처리 시의 손상으로 인한 것으로 여겨진다.
산화제로는 산소 반응물, 예컨대 원자상 산소, 오존 (삼원자 산소) 및 전리된 산소 라디칼, 예컨대 이원자 산소 함유 또는 비함유 플라즈마에서 얻어진 것을 들 수 있으나, 이들에 한정되지 않는다. 다른 적절한 산화제로는 과산화수소 및 하이드록실 라디칼을 들 수 있으나, 이들에 한정되지 않는다. 또한, 적절한 산화제로는 질산, 황산 및 과황산염을 들 수 있으나, 이들에 한정되지 않는다. 상술한 산화제의 혼합물도 사용될 수 있다. 통상 산소 반응물은 웨이퍼 앞면을 처리하는데 사용된다. 보다 전형적으로는, 오존은 웨이퍼를 처리하는데 사용된다. 산화제는 30초 내지 400 분간의 기간 동안, 예컨대 60초 내지 300분간 또는 90초 내지 200분간 반도체에 사용된다.
산화제는 당해 기술분야에 공지된 적절한 방법에 의해 사용될 수 있다. 오존이 산화제로서 사용되는 경우에는, 웨이퍼는 탱크에 접속되는 오존 발생원을 갖는 밀폐 탱크에 배치될 수 있다. 오존은 백그라운드 도금을 저지하는데 충분한 양으로 탱크로 펌핑된다. 또는, 오존은 백그라운드 도금을 저지하는데 충분한 양으로 오존 스파저 완드 (sparger wand)를 사용하여 웨이퍼에 스프레이될 수 있다. 오존 농도는 275 ppm 내지 450 ppm 또는 예컨대, 300 ppm 내지 350 ppm의 범위이다. 통상적인 오존 발생기는 오존 발생원으로서 사용될 수 있다. 사용될 수 있는 적절한 오존 발생기는 코로나 방전 루트에 의해 오존을 생산하는 CD-10/AD 유닛 (RGF 03 Systems 제 (West Palm Beach, FL, U.S.A.))이다. 일반적으로, 오존은 웨이퍼에 40초 내지 200분간, 예컨대 30분 내지 150 분간, 또는 70분 내지 100분간 사용된다. 오존 발생기는 전형적인 오존 아웃풋이 0.5 g/hour 내지 2 g/hour이다. 기류는 5 lpm 내지 12 lpm의 범위일 수 있다.
임의로, 자외선은 오존의 사용시에 웨이퍼에 사용될 수 있다. 자외선 조사유닛도 RGE 03 Systems로부터 얻어질 수 있으나, 유사 장치는 마찬가지로 적합할 것이다. 통상 자외선 파장은 200 nm 내지 450 nm이다. 이론에 제약되어 있지 않지만, 오존에 자외선을 사용하면, 하기 반응 I에 의해 여기 산소 원자를 발생시킬 수 있다:
03 + UV → O2 + 0*
산소 라디칼도 ISSG 조건하에 생성될 수 있다. 인시츄 증기 발생 프로세스는 수소 및 산소가 비례하여 혼합되고, 예연없이 직접 프로세스 챔버로 도입되는 저압 프로세스이다. 웨이퍼는 가열되고, 수소와 산소 사이의 반응은 웨이퍼 표면 가까이에서 일어난다. 고온 웨이퍼는 점화원으로서 작용한다. 통상, ISSG 조건하에서, 산소 라디칼은 주로 하기 반응 II에 의해 발생된다:
H2 + O2 → 2OH
H2 + OH → H2O + H
O2 + H → OH + O*
H2 + O → OH + H
산소 라디칼 농도는 반응기 용적에 의존하지 않으나, 챔버 내의 압력, 온도 및 수소 상대량에 의존한다. 산소 라디칼 피크 농도는 온도 및 압력의 강한 함수인 분자 충돌을 통한 라디칼 발생 밸런스, 및 챔버 내의 압력 또는 유량의 강한 함 수인 재조합 프로세스로부터 얻어진다. 따라서, ISSG 프로세스는 특정 범위 내의 프로세스 압력, 유량 및 챔버 내의 온도에 의존한다. 이러한 파라미터는 효과적일 수 있다: 800℃ 내지 1000℃의 온도; 1 torr 내지 20 torr의 압력; 1 slm 내지 40 slm의 H2 + O2의 유량. H2/H2 + O2 비는 0.1% 내지 40%이다.
하이드록실 라디칼은 오존과 자외선 또는 과산화수소와 자외선의 조합, 또는 오존과, 과산화수소와 자외선의 조합을 이용한 광분해에 의해 발생될 수 있다 시판용 기기는 과산화수소 및 오존으로부터 하이드록실 라디칼을 발생시키는데 사용될 수 있다. 오존은 200 nm 내지 450 nm의 자외선 파장에서 발생될 수 있다. 전형적으로, 오존은 254 nm에서 발생된다. 이론에 의해 제약되어 있지 않지만, 오존에 사용된 자외선은 상기 반응 I에 따라 여기 산소 원자를 발생시킨다. 그 다음에, 여기 산소 원자는 두가지 방법 중 한 가지 방법에서 하이드록실 라디칼을 발생시킬 수 있다. 여기 산소 원자는 반응 III에 따라 수분 (수증기)과 반응할 수 있거나:
0* + H2O → 2OH*
이들은 하기 반응 IV에 의해 수분과 반응하여, 과산화수소를 생성한 다음에, 자외선과 반응하여, 하이드록실 라디칼을 생성할 수 있다:
0* + H2O → H2O2
H2O2 + UV → 2OH*
오존량은 0.1 g/hour 내지 50 g/hour, 예컨대 1 g/hour 내지 20 g/hour의 범 위일 수 있다. 임의로, 자외선은 반응 IV에서 제거될 수 있으며, 과산화수소가 산화제로서 작용할 수 있다. 게다가, 과산화수소는 오존으로부터 이를 발생시키지 않고서 이의 액체 형태로 사용될 수 있다. 과산화수소는 0.1 g/L 내지 10 g/L 또는 예컨대, 1 g/L 내지 5 g/L의 양으로 사용될 수 있다.
질산 또는 황산이 사용되는 경우에는, 이들은 전체 용액의 30 중량% 내지 75 중량%의 농도이다. 과황산염은 1 g/L 내지 10 g/L의 농도로 사용된다.
웨이퍼 앞면 패턴 및 뒷면이 전도성 페이스트를 사용하여 금속화되고, 하나 이상의 산화제로 처리된 후에, 금속층은 앞면 전도성 패턴에 선택적으로 침착된다. 금속화시에, 백그라운드 도금은 저지된다. 이러한 금속층은 적절한 전도성 금속, 예컨대 금, 은 또는 구리일 수 있다. 통상, 은은 전도성 패턴에 침착된다. 일실시형태에 있어서, 침착된 금속층은 전도성 페이스트에 사용된 동일한 금속으로 구성된다. 예를 들면, 은 층은 은 함유 전도성 페이스트에 침착된다.
소성된 전도성 페이스트에 침착된 금속층, 특히 전착 금속층을 포함하는 패턴은 소성된 전도성 페이스트로만 구성되는 패턴과 비교하여, 효율이 증가되었다. 또한, 소성된 전도성 페이스트에 대한 침착된 금속층의 사용으로, 집전 라인 및 버스바의 폭을 감소시킬 수 있으며, 입사광에 노출될 수 있는 더 많은 태양 전지 표면을 제공하므로, 전류 발생을 더 많이 산출한다. 금속 라인이 작을수록 입사광을 블록하는 표면 상의 금속이 적다는 것을 의미한다.
도 1은 전형적인 광기전 장치 (5), 예컨대 태양 전지를 예시한다. 장치 (5)는 PN 접합부 및 뒷면 (11) 및 앞면 (12)을 갖는 반도체 웨이퍼 (10)를 갖는다. 뒷면 (11)은 예컨대, 은으로 금속화된다. 앞면 (12)은 버스바 (14) 및 집전 라인 (15)으로 구성되는 금속 패턴 (예건대, 은 패턴)을 포함한다. 금속 패턴은 은 함유 전도성 페이스트 상의 침착된 은 층으로 구성된다. 금속 패턴은 앞면 (12)과 옴 접촉하고 있다. 통상, 앞면 (12)은 반사방지 코팅 (도시되지 않음), 예컨대 질화규소로서 기능하는 유전체 또는 다른 유전체로 커버된다. 유전체층은 금속 패턴의 버스바와 집전 라인 사이의 웨이퍼 앞면의 공간을 코팅한다.
웨이퍼를 상술한 산화 방법 중 하나로 처리한 후에, 웨이퍼는 앞면의 패턴 및 금속화된 뒷면에 금속층으로 도금할 상태로 되어 있다. 금속층, 예컨대 은, 금 또는 구리층은 통상적인 금속 도금욕, 전형적으로 전기 도금욕을 사용하여 소성된 전도성 페이스트에 침착된다. 전형적으로, 금속층은 은 도금욕, 전형적으로 시안화물 비함유 은 도금욕을 이용한 은 층이다. 금속 도금은 반도체 웨이퍼를 입사광에 노출시키면서 행해진다. 유용한 은 도금욕의 예로는 수용액이며, 은 이온, 적어도 하나의 수용성 니트로 함유 화합물, 적어도 하나의 계면활성제, 적어도 하나의 아미도 화합물, 및 수용성 아미노산, 수용성 술폰산, 및 이들의 혼합물 중에서 선택되는 적어도 하나의 성분을 포함한다. 시판용으로 유용한 은 도금욕의 일례는 엔라이트 (ENLIGHT)TM 은 플레이트 600 (Rohm and Haas Electronic Materials (Marlborough, Massachusetts) 제)으로서 이용가능하다.
도금욕의 금속 이온은 적절한 용액 가용성 금속 화합물, 전형적으로 금속염을 사용하여 제공될 수 있다. 이러한 금속 화합물로는 금속 할로겐화물; 금속 질 산염; 금속 카복실산염, 예컨대 아세트산염, 금속 포름산염 및 금속 글루콘산염; 금속-아미노산 복합체, 예컨대 금속-시스테인 복합체; 금속 알킬 술포네이트, 예컨대 금속 메탄 술포네이트 및 금속 에탄 술포네이트; 금속 알킬올 술포네이트, 금속 톨릴 술포네이트, 및 금속 페놀 술포네이트; 및 금속 시안화물을 들 수 있으나, 이들에 한정되지 않는다. 전형적인 금속 화합물은 구리 화합물, 금 화합물 및 은 화합물을 들 수 있다. 일실시형태에 있어서, 금속 화합물은 은 화합물이다. 특히, 적절한 금속 화합물로는 질산은, 은-시스테인 복합체, 은 메탄 술포네이트, 은 에탄 술포네이트, 은 프로판 술포네이트, 은 페놀 술포네이트, 및 아세트산은을 들 수 있다. 금속이 은인 경우에는, 금속염은 통상 이러한 염의 제한된 용해도로 인해 할로겐화은이 아니다. 금속 화합물의 혼합물은 본 도금욕에서 사용될 수 있다. 이러한 혼합물은 동일한 금속을 갖는 금속 화합물일 수 있지만, 예컨대 상이한 화합물, 예컨대 질산은과 은-시스테인 복합체의 혼합물 또는 상이한 금속을 갖는 금속 화합물, 예컨대 은-시스테인 복합체와 글루콘산구리의 혼합물일 수 있다. 상이한 금속을 갖는 상이한 금속 화합물이 혼합 상태로 사용되는 경우에는, 본 금속 도금욕은 상이한 금속의 합금을 침착시킨다.
금속 화합물은 도금욕 중의 금속 이온 농도가 0.1 내지 60 g/L, 보다 전형적으로는 0.5 내지 50 g/L, 보다 더 전형적으로는 1 내지 50 g/L를 제공하기에 충분한 양으로 도금욕에 첨가된다. 금속 이온이 은 이온인 경우에는, 욕 중의 은 이온의 농도는 전형적으로 2 내지 40 g/L의 양으로 되어 있다. 이러한 금속 화합물은 일반적으로 다양한 공급원, 예컨대 Aldrich chemical company (Milwaukee, Wisconsin)의 시판품이다.
전형적으로, 금속 도금욕은 전기 도금욕이며, 전해질을 함유한다. 각종 전해질은 산 및 염기를 포함하여, 본 금속 도금욕에 사용될 수 있다. 전형적인 전해질로는 알칸 술폰산, 예컨대 메탄 술폰산, 에탄 술폰산 및 프로판 술폰산; 알킬올 술폰산; 아릴 술폰산, 예컨대 톨루엔 술폰산, 페닐 술폰산 및 페놀 술폰산; 아미노 함유 술폰산, 예컨대 아미도 술폰산; 술팜산; 무기산; 카복실산, 예컨대 포름산 및 할로아세트산; 할로겐화수소산; 및 피로인산염을 들 수 있으나, 이들에 한정되지 않는다. 산 및 염기의 염도 전해질로서 사용될 수 있다. 또한, 전해질은 산 혼합물, 염기 혼합물 또는 하나 이상의 산과 하나 이상의 염기의 혼합물을 함유할 수 있다. 이러한 전해질은 통상 다양한 공급원, 예컨대 Aldrich chemical company의 시판품이다.
이론에 의해 제약되어 있지 않지만, 도금욕 중의 니트로 함유 화합물이 욕을 안정하여 욕을 컴플렉스하는 기능을 하는 것으로 여겨진다. 각종 수용성 니트로 함유 화합물이 사용될 수 있다. 이러한 니트로 함유 화합물로는 니트로 함유 카복실산 및 이들의 염, 및 니트로 함유 술폰산 및 이들의 염을 들 수 있으나, 이들에 한정되지 않는다. 이러한 니트로 함유 화합물은 하나 이상의 니트로기를 포함할 수 있다. 수용성 니트로 함유 화합물은 통상 적어도 하나의 복소환기를 갖는다. 또 다른 실시형태에 있어서, 니트로 함유 화합물은 방향족 복소환 화합물이다. 전형적인 니트로 함유 화합물로는 2-니트로프탈산, 3-니트로프탈산, 4-니트로프탈산 및/또는 m-니트로벤젠 술폰산을 들 수 있으나, 이들에 한정되지 않는다. 전형적으 로, 니트로 함유 화합물은 욕의 0.1 내지 200 g/L, 보다 전형적으로는 0.5 내지 175 g/L, 더욱더 전형적으로는 1 내지 150 g/L의 양으로 사용된다. 이러한 니트로 함유 화합물은 통상 다양한 공급원, 예컨대 Aldrich chemical company에서 시판되는 것이다.
각종 계면활성제는 도금욕에 사용될 수 있다. 음이온성, 양이온성, 양쪽성 및 비이온성 계면활성제가 사용될 수 있다. 전형적인 비이온성 계면활성제는 숙신산 에스테르를 포함한다. 일실시형태에 있어서, 계면활성제는 양이온성 및 양쪽성 계면활성제 중에서 선택된다. 전형적인 양이온성 계면활성제로는 1,3-디데실-2-메틸이미다졸륨 클로라이드 (Degussa 제; 상표 "테고테인 (TEGOTAIN)TM"하에 시판)를포함하나, 이에 한정되지 않는다. 다른 실시형태에 있어서, 계면활성제는 양쪽성, 예컨대 알킬베타인 (Degussa 제; 상표 "테고테인TM"하에 시판)이다. 계면활성제의 혼합물이 사용될 수 있다. 이러한 계면활성제는 통상 0.1 내지 5 g/L의 양으로 도금욕에 존재한다.
임의로, 비타민은 본 도금욕에 포함될 수 있다. 이들은 지용성 또는 수용성일 수 있다. 통상, 수용성 비타민이 사용된다. 적절한 지용성 비타민은 A, D1, D2, D3, K1, K2, 및 E를 포함한다. 적절한 수용성 비타민은 C, B1, B2, B3, B6 및 B12를 포함한다. 전형적인 비타민으로는 레티놀, 스테롤, 에르고칼시페롤, 콜레칼시페롤, 피톤나디온, 멀티프레닐메나퀴논, α-토코페롤, β-토코페롤, 아스코르브 산, 티아민, 니코틴산, 리보플라빈, 판토텐산, 비오틴, 피리독신, 폴산 및 시아노코발라민을 들 수 있으나, 이들에 한정되지 않는다. 통상, 사용된 비타민은 아스코르브산, 티아민, 니코틴산, 리보플라빈, 판토텐산, 비오틴, 피리독신, 및 폴산이다. 본 명세서에 사용된 용어 "비타민"은 비타민의 염을 포함하도록 의도된다.
일반적으로, 비타민이 욕에 첨가되는 경우에는, 비타민은 0.01 내지 150 g/L, 전형적으로는 0.5 내지 100 g/L, 보다 전형적으로는 1 내지 100 g/L의 양으로 도금욕에 존재한다. 비타민은 통상 다양한 공급원, 예컨대 Aldrich chemical company에서 시판되는 것이다.
각종 아미도 화합물은 도금욕에 사용될 수 있다. 적절한 아미도 함유 화합물로는 술폰산 아미드, 예컨대 숙신산 술파미드 및 카복실산 아미드, 예컨대 숙신산 아미드 (숙신아미드산 (succinamic acid))를 들 수 있으나, 이들에 한정되지 않는다.
일반적으로, 아미도 화합물은 0.01 내지 150 g/L, 전형적으로는 0.5 내지 100 g/L, 보다 전형적으로는 1 내지 100 g/L의 양으로 도금욕에 존재한다. 아미도 화합물은 통상 다양한 공급원, 예컨대 Aldrich chemical company에서 시판되는 것이다. 게다가, 아미도 화합물은 이미드, 예를 들면 숙신이미드로부터 원위치에서 생성될 수 있다. 이론에 의해 제약되어 있지 않지만, 욕 온도에서 알칼리성 욕에 첨가된 이미드는 이들의 대응하는 아미도 화합물로 전환된다. 이는 이미드의 탄소-질소 결합 (C-N)에서 하이드록실 이온 (OH-)에 의한 친핵성 공격을 통해 일어나는 것으로 여겨진다.
아미노산은 아미노산 유도체 및 아미노산 염을 포함하여, 도금욕에 적절히 사용될 수 있다. 아미노산은 하나 이상의 아미노기 이외에도, 하나 이상의 머캅토기를 포함할 수 있다. 적절한 아미노산의 예로는 글리신, 알라닌, 시스테인, 메티오닌 및 4-아미노-니코틴산을 들 수 있으나, 이들에 한정되지 않는다. 아미노산이 도금욕에 사용되는 경우에는, 0.1 내지 150 g/L, 전형적으로는 0.5 내지 150, 보다 전형적으로는 0.5 내지 125 g/L의 양으로 사용된다. 아미노산 혼합물이 사용될 수 있다. 이러한 금속 화합물은 통상 다양한 공급원, 예컨대 Aldrich chemical company에서 시판되는 것이다. 금속이 은인 경우에는, 수용성 아미노산 화합물은 통상 은의 화학양론적 양을 초과하여 존재한다.
각종 수용성 술폰산이 도금욕에 사용될 수 있다. 전형적인 술폰산은 전해질에 대하여 상술한 술폰산을 포함한다. 술폰산이 전해질로서 사용되는 경우에는, 추가의 술폰산을 요하지 않는다. 통상, 술폰산은 0.1 내지 200 g/L의 양으로 존재한다.
임의로, 도금욕은 하나 이상의 추가 성분을 포함할 수 있다. 이러한 추가 성분으로는 증백제, 결정 성장 억제제, 연성 증진제, 변색 방지제 및 부동제를 들 수 있으나, 이들에 한정되지 않는다. 술폰 함유 화합물은 증백제로서 사용될 수 있다. 특히, 적절한 술폰 함유 화합물은 술폰기에 1개 또는 2개의 방향족환을 포함한다. 이러한 방향족환은 임의로 니트로, 아미노, 할로, 알킬, 및 금속 중에서 선택되는 하나 이상의 치환기로 치환될 수 있다. 존재한다면, 술폰 함유 화합물은 통상 도금욕의 0.001 내지 5 g/L의 양으로 사용된다.
각종 변색 방지제가 임의로 본 도금욕에 사용될 수 있다. 적절한 변색 방지제로는 트리아졸, 벤조트리아졸, 테트라졸, 이미다졸, 벤즈이미다졸, 및 인다졸을 들 수 있으나, 이들에 한정되지 않는다. 통상, 변색 방지제는 (C1-Cl6)알킬이미다졸 및 아릴이미다졸이다. 전형적인 변색 방지제로는 메틸이미다졸, 에틸이미다졸, 프로필이미다졸, 헥실이미다졸, 데실이미다졸, 운데실이미다졸, 1-페닐이미다졸, 4-페닐이미다졸, 하이드록시벤조트리아졸, 아미노벤조트리아졸, 2-이미다졸카복스알데히드, 벤조트리아졸카복실산, 2-구아니디노벤즈이미다졸, 2-아미노인다졸, 클로로벤조트리아졸, 하이드록시에틸벤조트리아졸, 하이드록시에틸이미다졸, 하이드록시벤즈이미다졸 및 1,2,4-트리아졸을 들 수 있으나, 이들에 한정되지 않는다. 변색 방지제의 혼합물이 도금욕에 사용될 수 있다. 일반적으로, 변색 방지제가 사용되는 경우에는, 0.005 내지 50 g/L의 양으로 존재한다.
추가의 실시형태에 있어서, 금속 도금욕은 임의로 완충제를 함유할 수 있다. 전형적인 완충제로는 붕산염 완충제 (예컨대, 붕사), 인산염 완충제, 시트르산염 완충제 및 탄산염 완충제를 들 수 있으나, 이들에 한정되지 않는다. 사용된 완충제의 양은 도금욕의 pH를 원하는 레벨로 유지하기에 충분한 양으로, 이러한 양은 당해 기술분야의 숙련가에게 공지되어 있다.
또 다른 실시형태에 있어서, 합금화 금속은 임의로 도금욕에 첨가될 수 있다. 적절한 합금화 금속이 사용될 수 있다. 이러한 합금화 금속은 당해 기술분야 의 숙련가에게 공지되어 있다.
본 도금욕은 pH가 전형적으로는 7 내지 14, 보다 전형적으로는 7 내지 12, 더욱더 전형적으로는 9 내지 12이다. 본 도금욕의 사용 온도는 통상 10 내지 30℃의 범위이다. 도금욕이 은 도금욕인 경우에는, 사용 온도는 전형적으로는 10 내지 20℃, 보다 전형적으로는 15 내지 20℃의 범위이다. 냉각 장치는 통상 도금욕을 실온 이하의 온도로 유지하는데 사용된다.
본 발명에 사용되는 금속 도금욕은 원하는 명세 사항을 충족시키는 광기전 장치에 금속 침착물을 제공하도록 광보조 전기도금에 사용되는 조명 조건하에서 충분한 안정성을 갖는다. 게다가, 고 전류 아웃풋도 금속 전기 도금 단계 시에 사용되는 에너지량이 감소되어, 작업 비용을 줄일 수 있도록, 금속 도금된 광기전 장치에서 가능하다. 도금욕은 이의 사용을 허용하도록 광유도된 도금 조건하에서 충분히 안정하다.
패턴화 웨이퍼 (5)는 두터운 금속층을 이것 위에 침착할 상태로 되어 있다. 도 2는 본 발명에 따른 금속층의 광유도된 전기 도금에 대한 세트업을 개략적으로 나타낸다. 상술한 바와 같이 준비된 패턴화 웨이퍼 (5)는 도금 셀 (20)에 포함된 도금욕 (21)에 침지된다. 패턴화 웨이퍼 (5)는 도금 셀의 캐소드이다. 도금욕 (21)은 상술한 바와 같다. 광원 (25)은 통상 참조부호 27로 나타내는 방사 에너지로 웨이퍼 (5)를 조명하도록 배치된다. 전원 (24)의 플러스 단자는 은 애노드 (22)와 접촉하고, 마이너스 단자는 웨이퍼 (5)의 뒷면 또는 P면과 접촉한다. 패턴화 웨이퍼 (5)가 실리콘 태양 전지인 경우에는, 광원 (25)은 예를 들면, 실리콘 태 양 전지가 광기전력에 민감한 태양 스펙트럼의 에너지와 유사한 에너지를 제공하는 석영-할로겐 램프일 수 있다. 백열등, 예컨대 250 와트 램프, 및 수은 램프를 포함하나, 이들에 한정되지 않는 각종 다른 광원이 사용될 수 있다. 광에너지 (27)는 연속적이거나 펄스될 수 있다. 예를 들면, 광을 기계적 초퍼로 인터럽트함으로써, 펄스 조명이 달성될 수 있다.
도금 셀 (20)은 욕 (21)에 대하여 화학적으로 불활성을 나타내도록 이러한 재료로 되어 있어야 하고, 또한 광에너지 (27)를 통과해야 한다. 또는, 웨이퍼는 도금 셀 (20)이 투명한 것을 필요로 하지 않는 경우에는 도금 셀 (20)에 수평 위치로 배치될 수 있으며, 욕 위쪽으로부터 조명될 수 있다. 도시된 단일 실리콘 웨이퍼 (5)에 은을 도금하기 위해서는, 석영 비커가 적절한 도금 셀 (20)이다. 은 애노드 (22), 예컨대 은 시트는 욕 중에 용해하여, 도금이 진행함에 따라, 은으로 포화된 욕을 유지시킨다.
웨이퍼 (5)의 앞면을 광에너지 (27)로 조명하고, 전원 (24)으로부터 도금 셀에 전위를 인가함으로써, 도금은 웨이퍼 (5)의 앞면 및 뒷면에 동시에 일어난다. 인가 전위는 연속적이거나 펄스될 수 있다. 충돌 광에너지는 태양 전지에 전류를 발생시킨다. 웨이퍼 (5)의 앞면의 도금 속도는 발생된 전류가 입사 강도에 비례하기 때문에, 웨이퍼에 입사하는 방사선 강도의 함수이다. 앞면 및 뒷면의 도금 속도는 각각 광강도 및 외부 전류 밀도를 조절함으로써 독립적으로 제어가능하다. 1 내지 25 ㎛ 두께의 은 층은 통상 집광기 태양 전지에 요구되며, 정확한 두께는 각종 인자, 예컨대 용도, 셀 사이즈, 패턴 및 형상에 의존한다. 태양 전지가 상술한 방법 중 하나에 의해 산화제로 처리되었기 때문에, 백그라운드 도금은 웨이퍼 (5)의 앞면에서 저지된다.
사용된 인가 전위는 다양한 범위의 전류 밀도를 가질 수 있다. 전형적인 전류 밀도는 0.1 A/d㎡ 내지 10 A/d㎡, 보다 전형적으로는 0.1 A/d㎡ 내지 5 A/d㎡이다. 특정한 전류 요건은 사용된 웨이퍼의 특정 크기에 의존한다. 웨이퍼 앞면이 조명되고 외부 퍼텐셜이 약 50 밀리암페어 이하로 감소되는 경우에는, 도금은 통상 앞면에서 연속적이나, 웨이퍼 뒷면에서는 도금이 일어나지 않는다. 앞면 조명은 뒷면 도금의 균일성을 향상시키고, 시드층을 통해 전기 접점과 떨어진 곳으로의 저항 강하와 관련된 모든 문제점을 해소시킨다. 도금 공정은 임의로 하나 이상의 역 도금 단계, 예컨대 펄스 주기적 역 도금 공정을 포함할 수 있다.
도금 공정은 특히 은 층의 도금에 관하여 설명되었다. 도금 공정은 다른 재료, 예컨대 구리, 금 또는 주석과 니켈의 혼합물을 도금하는데 마찬가지로 양호하게 행해진다. 주석과 니켈의 혼합물은 염화 제 1 주석, 염화니켈, 수산화암모늄, 및 플루오르화암모늄을 포함하는 수성 욕으로부터 도금될 수 있다. 주석 니켈 혼합물은 다른 금속층에 대한 환경적으로 불활성인 캡으로서의 용도를 발견하였다. 또한, 상술한 도금 공정은 태양 전지에 사용된 실리콘 웨이퍼에 관하여 설명하였으나; 실리콘 이외의 다른 재료로 제작된 광기전 장치도 사용될 수 있으며, 필요에 따라, 예를 들면 사용된 광에너지원을 변경할 수 있다.
상술한 바와 같이, 전도성 패턴의 금속화 이전에 하나 이상의 산화제를 적어 도 유전체층에 사용하면, 원하지 않는 백그라운드 도금을 저지할 수 있으므로, 시판용으로 허용가능한 제품을 얻을 수 있다. 상술한 바와 같이, 산화제는 기체 또는 액체 형태로 사용될 수 있으며, 결함 부위뿐만 아니라, 유전체 전체에도 사용되되어야 한다. 따라서, 작업자는 결함 위치나 반도체가 이러한 결함을 갖는 위치를 알 필요가 없지만, 제조 공정 시에 모든 반도체를 처리하는 방법을 사용할 수 있으므로, 시판용으로 허용가능한 반도체를 제공하기 위한 신속하고도 효과적인 방법을 제공한다. 또한, 산화제를 결함을 갖는 유전체층에 사용하는 방법은 다수의 통상적인 방법이 충분히 대처할 수 없는 백그라운드 도금의 문제를 해결한다.
하기 실시예는 본 발명의 다양한 측면을 예시하기 위해 포함되나, 본 발명의 범위를 한정하도록 의도되는 것은 아니다.
실시예 1:
하기 성분을 혼합하고, 용액 1 리터가 되도록 충분한 탈이온 ("DI") 수를 가해, 은 전기 도금욕을 준비하였다.
글루콘산은으로서의 은 8 g/L m-니트로벤젠 술폰산 2 g/L
메탄 술폰산 용액 (70%, 수산화칼륨 용액으로 중화됨) 10 g/L 숙신산 아미드 25 g/L
메티오닌 4 g/L 테고테인 485 (1% 수용액) 1 mL/L
붕사 20 g/L 술폰 유도체 (1% 수용액) 0.1 mL/L
숙신산 술파미드 20 g/L
도금욕의 pH를 9 내지 12의 범위로 유지하였다. 도금욕의 온도를 25 내지 35℃로 유지하였다.
실시예 2:
하기 성분을 혼합하고, 용액 1 리터가 되도록 충분한 DI수를 가해, 은 전기 도금욕을 준비하였다.
은 메탄 술포네이트로서의 은 9 g/L 4-니트로프탈산 4 g/L
메탄 술폰산 용액 (70%, 수산화칼륨 용액으로 중화됨) 15 g/L 니코틴산 아미드 15 g/L
글리신 10 g/L 테고테인 485 (1% 수용액) 5 mL/L
붕사 25 g/L
도금욕의 pH를 9.5 내지 10.5의 범위로 유지하였다. 도금욕의 온도를 25 내지 35℃로 유지하였다.
실시예 3:
하기 성분을 혼합하고, 용액 1 리터가 되도록 충분한 DI수를 가해, 은 전기 도금욕을 준비하였다.
은 메탄 술포네이트로서의 은 10 g/L 2-니트로프탈산 2 g/L
메탄 술폰산 용액 (70%, 수산화칼륨 용액으로 중화됨) 5 g/L 니코틴산 아미드 25 g/L
시스테인 5 g/L 테고테인 485 (1% 수용액) 3 mL/L
붕사 20 g/L 술폰 유도체 (1% 수용액) 0.1 mL/L
도금욕의 pH를 9.5 내지 10.5의 범위로 유지하였다. 도금욕의 온도를 25 내지 35℃로 유지하였다.
실시예 4:
소성된 은 페이스트로 형성된 집전 라인 및 버스바로 된 패턴을 갖고, 집전 라인과 버스바 사이의 공간에 질화규소 유전체층을 갖는 도 1에 도시된 웨이퍼를 메탄 술폰산 수용액 25 체적%와 접촉시킨 다음에, DI수로 린스하였다.
실시예 1의 은 도금욕을 포함하고, 250 와트 램프 및 은 애노드를 갖춘 도금 셀을 제공하였다. 패턴화 웨이퍼를 도금욕에 침지하였다. 1 내지 5 A/d㎡의 전류 밀도를 방사선 조사와 함께 인가하였다. 도금을 30분간 계속하고, 그 후에 소광하 고, 웨이퍼를 도금욕으로부터 제거하여, DI수로 1분간 린스한 다음에, 건조시켰다. 두께가 2 내지 3 ㎛인 은 전착층을 소성된 은 페이스트 상에 얻었다. 또한, 질화규소 유전체 섹션은 백그라운드 도금의 증거를 나타내었다. 백그라운드 도금은 도 3의 좌측의 웨이퍼에 나타낸 바와 같이, 질화규소 상에 불규칙한 흐릿한 얼룩으로서 눈에 보였다.
실시예 5:
실시예 2의 은 도금욕을 소성된 은 페이스트를 도금하는데 사용하는 것을 제외하고는, 실시예 4의 도금 공정을 반복하였다. 질화규소 유전체층 상의 백그라운드 도금은 도 3의 좌측의 웨이퍼로 도시된 바와 같이 예측된다.
실시예 6:
실시예 3의 은 도금욕을 소성된 은 페이스트를 도금하는데 사용하는 것을 제외하고는, 실시예 4의 도금 공정을 반복하였다. 질화규소 유전체층 상의 백그라운드 도금은 도 3의 좌측의 웨이퍼로 도시된 바와 같이 예측된다.
실시예 7:
도 1에 도시된 구조를 갖고, 소성된 은 페이스트로 형성된 집전 라인 및 버스바로 된 패턴을 가지며, 집전 라인과 버스바 사이의 공간에 질화규소 유전체층을 갖는 2개의 웨이퍼를 메탄 술폰산 수용액 25 체적%와 접촉시킨 다음에, DI수로 린스하였다. 그 다음에, 웨이퍼를 7 리터 탱크에 배치하였다. 오존을 소형 오존 발생기로부터 탱크로 공급하였다. 320 ppm 농도의 오존을 웨이퍼에 90분간 가하였다.
90분 후에, 패턴화 웨이퍼를 실시예 1의 은 도금욕을 함유하는 도금 셀에 배치하였다. 도금 셀은 250 와트 램프 및 은 애노드를 구비하였다. 패턴화 웨이퍼를 도금욕에 침지하였다. 1 내지 5 A/d㎡의 전류 밀도를 방사선 조사와 함께 인가하였다. 도금을 30분간 계속하고, 그 후에 소광하고, 웨이퍼를 도금욕으로부터 제거하여, DI수로 1분간 린스한 다음에, 건조시켰다. 두께가 2 내지 3 ㎛인 은 전착층을 소성된 은 페이스트 상에 얻었다. 또한, 웨이퍼는 오존으로 처리되지 않은 실시예 4의 웨이퍼와는 대조적으로, 백그라운드 도금을 나타내지 않았다. 오존으로 처리된 2개의 웨이퍼 중 하나는 도 3의 우측에 나타낸다. 백그라운드 도금이 관찰되지 않았다. 오존으로 처리된 제 2 웨이퍼는 실질적으로 동일한 외관을 나타내었다. 따라서, 질화규소 유전체층을 갖는 웨이퍼에 오존을 가하면, 백그라운드 도금이 감소되었다.
실시예 8:
실시예 2의 은 욕을 사용하는 것을 제외하고는, 실시예 7에 기재된 바와 같이, 웨이퍼를 오존으로 처리한 다음에, 소성된 페이스트를 은으로 금속화하는 방법을 반복하였다. 질화규소 유전체 상의 백그라운드 도금이 실시예 7에서와 같이, 상당히 저지되는 것으로 예측된다.
실시예 9
실시예 3의 은 욕을 사용하는 것을 제외하고는, 실시예 7에 기재된 바와 같이, 웨이퍼를 오존으로 처리한 다음에, 소성된 페이스트를 은으로 금속화하는 방법을 반복하였다. 질화규소 유전체 상의 백그라운드 도금이 실시예 7에서와 같이, 상당히 저지되는 것으로 예측된다.
도 1은 본 발명의 광기전 장치를 예시한다.
도 2는 본 발명에 따라 광기전 장치에 금속 코팅을 제공하는 개략도이다.
도 3는 금속화 이전에 90 분간 오존으로 처리된 태양 전지 패널과, 금속화 이전에 처리되지 않은 태양 전지 패널을 비교한 사진이다.

Claims (10)

  1. a) 전도성 버스바 및 집전 라인용 전도성 패턴; 및 반도체 앞면상의 상기 전도성 패턴 사이의 공간을 코팅하는, 하나 이상의 결함을 포함하는 유전체층;을 포함하는 반도체를 제공하는 단계;
    b) 원자상 산소, 오존, 전리된 산소 라디칼, 과산화수소 및 하이드록실 라디칼로부터 선택된 하나 이상의 산화제와, 적어도 상기 유전체층을 접촉시키는 단계;
    c) 상기 반도체를 금속 전기 도금욕 내에 위치시키는 단계; 및
    d) 상기 반도체에 광을 적용하고 상기 금속 전기 도금욕에 전류를 인가하여 상기 전도성 패턴상에 금속층을 선택적으로 침착시키고, 상기 유전체층의 하나 이상의 결함에서의 금속 침착은 억제하는 단계;를 포함하는,
    광기전 장치의 제조에 있어서 백그라운드 도금을 억제하는 방법.
  2. 제1항에 있어서, 유전체층은 산화제와 30초 내지 400분간 접촉되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 광은 연속적이거나 펄스되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 금속층은 은, 금, 구리 또는 금속 합금인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 금속층은 은이며, 시안화물 비함유 전해질로부터 선택적으로 침착되는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 전해질은 pH가 7 내지 14인 것을 특징으로 하는 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020090023145A 2008-03-19 2009-03-18 백그라운드 도금을 저지하는 방법 KR101582505B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7010108P 2008-03-19 2008-03-19
US61/070,101 2008-03-19

Publications (2)

Publication Number Publication Date
KR20090100305A KR20090100305A (ko) 2009-09-23
KR101582505B1 true KR101582505B1 (ko) 2016-01-05

Family

ID=40897500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090023145A KR101582505B1 (ko) 2008-03-19 2009-03-18 백그라운드 도금을 저지하는 방법

Country Status (6)

Country Link
US (1) US7939438B2 (ko)
EP (1) EP2103716B1 (ko)
JP (1) JP5216633B2 (ko)
KR (1) KR101582505B1 (ko)
CN (1) CN101552306B (ko)
TW (1) TWI391535B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051688A1 (de) * 2009-10-23 2011-04-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur lichtinduzierten galvanischen Pulsabscheidung zur Ausbildung einer Saatschicht für einen Metallkontakt einer Solarzelle und zur nachfolgenden Verstärkung dieser Saatschicht bzw. dieses Metallkontakts sowie Anordnung zur Durchführung des Verfahrens
JP2011122192A (ja) * 2009-12-09 2011-06-23 Ne Chemcat Corp 電解硬質金めっき液及びこれを用いるめっき方法
CN102021572B (zh) * 2010-12-20 2012-07-25 复旦大学 一种基于铁电材料纳米压印的颗粒自组装方法
KR101113068B1 (ko) 2010-12-30 2012-02-15 (주)지오데코 광 유도 플레이팅을 이용한 태양전지 전극 형성방법
DE102011010306A1 (de) * 2011-02-03 2012-08-09 Rena Gmbh Verfahren zur Herstellung einer kristallinen Siliziumsolarzelle unter Vermeidung unerwünschter Metallabscheidungen
TWI414706B (zh) * 2011-05-26 2013-11-11 Univ Cheng Shiu 電積成形製作管件的方法
US20150184307A1 (en) * 2012-07-31 2015-07-02 Daiwa Fine Chemicals Co., Ltd. (Laboratory) Silver electroplating solution
DE102014211227A1 (de) 2014-06-12 2015-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur selektiven Entfernung von Background-Plating auf Solarzellen
US10789185B2 (en) 2016-09-21 2020-09-29 Rambus Inc. Memory modules and systems with variable-width data ranks and configurable data-rank timing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005113162A (ja) 2003-10-02 2005-04-28 Ebara Corp めっき方法及びめっき装置
JP2005194598A (ja) 2004-01-09 2005-07-21 Semiconductor Leading Edge Technologies Inc めっき方法、基板形成方法及び基板
JP2008057035A (ja) 2006-06-05 2008-03-13 Rohm & Haas Electronic Materials Llc めっき方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600185A (en) * 1967-10-02 1971-08-17 Eastman Kodak Co Photographic production of electrically conducting metal layers
JPS5221979B2 (ko) * 1971-11-30 1977-06-14
US4217183A (en) 1979-05-08 1980-08-12 International Business Machines Corporation Method for locally enhancing electroplating rates
JPS61179884A (ja) * 1985-02-05 1986-08-12 Mitsubishi Electric Corp 選択的化学加工装置
NL8802047A (nl) * 1988-08-18 1990-03-16 Philips Nv Werkwijze voor het selectief op een substraat aanbrengen van een metaal uit de vloeistoffase met behulp van een laser.
EP0432493A3 (en) * 1989-11-16 1992-02-26 E.I. Du Pont De Nemours And Company Electronic circuitry utilizing silver diffusion transfer imaging
JPH04215463A (ja) * 1990-12-14 1992-08-06 Fujitsu Ltd ガラス封止パッケージ端子へのメッキ方法
US5882435A (en) 1993-09-30 1999-03-16 Siemens Solar Gmbh Process for the metal coating of solar cells made of crystalline silicon
WO1998022406A1 (en) * 1996-11-21 1998-05-28 Philips Electronics N.V. Method of applying a silver layer to a glass substrate
TW466558B (en) 1999-09-30 2001-12-01 Purex Co Ltd Method of removing contamination adhered to surfaces and apparatus used therefor
US6650000B2 (en) * 2001-01-16 2003-11-18 International Business Machines Corporation Apparatus and method for forming a battery in an integrated circuit
US20060110580A1 (en) * 2003-04-28 2006-05-25 Aylward Peter T Article comprising conductive conduit channels
JP4540981B2 (ja) * 2003-12-25 2010-09-08 株式会社荏原製作所 めっき方法
GB0518612D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co A method of forming conductive tracks
US7655972B2 (en) * 2005-11-21 2010-02-02 International Business Machines Corporation Structure and method for MOSFET with reduced extension resistance
CN100533785C (zh) * 2006-06-05 2009-08-26 罗门哈斯电子材料有限公司 镀敷方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005113162A (ja) 2003-10-02 2005-04-28 Ebara Corp めっき方法及びめっき装置
JP2005194598A (ja) 2004-01-09 2005-07-21 Semiconductor Leading Edge Technologies Inc めっき方法、基板形成方法及び基板
JP2008057035A (ja) 2006-06-05 2008-03-13 Rohm & Haas Electronic Materials Llc めっき方法

Also Published As

Publication number Publication date
US20090258491A1 (en) 2009-10-15
TWI391535B (zh) 2013-04-01
CN101552306B (zh) 2011-01-19
CN101552306A (zh) 2009-10-07
US7939438B2 (en) 2011-05-10
TW200951249A (en) 2009-12-16
JP2009299178A (ja) 2009-12-24
KR20090100305A (ko) 2009-09-23
JP5216633B2 (ja) 2013-06-19
EP2103716B1 (en) 2013-05-01
EP2103716A1 (en) 2009-09-23

Similar Documents

Publication Publication Date Title
KR101582505B1 (ko) 백그라운드 도금을 저지하는 방법
JP5301115B2 (ja) めっき方法
KR101567783B1 (ko) 백그라운드 도금을 방지하는 방법
JP5357638B2 (ja) 半導体上での光誘導めっき方法
TWI454557B (zh) 改良之多晶體的紋理加工組成物和方法
TWI493615B (zh) 半導體的電化學蝕刻方法
KR20150127804A (ko) 반도체 상의 구리 도금
CN100533785C (zh) 镀敷方法
KR20120120073A (ko) 개선된 다결정 텍스쳐링 조성물 및 방법
KR20140004010A (ko) 입사광 반사를 감소시키기 위한 단결정 반도체 기판의 텍스쳐링

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5