KR101559617B1 - 반도체장치 및 반도체장치용 접합재 - Google Patents

반도체장치 및 반도체장치용 접합재 Download PDF

Info

Publication number
KR101559617B1
KR101559617B1 KR1020127025457A KR20127025457A KR101559617B1 KR 101559617 B1 KR101559617 B1 KR 101559617B1 KR 1020127025457 A KR1020127025457 A KR 1020127025457A KR 20127025457 A KR20127025457 A KR 20127025457A KR 101559617 B1 KR101559617 B1 KR 101559617B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
layer
bonding material
substrate
semiconductor
Prior art date
Application number
KR1020127025457A
Other languages
English (en)
Other versions
KR20120127518A (ko
Inventor
가츠아키 스가누마
성준 김
Original Assignee
오사카 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오사카 유니버시티 filed Critical 오사카 유니버시티
Publication of KR20120127518A publication Critical patent/KR20120127518A/ko
Application granted granted Critical
Publication of KR101559617B1 publication Critical patent/KR101559617B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C18/00Alloys based on zinc
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/28Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/28Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • B23K35/282Zn as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Die Bonding (AREA)

Abstract

본 발명에 의한 기판(110)에 반도체 부재(120)를 적층시킨 반도체장치(100)는, 반도체 부재(120)와 기판(110)이, 아연을 주성분으로 하는 반도체장치용 접합재(130)를 개재하여 접합된다. 또 기판(110)의 표면 및 반도체 부재(120) 표면의 적어도 한쪽에, 반도체장치용 접합재(130)의 확산을 방지하는 피복층이 형성된다. 또한 피복층(140)은 질화물, 탄화물 또는 탄질화물로 이루어지는 배리어층(141)과, 귀금속으로 이루어지는 보호층(142)을 적층시켜 구성된다. 또 배리어층(141)을 구성하는 질화물, 탄화물 또는 탄질화물은, 기판(110)에 형성된 절연층(111)을 구성하는 물질이 가진 자유에너지보다 작은 자유 에너지를 갖도록 선택된다.

Description

반도체장치 및 반도체장치용 접합재{SEMICONDUCTOR DEVICE AND BONDING MATERIAL FOR SEMICONDUCTOR DEVICE}
본 발명은 기판에 반도체 부재를 적층시킨 반도체장치, 및 반도체 부재와 기판을 접합하는 반도체장치용 접합재에 관한 것이다.
일반적으로, 반도체 실장공정에서는 다이(반도체소자)와 기판이 접합재에 의해 접합된다. 예를 들어, 특허문헌 1에는 반도체소자가 다이패드에 다이 어태치된 반도체장치가 개시되어 있다.
일본 특허공개 평성 6-163737호 공보
그러나 특허문헌 1의 반도체장치에는, 접합재의 주성분으로서, 융점이 낮은 납이 이용되고 있다. 예를 들어, 하이브리드 자동차에 사용되고 있는 파워모듈은, 대전류로 인해 디바이스 자체에 발열이 일어남과 더불어, 엔진에 근접해 있으므로, 가혹한 온도환경에 놓여진다. 따라서 200℃ 이상의 고온에서의 사용을 상정한 차세대 파워 반도체(SiC반도체 칩)의 다이 어태치용 접합재로는 내열 안정성이 부족하며, 접합재로는 사용할 수 없다.
본 발명은 차세대 파워 반도체로서 개발되고 있는 GaN반도체나 SiC반도체 등의 화합물반도체장치, 및 반도체장치의 다이 어태치용 접합재로서 내열 안정성이 뛰어난 반도체장치용 접합재를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에 관한 반도체장치의 특징적 구성은, 기판에 반도체 부재를 적층시킨 반도체장치이며, 상기 반도체 부재와 상기 기판은, 아연을 주성분으로 하는 반도체장치용 접합재를 개재하여 접합된다.
배경기술 항목에서 설명한 바와 같이, 종래의 반도체장치에서는, 반도체 부재와 기판과의 접합을 위하여 납을 주성분으로 하는 반도체장치용 접합재가 이용되어 왔다. 그러나 이들 반도체장치용 접합재는 융점이 낮으며, 200℃ 이상의 고온에서의 사용을 상정한 차세대 파워 반도체로서 개발되고 있는GaN반도체나 SiC반도체의 다이 어태치용 접합재로서는 내열 안정성이 부족하므로, 사용에 견디지 못한다. 한편, 본 발명의 반도체장치라면, 융점이 420℃인 아연을 주성분으로 하는 반도체장치용 접합재를 이용하므로, 300℃까지의 온도사이클에 견딜 수 있는 내열 피로성이 뛰어난 차세대 파워 반도체장치를 얻을 수 있다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 반도체장치용 접합재의 확산을 방지하는 피복층이, 기판 표면 및 반도체 부재 표면의 적어도 한쪽에 형성된다. 따라서 기판과 반도체장치용 접합재와의 반응 및/또는 반도체 부재와 반도체장치용 접합재와의 반응이 방지되어, 강도가 약한 반응층이 형성되는 것을 방지할 수 있다. 그 결과, 기판과 반도체장치용 접합재와의 접합강도 및/또는 반도체 부재와 반도체장치용 접합재와의 접합강도가 유지되어, 신뢰성이 뛰어난 반도체장치를 얻을 수 있다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 상기 피복층은, 질화물, 탄화물 또는 탄질화물로 이루어지는 배리어층과, 귀금속으로 이루어지는 보호층을 적층시켜 구성된다. 배리어층을 형성함으로써, 반도체장치용 접합재가 기판에 확산되는 것을 방지할 수 있다. 또 귀금속(특히 Au)은 피복층에 대한 반도체장치용 접합재의 젖음성을 향상시킨다. 그 결과, 반도체장치용 접합재와 기판과의 양호한 접합이 가능해진다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 상기 배리어층을 구성하는 질화물, 탄화물 또는 탄질화물은, 상기 기판에 형성된 절연층을 구성하는 물질이 가진 자유에너지보다 작은 자유에너지를 갖도록 선택된다. 따라서 배리어층의 활성화가 억제되어, 기판 또는 반도체 부재를 구성하는 물질이 반도체장치용 접합재 쪽으로 이동하지 않는다. 이로써, 기판과 반도체장치용 접합재와의 반응 및 반도체 부재와 반도체장치용 접합재와의 반응을 방지할 수 있어, 강도가 약한 반응층이 형성되는 것을 방지할 수 있다. 그 결과, 신뢰성 높은 반도체장치를 얻을 수 있다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 상기 배리어층을 구성하는 물질은 TiN이며, 상기 보호층을 구성하는 물질은 Au, Ag, Cu, Ni 또는 Pd이고, 상기 기판에 포함되는 절연층을 구성하는 물질은 Si3N4, Al2O3, 또는 AlN이다. 예를 들어, 배리어층을 구성하는 물질로서의 TiN은, 기판에 포함되는 절연층을 구성하는 물질로서의Si3N4가 가진 자유에너지보다 작은 자유에너지를 갖는다. 또 Ti과 N와의 결합력이, Ti과 Zn과의 결합력 및 N와 Zn과의 결합력보다 크다. 따라서 기판과 반도체장치용 접합재와의 반응을 방지할 수 있어, 강도가 약한 반응층이 형성되는 것을 방지할 수 있다. 그 결과, 상기와 마찬가지로, 신뢰성 높은 반도체장치를 얻을 수 있다. 또 보호층을 구성하는 물질로서의 Au, Ag, Cu, Ni 또는 Pd은, 피복층에 대한 반도체장치용 접합재의 젖음성을 향상시키므로, 반도체장치용 접합재와의 접합면에 Au층, Ag층, Cu층, Ni층 또는 Pd층을 형성하면, 접합면에서의 보이드 생성을 억제할 수 있어, 양호한 접합면을 얻을 수 있다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 상기 아연의 순도는 90중량% 이상이다. 아연은 유연성이 뛰어나며 도전성이 양호한 금속이다. 따라서 반도체장치용 접합재에 아연을 90중량% 이상 함유시킴으로써, 반도체장치의 구부러짐이나 꺾임 등, 충격으로 인해 취약하게 파괴되는 것을 피할 수 있다. 여기서, 아연의 순도는 99.9999중량% 이상인 것이 바람직하다. 고순도의 아연을 이용함으로써, 반도체장치용 접합재의 연신율을 향상시킬 수 있다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 상기 배리어층의 두께는 100㎚에서 2000㎚의 범위 내이며, 상기 보호층의 두께는 20㎚에서 500㎚의 범위 내이다. 이 정도의 두께 범위이면, 배리어층에 의해, 반도체장치용 접합재의 확산을 방지하는 것이 충분히 가능해지며, 또 보호층에 의해, 반도체장치용 접합재의 산화 및 오염을 확실하게 방지할 수 있다.
본 발명의 반도체장치의 바람직한 형태에 의하면, 상기 반도체장치용 접합재는 불순물원소를 포함한다. 불순물원소를 포함함으로써, 반도체장치용 접합재의 특성을 개선할 수 있다. 여기서 불순물원소는, Ca, Mn, Ti, Cr, Ni, V 및 Nb로 이루어지는 군에서 선택된, 적어도 하나의 원소를 포함하는 것이 바람직하다. 이와 같은 불순물원소의 첨가에 의해, 반도체장치용 접합재의 연성을 향상시킴과 동시에 산화를 억제할 수 있다.
상기 과제를 해결하기 위하여, 본 발명에 관한 반도체장치용 접합재의 특징적 구성은, 기판에 반도체 부재를 적층시킨 반도체장치에 있어서, 상기 반도체 부재와 상기 기판을 접합하는 반도체장치용 접합재이며, 아연을 주성분으로 한다.
본 발명에 관한 반도체장치용 접합재에 의하면, 상기에서 설명한 본 발명의 반도체장치와 마찬가지의 작용효과를 얻을 수 있다. 본 발명에 관한 반도체장치용 접합재는, 융점이 420℃인 아연을 주성분으로 하는 반도체장치용 접합재이므로, 이를 사용하면, 300℃까지의 온도사이클에 견딜 수 있는 내열 피로성이 뛰어난 차세대 파워 반도체장치를 얻을 수 있다.
도 1은 본 발명의 실시형태에 관한 반도체장치를 나타내는 모식도.
도 2는 각종 질화물의 자유에너지 변화를 나타내는 그래프.
도 3은 열충격시험 후의 열충격시험용 시료1의 단면 사진을 나타내는 도.
도 4는 열충격시험 후의 열충격시험용 시료2의 단면 사진을 나타내는 도.
도 5는 열충격시험 후의 열충격시험용 비교시료의 단면 사진을 나타내는 도.
도 6은 전단시험용 시료의 구성 및 전단시험 결과를 설명하는 도로서, (a)는 전단시험용 시료의 구성을 나타내는 모식도이며, (b)는 전단시험 결과를 나타내는 그래프.
도 7은 인장시험용 시편의 모식도.
도 8(a) 및 (b)는 인장시험의 결과를 나타내는 그래프.
도 9(a) 및 (b)는 인장시험의 결과를 나타내는 그래프.
도 10(a)~(e)는 순아연 및 불순물원소가 첨가된 아연의 표면 상(像)을 나타내는 도.
도 11(a) 및 (b)는 불순물원소가 첨가된 아연 및 순아연의 표면 상을 나타내는 도.
도 12는 시료의 산화시간에 대한 중량 증가량의 변화를 나타내는 그래프.
도 13(a) 및 (b)는 인장시험의 결과를 나타내는 그래프.
도 14(a) 및 (b)는 인장시험의 결과를 나타내는 그래프.
[실시형태]
도 1, 도 2를 참조하여 본 발명의 반도체장치 및 반도체장치용 접합재에 관한 실시형태를 설명하고, 도 3 내지 도 14를 참조하여 본 발명의 실시예를 설명한다. 여기서, 본 발명은 이하의 실시형태에 한정되지 않는다.
도 1은 본 발명의 실시형태에 관한 반도체장치(100)를 나타내는 모식도이다. 반도체장치(100)는 기판(110)에 반도체 부재(120)를 적층시킨 구성을 갖는다. 기판(110)과 반도체 부재(120)는, 아연을 주성분으로 하는 반도체장치용 접합재(130)를 개재하여 접합된다. 반도체장치용 접합재(130)는, 다이 어태치재(반도체용 다이본드재)로서 반도체제조과정에서 이용된다. 박막층상, 페이스트상, 필름상 등의 형상으로 제공되며, 반도체 부재(예를 들어 다이칩)와 기판을 접합하는 접착재이다. 아연을 주성분으로 하는 재료의 융점은 약 420℃이므로, 300℃ 정도의 고온에서도 융해되는 일이 없으며, 다이 어태치재(반도체용 다이본드재)로서의 기능을 발휘할 수 있다.
기판(110)은, 절연층(111)과, 절연층(111)의 양면에 접합된 Cu층(제1 Cu층(112)과 제2 Cu층(113))을 포함한다. 기판(110)의 표면에, 반도체장치용 접합재(130)의 확산을 방지하는 제1 피복층(140)이 형성된다. 제1 피복층(140)은, 질화물, 탄화물 또는 탄질화물로 이루어지는 제1 배리어층(141)과, 귀금속으로 이루어지는 제1 보호층(142)을 적층시켜 구성된다.
반도체 부재(120)의 표면에, 반도체장치용 접합재(130)의 확산을 방지하는 제2 피복층(150)이 형성된다. 제2 피복층(150)은, 질화물, 탄화물 또는 탄질화물로 이루어지는 제2 배리어층(151)과, 귀금속으로 이루어지는 제2 보호층(152)을 적층시켜 구성된다.
반도체 부재(120)를 구성하는 물질은, 예를 들어 SiC이며, 반도체장치(100)는 SiC반도체장치로서 기능한다. 또 반도체 부재(120)를 구성하는 물질은 GaN일 수 있으며, 그 경우, 반도체장치(100)는 GaN반도체장치로서 기능한다. 또 절연층(111)을 구성하는 물질은, 예를 들어 Si3N4이나, 절연체로서 기능하는 한 Si3N4에 한정되지 않는다. 예를 들어, 절연층(111)은 Al2O3, 또는 AlN일 수 있다. 또는 절연층(111)은 다른 세라믹스이어도 된다.
제1 보호층(142) 및 제2 보호층(152)의 두께는 20㎚에서 500㎚ 정도인 것이 바람직하다. 제1 보호층(142) 및 제2 보호층(152)은 귀금속으로 구성되며, 예를 들어 Au, Ag, Cu, Ni 또는 Pd을 채용할 수 있다. Au, Ag, Cu, Ni 또는 Pd은, 반도체장치용 접합재(130)의 젖음성을 확보하여, 반도체장치용 접합재의 오염을 방지한다. 반도체장치용 접합재(130)와의 접합면에 Au층, Ag층, Cu층, Ni층 또는 Pd층을 형성하면, 접합면에서의 보이드 생성을 억제할 수 있어, 양호한 접합면을 얻을 수 있다.
제1 배리어층(141) 및 제2 배리어층(151)의 두께는 100㎚에서 2000㎚ 정도인 것이 바람직하다. 이 정도의 두께이면, 배리어층에 의해 반도체장치용 접합재(130)의 확산을 방지하는 것이 충분히 가능해진다. 제1 배리어층(141) 및 제2 배리어층(151)을 구성하는 질화물, 탄화물 또는 탄질화물은, 절연층(111)을 구성하는 물질이 가진 자유에너지보다 작은 자유에너지를 갖도록 선택된다. 따라서 각 배리어층(141, 151)의 활성화가 억제되어, 기판(110) 또는 반도체 부재(120)를 구성하는 물질이 반도체장치용 접합재(130) 쪽으로 이동하지 않는다. 이로써, 기판과 반도체장치용 접합재와의 반응 및 반도체 부재와 반도체장치용 접합재와의 반응을 방지할 수 있어, 강도가 약한 반응층이 형성되는 것을 방지할 수 있다. 그 결과, 신뢰성 높은 반도체장치를 얻을 수 있다.
도 2는 각종 질화물의 자유에너지 변화를 나타내는 그래프이다. 세로축은 반응(Me+N2→Me-nitride)의 자유에너지 변화(㎉/mol)를 나타내며, 가로축은 온도(℃)를 나타낸다. 도 2를 참조하면, NbN, TiN, Ta2N 및 ZrN은, Si3N4 보다 반응의 자유에너지 변화가 작다. 예를 들어, 절연층을 구성하는 물질이 Si3N4이면, 제1 배리어층(141) 및 제2 배리어층(151)을 구성하는 물질은, 예를 들어 TiN을 선택할 수 있다. TiN은, Si3N4가 가진 자유에너지보다 작은 자유에너지를 갖는다. 그 외에 제1 배리어층(141) 및 제2 배리어층(151)을 구성하는 물질로는 NbN, TiN, Ta2N 및 ZrN을 이용할 수 있다. 여기서, 제1 배리어층(141) 및 제2 배리어층(151)을 구성하는 물질이 탄화물인 경우에는, 예를 들어 TiC, TaC, ZrC, NbC 등을 이용할 수 있다. 또 TiC 또는 NbC로 구성된 제1 배리어층(141) 및 제2 배리어층(151)을 형성할 경우, 미리 Ti 또는 Nb로 구성된 제1 배리어층(141) 및 제2 배리어층(151)을 형성한 후, 반도체 부재(120)를 구성하는 SiC와 Ti 또는 Nb가 반응함에 의해, 제1 배리어층(141) 및 제2 배리어층(151)을 구성하는 물질을 TiC 또는 NbC로 변화시켜도 된다. 이 반응은 고상상태에서 발생시켜도 되나, 메탈배리어(예를 들어 Ti)가 액체 중으로 용융되면 SiC와의 반응이 더욱 발생되기 쉬워진다. 또는 제1 배리어층(141) 및 제2 배리어층(151)을 구성하는 물질은, TiCN 등의 탄질화물이라도 된다. 그리고 제1 배리어층(141) 및 제2 배리어층(151)은, 서로 다른 물질로 구성되어도 된다.
이상, 도 1 및 도 2를 참조하여 본 발명의 반도체장치(100) 및 반도체장치용 접합재(130)에 관한 실시형태를 설명하였다. 여기서, 반도체장치(100)에서, 기판(110)과 반도체 부재(120)가, 아연을 주성분으로 하는 반도체장치용 접합재(130)를 개재하여 접합되어 있는 한, 기판(110)의 표면에 제1 피복층(140)이 형성되는 것에 한정되지 않는다. 또 마찬가지로, 반도체 부재(120)의 표면에 제2 피복층(150)이 형성되는 것에 한정되지 않는다. 기판(110)의 표면에 제1 피복층(140)이 형성되지 않을 경우가 있을 수 있으며, 반도체 부재(120)의 표면에 제2 피복층(150)이 형성되지 않을 경우가 있을 수 있다.
또한 제1 피복층(140)과 제2 피복층(150)에 있어서, 반도체장치용 접합재(130)와의 접합면에 귀금속층이 형성되어 있는 한, 제1 보호층(142)과 제2 보호층(152)은 각각, 귀금속층의 단일층에 한정되는 것은 아니다. 제1 보호층(142)과 제2 보호층(152) 중의 적어도 한쪽이, 귀금속층의 단일층에 더하여, 적어도 한층의 금속층을 가질 수 있다. 또 제1 보호층(142)과 제2 보호층(152)은 각각, 예를 들어 Ni층과 Au층을 포함한 귀금속층과 같이, 복수의 귀금속층이 포함될 수 있다. 또한 반도체장치용 접합재(130)는, 아연을 주성분으로 한다면, 미량의 불순물이 첨가될 수 있다. 반도체장치용 접합재(130)에서, 주성분으로서의 아연의 순도는 90중량% 이상이나, 고순도(99.99중량% 이상)인 것이 바람직하다.
본 발명의 반도체장치 및 반도체장치용 접합재에 의하면, 융점이 420℃인 아연을 주성분으로 하는 반도체장치용 접합재를 이용하므로, 300℃까지의 온도사이클에 견딜 수 있고 내열피로성이 뛰어난 차세대 파워 반도체장치를 얻을 수 있다. 또 반도체장치용 접합재의 확산을 방지하는 피복층이 기판 표면에 형성되므로, 기판과 반도체장치용 접합재와의 반응이 방지되어, 강도가 약한 반응층이 형성되는 것을 방지할 수 있다. 그 결과, 기판과 반도체장치용 접합재와의 접합강도가 유지되며, 신뢰성 높은 반도체장치를 얻을 수 있다.
특히, 배리어층을 구성하는 물질이 TiN이고, 보호층을 구성하는 물질이 Au, Ag, Cu, Ni 또는 Pd이며, 기판에 포함되는 절연층을 구성하는 물질이 Si3N4, Al2O3, 또는 AlN인 경우에, 본 발명의 바람직한 반도체장치의 구성이 얻어진다. 예를 들어, 배리어층을 구성하는 물질로서의 TiN은, 기판에 포함되는 절연층을 구성하는 물질로서의 Si3N4가 가진 자유에너지보다 작은 자유에너지를 갖는다. 또 Ti과 N의 결합력이, Ti과 Zn과의 결합력 및 N와 Zn과의 결합력보다 크다. 따라서 기판과 반도체장치용 접합재와의 반응을 방지할 수 있어, 강도가 약한 반응층이 형성되는 것을 방지할 수 있다. 그 결과, 상기와 마찬가지로 신뢰성 높은 반도체장치를 얻을 수 있다. 또 보호층을 구성하는 물질로서의 Au, Ag, Cu, Ni 또는 Pd는 피복층에 대한 반도체장치용 접합재의 젖음성을 향상시키므로, 반도체장치용 접합재와의 접합면에 Au층, Ag층, Cu층, Ni층 또는 Pd층을 형성하면, 접합면에서의 보이드 생성을 억제할 수 있어, 양호한 접합면을 얻을 수 있다.
전술한 바와 같이, 반도체장치용 접합재(130)에 있어서, 주성분인 아연에 미량의 불순물원소가 첨가되어도 된다. 불순물원소는, 예를 들어 칼슘(Ca), 망간(Mn), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 바나듐(V) 및 니오브(Nb)로 이루어지는 군에서 선택된 적어도 하나의 원소를 포함하는 것이 바람직하다. 여기서 Ca은 알칼리토류금속이며, Mn, Ti, Cr, Ni, V 및 Nb는 천이금속이다. 특히 Ni, V 및 Nb는 고융점금속으로도 불린다. 이와 같은 불순물원소의 첨가에 의해, 반도체장치용 접합재(130)의 연성을 향상시킴과 동시에, 반도체장치용 접합재(130)의 산화를 저감시킬 수 있다. 불순물원소로서, 아연보다 산화되기 쉬운 원소를 이용함으로써, 반도체장치용 접합재(130) 표면에, 아연의 보호막이 될 산화막이 형성되는 것으로 생각된다. 또 반도체장치용 접합재(130)에서 순도가 높은 아연을 이용함으로써, 연성을 향상시킬 수 있다.
여기서, 노출된 구리가 200℃ 이상의 온도환경 하에 노출되면, 산화가 현저하게 진행되어, 구리와 SiC 및 구리와 세라믹스 각각의 계면에 산화물이 생성되어, 강도가 저하되어 버리는 경우가 있다. 이에 반해, 제1 배리어층(141)을 구성하는 물질로서 TiN을 이용하여, 절연층(111) 표면의 Cu층(113)을 피복하면, 300℃의 고온 하에 노출되어도 구리의 산화는 거의 진행되지 않는다. 이와 같이 제1 배리어층(141)을 구성하는 물질로서 TiN을 이용함으로써, SiC/TiN/구리/세라믹스 계면에서의 강도 저하를 억제할 수 있다.
(실시예)
이하, 본 발명의 실시예를 도 3에서 도 14를 참조하면서 설명한다.
[열충격시험용 시료]
열충격시험을 위하여 열충격시험용 시료1, 열충격시험용 시료2 및 열충격시험용 비교시료를 준비하였다.
열충격시험용 시료1에서, 반도체장치용 접합재(130)로서 순아연(순도 99.99중량%, 세로 4㎜, 가로 4㎜, 두께 0.2㎜)을 이용하였다. 절연층(111)으로서, Si3N4층(세로 15㎜, 가로 15㎜, 두께 0.5㎜)을 이용하였다. 기판(100)의 한쪽 면(제2 Cu층(113) (세로 13㎜, 가로 13㎜, 두께 0.5㎜))측에 제1 보호층(142)으로서 Au층(세로 13㎜, 가로 13㎜, 두께 200㎚)을, 제1 배리어층(141)으로서 TiN층(세로 13㎜, 가로 13㎜, 두께 800㎚)을 이용하였다. Au층은 반도체장치용 접합재(130)측에 적층되며, TiN층은 제2 Cu층(113)측에 적층된다. 반도체 부재(120)의 한쪽 면(세로 3㎜, 가로 3㎜, 두께 1㎜))측에 제2 보호층(152)으로서 Au층(세로 3㎜, 가로 3㎜, 두께 200㎚)을, 제2 배리어층(151)으로서 TiN층(세로 3㎜, 가로 3㎜, 두께 800㎚)을 이용하였다. Au층은 반도체장치용 접합재(130)측에 적층되며, TiN층은 반도체 부재(120)측에 적층된다.
열충격시험용 시료2는, 열충격시험용 시료1의 각층 중, 제1 피복층(140) 이외의 층을 포함한다. 열충격시험용 비교시료는, 반도체장치용 접합재로서 Pb-5Sn(융점은 315℃)을 이용하는 점 이외는 열충격시험용 시료1과 마찬가지의 구성이다.
제1 Cu층의 표면을 연마하여 제1 피복층을 증착시킴으로써, 열충격시험용 시료1 및 열충격시험용 비교시료를 제작하였다. 열충격시험용 시료1, 열충격시험용 시료2 및 열충격시험용 비교시료에 있어서, 적외선 노(Ar분위기, 450℃ × 60 s(융점 420℃ 이상, 100s))에서 반도체장치용 접합재를 용융시켰다.
[열충격시험]
열충격시험용 시료1, 열충격시험용 시료2 및 열충격시험용 비교시료의 각각에 대하여, 대기 중, -50℃와 300℃ 사이의 온도사이클(0~500회)을 실시하였다. 각 회에서 30min 유지시켰다.
도 3은, 열충격시험 후의 열충격시험용 시료1의 단면 사진을 나타내는 도이다. 열충격시험 후의 열충격시험용 시료1은, SiC층(반도체 부재(120)), TiN층(제2 배리어층(151)), Zn층(반도체장치용 접합재(130)) 및 Cu층(제2 Cu층(113))을 포함한다. 반도체 부재(120)와 반도체장치용 접합재(130)와의 접합면 및 기판(110)과 반도체장치용 접합재(130)와의 접합면은 각각 완전히 젖었으며, 보이드는 확인되지 않았다. Zn층(반도체장치용 접합재(130)) 내부에서는 AuZn화합물이 확인되었으나 미량이므로, 정량(定量)이 어려웠다((18-22at%)Au-(78-82at%)Zn). 열충격시험 후의 열충격시험용 시료1을 외관관찰 및 저배율관찰 하여도 커다란 접합결함(균열, 계면박리 등)은 확인되지 않으며, 반도체 부재(120)와 반도체장치용 접합재(130) 및 기판(110)과 반도체장치용 접합재(130)는 양호하게 접합되었다. 반도체 부재(120)와 반도체장치용 접합재(130)와의 접합면의 계면 및 기판(110)과 반도체장치용 접합재(130)와의 접합면의 계면에는 TiN층(제2 배리어층(151))만 형성되었다.
도 4는 열충격시험 후의 열충격시험용 시료2의 단면 사진을 나타내는 도이다. 열충격시험 후의 열충격시험용 시료2는, SiC층(반도체 부재(120)), TiN층(제2 배리어층(151)), Zn층(반도체장치용 접합재(130)), CuZn5층, Cu5Zn8층 및 Cu층(제2 Cu층(113))을 포함한다. Zn층(반도체장치용 접합재(130))과 Cu층(제2 Cu층(113))과의 계면에서는, Zn층(반도체장치용 접합재(130))과 Cu층(제2 Cu층(113))이 반응하여, CuZn5층, Cu5Zn8층이 형성되었다. Cu5Zn8층 부분에서 균열이 발생하였으나, Zn층(반도체장치용 접합재(130)) 내부에는 전파되지 않았다. 열충격시험 후의 열충격시험용 시료2를 외관관찰 및 저배율관찰 하여도 커다란 접합결함(균열 등)은 확인되지 않으며, 반도체 부재(120)와 반도체장치용 접합재(130) 및 기판(110)과 반도체장치용 접합재(130)는 양호하게 접합되었다. 반도체 부재(120)와 Zn층(반도체장치용 접합재(130))과의 접합면의 계면에는, TiN층(제2 배리어층(151))만 형성되었다.
도 5는 열충격시험 후의 열충격시험용 비교시료의 단면 사진을 나타내는 도이다. 열충격시험 후의 열충격시험용 비교시료는, SiC층, TiN층, Pb-5Sn층(반도체장치용 접합재) 및 Cu층을 포함한다. Pb-5Sn층(반도체장치용 접합재) 내부에 균열이 발생했음을 알 수 있다.
[전단시험용 시료]
도 6은 전단시험용 시료의 구성 및 전단시험 결과를 설명하는 도이다. 도 6(a)는 전단시험용 시료의 구성을 나타내는 모식도이다. 전단시험을 위하여, 전단시험용 시료1, 전단시험용 시료2 및 전단시험용 비교시료를 준비하였다. 전단시험용 시료1, 및 전단시험용 비교시료는 각각, 밑에서부터 제1 Cu층(213)(세로 7㎜, 가로 11㎜, 두께 0.8㎜), 제1 피복층(240)(Au층(242)의 두께 200㎚, TiN층(241)의 두께 800㎚), 반도체장치용 접합재층(230)(세로 4㎜, 가로 4㎜, 두께 0.2㎜), 제2 피복층(250)(Au층(252)의 두께 200㎚, TiN층(251)의 두께 800㎚), 제2 Cu층(220)(세로 4㎜, 가로 4㎜, 두께 0.8㎜)을 포함한다. 전단시험용 시료2는, 전단시험용 시료1의 각층 중, 제1 피복층(240) 이외의 층을 포함한다. 전단시험용 시료1 및 전단시험용 시료2의 반도체장치용 접합재는 순아연(순도 99.99중량%)이며, 전단시험용 비교시료의 반도체장치용 접합재는 Pb-5Sn이다.
전단시험용 시료1, 전단시험용 시료2 및 전단시험용 비교시료의 각각에 대하여, 대기 중, -50℃와 300℃ 사이의 온도사이클(0~500회)을 실시하였다. 각 회에서 30min 유지시켰다. 온도사이클 0회째, 250회째 및 500회째의 각각에서, 헤드에 의한 충격을 부여하였다. 시험 높이(헤드 위치)는, 제1 피복층(240)의 상면에서 0.1㎜ 부분, 시험속도(헤드 속도)는 50㎛/s이다. 전단력을 부여할 부분을 도 6(a)에 화살표로 나타낸다(반도체장치용 접합재층(230) 부분).
[전단시험 결과]
도 6(b)는, 전단시험용 시료1, 전단시험용 시료2 및 전단시험용 비교시료에 대한 전단시험 결과를 나타내는 그래프이다. 세로축은 전단강도(㎫)를 나타내며, 가로축은 온도사이클 수(회)를 나타낸다.
전단시험용 시료1에서는, 사이클수 500회째에서도, 매우 미세한 균열이 발생하는 것 이외에는 미세조직에 변화가 없으며, 초기강도가 유지되는 신뢰성 높은 다이 어태치 접합을 얻을 수 있었다. 전단시험용 시료2에서는, 금속간화합물층(Cu5Zn8층)에서 균열이 발생하나, 접합부분(반도체장치용 접합재 내부)에는 균열이 전파되지 않으므로, 초기강도가 유지되는 신뢰성 높은 다이 어태치 접합을 얻을 수 있었다.
전단시험용 시료1은 약 36~39㎫의 전단강도를 나타내며, 전단시험용 비교시료의 전단강도의 약 3.5배였다.
이와 같이, 본 발명의 반도체장치(100) 및 반도체장치용 접합재(130)에 의하면, 융점이 420℃인 아연을 주성분으로 하는 반도체장치용 접합재를 이용하므로, 300℃까지의 온도사이클에 견딜 수 있는 내열피로성이 뛰어난 차세대 파워 반도체장치를 얻을 수 있다.
[불순물원소의 첨가에 의한 특성 변화]
불순물원소의 첨가에 의한 특성 변화를 조사하기 위하여 시료1~5를 준비하였다. 시료1로서, 불순물원소의 첨가를 실시하지 않는, 시판의 아연을 준비하였다. 이 아연의 순도는 99.99중량%였다. 이와 같은 아연은 4N으로 표시된다. 여기서는, 시료1에 있어서, 불순물원소의 첨가를 실시하지 않는 아연을 순아연으로 부르는 경우가 있다.
시료2~5로서, 전술한 아연에, 불순물원소 Ca, Mn, Ti, Cr이 각각 0.1질량%(0.1중량%)가 되도록 첨가한, 4개의 첨가물을 준비하였다. 시료2~5에는 각각 Ca, Mn, Ti 및 Cr이 첨가되어 있다.
구체적으로는, 불순물을 첨가한 아연을 아크노에서 Ar분위기 하에서 융해시키고, 그 후 뒤집었다. 용해 및 뒤집기를 교대로 3번 실시하여, 불순물원소를 포함한 아연합금을 시료2~5로서 제작하였다.
다음에, 시료1~5를 인장시험용 시편으로 가공하였다. 도 7에 시편의 모식도를 나타낸다. 구체적으로는, 시료1~5를 주조처리하고, 각각의 두께가 10~13㎜에서 1.3㎜가 되기까지 압연시켰으며, 그 후 방전가공을 실시하였다. 이와 같이 하여, 시료1~5로부터 시편1~5를 각각 형성하였다.
다음으로, 시편1~5 각각의 두께가 1.2㎜가 되게 연마하고, 180℃에서 3시간 열처리를 실시하여 잔류응력을 제거하였다. 그 후 알루미나 연마제로 시편1~5를 각각 연마하였다. 연마처리에서는, 알루미나 연마제의 입경을 서서히 작게 하였으며, 최종적으로 입경 0.3㎛의 연마제를 이용하였다.
이상과 같이 하여, 시편1~5를 각각 10개 준비하여 인장시험을 실시하였다. 신장속도는 7×10-4㎜/초였다. 여기서, 인장시험에서 표점거리 이외의 부분에서 파단된 시편의 결과를 무시하고, 또, 나머지 시편의 측정결과 중에서 최대값 및 최소값을 제외한, 시편1~5 각각의 6개씩의 평균을 산출하였다.
도 8에 인장시험의 결과를 나타낸다. 도 8(a)는, 공칭 변형률(Nominal Strain)에 대한 공칭 응력(Nominal Stress)을 나타내며, 도 8(b)에 시편1~5의 최대 인장강도(Ultimate Tensile Stress:UTS)를 나타낸다. 도 8(a) 및 도 8(b)에서는 시편1~5의 결과를 각각 Zn, 0.1Ca, 0.1Mn, 0.1Cr, 0.1Ti으로 표시한다. Ca, Mn, Cr 및 Ti의 첨가에 의해, 탄성역이 확대됨과 동시에 영률이 증대되었다. 특히, Ti의 첨가에 의해 영률은 현저하게 증대되었다.
도 9(a)에 시편1~5 각각의 연신율(Elongation) 결과를 나타낸다. 시편1의 연신율은 5.0%로 비교적 낮은 데에 반해, 분순물원소가 첨가된 시편2~4의 연신율은 20% 이상을 나타내었다. 이와 같이, 불순물원소의 첨가에 의해 연신율이 증대됨을 알았다.
도 9(b)에, 0.2% 내력(proof stress)의 결과를 나타낸다. Ca, Mn, Ti이 첨가된 시료2, 3, 5의 내력은 시료1에 비해 높았으나, Cr이 첨가된 시료4의 내력은 시료1과 거의 동등한 정도였다. 시료4와 같이, 시료2, 3, 5에 비해 내력이 낮은 재료로 반도체장치용 접합재를 형성함으로써, 반도체장치가 충격을 받은 경우의 반도체 부재에의 손상을 흡수할 수 있다.
도 10에 각 시료1~5의 확대 상(像)을 나타낸다. 도 10(a)~도 10(e)는 각각 시료1~5의 상이다. 시료1에서 아연의 결정입자는 비교적 큰 것이었으나, 불순물원소의 첨가에 의해, 아연의 결정 입경이 작아졌다. 특히 Cr 및 Ti이 첨가된 시료4, 5에서는 아연의 결정 입경이 매우 작아졌다.
도 11(a) 및 도 11(b)에, Ti이 첨가된 시료5 및 시료1 각각의 초기조직에 있어서 파단면의 확대 상을 나타낸다. 시료5에는 금속간화합물로 생각되는 곳이 있다. 시료5에 대하여 에너지분산형 X선분석(Energy Dispersive X-ray Spectroscopy:EDS)을 실시한 바, Zn 및 Ti의 질량%(중량%)는 99.43, 0.57이며, 원자수%(at%)는 99.23, 0.77이었다.
또 시료1~5의 산화속도를 열중량분석(Thermogravimetry Analysis:TGA)으로 측정하였다. 여기서는, 대기중 400℃에서 산화시켰다. 도 12에, 시료 1~5의 산화시간에 대한 중량 증가량(weight gain)의 결과를 나타낸다. 산화시간에 대한 시료1의 증량 증가량은 비교적 큰 것인데 반해, 불순물원소의 첨가에 의해, 산화시간에 대한 시료2~5의 중량 증가량은 비교적 작아졌다. 특히 Cr의 첨가에 의해, 중량 증가량은 매우 작아졌다. 이와 같이, 불순물원소의 첨가(특히 Cr의 첨가)에 의해, 아연을 주성분으로 하는 시료의 산화를 억제할 수 있었다.
이상과 같이, 불순물원소의 첨가에 의해, 아연의 결정이 미세화되고, 이에 따라 강도 및 연신율이 향상된 것으로 생각된다.
[아연의 순도에 의한 특성의 변화]
순도가 다른 아연을 이용하여 그 특성을 비교하였다. 여기서는 순도 99.99중량%(4N)의 아연과, 순도 99.9999중량%의 아연을 비교하였다. 또한 순도 99.99중량% 아연(4N)의 특성은, 도 8 및 도 9를 참조하여 앞에서 설명한 결과와 마찬가지이다. 여기서는 시료6으로서 순도 99.9999중량%의 아연을 준비하였다. 이와 같은 아연은 6N으로 표시된다. 시료6을 두께가 10~13㎜에서 1.3㎜가 되기까지 압연한 후, 도 7에 나타낸 형상이 되도록 방전가공을 실시하였다. 이와 같이 하여, 시료6으로부터 시편6을 형성하였다.
다음에, 시편6 각각의 두께가 1.2㎜가 되도록 연마하고 180℃에서 3시간 열처리를 실시하여, 잔류응력을 제거하였다. 그 후 알루미나 연마제로 시편6을 연마하였다. 연마처리는, 알루미나 연마제의 입경을 서서히 작게 하였으며, 최종적으로 입경 0.3㎛의 연마제를 이용하였다. 이상과 같이 하여, 시편6을 3개 준비하여 인장시험을 실시하였다. 신장속도는 7×10-4㎜/초였다.
도 13에 인장시험의 결과를 나타낸다. 도 13(a)는 공칭 변형률(Nominal Strain)에 대한 공칭 응력(Nominal Stress)을 나타내며, 도 13(b)에, 시편1, 6의 최대 인장강도(Ultimate Tensile Stress:UTS)를 나타낸다. 도 13(a) 및 도 13(b)에서는 시편1, 6의 결과를 각각 4NZn, 6NZn으로 표시한다. 아연이 고순도화됨에 따라 탄성역이 확대되었다.
도 14(a)에, 시편1, 6 각각의 연신율(Elongation) 결과를 나타낸다. 시편1의 연신율은 5.0%로 비교적 낮은 데에 반해, 시편6의 연신율은 8% 이상이었다. 이와 같이, 아연이 고순도화됨에 따라 연신율이 향상되었다.
도 14(b)에, 0.2% 내력(proof stress)의 결과를 나타낸다. 아연이 고순도화됨에 따라 내력이 저감되었다. 이와 같이, 내력이 비교적 낮은 재료로 반도체장치용 접합재를 형성함으로써, 반도체장치가 충격을 받은 경우의 반도체 부재에의 손상을 적합하게 흡수할 수 있다.
[산업상 이용가능성]
본 발명에 의한 반도체장치 및 반도체장치용 접합재는 차세대 파워 반도체장치로서 개발되고 있는 GaN반도체장치나 SiC반도체장치 등의 화합물반도체장치에 이용 가능하다.
100 : 반도체장치          110 : 기판
111 : 절연층            112 : 제1 Cu층
113 : 제2 Cu층 120 : 반도체 부재
130 : 반도체장치용 접합재 140 : 제1 피복층
141 : 제1 보호층 142 : 제1 배리어층
150 : 제2 피복층 151 : 제2 보호층
152 : 제2 배리어층

Claims (15)

  1. 기판에 반도체부재를 적층시킨 반도체장치이며,
    상기 반도체부재와 상기 기판은, 아연을 포함하는 반도체장치용 접합재를 개재하여 접합되고,
    상기 기판의 표면 및 상기 반도체부재 표면의 적어도 한쪽에, 상기 반도체장치용 접합재의 확산을 방지하는 피복층이 형성되며,
    상기 피복층은 질화물, 탄화물 또는 탄질화물로 이루어지는 배리어층과, 귀금속으로 이루어지는 보호층을 적층시켜 구성되는, 반도체장치.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 배리어층을 구성하는 질화물, 탄화물 또는 탄질화물은, 상기 기판에 형성된 절연층을 구성하는 물질이 가진 자유에너지보다 작은 자유에너지를 갖도록 선택되는, 반도체장치.
  5. 청구항 1에 있어서,
    상기 배리어층을 구성하는 물질은 TiN이며, 상기 보호층을 구성하는 물질은 Au, Ag, Cu, Ni 또는 Pd이고, 상기 기판에 포함되는 절연층을 구성하는 물질은 Si3N4, Al2O3, 또는 AlN인, 반도체장치.
  6. 청구항 1 또는 청구항 5에 있어서,
    상기 반도체장치용 접합재에서 아연의 순도는 90중량% 이상인, 반도체장치.
  7. 청구항 6에 있어서,
    상기 반도체장치용 접합재에서 아연의 순도는 99.9999중량% 이상인, 반도체장치.
  8. 청구항 1 또는 청구항 5에 있어서,
    상기 배리어층의 두께는 100㎚에서 2000㎚의 범위 내에 있으며, 상기 보호층의 두께는 20㎚에서 500㎚의 범위 내에 있는, 반도체장치.
  9. 청구항 1 또는 청구항 5에 있어서,
    상기 반도체장치용 접합재는 불순물원소를 포함하는, 반도체장치.
  10. 청구항 9에 있어서,
    상기 불순물원소는, Ca, Mn, Ti, Cr, Ni, V 및 Nb로 이루어지는 군에서 선택된 적어도 하나의 원소를 포함하는, 반도체장치.
  11. 기판에 반도체부재를 적층시킨 반도체장치에 있어서, 상기 반도체부재와 상기 기판을 접합하는 반도체장치용 접합재이며,
    아연을 포함하고,
    상기 반도체장치용 접합재는 불순물원소를 포함하며,
    상기 불순물원소는, Ca, Mn, Cr, Ni 및 Nb로 이루어지는 군에서 선택된 적어도 하나의 원소를 포함하고,
    상기 반도체장치용 접합재는, 아연의 함유량이 가장 많고, 그 다음으로 상기 불순물원소의 함유량이 많은, 반도체장치용 접합재.
  12. 청구항 11에 있어서,
    상기 아연의 순도는 90중량% 이상인, 반도체장치용 접합재.
  13. 청구항 12에 있어서,
    상기 아연의 순도는 99.9999중량% 이상인, 반도체장치용 접합재.
  14. 삭제
  15. 삭제
KR1020127025457A 2010-03-01 2011-02-24 반도체장치 및 반도체장치용 접합재 KR101559617B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010043666 2010-03-01
JPJP-P-2010-043666 2010-03-01
PCT/JP2011/054133 WO2011108436A1 (ja) 2010-03-01 2011-02-24 半導体装置及び半導体装置用接合材

Publications (2)

Publication Number Publication Date
KR20120127518A KR20120127518A (ko) 2012-11-21
KR101559617B1 true KR101559617B1 (ko) 2015-10-12

Family

ID=44542090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025457A KR101559617B1 (ko) 2010-03-01 2011-02-24 반도체장치 및 반도체장치용 접합재

Country Status (5)

Country Link
US (1) US9217192B2 (ko)
EP (1) EP2544225A4 (ko)
JP (1) JP5773344B2 (ko)
KR (1) KR101559617B1 (ko)
WO (1) WO2011108436A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
CN105308119B (zh) * 2013-06-21 2018-04-27 住友电木株式会社 半导体密封用树脂组合物和半导体装置
DE102014111435A1 (de) * 2014-08-11 2016-02-11 Infineon Technologies Ag Metallisierungsstapel und Chip-Anordnung
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
WO2018198455A1 (ja) 2017-04-28 2018-11-01 三菱電機株式会社 接合構造体およびその製造方法並びに電動機およびその製造方法
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129983A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432063A (en) * 1977-08-16 1979-03-09 Asahi Glass Co Ltd Si semiconductor solder
US4647308A (en) * 1984-06-18 1987-03-03 Copper Development Association, Inc. Soldering compositions, fluxes and methods of use
JPS61119049A (ja) * 1984-11-15 1986-06-06 Nec Corp 半導体装置の製造方法
JPH0679494A (ja) * 1992-09-07 1994-03-22 Furukawa Electric Co Ltd:The 金属接合用Zn基合金
JP3293202B2 (ja) 1992-11-26 2002-06-17 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4077888B2 (ja) * 1995-07-21 2008-04-23 株式会社東芝 セラミックス回路基板
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
JP3878978B2 (ja) * 2002-10-24 2007-02-07 コーア株式会社 鉛非含有はんだ、および鉛非含有の継手
JP4115979B2 (ja) * 2004-09-24 2008-07-09 株式会社東芝 非鉛系はんだ材
JP2006255762A (ja) * 2005-03-18 2006-09-28 Uchihashi Estec Co Ltd 電子部品用線状はんだ
JP2006320913A (ja) * 2005-05-17 2006-11-30 Sumitomo Metal Mining Co Ltd 高温はんだ合金
US7578966B2 (en) * 2005-06-30 2009-08-25 Intel Corporation Solders with intermetallic phases, solder bumps made thereof, packages containing same, and methods of assembling packages therewith
JP4703492B2 (ja) * 2006-06-09 2011-06-15 パナソニック株式会社 鉛フリーはんだ材料
JP4390799B2 (ja) * 2006-11-21 2009-12-24 株式会社日立製作所 接続材料、接続材料の製造方法、および半導体装置
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
WO2009090915A1 (ja) 2008-01-17 2009-07-23 Nichia Corporation 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、発光装置、発光装置製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129983A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
US9217192B2 (en) 2015-12-22
EP2544225A1 (en) 2013-01-09
JP5773344B2 (ja) 2015-09-02
EP2544225A4 (en) 2018-07-25
KR20120127518A (ko) 2012-11-21
US20120319280A1 (en) 2012-12-20
WO2011108436A1 (ja) 2011-09-09
JPWO2011108436A1 (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
KR101559617B1 (ko) 반도체장치 및 반도체장치용 접합재
TWI502073B (zh) Lead - free solder alloy
TWI490995B (zh) High-speed signal line with bonding wire
JPWO2017217145A1 (ja) はんだ接合部
EP4079711A1 (en) Copper/ceramic joined body and insulated circuit board
WO2012049893A1 (ja) 高温半導体素子用平角状銀(Ag)クラッド銅リボン
US8421246B2 (en) Joint structure and electronic component
EP3192609A1 (en) Lead-free eutectic solder alloy comprising zinc as the main component and aluminum as an alloying metal
JP5861559B2 (ja) PbフリーIn系はんだ合金
US20180076167A1 (en) Metallic ribbon for power module packaging
WO2018168858A1 (ja) はんだ材
US20100171222A1 (en) HIGH RELIABILITY Au ALLOY BONDING WIRE AND SEMICONDUCTOR DEVICE OF SAME
EP2717303A1 (en) Bonded structure
JP2701419B2 (ja) 半導体素子用金合金細線及びその接合方法
JP5105973B2 (ja) はんだ接合構造およびはんだバンプ形成方法
JP3650461B2 (ja) 半導体素子用金合金細線
JP2001127076A (ja) ダイボンディング用合金部材
KR20220064974A (ko) Al 배선재
US8415797B2 (en) Gold wire for semiconductor element connection
JP4573167B2 (ja) ロウ材シート
JP3014673B2 (ja) 半導体装置用リードフレーム
JP5293728B2 (ja) ボンディングワイヤ
JP2017147285A (ja) PbフリーZn−Al系合金はんだと金属母材とのクラッド材によって接合された接合体
Gross et al. Aluminum-capped copper bond pads for ultrasonic heavy copper wire-bonding on power devices
CN113557595A (zh) 接合线

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4