DE102014111435A1 - Metallisierungsstapel und Chip-Anordnung - Google Patents

Metallisierungsstapel und Chip-Anordnung Download PDF

Info

Publication number
DE102014111435A1
DE102014111435A1 DE102014111435.3A DE102014111435A DE102014111435A1 DE 102014111435 A1 DE102014111435 A1 DE 102014111435A1 DE 102014111435 A DE102014111435 A DE 102014111435A DE 102014111435 A1 DE102014111435 A1 DE 102014111435A1
Authority
DE
Germany
Prior art keywords
metallization stack
layer
chip
metallization
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014111435.3A
Other languages
English (en)
Inventor
Lee Swee Kah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014111435.3A priority Critical patent/DE102014111435A1/de
Priority to US14/821,705 priority patent/US20160043050A1/en
Publication of DE102014111435A1 publication Critical patent/DE102014111435A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85469—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Es ist ein Metallisierungsstapel für eine Chip-Anordnung vorgesehen, wobei der Metallisierungsstapel eine erste metallische Schicht; eine Plating-Schicht umfassend eine Legierung, umfassend Nickel und Zink, die über der ersten metallischen Struktur angeordnet ist, und eine zweite metallische Schicht umfasst, die über der Plating-Schicht angeordnet ist.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen einen Metallisierungsstapel für eine Chipanordnung oder verpackten Chip, insbesondere für das Flip-Chip-Verbinden ohne Reflow-Löten und eine Chip-Anordnung, die einen Metallisierungsstapel umfasst.
  • Hintergrund
  • Im Stand der Technik ist eine Vielzahl verpackter Chips oder elektronischer Module bekannt, die Metallisierungsstapel umfassen, die zum elektrischen Verbinden verschiedener Elemente oder Komponenten des verpackten Chips oder des elektronischen Moduls verwendet werden. Solche Metallisierungsstapel werden zum Beispiel verwendet, um Chips oder Dies (Halbleiter-Chips) elektrisch mit einem Leadframe oder Träger zu verbinden. Einige Beispiele solcher Metallisierungsstapel und deren Verwendung sind in 5A bis 5D gezeigt.
  • Insbesondere zeigt 5A einen Metallisierungsstapel 500 umfassend eine Kupferschicht 501 und eine darauf angeordnete Silberschicht 502, die als Adhäsionsschicht zur Kontaktierung eines Chips oder Dies, z. B. durch Bonden, dient. Der Metallisierungsstapel 500 kann zur Kontaktierung eines Thin Small Non-Leaded Package (TSNP), wie in 5B gezeigt, verwendet werden. Insbesondere zeigt 5B Teile eines Leadframe 510 auf dem Metallisierungsstapel 500 angeordnet sind, mit denen wiederum ein Chip 511 verbunden ist, z. B. durch Bonden oder Löten.
  • Weiterhin zeigt 5C einen alternativen Metallisierungsstapel 520 umfassend eine Nickelschicht 521, eine Gold-Zwischenschicht 522 und eine darauf angeordnete Silberschicht 523. Der Metallisierungsstapel 520 kann zur Kontaktierung eines Thin Small Leadless Package (TSLP), wie in 5D gezeigt, verwendet werden. Insbesondere zeigt 5D Teile eines Leadframes 530, auf dem Metallisierungsstapel 520 angeordnet sind, auf denen wiederum ein Chip 531 verbunden ist, z. B. durch Bonden oder Löten.
  • Ein Problem bei der Verwendung verpackter Chips, die Metallisierungsstapel umfassen, ist, dass diese Metallisierungsstapel beim Chip- oder Die-Bonden und während des anschließenden Tests und/oder Betriebs Belastung ausgesetzt sind, z. B. Wärmebelastung oder mechanischer Belastung, was zur Bildung von Hohlräumen im Metallisierungsstapel und damit zur Gefahr der Delamination von Schichten und/oder Komponenten führt. Solche Hohlräume oder Delamination können Risse oder Brüche der elektrischen Kontakte oder Anschlüsse im verpackten Chip oder elektronischem Modul verursachen solch ein verpackter Chip kann verwendet werden und damit Ausfälle des verpackten Chips oder des gesamten elektronischen Moduls verursachen.
  • Kurzdarstellung
  • Verschiedene Ausführungsformen sehen einen Metallisierungsstapel für eine Chip-Anordnung vor, wobei der Metallisierungsstapel eine erste metallische Schicht; eine Plating-Schicht umfassend eine Legierung umfassend Nickel und Zink, die auf der ersten metallischen Struktur angeordnet ist; und eine zweite metallische Schicht, die über der Plating-Schicht angeordnet ist, umfasst.
  • Weiterhin sehen verschiedene Ausführungsformen einen Leadframe umfassend eine Lötverbindungsmatrix vor, wobei die Lötverbindungsmatrix eine Plating-Schicht aus einer Legierung aus Zink und Nickel umfasst.
  • Weiterhin sehen verschiedene Ausführungsformen eine Chip-Anordnung umfassend einen Metallisierungsstapel und einen elektronischen Chip vor, der mit dem Metallisierungsstapel elektrisch verbunden ist.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen über die verschiedenen Ansichten hinweg auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Stattdessen liegt die Betonung im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei:
  • die 1A bis 1F stellt Chip-Anordnungen und entsprechende Metallisierungsstapel gemäß beispielhafter Ausführungsformen schematisch dar.
  • die 2A bis 2F Probekörper der Metallisierungsstapel umfassend eine Schicht aus einer Zink/Nickel-Legierung gemäß beispielhafter Ausführungsformen darstellen;
  • die 3A bis 3F Probekörper der Metallisierungsstapel ohne Zink im Stapel darstellen;
  • die 4A und 4B Detailansichten eines Metallisierungsstapels ohne und mit Zink darstellen;
  • die 5A bis 5D Chip-Anordnungen und entsprechende Metallisierungsstapel schematisch darstellen; und
  • 6A bis 6C eine weitere Verwendung eines Metallisierungsstapels gemäß einer beispielhaften Ausführungsform schematisch darstellen.
  • Ausführliche Beschreibung
  • Nachfolgend werden weitere beispielhafte Ausführungsformen eines Metallisierungsstapels für eine Chip-Anordnung und/oder einen verpackten Chip und/oder ein elektronisches Modul, eines Leadframes, einer Chip-Anordnung und eines Verfahrens zur Herstellung eines Metallisierungsstapels erklärt. Es sollte beachtet werden, dass die Beschreibung bestimmter Merkmale im Kontext einer bestimmten beispielhaften Ausführungsform auch mit anderen beispielhaften Ausführungsformen kombiniert werden kann.
  • Das Wort „beispielhaft” wird hierin im Sinne von „als ein Beispiel, Fallbeispiel, oder der Veranschaulichung dienend” verwendet. Alle hierin als „beispielhaft” beschriebenen Ausführungsformen oder Gestaltungsformen sind nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungsformen zu verstehen.
  • Verschiedene beispielhafte Ausführungsformen sehen einen Metallisierungsstapel umfassend eine Mehrschichtstruktur vor, die zum einen aus einer metallischen Schicht und zum anderen aus einer über der metallischen Schicht angeordneten Plating-Schicht besteht, wobei die Plating-Schicht eine Legierung aus Nickel und Zink umfasst.
  • Der Begriff „Metallisierungsstapel” kann insbesondere eine Mehrschichtstruktur umfassend eine Vielzahl von elektrisch leitenden Schicht bezeichnen (üblicherweise aber nicht unbedingt aus Metall), die dazu verwendet werden kann, unterschiedliche Komponenten (z. B. Leadframe oder Chip oder Halbleiter-Chip) oder Teile in einem elektrischen/elektronischen Schaltkreis zu kontaktieren oder elektrisch zu verbinden.
  • Weiterhin sehen verschiedene Ausführungsformen ein Verfahren zur Herstellung eines Metallisierungsstapels vor, wobei das Verfahren das Vorsehen einer ersten metallischen Schicht und den Überzug einer Plating-Schicht über die erste metallische Schicht umfasst, wobei die Plating-Schicht eine Legierung aus Nickel und Zink umfasst, und das Anordnen einer zweiten metallischen Schicht über der Plating-Schicht umfasst.
  • Insbesondere kann die erste metallische Schicht direkt mit der Plating-Schicht überzogen werden, und/oder die zweite metallische Schicht kann direkt auf der Plating-Schicht angeordnet oder abgelegt werden. Alternativ können zusätzliche Schichten, z. B. Zwischenschicht(en) und/oder Adhäsionsschicht(en) zwischen der ersten metallischen Schicht, der Plating-Schicht und/oder der zweiten metallischen Schicht angeordnet, überzogen oder gebildet werden.
  • Insbesondere kann die erste metallische Schicht Kupfer, Nickel oder andere Materialien umfassen oder im Wesentlichen aus Kupfer, Nickel oder anderen Materialien bestehen, die üblicherweise für Leadframes oder Träger im Bereich Halbleitergehäuse verwendet werden. Zum Beispiel kann die erste metallische Schicht ein Leadframe, ein Träger oder eine auf einem Leadframe oder Träger angeordnete Schicht darstellen. Insbesondere kann die zweite metallische Schicht eine Metallisierungsschicht bilden, die zur Kontaktierung eines Löt-Bumps, einer Kupfersäule, einer Adhäsionsschicht, einem Kontaktpad oder einer Kontaktschicht, z. B. eines Halbleiter-Chips oder Dies oder ähnlichem verwendet werden.
  • Insbesondere kann der elektronische oder integrierte Chip direkt mit dem Metallisierungsstapel verbunden werden, z. B. mit der zweiten metallischen Schicht. Zum Beispiel kann der elektronische Chip mit dem Metallisierungsstapel verbunden oder verlötet werden. Ein geeignetes Verbindungsverfahren kann ein Flip-Chip-Verfahren oder Flip-Chip-Verbinden ohne Reflow-Löten sein. Insbesondere kann der Metallisierungsstapel so angepasst werden, dass er bei einem Flip-Chip-Verfahren ohne Reflow-Löten verbunden oder kontaktiert werden kann. Zum Beispiel kann die Chip-Anordnung ein (gemeinsam mit oder ohne Formmasse) Halbleitergehäuse oder sogar ein elektronisches Modul bilden. Es wird darauf hingewiesen, dass die Chip-Anordnung natürlich eine Vielzahl von Metallisierungsstapeln und/oder elektronischen Chips umfassen kann. Zum Beispiel kann die Anzahl von Metallisierungsstapeln der Anzahl von elektronischen Chips oder Dies entsprechen.
  • Die Verwendung von Zink im Metallisierungsstapel kann eine Verbesserung der Verbindungsstabilität bieten (z. B. hinsichtlich Scherung, Belastung oder ähnlichem), insbesondere bei Lötverbindungen, die als Innengehäusestruktur verwendet werden, z. B. zur Verbindung eines Leadframe mit einem Die, in einem verpackten Chip oder elektronischen Modul. Insbesondere kann es möglich sein, die Wahrscheinlichkeit, dass sich Hohlräume beim Bonden mittels Staging-Klebung (Voraushärtung, stufenweises Aushärten) und/oder während des Betriebs des verpackten Chips oder elektronischen Moduls bilden, zu verringern und/oder zu vergrößern. Weiterhin kann die durch die Verwendung des Metallisierungsstapels produzierte Lötverbindung, z. B. beim späteren Flip-Chip-Bonden, hinsichtlich Duktilität und/oder thermischer Stabilität verbessert werden. Zusätzlich kann Zink auch die Haftung der zweiten metallischen Schicht an eine später zur Verkapselung eines verbundenen Dies oder Chips verwendete Formmasse verbessern.
  • Insbesondere kann das Einbringen von Zink in einen oder eine Vielzahl von Metallisierungsstapeln, die eine Art Lötverbindungsmatrix bilden, (während eines späteren Lötvorgangs) die Geschwindigkeit oder Menge des Zinnverbrauchs während des Lötvorgangs reduzieren, dessen Verbrauch ansonsten zur Bildung von Hohlräumen im Metallisierungsstapel führen würde. Solche Hohlräume werden typischerweise während dem Chip-Bonden oder Staging generiert oder erzeugt. Zum Beispiel kann das Wachstum der intermetallischen Ag3Sn- oder Cu3Sn-Verbindung reduziert oder verlangsamt werden, wenn Zink in den Metallisierungsstapel eingebracht wird, oder Silber und/oder Kupfer können durch das Zink stabilisiert werden. Es kann auch möglich sein, die Staging-Zeit zu erhöhen, wenn Zink im Metallisierungsstapel verwendet wird, ohne die Anzahl oder Größe der generierten Hohlräume zu erhöhen. Dadurch kann die Stabilität aufgrund der Verwendung von Zink erhöht und dabei sogar die Wahrscheinlichkeit von Lötrissen nach dem Wärme-Staging auf Temperaturen von bis zu 200°C oder sogar höher verringert werden.
  • Im Folgenden werden beispielhafte Ausführungsformen des Metallisierungsstapels beschrieben. Die in Verbindung mit diesen Ausführungsformen beschriebenen Merkmale und Elemente können jedoch auch mit beispielhaften Ausführungsformen des Leadframes, der Chip-Anordnung, dem Verfahren zur Herstellung eines Metallisierungsstapels und eines einen Metallisierungsstapel umfassenden elektronischen Moduls kombiniert werden.
  • Gemäß einer beispielhaften Ausführungsform umfasst der Metallisierungsstapel weiterhin eine Zwischenschicht umfassend Palladium, die auf der Plating-Schicht angeordnet ist.
  • Insbesondere kann die Zwischenschicht Palladium umfassen oder im Wesentlichen oder vollständig aus Palladium bestehen. Im Zusammenhang mit dieser Anwendung kann der Begriff „im Wesentlichen aus Palladium bestehen” auch bedeuten, dass die entsprechende Schicht nur das entsprechende Material, z. B. Palladium, umfasst, ausgenommen unbeabsichtigte Verunreinigungen. Das heißt, es wird der entsprechenden Schicht kein zusätzliches Material oder kein chemisches Element absichtlich hinzugefügt. Das Vorsehen einer zusätzlichen Zwischenschicht, die Palladium oder eine Palladiumschicht umfasst, kann die Scherstabilität des Metallisierungsstapels oder sogar eines gesamten Halbleitergehäuses, in dem der Metallisierungsstapel verwendet wird, verbessern, insbesondere wenn die zweite metallische Schicht über oder direkt auf der Plating-Schicht eine Silberschicht oder mindestens eine Silber umfassende Schicht sein kann. Darüber hinaus kann Palladium die Benetzbarkeit hinsichtlich des Lötmittels beim Lötvorgang verbessern. Weiterhin kann die Zwischenschicht als Anti-Eintauchschicht dienen, sodass eine Beschichtung der zweiten metallischen Schicht ermöglicht oder vereinfacht werden kann. Zum Beispiel muss keine zusätzliche Schicht oder kein zusätzliches Material erforderlich sein, wenn eine Silberschicht die zweite Metallschicht bildet, die auf der Beschichtungsstruktur angeordnet oder aufgebracht werden soll, z. B. zu diesem Zeitpunkt umfassend die erste Metallschicht, die Plating-Schicht und die Palladiumschicht.
  • Gemäß einer beispielhaften Ausführungsform des Metallisierungsstapels wird die erste Metallschicht mit der Plating-Schicht überzogen.
  • Insbesondere kann die Plating-Schicht direkt auf die erste Metallschicht aufgebracht werden, d. h. keine zusätzliche Schicht wird zwischen der ersten Metallschicht gebildet, bevor die Plating-Schicht auf die erste Metallschicht aufgebracht wird.
  • Zum Beispiel kann die Zwischenschicht direkt auf der Plating-Schicht angeordnet sein.
  • Gemäß einer beispielhaften Ausführungsform des Metallisierungsstapels umfasst die Legierung der Plating-Schicht zwischen 85% und 95% Zink und zwischen 5% und 15% Nickel.
  • Gemäß einer beispielhaften Ausführungsform des Metallisierungsstapels liegt eine Dicke der Plating-Schicht zwischen 0,1 Mikrometer und 0,5 Mikrometer.
  • Insbesondere kann eine Dicke der ersten Metallschicht zwischen 15 Mikrometer und 30 Mikrometer liegen, während eine Dicke der zweiten Metallschicht zwischen 1 Mikrometer und 4 Mikrometer liegen kann. Geeignete Dicken einer optionalen Palladiumschicht können im Bereich zwischen 0,01 Mikrometer und 0,15 Mikrometer liegen.
  • Gemäß einer beispielhaften Ausführungsform umfasst der Metallisierungsstapel weiterhin eine zwischengeschaltete Schicht, die zwischen der ersten metallischen Schicht und der Plating-Schicht angeordnet ist.
  • Insbesondere kann die zwischengeschaltete Schicht als Anpassungsschicht dienen, die eine Haftung ermöglicht oder verbessert, die Belastung oder den Dehnungswiderstand reduziert, die Scherung des Metallisierungsstapels verringert oder ähnliches, indem sie einigen Eigenschaften der ersten metallischen Schicht und der Plating-Schicht entspricht oder zwischen einigen Eigenschaften der ersten Metallschicht und der Plating-Schicht vermittelt.
  • Gemäß einer beispielhaften Ausführungsform des Metallisierungsstapels umfasst die erste metallische Schicht Kupfer, und die zwischengeschaltete Schicht umfasst Nickel.
  • Gemäß einer beispielhaften Ausführungsform des Metallisierungsstapels ist die zweite metallische Schicht eine Adhäsionsschicht, die mindestens ein Material aus der Gruppe bestehend aus: Gold, Goldlegierungen, Platin, Gold/Platin-Legierungen, Kupfer und Silber umfasst.
  • Gemäß einer beispielhaften Ausführungsform umfasst der Metallisierungsstapel weiterhin einen Bonddraht, der mit dem Metallisierungsstapel verbunden ist.
  • Insbesondere kann der Bonddraht mit der zweiten metallischen Schicht verbunden sein.
  • Gemäß einer beispielhaften Ausführungsform des Metallisierungsstapels ist die erste metallische Schicht eine Metallsäule.
  • Insbesondere kann die Metallsäule eine Aluminiumsäule oder Kupfersäule sein, die Teil eines Bumps (Kontaktierhügel) ist, die oft im Bereich Flip-Chip-Verbindung verwendet werden. Es wird darauf hingewiesen, dass auch im Fall einer Kupfersäule eine zusätzliche Palladiumschicht optional zwischen der Plating-Schicht (Nickel/Zink-Legierung) und der zweiten metallischen Schicht gebildet werden kann. Darüber hinaus können auch optionale Zwischen- oder Haftschichten angeordnet werden. Zum Beispiel kann eine Nickelschicht zwischen einer Kupfersäule und der Galvanisierungsschicht angeordnet werden.
  • Im Folgenden werden beispielhafte Ausführungsformen des Leadframes beschrieben. Die in Verbindung mit diesen Ausführungsformen beschriebenen Merkmale und Elemente können jedoch auch mit beispielhaften Ausführungsformen des Metallisierungsstapels, der Chip-Anordnung, des Verfahrens zur Herstellung eines Metallisierungsstapels und eines einen Metallisierungsstapel umfassenden elektronischen Moduls kombiniert werden.
  • Gemäß einer beispielhaften Ausführungsform des Leadframes umfasst die Lötverbindungsmatrix eine metallische Schicht, die über der Galvanisierungs-schicht angeordnet ist.
  • Insbesondere kann die metallische Schicht Silber umfassen oder im Wesentlichen aus Silber bestehen.
  • Gemäß einer beispielhaften Ausführungsform des Leadframes wird die Lötverbindungsmatrix durch einen selektiven Strukturierungsprozess gebildet.
  • Insbesondere kann die Einbringung von Zink oder einer Legierung aus Zink und Nickel in einen Metallisierungsstapel oder eine Lötverbindungsmatrix die Widerstandsfähigkeit der Lötverbindung (insbesondere für Flip-Chip-Verbindungen) hinsichtlich Duktilität und thermischer Stabilität erhöhen. Weiterhin kann bei der Verwendung einer zusätzlichen, optionalen Palladium-Schicht eine Verbesserung der Die-Scherung erreicht werden, und die Palladium-Schicht kann zusätzlich als Anti-Eintauchschicht dienen, z. B. im Fall der Verwendung einer Silberschicht als Adhäsionsschicht, zum Beispiel, sodass keine zusätzliche Zwischenschicht notwendig ist.
  • Im Folgenden werden beispielhafte Ausführungsformen der Chip-Anordnung beschrieben. Die hinsichtlich dieser Ausführungsformen beschriebenen Merkmale und Elemente können jedoch auch mit beispielhaften Ausführungsformen des Metallisierungsstapels, des Leadframes, des Verfahrens zur Herstellung eines Metallisierungsstapels und eines einen Metallisierungsstapel umfassenden elektronischen Moduls kombiniert werden.
  • Gemäß einer beispielhaften Ausführungsform der Chip-Anordnung ist der elektronische Chip ein Chipgehäuse und ein Chip, der aus der Gruppe bestehend aus: Thin Small Non-Leaded Packages, Thin Small Leadless Packages und extreme Thin Small Non-Leaded Packages gewählt wurde.
  • Gemäß einer beispielhaften Ausführungsform der Chip-Anordnung wird der elektronische Chip auf den Metallisierungsstapel geklebt.
  • Gemäß einer beispielhaften Ausführungsform der Chip-Anordnung in ist der elektronische Chip elektrisch mit dem Metallisierungsstapel mittels Drahtbonden verbunden.
  • Gemäß einer beispielhafte Ausführungsform der Chip-Anordnung ist der elektronische Chip mit dem Metallisierungsstapel mittels Flip-Chip-Verfahren ohne Reflow-Löten verbunden.
  • Im Folgenden werden bestimmte Ausführungsformen des Metallisierungsstapels hinsichtlich der Figuren ausführlich beschrieben.
  • Die 1A bis 1F stellt Chip-Anordnungen und entsprechende Metallisierungsstapel gemäß beispielhafter Ausführungsformen schematisch dar. Insbesondere zeigt 1A einen Metallisierungsstapel 100 umfassend eine Nickelschicht 101, eine Plating-Schicht 102, die direkt auf der Nickelschicht 101 aufgebracht ist und eine Legierung aus Nickel und Zink umfasst. Weiterhin umfasst der Metallisierungsstapel 100 eine Palladiumschicht 103, die über der Plating-Schicht 102 angeordnet ist und als Verstärkungs- und/oder Eintauchschutzschicht hinsichtlich einer Silberschicht 104 dient, die auf der Palladiumschicht 103 angeordnet ist, wobei die Silberschicht als Adhäsionsschicht dienen oder funktionieren kann.
  • Die beschriebenen Schichten des Metallisierungsstapels 100 können die folgenden Dicken aufweisen. Zum Beispiel kann die Nickelschicht 101 eine Dicke zwischen 5 Mikrometer und 50 Mikrometer aufweisen (insbesondere zwischen 15 Mikrometer und 30 Mikrometer), die Plating-Schicht 102 kann eine Dicke zwischen 0,05 Mikrometer und 1 Mikrometer aufweisen (insbesondere, zwischen 0,1 Mikrometer und 0,5 Mikrometer), die Palladium-Schicht 103 kann eine Dicke zwischen 5 Nanometer und 0,3 Mikrometer aufweisen (insbesondere zwischen 0,01 Mikrometer und 0,15 Mikrometer), während die Silberschicht 104 eine Dicke zwischen 0,5 Mikrometer und 10 Mikrometer aufweisen kann (insbesondere zwischen 1 Mikrometer und 4 Mikrometer).
  • Der Metallisierungsstapel 100 kann zur Kontaktierung eines extreme Thin Small Leadless Package (e-TSLP), wie in 1B gezeigt, verwendet werden. Insbesondere zeigt 1B Teile eines Leadframe 110 auf dem Metallisierungsstapel 100 angeordnet sind, mit denen wiederum ein Chip 111 verbunden ist, z. B. durch Bonden oder Löten.
  • Insbesondere zeigt 1C einen Metallisierungsstapel 120, der ähnlich dem in 1A gezeigten ist, jedoch eine weitere Kupferschicht 121 umfasst.
  • Die Schichten des Metallisierungsstapels 120 können die folgenden Dicken aufweisen. Zum Beispiel kann die Kupferschicht oder -basis 121 eine Dicke von ungefähr zwischen 50 Mikrometer und 250 Mikrometer aufweisen (z. B. 125 Mikrometer), die Nickelschicht kann eine Dicke zwischen 0,25 Mikrometer und 5 Mikrometer aufweisen (insbesondere zwischen 0,5 Mikrometer und 2,0 Mikrometer), die Plating-Schicht kann eine Dicke zwischen 0,05 Mikrometer und 1 Mikrometer aufweisen (insbesondere zwischen 0,1 Mikrometer und 0,5 Mikrometer), die Palladium-Schicht kann eine Dicke zwischen 0,05 Mikrometer und 0,3 Mikrometer aufweisen (insbesondere zwischen 0,01 Mikrometer und 0,15 Mikrometer), während die Silberschicht eine Dicke zwischen 0,05 Mikrometer und 10 Mikrometer aufweisen kann (insbesondere zwischen 1 Mikrometer und 4 Mikrometer).
  • Der Metallisierungsstapel 120 kann zur Kontaktierung eines Thin Small Non-Leaded Package (TSNP), wie in 1D gezeigt, verwendet werden. Insbesondere zeigt 1D Teile eines Leadframes 130 auf dem Metallisierungsstapel 120 angeordnet sind, mit denen wiederum ein Chip 131 verbunden ist, z. B. durch Bonden oder Löten.
  • Insbesondere zeigt 1E einen Metallisierungsstapel 140, der demjenigen in 1A gleicht, jedoch zur Kontaktierung eines Thin Small Leadless Package (TSLP), wie in 1F gezeigt, verwendet wird. Insbesondere zeigt 1F Teile eines Leadframes 150, auf dem Metallisierungsstapel 140 angeordnet sind, die wiederum mit einem Chip 151 verbunden sind, z. B. durch Bonden oder Löten.
  • Die 2A bis 2F bilden Testkörper von Metallisierungsstapeln ab, die eine Zink/Nickel-Legierung gemäß beispielhafter Ausführungsformen umfassen. Insbesondere zeigen 2A bis 2C Metallisierungsstapel 200, 201 und 202 gemäß einer beispielhaften Ausführungsform, insbesondere umfassend eine Zink/Nickelschicht, aber keine optionale Palladium-Schicht, vor einem Staging-Vorgang oder -Schritt. 2D bis 2F zeigen die entsprechenden Metallisierungsstapel 200, 201 und 202 jeweils nach einem Staging-Vorgang von zwei Stunden bei 250°C. Wie in 2D bis 2F ersichtlich ist, bilden sich nach dem Staging keine Hohlräume oder Lötrisse.
  • Im Gegensatz zu den Metallisierungsstapeln in 2A bis 2F, bilden 3A bis 3F Testkörper von Metallisierungsstapeln ohne Zink ab. Insbesondere zeigen 3A, 3B und 3C Metallisierungsstapel 301, 302 und 303, die mit einem e-TSLP verwendet werden und deutlich die Hohlräume 304 aufzeigen. Das Gleiche gilt für 3D bis 3F, die Metallisierungsstapel 305, 306 und 307 zeigen, die jeweils mit einem TSLP verwendet werden und ebenfalls deutlich die Hohlräume 308 aufzeigen.
  • Die 4A und 4B bilden Detailansichten eines Metallisierungsstapels ohne Zink 400 und einen Metallisierungsstapel mit Zink 410 ab, die beide für TSLP-Chips nach dem Staging-Vorgang bei 250°C für zwei Stunden verwendet werden. Insbesondere ist zu erkennen, dass der Metallisierungsstapel 400 eine Nickelbasis 401 umfasst, auf der eine Silber/Zinn-Schicht 402 mit einer körnigen Struktur beim Staging-Vorgang gebildet wurde, während eine Kupfer-Zinn(Cu6Sn5)-Schicht 403 und eine weitere Kupfer-Zinn(Cu3Sn)-Schicht 404 von einer Kupfer-Säule 405 gebildet wurde. Weiterhin ist ein formbarer, zinnreicher Bereich 406 zu sehen, der verbraucht wird und dadurch Hohlräume verursacht.
  • Im Gegensatz dazu umfasst Metallisierungsstapel 410 eine Nickelbasis 411 auf der eine Nickel-Zink-Legierungsschicht 412 gebildet wird. Darüber hinaus ist eine Silber-Zinn(Ag3Sn)-Schicht 413 zu erkennen, die beim Staging-Vorgang gebildet wurde, sowie eine Kupfer-Zinn(Cu6Sn5)-Schicht 414, die von einer Kupfersäule 415 geformt wurde. Wie in 4B zu erkennen ist, ist die Silber-Zinn-Schicht 413 weniger körnig und feiner als in dem Stapel in 4A, der keine Nickel/Zink-Legierung aufweist. Auch ist ein zinnreicher Bereich 416 in 4B erkennbar, der anschließend nicht verbraucht wird.
  • 6A bis 6C stellen eine weitere Verwendung eines Metallisierungsstapels gemäß einer beispielhaften Ausführungsform schematisch dar. Insbesondere zeigt 6A schematisch eine Chip-Anordnung 600 umfassend einen Chip oder Die 611, auf dem ein Metallisierungsstapel oder Bump 660 umfassend eine Metallsäule, z. B. aus Kupfer, 621 angeordnet ist und weiterhin umfassend verschiedene zusätzliche Schichten, die noch deutlicher in den Detailansichten in 6B und 6C zu erkennen sind.
  • 6B zeigt eine Kupferschicht 621 und die weiterhin darauf angeordneten Schichten, insbesondere eine Nickelschicht 601, eine Plating-Schicht 602 umfassend oder bestehend aus einer Nickel/Zink-Legierung, eine Palladium-Schicht 603 und eine weitere optionale metallische Schicht 604, die Silber und/oder eine Silber-Zinn-Legierung oder ein anderes geeignetes Metall umfassen kann. Im Allgemeinen können die Dicken der unterschiedlichen Schichten mit den oben, im Zusammenhang mit 1 beschriebenen Dicken übereinstimmen.
  • Es sollte beachtet werden, dass der Begriff „umfassend” andere Elemente oder Merkmale nicht ausschließt und dass „ein” oder „eine” eine Vielzahl nicht ausschließt. Außerdem können Elemente kombiniert werden, die im Zusammenhang mit unterschiedlichen Ausführungsformen beschrieben sind. Es sollte ebenfalls beachtet werden, dass Bezugszeichen nicht als den Schutzbereich der Ansprüche einschränkend anzusehen sind. Obwohl die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen dargestellt und beschrieben wurde, sollte Fachleuten klar sein, dass verschiedene Änderungen in Gestalt und Detail daran vorgenommen werden können, ohne vom Grundgedanken und Schutzbereich der Erfindung abzuweichen, die durch die beigefügten Ansprüche definiert sind. Der Schutzbereich der Erfindung ist somit durch die beigefügten Ansprüche angegeben und sämtliche Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, gelten daher als darin einbezogen.

Claims (18)

  1. Metallisierungsstapel für eine Chip-Anordnung, der Metallisierungsstapel umfassend: eine erste metallische Schicht; eine Plating-Schicht umfassend eine Legierung, umfassend Nickel und Zink, die über der ersten metallischen Struktur angeordnet ist; und eine zweite metallische Schicht, die über der Plating-Schicht angeordnet ist.
  2. Metallisierungsstapel gemäß Anspruch 1, weiterhin umfassend eine Zwischenschicht, umfassend Palladium, die auf der Plating-Schicht angeordnet ist.
  3. Metallisierungsstapel gemäß Anspruch 1 oder 2, wobei die erste Metallschicht mit der Plating-Schicht überzogen ist.
  4. Metallisierungsstapel gemäß einem der Ansprüche 1 bis 3, wobei die Legierung der Plating-Schicht zwischen 85% und 95% Zink und zwischen 5% und 15% Nickel umfasst.
  5. Metallisierungsstapel gemäß einem der Ansprüche 1 bis 4, wobei eine Dicke der Plating-Schicht zwischen 0,1 Mikrometer und 0,5 Mikrometer liegt.
  6. Metallisierungsstapel gemäß einem der Ansprüche 1 bis 5, weiterhin umfassend eine zwischengeschaltete Schicht, die zwischen der ersten metallischen Schicht und der Plating-Schicht angeordnet ist.
  7. Metallisierungsstapel gemäß Anspruch 6, wobei die erste metallische Schicht Kupfer umfasst, und die zwischengeschaltete Schicht Nickel umfasst.
  8. Metallisierungsstapel gemäß einem der Ansprüche 1 bis 7, wobei die zweite metallische Schicht eine Adhäsionsschicht ist, umfassend mindestens ein Material aus der Gruppe bestehend aus: Gold; Goldlegierungen; Platin; Gold/Platin-Legierungen; Kupfer; und Silber.
  9. Metallisierungsstapel gemäß einem der Ansprüche 1 bis 8, weiterhin umfassend einen Bonddraht, der mit dem Metallisierungsstapel verbunden ist.
  10. Metallisierungsstapel gemäß einem der Ansprüche 1 bis 9, wobei die erste metallische Schicht eine Metallsäule ist.
  11. Leadframe, umfassend eine Lötverbindungsmatrix, wobei die Lötverbindungsmatrix eine Plating-Schicht einer Legierung, umfassend Zink und Nickel, umfasst.
  12. Leadframe gemäß Anspruch 11, wobei die Lötverbindungsmatrix eine metallische Schicht umfasst, die über der Plating-Schicht angeordnet ist.
  13. Leadframe gemäß Anspruch 11 oder 12, wobei die Lötverbindungsmatrix durch einen selektiven Strukturierungsprozess gebildet wird.
  14. Chip-Anordnung, umfassend: einen Metallisierungsstapel gemäß einem der Ansprüche 1 bis 10; und einen elektronischen Chip, der mit dem Metallisierungsstapel elektrisch verbunden ist.
  15. Chip-Anordnung gemäß Anspruch 14, wobei der elektronische Chip ein Chipgehäuse ist und einer ist, der aus der Gruppe ausgewählt ist, bestehend aus: Thin Small Non-leaded Packages; Thin Small Leadless Packages; und extreme Thin Small Non-leaded Packages.
  16. Chip-Anordnung gemäß Anspruch 14 oder 15, wobei der elektronische Chip mit dem Metallisierungsstapel verbunden ist.
  17. Chip-Anordnung gemäß einem der Ansprüche 14 bis 16, wobei der elektronische Chip elektrisch mit dem Metallisierungsstapel mittels Drahtbonden verbunden ist.
  18. Chip-Anordnung gemäß einem der Ansprüche 14 bis 17, wobei der elektronische Chip mit dem Metallisierungsstapel mittels eines Flip-Chip-Prozesses ohne Reflow-Löten verbunden ist.
DE102014111435.3A 2014-08-11 2014-08-11 Metallisierungsstapel und Chip-Anordnung Pending DE102014111435A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014111435.3A DE102014111435A1 (de) 2014-08-11 2014-08-11 Metallisierungsstapel und Chip-Anordnung
US14/821,705 US20160043050A1 (en) 2014-08-11 2015-08-08 Metallization stack and chip arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014111435.3A DE102014111435A1 (de) 2014-08-11 2014-08-11 Metallisierungsstapel und Chip-Anordnung

Publications (1)

Publication Number Publication Date
DE102014111435A1 true DE102014111435A1 (de) 2016-02-11

Family

ID=55134663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111435.3A Pending DE102014111435A1 (de) 2014-08-11 2014-08-11 Metallisierungsstapel und Chip-Anordnung

Country Status (2)

Country Link
US (1) US20160043050A1 (de)
DE (1) DE102014111435A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184852A (ja) * 1984-10-03 1986-04-30 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
US20070126096A1 (en) * 2005-12-01 2007-06-07 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom
US20080105960A1 (en) * 2005-07-06 2008-05-08 See Beng K Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
DE102009042319A1 (de) * 2008-09-30 2010-04-29 Infineon Technologies Ag Sensorknoten-Modul
CN102136464A (zh) * 2010-01-22 2011-07-27 尚安品有限公司 封装结构及其导线架
US20120319280A1 (en) * 2010-03-01 2012-12-20 Osaka University Semiconductor device and bonding material for semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005045764A1 (en) * 2003-11-07 2005-05-19 Koninklijke Philips Electronics N.V. Video encoding method and device
US8120169B2 (en) * 2008-02-26 2012-02-21 Fairchild Semiconductor Corporation Thermally enhanced molded leadless package
US9472521B2 (en) * 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184852A (ja) * 1984-10-03 1986-04-30 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
US20080105960A1 (en) * 2005-07-06 2008-05-08 See Beng K Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
US20070126096A1 (en) * 2005-12-01 2007-06-07 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom
DE102009042319A1 (de) * 2008-09-30 2010-04-29 Infineon Technologies Ag Sensorknoten-Modul
CN102136464A (zh) * 2010-01-22 2011-07-27 尚安品有限公司 封装结构及其导线架
US20120319280A1 (en) * 2010-03-01 2012-12-20 Osaka University Semiconductor device and bonding material for semiconductor device

Also Published As

Publication number Publication date
US20160043050A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE102015100129B4 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102014106714A1 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE10238781A1 (de) Halbleitervorrichtung
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE112017002198T5 (de) Halbleitereinrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000402A1 (de) Halbleiteranordnung
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE102014200242A1 (de) Gebondetes System mit beschichtetem Kupferleiter
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102006046851B4 (de) Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
DE102011053955B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication