CN102136464A - 封装结构及其导线架 - Google Patents

封装结构及其导线架 Download PDF

Info

Publication number
CN102136464A
CN102136464A CN2010101000231A CN201010100023A CN102136464A CN 102136464 A CN102136464 A CN 102136464A CN 2010101000231 A CN2010101000231 A CN 2010101000231A CN 201010100023 A CN201010100023 A CN 201010100023A CN 102136464 A CN102136464 A CN 102136464A
Authority
CN
China
Prior art keywords
layer
lead frame
metal composite
lead
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101000231A
Other languages
English (en)
Inventor
陈宏男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGANPIN CO Ltd
Original Assignee
SHANGANPIN CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGANPIN CO Ltd filed Critical SHANGANPIN CO Ltd
Priority to CN2010101000231A priority Critical patent/CN102136464A/zh
Publication of CN102136464A publication Critical patent/CN102136464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种封装结构包括一导线架及一晶粒。导线架具有多个导线及一金属复合层。金属复合层分别设置于各导线的一部分，金属复合层由内而外依序具有一镍层及一银层。晶粒与至少一导线电性连接。因此，利用镍层材质较硬的特性，可作为银层的支撑结构。借此，除了可保留银层材料成本较低的优点，且可通过镍层来增加封装结构的引线强度。

Description

封装结构及其导线架
技术领域
本发明关于一种封装结构及其导线架。
背景技术
在各种电子组件中，例如发光二极管晶粒，多会利用一导线架来作为承载之用，并通过导线架的导线来使电子组件与外界电路产生电性连接。
在公知的导线架中，导线架本体的材质通常是铜、铁或其合金，通常会利用例如银对内导线(inner lead)部分或晶粒接合部(die pad)进行金属表面处理(metal finish)，以避免导线接触空气过久而氧化。
然而，由于银的材质特性较软，在公知技术中，若只利用银来作金属表面处理，则会因为形成的银层太软造成电子组件引线不易，造成结构不稳定，而使得整个封装结构的可靠性下降。另一公知技术的导线架则是利用镍层\钯层\金层来作为金属表面处理，其中钯的材料价格较银贵上50倍，因此会造成材料成本提高。
发明内容
本发明的目的是提供一种能提高结构强度且材料成本较低的封装结构及其导线架。
本发明可采用以下技术方案来实现的。
本发明的一种导线架包括一框体、多个导线及一金属复合层。所述导线与框体连接，金属复合层分别设置在各导线的一部分，金属复合层由内而外依序具有一镍层及一银层。
本发明的一种封装结构包括一导线架及一晶粒。导线架具有多个导线及一金属复合层，金属复合层分别设置在各导线的一部分，金属复合层由内而外依序具有一镍层及一银层。晶粒与至少一导线电性连接。
在本发明一实施例中，金属复合层分别设置在各导线的内导线部分。
在本发明一实施例中，金属复合层还具有一金层，金属复合层由内而外依序具有镍层、银层及金层。
在本发明一实施例中，金层的厚度小于等于0.2μm，金层掺杂小于10％的镍或钴。
在本发明一实施例中，镍层的厚度大于等于1.5μm，镍层掺杂小于5％的磷。
在本发明一实施例中，银层的厚度大于等于1.5μm。银层掺杂小于10％的金、钯、铜、锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒。
在本发明一实施例中，封装结构还包括一电子组件，电子组件表面贴合在导线架。
借由上述技术方案，本发明的封装结构及其导线架至少具有下列优点：
承上所述，依据本发明的封装结构的导线架具有一金属复合层，而金属复合层设置在各导线的一部分，由内而外依序具有一镍层及一银层。因此，利用镍层材质较硬的特性，可作为银层的支撑结构。借此，除了可保留银层材料成本较低的优点，且可通过镍层来增加封装结构的引线强度。再者，本发明的金属复合层也可还具有一金层，利用金层与金线结合性及焊锡性较佳的优点，可进一步地提升产品的可靠性。
附图说明
图1A是本发明优选实施例的导线架的部分俯视图，图1B是沿图1A中A-A直线导线架的剖面图；
图1C及图2A是本发明优选实施例的导线架不同态样的剖面图；
图2B是应用如图2A的导线架的封装结构的剖面图；以及
图3是本发明优选实施例的封装结构的另一态样剖面图。
主要元件符号说明：
1、1a、1b、1c：导线架
11、11b：导线
12、12a：金属复合层
121：镍层
122：银层
123：金层
13、13b：框体
14、14a：晶粒接合部
15：反射杯
16：图案化电路层
2、2a：封装结构
3：晶粒
4：电子组件
具体实施方式
以下将参照相关图式，说明依本发明优选实施例的封装结构及其导线架，其中相同的组件将以相同的符号加以说明。
请参照图1A及图1B所示，其中图1A是本发明优选实施例的导线架的俯视图，图1B是导线架沿图1A中A-A直线的剖面图。需注意的是，在图1B中，为能清楚说明，导线11及金属复合层12的相对比例非实际比例。
本实施例的导线架1可应用在发光二极管封装结构、集成电路封装结构或其它电子组件的封装结构中，在此以一个导线架为例，须注意者，在实际制造时，可以是多个导线架一同制造。导线架1包括一导线11、一金属复合层12及一框体13。
导线11与框体13连接，导线11与框体13的材质例如可以是铁、铜或其合金等导电性的材质，以作为电性传导。另外，导线11可以是图案化线路，以对应不同的需求，并可利用冲压或蚀刻等方式，在框体13上制作不同的导线11线路图案。
金属复合层12分别设置在各导线11的一部分，金属复合层12由内而外依序具有一镍层121及一银层122。在本实施例中，以金属复合层12分别设置在各导线11的内导线部分作说明，其非限制性。其中，金属复合层12的镍层121及或银层122例如可通过化学沉积(ChemicalDeposition)或者电镀方式形成，镍层121的厚度可大于等于1.5μm，而镍层121也可掺杂小于5％的磷。银层122的厚度可大于等于1.5μm，而银层122可掺杂小于10％的金、钯、铜、锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒等。
再者，如图1C所示，金属复合层12a还可具有一金层123，金属复合层12a依序具有镍层121、银层122及金层123，而金层123也可通过化学沉积或电镀方式形成。金层123的厚度可小于等于0.2μm，且金层123可掺杂小于10％的镍或钴。利用金层123与引线用的金线结合性及焊锡性较佳的优点，可更进一步地提升产品的可靠性。另外，金层123还可以避免银层122的氧化。
另外，在本实施例中，导线架1a还可包括一晶粒接合部14与所述导线11连结，且金属复合层12a的一部分可设置在晶粒接合部14。借此，电子组件的晶粒可设置在通过晶粒接合部14，以与导线11引线接合。
因此，如图1B及图1C所示，本实施例的导线架1、1a在导线11上，利用由内而外依序是镍层121及银层122(图1B)，或是镍层121/银层122/金层123(图1C)的金属复合层12、12a来作为金属表面处理(metal finish)，覆盖在各导线11的内导线部分上，可隔绝导线11内导线部分与环境中气体或水气的接触，以避免导线11内导线部分氧化。且，当导线架1、1a应用在封装结构中，利用镍层121材质较硬的特性，可作为银层122的支撑结构。借此，除了可保留银层122材料成本较低的优点，且可通过镍层121增加封装结构的引线强度。
值得一提的是，实际封装制程时，如图1A的导线架1需进行切割(例如机械切割或者人工切割)，以将框体13与导线11分离。一般，导线架1先与发光二极管晶粒、集成电路芯片、半导体组件或其它电子组件接合完成后，再进行切割。
如图2A所示，本实施例的导线架一变化态样示意图。导线架1b还可包括一反射杯15，设置在所述导线11b上。值得一提的是，在图2A中显示导线架1b在大量制造时，由一个大框体一起形成多个导线架1a。而实际应用时，需要将导线架1b的框体13b与导线11b分离。一般，所述些导线架1b先与发光二极管晶粒、集成电路芯片、半导体组件或其它电子组件接合完成后，再进行切割。
如图2B所示，应用如图2A的其中一个导线架的封装结构的剖面图。封装结构2包括导线架1b及晶粒3。其中，晶粒3例如可以是发光二极管晶粒，且晶粒3设置在晶粒接合部14b，并可以利用引线接合(wire bonding)或覆晶接合(flip chip)与金属复合层12连接，并与导线11b电性连接。在此，晶粒3以发光二极管晶粒作说明，其非限制性。因此，同样地，利用由内而外依序是镍层121及银层122(或如图1C的镍层/银层/金层)的金属复合层12来作为金属表面处理，可隔绝导线11b内导线部分与环境中气体或水气的接触，以避免导线11b内导线与晶粒3的金线连接部分氧化。且，通过反射杯15可将晶粒3的出光反射向上，以提高晶粒3的光线利用率。再者，利用镍层121材质较硬的特性，可作为银层122的支撑结构。借此，除了可保留银层122材料成本较低的优点，且可通过镍层121增加封装结构2的引线强度。
请参照图3所示，本实施的封装结构另一态样示意图。在本实施例中，封装结构2a还包括一电子组件4，电子组件4例如是表面贴合式的被动组件(例如电阻或电容等)或主动组件(IC或开关组件等)。导线架1c上还可以形成有较为复杂的图案化电路层16，而图案化电路层16上也具有金属复合层12。因此，电子组件4可表面贴合(SMT)在导线架1c的金属复合层12，而晶粒3a则可覆晶接合在金属复合层12。
综上所述，依据本发明的封装结构的导线架具有一金属复合层，而金属复合层设置在各导线的一部分，由内而外依序具有一镍层及一银层。因此，利用镍层材质较硬的特性，可作为银层的支撑结构。借此，除了可保留银层材料成本较低的优点，且可通过镍层来增加封装结构的引线强度。再者，本发明的金属复合层也可更具有一金层，利用金层与金线结合性及焊锡性较佳的优点，可更进一步地提升产品的可靠性，而且设置在银层外的金层，还可避免银层的氧化，并抑制制程中银层氧化所引起的制程不良。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括在权利要求所限定的范围内。

Claims (21)

1.一种导线架，其特征在于，包括：
一框体；
多个导线，与所述框体连接；以及
一金属复合层，分别设置在各所述导线的一部分，所述金属复合层由内而外依序具有一镍层及一银层。
2.根据权利要求1所述的导线架，其特征在于，所述金属复合层分别设置在各所述导线的内导线部分。
3.根据权利要求1所述的导线架，其特征在于，所述金属复合层还具有一金层，所述金属复合层由内而外依序具有所述镍层、所述银层及所述金层。
4.根据权利要求3所述的导线架，其特征在于，所述金层的厚度小于等于0.2μm。
5.根据权利要求3所述的导线架，其特征在于，所述金层掺杂小于10％的镍或钴。
6.根据权利要求1所述的导线架，其特征在于，所述镍层的厚度大于等于1.5μm，所述银层的厚度大于等于1.5μm。
7.根据权利要求1所述的导线架，其特征在于，所述镍层掺杂小于5％的磷。
8.根据权利要求1所述的导线架，其特征在于，所述银层掺杂小于10％的金、钯、铜、锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒。
9.根据权利要求1所述的导线架，其特征在于，还包括：
一晶粒接合部，与至少一导线连结，且所述金属复合层的一部分设置在所述晶粒接合部。
10.根据权利要求1所述的导线架，其特征在于，还包括：
一反射杯，设置在所述导线上。
11.一种封装结构，其特征在于，包括：
一导线架，具有多个导线及一金属复合层，所述金属复合层分别设置在各所述导线的一部分，所述金属复合层由内而外依序具有一镍层及一银层；以及
一晶粒，与至少一导线电性连接。
12.根据权利要求11所述的封装结构，其特征在于，所述金属复合层分别设置在各所述导线的内导线部分。
13.根据权利要求11所述的封装结构，其特征在于，所述金属复合层还具有一金层，所述金属复合层由内而外依序具有所述镍层、所述银层及所述金层。
14.根据权利要求13所述的封装结构，其特征在于，所述金层的厚度小于等于0.2μm。
15.根据权利要求13所述的封装结构，其特征在于，所述金层掺杂小于10％的镍或钴。
16.根据权利要求11所述的封装结构，其特征在于，所述镍层的厚度大于等于1.5μm，所述银层的厚度大于等于1.5μm。
17.根据权利要求11所述的封装结构，其特征在于，所述镍层掺杂小于5％的磷。
18.根据权利要求11所述的封装结构，其特征在于，所述银层掺杂小于10％的金、钯、铜、锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒。
19.根据权利要求11所述的封装结构，其特征在于，所述导线架还具有：
一晶粒接合部，所述晶粒设置在所述晶粒接合部，且所述金属复合层的一部分设置在所述晶粒接合部。
20.根据权利要求11所述的封装结构，其特征在于，所述导线架还包括：
一反射杯，设置在所述导线架。
21.根据权利要求11所述的封装结构，其特征在于，还包括：
一电子组件，所述电子组件表面贴合在所述导线架。
CN2010101000231A 2010-01-22 2010-01-22 封装结构及其导线架 Pending CN102136464A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101000231A CN102136464A (zh) 2010-01-22 2010-01-22 封装结构及其导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101000231A CN102136464A (zh) 2010-01-22 2010-01-22 封装结构及其导线架

Publications (1)

Publication Number Publication Date
CN102136464A true CN102136464A (zh) 2011-07-27

Family

ID=44296197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101000231A Pending CN102136464A (zh) 2010-01-22 2010-01-22 封装结构及其导线架

Country Status (1)

Country Link
CN (1) CN102136464A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111435A1 (de) * 2014-08-11 2016-02-11 Infineon Technologies Ag Metallisierungsstapel und Chip-Anordnung
CN107527888A (zh) * 2016-06-20 2017-12-29 先进科技新加坡有限公司 包括掺杂的银层的镀覆的引线框架

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111435A1 (de) * 2014-08-11 2016-02-11 Infineon Technologies Ag Metallisierungsstapel und Chip-Anordnung
CN107527888A (zh) * 2016-06-20 2017-12-29 先进科技新加坡有限公司 包括掺杂的银层的镀覆的引线框架
CN107527888B (zh) * 2016-06-20 2020-06-16 先进科技新加坡有限公司 包括掺杂的银层的镀覆的引线框架

Similar Documents

Publication Publication Date Title
US9478517B2 (en) Electronic device package structure and method of fabricating the same
TWI634634B (zh) 半導體裝置及其製造方法
EP1168447A3 (en) Multi-layered semiconductor device and method
CN102456648B (zh) 封装基板的制法
CN104078439A (zh) 半导体装置及其制造方法
WO2015080000A1 (ja) 半導体装置および半導体装置の製造方法
US20080054418A1 (en) Chip carrier with signal collection tape and fabrication method thereof
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
CN102136464A (zh) 封装结构及其导线架
CN102479907B (zh) 发光二极管封装结构
CN102956792A (zh) 发光二极管封装结构
CN102214762A (zh) 发光二极管芯片及其封装结构
CN102646658A (zh) 半导体封装件及其制造方法
KR101217308B1 (ko) 반도체 디바이스용 리드 프레임
CN104952736A (zh) 四方平面无引脚的封装结构及其方法
CN104485323B (zh) 引线框架和半导体封装体
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
CN203260571U (zh) 无外引脚半导体封装构造及导线架条
CN102044519A (zh) 封装结构及其封装基板
CN2777757Y (zh) 加强散热效果的导线架及其封装件
CN103681375B (zh) 四方平面无导脚半导体封装件及其制法
CN207690827U (zh) 具有接点沟槽的预成形导线架
CN100463156C (zh) 晶片封装结构及其制造方法
CN101459154A (zh) 导线架及应用该导线架的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110727