CN207690827U - 具有接点沟槽的预成形导线架 - Google Patents
具有接点沟槽的预成形导线架 Download PDFInfo
- Publication number
- CN207690827U CN207690827U CN201820031540.XU CN201820031540U CN207690827U CN 207690827 U CN207690827 U CN 207690827U CN 201820031540 U CN201820031540 U CN 201820031540U CN 207690827 U CN207690827 U CN 207690827U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- preform
- contact trenches
- contact
- frame unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Device Packages (AREA)
Abstract
一种具有接点沟槽的预成形导线架,包含多个彼此成间隙设置的导线架单元,框围所述导线架单元的板框,及预成形胶层。该预成形胶层填置于所述导线架单元间的间隙,具有与所述导线架单元的底面共平面的下表面,及多条自该下表面向上形成并延伸至该板框的接点沟槽,其中,每一条接点沟槽反向该板框的一端与该至少一导线架单元连通。该具有接点沟槽的预成形导线架不仅便于封装使用,且利用所述接点沟槽还可更易于后续封装制程时的焊锡检测。
Description
技术领域
本实用新型涉及一种用于半导体芯片封装的导线架封装结构(QFN,quad flatno-lead)导线架,特别是涉及一种具有接点沟槽的预成形导线架。
背景技术
随着电子组件朝向轻薄短小发展的趋势,半导体芯片封装技术也朝向多功能化、高密度性及低成本,以符合组件封装需求。以发光二极管为例,因其具有体积小、高效能、寿命长、低耗能反应速度快等优点,因此,发光二极管已广为取代传统光源,成为新一代的照明光源,而广泛应用于不同领域。所以,如何提供更快速且可靠度更高的发光二极管封装组件,是技术领域者不断发展的方向。
其中,利用四方平面无引脚导线架(QFN)进行半导体芯片封装,虽然可将电连接点向下延伸设置在封装组件底面,而达到高密度小体积封装的优点,然而,也因为电连接点在封装组件底部,因此,当要将封装组件进行后续电连接的过程,会有无法由目视检测方式快速检出该封装组件于电连接前的吃锡是否完全或是电连接是否完全的缺点。
发明内容
本实用新型的目的在于提供一种方便使用并易于检测的具有接点沟槽的预成形导线架。
本实用新型具有接点沟槽的预成形导线架包含多个导线架单元、板框,及预成形胶层。
所述导线架单元彼此成一间隙设置,每一个导线架单元具有用于承载该半导体芯片的顶面及反向该顶面的底面。
该板框框围所述导线架单元且与所述导线架单元具有间隙。
该预成形胶层被该板框圈围,并填置于所述导线架单元及所述导线架单元与该板框间的间隙,具有与所述导线架单元的底面共平面的下表面,及多条自该下表面向上形成的接点沟槽,且每一条接点沟槽的其中一端与导线架单元连通。
较佳地,所述具有接点沟槽的预成形导线架,其中,每一个导线架单元具有至少两个彼此成间隙间隔的接触电极,且每一个接触电极与至少一条接点沟槽相连通。
较佳地,所述具有接点沟槽的预成形导线架,其中,所述接触电极自该至少一条接点沟槽裸露的表面为内凹弧面。
较佳地,所述具有接点沟槽的预成形导线架,其中,该预成形胶层具有与该导线架的顶面共平面的上表面。
较佳地,所述具有接点沟槽的预成形导线架,其中,该预成形胶层具有填置于所述导线架单元间的间隙的下胶部,及形成于该下胶部表面并覆盖所述导线架单元的至少部分顶面的顶胶部,且该顶胶部不覆盖该板框。
较佳地,所述具有接点沟槽的预成形导线架,其中,该顶胶部具有光反射性。
较佳地,所述具有接点沟槽的预成形导线架,其中,该导线架的材料选自铜、铁镍合金,或铜系合金。
较佳地,所述具有接点沟槽的预成形导线架,其中,所述导线架单元的底面还具有与所述导线架单元的材料不同的第一导电镀层。
较佳地,所述具有接点沟槽的预成形导线架,其中,所述导线架单元未被该预成形胶层包覆的顶面还具有与该导线架单元的材料不同的第二导电镀层。
较佳地,所述具有接点沟槽的预成形导线架,其中,所述导线架单元自该接点沟槽裸露的表面还具有与该导线架单元的材料不同的第三导电镀层。
较佳地,所述具有接点沟槽的预成形导线架,其中,该导线架与该预成形胶层为直接接触接合。
本实用新型的有益的效果在于:利用于该预成形胶层的该下表面形成多条与所述导线架单元连通的接点沟槽(Solder Seen Terminal,SST),不仅可令经由该具有接点沟槽的预成形导线架于封装切单后的封装组件整体侧面外观无金属,且借由该接点沟槽的吃锡状况还可更便于封装焊锡的检测。
附图说明
图1是一正面俯视示意图,说明本实用新型具有接点沟槽的预成形导线架的第一实施例;
图2是一背面仰视示意图,辅助说明该第一实施例;
图3是一剖视示意图,说明图1中III-III割线的剖视图;
图4是一立体示意图,说明该第一实施例切单后的导线架单元;
图5是一制作流程示意图,说明该第一实施例的制作流程;及
图6是一正面俯视示意图,说明本实用新型具有接点沟槽的预成形导线架的第二实施例;
图7是一剖视示意图,说明图6中VII-VII割线的剖视图;
图8是一立体示意图,说明该第二实施例切单后的导线架单元;
图9是一剖视示意图,说明该第二实施例还具有第一导电镀层的态样;
图10是一剖视示意图,说明该第二实施例同时具有第一导电镀层及第二导电镀层的态样;
图11是一剖视示意图,说明该第二实施例同时具有第一导电镀层、第三导电镀层的态样;及
图12是一剖视示意图,说明该第二实施例同时具有第一导电镀层、第二导电镀层及第三导电镀层的态样。
具体实施方式
下面结合附图及实施例对本实用新型进行详细说明。
在本实用新型被详细描述前,应当注意在以下的说明内容中,类似的组件是以相同的编号来表示。
参阅图1至3,本实用新型具有接点沟槽的预成形导线架可用于进行半导体芯片,例如发光二极管芯片、IC芯片等封装。
该具有接点沟槽的预成形导线架的一第一实施例包含一导线架2,及一预成形胶层3。
该导线架2是由铜、铜系合金或铁镍合金等至少一种导电材料构成,具有多个彼此相隔一间隙并呈数组排列设置的导线架单元21,及一框围所述导线架单元21且与所述导线架单元21成一间隙的板框23,且每一个导线架单元21具有一用于承载该半导体芯片的顶面211及一反向该顶面211的底面212。
具体的说,该每一个导线架单元21具有至少两个彼此成间隙间隔的接触电极22,其中,该两个接触电极22的顶面即为该导线架单元21的顶面211,而该两个接触电极22的底面即为该导线架单元21的底面212,且至少一个该接触电极22的顶面211可用于设置半导体芯片(图未示)。于本实施例中,是以该每一个导线架单元21具有两个接触电极22为例作说明。
该预成形胶层3被该板框23圈围并填置于所述导线架单元21及所述导线架单元21与该板框23间的间隙,以令所述导线架单元21与该板框23借由该预成形胶层3接合成一体,并让所述接触电极22的顶面211及底面212对外裸露。
详细的说,该预成形胶层3与该导线架2为直接接触接合,具有一与该导线架2的该顶面211共平面的上表面31、一与该导线架2的该底面212共平面的下表面32,及多条自该下表面32向上形成并沿水平方向延伸的接点沟槽(Solder Seen Terminal,SST)33。其中,位于相邻的两个接触电极22间的接点沟槽33,其两端会分别与所述接触电极22连通,而位于该板框23与接触电极22间的接点沟槽33,一端会延伸到该板框23,另一端则会与该接触电极22连通。
其中,每一个接触电极22会与至少一条接点沟槽33连接,且每一个接触电极22与该接点沟槽33连通的位置会具有一自该接点沟槽33裸露的外露面221。要说明的是,该外露面221可以是朝向该接触电极22方向凹陷的内凹弧面,或是倾斜平面,而可易于导引位于该接触电极22的底面212的流体物质(例如导电胶或焊料)的溢流方向。该第一实施例是以该预成形胶层3的该上表面31及该下表面32分别与该导线架2的该顶面211及该底面212共平面,而让该第一实施例的外观结构呈现平板状,且每一个接触电极22的该外露面221是以朝向该接触电极22方向凹陷的内凹弧面为例表示。
续参阅图3,该具有接点沟槽的预成形导线架的任两个相邻的接触电极22为一导线架单元21,定义任相邻的两个导线架单元21间的间隙及所述导线架单元21与该板框23间的间隙为切割道X。因此,当利用本实用新型该具有接点沟槽的预成形导线架进行半导体芯片(图未示)封装后,即可沿着所述切割道X进行切割(图3中对应切割道X的假想线位置),而得到单一个的封装组件。
配合参阅图3、图4,图4为沿着图3所示的所述切割道X进行切割后得到的导线架单元。由图4可明显看出本实用新型该具有接点沟槽的预成形导线架于切单后所得到的该导线架单元,侧面无金属外露且该侧面具有多个可用以检视吃锡的接点沟槽33。
参阅图5,前述该具有接点沟槽的预成形导线架的该第一实施例的制作,是先提供一由铜、铜系合金或铁镍合金等至少一种导电材料构成的基片,利用蚀刻方式将该基片不必要的部分蚀刻移除,而得到一导线架半成品100A。
该导线架半成品100A具有一个外框101,多个被该外框101框围并与该外框101成一间隙设置的接触电极22及多个连接部102。所述接触电极22彼此间隔且概成数组排列,每一个接触电极22具有该顶面211及相对该顶面211的底面212,所述连接部102分布于所述接触电极22间,并自所述接触电极22邻近该底面212的底部连接任相邻的两个接触电极22,以及与该外框101相邻的所述接触电极22,而令所述接触电极22与该外框101可连接成一体不分散。
接着,将该导线架半成品100A夹设于一模具(图未示)中,用模注方式于所述接触电极22及所述接触电极22与该外框101间的间隙填注一选自环氧树脂等绝缘高分子的高分子封装材料,并控制让该高分子封装材料不会覆盖所述接触电极22的顶面211,再将该高分子封装材料固化得到该预成形胶层3,而形成如图5(b)的结构。图5(c)是将图5(b)翻面后的背视图。
然后,利用蚀刻移除所述连接部102,于该预成形胶层3的底部形成所述接点沟槽33,并同时令所述接触电极22彼此独立不相连接(如图5(d)所示),即可完成该第一实施例的制作。
参阅图6、7,本实用新型具有接点沟槽的预成形导线架的一第二实施例与该第一实施例的结构大致相同,不同处在于该预成形胶层3具有一下胶部35,以及自该下胶部35延伸一高度的一顶胶部36。
详细的说,该下胶部35填置于所述导线架单元21间的间隙,且表面与所述导线架单元21的顶面211齐平,该顶胶部36会自该下胶部35的表面向上延伸并覆盖每一个导线架单元21的所述接触电极22的部分顶面211,但不会覆盖该板框23。且该顶胶部36与所述接触电极22裸露出的顶面211共同界定出可用以设置待封装的半导体芯片的设置区34。
于一些实施例中,该顶胶部36具有光反射性,因此,当所述设置区34中为设置发光组件时,还可借由该顶胶部36达成光的多重反射,而提升发光组件的光取出率。
配合参阅图7、8,图8是将本实用新型该第二实施例所述的该具有接点沟槽的预成形导线架沿图7所示的所述切割线X切单后得到的导线架单元,由图8也可明显看出本实用新型该具有接点沟槽的预成形导线架于切单后所得到的该导线架单元,侧面无金属外露且具有多个可用以检视吃锡的接点沟槽33。
详细的说,该第二实施例的制法与该第一实施例大致相同,其差异处在于:该下胶部35与该顶胶部36可借由模具设计,于单一制程同时一体形成,或是可先形成该下胶部35后,再利用另一模具形成该顶胶部36。此外,当该下胶部35与该顶胶部36是于不同制程形成,则该下胶部35与该顶胶部36可以是由相同或不同的高分子封装材料所构成。此外,当该顶胶部36具光反射性时,则可以是利用在高分子封装材料中添加光反射粒子,如此,成形后即可令该顶胶部36具有光反射性。由于前述用于形成该下胶部35与该顶胶部36的相关模具设计及光反射粒子材料为本技术领域者所周知,故不再多加赘述。
又要说明的是,于一些实施例中,本实用新型所述接触电极22的所述外露面221,及该导线架2未被该预成形胶层3包覆的表面(顶面211、底面212)也可以在该预成形胶层3成形后进行镀膜制程,而于该导线架2的表面形成异于该导线架2构成材料的导电镀层,该导电镀层可以是金属或合金(例如镍、钯、银或金等金属或合金),且可以是单层或多层。利用该导电镀层可加强该导线架2与该预成形胶层3、或是后续封装半导体芯片的高分子封装材料,以及打线的密着或可靠性。
具体的说,配合参阅图9、10,可在形成该预成形胶层3后进行镀膜,而在所述接触电极22的底面212形成第一导电镀层41,或同时在所述接触电极22的该底面212及未被该预成形胶层3包覆的该顶面211分别形成第一导电镀层41及第二导电镀层42,而得到如图9、10所示的结构。图9、10是以该第二实施例所示的该导线架单元为例说明。
此外,利用前述镀膜制程的配合,也可得到如图11所示,分别于该导线架2的底面212及所述接触电极22的所述外露面221形成第一导电镀层41及第三导电镀层43,或是如图12所示,同时于所述接触电极22的底面212、所述接触电极22未被该预成形胶层3包覆的该顶面211、及所述接触电极22的外露面221形成第一导电镀层41、第二导电镀层42,及第三导电镀层43。由图9至12可明显看出,所述接触电极22于被该预成形胶层3包覆的位置均不会形成其它导电镀层。
利用所述导电镀层可加强该导线架2与该预成形胶层3、或是后续封装半导体芯片的高分子封装材料,以及打线的密着或可靠性。
综上所述,本实用新型该具有接点沟槽的预成形导线架利用预封装及蚀刻处理,于该预成形胶层3的该下表面32形成多条与所述导线架单元21连通的接点沟槽33,因此可令经由该具有接点沟槽的预成形导线架于封装切单后的封装组件整体侧面外观无金属,且于后续将切单后的该封装组件进行电连接时,即可透过检视所述接点沟槽33的吃锡状况,而快速得知该封装组件的电连接状态,而更增加使用便利性,所以确实能达成本实用新型的目的。
Claims (11)
1.一种具有接点沟槽的预成形导线架,适用于半导体芯片封装,其特征在于:包含:
导线架,具有多个彼此成间隙设置的导线架单元,及板框,每一个导线架单元具有用于承载该半导体芯片的顶面及反向该顶面的底面,该板框框围所述导线架单元且与所述导线架单元具有间隙,及
预成形胶层,被该板框圈围并填置于所述导线架单元及所述导线架单元与该板框间的间隙,具有与所述导线架单元的底面共平面的下表面,及多条自该下表面向上形成的接点沟槽,且每一条接点沟槽的其中一端会与导线架单元连通。
2.根据权利要求1所述的具有接点沟槽的预成形导线架,其特征在于:每一个导线架单元具有至少两个彼此成间隙间隔的接触电极,且每一个接触电极与至少一条接点沟槽相连通。
3.根据权利要求2所述的具有接点沟槽的预成形导线架,其特征在于:所述接触电极自该至少一条接点沟槽裸露的表面为内凹弧面。
4.根据权利要求1所述的具有接点沟槽的预成形导线架,其特征在于:该预成形胶层具有与该导线架的顶面共平面的上表面。
5.根据权利要求1所述的具有接点沟槽的预成形导线架,其特征在于:该预成形胶层具有填置于所述导线架单元间的间隙的下胶部,及形成于该下胶部表面并覆盖所述导线架单元的至少部分顶面的顶胶部,且该顶胶部不覆盖该板框。
6.根据权利要求5所述的具有接点沟槽的预成形导线架,其特征在于:该顶胶部具有光反射性。
7.根据权利要求1所述的具有接点沟槽的预成形导线架,其特征在于:该导线架的材料选自铜、铁镍合金,或铜系合金。
8.根据权利要求1所述的具有接点沟槽的预成形导线架,其特征在于:所述导线架单元的底面还具有与所述导线架单元的材料不同的第一导电镀层。
9.根据权利要求8所述的具有接点沟槽的预成形导线架,其特征在于:所述导线架单元未被该预成形胶层包覆的顶面还具有与该导线架单元的材料不同的第二导电镀层。
10.根据权利要求8或9所述的具有接点沟槽的预成形导线架,其特征在于:所述导线架单元自该接点沟槽裸露的表面还具有与该导线架单元的材料不同的第三导电镀层。
11.根据权利要求1所述的具有接点沟槽的预成形导线架,其特征在于:该导线架与该预成形胶层为直接接触接合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820031540.XU CN207690827U (zh) | 2018-01-09 | 2018-01-09 | 具有接点沟槽的预成形导线架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820031540.XU CN207690827U (zh) | 2018-01-09 | 2018-01-09 | 具有接点沟槽的预成形导线架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207690827U true CN207690827U (zh) | 2018-08-03 |
Family
ID=62991260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820031540.XU Active CN207690827U (zh) | 2018-01-09 | 2018-01-09 | 具有接点沟槽的预成形导线架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207690827U (zh) |
-
2018
- 2018-01-09 CN CN201820031540.XU patent/CN207690827U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102142513B (zh) | Led封装及制作led封装的方法 | |
CN101621101A (zh) | 发光二极管及其制造方法 | |
CN102683509A (zh) | Led模块 | |
CN101335217B (zh) | 半导体封装件及其制法 | |
TWM556934U (zh) | 具有接點溝槽的預成形導線架 | |
WO2008138183A1 (fr) | Diode électroluminescente de type à rayonnement latéral | |
CN1129968C (zh) | 发光二极管的封装方法 | |
TWM558999U (zh) | 發光封裝元件 | |
CN1396667A (zh) | 发光二极管的封装 | |
CN104952864B (zh) | Led灯丝及其制造方法 | |
CN104064655A (zh) | Led封装体及其制造方法 | |
CN102646774A (zh) | 发光二极管元件及其制作方法 | |
CN101114684A (zh) | Smd发光二极管封装结构 | |
CN107768500B (zh) | 一种led支架及其发光器件 | |
CN207690827U (zh) | 具有接点沟槽的预成形导线架 | |
CN112271175A (zh) | 一种led封装结构及封装方法 | |
CN207834351U (zh) | 发光封装组件 | |
JP2003304000A (ja) | 発光ダイオード用パッケージの製造方法 | |
CN203218332U (zh) | 高反射率的高照度led光源模块 | |
US20100006886A1 (en) | High power light emitting diode chip package carrier structure | |
CN105070813A (zh) | 一种大功率led支架及其封装方法 | |
CN215451454U (zh) | 一种长寿命发光二极管封装件 | |
CN104112811B (zh) | 一种led的封装方法 | |
CN201689913U (zh) | 一种结构简单的led封装结构 | |
CN206340574U (zh) | 一种qfn表面贴装式rgb‑led封装支架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |