DE102011053955B4 - Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung - Google Patents

Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung Download PDF

Info

Publication number
DE102011053955B4
DE102011053955B4 DE102011053955.7A DE102011053955A DE102011053955B4 DE 102011053955 B4 DE102011053955 B4 DE 102011053955B4 DE 102011053955 A DE102011053955 A DE 102011053955A DE 102011053955 B4 DE102011053955 B4 DE 102011053955B4
Authority
DE
Germany
Prior art keywords
layer
alloy layer
semiconductor chip
alloy
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011053955.7A
Other languages
English (en)
Other versions
DE102011053955A1 (de
Inventor
Khalil Hosseini
Joachim Mahler
Manfred Mengel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011053955A1 publication Critical patent/DE102011053955A1/de
Application granted granted Critical
Publication of DE102011053955B4 publication Critical patent/DE102011053955B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Abstract

Leistungs-Halbleitervorrichtung, umfassend:
einen Halbleiterchip (102) mit einer vertikalen Struktur;
eine Metallisierungsschicht (104), die Kupfer enthält, der auf der gesamten Rückseiten-Oberfläche (103) des Halbleiterchips (102) angeordnet ist;
eine Legierungsschicht (106) zum Vermindern der Bildung von Intermetallphasen und
Hohlräume beim Anbringen eines elektrisch leitenden Chipträgers oder eines elektrisch leitenden Gehäuserahmens durch zinnhaltigen Lötwerkstoff (114), wobei die Legierungsschicht (106) eine Zink-Kupfer-Legierung enthält, und wobei die Legierungsschicht (106) auf der Metallisierungsschicht (104) durch galvanische Ablagerung angeordnet ist; und
wobei die Legierungsschicht (106) eine äußerste Schicht der Leistungs-Halbleitervorrichtung bildet, bevor diese mit einem elektrisch leitenden Chipträger (112) oder einem elektrisch leitenden Gehäuserahmen (112) verbunden wird, wobei die Metallisierungsschicht (104) zwischen dem Halbleiterchip (102) und der Legierungsschicht (106) angeordnet ist;
wobei die Legierungsschicht (106) einen Legierungsanteil von etwa 20 Gew.-% Zink aufweist;
wobei die Legierungsschicht (106) eine Dicke im Bereich von etwa 1 bis etwa 5 Mikrometer hat;
einen elektrisch leitenden Chipträger (112) oder einen elektrisch leitenden Gehäuserahmen (112) angebracht durch zinnhaltigen Lötwerkstoff (114) an der Legierungsschicht (106), womit eine elektrische Verbindung zur Verfügung gestellt wird zwischen Chipträger oder Gehäuserahmen und Halbleiterchip (102), wobei eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff (114) und der Legierungsschicht (106) gebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine Halbleitervorrichtung. Die vorliegende Erfindung bezieht sich insbesondere auf ein Verfahren und ein System zum Verbessern der Zuverlässigkeit einer Halbleitervorrichtung.
  • Bei vielen Halbleitervorrichtungen wird eine metallische Beschichtung auf der vorderen oder hinteren Oberfläche eines Halbleiterchips aufgebracht, um eine bessere elektrische und thermische Leitfähigkeit zu erreichen. Ein übliches Metall, das für eine abschließende Metallisierungsschicht verwendet wird, ist Kupfer. Die Schicht wird typischerweise zwischen einem Halbleiterchip und einem Gehäuserahmen oder zwischen Halbleiterchips angeordnet. Eine derartige Metallisierungsschicht besitzt jedoch bestimmte Nachteile, z. B. eine Unterbrechung an der Grenzfläche zwischen der Kupfermetallisierung und dem zinnhaltigen Lötwerkstoff aufgrund des Wachstums von Intermetallphasen, begleitet durch Kirkendall-Hohlräume.
  • Zinnhaltiges Lötmittel wird verwendet infolge seiner guten mechanischen Eigenschaften und Benetzungscharakteristiken bei der Kupfermetallisierungsschicht. Es reagiert jedoch mit der Kupferbenetzungsschicht und bildet Kupfer-Zinn-Intermetallphasen. Insbesondere bildet Zinn mit Kupfer Intermetallphasen Cu3Sn bei Temperaturen über 200 °C, begleitet von der Entwicklung von Kirkendall-Hohlräumen, wodurch ein Zuverlässigkeitsproblem entsteht. Nach einem Verbleib auf hohen Temperaturen oder nach einem Temperaturwechsel entwickeln sich verstärkt Hohlräume an der Grenzfläche der Verbindung mit zinnhaltigem Lötmittel und der Kupfermetallisierungsschicht. Diese Hohlräume (Kirkendall-Hohlräume) werden infolge von unterschiedlichen Diffusionskoeffizienten von Kupfer und Zinn auf der Kupferseite der Grenzfläche gebildet. Als eine Folge derartiger Hohlräume beginnt sich die Metallisierungsschicht abzulösen, was zu einem elektrischen Ausfall der Halbleitervorrichtung führt. Es besteht demzufolge ein Bedarf an einem Verfahren und einem System, die das dynamische Wachstum von Intermetallphasen, das durch Kirkendall-Hohlräume begleitet wird, zu vermeiden oder zu verlangsamen, um die Zuverlässigkeit von Halbleitervorrichtungen für Hochtemperaturanwendungen zu verbessern.
  • US 2008 / 0 223 906 A1 beschreibt eine Lötstruktur sowie ein Verfahren unter Verwendung von Zink. Die Lötstruktur weist eine Bonding-Schicht auf, die Zink enthält, sowie ein Blei-freies Lot, das die Bonding-Schicht bindet und mit dieser reagiert. Die Bonding-Schicht kann eine Zink-Legierungsschicht oder eine Multi-Schicht mit einer Zink-Schicht sein.
  • US 2008 / 0 237 314 A1 beschreibt ein Verfahren zum Verbinden elektronischer Package-Teilen. Das Verfahren weist auf ein Aufschmelzen von Blei-freiem Lot mit Legierungselementen auf jedem der Package-Teile mit einer Oberfläche, die mit Kupfer oder Nickel behandelt wurden. Das Verfahren weist ferner auf ein Befestigen der oberflächenbehandelten elektronischen Teile auf dem Blei-freien Lot, das dann aufschmilzt, so dass eine intermetallische Verbindung erzeugt wird zwischen dem Blei-freien Lot und dem oberflächenbehandelten Teil von jedem der elektronischen Teile.
  • Es wird eine Leistungs-Halbleitervorrichtung bereitgestellt, umfassend: einen Halbleiterchip mit einer vertikalen Struktur; eine Metallisierungsschicht, die Kupfer enthält, der auf der gesamten Rückseiten-Oberfläche des Halbleiterchips angeordnet ist; eine Legierungsschicht zum Vermindern der Bildung von Intermetallphasen und Hohlräume beim Anbringen eines elektrisch leitenden Chipträgers oder eines elektrisch leitenden Gehäuserahmens durch zinnhaltigen Lötwerkstoff. Die Legierungsschicht enthält eine Zink-Kupfer-Legierung. Die Legierungsschicht ist auf der Metallisierungsschicht durch galvanische Ablagerung angeordnet. Die Legierungsschicht bildet eine äußerste Schicht der Leistungs-Halbleitervorrichtung, bevor diese mit einem elektrisch leitenden Chipträger oder einem elektrisch leitenden Gehäuserahmen verbunden wird, wobei die Metallisierungsschicht zwischen dem Halbleiterchip und der Legierungsschicht angeordnet ist. Die Legierungsschicht weist einen Legierungsanteil von etwa 20 Gew.-% Zink auf. Die Legierungsschicht hat eine Dicke im Bereich von etwa 1 bis etwa 5 Mikrometer. Die Leistungs-Halbleitervorrichtung umfasst ferner einen elektrisch leitenden Chipträger oder einen elektrisch leitenden Gehäuserahmen, angebracht durch zinnhaltigen Lötwerkstoff an der Legierungsschicht, womit eine elektrische Verbindung zur Verfügung gestellt wird zwischen Chipträger oder Gehäuserahmen und Halbleiterchip, wobei eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff und der Legierungsschicht gebildet ist.
  • Ferner wird ein Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung bereitgestellt, das umfasst: Bereitstellen eines Halbleiterchips mit einer vertikalen Struktur; Anordnen einer Metallisierungsschicht, die Kupfer aufweist, auf der gesamten Rückseiten-Oberfläche des Halbleiterchips; und galvanisches Ablagern einer Legierungsschicht, die eine Zink-Kupfer-Legierung aufweist, auf der Metallisierungsschicht. Die Legierungsschicht bildet eine äußerste Schicht, wobei die Metallisierungsschicht zwischen dem Halbleiterchip und der Legierungsschicht angeordnet ist. Nach dem galvanischen Ablagern der Legierungsschicht erfolgt ein Anbringen des Halbleiterchips an einem leitenden Element auf einem zinnhaltigen Lötwerkstoff. Das leitende Element ist ein elektrisch leitenden Chipträger oder ein elektrisch leitender Gehäuserahmen. Es wird eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff und der Legierungsschicht gebildet.
  • Die Erfindung wird anhand von Ausführungsbeispielen mit Hilfe der Figuren dargelegt.
    • 1 ist eine Darstellung, die einen Halbleiterchip mit verbesserter Zuverlässigkeit gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 2 ist eine Darstellung, die einen Halbleiterchip mit verbesserter Zuverlässigkeit gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 3 ist eine Darstellung, die eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 4 ist eine Darstellung, die eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 5 ist eine Darstellung, die eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 6 ist eine Darstellung, die einen Halbleiterchip mit verbesserter Zuverlässigkeit gemäß noch einer weiteren alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht; und
    • 7 ist ein Ablaufplan eines beispielhaften Verfahrens zum Verbessern der Zuverlässigkeit einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Die vorliegende Offenbarung stellt eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit bereit. In einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die einen Halbleiterchip, eine Metallisierungsschicht, die einen metallischen Werkstoff aufweist, der auf einer Oberfläche des Halbleiterchips angeordnet ist, und eine Legierungsschicht, die den metallischen Werkstoff enthält, der auf der Metallisierungsschicht angeordnet ist, umfasst.
  • In einer Weiterbildung ist der metallische Werkstoff Kupfer.
  • In einer Weiterbildung ist die Metallisierungsschicht auf wenigstens einem Abschnitt der Oberfläche des Halbleiterchips angeordnet.
  • In einer Weiterbildung ist die Oberfläche des Halbleiterchips eine vordere oder eine hintere Oberfläche des Halbleiterchips.
  • In einer Weiterbildung hat die Metallisierungsschicht eine Dicke im Bereich von etwa 10 bis etwa 15 Mikrometer.
  • In einer Weiterbildung weist die Legierungsschicht einen Legierungsanteil von etwa 20 Gew.-% Zink auf.
  • In einer Weiterbildung hat die Legierungsschicht eine Dicke im Bereich von etwa 1 bis etwa 5 Mikrometer.
  • In einer Weiterbildung umfasst die Halbleitervorrichtung ferner ein leitendes Element, das auf einem Lötwerkstoff an dem Halbleiterchip angebracht ist.
  • In einer Weiterbildung ist der Lötwerkstoff ein zinnhaltiger Lötwerkstoff.
  • In einer Weiterbildung wird eine Grenzfläche zwischen dem Lötwerkstoff und der Metallisierungsschicht gebildet.
  • In einer Weiterbildung weist die Grenzfläche keinen Hohlraum auf.
  • In einer Weiterbildung ist das leitende Element ein Gehäuserahmen.
  • In einer Weiterbildung ist das leitende Element ein Clip.
  • In einer weiteren Ausführungsform umfasst die Halbleitervorrichtung wenigstens einen Halbleiterchip, eine Metallisierungsschicht, die einen metallischen Werkstoff aufweist, der auf wenigstens einer Oberfläche des wenigstens einen Halbleiterchips angeordnet ist, eine Legierungsschicht, die den metallischen Werkstoff aufweist, der auf der Metallisierungsschicht angeordnet ist, und einen Lötwerkstoff, der zwischen dem wenigstens einen Halbleiterchip angeordnet ist.
  • In einer Weiterbildung ist die wenigstens eine Oberfläche entweder eine vordere oder eine hintere Oberfläche.
  • In einer Weiterbildung ist der metallische Werkstoff Kupfer.
  • In einer weiteren Ausführungsform wird ein Verfahren zum Verbessern der Zuverlässigkeit einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleiterchips, das Anordnen einer Metallisierungsschicht, die einen metallischen Werkstoffaufweist, auf einer Oberfläche des Halbleiterchips, das Anordnen einer Legierungsschicht, die den metallischen Werkstoff aufweist, auf der Metallisierungsschicht und das Anbringen des Halbleiterchips an einem leitenden Element auf einem Werkstoff.
  • In einer Weiterbildung weist das Anordnen einer einen metallischen Werkstoff aufweisenden Metallisierungsschicht auf einer Oberfläche des Halbleiterchips auf das Anordnen einer Kupfer aufweisenden Metallisierungsschicht auf wenigstens einem Abschnitt einer Oberfläche des Halbleiterchips.
  • In einer Weiterbildung weist das Anordnen einer den metallischen Werkstoff aufweisenden Legierungsschicht auf der Metallisierungsschicht auf das Anordnen einer Schicht aus einer Zink-Kupfer-Legierung auf der Metallisierungsschicht.
  • In einer Weiterbildung weist das Anbringen des Halbleiterchips an einem leitenden Element auf einem Lötwerkstoff auf das Anordnen eines zinnhaltigen Lötwerkstoffs auf der Legierungsschicht und das Anbringen des leitenden Elements an dem zinnhaltigen Lötwerkstoff.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen, die deren Teil bilden, Bezug genommen und in denen zur Erläuterung spezielle Ausführungsformen, in denen die Erfindung realisiert werden kann, gezeigt sind. Dabei wird eine Richtungsterminologie wie etwa „obere“, „untere“, „vorderseitige“, „rückseitige“, „vordere“, „hintere“ usw. in Bezug auf die Orientierung der beschriebenen Figur bzw. Figuren verwendet. Da die Komponenten der Ausführungsformen in mehreren unterschiedlichen Orientierungen positioniert sein können, wird die Richtungsterminologie für Zwecke der Erläuterung verwendet und ist in keiner Weise einschränkend. Es sollte klar sein, dass weitere Ausführungsformen verwendet werden können und strukturelle und logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • Es sollte klar sein, dass die Merkmale der hier beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, falls nicht speziell anders angegeben.
  • Vorrichtungen mit Halbleiterchips werden im Folgenden beschrieben. Die Halbleiterchips können von extrem unterschiedlichen Typen sein, können durch unterschiedliche Technologien hergestellt werden und können z. B. integrierte elektrische oder elektrooptische Schaltungen oder passive Elemente oder MEMS usw. enthalten. Halbleiterchips können z. B. als Leistungstransistoren, Leistungsdioden, IGBTs (Bipolartransistoren mit isolierter Gate-Elektrode) konfiguriert sein. Halbleiterchips können eine vertikale Struktur aufweisen und können in der Weise hergestellt sein, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen des Halbleiterchips fließen. Diese Halbleiterchips können Kontaktelemente haben, die auf ihren Hauptoberflächen, die eine obere Oberfläche und eine untere Oberfläche enthalten, angeordnet sind. Beispiele von Halbleiterchips mit einer vertikalen Struktur sind Leistungstransistoren und Leistungsdioden. Bei Leistungstransistoren können die Source-Elektrode und die Gate-Elektrode an einer ersten Hauptoberfläche angeordnet sein, während die Drain-Elektrode an einer zweiten Hauptoberfläche angeordnet sein kann. Bei einer Leistungsdiode kann die Anoden-Elektrode an einer ersten Hauptoberfläche angeordnet sein, während die Katoden-Elektrode an einer zweiten Hauptoberfläche angeordnet sein kann.
  • Die integrierten Schaltungen können z. B. als logische integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignal-Schaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente entworfen sein. Des Weiteren können die Halbleiterchips als MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie z. B. Brücken-, Membran- oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren z. B. Drucksensoren, Beschleunigungssensoren, Drehsensoren, Mikrophone usw. konfiguriert sein. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente konfiguriert sein. Die Halbleiterchips können außerdem Antennen und/oder diskrete passive Elemente enthalten. Halbleiterchips, in denen derartige funktionale Elemente eingebettet sind, enthalten im Allgemeinen elektronische Schaltungen, die zum Steuern der funktionalen Elemente oder weiterer Verarbeitungssignale, die durch die funktionalen Elemente erzeugt werden, dienen. Die Halbleiterchips müssen nicht aus einem speziellen Halbleiterwerkstoff hergestellt sein und können des Weiteren anorganische und/oder organische Werkstoffe enthalten, die keine Halbleiter sind, wie z. B. diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Die Halbleiterchips können darüber hinaus gehäust oder ungehäust sein.
  • Die Halbleiterchips weisen Kontaktelemente auf, die es ermöglichen, dass mit den Halbleiterchips ein elektrischer Kontakt hergestellt werden kann. Die Kontaktelemente können jeden gewünschten elektrisch leitenden Werkstoff, z. B. ein Metall wie etwa Aluminium, Nickel, Palladium, Gold oder Kupfer, eine Metalllegierung, einen Metallstapel oder einen elektrisch leitfähigen organischen Werkstoff enthalten. Die Kontaktelemente können sich an den aktiven Hauptoberflächen der Halbleiterchips oder an anderen Oberflächen der Halbleiterchips befinden. Die aktiven oder passiven Strukturen der Halbleiterchips werden gewöhnlich unter den aktiven Hauptoberflächen angeordnet und können auf die Kontaktelemente elektrisch angeschlossen werden. Bei Leistungstransistoren können die Kontaktelemente Drain-, Source- oder Gate-Elektroden sein.
  • Die im Folgenden beschriebenen Vorrichtungen können äußere Kontaktelemente enthalten, die an der Außenseite der Vorrichtungen zugänglich sind, damit von der Außenseite der Vorrichtungen ein elektrischer Kontakt hergestellt werden kann. Die äußeren Kontaktelemente können außerdem wärmeleitfähig sein und als Wärmesenken für die Wärmeableitung der Halbleiterchips dienen. Die äußeren Kontaktelemente können jeden elektrisch leitenden Werkstoff, z. B. ein Metall wie Kupfer, Pd, Ni, Au usw., enthalten.
  • Die im Folgenden beschriebenen Vorrichtungen können einen Verkapselungswerkstoff, der wenigstens Teile der Halbleiterchips überdeckt, enthalten. Der Verkapselungswerkstoff ist ein elektrisch isolierender Werkstoff, der in Relation zu den elektrisch leitenden Komponenten der Vorrichtung höchstens geringfügig elektrisch leitfähig ist. Beispiele eines Verkapselungswerkstoffs enthalten einen Gießwerkstoff und einen Werkstoff auf Epoxybasis. Der Verkapselungswerkstoff kann jeder geeignete duroplastische, thermoplastische, Laminat-(vorimprägnierter) oder wärmehärtender Werkstoff sein und kann Füllstoffe enthalten. Verschiedene Verfahren können verwendet werden, um die Halbleiterchips mit dem Gießwerkstoff zu überdecken, z. B. Druckgießen, Laminieren oder Spritzgießen.
  • Die vorliegende Offenbarung schafft ein Verfahren und ein System zum Verbessern der Zuverlässigkeit von Halbleitervorrichtungen. In 1 ist eine Darstellung gezeigt, die einen Halbleiterchip mit verbesserter Zuverlässigkeit gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. In einer Ausführungsform wird ein Halbleiterchip 102 bereitgestellt. Der Halbleiterchip kann Silicium oder andere Typen von Halbleiterwerkstoffen enthalten. Der Halbleiterchip 102 enthält eine rückseitige Metallisierungsschicht 104. Ein Beispiel der Metallisierungsschicht 104 ist eine Kupfer-Metallisierungsschicht mit einer Dicke im Bereich von etwa 2 bis 20 Mikrometer, wobei eine Dicke im Bereich von etwa 10 bis 15 Mikrometer bevorzugt ist. Die Kupfer-Metallisierungsschicht 104 dient als eine Dickbeschichtung, um eine erhöhte elektrische und thermische Leitfähigkeit zu schaffen und dadurch eine bessere Eigenschaft für elektrische Komponenten wie etwa den Halbleiterchip 102 zu schaffen.
  • In dieser Ausführungsform ist die Kupfer-Metallisierungsschicht 104 auf der hinteren Oberfläche 103 des Halbleiterchips 102 angeordnet. Die Dicke der Kupfer-Metallisierungsschicht 104 kann im Bereich von etwa 10 bis 15 Mikrometer liegen. Es können jedoch andere Metalle als Kupfer und andere Dicken verwendet werden, um die Metallisierungsschicht 104 zu bilden, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • Um eine verbesserte Lötverbindung zu schaffen und die Entwicklung von Hohlräumen an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 104 und dem zinnhaltigen Lötmittel zu verhindern, wird eine Schicht 106 aus einer Legierung auf der Kupfer-Metallisierungsschicht, z. B. der Kupfer-Metallisierungsschicht 104, angeordnet. In einer Ausführungsform hat die Legierungsschicht 106 eine Dicke im Bereich von etwa 1 bis 5 Mikrometer und weist einen Legierungsgehalt von Zink von bis zu 20 Gew.-% auf. Die verwendete Legierung kann eine Zink-Kupfer-Legierung sein. Die Legierungsschicht 106 kann durch galvanische Ablagerung der Legierung auf der Metallisierungsschicht 104 gebildet werden. In einer Ausführungsform bilden die Legierungsschicht und die Kupfer-Metallisierungsschicht gemeinsam die äußerste Metallisierungsschicht der Halbleitervorrichtung. Die Legierungsschicht 106 und die Kupfer-Metallisierungsschicht 104 bilden z. B. an der hinteren Oberfläche 103 des Halbleiterchips die äußerste Metallisierungsschicht.
  • Die Legierungsschicht 106 vermindert die Bildung der Intermetallphasen und die Hohlraumentwicklung an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 104 und der Verbindung mit zinnhaltigem Lötmittel und verbessert dadurch die Zuverlässigkeit des Halbleiterchips 102. Die Verminderung von Hohlräumen hat Einfluss auf das Wärmemanagement in dem Gehäuse, so dass die Legierungsschicht 106 die Verschlechterung der Wärmeableitung während der Anbringung des Halbleiterchips 102 an anderen Komponenten wie etwa einen Chipträger oder einen Gehäuserahmen unterbricht oder verringert. Es wird angemerkt, dass die Legierungsschicht vorzugsweise einen metallischen Werkstoff der Metallisierungsschicht aufweist. In diesem Fall weist die Legierungsschicht 106 Kupfer auf, das in der Kupfer-Metallisierungsschicht 104 enthalten ist.
  • In 2 ist eine Darstellung gezeigt, die einen Halbleiterchip mit verbesserter Zuverlässigkeit gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht. In der alternativen Ausführungsform kann zusätzlich zu der Ablagerung auf der hinteren Oberfläche 103 des Halbleiterchips 102 eine Metallisierungsschicht 108 auf der vorderen Oberfläche 109 des Halbleiterchips 102 gebildet sein.
  • Ein Beispiel der Metallisierungsschicht 108 ist eine Kupfer-Metallisierungsschicht mit einer Dicke im Bereich von etwa 2 bis 20 Mikrometer, wobei die Dicke vorzugsweise im Bereich von etwa 10 bis 15 Mikrometer liegt. Die Kupfer-Metallisierungsschicht 108 dient als eine Dickbeschichtung, um eine erhöhte elektrische und thermische Leitfähigkeit zu schaffen und somit eine bessere Leistung für elektrische Komponenten wie etwa den Halbleiterchip 102 zu ermöglichen. In dieser Ausführungsform ist die Kupfer-Metallisierungsschicht 108 auf der vorderen Oberfläche 109 des Halbleiterchips 102 angeordnet. Die Dicke der Kupfer-Metallisierungsschicht 108 kann im Bereich von etwa 10 bis 15 Mikrometer liegen. Es können jedoch andere Metalle als Kupfer und andere Dicken verwendet werden, um die Kupfer-Metallisierungsschicht 108 zu bilden, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • Um eine verbesserte Lötverbindung zu schaffen und die Entwicklung von Hohlräumen an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 108 und dem zinnhaltigen Lötmittel zu verhindern, wird eine Schicht 110 aus einer Legierung auf der Metallisierungsschicht z. B. der Kupfer-Metallisierungsschicht 108 angeordnet. In einer Ausführungsform hat die Legierungsschicht 110 eine Dicke im Bereich von 1 bis 5 Mikrometer und weist einen Zinkgehalt von bis zu 20 Gew.-% auf. Die verwendete Legierung kann eine Zink-Kupfer-Legierung sein. Die Legierungsschicht 110 kann durch galvanische Ablagerung der Legierung auf der Metallisierungsschicht 108 gebildet werden. In einer Ausführungsform bilden die Legierungsschicht und die Kupfer-Metallisierungsschicht gemeinsam die äußerste Schicht der Halbleitervorrichtung. Die Legierungsschicht 106 und die Kupfer-Metallisierungsschicht 104 bilden z. B. die äußerste Metallisierungsschicht an der hinteren Oberfläche 103 des Halbleiterchips. Die Legierungsschicht 110 und die Kupfer-Metallisierungsschicht 108 bilden die äußerste Metallisierungsschicht an der vorderen Oberfläche 109 des Halbleiterchips 102.
  • Die Legierungsschicht 110 vermindert die Bildung von Intermetallphasen und die Hohlraumentwicklung an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 108 und der Verbindung mit zinnhaltigem Lötmittel und vergrößert somit die Zuverlässigkeit des Halbleiterchips 102. Die Verminderung von Hohlräumen hat Einfluss auf das Wärmemanagement in dem Gehäuse, so dass die Legierungsschicht 110 die Verschlechterung der Wärmeableitung während der Anbringung des Halbleiterchips 102 an anderen Komponenten wie etwa einem Chipträger oder einem Gehäuserahmen unterbricht oder verringert. Es wird angemerkt, dass die Legierungsschicht vorzugsweise einen metallischen Werkstoff der Metallisierungsschicht aufweist. In diesem Fall weist die Legierungsschicht 110 Kupfer auf, das in der Kupfer-Metallisierungsschicht 108 enthalten ist, und die Legierungsschicht 106 weist Kupfer auf, das in der Kupfer-Metallisierungsschicht 104 enthalten ist.
  • In 3 ist eine Darstellung gezeigt, die eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. In dieser Ausführungsform ist ein Halbleiterchip 102 wie in 2 veranschaulicht mit einer Vorderseite 110 und einer rückseitigen Legierungsschicht 106 auf einem Träger wie etwa einem Gehäuserahmen 112 angeordnet. Der Halbleiterchip 102 ist auf einem Lötwerkstoff, wie etwa einem zinnhaltigen Lötmittel 114, an dem Gehäuserahmen 112 angebracht. In einer Ausführungsform kann der Lötwerkstoff 114 auf dem Träger oder Gehäuserahmen 112 angeordnet sein. Dann wird der Halbleiterchip 102 an dem Lötwerkstoff 114 angebracht, so dass zwischen der Legierungsschicht 106 des Chips 102 und dem Lötwerkstoff 114 eine Grenzfläche gebildet wird. Dadurch wird eine Konfiguration Chip-an-Gehäuserahmen geschaffen.
  • Nachfolgend können weitere leitende Elemente 114 wie etwa Bonddrähte über Kontaktfelder 116, die auf der Legierungsschicht 110 angeordnet sind, mit dem Halbleiterchip 102 verbunden werden. Durch das Vorsehen einer Legierungsschicht wie etwa die Legierungsschicht 106 auf der Metallisierungsschicht, wie etwa der Metallisierungsschicht 104, wird die Bildung von Hohlräumen zwischen der Kupfer-Metallisierungsschicht 104 und der Verbindung 114 mit zinnhaltigem Lötmittel vermindert. Das hat eine bessere Wärmeableitung von dem Halbleiterchip 102 zu dem Gehäuserahmen 112 zur Folge, was zu einer verbesserten Zuverlässigkeit der Gesamtvorrichtung führt.
  • In 4 ist eine Darstellung gezeigt, die eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht. In dieser Ausführungsform wird ein in 3 gezeigter Halbleiterchip 102, der eine Vorderseite 110 und eine rückseitige Legierungsschicht 106 aufweist und auf einem Träger 112 angeordnet ist, bereitgestellt. Ein zusätzlicher Halbleiterchip 112 wird außerdem bereitgestellt und über dem Halbleiterchip 102 angeordnet.
  • In dieser Ausführungsform weist der Halbleiterchip 112 ebenfalls eine vorderseitige 114 und eine rückseitige Legierungsschicht 116 auf, die auf Kupfer-Metallisierungsschichten 120 bzw. 118 angeordnet sind. Der Halbleiterchip 112 ist außerdem auf einem Lötwerkstoff wie etwa einem zinnhaltigen Lötwerkstoff 122 am Halbleiterchip 102 angebracht. Dadurch wird eine Konfiguration Chip-an-Chip geschaffen. In einer Ausführungsform ist der Lötwerkstoff 122 auf der Legierungsschicht 110 des Chips 102 angeordnet. Dann ist der Chip 112 auf dem Lötwerkstoff 122 angeordnet, so dass zwischen der Legierungsschicht 116 des Chips 112 und dem Lötwerkstoff 122 eine Grenzfläche gebildet ist.
  • Durch das Schaffen einer Legierungsschicht wie etwa der Legierungsschicht 110 auf der Metallisierungsschicht, wie etwa der Metallisierungsschicht 108, wird die Bildung von Intermetallphasen und Hohlräumen zwischen der Kupfer-Metallisierungsschicht 108 und der Verbindung 122 mit zinnhaltigem Lötmittel vermindert. Außerdem können Hohlräume an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 118 und dem Lötwerkstoff 122 durch die Schaffung einer Legierungsschicht 116 aus Zink vermindert werden. Das hat eine verbesserte Zuverlässigkeit der Gesamtvorrichtung zur Folge.
  • In 5 ist eine Darstellung gezeigt, die eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht. In dieser Ausführungsform wird ein in 3 gezeigter Halbleiterchip 102, der eine vorderseitige 110 und eine rückseitige Legierungsschicht 106 aufweist und auf einem Träger 112 angeordnet ist, bereitgestellt. Ein Clip 124 ist auf einem Lötwerkstoff, wie etwa einem zinnhaltigen Lötmittel 126, am Halbleiterchip 102 angebracht. Der Clip 124 schafft eine externe Anschlussmöglichkeit für den Halbleiterchip 102. Dadurch wird eine Konfiguration Clip-an-Chip geschaffen. In einer Ausführungsform ist der Lötwerkstoff 126 auf der Legierungsschicht 110 angeordnet. Dann ist der Clip 124 an dem Lötwerkstoff 126 angebracht.
  • Durch die Schaffung einer Legierungsschicht 110 auf der Metallisierungsschicht, wie etwa der Metallisierungsschicht 108, wird die Bildung von Intermetallphasen und Hohlräumen zwischen der Kupfer-Metallisierungsschicht 108 und dem zinnhaltigen Lötwerkstoff 126, der den Clip 124 anbringt, verringert. Außerdem können Hohlräume an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 104 und dem Lötwerkstoff 114 an der hinteren Oberfläche 103 des Halbleiterchips 102 durch das Vorsehen einer Legierungsschicht 106 aus Zink vermindert werden. Das hat eine verbesserte Zuverlässigkeit der Gesamtvorrichtung zur Folge.
  • In 6 ist eine Darstellung gezeigt, die einen Halbleiterchip mit verbesserter Zuverlässigkeit gemäß noch einer weiteren alternativen Ausführungsform der vorliegenden Offenbarung veranschaulicht. In dieser Ausführungsform wird ein Halbleiterchip 102 bereitgestellt. Der Halbleiterchip kann Silicium oder andere Typen von Halbleiterwerkstoffen enthalten. Der Halbleiterchip 102 weist wenigstens ein Kontaktelement 128 auf, das auf der vorderen Oberfläche 109 des Halbleiterchips 102 angeordnet ist.
  • Das Kontaktelement 128 weist eine Metallisierungsschicht auf, eine sogenannte Metallisierung unter dem Lotkugel (UBM, Under Bump Metallization) wie etwa die Kupfer-Metallisierungsschicht 108 und eine Legierungsschicht wie etwa die Legierungsschicht 110, die auf der Metallisierungsschicht 108 angeordnet ist. In einer Ausführungsform hat die Legierungsschicht 110 eine Dicke im Bereich von etwa 1 bis 5 Mikrometer und weist einen Zinkgehalt in der Legierung von bis zu 20 Gew.-% auf. Die verwendete Legierung kann eine Zink-Kupfer-Legierung sein. Die Legierungsschicht 110 kann durch galvanisches Ablagern der Legierung auf der Metallisierungsschicht 108 gebildet werden.
  • Wenigstens ein leitendes Element wie etwa die Lotkugel 130 ist auf dem wenigstens einen Kontaktelement 128 angeordnet, um eine äußere Anschlussmöglichkeit für den Halbleiterchip 102 zu schaffen. Ein Beispiel einer Lotkugel 130 ist eine Lotkugel, die aus zinnhaltigem Lötwerkstoff hergestellt ist.
  • Die Legierungsschicht 110 vermindert die Bildung von Intermetallphasen und Hohlräumen an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht 108 und der zinnhaltigen Lotkugel 130 und erhöht dadurch die Zuverlässigkeit des Halbleiterchips 102. Außerdem verbessert die Legierungsschicht 110 die Wärmeableitung während der Anbringung des Halbleiterchips 102 an anderen externen leitenden Elementen.
  • In 7 ist ein Ablaufplan eines beispielhaften Verfahrens für eine verbesserte Zuverlässigkeit einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Das Verfahren 700 beginnt bei Schritt 702, um einen Halbleiterchip bereitzustellen. Es wird z. B. der Halbleiterchip 102 bereitgestellt. Anschließend setzt sich das Verfahren 700 mit Schritt 704 fort, in dem eine Metallisierungsschicht, die einen metallischen Werkstoff aufweist, auf einer Oberfläche des Chips angeordnet wird. Es wird z. B. eine Metallisierungsschicht 104, die Kupfer aufweist, auf einer hinteren Oberfläche 103 des Halbleiterchips 102 angeordnet. Alternativ wird eine Metallisierungsschicht 108, die Kupfer aufweist, auf einer vorderen Oberfläche 109 des Halbleiterchips 102 angeordnet.
  • Anschließend setzt sich das Verfahren 700 mit Schritt 706 fort, in dem eine Legierungsschicht, die den metallischen Werkstoff aufweist, auf der Metallisierungsschicht angeordnet wird. Es kann z. B. eine Schicht 106 aus einer Zink-Kupfer-Legierung auf der Kupfer-Metallisierungsschicht 104 an der hinteren Oberfläche 103 des Halbleiterchips 102 galvanisch abgelagert werden. Alternativ kann eine Schicht 110 aus einer Zink-Kupfer-Legierung auf der Kupfer-Metallisierungsschicht 108 an der vorderen Oberfläche 109 des Halbleiterchips 102 galvanisch abgelagert werden.
  • Das Verfahren 700 wird dann im Schritt 708 beendet, in dem der Halbleiterchip an einem leitenden Element auf einem Lötwerkstoff angebracht wird. Der Halbleiterchip 102 ist z. B. auf dem Lötwerkstoff 114 an einem Träger oder Gehäuserahmen 112 angebracht. Der Lötwerkstoff ist ein zinnhaltiger Lötwerkstoff. Alternativ ist der Halbleiterchip 102 über den Lötwerkstoff 122 an einem anderen Halbleiterchip 112 angebracht. In einer weiteren Ausführungsform ist der Halbleiterchip 102 über einen Lötwerkstoff 126 an einem Clip 124 angebracht. In noch einer weiteren Ausführungsform ist der Halbleiterchip 102 an einer Lotkugel 130 angebracht, die den zinnhaltigen Lötwerkstoff selbst aufweist.
  • Zusammenfassend schafft die vorliegende Offenbarung ein Verfahren und ein System zum Verbessern der Zuverlässigkeit einer Halbleitervorrichtung. Eine Schicht aus einer Zink-Kupfer-Legierung wird an einer vorderen oder hinteren Oberfläche eines Halbleiterchips mit einer Kupfer-Metallisierungsschicht galvanisch abgelagert. Die Legierungsschicht verlangsamt das Wachstum der Bildung von Intermetallphasen und vermindert die Bildung von Hohlräumen an der Grenzfläche zwischen der Kupfer-Metallisierungsschicht und einem zinnhaltigen Lötwerkstoff. Außerdem wird die Wärmeableitung während der Anbringung eines Halbleiterchips verbessert. Folglich ist die Zuverlässigkeit der Gesamtvorrichtung verbessert.
  • Während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung in Bezug auf lediglich eine von mehreren Realisierungsmöglichkeiten offenbart wurde, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Realisierungsmöglichkeiten kombiniert werden, falls dies für eine vorgegebene oder bestimmte Anwendung gewünscht oder vorteilhaft sein kann. In dem Umfang, wie die Ausdrücke „enthalten“, „haben“, „mit“ oder weitere Varianten hiervon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, ist es des Weiteren beabsichtigt, dass diese Ausdrücke in einer ähnlichen Weise wie der Ausdruck „umfassen“ eingeschlossen sind. Die Ausdrücke „gekoppelt“ und „verbunden“ können mit deren Abwandlungen verwendet worden sein. Es sollte klar sein, dass diese Ausdrücke möglicherweise verwendet wurden, um anzugeben, dass zwei Elemente zusammenwirken oder miteinander wirken, unabhängig davon, ob sie sich in einem direkten physischen oder elektrischen Kontakt befinden oder keinen gegenseitigen direkten Kontakt aufweisen. Es sollte ferner klar sein, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln realisiert sein können. Des Weiteren ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel gemeint und nicht als das Beste oder Optimale. Es sollte außerdem klar sein, dass Merkmale und/oder Elemente, die hier gezeigt sind, für den Zweck der Einfachheit und zum einfachen Verständnis mit bestimmten aufeinander bezogenen Abmessungen dargestellt sind und dass die tatsächlichen Abmessungen von den hier dargestellten wesentlich abweichen können.

Claims (4)

  1. Leistungs-Halbleitervorrichtung, umfassend: einen Halbleiterchip (102) mit einer vertikalen Struktur; eine Metallisierungsschicht (104), die Kupfer enthält, der auf der gesamten Rückseiten-Oberfläche (103) des Halbleiterchips (102) angeordnet ist; eine Legierungsschicht (106) zum Vermindern der Bildung von Intermetallphasen und Hohlräume beim Anbringen eines elektrisch leitenden Chipträgers oder eines elektrisch leitenden Gehäuserahmens durch zinnhaltigen Lötwerkstoff (114), wobei die Legierungsschicht (106) eine Zink-Kupfer-Legierung enthält, und wobei die Legierungsschicht (106) auf der Metallisierungsschicht (104) durch galvanische Ablagerung angeordnet ist; und wobei die Legierungsschicht (106) eine äußerste Schicht der Leistungs-Halbleitervorrichtung bildet, bevor diese mit einem elektrisch leitenden Chipträger (112) oder einem elektrisch leitenden Gehäuserahmen (112) verbunden wird, wobei die Metallisierungsschicht (104) zwischen dem Halbleiterchip (102) und der Legierungsschicht (106) angeordnet ist; wobei die Legierungsschicht (106) einen Legierungsanteil von etwa 20 Gew.-% Zink aufweist; wobei die Legierungsschicht (106) eine Dicke im Bereich von etwa 1 bis etwa 5 Mikrometer hat; einen elektrisch leitenden Chipträger (112) oder einen elektrisch leitenden Gehäuserahmen (112) angebracht durch zinnhaltigen Lötwerkstoff (114) an der Legierungsschicht (106), womit eine elektrische Verbindung zur Verfügung gestellt wird zwischen Chipträger oder Gehäuserahmen und Halbleiterchip (102), wobei eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff (114) und der Legierungsschicht (106) gebildet ist.
  2. Leistungs-Halbleitervorrichtung nach Anspruch 1, wobei die Metallisierungsschicht (104) eine Dicke im Bereich von etwa 10 bis etwa 15 Mikrometer hat.
  3. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 oder 2, wobei die Grenzfläche keinen Hohlraum aufweist.
  4. Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung, das umfasst: Bereitstellen eines Halbleiterchips (102) mit einer vertikalen Struktur; Anordnen einer Metallisierungsschicht (104), die Kupfer aufweist, auf der gesamten Rückseiten-Oberfläche (103) des Halbleiterchips (102); galvanisches Ablagern einer Legierungsschicht (106), die eine Zink-Kupfer-Legierung aufweist, auf der Metallisierungsschicht (104); wobei die Legierungsschicht (106) eine äußerste Schicht bildet, wobei die Metallisierungsschicht (104) zwischen dem Halbleiterchip (102) und der Legierungsschicht (106) angeordnet ist; nach dem galvanischen Ablagern der Legierungsschicht (106), Anbringen des Halbleiterchips (102) an einem leitenden Element (112) auf einem zinnhaltigen Lötwerkstoff (114); wobei das leitende Element (112) ein elektrisch leitenden Chipträger oder einen elektrisch leitenden Gehäuserahmen ist; wobei eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff (114) und der Legierungsschicht (106) gebildet wird.
DE102011053955.7A 2010-09-27 2011-09-27 Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung Active DE102011053955B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/890,721 2010-09-27
US12/890,721 US8884434B2 (en) 2010-09-27 2010-09-27 Method and system for improving reliability of a semiconductor device

Publications (2)

Publication Number Publication Date
DE102011053955A1 DE102011053955A1 (de) 2012-03-29
DE102011053955B4 true DE102011053955B4 (de) 2019-07-25

Family

ID=45804840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011053955.7A Active DE102011053955B4 (de) 2010-09-27 2011-09-27 Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US8884434B2 (de)
DE (1) DE102011053955B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5905085B2 (ja) * 2012-04-23 2016-04-20 株式会社日立製作所 ひずみセンサチップ実装構造体、ひずみセンサチップおよびひずみセンサチップ実装構造体の製造方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
JP2015005623A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104059A (ja) * 1985-10-30 1987-05-14 Furukawa Electric Co Ltd:The 半導体装置
US20080223906A1 (en) 2007-03-12 2008-09-18 Samsung Electronics Co., Ltd. Soldering structure and method using zn
US20080237314A1 (en) 2007-03-28 2008-10-02 Jin Yu Method of joining electronic package capable of prevention for brittle fracture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6660633B1 (en) * 2002-02-26 2003-12-09 Advanced Micro Devices, Inc. Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
EP1524693A1 (de) 2003-10-13 2005-04-20 Infineon Technologies AG Leiterrahmen mit Korrosionsschutz
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US20050285269A1 (en) * 2004-06-29 2005-12-29 Yang Cao Substantially void free interconnect formation
CN101073152B (zh) * 2004-12-20 2010-04-28 半导体元件工业有限责任公司 具有下置引脚的电子封装和方法
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US8143722B2 (en) * 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104059A (ja) * 1985-10-30 1987-05-14 Furukawa Electric Co Ltd:The 半導体装置
US20080223906A1 (en) 2007-03-12 2008-09-18 Samsung Electronics Co., Ltd. Soldering structure and method using zn
US20080237314A1 (en) 2007-03-28 2008-10-02 Jin Yu Method of joining electronic package capable of prevention for brittle fracture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.M. Kim: A New Solder Wetting Layer for Pb-free solders. In: Material Research Society 2009, 2009, 297-300. *

Also Published As

Publication number Publication date
US20120074553A1 (en) 2012-03-29
DE102011053955A1 (de) 2012-03-29
US8884434B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102014102006B4 (de) Halbleitermodul
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102011001770A1 (de) Verfahren und System zum Ausbilden eines dünnen Halbleiterbauelements
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102011053955B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür
WO2016120047A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative