JPS61119049A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61119049A JPS61119049A JP24100584A JP24100584A JPS61119049A JP S61119049 A JPS61119049 A JP S61119049A JP 24100584 A JP24100584 A JP 24100584A JP 24100584 A JP24100584 A JP 24100584A JP S61119049 A JPS61119049 A JP S61119049A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- backside
- gold
- tin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/03505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、特にシリコン半導体素子層をリードフレーム
の素子搭載部に接着搭載する方法に関するものである。
の素子搭載部に接着搭載する方法に関するものである。
(従来の技術)
従来、シリコン半導体素子裏面と該素子を搭載するリー
ドフレームの素子搭載部との図の接触”抵抗を小さく、
かつ、そのバラツキ金少くしてオーミックコンタクトを
得る方法として、半導体素子裏面と素子搭載部との間に
純金(99,99チ以上)の薄片をおいて400C’前
後に加熱する。金−シリコン(以下、A u −81と
略記する)共晶法が知られている。Au−8i共晶法は
、接触抵抗が小さく、かつ、そのバラツキの少ない良好
なオーミック働コンタクトが得られるとして、広く使用
されているが、本法の欠点は、高価であることである。
ドフレームの素子搭載部との図の接触”抵抗を小さく、
かつ、そのバラツキ金少くしてオーミックコンタクトを
得る方法として、半導体素子裏面と素子搭載部との間に
純金(99,99チ以上)の薄片をおいて400C’前
後に加熱する。金−シリコン(以下、A u −81と
略記する)共晶法が知られている。Au−8i共晶法は
、接触抵抗が小さく、かつ、そのバラツキの少ない良好
なオーミック働コンタクトが得られるとして、広く使用
されているが、本法の欠点は、高価であることである。
さらに、Au−8i共晶法は、半導体素子とリードフレ
ームとを硬く接着させるため、同素子とリードフレーム
との熱膨張係数の違いにより素子にクラックを発磁部せ
る欠点がある。
ームとを硬く接着させるため、同素子とリードフレーム
との熱膨張係数の違いにより素子にクラックを発磁部せ
る欠点がある。
他の方法として、あらかじめ半導体索子J&面に金等の
金属薄膜を形成しておいた半導体素子を、リードフレー
ムの素子搭載部に導電性樹脂を用いて接着する、導電a
樹脂法かある。導電性樹脂法は、非常に安価に製造でき
るか、半導体素子良面の加工方法及び半導体素子基板の
抵抗率によって接触抵抗が大きく変化する。又、接触抵
抗自体も比較的高い。
金属薄膜を形成しておいた半導体素子を、リードフレー
ムの素子搭載部に導電性樹脂を用いて接着する、導電a
樹脂法かある。導電性樹脂法は、非常に安価に製造でき
るか、半導体素子良面の加工方法及び半導体素子基板の
抵抗率によって接触抵抗が大きく変化する。又、接触抵
抗自体も比較的高い。
(発明が解決しようとする問題点)
以上の如く、Au−8i共晶法は、接触抵抗は小さくバ
ラツキも少ないが高価であり、一方、導電性樹脂法は、
安価であるが接触抵抗のバラツキが大きい、欠点がある
。
ラツキも少ないが高価であり、一方、導電性樹脂法は、
安価であるが接触抵抗のバラツキが大きい、欠点がある
。
(問題点を解決するための手段)
本発明の目的は、安価で、接触抵抗が小さく、かつ、そ
のバラツキも少ない、製造方法を提供するもので、本発
明は基本的には、導電性樹脂による方法を用いて安価に
製造し、さらにシリコン半導体基板の裏面加工方法に特
別の方法全採用することで、接触抵抗1Au−8i共晶
法と同等に丁ゐことを%似とする。
のバラツキも少ない、製造方法を提供するもので、本発
明は基本的には、導電性樹脂による方法を用いて安価に
製造し、さらにシリコン半導体基板の裏面加工方法に特
別の方法全採用することで、接触抵抗1Au−8i共晶
法と同等に丁ゐことを%似とする。
(実施例)
以下、本発明を実施例に基づいて説明する。
1.3〜3.0Ω−画のシリコン半導体P型基板を用い
て、埋込拡散、エピタキシャル成長、拡散、酸化技術に
て製造されるパイ・ポーラ型半導体集積回路について述
べる。拡散勢の前工程は公知の方法によって製造される
。半導体基板ウェハの裏面研磨後の裏面加工として、順
に金(Au=200 oA) を金(Au=200OA
)を形成する。IN目のAud、電子ガンによって蒸着
した。21i目以降の金属は、スパッター装置を用いて
連続的に形成した。なおTiNは、反応性スパッターを
用いた。しかる後、裏面加工済7 s−八t % 45
0 Cテ、30分1’i’l N を雰囲気でシンター
処理した。この時、第一層目のAuは、基板シリコンと
反応して金・シリサイド(Au8i)層を形成する。し
かし、第4層のAuは、Ti及びTiNか拡散のバリア
となり、半導体基板裏面に残る。その後、約709にの
銀粉を含む導電性樹脂を用いてリードフレームに搭載す
る。
て、埋込拡散、エピタキシャル成長、拡散、酸化技術に
て製造されるパイ・ポーラ型半導体集積回路について述
べる。拡散勢の前工程は公知の方法によって製造される
。半導体基板ウェハの裏面研磨後の裏面加工として、順
に金(Au=200 oA) を金(Au=200OA
)を形成する。IN目のAud、電子ガンによって蒸着
した。21i目以降の金属は、スパッター装置を用いて
連続的に形成した。なおTiNは、反応性スパッターを
用いた。しかる後、裏面加工済7 s−八t % 45
0 Cテ、30分1’i’l N を雰囲気でシンター
処理した。この時、第一層目のAuは、基板シリコンと
反応して金・シリサイド(Au8i)層を形成する。し
かし、第4層のAuは、Ti及びTiNか拡散のバリア
となり、半導体基板裏面に残る。その後、約709にの
銀粉を含む導電性樹脂を用いてリードフレームに搭載す
る。
表−1に本発明および従来技術によって製造した半導体
集積回路装置の歩留りを示す。
集積回路装置の歩留りを示す。
表−1製品の歩留りと製造価格
なお、表−1で、従来法−1とあるのは、前記半導体素
子は単に、研磨のみを行ない、厚さ20μのAu薄膜を
用いて製造したものであり、従来法−2とあるのは、研
磨後、クエハ展面に、A u薄膜を200OA形成した
後、導電性樹脂を用いて接着させたものである。
子は単に、研磨のみを行ない、厚さ20μのAu薄膜を
用いて製造したものであり、従来法−2とあるのは、研
磨後、クエハ展面に、A u薄膜を200OA形成した
後、導電性樹脂を用いて接着させたものである。
他の実施例として、4〜5.5Ω−画のシリコン半導体
N型基板を用いて製造するMOa型半導体集槓回路装置
について述べる。拡散等の前工程は、公知の方法により
て製造されるが、裏面加工としては、前記のAu−T
i −T 1N−Au構造のAuの代りに、0.2%の
sbl含むAuを使用した。金属膜厚、熱処理条件等は
、前実施例と同様である、。
N型基板を用いて製造するMOa型半導体集槓回路装置
について述べる。拡散等の前工程は、公知の方法により
て製造されるが、裏面加工としては、前記のAu−T
i −T 1N−Au構造のAuの代りに、0.2%の
sbl含むAuを使用した。金属膜厚、熱処理条件等は
、前実施例と同様である、。
本実施例における結果を表−2に示す。な16、従来法
−1′は前記Au薄膜の代りに、0.2−のsbを含む
Au薄膜を使用した。従来法−2′は、従来法−2と、
まったく同様のプロセスで製造した。
−1′は前記Au薄膜の代りに、0.2−のsbを含む
Au薄膜を使用した。従来法−2′は、従来法−2と、
まったく同様のプロセスで製造した。
表−2#品の歩留りと製造価格
なお、本仕様で、熱処理条件に450tl:’、30分
とした力;本条件は% Aui+1の生成する370C
から、TiNか拡散バリアとして有効な、480tZ’
程民の範−1で、問題はない。又、各金杷の厚さについ
ては、紅済性の而から考えて炉くすることは可能である
。任し、TiNについては、第11N3のAuの拡散バ
リアとの目的があるため、500X装置は必要であり、
これ以上薄くすることは出来ない。さらに、本実施例で
は、比較的高抵抗率基板について例示したが低い抵抗率
のシリコン基板を用いても、効果があることは云うまで
もない。
とした力;本条件は% Aui+1の生成する370C
から、TiNか拡散バリアとして有効な、480tZ’
程民の範−1で、問題はない。又、各金杷の厚さについ
ては、紅済性の而から考えて炉くすることは可能である
。任し、TiNについては、第11N3のAuの拡散バ
リアとの目的があるため、500X装置は必要であり、
これ以上薄くすることは出来ない。さらに、本実施例で
は、比較的高抵抗率基板について例示したが低い抵抗率
のシリコン基板を用いても、効果があることは云うまで
もない。
さらにまた、TiNViAu又はsbを含むAuに対し
てバリア層を形成するものであるから、これに限定され
ない。
てバリア層を形成するものであるから、これに限定され
ない。
(発明の効果)
以上のとおり、本発明によれば、安価で接触抵抗のバラ
ツキが少ない方法が提供される。
ツキが少ない方法が提供される。
Claims (1)
- シリコン半導体素子の裏面に、少なくともAuを主成
分とする第1の金属層、Auの拡散に対するバリアとし
て作用する第2の金属層、およびAuを主成分とする第
3の金属層をこの順に形成し、熱処理を施した後に導電
性樹脂を用いて素子搭載基板に接着することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24100584A JPS61119049A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24100584A JPS61119049A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61119049A true JPS61119049A (ja) | 1986-06-06 |
Family
ID=17067911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24100584A Pending JPS61119049A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61119049A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0253691A2 (en) * | 1986-06-17 | 1988-01-20 | Fairchild Semiconductor Corporation | Silicon die bonding process |
EP0756325A3 (de) * | 1995-07-27 | 1998-12-30 | Philips Patentverwaltung GmbH | Halbleitervorrichtung mit einem Träger |
WO2011108436A1 (ja) * | 2010-03-01 | 2011-09-09 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
-
1984
- 1984-11-15 JP JP24100584A patent/JPS61119049A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0253691A2 (en) * | 1986-06-17 | 1988-01-20 | Fairchild Semiconductor Corporation | Silicon die bonding process |
EP0756325A3 (de) * | 1995-07-27 | 1998-12-30 | Philips Patentverwaltung GmbH | Halbleitervorrichtung mit einem Träger |
WO2011108436A1 (ja) * | 2010-03-01 | 2011-09-09 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
JP5773344B2 (ja) * | 2010-03-01 | 2015-09-02 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
US9217192B2 (en) | 2010-03-01 | 2015-12-22 | Osaka University | Semiconductor device and bonding material for semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2983486B2 (ja) | ろう材料層を有する半導体基体 | |
US4293587A (en) | Low resistance backside preparation for semiconductor integrated circuit chips | |
JP2001502121A (ja) | 背面を金属化した半導体 | |
US4702941A (en) | Gold metallization process | |
JP3971456B2 (ja) | 装着SiCダイ及びSiC用ダイ装着方法 | |
JP2878887B2 (ja) | 半導体電極構造体 | |
JPS61119049A (ja) | 半導体装置の製造方法 | |
JP3013786B2 (ja) | 半導体装置の製造方法 | |
JPS62229848A (ja) | 半導体装置 | |
JPH084095B2 (ja) | 半導体装置の製造方法 | |
JPS59189625A (ja) | 半導体装置の製造方法 | |
JPH03196619A (ja) | 銅配線の形成法とそれに使用するターゲット | |
JP3288854B2 (ja) | 半導体装置の製造方法 | |
JPS60110127A (ja) | 積層金属電極を有する半導体装置 | |
CN1466172A (zh) | 共晶焊背面金属化工艺 | |
JPS6360537A (ja) | 金属積層体及びその製造方法 | |
JPS6337497B2 (ja) | ||
JPS6010674A (ja) | 半導体素子の製造方法 | |
JPH0760836B2 (ja) | ろう付け材料 | |
JPS5833833A (ja) | 半導体装置の電極形成法 | |
JPH01313946A (ja) | 半導体装置の製造方法 | |
JPS59227119A (ja) | シリコン半導体装置 | |
JPH032351B2 (ja) | ||
JPS61121435A (ja) | 半導体装置の製造方法 | |
JP2708829B2 (ja) | 炭化ケイ素の電極形成方法 |