KR101539114B1 - 데시메이션이 없는 ｆｉｒ 필터 - Google Patents

데시메이션이 없는 ｆｉｒ 필터 Download PDF

Info

Publication number
KR101539114B1
KR101539114B1 KR1020080061566A KR20080061566A KR101539114B1 KR 101539114 B1 KR101539114 B1 KR 101539114B1 KR 1020080061566 A KR1020080061566 A KR 1020080061566A KR 20080061566 A KR20080061566 A KR 20080061566A KR 101539114 B1 KR101539114 B1 KR 101539114B1
Authority
KR
South Korea
Prior art keywords
state
clock signal
fir filter
sub
clock
Prior art date
Application number
KR1020080061566A
Other languages
English (en)
Other versions
KR20100001595A (ko
Inventor
김진현
박진수
임형선
유한웅
김영일
김범만
박창준
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020080061566A priority Critical patent/KR101539114B1/ko
Priority to US12/355,182 priority patent/US20090327793A1/en
Publication of KR20100001595A publication Critical patent/KR20100001595A/ko
Application granted granted Critical
Publication of KR101539114B1 publication Critical patent/KR101539114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

본 발명은 이산 신호 FIR 필터에 관한 것이다. 더욱 상세하게는 스위치된 캐패시터로 구성되는 FIR 필터의 감쇄 특성을 개선하기 위한 것으로, FIR 필터를 캐스캐이드 구조로 연결하여 사용할 수 있도록 데시메이션에 의한 다운 샘플링 기능을 제거한 필터 구조에 관한 것이다. 본 발명의 일 양상에 따른 FIR 필터는 입력된 샘플을 저장하기 위한 N개의 차징 상태, 저장된 샘플을 출력하기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지는 다수의 서브 블록을 포함하며, 이러한 각 상태가 외부의 클럭 신호에 의해 가변되는데, 다수의 서브 블록 중 적어도 어느 하나의 서브 블록은 항상 상기 트랜스퍼 상태에 있는 것을 특징으로 한다.
FIR, Decimation, 차징 상태, 트랜스퍼 상태, 리셋 상태, 캐스캐이드

Description

데시메이션이 없는 ＦＩＲ 필터{No decimation FIR filter}
본 발명은 FIR(finite impulse response) 필터에 관한 것으로, 특히 데시메이션(decimation)이 발생하지 않는 FIR 필터와 관련된다.
FIR 필터란 입력 신호의 일정한 값들만을 이용하여 필터링을 수행하는 장치를 말한다. 따라서 필터의 특성 함수인 임펄스 응답은 유한한 길이를 갖는다. 이러한 FIR 필터는 각종 디지털 기기에 많이 사용되는데, 특히 입력과 출력 간의 파형의 형태를 유지시키고 위상에 변이를 주기 위해 이용되는 경우가 일반적이다.
통상적으로 FIR 필터는 무빙 에버리지(moving averge) 특성을 이용하여 입력 신호를 필터링한다. 이때, 종래의 FIR 필터는 input sampling rate와 output sampling rate의 차이를 두고 무빙 에버리지 원리에 의해 동작하므로 필연적으로 데시메이션(decimation)이 발생하게 된다.
예컨대, FIR 필터의 input sampling rate가 한 주기당 1 sample인 경우, 4 주기동안, 즉 입력이 4개 들어가는 동안 출력이 1개 나왔다면, 상기 FIR 필터의 데시메이션 값은 4가 될 수 있다. 다시 말해, 데시메이션이란 input sampling rate와 output sampling rate가 다를 때 발생하게 되는 필터의 특성으로 볼 수 있으며, 데 시메이션의 크기는 샘플러에서 이루어지는 샘플링 주파수와 ADC에서 처리할 수 있는 샘플링 주파수 등을 고려한 시스템 스펙을 통해 정해지게 된다.
한편, Discrete-time receiver system과 관련하여, 광대역 시스템에 적용할 수 있는 FIR 필터와 FIR 필터의 attenuation을 향상시키기 위한 기술에 대한 요구가 최근 증가하고 있다.
이러한 요구를 충족시키기 위한 가장 간편한 방법은 여러 개의 FIR 필터를 캐스캐이드 구조로 연결시키는 것이나, 일반적인 FIR 필터를 추가하는 경우 입출력 간의 sampling rate가 달라서 추가적인 데시메이션이 발생하는 문제점이 있다.
본 발명은 데시메이션(decimation)이 발생하지 않는 FIR 필터에 관한 것이다.
보다 구체적으로, 본 발명의 일 양상에 따른 데시메이션이 없는 FIR 필터는, 서로 다른 다수의 클럭 신호를 생성하는 클럭 발생부; 및 입력된 샘플을 저장하는 N 개의 샘플저장부를 포함하는 N+2 개의 서브 블록;을 포함하며, 서브 블록들은 입력된 샘플을 저장하기 위한 N개의 차징 상태, 저장된 샘플을 출력하기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지며, 이러한 각 상태는 클럭 발생부의 클럭 신호에 의해 순차적으로 가변되는 것이 가능하다.
이때, 상기 다수의 클럭 신호 중 어느 하나의 클럭 신호가 제 1 서브 블록의 차징 상태를 조절하기 위한 클럭 신호로, 제 2 서브 블록의 리셋 상태를 조절하기 위한 클럭 신호로, 제 3 서브 블록의 트랜스퍼 상태를 조절하기 위한 클럭 신호로 사용되는 것이 가능하다.
또한, 상기 각각의 클럭 신호는 단위 펄스가 주기적으로 반복되는 신호로 구성될 수 있으며, n+1번째 클럭 신호는 n번째 클럭 신호에 비해 상기 단위 펄스의 길이 만큼 지연된 신호가 될 수 있다.
또한, 상기 각각의 서브 블록은, 상기 클럭 신호에 따라 상기 차징 상태를 조절하는 제 1 스위치부; 및 상기 클럭 신호에 따라 상기 트랜스퍼 상태 또는 리셋 상태를 조절하는 제 2 스위치부; 를 포함할 수 있으며, 제 2 스위치부는, 상기 FIR 필터의 출력 단자와 연결되는 트랜스퍼 스위치; 및 상기 FIR 필터의 리셋 단자와 연결되는 리셋 스위치; 를 포함할 수 있다.
본 발명의 다른 양상에 따른 데시메이션이 없는 FIR 필터는, 서로 다른 다수의 클럭 신호를 생성하는 클럭 발생부; 및 입력된 샘플을 저장하기 위한 N개의 차징 상태, 상기 저장된 샘플을 출력하기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지는 다수의 서브 블록; 을 포함하며, 상기 각 상태는 상기 클럭 신호에 의해 가변되고, 상기 다수의 서브 블록 중 적어도 어느 하나의 서브 블록은 항상 상기 트랜스퍼 상태에 있는 것이 가능하다.
이때, 다수의 클럭 신호 중 어느 하나의 클럭 신호가 제 1 서브 블록에서 상기 차징 상태를 조절하기 위한 클럭 신호로 사용되는 경우, 상기 클럭 신호는 제 2 서브 블록에서 상기 트랜스퍼 상태 또는 상기 리셋 상태를 조절하기 위한 클럭 신호로 사용될 수 있다.
또한, 상기 각각의 서브블록은, 샘플을 저장하는 N 개의 샘플저장부; 상기 샘플 저장부와 연결되며, 상기 클럭 신호에 따라 상기 차징 상태를 조절하는 제 1 스위치부; 및 상기 샘플 저장부와 연결되며, 상기 클럭 신호에 따라 상기 트랜스퍼 상태 또는 리셋 상태를 조절하는 제 2 스위치부; 를 포함할 수 있다.
한편, 본 발명의 또 다른 양상에 따른 FIR 필터는, 입력된 샘플을 저장하기 위한 N개의 차징 상태, 상기 저장된 샘플을 출력하기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지는 다수의 서브 블록을 포함하여 구성되며, 상기 각 상태가 외부의 클럭 신호에 의해 순차적으로 가변되고, 상기 다수의 서브 블록 중 적어도 어느 하나의 서브 블록이 항상 상기 트랜스퍼 상태에 있는 FIR 필터 유니트가 캐스캐이드 구조로 연결되는 것이 가능하다. 이때, 데시메이션이 없는 FIR 필터 유니트들은 기존의 데시메이션이 있는 FIR 필터와 캐스캐이드로 연결될 수도 있다.
또한, 상기 FIR 필터 유니트의 각 상태를 조절하기 위한 다수의 클럭 신호를 생성하는 클럭 발생부를 더 포함할 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 FIR 필터의 개략적인 구성을 도시한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 FIR 필터는 클럭 발생부(101) 및 다수의 서브 블록(102)을 포함한다. 또한, 각각의 서브 블록(102)은 샘플저장부(103), 제 1 스위치부(104) 및 제 2 스위치부(105)를 포함할 수 있다.
FIR(finite impulse response) 필터란 유한 임펄스 응답 필터를 지칭하는 것으로 신호의 특성을 변경시키는 시스템이 될 수 있다. 이러한 FIR 필터는 입력된 신호를 무빙 에버리지(moving average) 또는 러닝 에버리지(running average) 방법 으로 필터링하는 것이 가능하다.
예컨대, 각각의 서브 블록(102)은 클럭 발생부(101)의 제어에 따라 입력 신호를 임시로 저장하였다가 저장된 신호들에 대해 무빙 에버리지 또는 러닝 에버리지 계산을 하여 이를 출력할 수 있다.
본 실시예에 따른 FIR 필터는 N+2 개의 서브 블록(102)을 가지며, 각 서브 블록(102)은 N 개의 샘플저장부(103)를 갖는다. 여기서 N 값은 시스템의 스펙을 고려하여 선정된 데시메이션 팩터(decimation factor)를 말한다. 상기 데이메이션 팩터는 FIR 필터의 주파수 특성과 연관된 값이 될 수 있다. 예컨대, 기존의 다운 샘플링 FIR 필터의 전달 함수를 분석한 결과 그 데시메이션 값이 3이라면, 본 실시예에 따른 FIR 필터를 구성할 때 위 N 값을 3으로 설정하는 것이 가능하다. 이렇게 되면, 총 5개의 서브 블록이 이용되고 각 서브 블록에는 3개씩 샘플저장부가 형성될 것이다. 물론, 이러한 경우, N 값을 3 이상의 값(예컨대, 4)으로 설정하는 것도 가능하지만, 시스템의 전체적인 성능에 영향을 주지 않는 한도에서 그 값을 결정하는 것이 좋다.
클럭 발생부(101)는 각 서브 블록(102)을 제어하기 위한 다수의 클럭 신호를 생성한다. 이때 생성되는 다수의 클럭 신호는 서로 상이하다. 예컨대, 각각의 클럭 신호는 단위 펄스가 주기적으로 반복되는 신호로 구성될 수 있으며, n+1 번째 클럭 신호는 n 번째 클럭 신호에 비해 상기 단위 펄스의 길이 만큼 지연된 신호가 될 수 있다.
각각의 서브 블록(102)은 위 클럭 발생부(101)의 클럭 신호에 따라 입력된 신호를 저장(샘플링 또는 차징)(sampling or charging)하거나, 저장된 신호를 합쳐서 출력(트랜스퍼)(transfer)하거나, 동작 초기화를 위해 신호를 방전(리셋)(reset)하는 것이 가능하다. 예컨대, 각 서브 블록(102)은 차징 상태, 트랜스퍼 상태 또는 리셋 상태를 가지며, 각 상태는 클럭 발생부(101)의 클럭 신호에 따라 가변되는 것으로 이해할 수 있다.
도 2는 각각의 서브 블록(102)의 상태 변화를 설명하기 위한 참고도이다.
도 2를 참조하면, 각 상태는 N개의 차징 상태(301), 트랜스퍼 상태(302), 리셋 상태(303)로 구성된다.
여기서 차징 상태(301)가 다른 상태와 달리 N개인 것은 샘플저장부(103)가 N개 형성되었기 때문이다. 예컨대, 일정한 주기로 신호가 입력되는 경우, 신호가 입력될 때마다 입력 신호가 제 1 샘플저장부(103-1)부터 제 N 샘플저장부(103-n)로 순차적으로 저장되는 것이 가능하다. 즉, 최초 제 1 샘플저장부(103-1)에만 입력 신호가 저장된 상태를 제 1 차징상태, 다음 주기에서 제 1 샘플저장부(103-1) 및 제 2 샘플저장부(103-2)에 입력 신호가 저장된 상태를 제 2 차징상태 등과 같이 나타낼 수 있다(도 1 참조). 상기 차징 상태(301)는 무빙 에버리지 또는 러닝 에버리지를 위해 입력 신호를 샘플링하여 임시로 저장하는 상태이다.
트랜스퍼 상태(302)는 샘플저장부(103)에 저장되어 있던 샘플들을 합쳐서 이를 출력하는 상태이다.
리셋 상태(303)는 시스템의 동작 초기화를 위한 상태로써, 전술한 샘플저장부(103)를 접지시키는 상태가 될 수 있다.
각각의 서브 블록(102)은 위 상태 중 어느 하나의 상태에 놓이게 되며, 서브 블록(102)들의 상태들은 클럭 발생부(101)의 클럭 신호에 의해 가변되는 것이 가능하다. 예컨대, 도 2에서, 클럭 신호가 인가될 때마다 각 서브 블록이 화살표 방향으로 이동하며 상태 변화를 가질 수 있다. 즉, 현재는 제 N+1 서브 블록이 트랜스퍼 상태이나, 다음 주기에, 제 N+1 서브 블록은 리셋 상태로 바뀌고 제 N 서브 블록이 트랜스퍼 상태로 바뀔 수 있다. 이때, 입력 신호가 들어올 때마다 위 상태가 가변되도록 클럭 신호를 조절하면, 서브 블록 중 어느 하나의 서브 블록은 항상 트랜스퍼 상태에 있게 되므로 데시메이션을 제거할 수 있게 된다.
다시 도 1을 참조하면, 이러한 상태 변화는 클럭 발생부(101)가 서브 블록(102)의 스위치부(104, 105)를 제어하는 것에 의해 이루어지는 것이 가능하다.
예를 들어, 1개의 샘플저장부(103)를 갖는 서브 블록(102)이 3개가 구비된 FIR 필터에서, 클럭 발생부(101)가 서로 다른 3개의 클럭 신호(예컨대, T1, T2, T3)를 생성한다고 가정한다. 이때, T1 클럭 신호는 제 1 서브 블록(102-1), 제 2 서브 블록(102-2) 및 제 3 서브 블록(102-m)으로 모두 입력된다. 예컨대, T1 클럭 신호가 제 1 서브 블록(102-1)의 제 1 스위치부(104)로 인가되어 제 1 서브 블록(102-1)의 차징 상태를 조절하기 위한 클럭 신호로 사용되는 것이 가능하다. 동시에 제 2 서브 블록(102-2)에서는 제 2 스위치부(105)로 인가되어 리셋 상태를 조절하기 위한 클럭 신호로, 제 3 서브 블록(102-m)에서는 제 2 스위치부(105)로 인가되어 트랜스퍼 상태를 조절하기 위한 클럭 신호로 사용되는 것이 가능하다.
보다 구체적인 설명을 위해, 도 3에서 예시한 회로도를 참조하기로 한다.
도 3은 본 발명의 일 실시예에 따른 FIR 필터의 회로 구성을 개략적으로 나타낸 것이다.
도 3에서, 참조부호 102는 서브 블록을 나타내며, 이러한 서브 블록(102)이 5개(즉, N=3으로 설정됨)가 구비되었다. 각각의 서브 블록(102)은 3개의 샘플저장부(103), 샘플링 스위치(104), 리셋 스위치(302), 트랜스퍼 스위치(301)를 포함한다.
여기서 샘플저장부(103)로는 샘플링 스위치(104)와 연결된 스위치 캐패시터(switched capacitor)가 이용될 수 있다. 또 트랜스퍼 스위치(301)는 샘플저장부(103) 및 출력단자와 연결되고, 리셋 스위치(302)는 샘플저장부 및 접지단자(ground)와 연결된다.
각각의 스위치(104, 301, 302)에는 클럭 발생부(101)에서 생성된 클럭 신호가 인가되는데, 이러한 클럭 신호로는 도 4에서 예시한 클럭 신호가 사용될 수 있다.
각 스위치(104, 301, 302)로 인가된 다수의 클럭 신호 중 어느 하나의 클럭 신호, 예컨대, T1에 대해 살펴보면, 제 1 서브 블록(102-1)에서 샘플링 스위치(104)로 인가되어 제 1 서브 블록(102-1)의 차징 상태를 조절하기 위한 신호로 사용된 것을 알 수 있다. 동시에 상기 T1은 나머지 서브 블록으로도 인가되었는데, 제 2 서브 블록(102-2)에서는 리셋 스위치(302)로 인가되어 제 2 서브 블록(102-2)의 리셋 상태를 조절하기 위한 신호로 사용되었다. 또한, 제 3 서브 블록(102-3)에서는 트랜스퍼 스위치(301)로 인가되어 제 3 서브 블록(102-3)의 트랜스퍼 상태를 조절하기 위한 신호로 사용되었다. 나머지 T2 내지 T5 신호의 경우도 마찬가지로 각 서브 블록마다 클럭 신호가 순차적으로 바뀌며 인가된 것을 알 수 있다.
본 발명의 일 실시예에 따른 FIR 필터의 동작을 도 3 및 도 4를 참조하여 상세히 설명하면 다음과 같다. 이때, 도 3의 FIR 필터로 도 4에서 예시한 클럭 신호가 인가되었으며, 클럭 신호가 HIGH 때 스위치가 ON 되는 것으로 가정한다.
도 4의 클럭 신호는 단위 펄스가 주기적으로 반복되는 신호로 구성된다. 또한, n+1 번째 클럭 신호는 n 번째 클럭 신호에 비해 단위 펄스의 길이(401) 만큼 지연된 신호인 것이 가능하다. 예컨대, T1 클럭 신호는 T주기 마다 단위 펄스가 나타나는 클럭 신호가 될 수 있으며, T2 클럭 신호는 상기 T1 클럭 신호와 동일한 주기를 가지며, 단위 펄스의 길이(401) 만큼 지연된 신호가 될 수 있다.
A 구간에서는 T1 클럭 신호가 HIGH이고 나머지 클럭 신호는 LOW이다. 따라서, T1 클럭 신호가 입력 스위치(104)로 인가된 제 1 서브 블록(102-1), 제 4 서브 블록(102-4), 제 5 서브 블록(102-5)은 차징 상태에 놓이게 되며 각 샘플저장부(103)로 입력 신호가 저장된다. 그러나, T1 클럭 신호가 리셋 스위치(302)로 인가된 제 2 서브 블록(102-2)은 리셋 상태이며, T1 클럭 신호가 트랜스퍼 스위치(301)로 인가된 제 3 서브 블록(102-3)은 트랜스퍼 상태이다.
이후 B 구간에서는 T2 클럭 신호가 HIGH이고 나머지 클럭 신호는 LOW이다. 따라서, 따라서, T2 클럭 신호가 입력 스위치(104)로 인가된 제 1 서브 블록(102-1), 제 2 서브 블록(102-2), 제 5 서브 블록(102-5)는 차징 상태이고, T2 클럭 신호가 리셋 스위치(302)로 인가된 제 3 서브 블록(102-3)은 리셋 상태이며, T2 클럭 신호가 트랜스퍼 스위치(301)로 인가된 제 4 서브 블록(102-4)은 트랜스퍼 상태이다. 여기서 제 1 서브 블록(102-1)의 경우, T1 클럭 신호가 LOW로 바뀌면서 제 1 샘플저장부(103-1)에 저장된 샘플이 홀딩 된다.
이러한 방식으로 A구간에서 E구간까지의 각 서브 블록(102)의 상태변화를 살펴보면, 다음 표와 같다.
Figure 112008046449087-pat00001
위 표를 참조하면, 각 구간별로 각 서브 블록은 서로 다른 상태를 취하게 되며 특히 서브 블록 중 어느 하나의 서브 블록은 트랜스퍼 상태에 있는 것을 알 수 있다. 따라서, 입력 신호가 위 구간별로 들어오는 경우, 입력 신호가 들어올 때마다 출력 신호가 발생하게 되므로 데시메이션을 제거할 수 있게 되는 것이다.
도 5는 본 발명의 다른 실시예에 따른 FIR 필터를 도시한다.
전술하였듯이, 본 발명의 일 실시예에 따른 FIR 필터에서는 데시메이션이 발생하지 않는다. 따라서, 이러한 필터 유니트를 캐스캐이드(cascade)로 연결하여 주파수 응답의 감쇄 특성(attenuation)을 향상시킬 수 있는데, 도 5는 이러한 캐스캐 이드 구조의 FIR 필터를 예시한 것이다.
도 5에서, FIR(201)은 기존의 일반적인 FIR 필터를 나타내고, NDF(202)는 본 발명의 일 실시예에 따른 FIR 필터를 나타낸다. 참고로 NDF는 No Decimation Filter를 의미하는 것으로 사용되었다. 예컨대, NDF로는 전술한 실시예와 같이 구성될 수 있다.
이와 같이 본 발명의 일 실시예에 따른 NDF(202)는 데시메이션이 없으므로, 이것을 여러 개 캐스캐이딩 시켜서 감쇄 특성을 향상시키는 것이 가능하다. 캐스캐이딩 구조의 NDF(202)는 기존의 FIR(201) 앞 단 또는 뒷 단에 연결되는 것이 가능하고 연결되는 NDF(202)의 개수에 제한이 없으므로 주파수 응답을 sincN까지 향상시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 NDF를 기존의 FIR과 캐스캐이드 구조로 연결한 경우의 블록도 및 주파수 특성을 도시한다.
도 6을 참조하면, 기존의 FIR의 주파수 특성은 sinc 함수 형태로 나타난다. 그러나, 본 발명의 일 실시예에 따른 NDF의 경우 데시메이션이 발생하지 않으므로 캐스캐이드 구조의 NDF를 기존의 FIR과 연결시켜서 그 주파수 특성을 sincN까지 향상시킬 수 있다.
또한, 기존의 FIR 필터와 NDF가 캐스캐이드로 연결된 FIR 필터의 주파수 특성을 비교해보면, NDF가 캐스캐이드로 연결된 FIR 필터가 기존의 FIR 필터에 비해 필터에서 요구되는 attenuation level의 아래 부분을 더 많이 확보하고 있는 것을 알 수 있다. 따라서, notch의 대역폭을 늘릴 수 있고 anti-aliasing 기능을 향상시킬 수 있기 때문에 광대역 시스템에 적용될 수 있다.
환언하면, 본 발명의 일 실시예에 따른 NDF를 기존의 데시메이션이 있는 FIR 필터의 전단 또는 후단에 캐스캐이딩 시키면, 필터의 감쇄 특성을 sinc에서 sincN으로 향상시킬 수 있고 대역폭 특성 역시 향상되므로 광대역 시스템에 적용 가능하게 된다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 클럭 발생부의 활용예를 나타낸 것이다.
도 7은 NDF와 FIR 필터가 각각 독립적인 클럭 시스템을 이용하는 경우를 도시한다. NDF의 경우, 적어도 N+2 개의 단위 클럭 신호가 필요하다. 즉 무빙 에버리지 조절을 위한 N개의 클럭(즉, N 개의 차징상태 조절), 트랜스퍼 조절을 위한 1개의 클럭 및 리셋 조절을 위한 1개의 클럭 신호가 필요하다. 물론 각 클럭신호가 상기 상태 중 어느 하나의 상태만을 조절하기 위해 사용되는 것은 아니며, 서브 블록 마다 다른 상태를 조절하기 위한 클럭 신호로 사용되는 것은 전술한 바와 같다.
FIR의 경우 적어도 2N 개의 단위 클럭 신호가 필요한데, 트랜스퍼와 리셋 조절을 위한 클럭은 단위 클럭을 합성하여 사용하는 것이 가능하다.
도 8은 NDF와 FIR 필터가 클럭 시스템을 공유하여 사용하는 경우를 도시한다. NDF의 상태 조절을 위한 클럭 신호는 기본 단위 펄스만큼 지연된 다수의 단위 클럭 신호들로 이루어지므로, FIR 필터의 클럭 시스템에서 생성되는 단위 클럭을 적절히 합성하여 사용하는 것이 가능하다.
결국 본 발명의 실시예에 따른 FIR는 데시메이션이 발생하지 않기 때문에 여러 개를 캐스캐이딩 구조로 연결하여 사용하는 것이 가능하고 필터의 감쇄 특성 및 대역폭 특성을 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 FIR 필터의 구성도,
도 2는 본 발명의 일 실시예에 따라 각 상태를 설명하기 위한 참고도,
도 3은 본 발명의 일 실시예에 따른 FIR 필터의 회로도,
도 4는 도 3의 회로에 인가되는 클럭 신호를 예시한 참고도,
도 5는 본 발명의 다른 실시예에 따른 FIR 필터의 구성도,
도 6은 본 발명의 일 실시예에 따른 NDF와 기존의 FIR 필터가 연결된 구조 및 주파수 특성을 도시한 참고도,
도 7 및 도 8은 본 발명의 일 실시예에 따른 클럭 발생부의 활용예를 설명하기 위한 참고도이다.
<도면의 주요부호에 대한 설명>
101 : 클럭 발생부
102 : 서브 블록
103 : 샘플저장부
104 : 제 1 스위치부
105 : 제 2 스위치부

Claims (12)

  1. 서로 다른 다수의 클럭 신호를 생성하는 클럭 발생부; 및
    입력된 샘플을 저장하는 N 개의 샘플저장부를 포함하는 N+2 개의 서브 블록;을 포함하며,
    상기 서브 블록들은 입력된 샘플을 저장하기 위한 N개의 차징 상태, 상기 저장된 샘플을 출력하기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지며, 상기 각 서브 블록의 상태는 상기 클럭 신호에 따라 순차적으로 가변되는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  2. 제 1 항에 있어서,
    상기 다수의 클럭 신호 중 어느 하나의 클럭 신호는,
    제 1 서브 블록의 차징 상태를 조절하기 위한 클럭 신호로,
    제 2 서브 블록의 리셋 상태를 조절하기 위한 클럭 신호로,
    제 3 서브 블록의 트랜스퍼 상태를 조절하기 위한 클럭 신호로 사용되는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  3. 제 1 항에 있어서,
    상기 각각의 클럭 신호는 단위 펄스가 주기적으로 반복되는 신호로 구성되며,
    n+1번째 클럭 신호는 n번째 클럭 신호에 비해 상기 단위 펄스의 길이 만큼 지연된 신호인 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  4. 제 1 항에 있어서,
    상기 각각의 서브 블록은,
    상기 클럭 신호에 따라 상기 차징 상태를 조절하는 제 1 스위치부; 및
    상기 클럭 신호에 따라 상기 트랜스퍼 상태 또는 리셋 상태를 조절하는 제 2 스위치부; 를 포함하는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  5. 제 4 항에 있어서,
    상기 제 2 스위치부는,
    상기 FIR 필터의 출력 단자와 연결되는 트랜스퍼 스위치; 및
    상기 FIR 필터의 리셋 단자와 연결되는 리셋 스위치; 를 포함하는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  6. 제 1 항에 있어서,
    상기 N은 3인 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  7. 서로 다른 다수의 클럭 신호를 생성하는 클럭 발생부; 및
    입력된 샘플을 저장하기 위한 N개의 차징 상태, 상기 저장된 샘플을 출력하 기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지는 다수의 서브 블록; 을 포함하며,
    상기 각 상태는 상기 클럭 신호에 의해 가변되고, 상기 다수의 서브 블록 중 적어도 어느 하나의 서브 블록은 항상 상기 트랜스퍼 상태에 있는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  8. 제 7 항에 있어서,
    상기 다수의 클럭 신호 중 어느 하나의 클럭 신호가 제 1 서브 블록에서 상기 차징 상태를 조절하기 위한 클럭 신호로 사용되는 경우, 상기 클럭 신호는 제 2 서브 블록에서 상기 트랜스퍼 상태 또는 상기 리셋 상태를 조절하기 위한 클럭 신호로 사용되는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  9. 제 7 항에 있어서,
    상기 각각의 서브블록은,
    샘플을 저장하는 N 개의 샘플저장부;
    상기 샘플 저장부와 연결되며, 상기 클럭 신호에 따라 상기 차징 상태를 조절하는 제 1 스위치부; 및
    상기 샘플 저장부와 연결되며, 상기 클럭 신호에 따라 상기 트랜스퍼 상태 또는 리셋 상태를 조절하는 제 2 스위치부; 를 포함하는 데시메이션이 없는 FIR 필터.
  10. 제 7 항에 있어서,
    상기 서브 블록은 N+2 개인 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  11. 입력된 샘플을 저장하기 위한 N개의 차징 상태, 상기 저장된 샘플을 출력하기 위한 트랜스퍼 상태, 또는 동작 초기화를 위한 리셋 상태 중 어느 하나의 상태를 가지는 다수의 서브 블록을 포함하여 구성되며, 상기 각 상태가 외부의 클럭 신호에 의해 순차적으로 가변되고, 상기 다수의 서브 블록 중 적어도 어느 하나의 서브 블록이 항상 상기 트랜스퍼 상태에 있는 FIR 필터 유니트가 캐스캐이드 구조로 연결되는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
  12. 제 11 항에 있어서,
    상기 FIR 필터 유니트의 각 상태를 조절하기 위한 다수의 클럭 신호를 생성하는 클럭 발생부를 더 포함하는 것을 특징으로 하는 데시메이션이 없는 FIR 필터.
KR1020080061566A 2008-06-27 2008-06-27 데시메이션이 없는 ｆｉｒ 필터 KR101539114B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080061566A KR101539114B1 (ko) 2008-06-27 2008-06-27 데시메이션이 없는 ｆｉｒ 필터
US12/355,182 US20090327793A1 (en) 2008-06-27 2009-01-16 Finite impulse response (fir) filter without decimation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061566A KR101539114B1 (ko) 2008-06-27 2008-06-27 데시메이션이 없는 ｆｉｒ 필터

Publications (2)

Publication Number Publication Date
KR20100001595A KR20100001595A (ko) 2010-01-06
KR101539114B1 true KR101539114B1 (ko) 2015-07-23

Family

ID=41449055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061566A KR101539114B1 (ko) 2008-06-27 2008-06-27 데시메이션이 없는 ｆｉｒ 필터

Country Status (2)

Country Link
US (1) US20090327793A1 (ko)
KR (1) KR101539114B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138625B2 (en) * 2009-09-23 2012-03-20 International Business Machines Corporation Dual line active automatic transfer switch
KR20130134128A (ko) * 2012-05-30 2013-12-10 한국전자통신연구원 전하 샘플링을 기반으로 하는 이동 평균 필터 및 이를 이용한 이동 평균 필터링 방법
WO2015191005A1 (en) * 2014-06-10 2015-12-17 Agency For Science, Technology And Research Method of operating a finite impulse response filter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126217A (ja) * 1996-10-15 1998-05-15 Advantest Corp デシメーションフィルタ
US5757862A (en) * 1995-09-18 1998-05-26 Mitsubishi Denki Kabushiki Kaisha Demodulator, modulation and demodulation system, and demodulation method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356069B2 (en) * 2001-04-25 2008-04-08 Texas Instruments Incorporated Spread spectrum demodulation using a subsampling communication receiver architecture
FR2876233A1 (fr) * 2004-10-06 2006-04-07 St Microelectronics Sa Filtre analogique a composants passifs pour signaux a temps discret
US7514993B2 (en) * 2006-02-15 2009-04-07 Alon Konchitsky IQ demodulator
JP5554464B2 (ja) * 2006-04-07 2014-07-23 パナソニック株式会社 フィルタ装置
JP4692461B2 (ja) * 2006-10-11 2011-06-01 ソニー株式会社 受信機、受信方法、フィルタ回路、制御方法
US7994850B2 (en) * 2008-06-25 2011-08-09 Qualcomm, Incorporated Discrete time multi-rate analog filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757862A (en) * 1995-09-18 1998-05-26 Mitsubishi Denki Kabushiki Kaisha Demodulator, modulation and demodulation system, and demodulation method
JPH10126217A (ja) * 1996-10-15 1998-05-15 Advantest Corp デシメーションフィルタ

Also Published As

Publication number Publication date
KR20100001595A (ko) 2010-01-06
US20090327793A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
US3997772A (en) Digital phase shifter
KR100967472B1 (ko) 분수 적분을 가지는 ｃｉｃ 필터
KR100893740B1 (ko) 데시메이션 필터
US8487694B2 (en) Charge domain filter apparatus
JPWO2008108090A1 (ja) 離散時間ダイレクトサンプリング回路及び受信機
KR101539114B1 (ko) 데시메이션이 없는 ｆｉｒ 필터
US8362828B2 (en) Sampling filter using multiple clocks
TWI437817B (zh) 電荷域濾波器及其方法
US6567030B1 (en) Sample synthesis for matching digitizers in interleaved systems
US8849886B2 (en) Passive discrete time analog filter
KR100433113B1 (ko) 보간기
TWI387204B (zh) 電荷域濾波器以及轉移函數決定方法
JP4290783B2 (ja) データ速度を減少させる装置
US6529926B1 (en) Analog discrete-time FIR filter
Beyrouthy et al. Data sampling and processing: Uniform vs. non-uniform schemes
EP1298799B1 (en) Digital filter realization
US20020184278A1 (en) Interpolation filter and method for digitally interpolating a digital signal
Pereira et al. Optimum design and implementation of IIR SC filters using small-order FIR cells
JPWO2009096376A1 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
US20130321030A1 (en) Moving average filter based on charge sampling and moving average filtering method using the same
KR101317180B1 (ko) 2차의 싱크 데시메이션 필터
Sarkar et al. Design of multi-stage cascaded integrator comb filter using single adder and subtractor
WO2015191005A1 (en) Method of operating a finite impulse response filter
EP0977359B1 (en) A digital filter for real, complex and m-times multiplexed signals
CN113938111A (zh) 模拟fir滤波器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 5