JPWO2008108090A1 - 離散時間ダイレクトサンプリング回路及び受信機 - Google Patents

離散時間ダイレクトサンプリング回路及び受信機 Download PDF

Info

Publication number
JPWO2008108090A1
JPWO2008108090A1 JP2009502465A JP2009502465A JPWO2008108090A1 JP WO2008108090 A1 JPWO2008108090 A1 JP WO2008108090A1 JP 2009502465 A JP2009502465 A JP 2009502465A JP 2009502465 A JP2009502465 A JP 2009502465A JP WO2008108090 A1 JPWO2008108090 A1 JP WO2008108090A1
Authority
JP
Japan
Prior art keywords
sampling
signal
phase
mixer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009502465A
Other languages
English (en)
Other versions
JP5078988B2 (ja
Inventor
安倍　克明
克明 安倍
嘉史 細川
嘉史 細川
内藤　康幸
康幸 内藤
宮野　謙太郎
謙太郎 宮野
典昭 齊藤
典昭 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009502465A priority Critical patent/JP5078988B2/ja
Publication of JPWO2008108090A1 publication Critical patent/JPWO2008108090A1/ja
Application granted granted Critical
Publication of JP5078988B2 publication Critical patent/JP5078988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/006—Signal sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

サンプリングレートを低下させることなく、狭通過帯域で急峻な減衰特性のフィルタ効果を有する離散時間アナログ処理によるダイレクトサンプリング回路および受信機。離散時間ダイレクトサンプリング回路（１３）において、差動電圧電流変換部（１０１１）の差動電流出力に対し、正相側と逆相側をともにローカル信号でサンプリングして電荷サンプリング用コンデンサに電荷を蓄積し、正相側における最新の蓄積電荷と、逆相側における所定の数サンプル時間前における蓄積電荷を、ヒストリコンデンサ（１０４３）における過去からの蓄積電荷と合成する。こうすることにより、等価的に高次なＦＩＲフィルタ特性を実現する。

Description

本発明は離散時間ダイレクトサンプリング回路、及び、離散時間ダイレクトサンプリング回路を有する受信機の技術に関する。
無線受信機の小型低消費電力化やアナログ信号処理部とデジタル信号処理部の一体化を目指すため、高周波信号を直接離散時間的にサンプリングした上でフィルタ処理して受信する構成が開示されている（例えば特許文献１）。
以下、図１を用いて従来の離散時間的処理を用いた離散時間ダイレクトサンプリング回路の構成と、それによるサンプリング及びフィルタ処理動作の一例について説明する。図１５において、離散時間ダイレクトサンプリング回路１５００は、受信した無線周波数（ＲＦ）信号を差動の電流信号に変換し、正相アナログＲＦ電流信号１５１１と逆相アナログＲＦ電流信号１５１２を出力する差動電圧電流変換部１５０１と、例えば複数のミキサスイッチで構成され互いに位相が半周期ずれた関係にある正相ローカル周波数信号（以下、正相ＬＯ信号）、逆相ローカル信号（逆相ＬＯ信号）に応じて入力される差動アナログＲＦ電流信号をサンプリングするサンプリングミキサ部１５０２と、サンプリングミキサ部１５０２から出力される電流により供給される電荷を充電して積分する電荷積分処理部１５０３と、サンプリングミキサ部１５０２と電荷積分処理部１５０３に対して、サンプリングに用いられるローカル信号及び電荷の積分充電やリセットに用いられる制御信号を生成する制御信号生成部１５０４とを備えている。
図２は、制御信号生成部１５０４が生成する各制御信号のタイミングチャートである。ここでは、いわゆるゼロＩＦ受信もしくは低ＩＦ受信の場合を一例として説明する。ゼロＩＦ受信の場合、正相ＬＯ信号と逆相ＬＯ信号は、サンプリングミキサ部１５０２におけるスイッチのゲートに供給され、その周波数はアナログＲＦ信号の周波数とほぼ同じである。また、Ｄ信号は、電荷積分処理部１５０３における積分スイッチ１５０３１、１５０３２のゲートに供給される。Ｒ信号は、電荷積分処理部１５０３におけるリセットスイッチ１５０３３、１５０３４のゲートに供給される。
ここでは一例として、Ｄ信号はＬＯ信号の６サンプル分に相当する時間区間にわたって積分スイッチ１５０３１、１５０３２をオンするよう設定され、Ｒ信号はＬＯ信号の１サンプル分に相当する時間区間にわたってリセットスイッチ１５０３３、１５０３４をオンするように設定され、前記Ｄ信号とＲ信号がオンされる間のタイミングでコンデンサに積分充電された電荷量に比例した電圧が読み出されるように設定されるものとする。
以下、離散時間ダイレクトサンプリング回路１５００の動作について説明する。差動電圧電流変換部１５０１は、入力されたアナログＲＦ信号を差動アナログＲＦ電流信号に変換し、正相側と逆相側のアナログＲＦ電流信号をそれぞれサンプリングミキサ部１５０２に出力する。差動アナログＲＦ電流信号の各々は、サンプリングミキサ部におけるスイッチ１５０２１〜１５０２４でアナログＲＦ信号とほぼ同じ周波数を持ったＬＯ信号でサンプリングされる。電荷積分処理部１５０３では、サンプリングミキサ部１５０２でサンプリングされた差動アナログＲＦ電流信号の各々が積分スイッチ１５０３１、１５０３２を介して、ＬＯ信号の６サンプル分の時間区間にわたって積分コンデンサ１５０３５、１５０３６に充電される。これにより、差動アナログＲＦ電流信号によって供給された電荷がＬＯ信号の６サンプル長の区間にわたって積分されたことになる。積分コンデンサ１５０３５、１５０３６に積分充電された電荷量に比例した電圧が、保持区間の間に出力ポート１５１３、１５１４から離散時間アナログ信号として読み出される。
ここで、出力ポート１５１３、１５１４から読み出される離散時間アナログ信号には、２種類のローパス特性を持ったフィルタ処理が施されている。すなわち、ローカル信号の約半周期の区間にわたって積分されることにより得られるＳＩＮＣ関数の特性をもつローパスフィルタ特性と、それにより得られたＬＯ信号の周波数単位での離散信号を６サンプル分にわたって加算することにより得られる離散時間型のＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルスレスポンス）ローパスフィルタ特性の二つであり、その総合特性は図３で表される。なお、図３において、横軸の周波数はローカル周波数で正規化し、縦軸の利得は最大値で正規化している。
以上から、離散時間ダイレクトサンプリング回路１５００によって、図３で表されるような帯域通過型特性を持ったフィルタ処理が施され、サンプリング周波数がローカル信号の１／６にデシメーション（間引き）された離散時間アナログ信号が得られる。
特表２００３−５１０９３３号公報
しかしながら、前記従来の技術では、以下に示すような課題を有する。
図１で示したような従来の離散時間ダイレクトサンプリング回路において、例えば積分充電する時間長を長くしてＦＩＲフィルタ特性の次数を上げると、ローカル周波数に比べてより狭い帯域幅のみを通過させ、通過帯域外でより大きく減衰させることができる。これによって狭帯域な周波数応答特性は実現できるものの、最終的に得られる離散時間アナログ信号のサンプリングレートが、長い区間の積分によるデシメーションによって著しく低くなる。このため、後段における折り返し歪（エイリアシング：Ａｌｉａｓｉｎｇ）の影響を考慮して離散時間ダイレクトサンプリング回路を設計する必要があり、設計上の自由度が制限されてしまう。サンプリングレートの低減を防ぐために、例えば特許文献１では、サンプリング及び積分充電する回路を、複数系統並列に設けている。そして、各々の系統における積分及び読み出しのタイミングを順次ずらすことによってサンプリングレートの低下を防ぐことができる。しかしながら、このような構成をとると、並列化した分だけ回路規模が大きくなってしまう、というトレードオフの課題を有していた。
また、遮断域の減衰量をより大きく確保するためには、例えば特許文献１に開示されているように、積分充電する区間において振幅を重み付けする方法が考えられるが、実用的な範囲内で重み付けを高精度に行うことは難しい、という課題も有していた。
本発明の目的は、サンプリングレートの大きな低下をさせることなく狭通過帯域で急峻な減衰特性となるフィルタ効果を有する離散時間アナログ処理によるダイレクトサンプリング回路及び受信機を提供することである。
かかる課題を解決するため本発明の離散時間ダイレクトサンプリング回路及び受信機は、アナログＲＦ信号入力を所定の第１の電圧電流変換比で差動のアナログＲＦ電流信号に変換する第１の差動電圧電流変換部と、ローカル信号を発生するローカル周波数発振部と、前記第１の差動電圧電流変換部から出力される正相アナログＲＦ電流信号を前記ローカル信号に基づく第１のサンプリング信号でサンプリングした信号を、前記ローカル信号に基づく第１の読み出し制御信号によるタイミングで出力する正相サンプリングミキサと、前記第１の差動電圧電流変換部から出力される逆相アナログＲＦ電流信号を前記ローカル信号に基づく第２のサンプリング信号でサンプリングした信号を、前記第１の読み出し制御信号によるタイミングに比べて所定のサンプル時間遅延させた第２の読み出し制御信号によるタイミングで出力する逆相遅延サンプリングミキサと、前記正相サンプリングミキサから読み出されたサンプリング値と前記逆相遅延サンプリングミキサから読み出されたサンプリング値とを合成して出力する合成出力部と、を有する構成を採る。
本発明によれば、回路規模を並列構成のように大きくすることなくサンプリングレートの低下を抑え、かつ狭通過帯域で急峻な減衰特性をもつフィルタ特性を実現可能となる。さらに、より高次かつ高精度なフィルタ周波数応答特性を比較的簡易な回路構成で実現可能となる。
従来の離散時間ダイレクトサンプリング回路の構成の一例を示す図 従来の離散時間ダイレクトサンプリング回路における制御信号のタイミングチャートの一例を示す図 従来の離散時間ダイレクトサンプリング回路により実現されるフィルタ特性の例を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング受信機の構成を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の機能ブロック構成を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の実施の形態１における制御信号のタイミングチャートの一例を示す図 本発明の実施の形態１により実現されるフィルタ特性の例を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の実施の形態１における制御信号のタイミングチャートの一例を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の他の回路構成例を示す図 本発明の実施の形態２における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の実施の形態２における制御信号のタイミングチャートの一例を示す図 本発明の実施の形態３により実現されるフィルタ特性の例を示す図 本発明の実施の形態３における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の他の実施の形態におけるフィルタブロックの縦列接続例の機能ブロック構成を示す図 本発明の他の実施の形態におけるフィルタブロックの縦列接続による設計例を示す図 本発明の他の実施の形態におけるフィルタブロックの縦列接続による設計例のフィルタ特性を示す図
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（実施の形態１）
本実施の形態では、離散時間ダイレクトサンプリング回路及び受信機において、入力信号を差動電圧電流変換した後、正相信号と逆相信号の各々のサンプリング結果を複数サンプル分だけ時間間隔を空けて合成して、合成された信号をヒストリコンデンサに供給する離散時間アナログ処理を行う回路の構成及び動作例を説明する。このような構成にすることにより、デシメーションによるサンプリングレートの低下をすることなく、長い積分区間によるＦＩＲフィルタ特性と等価なフィルタ効果が得られる。
図４は、本実施の形態の説明に用いる離散時間ダイレクトサンプリング受信機１０の構成を示す図である。離散時間ダイレクトサンプリング受信機１０は、アンテナ１１、低雑音増幅器（ＬＮＡ、以下同様。）１２、離散時間ダイレクトサンプリング回路１３、ローカル周波数発振部１４、アナログ・デジタル（Ａ／Ｄ）変換処理部１５、デジタル受信処理部１６により構成される。離散時間ダイレクトサンプリング受信機１０は、搬送波周波数ｆＲＦで送信された電磁波２１を受信し、離散時間的に周波数変換とフィルタ処理を行って所望信号成分を抽出した上で、デジタル信号に変換してデジタル受信処理を行い、得られた受信データ２７を出力する。
アンテナ１１は、図示していない送信局から搬送波周波数ｆＲＦで送信された電磁波２１を受信しアナログＲＦ信号２２に変換する。
低雑音増幅器１２は、前記アナログＲＦ信号２２を増幅して出力するものである。
離散時間ダイレクトサンプリング回路１３は、増幅されたアナログＲＦ信号２３とローカル周波数信号２４を入力し、前記アナログＲＦ信号２３を離散時間的に周波数変換してフィルタ処理を行い、所望信号成分のみを抽出したベースバンド信号２５を出力する。
ローカル周波数発振部１４は、前記離散時間ダイレクトサンプリング回路１３に対してサンプリングと周波数変換処理に用いるローカル周波数信号２４を生成して出力する。
アナログ・デジタル変換処理部１５は、入力されるベースバンド信号２５を所定のサンプリング周波数でデジタル値に量子化し、変換されたデジタルベースバンド信号２６を出力する。
デジタル受信処理部１６は、入力されるデジタルベースバンド信号２６を用いて復調処理や復号処理を含む所定のデジタル受信処理を行い、得られた受信データ２７を出力する。
図５は、図４で示した離散時間ダイレクトサンプリング受信機１０における離散時間ダイレクトサンプリング回路１３の機能ブロック構成を示す図である。離散時間ダイレクトサンプリング回路１３は、差動電圧電流変換部１０１、正相サンプリングミキサ部１０２、逆相遅延サンプリングミキサ部１０３、合成出力部１０４、制御信号生成部１０５により構成される。また図６は、図５で示された各構成要素の具体的な回路構成例を示している。
図５において、差動電圧電流変換部１０１は、入力される無線周波数（ＲＦ）の受信信号１５１を差動の電流信号に変換し、正相アナログＲＦ電流信号１５２と逆相アナログＲＦ電流信号１５３を出力する。ここで、差動電圧電流変換部１０１の電圧電流変換比（トランスコンダクタンス）はｇｍ０である。
正相サンプリングミキサ部１０２は、入力される正相アナログＲＦ電流信号１５２を正相ローカル信号に応じてサンプリングし、サンプルされた信号を所定の読み出しタイミングで読み出す。正相サンプリングミキサ部１０２は、例えば、図６に示すように、正相ローカル信号ＬＯＰによって駆動されるミキサスイッチ１０２１と、２系統の電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂと、前記ミキサスイッチ１０２１との接続を制御する２系統のサンプリングスイッチ１０２３ａ、１０２３ｂと、前記電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂに保持された電荷量に比例した電圧を選択的に後段で読み出すための読み出し用スイッチ１０２４ａ、１０２４ｂと、電荷サンプリング用コンデンサに充電された電荷を接地しリセットするための制御スイッチ１０２５により構成される。以下では、電荷サンプリング用コンデンサ１０２２とそれに接続されているサンプリングスイッチ１０２３と読み出し用スイッチ１０２４によって構成されるブロックをサンプリングタップと呼ぶ。本実施の形態における正相サンプリングミキサ部１０２はサンプリングタップを２組有するが、これは一例にすぎず、サンプリングタップの数は実現しようとするフィルタ特性によって定まる。同一サンプリングタップに含まれるサンプリングスイッチ１０２３と、読み出し用スイッチ１０２４とは、同一タイミングでＯＮすることはない。
逆相遅延サンプリングミキサ部１０３は、入力される逆相アナログＲＦ電流信号１５３を正相ローカル信号に応じてサンプリングし、サンプルされた信号を所定の読み出しタイミングで読み出す。逆相遅延サンプリングミキサ部１０３は、例えば、図６に示すように、正相ローカル信号ＬＯＰによって駆動されるミキサスイッチ１０３１と、５系統のサンプリングタップ、電荷サンプリング用コンデンサに充電された電荷を接地しリセットするための制御スイッチ１０３５により構成される。各サンプリングタップは、電荷サンプリング用コンデンサ１０３２（ａ〜ｅ）と、前記ミキサスイッチ１０３１との接続を制御するサンプリングスイッチ１０３３（ａ〜ｅ）と、電荷サンプリング用コンデンサ１０３２（ａ〜ｅ）に保持された電荷量に比例した電圧を選択的に後段で読み出すための読み出し用スイッチ１０３４（ａ〜ｅ）とにより構成されている。ここで、サンプリングタップを５組設けているのは、本実施の形態において５サンプル分の信号を保持する場合を一例として示しているからであって、その数は実現しようとするフィルタ特性によって定まる。同一サンプリングタップに含まれるサンプリングスイッチ１０３３と、読み出し用スイッチ１０３４とは、同一タイミングでＯＮすることはない。
合成出力部１０４は、正相サンプリングミキサ部１０２と逆相遅延サンプリングミキサ部１０３においてサンプリングされた信号を合成し、過去に蓄積された信号と合成する。合成出力部１０４は、例えば、図６に示すように、正相サンプリングミキサ１０２から読み出された信号電圧を所定の変換比ｇｍ１で電流に変換して出力する電圧電流変換部１０４１と、逆相遅延サンプリングミキサ１０３における電荷サンプリング用コンデンサに充電された電荷量に比例した信号電圧を所定の変換比ｇｍ２で電流に変換して出力する電圧電流変換部１０４２と、過去に蓄積された電荷と前記電圧電流変換部１０４１、１０４２から供給される電荷を合成するヒストリコンデンサ１０４３とにより構成される。
制御信号生成部１０５は、図４におけるローカル周波数発振部１４から供給されるローカル信号２４を基準として、正相サンプリングミキサ部１０２と逆相遅延サンプリングミキサ部１０３と合成出力部１０４において必要とされる制御信号を生成して出力する。図５中では、この制御信号を制御信号生成部１０５から上方にのびる３本の矢印で表している。この制御信号を、図６での構成で説明すると、制御信号生成部１０５から出力される制御信号（例えば、ＬＯＰ）は、図６中の離散時間ダイレクトサンプリング回路１３中の同一記号で示された素子へそれぞれ出力されている信号である。制御信号生成部１０５は、正相ローカル信号ＬＯＰと、電荷サンプリングスイッチへの制御信号ＳＰ０、ＳＰ１、ＳＮ０〜ＳＮ４と、読み出しスイッチへの制御信号ＤＰ０、ＤＰ１、ＤＮ０〜ＤＮ４と、リセットスイッチへの制御信号ＲＰ、ＲＮとを出力する。
図７は、制御信号生成部１０５において出力される各々の制御信号のタイミングチャートである。詳細については回路動作の説明とともに後述する。
なお、以上のような構成において、正相サンプリングミキサ部１０２における電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂと、逆相遅延サンプリングミキサ部１０３における電荷サンプリング用コンデンサ１０３２ａ〜１０３３ｅの容量値は全て同じであり、電圧電流変換部１０４１と１０４２の電圧電流変換比ｇｍ１とｇｍ２も互いに等しい値とする。
以上のように構成された離散時間ダイレクトサンプリング受信機１０及び離散時間ダイレクトサンプリング回路１３の動作について、以下で説明する。
図４に図示されていない送信局から搬送波周波数ｆＲＦで送信された電磁波２１は、アンテナ１１において電磁波からアナログＲＦ信号２２に変換され、低雑音増幅器（ＬＮＡ）１２において増幅される。増幅されたアナログＲＦ信号２３は、離散時間ダイレクトサンプリング回路１３において、ローカル周波数信号２４を用いて離散時間的にサンプリングされ、かつベースバンド周波数帯の信号に周波数変換される。また、離散時間的なフィルタ処理により所望の信号成分が抽出され、ベースバンド信号２５が出力される。得られたベースバンド信号２５は、アナログ・デジタル変換処理部１５によりデジタル値に量子化され、デジタル受信処理部１６により復調処理や復号処理を含む所定の受信処理が行われ、受信データ２７が出力される。
次に、図５を用いて離散時間ダイレクトサンプリング回路１３について説明する。離散時間ダイレクトサンプリング回路１３では、入力されるアナログＲＦ受信信号１５１が差動電圧電流変換部１０１において差動の電流信号に変換され、正相アナログＲＦ電流信号１５２は正相サンプリングミキサ部１０２へ供給され、逆相アナログＲＦ電流信号１５３は逆相遅延サンプリングミキサ部１０３へ供給される。
図６を用いて、正相サンプリングミキサ部１０２及び逆相サンプリングミキサ部１０３での処理について説明する。正相サンプリングミキサ部１０２では、正相ローカル信号ＬＯＰによりミキサスイッチ１０２１がＯＮになる区間にわたって、入力される正相アナログＲＦ電流信号が電荷サンプリング用コンデンサＣＳＰ０（１０２２ａ）又はＣＳＰ１（１０２２ｂ）の一方に供給され充電される。いずれの電荷サンプリング用コンデンサに充電されるかは、サンプリングスイッチ１０２３ａ、１０２３ｂのそれぞれに供給される制御信号ＳＰ０、ＳＰ１のタイミングによって選択される。
また一方の逆相サンプリングミキサ部１０３においても、正相ローカル信号ＬＯＰによりミキサスイッチ１０３１がＯＮになる区間にわたって、入力される逆相アナログＲＦ電流信号が電荷サンプリング用コンデンサの一つに供給され充電される。電荷サンプリング用コンデンサＣＳＮ０（１０３２ａ）〜ＣＳＮ４（１０３２ｅ）のうちのいずれに充電されるかは、サンプリングスイッチ１０３３ａ〜１０３３ｅのそれぞれに供給される制御信号ＳＮ０〜ＳＮ４がＯＮになるタイミングによって選択される。
このように、正相サンプリングミキサ１０２と逆相遅延サンプリングミキサ１０３においてＬＯ信号の半周期の区間にわたって入力されるアナログＲＦ電流信号を電荷積分することにより、いわゆるＳＩＮＣ関数状のローパス特性のフィルタ処理が施されたことと等価な効果が得られることが一般的に知られている。
以下、図７に 示すタイミングチャートの制御信号を用いて説明する。正相サンプリングミキサ部１０２では、２系統の電荷サンプリング用コンデンサＣＳＰ０，ＣＳＰ１に対して、１サンプルずつ交互に電荷充電が行われる。正相ローカル信号ＬＯＰがローになるのと同じタイミングで、ＬＯＰがローになる直前に電荷充電が行われていた側の読み出しスイッチ１０２４ａ、又は、スイッチ１０２４ｂがＯＮとなることによって、直前に電荷充電が行われていた電荷サンプリング用コンデンサにおけるサンプル値が読み出される（つまり、電荷サンプリング用コンデンサに充電されていた電荷が放出される）。ここでは正相サンプリングミキサ部１０２にはサンプリングタップが２組設けられているので、ＳＰ０、ＳＰ１はローカル信号ＬＯの周波数の１／２の周波数でパルスが現れている。またここでは、ＳＰ０、ＳＰ１は互いの位相がローカル信号の１周期分ずれている。このように構成することによって、１サンプルずつ交互にサンプリングコンデンサＣＳＰ０，又は、サンプリングコンデンサＣＳＰ１に充電されている電荷量に比例した電圧が読み出される。そして、電圧が読み出された直後のタイミングで、リセットスイッチ１０２５がＯＮとなり充電されていた電荷がリセットされる。
これに対し、逆相サンプリングミキサ部１０３では、５系統の電荷サンプリング用コンデンサ１０３３ａ〜１０３３ｅに対して、１サンプルずつタイミングをずらして電荷充電が行われる。ここでは逆相サンプリングミキサ部１０３にはサンプリングタップが５組設けられているので、ＳＮ０〜ＳＮ４はローカル信号ＬＯの周波数の１／５の周波数でパルスが現れている。またここでは、ＳＮ０〜ＳＮ４は互いの位相がローカル信号の１周期分ずれている。一方で正相ローカル信号ＬＯＰがローになった直後に、ＬＯＰの４クロック相当時間前に電荷充電が行われていたサンプルタップにおける読み出しスイッチ１０３４がＯＮとなる（スイッチ１０３４ａ〜ｅに対して制御信号Ｄｎ０〜Ｄｎ４が、印加される。）ことによって、４サンプル前に電荷充電された電荷サンプリング用コンデンサにおけるサンプル値、すなわち充電された電荷量に比例した電圧が順次読み出される。そして、電圧が読み出された直後のタイミングで、リセットスイッチ１０３５がＯＮとなり、充電されていた電荷がリセットされる。
こうして逆相サンプリングミキサ部１０３の５組のサンプリングタップは、一の逆相サンプリングタップに積分された逆相アナログＲＦ電流信号が放出される期間と、その一の逆相サンプリングタップ以外の逆相サンプリングタップに逆相アナログＲＦ電流信号が積分される期間とが同期（図７では、ＬＯＰの半周期ずれた状態で同期）し、且つ、逆相サンプリングミキサ部１０３の５組のサンプリングタップの放出期間と、上記正相サンプリングミキサ部１０２の２個のサンプリングタップの放出期間とが同期（図７では、同じタイミング）するように、正相サンプリングミキサ部１０２から放出される正相アナログＲＦ電流信号が積分された積分期間よりも前に積分された逆相アナログＲＦ電流信号を放出することができる。なお、ここでは、一の逆相サンプリングタップに積分された逆相アナログＲＦ電流信号が放出される期間と、その一の逆相サンプリングタップ以外の１つの逆相サンプリングタップに逆相アナログＲＦ電流信号が積分される期間とは、ＬＯＰの半周期ずれた状態で同期しているが、一部又は全部が重なっていてもよい。
合成出力部１０４では、上記のような制御動作により、正相側と逆相側とで４サンプルの遅延時間差を有する状態で読み出された電圧が、それぞれ電圧電流変換部１０４１及び１０４２において再び電流に変換され、ヒストリコンデンサ１０４３において過去に充電された電荷に加えて合成される。逆相側のサンプル電流は合成時に正相とは逆の符号で合成されることになる。この合成は制御信号ＤＰ０及びＤＰ１に基づいて行われるため、サンプリング周波数はデシメーションされることはなく、ローカル周波数と変わらない。このため、後段においてもローカル周波数と同じサンプリング周波数で離散時間アナログ信号を読み出すことが可能である。
以上のようなサンプリングと合成の動作を伝達関数で表すと（１）式のようになり、３次ＦＩＲ特性と等価なフィルタ効果が得られる。
Figure 2008108090
図８は、離散時間ダイレクトサンプリング回路１３によって（１）式で表される伝達関数のフィルタ特性を示す。横軸は、ローカル周波数を１で正規化した場合におけるローカル周波数からの離調周波数を表している。なお、図８では最大利得を０ｄＢで正規化している。また、（１）式及び図８では、入力電流をローカル信号の半周期にわたって積分することにより得られるＳＩＮＣ関数状のローパスフィルタ特性は加味されていない。
以上のように本発明の実施の形態の構成及び動作によれば、入力されるアナログＲＦ受信信号をローカル周波数でサンプリングして高次ＦＩＲ特性を有するフィルタ処理を施した上で、サンプリングレートを低下させることなく出力することが可能となり、より狭通過帯域で急峻な減衰特性をもつフィルタ特性を実現可能となる。
なお、本実施の形態では、逆相遅延サンプリングミキサ部において５サンプル分の電荷サンプルを保持しておけるような構成により、３次ＦＩＲと等価なフィルタ特性が得られる例を示したが、本発明はこの構成に限定されるものではない。例えば、逆相遅延サンプリングミキサ部におけるサンプリングタップの数をＮ個（Ｎは自然数）にすることにより、（Ｎ−２）次のＦＩＲ特性に拡張した設計が可能である。
また、本実施の形態では、デシメーションされることなく、ローカル周波数と同じサンプリングレートで離散時間アナログ信号を出力する場合の構成と動作例を開示したが、本発明はこれに限定されるものではなく、読み出しのタイミングをローカル周波数のレートに比べて間引くことにより、サンプリングレートを下げて出力するような構成及び動作としてもよい。
また、本発明の実施の形態では、正相サンプリングミキサ部１０２における電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂと、逆相サンプリングミキサ部１０３における電荷サンプリング用コンデンサ１０３２ａ〜１０３３ｅの容量値を全て同じとし、電圧電流変換部１０４１と１０４２の電圧電流変換比ｇｍ１とｇｍ２も互いに等しいこととしたが、本発明はこれに限定されるものではない。重要なのは、ある信号入力振幅に対して、正相側と逆相側とで、電荷サンプリング用コンデンサに電荷充電され、電圧電流変換部で再び読み出された電圧が電流に変換されてヒストリコンデンサ１０４３に供給される電荷の量が同じになるよう構成されることである。すわなち、ある信号入力振幅に対して、ヒストリコンデンサにおいて正相側から供給される電荷量と、逆相側へ取り出される電荷量が等しい状態になることである。したがって、正相側におけるコンデンサ容量値ＣＳＰと電圧電流変換比ｇｍ１の比と、逆相側におけるコンデンサ容量値ＣＮＰと電圧電流変換比ｇｍ２の比が等しくなるように構成されていればよい。
さらには、製造時における素子の特性のバラツキの影響を考慮し、電荷サンプリング用コンデンサ１０２２、１０３２の容量値や、電圧電流変換部１０４１、１０４２のｇｍ値のいずれかを可変制御できるような構成としておき、可変制御による調整によってバラツキの影響を吸収するような構成としてもよい。また、実装した回路におけるスイッチやトランジスタの特性が理想的ではなく、有限のインピーダンスや寄生容量を有しているような場合、保持した電荷がこれらの影響によりリークすることが予想される。このような場合には、より保持時間が長い逆相側における電荷サンプリング用ミキサにおける電荷のリーク量が大きくなることが予想されるため、このリーク量を見込んで、逆相側における電圧電流変換部１０４２の電圧電流変換比を大きめに設定するような構成としてもよい。
また、本発明の実施の形態において図６で示した構成では、説明の簡単化のため、後段への信号出力が単相である場合を仮定した構成を示したが、本発明はこの構成に限定されるものではない。例えば、図１で示すような差動入力、差動出力の構成に基づいて図６の構成を変更することによって、出力を差動化することも可能である。また、図６で示した構成では、アナログＲＦ入力に対して差動で電圧電流変換した信号を用いることとしたが、本発明はこれに限定されるものではなく、例えば単相の電圧電流変換部を用いても構成可能である。この場合、図９で示すように、単相電圧電流変換部１０１２の出力を正相サンプリングミキサ１０２と逆相遅延サンプリングミキサ１０３の双方へ出力し、正相サンプリングミキサ１０２では、正相ローカル信号ＬＯＰによってサンプリングし、逆相遅延サンプリングミキサ１０３では、逆相ローカル信号ＬＯＮによってサンプリングするよう構成すればよい。この場合のタイミングチャートは図１０のようになる。
さらには、図９で示した構成に対し、正相サンプリングミキサ１０２と逆相遅延サンプリングミキサ１０３の各々と同様の構成をもう一系統ずつ並列に設けてもよい（図１１参照）。すなわち、正相サンプリングミキサ１０２と同様の系統１１３に対しては逆相ローカル信号ＬＯＮを供給して逆相サンプリング系統とし、逆相遅延サンプリングミキサ１０３と同様の系統１１２に対しては正相ローカル信号ＬＯＰを供給して正相遅延サンプリング系統とし、これら２系統１１２、１１３の出力を合成する第２の合成出力部１１４を設けることにより、合成出力部１０４と合成出力１１４から差動関係となる信号を出力するように構成することも可能である。
また、図７に示したタイムチャートにおいて、同様のタイミングで示されている制御信号については、共通の制御信号を分岐して供給することとしてもよいことは言うまでもない。また、正相ローカル信号を制御信号生成部１０５で生成する構成で説明したが、本発明はこれに限定されるものではなく、ローカル周波数発振部１４から供給される信号を直接ミキサスイッチへ供給するような構成としてもよい。
また、本発明の実施の形態では、合成出力部１０４の構成例として、図６で示したように、電圧電流変換部１０４１、１０４２によって電荷サンプリング用コンデンサに蓄積された電荷量に比例した電圧を所定の時間にわたって電流に変換してヒストリコンデンサ１０４３に充電する構成を示したが、本発明はこれに限定されるものでない。例えば、電圧電流変換部１０４１、１０４２の代わりにエミッタフォロワ等のバッファ構成により電圧として読み出した上で、ヒストリコンデンサの代わりに電圧加算器を設けて電圧において合成を行い、さらにアナログ・デジタル変換部によってデジタル量子化し、デジタル化されたデータに対して、１サンプル前のデータとの加算処理を行う構成としてもよい。
その他、本実施の形態と特徴がほぼ等価な動作をするものであれば、構成と制御内容が当業者の考えうる範囲内で異なるものであってもよいことは言うまでもない。例えば、制御信号によってスイッチがＯＮになる時間長を適宜短くもしくは長くしても良いし、電荷サンプル用コンデンサとスイッチによるサンプル用タップの数を余分に設ける構成とし、各制御信号間に時間的なマージンを設けるような構成に変えても、本発明の本質に影響を与えるものではない。また、正相側と逆相側におけるサンプリングタップ数の関係を逆にしても、本質的な効果は変わらない。
（実施の形態２）
本実施の形態では、実施の形態１において示した離散時間アナログ処理回路の構成をもとに、さらに複数の異なる電圧電流変換比の電圧電流変換部、ミキサスイッチ、コンデンサ等を設けることによって、フィルタ特性を表す伝達関数におけるタップ係数の重み付けを実現する場合の実施の形態と、出力のサンプリングレートをローカル信号周波数に対してデシメート（間引き）して出力する場合の構成と動作、及び実現されるフィルタ特性の例を説明する。
図１２は、本実施の形態の説明に用いるダイレクトサンプリング回路２００の構成を示す図である。ダイレクトサンプリング回路２００は、図６で示したダイレクトサンプリング回路１３に対し、異なる電圧電流変換比となる２つの差動電圧電流変換部２０１１、２０２２を具備する。ダイレクトサンプリング回路２００は、それぞれの差動電圧電流変換部（２０１１、２０２２）の出力をサンプリングするためのミキサスイッチ２０２１、２０２２、２０３１、２０３２をさらに具備する。ダイレクトサンプリング回路２００は、正相側の系統のミキサスイッチ２０２１，２０２２の出力段に、サンプリングタップを４つずつ具備し、また、逆送側のミキサスイッチ２０３１，２０３２の出力段に、サンプリングタップを８個ずつさらに具備する。各サンプリングタップは、電荷サンプリング用コンデンサとサンプリングスイッチと読み出しスイッチとにより構成される。ダイレクトサンプリング回路２００は、これらのサンプリングタップに対応した制御信号を生成する制御信号生成部２０１をさらに具備する。図１２におけるその他の構成要素については、図６で同一の番号を付したものと同様の構成及び動作をするものであり、これらについての説明は割愛する。
差動電圧電流変換部２０１１、２０１２はそれぞれ、入力されるアナログＲＦ信号を、所定の電圧電流変換比で差動電流に変換して出力する。ここでは、差動電圧電流変換部２０１２のトランスコンダクタンス値（ｇｍ値）が差動電圧電流変換部２０１１のそれに対して３倍となっている。すなわち、差動電圧電流変換部２０１１のトランスコンダクタンス値はｇｍ０であり、差動電圧電流変換部２０１２のトランスコンダクタンス値は３ｇｍ０である。正相ミキサスイッチ２０２１、２０２２は、ローカル信号によってスイッチングし、ＯＮしているときに差動電圧電流変換部２０１１、２０１２から出力される正相アナログＲＦ電流信号をそれぞれ通過させる。逆相ミキサスイッチ２０３１、２０３２は、ローカル信号によってスイッチングし、ＯＮしているときに差動電圧電流変換部２０１１、２０１２から出力される逆相アナログＲＦ電流信号をそれぞれ通過させる。
正相サンプリングミキサ部２０２における計８個のサンプリングタップにおける電荷サンプリング用コンデンサ２０２３ａ〜２０２３ｈの容量値は全てＣＳＰであり、逆相遅延サンプリングミキサ部２０３における計１６個のサンプリングタップにおける電荷サンプリング用コンデンサ２０３３ａ〜２０３３ｐの容量値は全てＣＳＮである。
正相側の各サンプリングタップにおけるサンプリングスイッチと読み出し用スイッチに対して接続される制御線にはそれぞれＳＰ０〜ＳＰ３、ＤＰ０〜ＤＰ１なる符号を付してあり、符号が同じスイッチには同一の制御信号が供給される。逆相側の各サンプリングタップにおけるサンプリングスイッチと読み出し用スイッチに対して接続される制御線にはそれぞれＳＮ０〜ＳＮ７、ＤＮ０〜ＤＮ３なる符号を付してあり、符号が同じスイッチには同一の制御信号が供給される。
図１２は、本実施の形態において制御信号生成部２０１から出力される各々の制御信号のタイミングチャートである。詳細については回路動作の説明とともに後述する。
なおここでは、正相サンプリングミキサ部２０２における電荷サンプリング用コンデンサの容量値ＣＳＰと逆相遅延サンプリング２０３における電荷サンプリング用コンデンサの容量値ＣＳＮは同じ値であり、電圧電流変換部１０４１と１０４２の電圧電流変換比ｇｍ１とｇｍ２も互いに等しい。
なお、本実施の形態では一例として、複数の電荷サンプリング用コンデンサから信号が読み出されて最終的にヒストリコンデンサに充電される段階でのサンプリングレートが、ローカル周波数に対して１／２にデシメーションされる場合を想定した構成及び制御内容となっている。
以上のように構成された離散時間ダイレクトサンプリング回路２００の動作について、以下で説明する。
受信し増幅されたアナログＲＦ信号は、２つの差動電圧電流変換部２０１１、２０１２においてそれぞれ異なる電圧電流変換比ｇｍ０、３ｇｍ０によって差動の電流信号に変換される。この変換により、正相アナログＲＦ電流信号２５１、２５２と逆相アナログＲＦ電流信号２５３、２５４が得られる。正相アナログＲＦ電流信号２５１、２５２は、それぞれ正相サンプリングミキサ部２０２におけるミキサスイッチ２０２１、２０２２において、ローカル信号のタイミングに従ってサンプリングされる。サンプルされた電荷は、４相に分かれて供給される制御信号ＳＰ０〜ＳＰ３によって、導通された２つの電荷サンプリング用コンデンサからなるペア毎に、順次タイミングをずらしながら充電される。すなわち、実際上、上記した電荷サンプリング用コンデンサからなるペアを含む２つのサンプリングタップで、１つの正相サンプリングタップを構成している。この正相サンプリングタップに含まれる２つの読み出し用スイッチ２０２５（例えば、２０２５ａ、ｂ）は、互いにＯＮする期間が異なっている。また、第１の正相サンプリングタップに含まれる読み出し用スイッチ２０２５（例えば、２０２５ａ）は、第２の正相サンプリングタップに含まれる読み出し用スイッチ２０２５（例えば、２０２５ｆ）と同じ期間にＯＮする。
一方、逆相アナログＲＦ電流信号２５３、２５４は、逆相遅延サンプリングミキサ部２０２におけるミキサスイッチ２０３１、２０３２において、ローカル信号のタイミングに従って電流がサンプリングされる。サンプルされた電荷は、８相に分かれて供給される制御信号ＳＮ０〜ＳＮ７によって、導通された２つずつの電荷サンプリング用コンデンサからなるペア毎に、順次タイミングをずらしながら充電される。すなわち、実際上、上記した電荷サンプリング用コンデンサからなるペアを含む２つのサンプリングタップで、１つの逆相サンプリングタップを構成している。この逆相サンプリングタップに含まれる２つの読み出し用スイッチ２０３５（例えば、２０３５ａ、ｂ）は、互いにＯＮする期間が異なっている。また、第１の正相サンプリングタップに含まれる読み出し用スイッチ２０３５（例えば、２０３５ａ）は、第２の正相サンプリングタップに含まれる読み出し用スイッチ２０３５（例えば、２０３５ｐ）と同じ期間にＯＮする。
このようにして各電荷サンプリング用コンデンサに電荷が充電されることにより、正相側では過去４サンプル分、逆相側では過去８サンプル分の信号値に相当する電荷が蓄積されたことになる。また、それぞれのサンプルタイミングにおいて、互いに電荷量が１：３の比で異なる２種類の電荷信号が得られることになる。
一方、読み出しスイッチ２０２５、２０３５側では、上記のようにして蓄積された過去のサンプルタイミングでサンプルされた信号値のうち、図１２で示されているＤＰ０〜ＤＰ３、ＤＮ０〜ＤＮ３の８種類の制御信号に従って、ローカル信号周波数での２サンプルに一度のタイミングで、所定のコンデンサに蓄積されている電荷信号が複数選択的に読み出されて合成される。例えば、正相側でＤＰ０がＨｉｇｈになるタイミングでは、電荷サンプリング用コンデンサ２０２３ａ、２０２３ｈ、２０２３ｆ、２０２３ｃに充電された電荷信号が共有状態で合成される。これらはそれぞれ、最新のサンプルタイミング、１サンプル前、２サンプル前、３サンプル前のタイミングにおける電荷が蓄積されている。また、このうち、２０２３ｆと２０２３ｈでは、３倍の電荷量が蓄積されているため、他のサンプル値に比べて３倍の重み付けがなされた状態で合成されるのと等価の効果が得られる。同様にして、逆相側でＤＮＯがＨｉｇｈになるタイミングでは、電荷サンプリング用コンデンサ２０３３ｉ、２０３３ｈ、２０３３ｆ、２０３３ｃに充電された電荷信号が共有状態で合成される。これはそれぞれ、４サンプル前、５サンプル前、６サンプル前、７サンプル前のタイミングにおける電荷が蓄積されている。また、このうち２０３３ｈ、２０３３ｆでは、３倍の電荷量が蓄積されているため、他のサンプル値に比べて３倍の重み付けがなされた状態で合成されるのと等価の効果が得られる。上記の制御動作によって複数の電荷サンプリング用コンデンサから選択的に読み出された電荷が共有状態となり平衡状態になった時の電圧値が後段の電圧電流変換部１０４１、１０４４に供給されることになる。
このような動作をｚ関数で表現すると、（２）式のように表すことができ、等価的に１次ＦＩＲの２段接続と３次ＦＩＲの縦列接続と等価な特性が得られる。
図１３は、離散時間ダイレクトサンプリング回路２００によって（２）式で表される伝達関数のフィルタ特性である。横軸は、ローカル周波数からの離調周波数をローカル周波数で正規化して表している。
Figure 2008108090
なお、（２）式では実回路における利得の項は厳密には記載していない。また、図１４における縦軸の利得値は最大利得を０ｄＢで正規化している。
以上のように本実施の形態では、実施の形態１による構成に加えて、異なる電圧電流変換比の差動電圧電流変換部を複数設け、各々で生成されたアナログＲＦ電流を別の電荷サンプリング用コンデンサに蓄積しておき、読み出し時に複数の電荷サンプリング用コンデンサのうちから過去の所定のタイミングの電荷信号を選択的に接続して電荷共有による合成を行う構成としている。このように構成することより、より高次かつ複雑なフィルタ伝達関数を実現可能となり、より狭帯域でかつ急遮断特性を有するフィルタ特性の実現が可能となる。また、従来の電荷積分型の構成では、タップ係数の重み付けのために、例えば４分解能の重み付けが必要であったフィルタ特性が、等価的に２分解能の重み付けで実現可能となり、回路規模の削減が可能となる。
なお、上記説明では、ダイレクトサンプリング回路２００において、互いに電圧電流変換比の異なる差動電圧電流変換部２０１１及び差動電圧電流変換部２０１２の差動出力を正相ミキサスイッチ２０２１、２０２２及び逆相ミキサスイッチ２０３１、２０３２が同位相でサンプリングすることにより、２種類の正相アナログＲＦ電流信号及び２種類の逆相アナログＲＦ電流信号を形成している。しかしながら、本発明はこれに限定されるものではなく、単相の電圧電流変換部を用いてもよい。すなわち、第１の単相電圧電流変換部の出力を正相ミキサスイッチ２０２１及び逆相ミキサスイッチ２０３１に入力し、第１の単相電圧電流変換部と電圧電流変換比の異なる第２の単相電圧電流変換部の出力を正相ミキサスイッチ２０２２及び逆相ミキサスイッチ２０３２に入力し、正相ミキサスイッチ２０２１、２０２２と逆相ミキサスイッチ２０３１、２０３２とが互いに逆位相で入力信号をサンプリングすることによっても、２種類の正相アナログＲＦ電流信号及び２種類の逆相アナログＲＦ電流信号を形成することができる。
なお、本実施の形態と特徴がほぼ等価な動作をするものであれば、構成と制御内容が当業者の考えうる範囲内で異なるものであってもよいことは言うまでもない。例えば、本実施の形態では、サンプリングタップからの読み出し頻度をローカル周波数の２サンプルに一度としてデシメーションを行う構成としたが、本発明はこれに限定されるものではなく、後段のヒストリコンデンサに蓄積された電荷信号を、さらに後段で読み出す段において、読み出しをさらに低いレートで行うことにおり、より大きなデシメーションを行うことも可能である。
（実施の形態３）
本実施の形態では、実施の形態２において示した離散時間アナログ処理回路２００で実現されるフィルタ伝達特性を実現可能な別の構成例を説明する。
図１５は、本実施の形態の説明に用いるダイレクトサンプリング回路３００の構成を示す図である。ダイレクトサンプリング回路３００は、図１２で示したダイレクトサンプリング回路２００がアナログＲＦ信号入力に対して差動電圧電流変換部を２つ具備しているのに対し、アナログＲＦ信号入力に対して差動電圧電流変換部を１つ具備する。さらに、ダイレクトサンプリング回路３００は、正相側と逆相側にミキサスイッチをそれぞれ１つずつ具備する。そして、正相側のミキサスイッチ出力は、正相サンプリングミキサ部における全てのサンプリングタップへ供給され、逆相側のミキサスイッチ出力は、逆相遅延サンプリングミキサ部におけるすべてのサンプリングタップへ供給される。ここでは、正相サンプリングミキサ部は８個のサンプリングタップを具備し、そのうち半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値は、残り半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値の３倍である。同様に、逆相遅延サンプリングミキサ部は、１６個のサンプリングタップを具備し、そのうち半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値は、残り半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値の３倍である。図１５におけるその他の構成要素については実施の形態２及び図１２と同様の構成及び動作をするものであり、これらについての説明は割愛する。
以上のように構成された離散時間ダイレクトサンプリング回路３００に対し、実施の形態２において図１３で示したタイミングチャートに基づいて各制御信号を生成して各部の動作を制御することにより、各サンプリングタップでは、実施の形態２における図１２の場合と同様な電荷量の蓄積及び読み出しを行うことができ、結果として図１４と同様のフィルタ伝達特性を実現することが可能となる。
受信し増幅されたアナログＲＦ信号は、差動電圧電流変換部３０１１において電圧電流変換比ｇｍ０によって差動の電流信号に変換され、正相アナログＲＦ電流信号３５１と逆相アナログＲＦ電流信号３５２が出力される。正相アナログＲＦ電流信号３５１は、正相サンプリングミキサ部におけるミキサスイッチ３０２１において、ローカル信号のタイミングに従って電流がサンプリングされ、４相に分かれて供給される制御信号ＳＰ０〜ＳＰ３によって導通された２つずつの電荷サンプリング用コンデンサの組の単位で順次ローテーションされながら電荷が充電される。この時、一方のコンデンサ（例えば３０２３ａ）に対してもう一方のコンデンサ（例えば３０２３ｂ）の容量値が３倍の関係になっているため、コンデンサ３０２３ｂにはコンデンサ３０２３ａに対して３倍の電荷が充電される。一方、逆相アナログＲＦ電流信号３５２は、逆相遅延サンプリングミキサ部におけるミキサスイッチ３０３１において、ローカル信号のタイミングに従って電流がサンプリングされ、８相に分かれて供給される制御信号ＳＮ０〜ＳＮ７によって導通された２つずつの電荷サンプリング用コンデンサの組の単位で順次ローテーションされながら電荷が充電される。ここでもやはり、一方のコンデンサはもう一方のコンデンサに対して容量値が３倍の関係になっているため、３倍の電荷が充電される。
以上のように本実施の形態の構成及び動作によれば、実施の形態２とは別の構成によって高次かつ複雑なフィルタ伝達関数を実現可能となり、狭帯域でかつ急遮断特性を有するフィルタ特性の実現が可能となる。さらに図１５に示す構成によれば、図１２に示した構成に比べ、タップ係数の値を電圧電流変換比の相対比ではなく、コンデンサ容量の相対比で設定することができるため、半導体回路で構成する場合に、より高精度なタップ係数の設定が可能となる。また、差動電圧電流変換部の個数を増やす必要がないため、回路規模の削減に効果が期待できる。
（他の実施の形態）
以上、実施の形態１から３までで示した構成では、本発明に基づいてあるフィルタ伝達特性を実現のための回路構成例を示したにすぎず、サンプリングタップの数に基づくフィルタの次数や、異なる電圧電流変換比の差動電圧電流変換部や異なる容量値のコンデンサを複数設けることに基づくタップ係数の分解能などはこれらに限定されるものではなく、所望の性能仕様にも基づいて最適な特性が得られるような構成をとってもよいことは言うまでもない。
さらには、本発明によるフィルタ構成を、例えば図１６に示すような構成で縦列接続し、より高度なフィルタ伝達特性を実現することも可能である。図１６において、正相サンプリング部４０３は、図５及び図６で例示した正相サンプリングミキサ部１０２においてローカル信号により制御されるミキサスイッチ１０２１を省くことにより構成され、逆相遅延サンプリング部４０４は、図５及び図６で例示した逆相サンプリングミキサ部１０３においてローカル信号により制御されるミキサスイッチ１０３１を省くことにより構成される。このようにして異なる特性を有するフィルタを縦列接続し、さらに後段でＩＩＲ型のフィルタを縦列接続し、図１７で示すような構成とすれば、図１８に示すようなフィルタ特性を実現することも可能である。
なお、図１７に示した構成において、最後段のＩＩＲ型のフィルタは離散時間アナログ処理回路で構成してもよいし、Ａ／Ｄ変換器当によりデジタル値に量子化した後にデジタルフィルタにより構成してもよい。
２００７年３月６日出願の特願２００７−０５６４０９の日本出願に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。
本発明に係る離散時間ダイレクトサンプリング回路及び離散時間ダイレクトサンプリング回路を有する受信機は、無線通信装置における受信部の高周波信号処理回路に有用であり、信号の周波数変換とフィルタ処理を行う場合に適用して好適である。
本発明は離散時間ダイレクトサンプリング回路、及び、離散時間ダイレクトサンプリング回路を有する受信機の技術に関する。
無線受信機の小型低消費電力化やアナログ信号処理部とデジタル信号処理部の一体化を目指すため、高周波信号を直接離散時間的にサンプリングした上でフィルタ処理して受信する構成が開示されている（例えば特許文献１）。
以下、図１を用いて従来の離散時間的処理を用いた離散時間ダイレクトサンプリング回路の構成と、それによるサンプリング及びフィルタ処理動作の一例について説明する。図１５において、離散時間ダイレクトサンプリング回路１５００は、受信した無線周波数（ＲＦ）信号を差動の電流信号に変換し、正相アナログＲＦ電流信号１５１１と逆相アナログＲＦ電流信号１５１２を出力する差動電圧電流変換部１５０１と、例えば複数のミキサスイッチで構成され互いに位相が半周期ずれた関係にある正相ローカル周波数信号（以下、正相ＬＯ信号）、逆相ローカル信号（逆相ＬＯ信号）に応じて入力される差動アナログＲＦ電流信号をサンプリングするサンプリングミキサ部１５０２と、サンプリングミキサ部１５０２から出力される電流により供給される電荷を充電して積分する電荷積分処理部１５０３と、サンプリングミキサ部１５０２と電荷積分処理部１５０３に対して、サンプリングに用いられるローカル信号及び電荷の積分充電やリセットに用いられる制御信号を生成する制御信号生成部１５０４とを備えている。
図２は、制御信号生成部１５０４が生成する各制御信号のタイミングチャートである。ここでは、いわゆるゼロＩＦ受信もしくは低ＩＦ受信の場合を一例として説明する。ゼロＩＦ受信の場合、正相ＬＯ信号と逆相ＬＯ信号は、サンプリングミキサ部１５０２におけるスイッチのゲートに供給され、その周波数はアナログＲＦ信号の周波数とほぼ同じである。また、Ｄ信号は、電荷積分処理部１５０３における積分スイッチ１５０３１、１５０３２のゲートに供給される。Ｒ信号は、電荷積分処理部１５０３におけるリセットスイッチ１５０３３、１５０３４のゲートに供給される。
ここでは一例として、Ｄ信号はＬＯ信号の６サンプル分に相当する時間区間にわたって積分スイッチ１５０３１、１５０３２をオンするよう設定され、Ｒ信号はＬＯ信号の１サンプル分に相当する時間区間にわたってリセットスイッチ１５０３３、１５０３４をオンするように設定され、前記Ｄ信号とＲ信号がオンされる間のタイミングでコンデンサに積分充電された電荷量に比例した電圧が読み出されるように設定されるものとする。
以下、離散時間ダイレクトサンプリング回路１５００の動作について説明する。差動電圧電流変換部１５０１は、入力されたアナログＲＦ信号を差動アナログＲＦ電流信号に変換し、正相側と逆相側のアナログＲＦ電流信号をそれぞれサンプリングミキサ部１５０２に出力する。差動アナログＲＦ電流信号の各々は、サンプリングミキサ部におけるスイッチ１５０２１〜１５０２４でアナログＲＦ信号とほぼ同じ周波数を持ったＬＯ信号でサンプリングされる。電荷積分処理部１５０３では、サンプリングミキサ部１５０２でサンプリングされた差動アナログＲＦ電流信号の各々が積分スイッチ１５０３１、１５０３２を介して、ＬＯ信号の６サンプル分の時間区間にわたって積分コンデンサ１５０３５、１５０３６に充電される。これにより、差動アナログＲＦ電流信号によって供給された電荷がＬＯ信号の６サンプル長の区間にわたって積分されたことになる。積分コンデンサ１５０３５、１５０３６に積分充電された電荷量に比例した電圧が、保持区間の間に出力ポート
１５１３、１５１４から離散時間アナログ信号として読み出される。
ここで、出力ポート１５１３、１５１４から読み出される離散時間アナログ信号には、２種類のローパス特性を持ったフィルタ処理が施されている。すなわち、ローカル信号の約半周期の区間にわたって積分されることにより得られるＳＩＮＣ関数の特性をもつローパスフィルタ特性と、それにより得られたＬＯ信号の周波数単位での離散信号を６サンプル分にわたって加算することにより得られる離散時間型のＦＩＲ（Finite Impulse Response：有限インパルスレスポンス）ローパスフィルタ特性の二つであり、その総合特性は図３で表される。なお、図３において、横軸の周波数はローカル周波数で正規化し、縦軸の利得は最大値で正規化している。
以上から、離散時間ダイレクトサンプリング回路１５００によって、図３で表されるような帯域通過型特性を持ったフィルタ処理が施され、サンプリング周波数がローカル信号の１／６にデシメーション（間引き）された離散時間アナログ信号が得られる。
特表２００３−５１０９３３号公報
しかしながら、前記従来の技術では、以下に示すような課題を有する。
図１で示したような従来の離散時間ダイレクトサンプリング回路において、例えば積分充電する時間長を長くしてＦＩＲフィルタ特性の次数を上げると、ローカル周波数に比べてより狭い帯域幅のみを通過させ、通過帯域外でより大きく減衰させることができる。これによって狭帯域な周波数応答特性は実現できるものの、最終的に得られる離散時間アナログ信号のサンプリングレートが、長い区間の積分によるデシメーションによって著しく低くなる。このため、後段における折り返し歪（エイリアシング：Aliasing）の影響を考慮して離散時間ダイレクトサンプリング回路を設計する必要があり、設計上の自由度が制限されてしまう。サンプリングレートの低減を防ぐために、例えば特許文献１では、サンプリング及び積分充電する回路を、複数系統並列に設けている。そして、各々の系統における積分及び読み出しのタイミングを順次ずらすことによってサンプリングレートの低下を防ぐことができる。しかしながら、このような構成をとると、並列化した分だけ回路規模が大きくなってしまう、というトレードオフの課題を有していた。
また、遮断域の減衰量をより大きく確保するためには、例えば特許文献１に開示されているように、積分充電する区間において振幅を重み付けする方法が考えられるが、実用的な範囲内で重み付けを高精度に行うことは難しい、という課題も有していた。
本発明の目的は、サンプリングレートの大きな低下をさせることなく狭通過帯域で急峻な減衰特性となるフィルタ効果を有する離散時間アナログ処理によるダイレクトサンプリング回路及び受信機を提供することである。
かかる課題を解決するため本発明の離散時間ダイレクトサンプリング回路及び受信機は、アナログＲＦ信号入力を所定の第１の電圧電流変換比で差動のアナログＲＦ電流信号に変換する第１の差動電圧電流変換部と、ローカル信号を発生するローカル周波数発振部と、前記第１の差動電圧電流変換部から出力される正相アナログＲＦ電流信号を前記ローカル信号に基づく第１のサンプリング信号でサンプリングした信号を、前記ローカル信号に基づく第１の読み出し制御信号によるタイミングで出力する正相サンプリングミキサと、前記第１の差動電圧電流変換部から出力される逆相アナログＲＦ電流信号を前記ローカル信号に基づく第２のサンプリング信号でサンプリングした信号を、前記第１の読み出し制
御信号によるタイミングに比べて所定のサンプル時間遅延させた第２の読み出し制御信号によるタイミングで出力する逆相遅延サンプリングミキサと、前記正相サンプリングミキサから読み出されたサンプリング値と前記逆相遅延サンプリングミキサから読み出されたサンプリング値とを合成して出力する合成出力部と、を有する構成を採る。
本発明によれば、回路規模を並列構成のように大きくすることなくサンプリングレートの低下を抑え、かつ狭通過帯域で急峻な減衰特性をもつフィルタ特性を実現可能となる。さらに、より高次かつ高精度なフィルタ周波数応答特性を比較的簡易な回路構成で実現可能となる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（実施の形態１）
本実施の形態では、離散時間ダイレクトサンプリング回路及び受信機において、入力信
号を差動電圧電流変換した後、正相信号と逆相信号の各々のサンプリング結果を複数サンプル分だけ時間間隔を空けて合成して、合成された信号をヒストリコンデンサに供給する離散時間アナログ処理を行う回路の構成及び動作例を説明する。このような構成にすることにより、デシメーションによるサンプリングレートの低下をすることなく、長い積分区間によるＦＩＲフィルタ特性と等価なフィルタ効果が得られる。
図４は、本実施の形態の説明に用いる離散時間ダイレクトサンプリング受信機１０の構成を示す図である。離散時間ダイレクトサンプリング受信機１０は、アンテナ１１、低雑音増幅器（ＬＮＡ、以下同様。）１２、離散時間ダイレクトサンプリング回路１３、ローカル周波数発振部１４、アナログ・デジタル（Ａ／Ｄ）変換処理部１５、デジタル受信処理部１６により構成される。離散時間ダイレクトサンプリング受信機１０は、搬送波周波数fRFで送信された電磁波２１を受信し、離散時間的に周波数変換とフィルタ処理を行って所望信号成分を抽出した上で、デジタル信号に変換してデジタル受信処理を行い、得られた受信データ２７を出力する。
アンテナ１１は、図示していない送信局から搬送波周波数ｆＲＦで送信された電磁波２１を受信しアナログＲＦ信号２２に変換する。
低雑音増幅器１２は、前記アナログＲＦ信号２２を増幅して出力するものである。
離散時間ダイレクトサンプリング回路１３は、増幅されたアナログＲＦ信号２３とローカル周波数信号２４を入力し、前記アナログＲＦ信号２３を離散時間的に周波数変換してフィルタ処理を行い、所望信号成分のみを抽出したベースバンド信号２５を出力する。
ローカル周波数発振部１４は、前記離散時間ダイレクトサンプリング回路１３に対してサンプリングと周波数変換処理に用いるローカル周波数信号２４を生成して出力する。
アナログ・デジタル変換処理部１５は、入力されるベースバンド信号２５を所定のサンプリング周波数でデジタル値に量子化し、変換されたデジタルベースバンド信号２６を出力する。
デジタル受信処理部１６は、入力されるデジタルベースバンド信号２６を用いて復調処理や復号処理を含む所定のデジタル受信処理を行い、得られた受信データ２７を出力する。
図５は、図４で示した離散時間ダイレクトサンプリング受信機１０における離散時間ダイレクトサンプリング回路１３の機能ブロック構成を示す図である。離散時間ダイレクトサンプリング回路１３は、差動電圧電流変換部１０１、正相サンプリングミキサ部１０２、逆相遅延サンプリングミキサ部１０３、合成出力部１０４、制御信号生成部１０５により構成される。また図６は、図５で示された各構成要素の具体的な回路構成例を示している。
図５において、差動電圧電流変換部１０１は、入力される無線周波数（ＲＦ）の受信信号１５１を差動の電流信号に変換し、正相アナログＲＦ電流信号１５２と逆相アナログＲＦ電流信号１５３を出力する。ここで、差動電圧電流変換部１０１の電圧電流変換比（トランスコンダクタンス）はｇｍ０である。
正相サンプリングミキサ部１０２は、入力される正相アナログＲＦ電流信号１５２を正相ローカル信号に応じてサンプリングし、サンプルされた信号を所定の読み出しタイミングで読み出す。正相サンプリングミキサ部１０２は、例えば、図６に示すように、正相ロ
ーカル信号ＬＯＰによって駆動されるミキサスイッチ１０２１と、２系統の電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂと、前記ミキサスイッチ１０２１との接続を制御する２系統のサンプリングスイッチ１０２３ａ、１０２３ｂと、前記電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂに保持された電荷量に比例した電圧を選択的に後段で読み出すための読み出し用スイッチ１０２４ａ、１０２４ｂと、電荷サンプリング用コンデンサに充電された電荷を接地しリセットするための制御スイッチ１０２５により構成される。以下では、電荷サンプリング用コンデンサ１０２２とそれに接続されているサンプリングスイッチ１０２３と読み出し用スイッチ１０２４によって構成されるブロックをサンプリングタップと呼ぶ。本実施の形態における正相サンプリングミキサ部１０２はサンプリングタップを２組有するが、これは一例にすぎず、サンプリングタップの数は実現しようとするフィルタ特性によって定まる。同一サンプリングタップに含まれるサンプリングスイッチ１０２３と、読み出し用スイッチ１０２４とは、同一タイミングでＯＮすることはない。
逆相遅延サンプリングミキサ部１０３は、入力される逆相アナログＲＦ電流信号１５３を正相ローカル信号に応じてサンプリングし、サンプルされた信号を所定の読み出しタイミングで読み出す。逆相遅延サンプリングミキサ部１０３は、例えば、図６に示すように、正相ローカル信号ＬＯＰによって駆動されるミキサスイッチ１０３１と、５系統のサンプリングタップ、電荷サンプリング用コンデンサに充電された電荷を接地しリセットするための制御スイッチ１０３５により構成される。各サンプリングタップは、電荷サンプリング用コンデンサ１０３２（ａ〜ｅ）と、前記ミキサスイッチ１０３１との接続を制御するサンプリングスイッチ１０３３（ａ〜ｅ）と、電荷サンプリング用コンデンサ１０３２（ａ〜ｅ）に保持された電荷量に比例した電圧を選択的に後段で読み出すための読み出し用スイッチ１０３４（ａ〜ｅ）とにより構成されている。ここで、サンプリングタップを５組設けているのは、本実施の形態において５サンプル分の信号を保持する場合を一例として示しているからであって、その数は実現しようとするフィルタ特性によって定まる。同一サンプリングタップに含まれるサンプリングスイッチ１０３３と、読み出し用スイッチ１０３４とは、同一タイミングでＯＮすることはない。
合成出力部１０４は、正相サンプリングミキサ部１０２と逆相遅延サンプリングミキサ部１０３においてサンプリングされた信号を合成し、過去に蓄積された信号と合成する。合成出力部１０４は、例えば、図６に示すように、正相サンプリングミキサ１０２から読み出された信号電圧を所定の変換比ｇｍ１で電流に変換して出力する電圧電流変換部１０４１と、逆相遅延サンプリングミキサ１０３における電荷サンプリング用コンデンサに充電された電荷量に比例した信号電圧を所定の変換比ｇｍ２で電流に変換して出力する電圧電流変換部１０４２と、過去に蓄積された電荷と前記電圧電流変換部１０４１、１０４２から供給される電荷を合成するヒストリコンデンサ１０４３とにより構成される。
制御信号生成部１０５は、図４におけるローカル周波数発振部１４から供給されるローカル信号２４を基準として、正相サンプリングミキサ部１０２と逆相遅延サンプリングミキサ部１０３と合成出力部１０４において必要とされる制御信号を生成して出力する。図５中では、この制御信号を制御信号生成部１０５から上方にのびる３本の矢印で表している。この制御信号を、図６での構成で説明すると、制御信号生成部１０５から出力される制御信号（例えば、ＬＯＰ）は、図６中の離散時間ダイレクトサンプリング回路１３中の同一記号で示された素子へそれぞれ出力されている信号である。制御信号生成部１０５は、正相ローカル信号ＬＯＰと、電荷サンプリングスイッチへの制御信号ＳＰ０、ＳＰ１、ＳＮ０〜ＳＮ４と、読み出しスイッチへの制御信号ＤＰ０、ＤＰ１、ＤＮ０〜ＤＮ４と、リセットスイッチへの制御信号ＲＰ、ＲＮとを出力する。
図７は、制御信号生成部１０５において出力される各々の制御信号のタイミングチャー
トである。詳細については回路動作の説明とともに後述する。
なお、以上のような構成において、正相サンプリングミキサ部１０２における電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂと、逆相遅延サンプリングミキサ部１０３における電荷サンプリング用コンデンサ１０３２ａ〜１０３３ｅの容量値は全て同じであり、電圧電流変換部１０４１と１０４２の電圧電流変換比ｇｍ１とｇｍ２も互いに等しい値とする。
以上のように構成された離散時間ダイレクトサンプリング受信機１０及び離散時間ダイレクトサンプリング回路１３の動作について、以下で説明する。
図４に図示されていない送信局から搬送波周波数ｆＲＦで送信された電磁波２１は、アンテナ１１において電磁波からアナログＲＦ信号２２に変換され、低雑音増幅器（ＬＮＡ）１２において増幅される。増幅されたアナログＲＦ信号２３は、離散時間ダイレクトサンプリング回路１３において、ローカル周波数信号２４を用いて離散時間的にサンプリングされ、かつベースバンド周波数帯の信号に周波数変換される。また、離散時間的なフィルタ処理により所望の信号成分が抽出され、ベースバンド信号２５が出力される。得られたベースバンド信号２５は、アナログ・デジタル変換処理部１５によりデジタル値に量子化され、デジタル受信処理部１６により復調処理や復号処理を含む所定の受信処理が行われ、受信データ２７が出力される。
次に、図５を用いて離散時間ダイレクトサンプリング回路１３について説明する。離散時間ダイレクトサンプリング回路１３では、入力されるアナログＲＦ受信信号１５１が差動電圧電流変換部１０１において差動の電流信号に変換され、正相アナログＲＦ電流信号１５２は正相サンプリングミキサ部１０２へ供給され、逆相アナログＲＦ電流信号１５３は逆相遅延サンプリングミキサ部１０３へ供給される。
図６を用いて、正相サンプリングミキサ部１０２及び逆相サンプリングミキサ部１０３での処理について説明する。正相サンプリングミキサ部１０２では、正相ローカル信号ＬＯＰによりミキサスイッチ１０２１がＯＮになる区間にわたって、入力される正相アナログＲＦ電流信号が電荷サンプリング用コンデンサＣＳＰ０（１０２２ａ）又はＣＳＰ１（１０２２ｂ）の一方に供給され充電される。いずれの電荷サンプリング用コンデンサに充電されるかは、サンプリングスイッチ１０２３ａ、１０２３ｂのそれぞれに供給される制御信号ＳＰ０、ＳＰ１のタイミングによって選択される。
また一方の逆相サンプリングミキサ部１０３においても、正相ローカル信号ＬＯＰによりミキサスイッチ１０３１がＯＮになる区間にわたって、入力される逆相アナログＲＦ電流信号が電荷サンプリング用コンデンサの一つに供給され充電される。電荷サンプリング用コンデンサＣＳＮ０（１０３２ａ）〜ＣＳＮ４（１０３２ｅ）のうちのいずれに充電されるかは、サンプリングスイッチ１０３３ａ〜１０３３ｅのそれぞれに供給される制御信号ＳＮ０〜ＳＮ４がＯＮになるタイミングによって選択される。
このように、正相サンプリングミキサ１０２と逆相遅延サンプリングミキサ１０３においてＬＯ信号の半周期の区間にわたって入力されるアナログＲＦ電流信号を電荷積分することにより、いわゆるＳＩＮＣ関数状のローパス特性のフィルタ処理が施されたことと等価な効果が得られることが一般的に知られている。
以下、図７に 示すタイミングチャートの制御信号を用いて説明する。正相サンプリングミキサ部１０２では、２系統の電荷サンプリング用コンデンサＣＳＰ０，ＣＳＰ１に対して、１サンプルずつ交互に電荷充電が行われる。正相ローカル信号ＬＯＰがローになる
のと同じタイミングで、ＬＯＰがローになる直前に電荷充電が行われていた側の読み出しスイッチ１０２４a、又は、スイッチ１０２４ｂがＯＮとなることによって、直前に電荷充電が行われていた電荷サンプリング用コンデンサにおけるサンプル値が読み出される（つまり、電荷サンプリング用コンデンサに充電されていた電荷が放出される）。ここでは正相サンプリングミキサ部１０２にはサンプリングタップが２組設けられているので、ＳＰ０、ＳＰ１はローカル信号ＬＯの周波数の１／２の周波数でパルスが現れている。またここでは、ＳＰ０、ＳＰ１は互いの位相がローカル信号の１周期分ずれている。このように構成することによって、１サンプルずつ交互にサンプリングコンデンサＣＳＰ０，又は、サンプリングコンデンサＣＳＰ１に充電されている電荷量に比例した電圧が読み出される。そして、電圧が読み出された直後のタイミングで、リセットスイッチ１０２５がＯＮとなり充電されていた電荷がリセットされる。
これに対し、逆相サンプリングミキサ部１０３では、５系統の電荷サンプリング用コンデンサ１０３３ａ〜１０３３ｅに対して、１サンプルずつタイミングをずらして電荷充電が行われる。ここでは逆相サンプリングミキサ部１０３にはサンプリングタップが５組設けられているので、ＳＮ０〜ＳＮ４はローカル信号ＬＯの周波数の１／５の周波数でパルスが現れている。またここでは、ＳＮ０〜ＳＮ４は互いの位相がローカル信号の１周期分ずれている。一方で正相ローカル信号ＬＯＰがローになった直後に、ＬＯＰの４クロック相当時間前に電荷充電が行われていたサンプルタップにおける読み出しスイッチ１０３４がＯＮとなる（スイッチ１０３４ａ〜ｅに対して制御信号Ｄｎ０〜Ｄｎ４が、印加される。）ことによって、４サンプル前に電荷充電された電荷サンプリング用コンデンサにおけるサンプル値、すなわち充電された電荷量に比例した電圧が順次読み出される。そして、電圧が読み出された直後のタイミングで、リセットスイッチ１０３５がＯＮとなり、充電されていた電荷がリセットされる。
こうして逆相サンプリングミキサ部１０３の５組のサンプリングタップは、一の逆相サンプリングタップに積分された逆相アナログＲＦ電流信号が放出される期間と、その一の逆相サンプリングタップ以外の逆相サンプリングタップに逆相アナログＲＦ電流信号が積分される期間とが同期（図７では、ＬＯＰの半周期ずれた状態で同期）し、且つ、逆相サンプリングミキサ部１０３の５組のサンプリングタップの放出期間と、上記正相サンプリングミキサ部１０２の２個のサンプリングタップの放出期間とが同期（図７では、同じタイミング）するように、正相サンプリングミキサ部１０２から放出される正相アナログＲＦ電流信号が積分された積分期間よりも前に積分された逆相アナログＲＦ電流信号を放出することができる。 なお、ここでは、一の逆相サンプリングタップに積分された逆相アナログＲＦ電流信号が放出される期間と、その一の逆相サンプリングタップ以外の１つの逆相サンプリングタップに逆相アナログＲＦ電流信号が積分される期間とは、ＬＯＰの半周期ずれた状態で同期しているが、一部又は全部が重なっていてもよい。
合成出力部１０４では、上記のような制御動作により、正相側と逆相側とで４サンプルの遅延時間差を有する状態で読み出された電圧が、それぞれ電圧電流変換部１０４１及び１０４２において再び電流に変換され、ヒストリコンデンサ１０４３において過去に充電された電荷に加えて合成される。逆相側のサンプル電流は合成時に正相とは逆の符号で合成されることになる。この合成は制御信号ＤＰ０及びＤＰ１に基づいて行われるため、サンプリング周波数はデシメーションされることはなく、ローカル周波数と変わらない。このため、後段においてもローカル周波数と同じサンプリング周波数で離散時間アナログ信号を読み出すことが可能である。
以上のようなサンプリングと合成の動作を伝達関数で表すと（１）式のようになり、３次ＦＩＲ特性と等価なフィルタ効果が得られる。
Figure 2008108090
図８は、離散時間ダイレクトサンプリング回路１３によって（１）式で表される伝達関数のフィルタ特性を示す。横軸は、ローカル周波数を１で正規化した場合におけるローカル周波数からの離調周波数を表している。なお、図８では最大利得を０ｄＢで正規化している。また、（１）式及び図８では、入力電流をローカル信号の半周期にわたって積分することにより得られるＳＩＮＣ関数状のローパスフィルタ特性は加味されていない。
以上のように本発明の実施の形態の構成及び動作によれば、入力されるアナログＲＦ受信信号をローカル周波数でサンプリングして高次ＦＩＲ特性を有するフィルタ処理を施した上で、サンプリングレートを低下させることなく出力することが可能となり、より狭通過帯域で急峻な減衰特性をもつフィルタ特性を実現可能となる。
なお、本実施の形態では、逆相遅延サンプリングミキサ部において５サンプル分の電荷サンプルを保持しておけるような構成により、３次ＦＩＲと等価なフィルタ特性が得られる例を示したが、本発明はこの構成に限定されるものではない。例えば、逆相遅延サンプリングミキサ部におけるサンプリングタップの数をＮ個（Ｎは自然数）にすることにより、（Ｎ−２）次のＦＩＲ特性に拡張した設計が可能である。
また、本実施の形態では、デシメーションされることなく、ローカル周波数と同じサンプリングレートで離散時間アナログ信号を出力する場合の構成と動作例を開示したが、本発明はこれに限定されるものではなく、読み出しのタイミングをローカル周波数のレートに比べて間引くことにより、サンプリングレートを下げて出力するような構成及び動作としてもよい。
また、本発明の実施の形態では、正相サンプリングミキサ部１０２における電荷サンプリング用コンデンサ１０２２ａ、１０２２ｂと、逆相サンプリングミキサ部１０３における電荷サンプリング用コンデンサ１０３２ａ〜１０３３ｅの容量値を全て同じとし、電圧電流変換部１０４１と１０４２の電圧電流変換比ｇｍ１とｇｍ２も互いに等しいこととしたが、本発明はこれに限定されるものではない。重要なのは、ある信号入力振幅に対して、正相側と逆相側とで、電荷サンプリング用コンデンサに電荷充電され、電圧電流変換部で再び読み出された電圧が電流に変換されてヒストリコンデンサ１０４３に供給される電荷の量が同じになるよう構成されることである。すわなち、ある信号入力振幅に対して、ヒストリコンデンサにおいて正相側から供給される電荷量と、逆相側へ取り出される電荷量が等しい状態になることである。したがって、正相側におけるコンデンサ容量値ＣＳＰと電圧電流変換比ｇｍ１の比と、逆相側におけるコンデンサ容量値ＣＮＰと電圧電流変換比ｇｍ２の比が等しくなるように構成されていればよい。
さらには、製造時における素子の特性のバラツキの影響を考慮し、電荷サンプリング用コンデンサ１０２２、１０３２の容量値や、電圧電流変換部１０４１、１０４２のｇｍ値のいずれかを可変制御できるような構成としておき、可変制御による調整によってバラツキの影響を吸収するような構成としてもよい。また、実装した回路におけるスイッチやトランジスタの特性が理想的ではなく、有限のインピーダンスや寄生容量を有しているような場合、保持した電荷がこれらの影響によりリークすることが予想される。このような場合には、より保持時間が長い逆相側における電荷サンプリング用ミキサにおける電荷のリーク量が大きくなることが予想されるため、このリーク量を見込んで、逆相側における電圧電流変換部１０４２の電圧電流変換比を大きめに設定するような構成としてもよい。
また、本発明の実施の形態において図６で示した構成では、説明の簡単化のため、後段への信号出力が単相である場合を仮定した構成を示したが、本発明はこの構成に限定されるものではない。例えば、図１で示すような差動入力、差動出力の構成に基づいて図６の構成を変更することによって、出力を差動化することも可能である。また、図６で示した構成では、アナログＲＦ入力に対して差動で電圧電流変換した信号を用いることとしたが、本発明はこれに限定されるものではなく、例えば単相の電圧電流変換部を用いても構成可能である。この場合、図９で示すように、単相電圧電流変換部１０１２の出力を正相サンプリングミキサ１０２と逆相遅延サンプリングミキサ１０３の双方へ出力し、正相サンプリングミキサ１０２では、正相ローカル信号ＬＯＰによってサンプリングし、逆相遅延サンプリングミキサ１０３では、逆相ローカル信号ＬＯＮによってサンプリングするよう構成すればよい。この場合のタイミングチャートは図１０のようになる。
さらには、図９で示した構成に対し、正相サンプリングミキサ１０２と逆相遅延サンプリングミキサ１０３の各々と同様の構成をもう一系統ずつ並列に設けてもよい（図１１参照）。すなわち、正相サンプリングミキサ１０２と同様の系統１１３に対しては逆相ローカル信号ＬＯＮを供給して逆相サンプリング系統とし、逆相遅延サンプリングミキサ１０３と同様の系統１１２に対しては正相ローカル信号ＬＯＰを供給して正相遅延サンプリング系統とし、これら２系統１１２、１１３の出力を合成する第２の合成出力部１１４を設けることにより、合成出力部１０４と合成出力１１４から差動関係となる信号を出力するように構成することも可能である。
また、図７に示したタイムチャートにおいて、同様のタイミングで示されている制御信号については、共通の制御信号を分岐して供給することとしてもよいことは言うまでもない。また、正相ローカル信号を制御信号生成部１０５で生成する構成で説明したが、本発明はこれに限定されるものではなく、ローカル周波数発振部１４から供給される信号を直接ミキサスイッチへ供給するような構成としてもよい。
また、本発明の実施の形態では、合成出力部１０４の構成例として、図６で示したように、電圧電流変換部１０４１、１０４２によって電荷サンプリング用コンデンサに蓄積された電荷量に比例した電圧を所定の時間にわたって電流に変換してヒストリコンデンサ１０４３に充電する構成を示したが、本発明はこれに限定されるものでない。例えば、電圧電流変換部１０４１、１０４２の代わりにエミッタフォロワ等のバッファ構成により電圧として読み出した上で、ヒストリコンデンサの代わりに電圧加算器を設けて電圧において合成を行い、さらにアナログ・デジタル変換部によってデジタル量子化し、デジタル化されたデータに対して、１サンプル前のデータとの加算処理を行う構成としてもよい。
その他、本実施の形態と特徴がほぼ等価な動作をするものであれば、構成と制御内容が当業者の考えうる範囲内で異なるものであってもよいことは言うまでもない。例えば、制御信号によってスイッチがＯＮになる時間長を適宜短くもしくは長くしても良いし、電荷サンプル用コンデンサとスイッチによるサンプル用タップの数を余分に設ける構成とし、各制御信号間に時間的なマージンを設けるような構成に変えても、本発明の本質に影響を与えるものではない。また、正相側と逆相側におけるサンプリングタップ数の関係を逆にしても、本質的な効果は変わらない。
（実施の形態２）
本実施の形態では、実施の形態１において示した離散時間アナログ処理回路の構成をもとに、さらに複数の異なる電圧電流変換比の電圧電流変換部、ミキサスイッチ、コンデンサ等を設けることによって、フィルタ特性を表す伝達関数におけるタップ係数の重み付けを実現する場合の実施の形態と、出力のサンプリングレートをローカル信号周波数に対し
てデシメート（間引き）して出力する場合の構成と動作、及び実現されるフィルタ特性の例を説明する。
図１２は、本実施の形態の説明に用いるダイレクトサンプリング回路２００の構成を示す図である。ダイレクトサンプリング回路２００は、図６で示したダイレクトサンプリング回路１３に対し、異なる電圧電流変換比となる２つの差動電圧電流変換部２０１１、２０２２を具備する。ダイレクトサンプリング回路２００は、それぞれの差動電圧電流変換部（２０１１、２０２２）の出力をサンプリングするためのミキサスイッチ２０２１、２０２２、２０３１、２０３２をさらに具備する。ダイレクトサンプリング回路２００は、正相側の系統のミキサスイッチ２０２１，２０２２の出力段に、サンプリングタップを４つずつ具備し、また、逆送側のミキサスイッチ２０３１，２０３２の出力段に、サンプリングタップを８個ずつさらに具備する。各サンプリングタップは、電荷サンプリング用コンデンサとサンプリングスイッチと読み出しスイッチとにより構成される。ダイレクトサンプリング回路２００は、これらのサンプリングタップに対応した制御信号を生成する制御信号生成部２０１をさらに具備する。図１２におけるその他の構成要素については、図６で同一の番号を付したものと同様の構成及び動作をするものであり、これらについての説明は割愛する。
差動電圧電流変換部２０１１、２０１２はそれぞれ、入力されるアナログＲＦ信号を、所定の電圧電流変換比で差動電流に変換して出力する。ここでは、差動電圧電流変換部２０１２のトランスコンダクタンス値（ｇｍ値）が差動電圧電流変換部２０１１のそれに対して３倍となっている。すなわち、差動電圧電流変換部２０１１のトランスコンダクタンス値はｇｍ０であり、差動電圧電流変換部２０１２のトランスコンダクタンス値は３ｇｍ０である。正相ミキサスイッチ２０２１、２０２２は、ローカル信号によってスイッチングし、ＯＮしているときに差動電圧電流変換部２０１１、２０１２から出力される正相アナログＲＦ電流信号をそれぞれ通過させる。逆相ミキサスイッチ２０３１、２０３２は、ローカル信号によってスイッチングし、ＯＮしているときに差動電圧電流変換部２０１１、２０１２から出力される逆相アナログＲＦ電流信号をそれぞれ通過させる。
正相サンプリングミキサ部２０２における計８個のサンプリングタップにおける電荷サンプリング用コンデンサ２０２３ａ〜２０２３ｈの容量値は全てＣＳＰであり、逆相遅延サンプリングミキサ部２０３における計１６個のサンプリングタップにおける電荷サンプリング用コンデンサ２０３３ａ〜２０３３ｐの容量値は全てＣＳＮである。
正相側の各サンプリングタップにおけるサンプリングスイッチと読み出し用スイッチに対して接続される制御線にはそれぞれＳＰ０〜ＳＰ３、ＤＰ０〜ＤＰ１なる符号を付してあり、符号が同じスイッチには同一の制御信号が供給される。逆相側の各サンプリングタップにおけるサンプリングスイッチと読み出し用スイッチに対して接続される制御線にはそれぞれＳＮ０〜ＳＮ７、ＤＮ０〜ＤＮ３なる符号を付してあり、符号が同じスイッチには同一の制御信号が供給される。
図１２は、本実施の形態において制御信号生成部２０１から出力される各々の制御信号のタイミングチャートである。詳細については回路動作の説明とともに後述する。
なおここでは、正相サンプリングミキサ部２０２における電荷サンプリング用コンデンサの容量値ＣＳＰと逆相遅延サンプリング２０３における電荷サンプリング用コンデンサの容量値ＣＳＮは同じ値であり、電圧電流変換部１０４１と１０４２の電圧電流変換比ｇｍ１とｇｍ２も互いに等しい。
なお、本実施の形態では一例として、複数の電荷サンプリング用コンデンサから信号が
読み出されて最終的にヒストリコンデンサに充電される段階でのサンプリングレートが、ローカル周波数に対して１／２にデシメーションされる場合を想定した構成及び制御内容となっている。
以上のように構成された離散時間ダイレクトサンプリング回路２００の動作について、以下で説明する。
受信し増幅されたアナログＲＦ信号は、２つの差動電圧電流変換部２０１１、２０１２においてそれぞれ異なる電圧電流変換比ｇｍ０、３ｇｍ０によって差動の電流信号に変換される。この変換により、正相アナログＲＦ電流信号２５１、２５２と逆相アナログＲＦ電流信号２５３、２５４が得られる。正相アナログＲＦ電流信号２５１、２５２は、それぞれ正相サンプリングミキサ部２０２におけるミキサスイッチ２０２１、２０２２において、ローカル信号のタイミングに従ってサンプリングされる。サンプルされた電荷は、４相に分かれて供給される制御信号ＳＰ０〜ＳＰ３によって、導通された２つの電荷サンプリング用コンデンサからなるペア毎に、順次タイミングをずらしながら充電される。すなわち、実際上、上記した電荷サンプリング用コンデンサからなるペアを含む２つのサンプリングタップで、１つの正相サンプリングタップを構成している。この正相サンプリングタップに含まれる２つの読み出し用スイッチ２０２５（例えば、２０２５ａ、ｂ）は、互いにＯＮする期間が異なっている。また、第１の正相サンプリングタップに含まれる読み出し用スイッチ２０２５（例えば、２０２５ａ）は、第２の正相サンプリングタップに含まれる読み出し用スイッチ２０２５（例えば、２０２５ｆ）と同じ期間にＯＮする。
一方、逆相アナログＲＦ電流信号２５３、２５４は、逆相遅延サンプリングミキサ部２０２におけるミキサスイッチ２０３１、２０３２において、ローカル信号のタイミングに従って電流がサンプリングされる。サンプルされた電荷は、８相に分かれて供給される制御信号ＳＮ０〜ＳＮ７によって、導通された２つずつの電荷サンプリング用コンデンサからなるペア毎に、順次タイミングをずらしながら充電される。すなわち、実際上、上記した電荷サンプリング用コンデンサからなるペアを含む２つのサンプリングタップで、１つの逆相サンプリングタップを構成している。この逆相サンプリングタップに含まれる２つの読み出し用スイッチ２０３５（例えば、２０３５ａ、ｂ）は、互いにＯＮする期間が異なっている。また、第１の正相サンプリングタップに含まれる読み出し用スイッチ２０３５（例えば、２０３５ａ）は、第２の正相サンプリングタップに含まれる読み出し用スイッチ２０３５（例えば、２０３５p）と同じ期間にＯＮする。
このようにして各電荷サンプリング用コンデンサに電荷が充電されることにより、正相側では過去４サンプル分、逆相側では過去８サンプル分の信号値に相当する電荷が蓄積されたことになる。また、それぞれのサンプルタイミングにおいて、互いに電荷量が１：３の比で異なる２種類の電荷信号が得られることになる。
一方、読み出しスイッチ２０２５、２０３５側では、上記のようにして蓄積された過去のサンプルタイミングでサンプルされた信号値のうち、図１２で示されているＤＰ０〜ＤＰ３、ＤＮ０〜ＤＮ３の８種類の制御信号に従って、ローカル信号周波数での２サンプルに一度のタイミングで、所定のコンデンサに蓄積されている電荷信号が複数選択的に読み出されて合成される。例えば、正相側でＤＰ０がＨｉｇｈになるタイミングでは、電荷サンプリング用コンデンサ２０２３ａ、２０２３ｈ、２０２３ｆ、２０２３ｃに充電された電荷信号が共有状態で合成される。これらはそれぞれ、最新のサンプルタイミング、１サンプル前、２サンプル前、３サンプル前のタイミングにおける電荷が蓄積されている。また、このうち、２０２３ｆと２０２３ｈでは、３倍の電荷量が蓄積されているため、他のサンプル値に比べて３倍の重み付けがなされた状態で合成されるのと等価の効果が得られる。同様にして、逆相側でＤＮ０がＨｉｇｈになるタイミングでは、電荷サンプリング用
コンデンサ２０３３ｉ、２０３３ｈ、２０３３ｆ、２０３３ｃに充電された電荷信号が共有状態で合成される。これはそれぞれ、４サンプル前、５サンプル前、６サンプル前、７サンプル前のタイミングにおける電荷が蓄積されている。また、このうち２０３３ｈ、２０３３ｆでは、３倍の電荷量が蓄積されているため、他のサンプル値に比べて３倍の重み付けがなされた状態で合成されるのと等価の効果が得られる。上記の制御動作によって複数の電荷サンプリング用コンデンサから選択的に読み出された電荷が共有状態となり平衡状態になった時の電圧値が後段の電圧電流変換部１０４１、１０４４に供給されることになる。
このような動作をｚ関数で表現すると、（２）式のように表すことができ、等価的に１次ＦＩＲの２段接続と３次ＦＩＲの縦列接続と等価な特性が得られる。
図１３は、離散時間ダイレクトサンプリング回路２００によって（２）式で表される伝達関数のフィルタ特性である。横軸は、ローカル周波数からの離調周波数をローカル周波数で正規化して表している。
Figure 2008108090
なお、（２）式では実回路における利得の項は厳密には記載していない。また、図１４における縦軸の利得値は最大利得を０ｄＢで正規化している。
以上のように本実施の形態では、実施の形態１による構成に加えて、異なる電圧電流変換比の差動電圧電流変換部を複数設け、各々で生成されたアナログＲＦ電流を別の電荷サンプリング用コンデンサに蓄積しておき、読み出し時に複数の電荷サンプリング用コンデンサのうちから過去の所定のタイミングの電荷信号を選択的に接続して電荷共有による合成を行う構成としている。このように構成することより、より高次かつ複雑なフィルタ伝達関数を実現可能となり、より狭帯域でかつ急遮断特性を有するフィルタ特性の実現が可能となる。また、従来の電荷積分型の構成では、タップ係数の重み付けのために、例えば４分解能の重み付けが必要であったフィルタ特性が、等価的に２分解能の重み付けで実現可能となり、回路規模の削減が可能となる。
なお、上記説明では、ダイレクトサンプリング回路２００において、互いに電圧電流変換比の異なる差動電圧電流変換部２０１１及び差動電圧電流変換部２０１２の差動出力を正相ミキサスイッチ２０２１、２０２２及び逆相ミキサスイッチ２０３１、２０３２が同位相でサンプリングすることにより、２種類の正相アナログＲＦ電流信号及び２種類の逆相アナログＲＦ電流信号を形成している。しかしながら、本発明はこれに限定されるものではなく、単相の電圧電流変換部を用いてもよい。すなわち、第１の単相電圧電流変換部の出力を正相ミキサスイッチ２０２１及び逆相ミキサスイッチ２０３１に入力し、第１の単相電圧電流変換部と電圧電流変換比の異なる第２の単相電圧電流変換部の出力を正相ミキサスイッチ２０２２及び逆相ミキサスイッチ２０３２に入力し、正相ミキサスイッチ２０２１、２０２２と逆相ミキサスイッチ２０３１、２０３２とが互いに逆位相で入力信号をサンプリングすることによっても、２種類の正相アナログＲＦ電流信号及び２種類の逆相アナログＲＦ電流信号を形成することができる。
なお、本実施の形態と特徴がほぼ等価な動作をするものであれば、構成と制御内容が当
業者の考えうる範囲内で異なるものであってもよいことは言うまでもない。例えば、本実施の形態では、サンプリングタップからの読み出し頻度をローカル周波数の２サンプルに一度としてデシメーションを行う構成としたが、本発明はこれに限定されるものではなく、後段のヒストリコンデンサに蓄積された電荷信号を、さらに後段で読み出す段において、読み出しをさらに低いレートで行うことにおり、より大きなデシメーションを行うことも可能である。
（実施の形態３）
本実施の形態では、実施の形態２において示した離散時間アナログ処理回路２００で実現されるフィルタ伝達特性を実現可能な別の構成例を説明する。
図１５は、本実施の形態の説明に用いるダイレクトサンプリング回路３００の構成を示す図である。ダイレクトサンプリング回路３００は、図１２で示したダイレクトサンプリング回路２００がアナログＲＦ信号入力に対して差動電圧電流変換部を２つ具備しているのに対し、アナログＲＦ信号入力に対して差動電圧電流変換部を１つ具備する。さらに、ダイレクトサンプリング回路３００は、正相側と逆相側にミキサスイッチをそれぞれ１つずつ具備する。そして、正相側のミキサスイッチ出力は、正相サンプリングミキサ部における全てのサンプリングタップへ供給され、逆相側のミキサスイッチ出力は、逆相遅延サンプリングミキサ部におけるすべてのサンプリングタップへ供給される。ここでは、正相サンプリングミキサ部は８個のサンプリングタップを具備し、そのうち半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値は、残り半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値の３倍である。同様に、逆相遅延サンプリングミキサ部は、１６個のサンプリングタップを具備し、そのうち半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値は、残り半分のサンプリングタップに含まれる電荷サンプリング用コンデンサの容量値の３倍である。図１５におけるその他の構成要素については実施の形態２及び図１２と同様の構成及び動作をするものであり、これらについての説明は割愛する。
以上のように構成された離散時間ダイレクトサンプリング回路３００に対し、実施の形態２において図１３で示したタイミングチャートに基づいて各制御信号を生成して各部の動作を制御することにより、各サンプリングタップでは、実施の形態２における図１２の場合と同様な電荷量の蓄積及び読み出しを行うことができ、結果として図１４と同様のフィルタ伝達特性を実現することが可能となる。
受信し増幅されたアナログＲＦ信号は、差動電圧電流変換部３０１１において電圧電流変換比ｇｍ０によって差動の電流信号に変換され、正相アナログＲＦ電流信号３５１と逆相アナログＲＦ電流信号３５２が出力される。正相アナログＲＦ電流信号３５１は、正相サンプリングミキサ部におけるミキサスイッチ３０２１において、ローカル信号のタイミングに従って電流がサンプリングされ、４相に分かれて供給される制御信号ＳＰ０〜ＳＰ３によって導通された２つずつの電荷サンプリング用コンデンサの組の単位で順次ローテーションされながら電荷が充電される。この時、一方のコンデンサ（例えば３０２３ａ）に対してもう一方のコンデンサ（例えば３０２３ｂ）の容量値が３倍の関係になっているため、コンデンサ３０２３ｂにはコンデンサ３０２３ａに対して３倍の電荷が充電される。一方、逆相アナログＲＦ電流信号３５２は、逆相遅延サンプリングミキサ部におけるミキサスイッチ３０３１において、ローカル信号のタイミングに従って電流がサンプリングされ、８相に分かれて供給される制御信号ＳＮ０〜ＳＮ７によって導通された２つずつの電荷サンプリング用コンデンサの組の単位で順次ローテーションされながら電荷が充電される。ここでもやはり、一方のコンデンサはもう一方のコンデンサに対して容量値が３倍の関係になっているため、３倍の電荷が充電される。
以上のように本実施の形態の構成及び動作によれば、実施の形態２とは別の構成によって高次かつ複雑なフィルタ伝達関数を実現可能となり、狭帯域でかつ急遮断特性を有するフィルタ特性の実現が可能となる。さらに図１５に示す構成によれば、図１２に示した構成に比べ、タップ係数の値を電圧電流変換比の相対比ではなく、コンデンサ容量の相対比で設定することができるため、半導体回路で構成する場合に、より高精度なタップ係数の設定が可能となる。また、差動電圧電流変換部の個数を増やす必要がないため、回路規模の削減に効果が期待できる。
（他の実施の形態）
以上、実施の形態１から３までで示した構成では、本発明に基づいてあるフィルタ伝達特性を実現のための回路構成例を示したにすぎず、サンプリングタップの数に基づくフィルタの次数や、異なる電圧電流変換比の差動電圧電流変換部や異なる容量値のコンデンサを複数設けることに基づくタップ係数の分解能などはこれらに限定されるものではなく、所望の性能仕様にも基づいて最適な特性が得られるような構成をとってもよいことは言うまでもない。
さらには、本発明によるフィルタ構成を、例えば図１６に示すような構成で縦列接続し、より高度なフィルタ伝達特性を実現することも可能である。図１６において、正相サンプリング部４０３は、図５及び図６で例示した正相サンプリングミキサ部１０２においてローカル信号により制御されるミキサスイッチ１０２１を省くことにより構成され、逆相遅延サンプリング部４０４は、図５及び図６で例示した逆相サンプリングミキサ部１０３においてローカル信号により制御されるミキサスイッチ１０３１を省くことにより構成される。このようにして異なる特性を有するフィルタを縦列接続し、さらに後段でＩＩＲ型のフィルタを縦列接続し、図１７で示すような構成とすれば、図１８に示すようなフィルタ特性を実現することも可能である。
なお、図１７に示した構成において、最後段のＩＩＲ型のフィルタは離散時間アナログ処理回路で構成してもよいし、Ａ／Ｄ変換器当によりデジタル値に量子化した後にデジタルフィルタにより構成してもよい。
２００７年３月６日出願の特願２００７−０５６４０９の日本出願に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。
本発明に係る離散時間ダイレクトサンプリング回路及び離散時間ダイレクトサンプリング回路を有する受信機は、無線通信装置における受信部の高周波信号処理回路に有用であり、信号の周波数変換とフィルタ処理を行う場合に適用して好適である。
従来の離散時間ダイレクトサンプリング回路の構成の一例を示す図 従来の離散時間ダイレクトサンプリング回路における制御信号のタイミングチャートの一例を示す図 従来の離散時間ダイレクトサンプリング回路により実現されるフィルタ特性の例を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング受信機の構成を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の機能ブロック構成を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の実施の形態１における制御信号のタイミングチャートの一例を示す図 本発明の実施の形態１により実現されるフィルタ特性の例を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の実施の形態１における制御信号のタイミングチャートの一例を示す図 本発明の実施の形態１における離散時間ダイレクトサンプリング回路の他の回路構成例を示す図 本発明の実施の形態２における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の実施の形態２における制御信号のタイミングチャートの一例を示す図 本発明の実施の形態３により実現されるフィルタ特性の例を示す図 本発明の実施の形態３における離散時間ダイレクトサンプリング回路の回路構成例を示す図 本発明の他の実施の形態におけるフィルタブロックの縦列接続例の機能ブロック構成を示す図 本発明の他の実施の形態におけるフィルタブロックの縦列接続による設計例を示す図 本発明の他の実施の形態におけるフィルタブロックの縦列接続による設計例のフィルタ特性を示す図

Claims (21)

  1. アナログＲＦ信号入力を所定の第１の電圧電流変換比で差動のアナログＲＦ電流信号に変換する第１の差動電圧電流変換部と、
    前記第１の差動電圧電流変換部から出力される正相アナログＲＦ電流信号をローカル信号に基づく第１のサンプリング信号でサンプリングした信号を、前記ローカル信号に基づく第１の読み出し制御信号によるタイミングで出力する正相サンプリングミキサと、
    前記第１の差動電圧電流変換部から出力される逆相アナログＲＦ電流信号を前記ローカル信号に基づく第２のサンプリング信号でサンプリングした信号を、前記第１の読み出し制御信号によるタイミングに比べて所定のサンプル時間遅延させた第２の読み出し制御信号によるタイミングで出力する逆相遅延サンプリングミキサと、
    前記正相サンプリングミキサから読み出されたサンプリング値と前記逆相遅延サンプリングミキサから読み出されたサンプリング値とを合成して出力する合成出力部と、
    を有する離散時間ダイレクトサンプリング回路。
  2. 前記正相サンプリングミキサは、
    前記正相アナログＲＦ電流信号を前記ローカル信号に基づいて導通させる第１のミキサスイッチと、
    前記第１のミキサスイッチにより導通される電流信号を前記ローカル信号に基づく第１のサンプリング制御信号を基に充電した電荷を、前記第１の読み出し制御信号を基に出力する複数の第１のサンプリングタップと、
    前記ローカル信号に基づくリセット制御信号を基に前記第１のサンプリングタップに充電されている電荷をリセットする第１のリセットスイッチと、を有し、
    前記逆相遅延サンプリングミキサは、
    前記逆相アナログＲＦ電流信号を前記ローカル信号に基づいて導通させる第２のミキサスイッチと、
    前記第２のミキサスイッチにより導通される電流信号を前記ローカル信号に基づく第２のサンプリング制御信号を基に充電した電荷を、前記第２の読み出し制御信号を基に出力する複数の第２のサンプリングタップと、
    前記リセット制御信号に基づいて前記第２のサンプリングタップに充電されている電荷をリセットする第２のリセットスイッチと、を有し、
    前記複数の第１のサンプリングタップにおける第１のサンプリング制御信号は、互いに異なるサンプルタイミングを有する制御信号であり、
    前記複数の第１のサンプリングタップにおける第１の読み出し制御信号は、互いに異なるサンプルタイミングを有する信号であり、
    前記複数の第２のサンプリングタップにおける複数の第２のサンプリング制御信号は、互いに異なるサンプルタイミングを有する信号であり、
    前記複数の第２のサンプリングタップにおける第２の読み出し制御信号は、互いに異なるサンプルタイミングを有する信号である、
    請求項１に記載の離散時間ダイレクトサンプリング回路。
  3. 前記第１、第２のサンプリングタップは、
    入力端と、
    出力端と、
    所定の容量値で電荷の充放電をする電荷サンプリング用コンデンサと、
    前記第１のサンプリング制御信号及び前記第２のサンプリング制御信号に基づいて、前記入力端と前記電荷サンプリング用コンデンサとの接続を制御するサンプリングスイッチと、
    前記第１の読み出し制御信号及び前記第２の読み出し制御信号に基づいて、前記電荷サンプリング用コンデンサと前記出力端との接続を制御する読み出し用スイッチと、
    を有する請求項２に記載の離散時間ダイレクトサンプリング回路。
  4. 前記第２のサンプリングタップの数が、前記第１のサンプリングタップの数よりも多い請求項２に記載の離散時間ダイレクトサンプリング回路。
  5. 前記合成出力部は、
    前記正相サンプリングミキサからのサンプリング値を所定の第２の電圧電流変換比で電流に変換して出力する第１の電圧電流変換部と、
    前記逆相遅延サンプリングミキサからのサンプリング値を所定の第３の電圧電流変換比で電流に変換して出力する第２の電圧電流変換部と、
    前記第１の電圧電流変換部と前記第２の電圧電流変換部から出力される電流を、所定サンプルタイミングで蓄積される電荷と合成するヒストリコンデンサと、
    を有する請求項１に記載の離散時間ダイレクトサンプリング回路。
  6. 前記合成出力部は、
    前記正相サンプリングミキサからの信号電圧をバッファリングする第１のバッファと、
    前記逆相遅延サンプリングミキサからの信号電圧をバッファリングする第２のバッファと、
    前記第１のバッファと第２のバッファとから出力される信号電圧を加算した電圧を出力する電圧加算部と、
    前記加算された電圧を所定のサンプリング周波数でデジタル値に量子化するアナログ・デジタル変換部と、
    前記デジタル値に変換された加算電圧と、所定サンプルタイミングの加算電圧とを加算する再帰加算部と、
    を有する請求項１に記載の離散時間ダイレクトサンプリング回路。
  7. 前記第１、第２の読み出し制御信号により定まる出力サンプリング周波数は、前記ローカル信号の周波数と同じである請求項１に記載の離散時間ダイレクトサンプリング回路。
  8. 前記第１、第２の読み出し制御信号により定まる出力サンプリング周波数は、前記ローカル信号の周波数の１／Ｎ（Ｎは１以上の整数）である請求項１に記載の離散時間ダイレクトサンプリング回路。
  9. 前記正相サンプリングミキサにおいて、前記第１のサンプリング信号に基づき、入力電流信号をサンプリングする、複数のサンプリングタップを設け、
    前記第１のサンプリング信号は、前記複数のサンプリングタップ間でそれぞれ異なるサンプリング信号であり、
    前記第１の読み出し制御信号は、所定の出力サンプリング周波数に基づくタイミングで、前記複数のサンプリングタップの中で、互いに１サンプルタイミングずつずれたタイミングの電荷サンプルを複数選択して読み出す信号であり、
    前記逆相遅延サンプリングミキサにおいて、前記第２のサンプリング信号に基づき、入力電流信号をサンプリングする、複数のサンプリングタップを設け、
    前記第２のサンプリング信号は、前記複数のサンプリングタップ間でそれぞれ異なるサンプリング信号であり、
    前記第２の読み出し制御信号は、所定の出力サンプリング周波数に基づくタイミングで、前記複数のサンプリングタップの中で、互いに１サンプルタイミングずつずれたタイミングの電荷サンプルを複数選択して読み出す信号である請求項１に記載の離散時間ダイレクトサンプリング回路。
  10. 前記第１の電圧電流変換比と異なる第４の電圧電流変換比で、前記アナログＲＦ信号入力を差動のアナログＲＦ電流信号に変換する第２の差動電圧電流変換部を有し、
    前記正相サンプリングミキサは、
    前記第１の差動電圧電流変換部の正相アナログ電流出力を、前記ローカル信号に基づいて導通して出力する第３のミキサスイッチと、
    前記第２の差動電圧電流変換部の正相アナログ電流出力を、前記ローカル信号に基づいて導通して出力する第４のミキサスイッチと、
    前記第３及び第４のミキサスイッチの出力の各々に複数の並列接続されたサンプリングタップと、を有し、
    前記逆相遅延サンプリングミキサは、
    前記第１の差動電圧電流変換部の逆相アナログ電流出力を、前記ローカル信号に基づいて導通して出力する第５のミキサスイッチと、
    前記第２の差動電圧電流変換部の逆相アナログ電流出力を、前記ローカル信号に基づいて導通して出力する第６のミキサスイッチと、
    前記第５及び第６のミキサスイッチの出力の各々に複数の並列接続されたサンプリングタップと、を有する
    請求項９に記載の離散時間ダイレクトサンプリング回路。
  11. 前記複数のサンプリングタップの中で、所定数のサンプリングタップが有する電荷サンプリング用コンデンサの容量値と、前記所定数のサンプリングタップ以外のサンプリングタップが有する電荷サンプリング用コンデンサの容量値との比を、所定の相対比に設定する、
    請求項９に記載の離散時間ダイレクトサンプリング回路。
  12. 前記第１の差動電圧電流変換部の代わりに、アナログＲＦ信号入力を所定の第５の電圧電流変換比で単相のアナログＲＦ電流信号に変換する第３の電圧電流変換部を有し、
    前記逆相遅延サンプリングミキサへ供給するローカル信号は、前記正相サンプリングミキサへ供給するローカル信号に対して位相が反転したローカル信号である請求項１に記載の離散時間ダイレクトサンプリング回路。
  13. 前記ローカル信号に対して位相が反転した関係にある逆相ローカル信号を供給し、
    前記アナログＲＦ信号入力に対して逆相ローカル信号のサンプルタイミングで正相での離散時間サンプリング処理と同様の処理により逆相側の出力を得る逆相サンプリング処理系統を有し、差動の離散時間アナログ信号を出力する請求項１に記載の離散時間ダイレクトサンプリング回路。
  14. ＲＦ信号から正相ＲＦ信号及び逆相ＲＦ信号を形成する信号形成手段と、
    前記正相ＲＦ信号をサンプリングする正相サンプリングミキサと、
    前記逆相ＲＦ信号をサンプリングする逆相サンプリングミキサと、
    前記正相サンプリングミキサから放出されるサンプル信号と前記サンプリングミキサから放出されるサンプル信号を合成し、合成信号を出力する合成出力部と、
    を具備し、
    前記正相サンプリングミキサは、前記信号形成手段とローカル周波数の１／Ｎの周波数で順次接続されることにより互いに異なる区間の前記正相ＲＦ信号を積分するＮ個の正相サンプリングタップを有し、
    前記Ｎ個の正相サンプリングタップは、一の正相サンプリングタップに積分された正相ＲＦ信号が放出される期間と、前記一の正相サンプリングタップ以外の正相サンプリングタップに正相ＲＦ信号が積分される期間とが同期するように、前記積分された正相ＲＦ信号を放出し、
    前記逆相サンプリングミキサは、前記Ｎ個の正相サンプリングタップの積分期間と同期して前記信号形成手段と前記ローカル周波数の１／Ｍの周波数で順次接続されることにより互いに異なる区間の前記逆相ＲＦ信号を積分するＭ個の逆相サンプリングタップを有し、
    前記Ｍ個の逆相サンプリングタップは、一の逆相サンプリングタップに積分された逆相ＲＦ信号が放出される期間と、前記一の逆相サンプリングタップ以外の逆相サンプリングタップに逆相ＲＦ信号が積分される期間とが同期し、且つ、前記Ｎ個の正相サンプリングタップの放出期間と同期するように、前記正相サンプリングミキサから放出される正相ＲＦ信号が積分された積分期間よりも前に積分された前記逆相ＲＦ信号を放出する、
    離散時間ダイレクトサンプリング回路。
  15. 前記正相サンプリングタップ及び前記逆相サンプリングタップのそれぞれは、コンデンサと、前記信号形成手段と前記コンデンサとの接続状態を切り換える入力スイッチと、前記コンデンサと前記合成部との接続状態を切り換える出力スイッチとを具備する、
    請求項１４に記載の離散時間ダイレクトサンプリング回路。
  16. 前記信号形成手段は、第１の正相ＲＦ信号、当該第１の正相ＲＦ信号のＡ倍の振幅を有する第２の正相ＲＦ信号、第１の逆相ＲＦ信号、及び当該第１の逆相ＲＦ信号のＡ倍の振幅を有する第２の逆相ＲＦ信号を形成し、
    前記正相サンプリングタップは、前記信号形成手段に対して互いに並列に設けられ、容量値の同じ第１及び第２のコンデンサと、前記信号形成手段と前記第１及び第２のコンデンサとの接続状態を切り換える第１の入力スイッチと、前記第１のコンデンサと前記合成部との接続状態を切り換える第１の出力スイッチと、前記第２のコンデンサと前記合成部との接続状態を切り換える第２の出力スイッチとを具備し、
    前記第１のコンデンサには前記第１の正相ＲＦ信号が入力されると共に、前記第２のコンデンサには前記第２の正相ＲＦ信号が入力され、
    前記逆相サンプリングタップは、前記信号形成手段に対して互いに並列に設けられ、容量値の同じ第３及び第４のコンデンサと、前記信号形成手段と前記第３及び第４のコンデンサとの接続状態を切り換える第２の入力スイッチと、前記第３のコンデンサと前記合成部との接続状態を切り換える第３の出力スイッチと、前記第２のコンデンサと前記合成部との接続状態を切り換える第２の出力スイッチとを具備し、
    前記第３のコンデンサには前記第１の逆相ＲＦ信号が入力されると共に、前記第４のコンデンサには前記第２の逆相ＲＦ信号が入力され、
    同一正相サンプリングタップの第１及び第２の出力スイッチは互いに異なる放出期間でＯＮし、
    同一逆相サンプリングタップの第３及び第４の出力スイッチは互いに異なる放出期間でＯＮする、
    請求項１４に記載の離散時間ダイレクトサンプリング回路。
  17. 第１の正相サンプリングタップの第１の出力スイッチと第２の正相サンプリングタップの第２の出力スイッチとは同じ放出期間でＯＮし、
    前記第１の正相サンプリングタップの第２の出力スイッチと前記第２の正相サンプリングタップの第１の出力スイッチとは前記第１の正相サンプリングタップの第１の出力スイッチ及び前記第２の正相サンプリングタップの第２の出力スイッチがＯＮしている期間と異なる放出期間でＯＮし、
    第１の逆相サンプリングタップの第３の出力スイッチと第２の逆相サンプリングタップの第４の出力スイッチとは同じ放出期間でＯＮし、
    前記第１の逆相サンプリングタップの第４の出力スイッチと前記第２の逆相サンプリングタップの第３の出力スイッチとは前記第１の逆相サンプリングタップの第３の出力スイッチ及び前記第２の逆相サンプリングタップの第４の出力スイッチがＯＮしている期間と異なる放出期間でＯＮする、
    請求項１６に記載の離散時間ダイレクトサンプリング回路。
  18. 前記信号形成手段は、ＲＦ信号を第１の電圧電流変換比で前記第１の正相ＲＦ信号及び前記第１の逆相ＲＦ信号に変換する第１の差動電圧電流変換部と、
    前記第１の電圧電流変換比と異なる第２の電圧電流変換比で前記ＲＦ信号を前記第２の正相ＲＦ信号及び前記第２の逆相ＲＦ信号に変換する第２の差動電圧電流変換部と、
    前記第１の正相ＲＦ信号及び前記第２の正相ＲＦ信号をサンプリングする正相ミキサスイッチと、
    前記第１の逆相ＲＦ信号及び前記第２の逆相ＲＦ信号を前記正相ミキサスイッチと同位相でサンプリングする逆相ミキサスイッチと、を具備する、
    請求項１６に記載の離散時間ダイレクトサンプリング回路。
  19. 前記信号形成手段は、ＲＦ信号を第１の電圧電流変換比で第１の単相ＲＦ信号に変換する第１の電圧電流変換部と、
    前記第１の電圧電流変換比と異なる第２の電圧電流変換比で前記ＲＦ信号を第２の単相ＲＦ信号に変換する第２の電圧電流変換部と、
    前記第１の単相ＲＦ信号及び前記第２の単相ＲＦ信号をサンプリングすることにより前記第１の正相ＲＦ信号及び第２の正相ＲＦ信号を形成する正相ミキサスイッチと、
    前記第１の単相ＲＦ信号及び前記第２の単相ＲＦ信号を前記正相ミキサスイッチと逆位相でサンプリングすることにより前記第１の逆相ＲＦ信号及び前記第２の逆相ＲＦ信号を形成する逆相ミキサスイッチと、を具備する、
    請求項１６に記載の離散時間ダイレクトサンプリング回路。
  20. 前記正相サンプリングタップは、前記信号形成手段に対して互いに並列に設けられ、容量値の互いに異なる第１及び第２のコンデンサと、前記信号形成手段と前記第１及び第２のコンデンサとの接続状態を切り換える第１の入力スイッチと、前記第１のコンデンサと前記合成部との接続状態を切り換える第１の出力スイッチと、前記第２のコンデンサと前記合成部との接続状態を切り換える第２の出力スイッチとを具備し、
    前記逆相サンプリングタップは、前記信号形成手段に対して互いに並列に設けられ、容量値が互いに異なる第３及び第４のコンデンサと、前記信号形成手段と前記第３及び第４のコンデンサとの接続状態を切り換える第２の入力スイッチと、前記第３のコンデンサと前記合成部との接続状態を切り換える第３の出力スイッチと、前記第２のコンデンサと前記合成部との接続状態を切り換える第２の出力スイッチとを具備し、
    同一正相サンプリングタップの第１及び第２の出力スイッチは互いに異なる放出期間でＯＮし、
    同一逆相サンプリングタップの第３及び第４の出力スイッチは互いに異なる放出期間でＯＮする、
    請求項１４に記載の離散時間ダイレクトサンプリング回路。
  21. 請求項１に記載の離散時間ダイレクトサンプリング回路を有する離散時間ダイレクトサンプリング受信機。
JP2009502465A 2007-03-06 2008-03-03 離散時間ダイレクトサンプリング回路及び受信機 Expired - Fee Related JP5078988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009502465A JP5078988B2 (ja) 2007-03-06 2008-03-03 離散時間ダイレクトサンプリング回路及び受信機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007056409 2007-03-06
JP2007056409 2007-03-06
PCT/JP2008/000418 WO2008108090A1 (ja) 2007-03-06 2008-03-03 離散時間ダイレクトサンプリング回路及び受信機
JP2009502465A JP5078988B2 (ja) 2007-03-06 2008-03-03 離散時間ダイレクトサンプリング回路及び受信機

Publications (2)

Publication Number Publication Date
JPWO2008108090A1 true JPWO2008108090A1 (ja) 2010-06-10
JP5078988B2 JP5078988B2 (ja) 2012-11-21

Family

ID=39737987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502465A Expired - Fee Related JP5078988B2 (ja) 2007-03-06 2008-03-03 離散時間ダイレクトサンプリング回路及び受信機

Country Status (3)

Country Link
US (1) US8385874B2 (ja)
JP (1) JP5078988B2 (ja)
WO (1) WO2008108090A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182895B2 (ja) * 2007-03-29 2013-04-17 パナソニック株式会社 サンプリングミキサ、フィルタ装置および無線機
KR101491799B1 (ko) * 2008-02-21 2015-02-12 삼성전자 주식회사 Ｒｆ 수신기 및 ｒｆ 수신 방법
US8589470B2 (en) 2008-09-18 2013-11-19 Industrial Technology Research Institute Down conversion filter
TWI376888B (en) * 2008-11-26 2012-11-11 Ind Tech Res Inst Down-conversion filter and communication receiving apparatus
US8457578B2 (en) * 2008-12-30 2013-06-04 Qualcomm Incorporated Discrete time receiver
US20100225419A1 (en) * 2009-03-09 2010-09-09 Qualcomm Incorporated Passive switched-capacitor filters
JP5607904B2 (ja) 2009-08-31 2014-10-15 パナソニック株式会社 ダイレクトサンプリング回路及び受信機
US8543055B1 (en) 2010-05-07 2013-09-24 Apple Inc. Passive frequency translation with voltage conversion gain
US9318999B2 (en) * 2012-01-24 2016-04-19 Panasonic Corporation Sampling mixer circuit and receiver
US8995505B2 (en) * 2012-11-30 2015-03-31 Qualcomm Incorporated Sliding if transceiver architecture
JP2017059946A (ja) * 2015-09-15 2017-03-23 株式会社東芝 ミキサ回路及び無線通信装置
US11156644B2 (en) * 2019-01-03 2021-10-26 International Business Machines Corporation In situ probing of a discrete time analog circuit
CN110661527B (zh) * 2019-09-24 2021-06-29 深圳市航顺芯片技术研发有限公司 一种信号的测量方法及装置、计算机设备、可读存储介质
US11683023B1 (en) * 2022-01-06 2023-06-20 National Technology & Engineering Solutions Of Sandia, Llc Programmable delay device enabling large delay in small package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9903532D0 (sv) 1999-09-28 1999-09-28 Jiren Yuan Versatile charge sampling circuits
US7110732B2 (en) 2001-04-09 2006-09-19 Texas Instruments Incorporated Subsampling RF receiver architecture
US7057540B2 (en) 2001-10-26 2006-06-06 Texas Instruments Incorporated Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer
DE10351606B3 (de) * 2003-11-05 2005-05-25 Infineon Technologies Ag Hochfrequenz-Mischeranordnung
US7274916B2 (en) * 2004-07-23 2007-09-25 Texas Instruments Incorporated Differential signal receiver and method
US7853233B2 (en) * 2004-09-16 2010-12-14 Qualcomm Incorporated Zero if down converter with even order harmonic suppression
JP4372694B2 (ja) * 2005-01-26 2009-11-25 シャープ株式会社 ミキサー
JP5046622B2 (ja) 2005-12-13 2012-10-10 パナソニック株式会社 サンプリングフィルタ装置

Also Published As

Publication number Publication date
WO2008108090A1 (ja) 2008-09-12
JP5078988B2 (ja) 2012-11-21
US20100093302A1 (en) 2010-04-15
US8385874B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
JP5078988B2 (ja) 離散時間ダイレクトサンプリング回路及び受信機
JP5607904B2 (ja) ダイレクトサンプリング回路及び受信機
US7436910B2 (en) Direct bandpass sampling receivers with analog interpolation filters and related methods
JP5182897B2 (ja) サンプリングフィルタ装置
JP5022672B2 (ja) サンプリングミキサおよび受信機
JP5019313B2 (ja) 離散時間ダイレクトサンプリング回路及び受信機
JP5355589B2 (ja) サンプリング回路およびこれを用いた受信機
JP5425096B2 (ja) サンプリング回路及び受信機
JP5587210B2 (ja) サンプリング回路およびこれを用いた受信機
JP5258559B2 (ja) 離散フィルタ、サンプリングミキサおよび無線装置
KR20030027064A (ko) 오버샘플링된 데이터를 사용하는 분수 데시메이션 필터
US6647075B1 (en) Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
EP2081294B1 (en) Programmable filter circuits and methods
US7047263B2 (en) Fast-settling digital filter and method for analog-to-digital converters
JP5038069B2 (ja) フィルタ回路及びこれを用いた通信用半導体装置
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
EP1107454A2 (en) A sampling device having an intrinsic filter
JP2008219413A (ja) 可変フィルタ
US7671780B2 (en) Method and device for processing an incident signal, in particular for frequency transposition
CN112910438A (zh) 一种对抽取滤波器进行多相分解滤波的方法及装置
Karthikeyan et al. FPGA prototyping of Configurable Sampling rate converter for Software Defined Radio (CSR-SDR) using CIC filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees