TWI387204B - 電荷域濾波器以及轉移函數決定方法 - Google Patents

電荷域濾波器以及轉移函數決定方法 Download PDF

Info

Publication number
TWI387204B
TWI387204B TW099118332A TW99118332A TWI387204B TW I387204 B TWI387204 B TW I387204B TW 099118332 A TW099118332 A TW 099118332A TW 99118332 A TW99118332 A TW 99118332A TW I387204 B TWI387204 B TW I387204B
Authority
TW
Taiwan
Prior art keywords
switched capacitor
current adder
output
capacitor network
transfer function
Prior art date
Application number
TW099118332A
Other languages
English (en)
Other versions
TW201136175A (en
Inventor
Ming Feng Huang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW201136175A publication Critical patent/TW201136175A/zh
Application granted granted Critical
Publication of TWI387204B publication Critical patent/TWI387204B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

電荷域濾波器以及轉移函數決定方法
本發明主要關於電荷域濾波器(charge domain filter)，特別係有關於具有可控制轉移函數之電荷域濾波器。
開關電容網路(switched-capacitor networks)一般應用於信號濾波。具有開關電容網路之信號濾波器(signal filter)也稱作電荷域濾波器。
第1A圖係顯示一開關電容網路之實施例。第1B圖顯示第1A圖中電路之控制信號。如其圖顯示，N個控制信號clk1～clkN用於控制開關電容網路100。第1B圖顯示N個時脈信號clk1～clkN為週期信號且作動於不同時間。因此，提供了N種控制相位(control phase)。上述控制信號clk1～clk(N-2)提供了信號輸入相位(signal input phase)。根據上述控制信號clk1～clk(N-2)，使一輸入信號IN依序對電容C1～C(N-2)充電。上述控制信號clk(N-1)提供一電荷總和相位(charge summation phase)。根據上述控制信號clk(N-1)，可將儲存於電容C1～C(N-2)進一步傳送至開關電容網路100的輸出終端(OUT)之電容Cout。控制信號clkN提供一重置相位(reset phase)。根據上述控制信號clkN，將電容C1～C(N-2)放電以接收後續之信號輸入相位。第1B圖所顯示之第一波形係表示一系統時脈clk。輸入時脈率(input clock rate，ICR)用以計算出一時脈週期(1/ICR)之長度。因為更新上述信號輸入OUT需要一時間週期(N/ICR)，開關電容網路100會造成取樣率降頻(sample rate decimation)。
為解決取樣率降頻的問題，已發展出許多種類的技術。其中一普遍熟知的技術是「時脈交錯技術」(time interleaving technique)。第2圖係顯示應用時脈交錯技術之一電荷域濾波器200。有六個電路202_1～202_6皆為理想的且共用一輸出電容Cout，並各自需要六個相位信號(clk1～clk6)。需注意到電路202_1～202_6是以時脈交錯形式控制，使電路202_1～202_6在不同時間電性連接至輸出電容Cout。電路202_1的開關以及電路202_2的開關導通順序，具有一相位位移(phase shift)。相同地，電路202_2和電路202_3間，電路202_3和電路202_4間，電路202_4和電路202_5間，電路202_5和電路202_6間以及電路202_6和電路202_1間，其開關導通順序皆具有一相位位移。電路202_1、202_2、202_3、202_4、202_5以及202_6分別根據控制信號clk5、clk6、clk1、clk2、clk3和clk4而電性連接至輸出電容Cout。輸出信號OUT於每個控制相位皆會更新，因此電荷域濾波器不會發生取樣率降頻。
除了上述基本的開關電容網路100或第2圖所顯示之時脈交錯技術外，還有多種變化和類型的電荷域濾波器。關於電荷域濾波器的設計，具有兩個重要的議題：時脈溢漏抑制(leakage reduction)以及可控制轉移函數(controllable transfer function)。上述這些規格可提供具有好的時脈溢漏抑制以及可控制轉移函數之電荷域濾波器。
本發明提供具有可控制轉移函數之電荷域濾波器。
根據本發明一實施例所述之電荷域濾波器包括複數開關電容網路，一開關裝置(switch device)，以及一電流加法器(current adder)。上述複數開關電容網路以交錯形式控制，各自具有一輸入端子以及一輸出端子，且上述所有開關電容網路的輸入端子彼此電性連接並耦接於一輸入信號。上述開關裝置用以作轉移函數控制，並根據複數開關控制信號操作。上述開關裝置決定開關電容網路輸出端子間的電性連接以及開關電容網路的輸出端子如何耦合至電流加法器從而產生至少一電流加法器輸入(current adder input)。電流加法器接收到上述至少一電流加法器輸入，並輸出一對應之輸出信號。
由設定開關控制信號可控制輸出信號和輸入信號之間的轉移函數。
在本發明一實施例中，開關裝置電性連接每P個開關電容網路的輸出端子，並各別耦接開關電容網路的輸出端子至電流加法器以提供M個電流加法器輸入。參數M表示開關電容網路的數量。參數P為參數M的因數。注意到具有已電性連接之輸出端子的P個開關電容網路操作於時脈交錯形式。電流加法器可總和M個電流加法器輸入的電荷等效電壓值以產生輸出信號。
在本發明另一實施例中，開關裝置電性連接每P個開關電容網路的輸出端子在一起以產生Q個電流加法器輸入至電流加法器。其中參數P以及參數Q是整數，P大於1且P和Q之乘積等於開關電容網路之數量。注意到具有已電性連接之輸出端子的P個開關電容網路操作於時脈交錯形式。電流加法器可總和Q個電流加法器輸入的電荷等效電壓值以產生輸出信號。
在本發明其他實施例中，揭露一種決定電荷域濾波器之轉移函數的方法。
在接下來的實施例中配合所附圖式作詳細說明。
以下敘述顯示許多藉本發明完成之實施例。其敘述用以說明本發明之基本概念並不帶有限定之含意。本發明之範圍在後附之申請專利範圍中有最佳的界定。
第3圖係顯示本發明實施例之一電荷域濾波器。該電荷域濾波器300包括複數開關電容網路302_1～302_M，一開關裝置304，以及一電流加法器306。
每個開關電容網路302_1～302_M各自具有一輸入端子以及一輸出端子，且所有開關電容網路302_1～302_M的輸入端子可電性連接在一起以接收一輸入信號IN，其中上述輸入信號IN可直接電性連接所有開關電容網路302_1～302_M的輸入端子，或，在本發明其他實施例，輸入信號IN可透過其他電子元件或裝置間接耦接至開關電容網路302_1～302_M的輸入端子。注意到開關電容網路302_1～302_M以時脈交錯(time interleaving)控制。各開關電容網路302_1～302_M分別使用N個控制相位信號(ckl1～clkN)。上述開關電容網路302_1～302_M可有相同的電路，但開關導通順序是不同的。每個開關電容網路302_1～302_M的信號輸入接腳(pin)以不同順序耦接至上述控制信號ckl1～clkN。時脈序列(clock series)clk_series_1～clk_series_M用以表示順序之不同。時脈序列clk_series_1將上述控制信號以一順序：控制信號clk1、clk2～clkN傳送至開關電容網路302_1之控制信號接腳。上述時脈序列clk_series_2將上述控制信號以一順序：控制信號clk(1+N/M)、clk(2+N/M)～clkN，clk1，clk2～clk(N/M)傳送至開關電容網路302_2之控制信號接腳。相同地，上述時脈序列clk_series_M-1將上述控制信號以一順序：控制信號clk(1+(M-2)N/M)、clk(2+(M-2)N/M)～clkN，clk1，clk2～clk((M-2)N/M)傳送至開關電容網路302_M-1之控制信號接腳。上述時脈序列clk_series_M將上述控制信號以一順序：控制信號clk(1+(M-1)N/M)、clk(2+(M-1)N/M)～clkN，clk1，clk2～clk((M-1)N/M)傳送至開關電容網路302_M之控制信號接腳。
參數N可等於參數M，或，參數M可為參數N之一因數。必須注意到上述規格並非用以限定開關電容網路302_1～302_M的電路。任何熟知的開關電容網路皆可適用本發明。此外，在一些實施例下，開關電容網路302_1～302_M可具有不同的輸出電容，或，各可由不同的結構組成。
開關裝置304用以作轉移函數的控制，並至少根據一控制信號CS操作。開關裝置304決定開關電容網路302_1～302_M輸出端子間的電性連接以及開關電容網路302_1～302_M的輸出端子如何耦接至電流加法器306，從而產生至少一電流加法器輸入308至電流加法器306。根據接收到上述至少一電流加法器輸入308，電流加法器306相應的輸出一輸出信號OUT。在某些實施例，電流加法器306可由至少一電流加法器輸入308計算一電荷等效電壓和，且輸出信號OUT可為上述至少一電流加法器輸入308之電荷等效電壓和。注意到具有已電性連接之輸出端子的開關電容網路係操作於一時脈交錯形式。
在某些實施例，所產生的電流加法器輸入308數量等於開關電容網路302_1～302_M的數量，其因為開關電容網路302_1～302_M的輸出端子分別耦接至電流加法器306而作為M個電流加法器輸入，無論開關電容網路302_1～302_M的輸出端子彼此如何電性連接。例如，開關裝置304可預先電性連接至每P個開關電容網路302_1～302_M的輸出端子(其中參數P為參數M的因數)，並分別耦接上述M個開關電容網路302_1～302_M的輸出端子至電流加法器306以作為M個輸入。在一特殊例子(P=1)，上述開關裝置304可分別耦接開關電容網路302_1～302_M的輸出端子至電流加法器306，而不需預先將開關電容網路302_1～302_M的輸出端子彼此電性連接。
在其他實施例，其產生之電流加法器輸入308的數量不等於開關電容網路302_1～302_M的數量。開關電容網路302_1～302_M輸出端子間的電性連接降低傳送至電流加法器306之信號數量。已電性連接之輸出端子提供一合併信號作為電流加法器306之一輸入。例如，開關裝置304可電性連接至每P個開關電容網路302_1～302_M的輸出端子以產生輸入至電流加法器306之Q個電流加法器輸入308，其中P和Q是整數且P大於1，並且P與Q的乘積等於開關電容網路的數量(PxQ=M)。在一特殊例子(P=M)，開關裝置304可電性連接(例如，直接短路)至所有開關電容網路302_1～302_M的輸出端子以產生一單一信號作為至少一電流加法器輸入308。
由設定開關控制信號CS可控制輸出信號OUT和輸入信號IN之間的轉移函數。
第4A、4B以及4C表示本發明實施例之電荷域濾波器300的相關討論，其中控制相位信號的數量N為16，以及開關電容網路的數量M為8。參考第4A圖，由設定開關控制信號CS呈現4種實例，其中開關裝置304預先電性連接每P個開關電容網路302_1～302_M(其中參數P為參數M的因數，可為1、2、4或8)，並各自耦接八個開關電容網路之輸出端子至電流加法器306以作為八個輸入，無論該開關電容網路的輸出端子彼此如何電性連接。於第一種實例，P=8，在八個開關電容網路之輸出端子耦接至電流加法器306作為八個輸入前，開關裝置304電性連接(直接短路)八個開關電容網路之輸出端子。於第二種實例，P=4，在八個開關電容網路之輸出端子耦接至電流加法器306作為八個輸入前，開關裝置304電性連接每四個開關電容網路之輸出端子。於第三種實例，P=2，在八個開關電容網路之輸出端子耦接至電流加法器306作為八個輸入前，開關裝置304電性連接每二個開關電容網路之輸出端子。於第四種實例，P=1，開關裝置304單獨耦接第八個開關電容網路之輸出端子至電流加法器306以產生八個電流加法器輸入(308)而不需預先將八個開關電容網路之輸出端子彼此電性連接。
接著關於信號轉移函數，在四種實例下零點(zero)數量的變化。參考第4B圖，第4B圖顯示不同實例下之信號轉移函數。在此實施例中，輸入時脈率為1200MHz(ICR=1200MHz)。實例一提供最廣的頻寬(bandwidth)，而實例四提供最佳的阻帶(stop-band)信號衰減(signal attenuation)。使用者可由設定開關裝置304之開關控制信號CS簡單地控制轉移函數的效能。上述可控制轉移函數對使用者相當方便，因為在傳統技術下電荷域濾波器在製造後其轉移函數是固定的。本發明揭露之技術驗證濾波器係數(filter coefficient)具有彈性。
關於時脈溢漏轉移函數(leakage transfer function)(上述時脈溢漏可能為製程變異或基底耦合等等)，本發明揭露之技術在此條件下有好的時脈溢漏抑制效能。參考第4A圖，此四個實例有相似的時脈溢漏轉移函數。第4C圖顯示轉移函數之時脈溢漏，其中輸入時脈率ICR為1200MHz。第4C圖的波形顯示本發明揭露之技術有好的堆疊雜訊(folding noise)抑制效能。
本發明實施例中，其中產生的電流加法器輸入總數不等於開關電容網路302_1～302_M的總數，可能會影響上述時脈溢漏轉移函數。然而，使用者至少可利用控制信號CS對當前的應用選擇最佳的結構。
第5圖係顯示一特殊的開關電容網路，稱作時脈效率電荷域濾波器(CECDF)。上述時脈效率電荷域濾波器CECDF 500提供六個電容係數(電容C1’、C2～C6，其中電容C1’之電容值為電容C1之電容值的兩倍)且可由七個控制相位信號(控制信號clk1～clk7)控制。相較於第1A圖顯示之傳統技術，單一控制相位信號(重置相位信號)已被省略。根據第3圖所揭露之結構，在第6圖中表示一電荷域濾波器600，其中時脈效率電荷域濾波器應用於開關電容網路之實施。在上述電荷域濾波器600，需要七個時脈效率電荷域濾波器CECDF 500_1～500_7且上述時脈效率電荷域濾波器以時脈交錯控制。開關裝置604包含開關SW1,1～SW1,7以及開關SW2,1～SW2,7。根據從控制器610輸出的至少一控制信號CS控制上述開關SW1,1～SW1,7以及開關SW2,1～SW2,7。在實例一，所有開關SW1,1～SW1,7導通以直接短路時脈效率電荷域濾波器CECDF 500_1～500_7之輸出端子，而所有開關SW2,1～SW2,7導通以電性連接七個時脈效率電荷域濾波器CECDF 500_1～500_7之輸出端子至電流加法器606以作為七個電流加法器輸入。實例一提出之結構驗證一信號轉移函數H1 (z)。在實例二，所有開關SW1,1～SW1,7不導通而所有開關SW2,1～SW2,7為導通。因此，時脈效率電荷域濾波器CECDF 500_1～500_7之輸出端子分別電性連接至電流加法器606而無彼此預先電性連接。實例二提出之結構驗證一信號轉移函數H2 (z)。
第6B圖描繪出轉移函數H1 (z)以及H2 (z)，其中輸入時脈率ICR為600MHz。上述轉移函數H1 (z)等於一時脈效率電荷域濾波器CECDF電路之轉移函數HCECDF (z)。與轉移函數H1 (z)比較，轉移函數H2 (z)更引出額外的零點，以及不同於轉移函數H1 (z)的頻寬與信號衰減。使用者可由設定開關控制信號CS選擇一信號濾波解而不需增加額外的工作。此外，當濾波器發生不匹配(mismatch)，上述圖中之實線顯示由實例一以及實例二可提供的一時脈溢漏轉移函數。
此外，第6A圖所示之電荷域濾波器600可進一步提供另一結構(實例三)，其中所有開關SW1,1～SW1,7為導通，而開關SW2,1～SW2,7僅其中之一為導通，其餘皆為不導通。實例三仍可提供一信號轉移函數H1 (z)但無法抑制不匹配。實例三提供另一種信號濾波解供使用者選擇。
當所有時脈效率電荷域濾波器CECDF 500_1～500_7為相同的電路，電荷域濾波器600具有另一優點為在輸出端子(OUT)上不會造成取樣率降頻。然而，在本發明其他實施例，時脈效率電荷域濾波CECDF 500_1～500_7的輸出電容大小可能不相同。於是，輸出信號OUT之取樣率可能不再為取樣率非降頻狀態。
注意到時脈效率電荷域濾波器CECDF 500控制相位信號的數量並非用以限制本發明所揭露之範圍。其他結構之CECDF仍可作為本發明所揭露之電荷域濾波器的開關電容網路使用。
本發明雖已敘述較佳之實施例如上，但因了解上述所揭露並非用以限制本發明實施例。相反地，其涵蓋多種變化以及相似的配置(熟知此技術者可明顯得知)。此外，應根據後附之申請專利範圍作最廣義的解讀以包含所有上述的變化以及相似的配置。
100、302_1、302_2～302_(M-1)、302_M．．．開關電容網路
200、300、600．．．電荷域濾波器
202_1、202_2、202_3、202_4、202_5、202_6．．．電路
304、604．．．開關裝置
308．．．電流加法器信號
500、500_1、500_2～500_6、500_7．．．時脈效率電荷域濾波器
606．．．電流加法器
610．．．控制器
C1、C2、C3、C4、C5、C6～C(N-2)、Cout．．．電容
CS．．．控制信號
clk_series_1、clk_series_2～clk_series_(M-1)、clk_series_M．．．時脈序列
clk1、clk2、clk3、clk4、clk5、clk6、clk7~clk(N-2)、clk(N-1)、clkN．．．
IN．．．輸入信號
OUT．．．輸出信號
SW1,1、SW1,2～SW1,6、SW1,7、SW2,1、SW2,2～SW2,6、SW2,7．．．開關
由閱讀以下詳細說明及配合所附圖式之舉例，可更完整地了解本發明所揭露，如下：
第1A圖係顯示出一開關電容網路之一實施例；
第1B圖係顯示第1A圖所示電路之控制信號波形；
第2圖係顯示使用時脈交錯技術之一電荷域濾波器200；
第3圖係顯示出本發明揭露之電荷域濾波器之一實施例；
第4A、4B以及4C係表示電荷域濾波器300之一實施例之相關討論；
第5圖係顯示出一特殊的開關電容網路，稱做時脈效率電荷域濾波器(CECDF)；
第6A圖係顯示根據第3圖所示電路構成之一電荷域濾波器600，其中開關電容網路應用第5圖所提出之時脈效率電荷域濾波器；以及
第6B圖係顯示出第6A圖所示電路提供之可用的轉移函數。
300．．．電荷域濾波器
302_1、302_2～302_(M-1)、302_M．．．開關電容網路
304．．．開關裝置
306．．．電流加法器
308．．．電流加法器信號
clk_series_1、clk_series_2～clk_series_(M-1)、clk_series_M．．．時脈序列
CS．．．控制信號
IN．．．信號輸入
OUT．．．輸出信號

Claims (16)

  1. 一種電荷域濾波器，具有可控制轉移函數，包括：複數開關電容網路，各開關電容網路具有一輸入端子以及一輸出端子，其中所有上述開關電容網路的輸入端子係耦接以共同接收一輸入訊號，以及上述開關電容網路以時脈交錯控制；一電流加法器，接收至少一電流加法器輸入以輸出一輸出訊號；以及一開關裝置，用以控制轉移函數，根據一開關控制信號操作，決定上述開關電容網路的輸出端子間的電性連接以及上述開關電容網路的輸出端子如何耦接至上述電流加法器，從而產生上述至少一電流加法器輸入。
  2. 如申請專利範圍第1項所述之電荷域濾波器，其中，藉由設定上述開關控制信號，上述開關裝置將每P個上述開關電容網路的輸出端子彼此電性連接，以及分別耦接上述開關電容網路的輸出端子至上述電流加法器以提供M個電流加法器輸入，其中M為上述開關電容網路之總數，P為M之因數，以及具有輸出端子電性連接的每P個上述開關電容網路操作於一時脈交錯形式。
  3. 如申請專利範圍第2項所述之電荷域濾波器，其中上述電流加法器總和M個上述電流加法器輸入之電荷等效電壓值以產生上述輸出信號。
  4. 如申請專利範圍第1項所述之電荷域濾波器，其中，藉由設定上述開關控制信號，上述開關裝置將每P個上述開關電容網路的輸出端子彼此電性連接，以及分別耦接上述開關電容網路的輸出端子至上述電流加法器以提供Q個上述電流加法器輸入，其中P與Q為整數，P大於1且P與Q的乘積為上述開關電容網路之總數，以及具有輸出端子電性連接的每P個上述開關電容網路操作於一時脈交錯形式。
  5. 如申請專利範圍第4項所述之電荷域濾波器，其中上述電流加法器總和Q個上述電流加法器輸入之電荷等效電壓值以產生上述輸出信號。
  6. 如申請專利範圍第1項所述之電荷域濾波器，其中所有上述開關電容網路具有相同的電路。
  7. 如申請專利範圍第1項所述之電荷域濾波器，其中一些上述開關電容網路具有不同的電路。
  8. 如申請專利範圍第1項所述之電荷域濾波器，其中上述開關電容網路具有不同大小的輸出電容。
  9. 一種轉移函數決定方法，適用於一電荷域濾波器，包括：提供複數開關電容網路，各開關電容網路具有一輸入端子以及一輸出端子，其中所有上述開關電容網路的輸入端子係耦接以共同接收一輸入訊號，以及上述開關電容網路係以時脈交錯控制；提供一電流加法器，接收至少一電流加法器輸入以輸出一輸出訊號；以及決定上述開關電容網路的輸出端子間的電性連接以及上述開關電容網路的輸出端子如何耦接至上述電流加法器，從而產生上述至少一電流加法器輸入。
  10. 如申請專利範圍第9項所述之轉移函數決定方法，其中，藉由設定上述開關控制信號，上述開關裝置將每P個上述開關電容網路的輸出端子彼此電性連接，以及分別耦接上述開關電容網路的輸出端子至上述電流加法器以提供M個電流加法器輸入，其中M為上述開關電容網路之總數，P為M之因數，以及具有輸出端子電性連接的每P個上述開關電容網路操作於一時脈交錯形式。
  11. 如申請專利範圍第10項所述之轉移函數決定方法，其中上述電流加法器總和M個上述電流加法器輸入之電荷等效電壓值以產生上述輸出信號。
  12. 如申請專利範圍第9項所述之轉移函數決定方法，其中，將每P個上述開關電容網路的輸出端子彼此電性連接，以及分別耦接上述開關電容網路的輸出端子至上述電流加法器以提供Q個電流加法器輸入，其中P與Q為整數，P大於1且P與Q的乘積為上述開關電容網路之總數，以及具有輸出端子電性連接的每P個上述開關電容網路操作於一時脈交錯形式。
  13. 如申請專利範圍第12項所述之轉移函數決定方法，其中上述電流加法器總和Q個上述電流加法器輸入之電荷等效電壓值以產生上述輸出信號。
  14. 如申請專利範圍第9項所述之轉移函數決定方法，其中上述所有開關電容網路具有相同的電路。
  15. 如申請專利範圍第9項所述之轉移函數決定方法，其中上述一些開關電容網路具有不同的電路。
  16. 如申請專利範圍第9項所述之轉移函數決定方法，其中上述開關電容網路具有不同大小的輸出電容。
TW099118332A 2010-04-11 2010-06-07 電荷域濾波器以及轉移函數決定方法 TWI387204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/758,024 US8339215B2 (en) 2010-04-11 2010-04-11 Charge domain filter with controllable transfer functions and transfer function control methods thereof

Publications (2)

Publication Number Publication Date
TW201136175A TW201136175A (en) 2011-10-16
TWI387204B true TWI387204B (zh) 2013-02-21

Family

ID=44746186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099118332A TWI387204B (zh) 2010-04-11 2010-06-07 電荷域濾波器以及轉移函數決定方法

Country Status (3)

Country Link
US (1) US8339215B2 (zh)
CN (1) CN102215030B (zh)
TW (1) TWI387204B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012083460A1 (en) * 2010-12-23 2012-06-28 Kaben Wireless Silicon Inc. Multiple filters with low voltage and charge domain sampling
TWI478490B (zh) * 2011-12-14 2015-03-21 Ind Tech Res Inst 電荷域濾波器及其方法
CN102904590B (zh) * 2012-10-08 2014-09-17 哈尔滨工业大学 中频双路径前馈型带通调制器
JP6166608B2 (ja) * 2013-07-18 2017-07-19 太陽誘電株式会社 スイッチ装置およびモジュール
TWI548210B (zh) * 2014-01-13 2016-09-01 財團法人工業技術研究院 電荷域濾波裝置及其操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179505A1 (en) * 2004-02-13 2005-08-18 Infineon Technologies Ag Method and apparatus for tuning a filter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325322A (en) * 1993-06-14 1994-06-28 International Business Machines Corporation High-speed programmable analog transversal filter having a large dynamic range
US6032171A (en) * 1995-01-04 2000-02-29 Texas Instruments Incorporated Fir filter architecture with precise timing acquisition
US6307442B1 (en) * 1999-05-17 2001-10-23 Maxim Integrated Products Enhanced LC filter with tunable Q
US7006813B2 (en) 2001-08-15 2006-02-28 Texas Instruments Incorporated Efficient charge transfer using a switched capacitor resistor
US6856925B2 (en) 2001-10-26 2005-02-15 Texas Instruments Incorporated Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space
KR20050065602A (ko) * 2002-10-18 2005-06-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 데이터 변환기
JP2006295343A (ja) 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ及びフィードバックシステム
US7941475B2 (en) * 2006-08-09 2011-05-10 Wilinx Corporation Programmable filter circuits and methods
JP4525741B2 (ja) * 2007-11-26 2010-08-18 ソニー株式会社 チャージドメインフィルタ回路
JP2009135595A (ja) * 2007-11-28 2009-06-18 Sony Corp スイッチトキャパシタ回路、スイッチトキャパシタフィルタ、およびシグマデルタａｄ変換器
TWI384753B (zh) * 2009-11-20 2013-02-01 Ind Tech Res Inst 電荷域濾波器與濾波裝置
US8324961B2 (en) * 2010-05-31 2012-12-04 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179505A1 (en) * 2004-02-13 2005-08-18 Infineon Technologies Ag Method and apparatus for tuning a filter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M.-F. Huang, et al, "A Discrete-Time AAF with Clock-Efficient Charge-Domain Filter for High Attenuation and Bandwidth," IEEE Asian Solid-State Circuits Conference (ASSCC), Nov. 2009, pp.41-44. *
M.-F. Huang, et al, "A Quadrature Charge-Domain Filter with Frequency Down-Conversion and Filtering for RF Receivers," IEEE Radio Frequency Integrated Circuits Symposium (RFIC), June 2009, pp. 547-550. *

Also Published As

Publication number Publication date
US8339215B2 (en) 2012-12-25
CN102215030A (zh) 2011-10-12
TW201136175A (en) 2011-10-16
US20110248768A1 (en) 2011-10-13
CN102215030B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
TWI387204B (zh) 電荷域濾波器以及轉移函數決定方法
US7535288B2 (en) Charge domain filter device
TWI478490B (zh) 電荷域濾波器及其方法
TWI443966B (zh) 電荷域濾波裝置及頻寬補償電路
CN103391100A (zh) 新型高通斩波Delta-Sigma模数转换器
TWI339509B (en) Error cancelling comparator based switch capacitor circuit and method thereof
TWI384753B (zh) 電荷域濾波器與濾波裝置
US8589470B2 (en) Down conversion filter
US7664811B2 (en) Apparatus using sampling capacitors
WO1981001778A1 (en) Low sensitivity switched-capacitor ladder filter using monolithic mos chip
JP5014278B2 (ja) 移相器
CN203457139U (zh) 新型高通斩波Delta-Sigma模数转换器
US7047263B2 (en) Fast-settling digital filter and method for analog-to-digital converters
WO2012083464A1 (en) N-path filter with coupling between paths
KR101539114B1 (ko) 데시메이션이 없는 ｆｉｒ 필터
JPS6276810A (ja) スイツチトキヤパシタ回路
US10193532B2 (en) Method of operating a finite impulse response filter
CN106330140B (zh) 相位内插器及时脉与数据恢复电路
CN102088275A (zh) 电荷域滤波器与滤波装置
KR101878651B1 (ko) 개선된 구조의 cic 필터
TW201143304A (en) Shared switched-capacitor integrator, sigma-delta modulator, and operating method therefor
JP2005244361A5 (zh)
CN105306007A (zh) 一种数字滤波器
JPS59135927A (ja) Ａ／ｄ変換器
JP5667602B2 (ja) サンプリング回路、積分回路およびａ／ｄ変換器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees