CN106330140B

CN106330140B - 相位内插器及时脉与数据恢复电路

Info

Publication number: CN106330140B
Application number: CN201510381152.5A
Authority: CN
Inventors: 简廷旭; 李易霖; 王铷杰
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd; Global Unichip Corp
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd; Global Unichip Corp
Priority date: 2015-07-02
Filing date: 2015-07-02
Publication date: 2019-08-09
Anticipated expiration: 2035-07-02
Also published as: CN106330140A

Abstract

本发明提供一种相位内插器及时脉与数据恢复电路，包含相位内插电路、多个低通滤波通道，以及多工电路。相位内插电路接收第一与第二时脉信号，并据以执行内插操作以产生输出时脉信号。所述多个低通滤波通道分别具有输入端与输出端，所述输入端耦接相位内插电路以接收输出时脉信号。各个低通滤波通道包括开关以及电容。开关与电容耦接于共同节点作为输出端。多工电路据有多个输入端，所述多个输入端分别耦接低通滤波通道的输出端。多工电路根据选择信号选择从低通滤波通道其中的接收到的输入信号作为相位内插信号。从而可在不需降低相位内插器的最高操作速度的前提下，获得较广的操作频率范围，提供具有较高线性度与较低抖动的相位内插信号。

Description

相位内插器及时脉与数据恢复电路

技术领域

本发明涉及一种相位内插器，尤其涉及一种可兼顾操作速度与操作频率范围的相位内插器及时脉与数据恢复电路。

背景技术

时脉与数据恢复(Clock and data recovery，CDR)电路一般被用来对输入数据信号进行取样、从输入数据信号中提取时脉，并在将接收器中所取样的数据重新定时。传统的时脉与数据恢复电路中，常利用相位内插器来调整取样时脉的相位。

由于相位内插器的电路特性对于接收器的操作频率范围与操作速度具有举足轻重的影响，设计者需要花更多时间来开发以在操作频率范围与操作速度间作取舍，其中，要同时确保操作频率范围与操作速度皆具有较佳的特性是相当困难的。

举例来说，在传统的相位内插器设计中，设计者虽可通过在输出端额外配置一开关电容阵列(Switch and capacitor Array，SCA)来提升操作频率范围。然而，由于开关电容阵列所产生的寄生电容增加了相位内插器的输出端的等效电容值，因此造成相位内插器的最高操作速度相对的降低。

发明内容

本发明是有关于相位内插器及时脉与数据恢复电路，其中相位内插器可在不降低最高操作速度的情况下，而获得较广的操作频率范围。

本发明是有关于相位内插器，其包含相位内插电路、多个低通滤波通道与多工电路。上述的相位内插电路接收第一时脉信号与第二时脉信号，并据以执行内插操作以产生输出时脉信号。上述的低通滤波通道各自具有输入端与输出端，所述输入端耦接相位内插电路以接收输出时脉信号，且每一上述低通滤波通道包括开关与电容。上述的开关与电容耦接共同节点作为输出端，且各开关受控于对应的开关信号。上述的多工电路具有多个输入端，多工器的输入端分别耦接所述多个低通滤波通道的输出端。上述的多工电路根据选择信号选择从所述多个低通滤波通道其中之一接收到的输入信号作为相位内插信号。

在本发明的一实施例中，上述的相位内插器还包括控制电路，其耦接上述低通滤波通道与多工电路，其中所述控制电路提供开关信号与选择信号。

在本发明的一实施例中，当多工电路选择从所述多个低通滤波通道其中之一接收到的输入信号作为相位内插信号时，上述低通滤波通道其中之一的开关反应于对应的开关信号而被导通，且其余的低通滤波通道的开关反应于对应的开关信号而被截止。

在本发明的一实施例中，所述低通滤波通道分别包括开关与电容。上述开关的第一端耦接上述相位内插电路、第二端耦接上述多工电路的对应输入端，且控制端接收上述对应的开关信号。上述电容的第一端耦接上述开关的第二端与上述多工电路的输入端，且其第二端电容耦接接地端。

在本发明的一实施例中，上述低通滤波通道的电容各自具有不同的电容值。

在本发明的一实施例中，当相位内插电路接收到具有第一频率的第一与第二时脉信号时，耦接于具有第一电容值的电容的开关反应于对应的开关信号而被导通，并且当相位内插电路接收到具有第二频率的第一与第二时脉信号时，耦接于具有第二电容值的电容的开关反应于对应的开关信号而被导通，其中第二频率高于第一频率，并且第二电容值低于第一电容值。

在本发明的一实施例中，上述的相位内插器还包括直接传输通道。所述直接传输通道耦接于相位内插电路与多工电路之间，并将上述输出时脉信号直接传送至上述多工电路的对应的输入端。

在本发明的一实施例中，当相位内插电路接收到具有第三频率的第一与第二时脉信号时，所述多个低通滤波通道的开关反应于对应的开关信号而被截止，以使输出时脉信号通过直接传输通道被提供给多工电路的输入端，其中第三频率高于第二频率。

本发明是有关于一种时脉与数据恢复(Clock与Data Recovery，CDR)电路，其包括相位检测器、有限状态机(Finite State Machine，FSM)与相位内插器。上述的相位检测器比较输入数据信号与相位内插信号，并产生相位指示信号以指示输入数据信号与相位内插信号间的相位差。上述有限状态机耦接相位检测器，并根据相位指示信号与相位内插信号而产生控制信号。上述相位内插器耦接相位检测器与有限状态机，并根据第一时脉信号、第二时脉信号以及上述控制信号而产生上述相位内插信号。上述相位内插器包括相位内插电路、多个低通滤波通道与多工电路。上述的相位内插电路接收第一时脉信号与第二时脉信号，并据以执行内插操作以产生输出时脉信号。上述的低通滤波通道各自具有输入端与输出端，所述输入端耦接相位内插电路以接收输出时脉信号，且每一上述低通滤波通道包括开关与电容。上述的开关与电容耦接共同节点作为输出端，且各开关受控于对应的开关信号。上述的多工电路具有多个输入端，多工器的输入端分别耦接所述多个低通滤波通道的输出端。上述的多工电路根据选择信号选择从所述多个低通滤波通道其中之一接收到的输入信号作为相位内插信号。

在本发明的一实施例中，上述时脉与数据恢复电路还包括锁相回路(Phase-locked Loop，PPL)。上述锁相回路耦接相位内插器，并产生上述第一与第二时脉信号。

基于上述，本发明实施例提出一种相位内插器及应用所述相位内插器的时脉与数据恢复电路。通过在相位内插器中配置多个低通滤波通道的电路架构，可大幅地降低前述寄生电容效应所造成的影响。因此，本案的相位内插器可在不需降低相位内插器的最高操作速度的前提下，获得较广的操作频率范围，从而可提供具有较高线性度与较低抖动的相位内插信号。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明一实施例所示出的时脉与数据恢复电路的方块图；

图2是根据本发明一实施例所示出的相位内插器的电路图。

附图标记说明：

10：时脉与数据恢复电路；

40：锁相回路；

60：相位检测器；

80：有限状态机；

100：相位内插器；

110：相位内插电路；

120_0：直接传输通道；

120_1～120_n：低通滤波通道；

130：多工电路；

140：控制电路；

C1～Cn：电容；

D_IN：数据信号；

GND：接地端；

N1～Nn：节点；

P0～Pn+1：输入端；

S1～Sn：开关信号；

S_C：控制信号；

S_SEL：选择信号；

S_I：第一时脉信号；

S_IND：相位指示信号；

S_O：输出时脉信号；

S_O’：输入信号；

S_PI：相位内插信号；

S_Q：第二时脉信号；

SW1～SWn：开关；

TL：传输线。

具体实施方式

为了使本公开内容更为明了，以下列举实施例作为本公开确实能够据以实施的范例。所提出的实施例仅作为解说之用，并非用来限定本公开的申请权利范围。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/符号代表相同或类似部分。

图1是根据本发明一实施例所示出的时脉与数据恢复(Clock与Data Recovery，CDR)电路的方块图。在本实施例中，上述时脉与数据恢复电路10可配置于用来恢复自发射器所接收的输入数据的时脉的接收器中。请参照图1，上述时脉与数据恢复电路10包括锁相回路(Phase Locked Loop，PPL)40、相位检测器60、有限状态机(Finite State Machine，FSM)80与相位内插器100。上述锁相回路40耦接相位内插器100，并产生第一时脉信号S_I与第二时脉信号S_Q。在此，上述的第一时脉信号S_I例如为一同相信号(in-phase signal)，而上述的第二时脉信号S_Q例如为正交信号(quadrature signal)，第一时脉信号S_I的频率与第二时脉信号S_Q相同，且两信号彼此正交。换言之，上述第一时脉信号S_I与上述第二时脉信号S_Q之间具有90度的相位差。

相位检测器60用以比较输入数据信号D_IN与相位内插器100所输出的相位内插信号S_PI，并产生相位指示信号S_IND，以指示输入数据信号D_IN与相位内插信号S_PI之间的相位差。举例来说，相位检测器60可通过取样输入数据信号D_IN与相位内插信号S_PI的上升缘或下降缘附近的电压，并比较取样到的电压来判断输入数据信号D_IN的相位超前或落后于相位内插信号S_PI的相位，藉以判定输入数据信号D_IN与相位内插信号S_PI之间的相位差。

上述有限状态机80耦接相位检测器60并根据相位指示信号S_IND与相位内插信号S_PI产生控制信号S_C，藉以控制相位内插器100的内插操作。

上述相位内插器100耦接相位检测器60与有限状态机80，并执行上述内插操作，以根据上述锁相回路40所输出的第一与第二时脉信号S_I、S_Q，以及有限状态机80所输出的控制信号，产生相位内插信号S_PI。在本实施例中，基于相位内插器100的电路设计，其可在不需要降低最高操作速度的前提下，即可获得较宽的操作频率范围。这是因为相位内插器100的电路设计可以显著抑制寄生电容效应。

底下以图2所示出的实施例来具体描述相位内插器100的电路设计。其中，图2是根据本发明一实施例所示出的相位内插器的电路图。

上述相位内插器100包括相位内插电路110、直接传输通道120_0、多个低通滤波通道120_1～120_n、多工电路130以及控制电路140。

相位内插电路110从锁相回路40接收第一时脉信号S_I与第二时脉信号S_Q，并藉以根据控制信号S_C执行内插操作以产生上述输出时脉信号S_O。更具体来说，相位内插电路110可基于权重值将第一与第二时脉信号S_I、S_Q进行内插，其中所述权重值由有限状态机80(请参照图1)输出的控制信号S_C所决定。在本实施例中，相位内插电路110可通过调校所述权重值来调整所内插的相位，如此一来，输出时脉信号S_O的相位可被调整至介于第一时脉信号S_I与第二时脉信号S_Q的相位之间。

上述直接传输通道120_0与低通滤波通道120_1～120_n相互并联，并且耦接于相位内插电路110与多工电路130之间。直接传输通道120_0与低通滤波通道120_1～120_n分别具有输入端与输出端。直接传输通道120_0与低通滤波通道120_1～120_n的输入端共同连接至相位内插电路110的输出端以接收输出时脉信号S_O。直接传输通道120_0与低通滤波通道120_1～120_n的输出端各自连接至多工电路130的输入端P0～Pn+1，其中n为正整数，且可由设计者自行决定，本发明不对此作限制。

详言之，直接传输通道120_0可利用传输线TL实现，其可将输出时脉信号S_O直接传送至多工电路130的输入端P0。另一方面，低通滤波通道120_1～120_n可分别由开关(例如，开关SW1～SWn中任一个)与电容(例如，电容C1～Cn中任一个)所组成的电路架构来实现。其中，开关与电容耦接共同节点(例如，节点N1～Nn中任一个)作为每一低通滤波通道中的输出端。举例来说，开关SW1与电容C1耦接节点N1作为低通滤波通道120_1的输出端，开关SW2与电容电容C2耦接节点N2作为低通滤波通道120_2的输出端，开关SWn与电容Cn耦接节点Nn作为低通滤波通道120_n的输出端，以此类推。

更具体来说，以低通滤波通道120_1为例，低通滤波通道120_1中的开关SW1与有第一端、第二端和控制端。开关SW1的第一端耦接相位内插电路110的输出端。开关的第二端SW1通过共同节点N1耦接多工电路130的输入端P1。开关SW1的控制端耦接控制电路140以接收开关信号S1。低通滤波通道120_1电容C1具有第一端与第二端。电容C1的第一端耦接开关SW1的第二端(即共同节点N1)。电容C1的第二端耦接接地端GND。应注意的是，接地端GND并不限定于绝对零电位(即地电位)。本实施例中的接地端GND意指相位内插器100中，相对于其他部件，具有既稳定且最低电位的部件。

其他低通滤波通道120_2～120_n的电路结构可依此推论，因此，以下不再赘述。在本实施例中，低通滤波通道120_1～120_n中电容C1～Cn的电容值各不相同。举例来说，电容C1的电容值为2⁰×C，其中C表示根据电路设计要求所设定的特定电容值。电容C2的电容值为2¹×C，电容Cn的电容值为2^n-1×C，以此类推。

由于直接传输通道120_0与各个低通滤波通道120_1～120_n具有不同的等效电容值，故可选择低通滤波通道120_1～120_n其中之一来将输出时脉信号S_O传输至多工电路130，藉以符合有关上述第一时脉信号S_I与第二时脉信号S_Q频率的要求。举例来说，假设n等于4，倘若相位内插电路110接收到的是第一频率(例如，1GHz)的第一与第二时脉信号S_I与S_Q，则耦接至具有较高电容值(例如，2³×C＝8C)的电容C4的开关SW4会反应于开关信号S4被导通。另一方面，当相位内插电路110接收到的是高于第一频率的第二频率(例如，20GHz)的第一与第二时脉信号S_I、S_Q时，耦接至具有较低电容值(例如，2⁰×C＝C)的电容C1的开关SW1会反应于开关信号S1被导通。此外，当相位内插电路110接收到的是更高于第二频率的第三频率(例如，32GHz)的第一与第二时脉信号S_I、S_Q时，开关SW1～SW4会反应于开关信号S1～S4而皆被截止，藉此将输出时脉信号S_O通过具有最低等效电容值的直接传输通道120_0传送至多工电路130的输入端。

多工电路130具有多个输入端P1～Pn+1，所述多个输入端P1～Pn+1分别耦接直接传输通道120_0低通滤波通道120_1～120_n的输出端，且多工电路130会根据选择信号S_SEL选择从低通滤波通道其中之一的输入信号(例如，输入信号S_O’)作为相位内插信号S_PI。

控制电路140耦接低通滤波通道120_1～120_n与多工电路130。控制电路将开关信号S1～Sn分别提供给开关SW1～SWn，并将选择信号S_SEL提供给多工电路130。

有关整个相位内插器100的内插操作，在此以低通滤波通道120_1为例，倘若控制电路140根据输入数据信号D_IN(如图1)的频率而选择低通滤波通道120_1作为相位内插电路110的输出通道，控制电路140会提供致能的开关信号S1以导通开关SW1，并提供禁能的开关信号S2～Sn以截止开关SW2～SWn。此外，控制电路140可进一步提供对应的选择信号S_SEL，以令多工电路130选择接收从低通滤波通道120_1输出端所输出的输入信号S_O’作为相位内插信号S_PI。

换言之，当多工电路130根据选择信号S_SEL选择接收由低通滤波通道120_1所输出的输入信号S_O’作为相位内插信号S_PI时，低通滤波通道120_1的开关SW1反应于开关信号S1而被导通，而其余低通滤波通道120_2～120_n的开关SW2～SWn反应于对应的开关信号S2～Sn而被截止。

在本实施例中，由于多工电路130所输出的相位内插信号S_PI是基于与其他低通滤波通道120_2～120_n中的共同节点N2～Nn电性分离的共同节点N1所提供，因此其他低通滤波通道120_2～120_n的寄生电容并不会造成相位内插器100的最高操作速度降低。此外，较宽的操作频率范围的特性也可通过选择具有不同电容值的低通滤波通道120_1～120_n)而获得。

另外，输出时脉信号S_O与输入信号S_O’/相位内插信号S_PI的转换函数可以表示为以下公式：

(1)

(2)

其中，V_PI为输出时脉信号S_O的振幅，ω为输出时脉信号S_O的频率，R_PI为相位内插电路110等效电阻值，C_PI为相位内插电路110的等效电容值，R_SW为开关SW1的等效电阻值，而C为电容C1的电容值。

根据公式(1)、(2)，开关SW1的电阻值R_SW不仅提供输入信号S_O’的转换函数中的极点，同时也隔离了寄生电容使得高速操作可以被实现。此外，每一低通滤波通道120_1～120_n所产生的输入信号S_O’的转换函数可利用相同公式表示，其差异仅在于各转换函数的电容值不相同。

在实际应用中，相位内插器100所产生的相位内插信号S_PI可以在介于1Gbps与32Gbps的操作速度下皆具有高线性度与低信号抖动的良好特性。

综上所述，本发明实施例提出一种相位内插器及应用所述相位内插器的时脉与数据恢复电路。通过在相位内插器中配置多个低通滤波通道的电路架构，可大幅地降低前述寄生电容效应所造成的影响。因此，本案的相位内插器可在不需降低相位内插器的最高操作速度的前提下，获得较广的操作频率范围，从而可提供具有较高线性度与较低抖动的相位内插信号。

请注意前述接收器电路可应用于任何芯片，此芯片操作于例如是，1.8V的低电压，但本发明不限于此。其他范例实施例(例如，将n-通道功率金属氧化物半导体(MOS)晶体管变更为p-通道功率金属氧化物半导体晶体管)也属于本发明的范围内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种相位内插器，其特征在于，包括：

相位内插电路，接收第一时脉信号与第二时脉信号，并据以执行内插操作以产生输出时脉信号；

多个低通滤波通道，各所述低通滤波通道具有输入端与输出端，所述输入端耦接所述相位内插电路以接收所述输出时脉信号，各所述低通滤波通道包括开关与电容，所述开关与所述电容耦接共同节点以作为所述输出端，且所述开关受控于对应的开关信号，该些低通滤波通道的电容各自具有不同的电容值；以及

多工电路，具有多个输入端，该些输入端分别耦接该些低通滤波通道的输出端，所述多工电路根据选择信号选择从该些低通滤波通道其中之一接收到的输入信号作为相位内插信号。

2.根据权利要求1所述的相位内插器，其特征在于，还包括：

控制电路，耦接该些低通滤波通道与所述多工电路，所述控制电路提供该些开关信号与所述选择信号。

3.根据权利要求1所述的相位内插器，其特征在于，当所述多工电路根据所述选择信号选择从该些低通滤波通道其中之一所接收的输入信号作为相位内插信号时，所述其中之一低通滤波通道的开关反应于对应的开关信号而被导通，并且其余该些低通滤波通道的开关反应于对应的开关信号而被截止。

4.根据权利要求1所述的相位内插器，其特征在于，各所述低通滤波通道包括：

所述开关，其第一端耦接所述相位内插电路，其第二端耦接所述多工电路的对应的输入端，且其控制端接收对应的开关信号；以及

所述电容，其第一端耦接所述开关的第二端与所述多工电路的输入端，且其第二端耦接接地端。

5.根据权利要求1所述的相位内插器，其特征在于，当所述相位内插电路接收到具有第一频率的所述第一与所述第二时脉信号时，耦接于具有第一电容值的电容的开关反应于对应的开关信号而被导通，并且当所述相位内插电路接收到具有第二频率的所述第一与所述第二时脉信号时，耦接于具有第二电容值的电容的开关反应于所述对应的开关信号而被导通，所述第二频率高于所述第一频率，并且所述第二电容值低于所述第一电容值。

6.根据权利要求5所述的相位内插器，其特征在于，还包括：

直接传输通道，耦接于所述相位内插电路与所述多工电路之间，所述直接传输通道将所述输出时脉信号直接传送至所述多工电路的对应的输入端。

7.根据权利要求6所述的相位内插器，其特征在于，当所述相位内插电路接收到具有第三频率的所述第一与所述第二时脉信号时，该些低通滤波通道的开关反应于对应的开关信号而被截止，以使所述输出时脉信号通过所述直接传输通道被提供给所述多工电路的输入端，所述第三频率高于所述第二频率。

8.一种时脉与数据恢复电路，其特征在于，包括：

相位检测器，用以比较输入数据信号与相位内插信号，并产生相位指示信号以指示所述输入数据信号与所述相位内插信号间的相位差；

有限状态机，耦接所述相位检测器，所述有限状态机根据所述相位指示信号与所述相位内插信号而产生控制信号；以及

相位内插器，耦接所述相位检测器与所述有限状态机，用以根据第一时脉信号、第二时脉信号以及所述控制信号产生所述相位内插信号，所述相位内插器包括：

相位内插电路，接收所述第一与所述第二时脉信号，并据以根据所述控制信号执行内插操作以产生输出时脉信号；

多个低通滤波通道，各所述低通滤波通道具有输入端与输出端，所述输入端耦接所述相位内插电路以接收所述输出时脉信号，各所述低通滤波通道各包括开关与电容，所述开关与所述电容耦接共同节点以作为所述输出端，且所述开关受控于对应的开关信号，该些低通滤波通道的电容具有不同的电容值；以及

多工电路，具有多个输入端，该些输入端分别耦接该些低通滤波通道的输出端，所述多工电路根据选择信号，选择从该些低通滤波通道其中之一接收到的输入信号作为相位内插信号。

9.根据权利要求8所述的时脉与数据恢复电路，其特征在于，还包括：

锁相回路，耦接所述相位内插器，所述锁相回路产生所述第一与所述第二时脉信号。

10.根据权利要求8所述的时脉与数据恢复电路，其特征在于，所述相位内插器还包括：

11.根据权利要求8所述的时脉与数据恢复电路，其特征在于，当所述多工电路根据所述选择信号选择从该些低通滤波通道其中之一所接收的输入信号作为所述相位内插信号时，所述其中之一低通滤波通道的开关反应于对应的开关信号而被导通，并且其余该些低通滤波通道的开关反应于对应的开关信号而被截止。

12.根据权利要求8所述的时脉与数据恢复电路，其特征在于，各所述低通滤波通道包括：

所述开关，其第一端耦接所述相位内插电路，其第二端耦接所述多工电路的对应的输入端，且其控制端接收所述对应的开关信号；以及

13.根据权利要求8所述的时脉与数据恢复电路，其特征在于，当所述相位内插电路接收到具有第一频率的所述第一与所述第二时脉信号时，耦接于具有第一电容值的电容的开关反应于对应的开关信号而被导通，并且当所述相位内插电路接收到具有第二频率的所述第一与所述第二时脉信号时，耦接于具有第二电容值的电容的开关反应于对应的开关信号而被导通，所述第二频率高于所述第一频率，而所述第二电容值低于所述第一电容值。

14.根据权利要求13所述的时脉与数据恢复电路，其特征在于，所述相位内插器还包括：

15.根据权利要求14所述的时脉与数据恢复电路，其特征在于，当所述相位内插电路接收到具有第三频率的所述第一与所述第二时脉信号时，该些低通滤波通道的开关反应于对应的开关信号而被截止，以使所述输出时脉信号通过所述直接传输通道被提供给所述多工电路的输入端，所述第三频率高于所述第二频率。