JP5554464B2 - フィルタ装置 - Google Patents

フィルタ装置 Download PDF

Info

Publication number
JP5554464B2
JP5554464B2 JP2006105974A JP2006105974A JP5554464B2 JP 5554464 B2 JP5554464 B2 JP 5554464B2 JP 2006105974 A JP2006105974 A JP 2006105974A JP 2006105974 A JP2006105974 A JP 2006105974A JP 5554464 B2 JP5554464 B2 JP 5554464B2
Authority
JP
Japan
Prior art keywords
sampling
filter device
capacitors
capacitor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006105974A
Other languages
English (en)
Other versions
JP2009147401A (ja
Inventor
昭彦 松岡
謙太郎 宮野
克明 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006105974A priority Critical patent/JP5554464B2/ja
Priority to PCT/JP2007/057778 priority patent/WO2007116974A1/ja
Priority to US12/295,939 priority patent/US7664811B2/en
Publication of JP2009147401A publication Critical patent/JP2009147401A/ja
Application granted granted Critical
Publication of JP5554464B2 publication Critical patent/JP5554464B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00Networks using time-varying elements, e.g. N-path filters
    • H03H19/004Switched capacitor networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00Transversal filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

本発明は、サンプリング処理により離散時間化された信号を、キャパシタなどの容量性負荷を用いて帯域制限する、フィルタ装置に関する。
現在、ディジタル信号処理技術の進展に伴い、高周波信号をディジタル信号処理する回路方式の検討が進められている。スイッチドキャパシタを用いた受信信号の離散信号処理技術も、一例としてあげられるが、サンプリングしながら帯域制限を行うフィルタ機能を持つ信号処理技術も、一手法として提案されている。従来のフィルタ装置としては、サンプリング信号を電流に変換する電圧電流変換部と、複数のスイッチドキャパシタを持つキャパシタセットを含み、サンプリング信号を定められた順序によってキャパシタにチャージし、複数のキャパシタからまとめて電荷を抽出することによって、サンプリングダウンによるミキサ効果と、複数のキャパシタをまとめる平均化によるフィルタ効果を作用として有するものがあった(例えば、特許文献1参照)。図6は前記特許文献1に記載された従来のフィルタ装置を示すものである。
図6において、従来のフィルタ装置は、サンプリングした受信信号20を電流に変換した信号21を、タイミング制御を行うDCU34からの制御信号31、32、33により制御されるスイッチを介して、あらかじめ定めた順番にキャパシタCにチャージする。チャージした複数の電荷をまとめて取り出し、電圧変換して出力信号26を得る。
まとめて電荷を取り出す複数のキャパシタの容量比を変更することによって、フィルタ係数の重み付けを変更することが可能で、単純なデシメーションフィルタとは異なる特性のフィルタ効果を得ることができる。
米国特許出願公開第2003/0050027号明細書(図5)
しかしながら、前記従来の構成では、キャパシタの容量比によってフィルタ特性を制御する構成のため、フィルタの重み付け係数として負の係数を設定することができず、急峻な特性を持つフィルタを少ないキャパシタ数で実現することが困難であるという課題を有していた。
本発明は、上記事情に鑑みてなされたもので、チャージ時と取り出し時のキャパシタの電荷の極性を制御することによって、フィルタの重み付け係数として負の係数を実現し、周波数特性を改善したフィルタ装置を提供することを目的とする。
本発明のフィルタ装置は、RF信号を電流変換するRF変換部と、電流を電荷として蓄える複数のサンプリングキャパシタと、前記複数のサンプリングキャパシタから電圧を読み出す読み出し部と、前記複数のサンプリングキャパシタの各々の一方の端子を前記読み出し部に接続する複数の正極性読み出し選択スイッチと、前記複数のサンプリングキャパシタの各々の他方の端子を前記読み出し部に接続する複数の負極性読み出し選択スイッチと、前記複数のサンプリングキャパシタの各々の前記一方の端子を共通グランドに接続する複数の負極性グランド接続スイッチと、前記複数のサンプリングキャパシタの各々の前記他方の端子を共通グランドに接続する複数の正極性グランド接続スイッチと、前記各スイッチに制御信号を出力して該各スイッチの動作タイミングを制御するタイミング制御部と、を備え、前記複数のサンプリングキャパシタは、同じ個数の複数のサンプリングキャパシタから構成されるサンプリングキャパシタセットを複数個備えるものであり、前記各サンプリングキャパシタセットを構成する前記サンプリングキャパシタの容量の組み合わせが等しく、前記サンプリングキャパシタセットの個数は、一つのサンプリングキャパシタセットを構成する前記サンプリングキャパシタの個数より一つ多い構成を採る。
上記構成により、スイッチを制御することによって電荷を蓄えるサンプリングキャパシタの極性を自由に制御することが可能であり、フィルタ係数として負の係数を設定することが可能となるため、フィルタ特性の改善を行うことができる。
また、本発明は、上記のフィルタ装置であって、複数個の前記サンプリングキャパシタから構成されるサンプリングキャパシタセットに分け、前記電荷の蓄積は、前記サンプリングキャパシタセット毎に行うものとする。
上記構成のように、各サンプリング時刻の信号を複数キャパシタに蓄えておくことによって、たたみ込みフィルタのように、同一時刻のサンプリング信号を複数回必要とする構成のフィルタを実現することが可能となる。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットは、サンプリングキャパシタの合計容量が等しいものとする。
上記構成により電流源から見た負荷を一定に保つことができる。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットは、同じ個数のサンプリングキャパシタで構成されているものとする。
上記構成によりスイッチ制御の複雑度を抑圧することができる。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットは、同じ容量のサンプリングキャパシタで構成されているものとする。
上記構成によりサンプリングキャパシタの設計が容易になる。また、使用するサンプリングキャパシタを選別することによってばらつきに対する許容量が増大する。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットは、同じ容量のサンプリングキャパシタを、同じ個数用いて構成されているものとする。
上記構成によりサンプリングキャパシタのセットがすべて等しくなり設計が容易になる。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットの個数は、一つのサンプリングキャパシタセットを構成する前記サンプリングキャパシタの個数より一つ多いものとする。
上記構成によりサンプリングキャパシタのセットに対する電荷の蓄積と取り出しが同時に発生することを回避できる。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットを構成する前記サンプリングキャパシタの個数は、FIRフィルタのタップ数であるものとする。
上記構成によりFIRフィルタを容易に構成することができる。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットを構成する前記サンプリングキャパシタの容量比は、FIRフィルタのタップ係数の重み付け係数比の絶対値と等しいものとする。
上記構成とし、サンプリングキャパシタの極性を制御することによって、任意の重み付け係数を持つFIRフィルタを容易に実現することができる。
また、本発明は、上記のフィルタ装置であって、一度の読み出しで複数のサンプリングキャパシタから読み出し、かつ、蓄積時と読み出し時とで選択する複数のサンプリングキャパシタの組み合わせが異なるものとする。
上記構成により、異なる時刻に蓄えた電荷をまとめて取り出すことが可能となる。
また、本発明は、上記のフィルタ装置であって、一度の読み出しで選択される複数のサンプリングキャパシタは、電荷を蓄積済みのサンプリングキャパシタセット毎に一つずつであるものとする。
上記構成により、異なる時刻にそれぞれの重み付け係数を乗算して蓄えた電荷をまとめて取り出し、FIRフィルタを実現することが可能となる。
本発明のフィルタ装置は、前記グランド接続スイッチと読み出し選択スイッチを制御するタイミング制御部5を、更に、備えるものである。
上記構成により、スイッチを制御することによって電荷を蓄えるサンプリングキャパシタの極性をタイミング制御部からの信号によって自由に制御することが可能であり、フィルタ係数として負の係数を設定することが可能となるため、フィルタ特性の改善を行うことができる。
また、本発明は、上記のフィルタ装置であって、一度の電荷の蓄積で対象とする前記サンプリングキャパシタセットを構成するサンプリングキャパシタの個数がFIRフィルタのタップ数と等しく、当該サンプリングキャパシタの容量比が、FIRフィルタの重み付け係数比の絶対値と等しく、前記サンプリングキャパシタセットの個数がFIRフィルタのタップ数より一つ多いものとする。
上記構成とし、サンプリングキャパシタの極性をタイミング制御部からの信号によって制御することで、任意の重み付け係数を持つFIRフィルタを容易に実現することができる。
また、本発明は、上記のフィルタ装置であって、一度の読み出しで対象とする複数のサンプリングキャパシタの個数がFIRフィルタのタップ数と等しく、電荷蓄積中のサンプリングキャパシタセット以外から一つずつ選択されるものとする。
上記構成により、異なる時刻にそれぞれの重み付け係数を乗算して蓄えた電荷をまとめて取り出しFIRフィルタを実現することが可能となる。
また、本発明は、上記のフィルタ装置であって、前記グランド接続スイッチと及び前記読み出し選択スイッチの少なくとも一つが、MEMSスイッチであるものとする。
上記構成により、スイッチの小型低損失化を実現しより特性の優れたフィルタを実現することが可能となる。
本発明によれば、フィルタの係数として負の重み付け係数を実現することができ、より急峻で自由度の高い特性を持つフィルタ装置を提供できる。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る無線受信装置の構成図である。
第1の実施形態の無線受信装置は、無線通信を行うアンテナ1と、電圧電流変換部2と、サンプリングフィルタ部3と、電圧読み取り部4と、タイミング制御部5とを備えており、タイミング制御部5からの制御信号によって、サンプリングフィルタ部3内部のスイッチの動作を制御し、所望のサンプリングおよびフィルタ動作を実現している。
図2は、本発明の第1の実施形態に係るサンプリングフィルタ部3の内部構成を示した図である。サンプリングフィルタ部3は、サンプリングスイッチ11、書き込みキャパシタ選択スイッチ1211〜1254、正極性選択スイッチ1311〜1354、負極性選択スイッチ1411〜1454、反転回路1511〜1554、サンプリングキャパシタ1611〜1654、正極性読み出しスイッチ1711〜1754、負極性読み出しスイッチ1811〜1854、電荷読み出しスイッチ19によって構成されている。各スイッチの動作はタイミング制御部5からの制御信号に基づいて制御されている。
ここで、電荷読み出しスイッチ19及び電圧読み取り部4を用いて、サンプリングキャパシタ1611〜1654から電流を電圧に変換して読み出す。
以下、具体的な例として、タップ数が4、タップ1とタップ4の係数が負であるFIRフィルタを実現する場合の動作について説明する。
サンプリングキャパシタ1611〜1654は、容量比がFIRフィルタのタップ係数の絶対値の比と同じとなる5つのサンプリングキャパシタセットで構成され、サンプリングキャパシタ1611−1614で第1のサンプリングキャパシタセットを構成し、同様に、サンプリングキャパシタ1621−1624、サンプリングキャパシタ1631−1634、サンプリングキャパシタ1641−1644、サンプリングキャパシタ1651−1654で、第2から第5のサンプリングキャパシタセットを構成し、総キャパシタ数は20である。
以上より、複数個のサンプリングキャパシタから構成されるサンプリングキャパシタセットに分け、電荷の蓄積は、サンプリングキャパシタセット毎に行うことにより、各サンプリング時刻の信号を複数キャパシタに蓄えておくことによって、たたみ込みフィルタのように、同一時刻のサンプリング信号を複数回必要とする構成のフィルタを実現することが可能となる。
また、サンプリングスイッチ11と電荷読み出しスイッチ19との動作周波数は同一とし、デシメーションは行わないものとする。
なお、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットを構成する前記サンプリングキャパシタの個数は、FIRフィルタのタップ数であるものとすることで、FIRフィルタを容易に構成することができる。
また、サンプリングキャパシタセットを構成するサンプリングキャパシタの容量比は、FIRフィルタのタップ係数の重み付け係数比の絶対値と等しいものとすることで、サンプリングキャパシタの極性を制御することによって、任意の重み付け係数を持つFIRフィルタを容易に実現することができる。
まず、電荷の書き込み、すなわち、電荷の蓄積の動作について説明する。サンプリング時刻1では、1番目のセットを構成する4つのサンプリングキャパシタ1611〜1614に電荷の書き込みが行われる。次のサンプリング時刻2では、図示しない2番目のセットを構成する4つのサンプリングキャパシタ1621〜1624に電荷の書き込みが行われる。以下、時刻が進むにつれて3番目から5番目のサンプリングキャパシタのセットに書き込みが行われる。5番目のサンプリングキャパシタのセットに書き込みを行った次の時刻では、1番目のサンプリングキャパシタのセットに書き込みが行われる。以降は同様にして、周期的にサンプリングキャパシタのセットに電荷の書き込みが行われていく。
次に、電荷の読み出し、すなわち、電荷の取り出しの動作について説明する。サンプリング時刻1では、書き込みを行っている1番目のセットを除く、4つのセットから、各時刻に応じたタップに相当するキャパシタが1ずつ選択されて電荷が読み出される。具体的には1時刻前に書き込まれた5番目のサンプリングキャパシタのセットからFIRフィルタのタップ1にあたるキャパシタ1651、2時刻前に書き込まれた4番目のサンプリングキャパシタのセットからFIRフィルタのタップ2にあたるキャパシタ1642、3時刻前に書き込まれた3番目のサンプリングキャパシタのセットからFIRフィルタのタップ3にあたるキャパシタ1633、4時刻前に書き込まれた2番目のサンプリングキャパシタのセットからFIRフィルタのタップ4にあたるキャパシタ1624が選択される。
ここでは、FIRフィルタのタップ番号の小さい方から入力信号が入力されるものとする。また、タップ1とタップ4の係数を負と設定しているため、キャパシタ1624と1651の読み出しは反転して行われる。
時刻2の読み出しも同様にして行われる。各サンプリング時刻における書き込みと読み出しを一覧表にまとめたものを図3に示す。以上のようにして、毎サンプリング時刻において、1つのサンプリングキャパシタのセットに書き込みが行われると同時に、残りのサンプリングキャパシタのセットから1ずつ選択されたキャパシタから読み出しが行われる。
以上より、サンプリングキャパシタセットの個数は、一つのサンプリングキャパシタセットを構成するサンプリングキャパシタの個数より一つ多いものとすることで、サンプリングキャパシタのセットに対する電荷の蓄積と取り出しとが、同時に発生することを回避できる。
また、上記構成により、異なる時刻に蓄えた電荷をまとめて取り出すことが可能となり、更に、異なる時刻にそれぞれの重み付け係数を乗算して蓄えた電荷をまとめて取り出し、FIRフィルタを実現することが可能となる。
次に、1番目のサンプリングキャパシタのセットのタップ1に当たるサンプリングキャパシタ1611に関連するスイッチ1211、1311、1411、1711、1811の制御信号を図4に示す。ここでは、図3に示されているように、キャパシタ1611からは、負極性の取り出しを行う。
このとき、時刻は図3と同一である。まず時刻1ではスイッチ1211が接続され、サンプリングキャパシタ1611に電荷が書き込まれる。次に時刻2でスイッチ1411、1811が接続され、スイッチ1311、1711が解放されて、サンプリングキャパシタ1611の電荷を反転して読み出す。なお、タップ数が4であるため、それより1だけ長い周期5で同一の動作が繰り返される。
上述した本実施形態の構成と手順によれば、書き込み時と読み出し時の電荷の極性を反転することができ、サンプリングフィルタ部3で実施されるタップ数4のFIRフィルタのタップ1とタップ4に相当するサンプリングキャパシタ1611、1614の係数を負とすることが可能となる。
次に、タップ2に相当するサンプリングキャパシタ1612に関するスイッチ1212、1312、1412、1712、1812の制御信号を図5に示す。ここでは、図3に示されているように、キャパシタ1612からは、正極性の取り出しを行う。
このとき、時刻は図3と同一である。まず時刻1ではスイッチ1212が接続され、サンプリングキャパシタ1612に電荷が書き込まれる。次に時刻2でスイッチ1212が解放される。次に、時刻3で、スイッチ1712が接続されることで、サンプリングキャパシタ1612の電荷を読み出すことができる。
これにより、サンプリングフィルタ部3のフィルタ特性を急峻にすることが可能になり、高速離散時間処理に好適なフィルタ回路を実現することができる。
なお、本実施形態において、電荷の反転を読み出し時に行う構成としたが、書き込み時に反転する構成としてもよい。
また、タップ数4、タップ1とタップ4が負の重み付け係数を持つFIRを例にして説明したが、タップ数または重み付け係数の正負は任意でよい。このとき、タップ数をNとすると1つのサンプリングフィルタセットを構成するサンプリングフィルタ数はN個、サンプリングフィルタのセット数はN+1セットにすればよい。これにより、異なる時刻にそれぞれの重み付け係数を乗算して蓄えた電荷をまとめて取り出しFIRフィルタを実現することが可能となる。
また、デシメーションを行わない例について説明したが、デシメーション比を1に限定するものではない。
なお、デシメーション比をNにした場合は、サンプリングフィルタ部への入力と出力の動作速度比が変わるため、N倍のキャパシタのセットで構成する必要がある。また、FIRフィルタの動作をさせる前に、デシメーションすることも可能である。
上記構成により、スイッチを制御することによって電荷を蓄えるサンプリングキャパシタの極性をタイミング制御部からの信号によって自由に制御することが可能であり、フィルタ係数として負の係数を設定することが可能となるため、フィルタ特性の改善を行うことができる。
また、サンプリングキャパシタの極性をタイミング制御部からの信号によって制御することで、任意の重み付け係数を持つFIRフィルタを容易に実現することができる。
なお、グランド接続スイッチと及び読み出し選択スイッチの少なくとも一つが、MEMSスイッチで構成することにより、スイッチの小型低損失化を実現しより特性の優れたフィルタを実現することが可能となる。
また、サンプリングキャパシタセットは、サンプリングキャパシタの合計容量が等しいものとすることで、電流源から見た負荷を一定に保つことができる。
また、サンプリングキャパシタセットは、同じ個数のサンプリングキャパシタで構成されているものとすることで、スイッチ制御の複雑度を抑圧することができる。
また、サンプリングキャパシタセットは、同じ容量のサンプリングキャパシタで構成されているものとすることで、サンプリングキャパシタの設計が容易になる。また、使用するサンプリングキャパシタを選別することによって、ばらつきに対する許容量が増大する。
また、本発明は、上記のフィルタ装置であって、前記サンプリングキャパシタセットは、同じ容量のサンプリングキャパシタを、同じ個数用いて構成されているものとする。
上記構成によりサンプリングキャパシタのセットがすべて等しくなり設計が容易になる。
本発明は、共通グランドとサンプリングキャパシタの二つの端子のいずれかを接続するグランド接続スイッチと、読み出し部の入力とサンプリングキャパシタの二つの端子のいずれかを接続する読み出し選択スイッチを実装し、書き込み時と読み出し時の電荷の特性を反転し、負の重み付け係数を実現することによって、急峻で柔軟度の高い特性を持つスイッチドキャパシタを用いたフィルタ装置等に有用である。
本発明の実施形態に係る無線受信装置の構成図 本発明の実施形態に係るフィルタ装置の構成図 本発明の実施形態に係る書き込み読み出しのタイミングを示す図 本発明の実施形態に係るタイミング制御信号を示す図 本発明の実施形態に係るタイミング制御信号を示す図 従来のフィルタ装置の構成図
符号の説明
1 アンテナ
2 電圧電流変換部
3 サンプリングフィルタ部
4 電圧読み取り部
5 タイミング制御部
11 サンプリングスイッチ
1211〜1214,1254 書き込みキャパシタ選択スイッチ
1311〜1314,1354 正極性選択スイッチ
1411〜1414,1454 負極性選択スイッチ
1511〜1514,1554 反転回路
1611〜1614,1654 サンプリングキャパシタ
1711〜1714,1754 正極性読み出しスイッチ
1811〜1814,1854 負極性読み出しスイッチ
19 電荷読み出しスイッチ

Claims (9)

  1. RF信号を電流変換するRF変換部と、
    電流を電荷として蓄える複数のサンプリングキャパシタと、
    前記複数のサンプリングキャパシタから電圧を読み出す読み出し部と、
    前記複数のサンプリングキャパシタの各々の一方の端子を前記読み出し部に接続する複数の正極性読み出し選択スイッチと、
    前記複数のサンプリングキャパシタの各々の他方の端子を前記読み出し部に接続する複数の負極性読み出し選択スイッチと、
    前記複数のサンプリングキャパシタの各々の前記一方の端子を共通グランドに接続する複数の負極性グランド接続スイッチと、
    前記複数のサンプリングキャパシタの各々の前記他方の端子を共通グランドに接続する複数の正極性グランド接続スイッチと、
    前記各スイッチに制御信号を出力して該各スイッチの動作タイミングを制御するタイミング制御部と、
    を備え、
    前記複数のサンプリングキャパシタは、同じ個数の複数のサンプリングキャパシタから構成されるサンプリングキャパシタセットを複数個備えるものであり
    前記各サンプリングキャパシタセットを構成する前記サンプリングキャパシタの容量の組み合わせが等しく、
    前記サンプリングキャパシタセットの個数は、一つのサンプリングキャパシタセットを構成する前記サンプリングキャパシタの個数より一つ多い
    フィルタ装置。
  2. 請求項1に記載のフィルタ装置であって、
    前記サンプリングキャパシタセットは、同じ容量のサンプリングキャパシタを、同じ個数用いて構成されている
    フィルタ装置。
  3. 請求項1記載のフィルタ装置であって、
    前記サンプリングキャパシタセットを構成する前記サンプリングキャパシタの個数は、FIRフィルタのタップ数である
    フィルタ装置。
  4. 請求項1記載のフィルタ装置であって、
    前記サンプリングキャパシタセットを構成する前記サンプリングキャパシタの容量比は、FIRフィルタのタップ係数の重み付け係数比の絶対値と等しい
    フィルタ装置。
  5. 請求項1記載のフィルタ装置であって、
    一度の読み出しで複数のサンプリングキャパシタから読み出し、かつ、蓄積時と読み出し時とで選択する複数のサンプリングキャパシタの組み合わせが異なる
    フィルタ装置。
  6. 請求項5に記載のフィルタ装置であって、
    一度の読み出しで選択される複数のサンプリングキャパシタは、電荷を蓄積済みのサンプリングキャパシタセット毎に一つずつである
    フィルタ装置。
  7. 請求項1記載のフィルタ装置であって、
    前記グランド接続スイッチと及び前記読み出し選択スイッチの少なくとも一つが、MEMSスイッチである
    フィルタ装置。
  8. 請求項1に記載のフィルタ装置であって、
    前記タイミング制御部は、
    前記サンプリングキャパシタから負極性の電荷を取り出す場合、
    前記サンプリングキャパシタからの電荷読み出し時に、前記負極性グランド接続スイッチと前記負極性読み出し選択スイッチとをオン動作させる、
    フィルタ装置。
  9. 請求項1に記載のフィルタ装置であって、
    前記サンプリングキャパシタの前記一方の端子に接続された書き込みキャパシタ選択スイッチを、さらに具備し、
    前記タイミング制御部は、
    第1時刻において、前記正極性グランド接続スイッチと、前記書き込みキャパシタ選択スイッチとをオン動作させることで、前記サンプリングキャパシタの前記一方の端子側から前記サンプリングキャパシタに電荷を書き込み、
    第2時刻において、前記負極性グランド接続スイッチと前記負極性読み出し選択スイッチとをオン動作させることで、前記サンプリングキャパシタの前記他方の端子側から負極性の電荷を取り出す、
    フィルタ装置。
JP2006105974A 2006-04-07 2006-04-07 フィルタ装置 Expired - Fee Related JP5554464B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006105974A JP5554464B2 (ja) 2006-04-07 2006-04-07 フィルタ装置
PCT/JP2007/057778 WO2007116974A1 (ja) 2006-04-07 2007-04-06 フィルタ装置
US12/295,939 US7664811B2 (en) 2006-04-07 2007-04-06 Apparatus using sampling capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006105974A JP5554464B2 (ja) 2006-04-07 2006-04-07 フィルタ装置

Publications (2)

Publication Number Publication Date
JP2009147401A JP2009147401A (ja) 2009-07-02
JP5554464B2 true JP5554464B2 (ja) 2014-07-23

Family

ID=38581253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105974A Expired - Fee Related JP5554464B2 (ja) 2006-04-07 2006-04-07 フィルタ装置

Country Status (3)

Country Link
US (1) US7664811B2 (ja)
JP (1) JP5554464B2 (ja)
WO (1) WO2007116974A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090074120A1 (en) * 2007-09-12 2009-03-19 Nanoamp Solutions Inc. Auto-calibration for a filter
KR101539114B1 (ko) * 2008-06-27 2015-07-23 삼성전자 주식회사 데시메이션이 없는 fir 필터
US8589470B2 (en) * 2008-09-18 2013-11-19 Industrial Technology Research Institute Down conversion filter
US10193532B2 (en) * 2014-06-10 2019-01-29 Agency For Science, Technology And Research Method of operating a finite impulse response filter
NL2017551B1 (en) * 2016-07-04 2018-01-10 Qualinx B V Discrete time filter network

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671324A (en) * 1979-11-14 1981-06-13 Fujitsu Ltd Transversal filter
JPH11239040A (ja) * 1997-12-20 1999-08-31 Matsushita Electric Ind Co Ltd ディジタルフィルタおよび通信装置
JP3761720B2 (ja) * 1998-07-14 2006-03-29 シャープ株式会社 マッチトフィルタ
US7079826B2 (en) * 2001-03-16 2006-07-18 Texas Instruments Incorporated Digitally controlled analog RF filtering in subsampling communication receiver architecture
US6963732B2 (en) * 2001-04-25 2005-11-08 Texas Instruments Incorporated Subsampling communication receiver architecture with relaxed IFA readout timing
US7356069B2 (en) * 2001-04-25 2008-04-08 Texas Instruments Incorporated Spread spectrum demodulation using a subsampling communication receiver architecture
US7003276B2 (en) * 2001-04-25 2006-02-21 Texas Instruments Incorporated Subsampling communication receiver architecture with gain control and RSSI generation
JP2003317026A (ja) * 2002-04-19 2003-11-07 Univ Waseda 符号付積和演算器およびこれを含むアナログマッチドフィルタ
US7272187B2 (en) * 2002-11-01 2007-09-18 Matsushita Electric Industrial Co., Ltd. Filter circuit and radio apparatus
JP4494130B2 (ja) * 2004-08-26 2010-06-30 日本電信電話株式会社 静電駆動スイッチの製造方法
FR2876233A1 (fr) * 2004-10-06 2006-04-07 St Microelectronics Sa Filtre analogique a composants passifs pour signaux a temps discret

Also Published As

Publication number Publication date
US20090051422A1 (en) 2009-02-26
JP2009147401A (ja) 2009-07-02
US7664811B2 (en) 2010-02-16
WO2007116974A1 (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
US6181740B1 (en) Sampling system
JP5515292B2 (ja) チャージサンプリングフィルタ回路およびチャージサンプリング方法
US7535288B2 (en) Charge domain filter device
JP5554464B2 (ja) フィルタ装置
JP5046622B2 (ja) サンプリングフィルタ装置
WO2011024481A1 (ja) ダイレクトサンプリング回路及び受信機
JP5240193B2 (ja) 電圧電流変換器およびこれを用いたフィルタ回路
CN101454976B (zh) 离散滤波器、采样混频器以及无线装置
CN101490956B (zh) 采样滤波器装置以及无线通信装置
US8380781B2 (en) Sampling filter and radio communication apparatus
US8385490B2 (en) Discrete time filter and receiver including the same
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
CN101809868B (zh) 采样滤波器装置
KR20130134128A (ko) 전하 샘플링을 기반으로 하는 이동 평균 필터 및 이를 이용한 이동 평균 필터링 방법
CN112054794B (zh) 一种开关电容型单端转差分电路
US10177750B2 (en) Averaging circuit which determines average voltage of N samples, using log2N-scale capacitors
JP5089505B2 (ja) サンプリングフィルタおよび無線通信装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140529

R151 Written notification of patent or utility model registration

Ref document number: 5554464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees