CN101454976B - 离散滤波器、采样混频器以及无线装置 - Google Patents
离散滤波器、采样混频器以及无线装置 Download PDFInfo
- Publication number
- CN101454976B CN101454976B CN2007800193981A CN200780019398A CN101454976B CN 101454976 B CN101454976 B CN 101454976B CN 2007800193981 A CN2007800193981 A CN 2007800193981A CN 200780019398 A CN200780019398 A CN 200780019398A CN 101454976 B CN101454976 B CN 101454976B
- Authority
- CN
- China
- Prior art keywords
- signal
- capacitor
- integration
- switch
- discrete filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
公开了能够提高包含DC增益在内的设计自由度的离散滤波器。在采样混频器(100)中,控制信号生成单元(104)生成包含SO信号在内的控制信号,Ch(6)将以LO信号频率采样到的接收信号作为离散信号而对其进行时间上连续的积分,多个Cr(7、8)在基于控制信号的定时,依次对离散信号进行积分,Cb(15)交替地对各个Cr(7、8)中被依次积分后的离散信号进行积分,增益控制容量单元(110)具有:增益控制用电容器(44、45、46),与各个Cr(7、8)并联连接且对离散信号进行积分;以及重置开关(47),其在Cr(7)的一端与Cb(15)连接时,使过去进行了积分的增益控制用电容器(44、45、46)的离散信号被重置。
Description
技术领域
本发明涉及进行滤波等数字信号处理的离散滤波器、采样混频器以及无线装置。
背景技术
在以往的采样混频器中,由采样电路对数字变换后的信号进行采样,通过内置在采样电路中的开关电容器(switched capacitor)获得滤波效果(例如,专利文献1)。以下,参照附图详细地说明专利文献1中记载的采样混频器。图9是专利文献1中记载的采样混频器900的电路图。
在图9中,采样混频器900包括:TA(Transconductance Amplifier:跨导放大器)1,将接收到的射频(RF)信号变换为RF电流iRF;同相采样混频单元(以下称为“同相混频单元”)2,对由TA1变换出的RF电流iRF进行采样;反相采样混频单元(以下称为“反相混频单元”)3,与同相混频单元2并联连接;以及DCU(Digital Control Unit:数字控制单元)4,生成对同相混频单元2和反相混频单元3的控制信号。
同相混频单元2包括:采样开关5,由FET(场效应晶体管)构成;以及Ch(History Capacitor:历史电容器)6,对该采样开关5基于LO信号(局部振荡信号)所采样出的信号进行时间上连续的积分。此外,同相混频单元2包括:多个Cr(rotating capacitor:旋转电容器)7、8、9、10、11、12、13、14,对采样开关5所采样出的信号反复地进行积分和释放;以及Cb(buffercapacitor:缓冲电容器)15,对从各个Cr7~Cr14释放出的信号进行缓冲。
同相混频单元2还包括:转储开关(dump switch)16,用于使各个Cr7~14所保持的信号释放到Cb15;重置开关17,用于在信号释放后使各个Cr7~14所保持的信号重置;以及多个积分开关18、19、20、21、22、23、24、25,用于使Ch6与各个Cr7~14依次连接。另外,同相混频单元2还包括:多个释放开关26、27、28、29、30、31、32、33,用于使各个Cr7~14与Cb15依次连接;以及反馈开关34,控制从DA(数字/模拟)变换器输入到采样混 频器900侧的反馈信号。
转储开关16、重置开关17、各个积分开关18~25、各个释放开关26~33以及反馈开关34的各个开关由n型FET构成。n型FET在栅极电压为高电平(high level)时导通,在栅极电压为低电平(low level)时截止。另外,反相混频单元3采用与同相混频单元2相同的结构。
DCU4与各个积分开关18~25、各个释放开关26~33、转储开关16、重置开关17以及反馈开关34的各个栅极连接。而且,DCU4向这些开关16~34的栅极输出各种控制信号。
控制信号的种类有各个SV0信号~SV7信号、SAZ信号、SBZ信号、D信号、R信号以及F信号。各个SV0信号~SV7信号用作所对应的各个积分开关18~25的栅极信号。SAZ信号用作各个释放开关30~33的栅极信号,SBZ信号用作各个释放开关26~29的栅极信号。
D信号用作转储开关16的栅极信号,R信号用作重置开关17的栅极信号。F信号用作反馈开关34的栅极信号。
图10是表示DCU4所生成的控制信号的时序图的图。
如图10所示,LO信号为周期矩形脉冲,LO信号经过规定的周期后上升时,各个SV0信号~SV7信号反复交替地上升以及下降。
而且,在SVO信号以及SV4信号上升时,SAZ信号以及SBZ信号的状态分别反转。
在SVO信号和SV4信号上升时,D信号上升。另一方面,在SV1信号和SV5信号下降时,D信号下降。
在D信号下降时,R信号上升。此外,在R信号下降时,F信号上升。
接着,参照上述的控制信号的定时,说明采样混频器900的动作。这里,以同相混频单元2的动作为例详细说明。
首先,TA1将RF信号变换为RF电流iRF,并将该RF电流iRF提供给同相采样混频单元2。然后,同相混频单元2根据LO信号对所提供的RF电流iRF进行采样。LO信号是具有与RF电流iRF大致相同的频率的信号。其结果,RF电流iRF在时间上被离散而成为离散信号。
此后,对于离散信号,由Ch6和各个Cr7~14对其进行积分,其被滤波和抽取(decimation(抽取))。具体而言,首先,SVO信号输入到积分开关18的栅极时,积分开关18在SVO信号为高电平期间导通,Ch6与Cr7连接。 于是,在Ch6和Cr7中蓄积离散信号。此时,Cr7在SVO信号为高电平期间(例如,LO信号的8个周期间),对离散信号进行积分。
接着,在高电平的SVO信号下降的同时,SV1信号上升。于是,积分开关18截止,积分开关19导通。其结果,Cr7与Cr6断开,Cr8与Ch6连接。于是,在Ch6和Cr8中保持离散信号,Cr8在SV1信号为高电平期间(例如,LO信号的8个周期间),对该离散信号进行积分。
此后,各个SV2信号~SV7信号依次输入到各个积分开关20~25的栅极时,各个积分开关20~25也在各个SV2信号~SV7信号为高电平的期间(例如,LO信号的8个周期间)导通。于是,各个Cr9~14也依次与Ch6连接,在各个Cr9~14中,例如,在LO信号的8个周期间,离散信号被积分。
由此,获得8抽头(tap)的FIR(Finite Impulse Response:有限脉冲响应)滤波器的效果。此时的采样率被抽取为1/8。理由是,相当于LO信号的8个周期的信号由8个积分开关18~25保持,而被移动平均。这样的滤波器称为 出电位,所以也能够获得IIR(Infinite Impulse Response:无限脉冲响应)滤波器的效果。这样的滤波器称为第一级IIR滤波器。用下式表示第一级IIR滤波器的传递函数的Z变换。其中,将Ch6的电容量设为Ch,将各个Cr7~14的电容量设为Cr。
此外,假设LO信号频率为fc,在Ch远大于Cr时,可以用以下的近似式求第一级IIR滤波器的截止频率。
根据该式(3)可知,如果给出Ch6与各个Cr7~14的容量之比,则可求截止频率。此外,可知为了降低截止频率,只需使Ch大于Cr即可。另外,上述的SBZ信号输入到各个释放开关26~29的栅极时,所有的释放开关26~29在SBZ信号为高电平的期间导通。于是,由各个Cr7~10进行了积分的离散信号通过处于导通状态的各个释放开关26~29同时被释放到 Cb15。
进行该释放后,接着,D信号变成低电平,转储开关16截止,Cb15从各个Cr7~10断开。
接着,R信号变成高电平,重置开关17导通,各个Cr7~10所保持的信号被重置。
这样,各个Cr7~10中进行了积分的信号同时被释放到Cb15,由此,能够获得4抽头的FIR滤波器的效果。此时的采样率被抽取为1/4。理由是,Cb15对四个Cr7~10中进行了积分的信号进行移动平均。
而且,与各个Cr7~10的情况相同,各个Cr11~14中进行了积分的信号也在SAZ信号为高电平的期间同时被释放到Cb15。因此,能够获得4抽头的FIR滤波器的效果。而且,采样率被抽取为1/4。这样的滤波器称为第二级FIR滤波器。用下式表示第二级FIR滤波器的传递函数的Z变换。
此外,SBZ信号为高电平且SAZ信号为低电平的情况下,R信号输入到重置开关17的栅极而使重置开关17导通时,四个Cr7~10所保持的信号被释放到各个Cr7~10的接地端子侧而被重置。另一方面,SAZ信号为高电平且SBZ信号为低电平的情况下,R信号输入到重置开关17的栅极而使重置开关17导通时,四个Cr11~14所保持的信号被释放到各个Cr11~14的接地端子侧而被重置。
此后,F信号输入到反馈开关34的栅极而使反馈开关34导通时,反馈信号通过未图示的DA变换器从信号处理单元输入到采样混频器900侧。反馈信号是用于补偿DC偏移(offset)或差分偏移等的信号,由未图示的信号处理单元生成。具体而言,信号处理单元通过AD变换器输入采样混频器900的输出信号。然后,信号处理单元基于该输出信号,生成上述的反馈信号。由此,补偿DC偏移或差分偏移等。通过此时的反馈信号,在第一级IIR滤波器的动作时,补偿DC偏移或差分偏移等。
此外,以上述的四个Cr7~10或四个Cr11~14的组为单位,四个Cr连接到Cb15。由此能够获得IIR滤波器的效果。这样的滤波器称为第二级IIR滤波器。用下式表示第二级IIR滤波器的传递函数的Z变换。
此外,在Cb远大于Cr时,用以下的近似式求第二级IIR滤波器的截止频率。
根据式(6)可知,如果给出各个Cr7~14与Ch15的电容量之比,则可求截止频率。
进而,基于式(1)、式(2)、式(4)以及式(5),整个同相采样混频单元2的滤波器的传递函数的Z变换用下式表示。
可用下式求对该H进行频率变换后的DC增益。
从式(8)可知,如给出第一级FIR滤波器的抽取数为8以及各个Cr7~14的电容量,则可求DC增益。
另外,反相采样混频单元3也大致与同相采样混频单元2进行同样的动作,但在以下方面不同。
也就是说,用作反相混频单元3的采样开关35的栅极信号的LOB信号相对于LO信号,相位滞后180度,反相混频单元3中的采样的定时比同相混频单元2中的定时迟1/2周期。
这样构成采样混频器900时,该采样混频器900的输出信号为通过了第一级FIR滤波器、第一级IIR滤波器、第二级FIR滤波器以及第二级IIR滤波器的信号。
专利文献1:特开2004-289793号公报(第6-9页、图3a、图3b以及图4)
发明内容
本发明要解决的问题
但是,在专利文献1记载的采样混频器中,第一级FIR滤波器的抽取数、两个IIR滤波器(第一级和第二级)的截止频率以及DC增益的设计条件被指定后,整个采样混频器的静电容量(Ch、Cr以及Cb的电容值的总和)被决定,其结果,存在包括DC增益在内的设计自由度降低的问题。
具体而言,例如,第一级FIR滤波器的抽取数被指定后,根据与Ch连接的Cr的个数,可以获得连接在采样混频器的下一级的AD变换器的采样率。
此外,截止频率被指定后,根据式(3)以及式(6),可以求得Ch、Cr以及Cb的各个电容量之比。
进而,指定第一级FIR滤波器的抽取数和DC增益后,根据式(8),可以求得Cr的电容量。其结果,基于Cr的电容量,与上述的Ch、Cr以及Cb的各个容量之比,也可以求得Ch和Cb的各个电容量,从而决定了Ch、Cr以及Cb的电容值的总和。
如上所述,在将第一级FIR滤波器的抽取数、IIR滤波器的截止频率以及DC增益维持为一定的状态下,不能减小Ch、Cr以及Cb的电容值的总和。
本发明的目的在于提供能够提高包含DC增益在内的设计自由度的离散滤波器、采样混频器以及无线装置。
解决问题的方案
本发明的第一方案的离散滤波器采用的结构包括:控制信号生成单元,生成频率相同而相位不同的多个控制信号;历史电容器,对接收信号进行积分;电容器群,由与历史电容器依次并联连接而对所述接收信号进行积分的m个的旋转电容器构成,其中m为2以上的自然数;以及缓冲电容器,对从所述电容器群释放的信号进行积分,构成所述电容器群的m个旋转电容器的各个旋转电容器基于所述多个控制信号,在互不相同的定时对所述接收信号进行积分,所述m个的旋转电容器根据释放进行了积分的接收信号的定时而被分为由两个所述旋转电容器组成的多个组,将所述进行了积分的所述接收信号释放到所述缓冲电容器,以使在构成从所述多个组中选择的一个组中一个旋转电容器对所述接收信号进行积分的期间,在时间上与从构成所述选择的同一个组中另一个旋转电容器释放在与所述积分期间相等的所述积分期间之前的期间中所积分的接收信号的期间一致,所述离散滤波器还具备:容量调整单元,与所述电容器群并联连接并与所述缓冲电容器并联连接,调整所述缓冲电容器对从所述电容器群释放的信号进行积分的积分量。
本发明的另一方案的离散滤波器,并联连接两个上述第一方案的离散滤波器,将输入到各个离散滤波器的输入信号作为差分模式信号,在差分间共享所述两个并联连接的离散滤波器的所述电容器群。
本发明的采样混频器包括:上述第一方案的离散滤波器;以及采样开关,设置在所述离散滤波器的前级,对接收信号以规定的频率进行采样。
本发明的无线装置包括:上述第一方案的离散滤波器;信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
本发明的另一方案的无线装置包括:上述的采样混频器;信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
本发明的另一方案的离散滤波器包括:控制信号生成单元,生成频率相同而相位不同的多个控制信号;历史电容器,对接收信号进行积分;电容器群,由m个的旋转电容器构成,其中m为2以上的自然数,所述m个的旋转电容器的各个旋转电容器基于所述多个控制信号,在不同的定时依次与所述历史电容器连接而对所述接收信号进行积分;以及缓冲电容器,对从所述电容器群释放的信号进行积分,所述m个的旋转电容器根据释放进行了积分的信号的定时而被分为由两个所述旋转电容器组成的多个组,将进行了积分的接收信号释放到所述缓冲电容器,以使在构成从所述多个组中选择的一个组中的一个旋转电容器对所述接收信号进行积分的期间,在时间上与释放在构成所述选择的同一个组中另一个旋转电容器中进行了积分的所述接收信号的期间一致,所述离散滤波器还具备:m个容量调整单元,与所述m个的旋转电容器的各个旋转电容器并联连接,调整由各个旋转电容器积分的所述接收信号的积分量。
本发明的离散滤波器,并联连接两个上述本发明的另一方案的离散滤波器,将输入到各个离散滤波器的输入信号作为差分模式信号,在差分间共享所述两个并联连接的离散滤波器的所述电容器群。
本发明的另一方案的采样混频器包括:上述本发明的另一方案的离散滤波器;以及采样开关,设置在所述离散滤波器的前级,对接收信号以规定的频率进行采样。
本发明的另一方案的无线装置包括:上述本发明的另一方案的离散滤波 器;信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
本发明的另一方案的无线装置包括:上述本发明的另一方案的采样混频器;信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
发明的效果
根据本发明,因为在由历史电容器和旋转电容器构成的IIR滤波器的动作时,重置后的积分元件被连接到历史电容器,所以能够提高包含DC增益在内的设计自由度。
此外,因为在由旋转电容器和缓冲电容器构成的IIR滤波器的动作时,重置后的积分元件连接到缓冲电容器,所以能够提高包含DC增益在内的设计自由度。
附图说明
图1是表示本发明实施方式1的采样混频器的电路例的图。
图2是由图1的控制信号生成单元生成的控制信号的时序图。
图3是表示本发明实施方式2的采样混频器的电路例的图。
图4是表示本发明实施方式3的采样混频器的电路例的图。
图5是表示本发明实施方式4的采样混频器的电路例的图。
图6是表示本发明实施方式5的采样混频器的电路例的图。
图7是表示本发明实施方式6的采样混频器的电路例的图。
图8是表示本发明实施方式7的无线装置的结构例的图。
图9是以往例的采样混频器的电路图。
图10是以往例的采样混频器的控制信号的定时图。
具体实施方式
以下,参照附图说明本发明的实施方式1至实施方式6。另外,在各个图中,对于相同的部分使用相同的标号(用语)进行说明。
(实施方式1)
图1是本发明实施方式1的采样混频器的电路图。
在图1中,采样混频器100包括:TA(跨导放大器)1、连接到TA1的同相混频单元102、并联连接到同相混频单元102并联连接的反相混频单元103、以及生成对同相混频单元102和反相混频单元103的控制信号的控制信号生成单元(信号生成单元)104。
TA1将接收到的射频(RF)信号变换为RF电流iRF,并提供给同相混频单元102和反相混频单元103。
同相混频单元102包括:采样开关5;以及Ch(历史电容器:也将其称为第一电容器)6;两个Cr(旋转电容器:也将其称为第二电容器)7、8;Cb(缓冲电容器:也将其称为第三电容器)15;以及转储开关16。另外,这里为了便于说明,对彼此并行地配置的旋转电容器为两个的情况进行说明,但也可以是三个以上。
同相混频单元102还包括:重置开关17、两个积分开关18和19、两个释放开关26和27、反馈开关34、以及两个增益控制容量单元(调整单元)110和111。在本实施方式中,对各个旋转电容器并行地连接一个增益控制容量单元(调整单元)。此外,在本实施方式中,假设上述的多个各种开关5、16、26、27、34例如由n型的FET构成。
具体而言,在同相混频单元102中,采样开关5的源极连接到TA1的输出端,采样开关5的漏极连接到积分开关19的漏极。而且,Ch6的一端连接到采样开关5的漏极与积分开关19的漏极之间,Ch6的另一端接地。
进而,在采样开关5的漏极和积分开关19的漏极之间,由积分开关18和Cr7构成的电路并联连接到Ch6。
而且,增益控制容量单元110连接到积分开关18的源极与Cr7的一端之间。
增益控制容量单元110的结构包括:增益控制开关40、三个切换开关41、42、43、三个增益控制用电容器(积分元件)44、45、46以及重置开关47。在本实施方式中,三个增益控制用电容器的电容量分别用Cg1、Cg2、Cg3表示。上述的多个各种开关40、41~43、47例如由n型的FET构成。
在增益控制容量单元110中,增益控制开关40的源极共用连接到积分开关18的源极以及Cr7的一端。而且,由切换开关41和增益控制用电容器44构成的电路连接到增益控制开关40的漏极。增益控制用电容器44的一端连接到切换开关41的源极,增益控制用电容器44的另一端接地。
而且,由切换开关42和增益控制用电容器45构成的电路和由切换开关43和增益控制用电容器46构成的电路并行连接到增益控制开关40的漏极。而且,各个增益控制用电容器45、46的另一端接地。
此外,重置开关47的漏极连接到增益控制开关40的漏极,重置开关47的源极接地。
释放开关26的源极共用连接到Cr7的一端和积分开关18的源极之间的 增益控制开关40的连接点以及增益控制开关40的源极,释放开关26的漏极通过转储开关16连接到AD(模拟/数字)变换器105。
释放开关27的漏极连接到释放开关26的漏极与转储开关16的源极之间。而且,释放开关27的源极共用连接到Cr8的一端以及积分开关19的源极。
Cr8的一端连接到积分开关19的源极,Cr8的另一端接地。
而且,增益控制容量单元111连接到积分开关19的源极与Cr8的一端之间。
增益控制容量单元111的结构包括:增益控制开关48和重置开关49。增益控制开关48的源极共用连接到积分开关19的源极以及Cr8的一端,增益控制开关48的漏极连接到重置开关49的漏极。另外,重置开关49的源极接地。
增益控制容量单元111的其他结构与增益控制容量单元110相同,因此省略重复的说明。
此外,重置开关17的漏极连接到释放开关26的漏极与转储开关16的源极之间,重置开关17的源极接地。而且,重置开关34的源极连接到重置开关17的漏极侧,重置开关34的漏极连接到DA变换器106。
另外,虽未图示反相混频单元103的内部结构,但其采用与同相混频单元102相同的结构。
控制信号生成单元104例如由移位寄存器构成,基于1/8的LO信号(局部振荡信号)生成各种控制信号。
控制信号的种类有S0~S1信号、D信号、R信号、F信号、C0~C2信号。S0~S1信号彼此频率相同而相位不同。S0信号用作积分开关18、释放开关27、增益控制开关40以及重置开关49的各个栅极信号。S1信号用作积分开关19、释放开关26、增益控制开关48以及重置开关47的各个栅极信号。另外,在本实施方式中,由于是将两个旋转电容器7和8并排地配置,所以生成S0和S1即两个控制信号。
D信号用作转储开关16的栅极信号,R信号用作重置开关17的栅极信号。此外,F信号用作反馈开关34的栅极信号。
C0信号用作切换开关41的栅极信号。C1信号用作切换开关42的栅极信号。C2信号用作切换开关43的栅极信号。
基于C0~C2信号,对应于其高电平或低电平,各个切换开关41~43导通或截止。于是,根据各个切换开关41~43的导通或截止,各个增益控制用电容器44~46的电容量(增益控制容量单元110的总电容量)可变。也就是说,通过切换开关的导通或截止控制来变更增益控制容量单元110具备的多个增益控制用电容器44~46中与Ch6以及Cr7连接的增益控制用电容器的组合,从而可使增益控制容量单元110的有效电容值可变。C0~C2信号并不是具有与L0信号相对应的周期的控制信号,而是为获得对应于接收状态的增益而进行控制的控制信号。通过基于该控制信号的控制而能够变更的增益控制容量单元110的总电容量的可变量如下所示。例如,假设增益控制容量单元110的总电容量为Cg,Cg在0以上(Cg1+Cg2+Cg3)以下的范围内离散地可变。
图2是由控制信号生成单元104生成的控制信号的时序图。根据图2,S0信号与S1信号错开1/2周期而生成的脉冲。在本实施方式中,假设S0信号和S1信号的高电平期间例如为L0信号的8个周期,但也可以变更。
S0信号及S1信号上升时,D信号上升,接着,D信号下降时,R信号上升。接着,R信号下降时,F信号上升。
接着,参照上述的S0信号等控制信号的定时,说明采样混频器100的动作。这里,以同相混频单元102的动作为例详细说明。
首先,TA1将RF信号变换为RF电流iRF,并将该RF电流iRF提供给同相混频单元102的采样开关5。于是,基于输入到采样开关5的栅极的L0信号,对所提供的RF电流iRF进行采样。LO信号是具有与RF电流iRF大致相同的频率的信号。其结果,RF电流iRF在时间上被离散而成为离散信号。
接着,S0信号输入到积分开关18、释放开关27、增益控制开关40以及重置开关49的各个栅极,在S0信号为高电平期间,这些开关18、27、40、49导通。
于是,由Ch6、Cr7以及增益控制容量单元110的增益控制用电容器44~46对上述的离散信号(L0信号的8个周期)进行积分。具体而言,离散信号流到Ch6而由Ch6对其进行积分。此外,离散信号通过处于导通状态的积分开关18,流到Cr7以及增益控制容量单元110,由Cr7以及增益控制容量单元110对其进行积分。这样通过使离散信号的一部分流到增益控制容量单元110,从而能够调整由Ch6和Cr7进行积分的离散信号的积分量。进而,如上 所述,通过切换开关的导通或截止控制来变更增益控制容量单元110具备的多个电容器中与Ch6以及Cr7连接的电容器的组合,从而能够变更增益控制容量单元110的有效电容量。因此,能够级分级地调整由Ch6和Cr7进行积分的离散信号的积分量。
此外,通过导通重置开关49,增益控制容量单元111的增益控制用电容器所保持的信号被重置。另外,在由Cr7进行积分的期间即S0信号为高电平的期间,开关27导通。因此,Cr8所保持的信号被释放到Cb15。也就是说,Cr7的积分期间和Cr8的释放期间在时间上一致。
高电平的S0信号下降的同时,S1信号上升,积分开关18、释放开关27以及重置开关49截止。然而,积分开关19、释放开关26以及重置开关47导通。于是,Cr7从Cr6断开,Cr8连接到Ch6。因此,由Ch6、Cr8以及增益控制容量单元111的各个增益控制用电容器对上述的离散信号(L0信号的8个周期)进行积分。具体而言,离散信号流到Ch6而由Ch6对其进行积分。此外,离散信号通过处于导通状态的积分开关19,流到Cr8以及增益控制容量单元111,由Cr8以及增益控制容量单元111对其进行积分。
此外,各个增益控制用电容器44~46所保持的信号通过重置开关47的导通而被重置。
每次S0信号和S1信号交替地变为高电平时,反复进行上述那样的离散信号的积分。其结果,L0信号的8周期的离散信号被积分,从而获得FIR滤波器的效果。此时的采样率被抽取为1/8。
此外,交替地连接各个Cr7、8的Ch6保持输出电位。由此还能够获得第一级IIR滤波器的效果。Ch6与Cr7连接时,Ch6与Cr7也连接已被重置的增益控制容量单元110。Ch6与Cr8连接时,Ch6与Cr8连接也连接已被重置的增益控制容量单元111。
进而,如图2所示,S0信号上升时,D信号也上升而使转储开关16导通,通过释放开关27,Cb15连接到Cr8。于是,通过处于导通状态的转储开关16,Cr8所保持的信号被释放到Cb15。此外,通过处于导通状态的转储开关16和AD变换器105,Cr8所保持的信号被输出到未图示的DSP(数字信号处理器)。由此,DSP生成用于补偿DC偏移或差分偏移等的反馈信号。
其后,在D信号下降的定时,R信号上升时,转储开关16截止,重置开关17导通。于是,Cr8所保持的信号被重置。
接着,在R信号下降的定时,F信号上升时,重置开关17截止,反馈开关34导通。于是,通过DA变换器106,上述的来自DSP的反馈信号被输入到同相混频单元102侧。由此,补偿DC偏移或差分偏移等。
另一方面,在S1信号上升的定时,D信号也上升时,转储开关16导通。由此,通过释放开关26,Cb15连接到Cr7。
Cb15与Cr7连接后,通过处于导通状态的转储开关16,Cr7所保持的信号被释放到Cb15。此外,通过处于导通状态的转储开关16和AD变换器105,Cr7所保持的信号被输出到未图示的DSP。由此,DSP生成用于补偿DC偏移或差分偏移等的反馈信号。
这样,S0信号与S1信号交替地上升,因此各个Cr7、8交替地与Cb15连接。此时,Cb15保持输出电位。由此能够获得第二级IIR滤波器的效果。另外,这之后,在D信号下降的定时,R信号上升时,转储开关16截止,重置开关17导通。也就是说,从旋转电容器的各个释放期间的开始定时(这里为S0信号或S1信号的上升定时)起经过一定时间后(这里为对应于D信号下降的定时)重置开关17导通。于是,Cr8所保持的信号被重置。然后,重置开关17在下一个释放期间的开始定时(S0信号或S1信号的下一个上升的定时)之前截止。
接着,在R信号下降的定时,F信号上升时,重置开关17截止,反馈开关34导通。于是,通过DA变换器106,上述的来自DSP的反馈信号被输入到同相混频单元102侧。由此,补偿DC偏移或差分偏移等。
这里,假设各个增益控制容量单元110、111的总电容量为Cg时,用下式表示第一级IIR滤波器的传递函数的Z变换。
此外,可用下式求此时的同相混频单元102的DC增益。
从式(10)可知,即使不改变FIR滤波器的抽取数,也能够根据各个Cr7、8的电容量Cr与各个增益控制容量单元110、111的总电容量Cg之比决定同相混频单元102的DC增益。因此,能够将DC增益以及各个Cr7、8的电容量分别设计为任意的值。
此外,在将Cg=0时的DC增益的切换量设为x[dB]时,可用下式求Cg。
从式(11)可知,以其与Cr之比求满足DC增益的切换量所需的Cg。例如,从Cg=0的状态,要将DC增益降低2dB时,满足Cg=0.26Cr的关系即可。
此外,在本实施方式中,如上所述,能够通过C0~C2信号使Cg=(Cg1+Cg2+Cg3)离散地变化,所以从式(11)可知,能够改变DC增益。
例如,从Cg=0的状态,以x=2dB的步长四级地切换DC增益时,满足以下条件地进行设定即可。也就是说,假设Cg1=0.26Cr、Cg2=0.32Cr、Cg3=0.42Cr,按照Cg=0、Cg=0.26Cr、Cg=0.58Cr、Cg=1.0Cr的顺序(四级)进行切换。
此外,例如,从Cg=0的状态,以x=1dB的步长四级地切换DC增益时,满足以下条件地进行设定即可。也就是说,假设Cg1=0.12Cr、Cg2=0.15Cr、Cg3=0.17Cr,按照Cg=0、Cg=0.12Cr、Cg=0.26Cr、Cg=0.41Cr、Cg=0.58Cr的顺序(四级)进行切换。
这样,在四级地切换DC增益时,第一级IIR滤波器的截止频率根据各个增益控制容量单元110、111的总电容量而变化(参照式(3))。另外,即使可能有这样的变化,也通过减小Ch6的电容量Ch与各个Cr7、8的电容量Cr之比,且将第一级IIR滤波器的截止频率设定得较高,并且,将第二级IIR滤波器的截止频率设定得较低,从而能够抑制该变化量。因此,能够使截止频率为大致一定的值。
此外,基于式(9)~(11),与没有使用增益控制容量单元的以往的采样混频器比较电容值的总和。例如,Ch以及Cb的电容量远大于Cr,并假设Ch=10Cr时,以往的采样混频器的第一级IIR滤波器构成部分的电容量值的总和为Ch+Cr=11Cr。接着,使用了增益控制容量单元的采样混频器例如使Ch以及Cr的电容量分别为原来的一半。因电容量变成一半的Cr,DC增益增大6dB,但通过连接与电容量变成一半的Cr具有相同电容量值的Cg,DC增益降低6dB,从而能够获得将Cr的电容量降至一半之前的DC增益的值。此时的第一级IIR滤波器构成部分的电容量值的总和为6Cr。因此,使用增益 控制容量单元后,能够在将DC增益维持为一定的状态下减小电容值的总和。
如上所述,能够提高整个采样混频器容量值、DC增益以及滤波特性的截止频率的设计自由度。此外,通过切换增益控制容量单元的电容值,能够进行增益控制。
另外,在本实施方式中,构成开关的元件为n型FET,但也可以是p型或组合n型和p型来使用。此时,也可以调换源极端子和漏极端子。此外,也可以使用微电子机械系统(MEMS)作为开关。
此外,在本实施方式中,同时连接到Cb的Cr的数目为1个,但并不限于此。
此外,在本实施方式中,增益控制容量单元中的增益控制用电容器的数目为三个,但不限于此。也可以不使用容量切换开关而将增益控制用电容器的数目设为一个,不改变增益。
此外,在本实施方式中,通过增益控制开关控制Cr与增益控制容量单元之间的连接,通过切换开关控制增益控制容量单元的电容量值,但也可以不使用增益控制开关而将控制Cr与增益控制容量单元之间的连接的信号传送给切换开关。
此外,在本实施方式中,设置了用于重置由增益控制用电容器进行了积分的信号的重置开关,但也可以不设置该重置开关而在重置Cr时将用于连接增益控制容量单元与Cr的控制信号传送给增益控制开关。或者,也可以不设置增益控制开关而在重置Cr时将用于连接增益控制容量单元与Cr的控制信号传送给切换开关。
此外,在本实施方式中,将增益控制容量单元连接到Cr与积分开关之间,但也可以将其连接到Ch与积分开关之间。
此外,在本实施方式中,成为连接了采样开关的采样混频器,但也可以不使用采样开关而成为输入了BB信号的离散时间处理滤波器。BB信号为从RF频带变频为BB频带后的接收信号,既可以是连续信号,也可以是离散信号。
(实施方式2)
图3是表示本发明实施方式2的一例采样混频器200的电路的图。这里,主要说明与实施方式1不同的方面。
采样混频器200采用的结构包括同相混频单元202和反相混频单元203 来代替图1的同相混频单元102和反相混频单元103。
对于同相混频单元202而言,图1的转储开关16的漏极还连接到积分开关21的漏极,Cr10的一端连接到积分开关21的源极。Cr10的另一端接地。
此外,积分开关20的漏极连接到转储开关16的漏极与积分开关21的漏极之间,Cr9的一端连接到积分开关20的源极。Cr9的另一端接地。
此外,释放开关28的源极连接到Cr9的一端与积分开关20的源极之间,释放开关28的漏极连接到转储开关51的源极。
此外,释放开关29的漏极连接到释放开关28的漏极与转储开关51的源极之间。另一方面,释放开关29的源极连接到积分开关21的源极与Cr10的一端之间。
进而,重置开关52的漏极连接到释放开关28的漏极与转储开关51的源极之间,重置开关52的源极接地。
此外,Cb50的一端连接到转储开关51的漏极与AD变换器105之间,Cb50的另一端接地。
而且,采用的结构为,来自控制信号生成单元104的S0信号输入到积分开关20和释放开关29的各个栅极,来自控制信号生成单元104的S1信号输入到积分开关21和释放开关28的各个栅极。
此外,采用的结构为,来自控制信号生成单元104的D信号输入到转储开关51的栅极,来自控制信号生成单元104的R信号输入到重置开关52的栅极。
另外,除了在反相位进行动作的方面之外,反相混频单元203采用与同相混频单元202相同的结构。采样混频器200的其他结构采用与实施方式1相同的结构。
通过这样地构成的采样混频器200,各个Cr7、8交替地连接到Cb15,可以获得第二级IIR滤波器的效果。进而,各个Cr9、Cr10交替地连接到Cb15,还可以获得第三级IIR滤波器的效果。
具体而言,如图2所示,在S0信号上升的定时,D信号也上升,两个转储开关16和51导通。于是,通过释放开关27,Cb15与Cr8连接,并通过处于导通状态的转储开关16,Cr8所保持的信号被释放到Cb15。在这方面,与实施方式1相同。
在本实施方式中,在S0信号为高电平时,转储开关51也导通,所以还 进行以下的动作。也就是说,通过处于导通状态的释放开关29,Cb50连接到Cr10,并通过处于导通状态的释放开关29和转储开关51,Cr10所保持的信号被释放到Cb50。
同样地,在S1信号为高电平时,D信号上升,转储开关51也导通的情况下,通过处于导通状态的释放开关28,Cb50连接到Cr9。由此,通过处于导通状态的释放开关28和转储开关51,Cr9所保持的信号被释放到Cb50。
于是,Cb15交替地连接到各个Cr7、8,所以Cb15保持输出电位。由此,还能够获得上述的第三级IIR滤波器的效果。
如上所述,与实施方式1的情况相比,采样混频器200能够进一步获得基于第三级IIR滤波器的效果的衰减量。通过使第一级IIR滤波器的截止频率高于第二级以及第三级IIR滤波器的截止频率,能够更加减小使DC增益可变时的滤波特性的变化量。
(实施方式3)
图4是表示本发明实施方式3的采样混频器300的电路例的图。这里,主要说明与实施方式1不同的方面。
采样混频器300采用的结构包括同相混频单元302和反相混频单元303来代替图1的同相混频单元102和反相混频单元103。
同相混频单元202的结构包括一个增益控制容量单元310来代替图1的两个增益控制容量单元110和111。
增益控制容量单元310具有并联连接的三个电路,即由切换开关41和增益控制用电容器44构成的电路、由切换开关42和增益控制用电容器45构成的电路以及由切换开关43和增益控制用电容器46构成的电路。另外,各个切换开关41~43例如由n型的FET构成。
切换开关43的漏极共用连接到释放开关27以及转储开关16的源极。
而且,来自控制信号生成单元104的C0信号输入到切换开关41的栅极,来自控制信号生成单元104的C1信号输入到切换开关42的栅极,来自控制信号生成单元104的C2信号输入到切换开关43的栅极。
释放开关26的漏极连接到转储开关16的源极。而且,释放开关27的漏极连接到增益控制容量单元310的前级,所述增益控制容量单元310连接到释放开关26的漏极与转储开关16的源极之间。
采样混频器300的其他结构采用与实施方式1大致相同的结构。
接着,参照上述的控制信号的定时,说明采样混频器300的动作。这里,以同相混频单元302的动作为例详细说明(适当参照图2和图4)。
在实施方式3中,也与实施方式1的情况相同,首先,基于S0信号,由Ch6和Cr7对相当于LO信号的8个周期的离散信号进行积分,接着,基于S1信号,由Ch6和Cr8对该离散信号进行积分。通过输入S0信号和S1信号,交替地反复进行这样的积分,可以获得FIR滤波器的效果。此时的采样率被抽取为1/8。
此外,各个Cr7、8交替地连接到Ch6,Ch6保持输出电位。由此,能够获得第一级IIR滤波器的效果。
进而,基于S0信号或S1信号,各个Cr7、8交替地连接到Cb15,Cb15保持输出电位。由此,能够获得第二级IIR滤波器的效果。此时,增益控制容量单元310的各个增益控制用电容器44~46对从各个Cr7、8释放出的信号进行积分。
具体而言,在S0信号为高电平时,由Cr8进行了积分的离散信号通过处于导通状态的释放开关27而被释放到各个增益控制用电容器44~46,并在各个增益控制用电容器44~46被积分。另一方面,在S0信号为高电平时,由Cr7进行了积分的离散信号通过处于导通状态的释放开关26而被释放到各个增益控制用电容器44~46,并在各个增益控制用电容器44~46被积分。这样,通过使由Cr7进行了积分的离散信号的一部分流到增益控制容量单元310,从而能够调整由Cb15进行积分的离散信号的积分量。进而,通过切换开关的导通或截止控制来变更增益控制容量单元310具备的多个电容器中与Cb15连接的电容器的组合,从而能够变更增益控制容量单元310的有效电容量。因此,能够级分级地调整由Cb15进行积分的离散信号的积分量。
此后,R信号上升而变成高电平时,重置开关17导通,各个增益控制用电容器44~46所保持的信号流入接地端子侧而被重置。这样,在第二级IIR滤波器的动作时,各个增益控制用电容器44~46在重置进行了积分的信号之后,对从各个Cr7、8释放出的信号进行积分。用下式表示此时的第二级IIR滤波器的传递函数的Z函数。
此外,可用下式求同相混频单元302的DC增益。
从式(13)可知,即使不改变FIR滤波器的抽取数,也能够通过各个Cr7、8的电容量Cr与增益控制容量单元310的总电容量Cg之比,决定DC增益。另外,此时,第二级IIR滤波器的截止频率基于增益控制容量单元310的总电容量Cg而变化,但是减小各个Cr7、8的电容量Cr与Cb15的电容量Cb之比,并且将第二级IIR滤波器的截止频率设定得较高。并且,通过将第一级IIR滤波器的截止频率设定得较低,从而能够抑制其变化量。
如上所述,根据采样混频器300,除了实施方式1的效果之外,与实施方式1的情况相比,能够减少增益控制容量单元的个数。因此,能够小型化采样混频器的电路。
(实施方式4)
图5是表示实施方式4的采样混频器的电路例的图。这里,主要说明与实施方式3不同的方面。
采样混频器400采用的结构包括同相混频单元402和反相混频单元403来代替图4的同相混频单元302和反相混频单元303。
在同相混频单元402中,图4的转储开关16的漏极连接到积分开关21的漏极。积分开关21的源极连接到Cr10的一端,Cr10的另一端接地。
此外,积分开关20的漏极连接到转储开关16的漏极与积分开关21的漏极之间,积分开关21的源极连接到Cr10的一端。Cr10的另一端接地。
而且,释放开关28的源极连接到Cr9的一端与积分开关20的源极之间。释放开关28的漏极连接到转储开关51的源极。此外,释放开关29的漏极连接到释放开关28的漏极与转储开关51的源极之间。释放开关29的源极连接到积分开关21的源极与Cr10的一端之间。
进而,Cb50的一端连接到转储开关51的漏极与AD变换器105之间,Cb50的另一端接地。另外,除了在反相位进行动作的方面之外,反相混频单元403采用与同相混频单元402大致相同的结构。采样混频器400的其他结构采用与实施方式1相同的结构。
通过这样地构成的采样混频器400,各个Cr7、8交替地连接到Cb15,可以获得第二级IIR滤波器的效果。进而,各个Cr9、Cr10交替地连接到Cb15,还可以获得第三级IIR滤波器的效果。
具体而言,如图2所示,在S0信号上升的定时,D信号也上升,两个转储开关16和51导通。于是,通过处于导通状态的释放开关27,Cb15与Cr8连接,并通过处于导通状态的转储开关16,Cr8所保持的信号被释放到Cb15。在这方面,包括与Cr7的连接动作,与实施方式1相同。
而且,在本实施方式中,在S0信号为高电平时,转储开关51也导通,所以还进行以下的动作。也就是说,通过处于导通状态的释放开关29,Cb50连接到Cr10,并通过处于导通状态的释放开关29和转储开关51,Cr10所保持的信号被释放到Cb50。
同样地,在S1信号为高电平时,D信号上升,转储开关51也导通的情况下,通过处于导通状态的释放开关28,Cb50连接到Cr9。于是,通过处于导通状态的释放开关28和转储开关51,Cr9所保持的信号被释放到Cb50。
这样,与各个Cr9、10交替地连接的Cb50保持输出电位。由此,还能够获得第三级IIR滤波器的效果。
这里,在第二级IIR滤波器的动作时,各个增益控制用电容器44~46在重置进行了积分的信号之后,对从各个Cr7、8释放出的信号进行积分。用下式表示此时的第二级IIR滤波器的传递函数的Z变换。其中,将各个Cr9、10的电容量设为Cr2。
此外,用下式求同相混频单元402的DC增益。
从式(15)可知,即使不改变FIR滤波器的抽取数,也能够通过各个Cr7、8的电容量Cr、各个Cr9、10的电容量Cr2以及增益控制容量单元310的总电容量Cg之比,决定DC增益。
如上所述,根据采样混频器400,除了实施方式3的效果之外,与实施方式3相比,通过第三级IIR滤波器的效果,获得较大的衰减量。通过使第二级IIR滤波器的截止频率高于第一级以及第三级IIR滤波器的截止频率,能够更加减小使DC增益可变时的滤波特性的变化量。
(实施方式5)
图6是表示实施方式5的采样混频器500的电路例的图。这里,主要说明与实施方式4不同的方面。
采样混频器500采用的结构包括同相混频单元502和反相混频单元503来代替图5的同相混频单元402和反相混频单元403。
同相混频单元502具有增益控制容量单元510来代替图5的增益控制容量单元310。
增益控制容量单元510具有并联连接的三个电路,即由切换开关41和增益控制用电容器44构成的电路、由切换开关42和增益控制用电容器45构成的电路以及由切换开关43和增益控制用电容器46构成的电路。
反馈开关34a连接到切换开关41的源极与增益控制用电容器44的一端之间。反馈开关34a例如由n型的FET构成。另外,后述的各个反馈开关34b和34c例如也由n型的FET构成。
反馈开关34a的源极连接到切换开关41的源极与增益控制用电容器44的一端之间。而且,反馈开关34a的漏极连接到DA变换器106。
此外,反馈开关34b的漏极连接到反馈开关34a的漏极与DA变换器106之间。而且,反馈开关34b的源极连接到切换开关42的源极与增益控制用电容器45的一端之间。
此外,反馈开关34c的漏极连接到反馈开关34a的漏极与DA变换器106之间。而且,反馈开关34c的源极连接到切换开关43的源极与增益控制用电容器46的一端之间。
各个反馈开关34a~34c的栅极采用的结构为,输入来自控制信号生成单元104的F信号。
此外,采用的结构为,来自控制信号生成单元104的C0信号输入到切换开关41的栅极,来自控制信号生成单元104的C1信号输入到切换开关42的栅极,来自控制信号生成单元104的C2信号输入到切换开关43的栅极。
另外,除了在反相位进行动作的方面之外,反相混频单元503采用与同相混频单元502相同的结构。采样混频器500的其他结构采用与实施方式4相同的结构。
通过这样地构成的采样混频器500,在F信号为高电平时,各个反馈开关41~43导通。于是,上述的反馈信号从DA变换器106,通过各个反馈开关34a~34c输入到增益控制容量单元510侧。由此,在位于采样混频器500 的输出端侧的第二级IIR滤波器动作时,进行基于反馈信号的补偿(DC偏移等)。
如上所述,根据采样混频器500,除了实施方式4的效果之外,与实施方式4相比,反馈信号的输入靠近输出端侧,因此缩短反馈信号造成的补偿动作的收敛时间。
另外,在实施方式5中,说明了反馈信号输入到所有的增益控制用电容器44~46的情况,但也可以构成为,将反馈信号输入到一部分的增益控制用电容器。
此外,反馈信号也可以仅输入到处于导通状态的切换开关所对应的增益控制用电容器。
(实施方式6)
图7是表示实施方式6的采样混频器600的电路例的图。这里,主要说明与实施方式4不同的方面。
采样混频器600采用的结构包括同相混频单元602和反相混频单元603来代替图5的同相混频单元402和反相混频单元403。
同相混频单元602中除了采样开关5以外,还具有例如由FET构成的采样开关61。采用的结构为,将相位比LO信号滞后180度的LOB信号输入到采样开关61的栅极。通过这样的构成,同相混频单元602被提供LO信号和LOB信号(它们总称为差分模式信号)作为输入。
采样开关61的源极与TA60的输出端以及反相混频单元603的采样开关62共同连接。采样开关62的漏极连至采样开关5的漏极和Ch6的一端侧。
而且,在图5的实施方式4中Ch6接地的另一端连接到采样开关62的漏极。同样地,图5的Cb15、50以及重置开关17、52的另一端也连接到反相混频单元603侧。
此外,采样混频器600具有增益控制容量单元610来代替图5的增益控制容量单元310。另外,由同相混频单元602和反相混频单元603双方共同使用增益控制容量单元610的增益控制用电容器44~46。
采用这样的结构后,在Cr7~10、Cb15、50以及重置开关17、52中,能够差分合成同相混频单元602和反相混频单元603的输出信号。此外,在增益控制用电容器44~46中,也能够差分合成同相混频单元602和反相混频单元603的输出信号。
如上所述,采样混频器600,除了实施方式4的效果以外,能够由同相混频单元602和反相混频单元603双方共用Cr7等,因此还获得可以进一步小型化的效果。
(实施方式7)
图8是表示本发明实施方式7的无线装置700的结构例的方框图。无线装置700例如为移动电话、车载电话、收发器(transceiver)等。
在图8中,无线装置700包括:天线701、双工器702、发送单元703、接收单元704以及信号处理单元(DSP)705。
而且,发送单元703具有功率放大器(PA)706和调制单元707。接收单元704具有低噪声放大器(LNA)708和采样混频器709。作为采样混频器709例如使用图1的实施方式1中的采样混频器100。这样,作为采样混频器709也还可以使用实施方式2、3、4以及5的任一实施方式中的采样混频器(参照图3~图7)。
天线701通过双工器702分别连接到发送单元703和接收单元704。
双工器702对应发送信号和接收信号的各个频带。而且,如果双工器702输入来自发送单元703的信号,则双工器702使该信号中的发送信号的频带通过并将其输出到天线701。另一方面,如果来自天线701的信号输入到双工器702,则双工器702使该信号中的接收信号的频带通过而将其输出到接收单元704。
在信号处理单元705中,将来自接收单元704的输出信号进行AD变换后,对该输出信号进行信号处理(例如,语音处理、数据处理)。此外,在信号处理单元705中,对规定的输入信号(例如,语音、数据)进行信号处理后,进行DA变换(未图示),并将其输出到发送单元703。
这样构成无线装置700后,能够获得上述的采样混频器的效果。也就是说,能够由Cr的电容量与增益控制容量单元的总电容量之比决定IIR滤波器的DC增益。因此,能够自由地决定关于采样混频器的总电容量、DC增益以及滤波特性的截止频率的设计条件,从而极为有用。
此外,通过使增益控制容量的总电容量可变,从而能够控制DC增益的值。
进而,与变更Ch、Cr以及Cb的各个电容量的DC增益的控制方法相比,能够小型化采样混频器的电路。通过使DC增益可变,从而能够抑制因失真 造成的接收灵敏度的劣化。
另外,在实施方式1~7中,说明了采样混频器以及包含该采样混频器的无线装置的情况,但也可以应用为不具有采样开关5的离散滤波器或包含该离散滤波器的无线装置。
2006年6月20日提交的日本专利申请特愿2006-170452中所包含的说明书、附图及说明书摘要所公开的内容都引用在本申请中。
工业实用性
本发明的离散滤波器以及采样混频器使用在内置于无线装置的无线电路中极为有用。离散滤波器以及采样混频器特别适合于对信号进行变频。
Claims (17)
1.一种离散滤波器,包括:
控制信号生成单元,生成频率相同而相位不同的多个控制信号;
历史电容器,对接收信号进行积分;
电容器群,由与历史电容器依次并联连接而对所述接收信号进行积分的m个的旋转电容器构成,其中m为2以上的自然数;以及
缓冲电容器,对从所述电容器群释放的信号进行积分,
构成所述电容器群的m个旋转电容器的各个旋转电容器基于所述多个控制信号,在互不相同的定时对所述接收信号进行积分,
所述m个的旋转电容器根据释放进行了积分的接收信号的定时而被分为由两个所述旋转电容器组成的多个组,将所述进行了积分的所述接收信号释放到所述缓冲电容器,以使在构成从所述多个组中选择的一个组中一个旋转电容器对所述接收信号进行积分的期间,在时间上与从构成所述选择的同一个组中另一个旋转电容器释放在与所述积分期间相等的所述积分期间之前的期间中所积分的接收信号的期间一致,
所述离散滤波器还具备:容量调整单元,与所述电容器群并联连接并与所述缓冲电容器并联连接,调整所述缓冲电容器对从所述电容器群释放的信号进行积分的积分量。
2.如权利要求1所述的离散滤波器,其中,
所述容量调整单元具有电容以及切换开关,所述切换开关切换该电容与所述电容器群的连接状态。
3.如权利要求1所述的离散滤波器,其中,
所述容量调整单元具有多个电容以及多个切换开关,所述多个切换开关切换该多个电容与所述电容器群的连接状态,通过切换所述多个切换开关的导通或截止状态来变更与所述电容器群连接的电容,从而调整由所述缓冲电容器积分的积分量。
4.如权利要求1所述的离散滤波器,其中,
还包括:重置开关,其与所述容量调整单元连接并对该容量调整单元所存储的信号进行重置,
该重置开关在从所述电容器群的各个释放期间的开始定时起经过一定时间后导通,并且在下一个释放期间的开始定时之前截止。
5.如权利要求1所述的离散滤波器,其中,
在所述缓冲电容器的后级还包括:
第二电容器群,具有与所述电容器群相同的结构;以及
第二缓冲电容器,对从该第二电容器群释放的信号进行积分。
6.一种离散滤波器,并联连接两个权利要求1所述的离散滤波器,将输入到各个离散滤波器的输入信号作为差分模式信号,在差分间共享所述两个并联连接的离散滤波器的所述电容器群。
7.一种采样混频器,包括:
权利要求1所述的离散滤波器;以及
采样开关,设置在所述离散滤波器的前级,对接收信号以规定的频率进行采样。
8.一种无线装置,包括:
权利要求1所述的离散滤波器;
信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及
调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
9.一种无线装置,包括:
权利要求7所述的采样混频器;
信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及
调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
10.一种离散滤波器,包括:
控制信号生成单元,生成频率相同而相位不同的多个控制信号;
历史电容器,对接收信号进行积分;
电容器群,由m个的旋转电容器构成,其中m为2以上的自然数,所述m个的旋转电容器的各个旋转电容器基于所述多个控制信号,在不同的定时依次与所述历史电容器连接而对所述接收信号进行积分;以及
缓冲电容器,对从所述电容器群释放的信号进行积分,
所述m个的旋转电容器根据释放进行了积分的信号的定时而被分为由两个所述旋转电容器组成的多个组,将进行了积分的接收信号释放到所述缓冲电容器,以使在构成从所述多个组中选择的一个组中的一个旋转电容器对所述接收信号进行积分的期间,在时间上与释放在构成所述选择的同一个组中另一个旋转电容器中进行了积分的所述接收信号的期间一致,
所述离散滤波器还具备:m个容量调整单元,与所述m个的旋转电容器的各个旋转电容器并联连接,调整由各个旋转电容器积分的所述接收信号的积分量。
11.如权利要求10所述的离散滤波器,其中,
所述m个容量调整单元分别具有电容以及切换开关,所述切换开关切换该电容与所述电容器群的连接状态。
12.如权利要求10所述的离散滤波器,其中,
所述m个容量调整单元分别具有多个电容以及多个切换开关,所述多个切换开关切换该多个电容与所述电容器群的连接状态,通过切换所述多个切换开关的导通或截止状态来变更与所述电容器群连接的电容,从而调整由所述缓冲电容器积分的积分量。
13.如权利要求10所述的离散滤波器,其中,
在所述缓冲电容器的后级还包括:
第二电容器群,由m个的旋转电容器构成,其中m为2以上的自然数;以及
第二缓冲电容器,对从该第二电容器群释放的信号进行积分,
构成所述第二电容器群的m个的旋转电容器的各个电容器,在与对应的所述第二电容器群前的所述电容器群的旋转电容器对所述接收信号进行积分的期间相同的期间,连接到所述缓冲电容器,而在与对应的所述电容器群的旋转电容器释放所述接收信号的期间相同的期间,连接到所述第二缓冲电容器。
14.一种离散滤波器,并联连接两个权利要求10所述的离散滤波器,将输入到各个离散滤波器的输入信号作为差分模式信号,在差分间共享所述两个并联连接的离散滤波器的所述电容器群。
15.一种采样混频器,包括:
权利要求10所述的离散滤波器;以及
采样开关,设置在所述离散滤波器的前级,对接收信号以规定的频率进行采样。
16.一种无线装置,包括:
权利要求10所述的离散滤波器;
信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及
调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
17.一种无线装置,包括:
权利要求15所述的采样混频器;
信号处理单元,基于所述离散滤波器的输出信号进行信号处理;以及
调制单元,对所述信号处理单元中的信号处理后的输出信号进行调制。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006170452 | 2006-06-20 | ||
JP170452/2006 | 2006-06-20 | ||
PCT/JP2007/062329 WO2007148693A1 (ja) | 2006-06-20 | 2007-06-19 | 離散フィルタ、サンプリングミキサおよび無線装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101454976A CN101454976A (zh) | 2009-06-10 |
CN101454976B true CN101454976B (zh) | 2011-03-23 |
Family
ID=38833435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800193981A Expired - Fee Related CN101454976B (zh) | 2006-06-20 | 2007-06-19 | 离散滤波器、采样混频器以及无线装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8045938B2 (zh) |
JP (1) | JP5008665B2 (zh) |
CN (1) | CN101454976B (zh) |
WO (1) | WO2007148693A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8340617B2 (en) | 2007-12-12 | 2012-12-25 | Panasonic Corporation | Sampling mixer, quadrature demodulator, and wireless device |
JP5182897B2 (ja) * | 2008-01-16 | 2013-04-17 | パナソニック株式会社 | サンプリングフィルタ装置 |
JP4640454B2 (ja) * | 2008-06-24 | 2011-03-02 | ソニー株式会社 | 変調回路、変調方法、プログラム、および通信装置 |
WO2010064436A1 (ja) * | 2008-12-03 | 2010-06-10 | パナソニック株式会社 | サンプリング回路及び受信機 |
WO2010064451A1 (ja) * | 2008-12-04 | 2010-06-10 | パナソニック株式会社 | サンプリング回路およびこれを用いた受信機 |
US8476952B2 (en) * | 2009-01-29 | 2013-07-02 | Panasonic Corporation | Multiphase mixer |
US20100225419A1 (en) * | 2009-03-09 | 2010-09-09 | Qualcomm Incorporated | Passive switched-capacitor filters |
KR20100133748A (ko) * | 2009-06-12 | 2010-12-22 | 삼성전자주식회사 | 디스크리트 타임 필터 및 이를 포함하는 수신기 |
KR101931256B1 (ko) | 2012-07-25 | 2018-12-20 | 삼성전자주식회사 | 무선 전력 수신 장치 및 방법 |
CN105763171B (zh) * | 2015-01-06 | 2020-09-01 | 松下电器产业株式会社 | 离散时间模拟电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7079826B2 (en) * | 2001-03-16 | 2006-07-18 | Texas Instruments Incorporated | Digitally controlled analog RF filtering in subsampling communication receiver architecture |
US7003276B2 (en) * | 2001-04-25 | 2006-02-21 | Texas Instruments Incorporated | Subsampling communication receiver architecture with gain control and RSSI generation |
US7356069B2 (en) * | 2001-04-25 | 2008-04-08 | Texas Instruments Incorporated | Spread spectrum demodulation using a subsampling communication receiver architecture |
US6963732B2 (en) * | 2001-04-25 | 2005-11-08 | Texas Instruments Incorporated | Subsampling communication receiver architecture with relaxed IFA readout timing |
US7519135B2 (en) * | 2001-08-15 | 2009-04-14 | Texas Instruments Incorporated | Direct radio frequency (RF) sampling with recursive filtering method |
US8027657B2 (en) * | 2001-10-26 | 2011-09-27 | Texas Instruments Incorporated | Sampling mixer with asynchronous clock and signal domains |
US7057540B2 (en) * | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
US7218904B2 (en) * | 2001-10-26 | 2007-05-15 | Texas Instruments Incorporated | Removing close-in interferers through a feedback loop |
US7272187B2 (en) * | 2002-11-01 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | Filter circuit and radio apparatus |
US7411444B2 (en) * | 2003-11-13 | 2008-08-12 | Texas Instruments Incorporated | Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing |
FR2876233A1 (fr) * | 2004-10-06 | 2006-04-07 | St Microelectronics Sa | Filtre analogique a composants passifs pour signaux a temps discret |
JP5022672B2 (ja) * | 2005-11-22 | 2012-09-12 | パナソニック株式会社 | サンプリングミキサおよび受信機 |
JP4794387B2 (ja) * | 2006-07-31 | 2011-10-19 | パナソニック株式会社 | ノイズ低減回路 |
JP4692461B2 (ja) * | 2006-10-11 | 2011-06-01 | ソニー株式会社 | 受信機、受信方法、フィルタ回路、制御方法 |
JP5182895B2 (ja) * | 2007-03-29 | 2013-04-17 | パナソニック株式会社 | サンプリングミキサ、フィルタ装置および無線機 |
US8380781B2 (en) * | 2007-07-18 | 2013-02-19 | Panasonic Corporation | Sampling filter and radio communication apparatus |
US8340617B2 (en) * | 2007-12-12 | 2012-12-25 | Panasonic Corporation | Sampling mixer, quadrature demodulator, and wireless device |
KR20100133748A (ko) * | 2009-06-12 | 2010-12-22 | 삼성전자주식회사 | 디스크리트 타임 필터 및 이를 포함하는 수신기 |
-
2007
- 2007-06-19 WO PCT/JP2007/062329 patent/WO2007148693A1/ja active Application Filing
- 2007-06-19 CN CN2007800193981A patent/CN101454976B/zh not_active Expired - Fee Related
- 2007-06-19 US US12/304,011 patent/US8045938B2/en not_active Expired - Fee Related
- 2007-06-19 JP JP2008522473A patent/JP5008665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2007148693A1 (ja) | 2007-12-27 |
JP5008665B2 (ja) | 2012-08-22 |
US20100248675A1 (en) | 2010-09-30 |
CN101454976A (zh) | 2009-06-10 |
JPWO2007148693A1 (ja) | 2009-11-19 |
US8045938B2 (en) | 2011-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101454976B (zh) | 离散滤波器、采样混频器以及无线装置 | |
US7973586B2 (en) | Sampling mixer, filter device, and radio device | |
CN101313464B (zh) | 采样混合器和接收器 | |
US7006813B2 (en) | Efficient charge transfer using a switched capacitor resistor | |
JP5046622B2 (ja) | サンプリングフィルタ装置 | |
JP5240193B2 (ja) | 電圧電流変換器およびこれを用いたフィルタ回路 | |
US20110150138A1 (en) | High linearity mixer and direct conversion receiver using the same | |
CN102916677B (zh) | 无限脉冲响应滤波器以及滤波方法 | |
CN101454975B (zh) | 离散滤波器、采样混频器以及无线装置 | |
US20070008208A1 (en) | Filter with gain | |
US20100156561A1 (en) | Filter circuit and communication device | |
US8380781B2 (en) | Sampling filter and radio communication apparatus | |
US8111741B2 (en) | Sampling filter apparatus and wireless communication apparatus | |
JP4227599B2 (ja) | 受信回路 | |
JP5554464B2 (ja) | フィルタ装置 | |
JP5038069B2 (ja) | フィルタ回路及びこれを用いた通信用半導体装置 | |
US20060166637A1 (en) | Mixer | |
US8248111B2 (en) | Voltage current converter, differentiation circuit, integration circuit, and filter circuit using the converter, and voltage current conversion method | |
JP2008005477A (ja) | 周波数選択機能を有するミキサ | |
US20100130146A1 (en) | Down conversion filter and communication receiving apparatus | |
KR20110070776A (ko) | 고선형성 믹서 및 이를 이용한 직접 변환 수신기 | |
Rus et al. | A reconfigurable and programmable filter for Software Defined Radio based on a transconductor-capacitor analog array | |
US20110148513A1 (en) | Discrete-time filter apparatus and discrete-time receiver system having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110323 Termination date: 20200619 |