CN113938111A - 模拟fir滤波器 - Google Patents

模拟fir滤波器 Download PDF

Info

Publication number
CN113938111A
CN113938111A CN202110789337.5A CN202110789337A CN113938111A CN 113938111 A CN113938111 A CN 113938111A CN 202110789337 A CN202110789337 A CN 202110789337A CN 113938111 A CN113938111 A CN 113938111A
Authority
CN
China
Prior art keywords
signal
digital
fir filter
gate signal
current signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110789337.5A
Other languages
English (en)
Inventor
A·P·赫拉谷新盖扬格
E·范德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semtech Corp
Original Assignee
Semtech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semtech Corp filed Critical Semtech Corp
Publication of CN113938111A publication Critical patent/CN113938111A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0201—Wave digital filters
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H2015/007—Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

模拟FIR滤波器。一种FIR滤波器（15），包括用于接收输入信号的输入端子，第一滤波电路，包括：第一跨导设备（30a），被配置为生成与输入信号成比例的第一电流信号（i1）；第一模拟开关（41a），通过第一数字门信号（φ1）在n中换向并被配置为当第一数字门信号具有第一值时阻塞电流信号以及当第一数字门信号具有第二值时将电流信号传输到第一积分电容器（45a）；其特征在于，第一数字门信号（φ1）包括周期性的脉冲系列，其中脉冲具有与滤波器系数成比例的宽度。

Description

模拟FIR滤波器
技术领域
在实施例中，本发明涉及可被应用于许多信号处理任务的可编程模拟FIR滤波器。重要然而不是本发明的滤波器的仅有用例的实施例是用于无线接收器中的通道选择的低通滤波器。
背景技术
各种拓扑的模拟滤波器在本领域中是已知的。常规上，使用运算放大器或gm-C跨导（transconductance）放大器设计模拟滤波器。然而，这些拓扑需要多个增益级来创建高阶滤波器。
电子滤波器用在许多信号处理应用中。现代RF接收器和发射器重度依赖电子滤波器，电子滤波器包括但不限于用于通道选择的低通滤波器。以物联网应用为目标的RF设备应针对最小功耗提供足够的信噪比并且通道滤波器是此优化中的重要区块。基于多个增益级的常规滤波器难以符合该目标。
IEEE Solid-State Circuits Letters, vol. 2, no. 9, 第171-174页, 2019年9月, doi:10.1109/LSSC.2019.2935569 中的B. J. Thijssen、E. A. M. Klumperink、P.Quinlan和B. Nauta的文章“A 0.06–3.4-MHz 92- μW Analog FIR Channel SelectionFilter With Very Sharp Transition Band for IoT Receivers”提出了一种将强滤波和低功耗与单个可变增益级组合的架构，其跨导可以被数字设置。虽然限制了增益级的数量，但该结构增加了接收器的复杂性。
JPH04284714A公开了用于音频处理的具有可变系数的FIR滤波器并且US2010/17151548A1公开了一种模拟FIR滤波器。
发明内容
本发明的目的是提供一种克服现有技术的缺点和限制的滤波器。
根据本发明，这些目的通过所附权利要求的主题达到，并且尤其是通过一种FIR滤波器达到，所述FIR滤波器包括用于接收输入信号的输入端子，第一滤波电路，包括：第一积分电容器、第一跨导设备，被配置为生成与输入信号成比例的第一电流信号；第一模拟开关，通过第一数字门信号换向（commute）并被配置为当第一数字门信号具有第一值时阻塞电流信号以及当第一数字门信号具有第二值时将第一电流信号传输到第一积分电容器；其中第一数字门信号包括周期性的脉冲系列，其中脉冲具有与FIR滤波器的系数的集合成比例的宽度。
从属权利要求涉及本发明的重要且有利但非必要的变型，诸如包括存储滤波器系数的存储器和数字时间转换器的门生成器（gate generator），其中滤波器系数从存储器读取并且顺序地以及与时钟信号同步地提供给数字时间转换器，并且数字时间转换器针对每个接收的滤波器系数生成具有与其成比例的宽度的脉冲；用于第一积分电容器的重置开关，使得存储在其中的该电荷周期性地转移到输出单元并且重置，第二跨导设备，被配置为生成与输入信号的反相（inverted-phase）副本成比例的第二电流信号；第二模拟开关，由第二数字门信号控制并被配置为当第二数字门信号具有第一值时阻塞第二电流信号并且当第二数字门信号具有第二值时将第二电流信号传输到第一积分电容器；其中，第二门信号包括恒定宽度的一系列脉冲，第二数字时间转换器，其输入是静态的以生成第二门信号。
在有利的变型中，本发明的FIR滤波器具有多个积分电容器和多个模拟开关，多个模拟开关由数字信号控制并且被配置为从多个积分电容器循环地选择积分电容器，当第一数字门信号具有第一值时阻塞电流信号并且当第一数字门信号具有第二值时将第一电流信号传输到选择的积分电容器，当第二数字门信号具有第一值时阻塞第二电流信号并且当第二数字门信号具有第二值时将第二电流信号传输到选择的积分电容器。
对于许多积分电容器的该处置（disposition）简化了积分电容器的周期性重置，积分电容器可以在它们的不活动时间段期间被方便地短路。积分电容的数量可以多于两个，以增加输出信号的采样率。例如，在具有交织的四个积分电容器的滤波器中，输出信号的采样率可以被加倍。如果积分器的数量等于FIR滤波器的系数的数量，则可以使输出速率等于时钟速率。
在本公开的框架中，相对于连续对变量操作的“模拟”系统，在电子学中使用术语“数字”来指定对离散量化的值操作的系统。本发明的设备进入模拟电路的该定义，因为它对连续可变的电压进行滤波并产生未量化的连续滤波输出，尽管滤波器系数可以被量化并存储在数字存储器中，并且电路在离散的时间步长（steps of time）中操作。
附图说明
本发明的示例性实施例在说明书中公开并由附图示出，在附图中：
图1示意性地示出了根据本发明的滤波器。
图1a示出了具有两个滤波链的本发明的变型，一个接收正信号并且另一个接收互补的负信号。
图2a和2b示出了具有两个复用的滤波器的本发明的变型。
图3是绘制图2a和2b的滤波器中的信号的时序图（chronogram），包括时序信号ϕ11、ϕ21、ϕ12、ϕ22、ϕ2r、ϕ2s、ϕ1r、ϕ1s，驱动图2a的相应名称的开关。
图4绘制了根据本发明的两个滤波器的传递函数（transfer function），将它们与类似数字滤波器的那些进行比较。
具体实施方式
参考图1，本发明的滤波器15包括输入端子12a，该输入端子12a接收待滤波的信号Vin并将其提供给跨导节点30a的输入以生成与输入信号电平成明显（sensibly）成比例的电路I1 （I1 = Gm⋅Vin）。跨导节点30a可以用本领域中使用的许多电路中的任何一种来实现，以提供具有固定增益Gm的跨导。
N抽头FIR滤波器由N个实系数α1, ……, αn定义并且可以由下式在z域中数学表示：
Figure DEST_PATH_IMAGE002
。
FIR系数α0, ……, αn-1被存储在存储器23中，在时钟信号clk的每个周期处从存储器23循环地读取它们。在呈现的示例中，时钟信号具有50 MHz的频率，但该值可以根据应用而改变。系数αn的数字值被提供给数字时间转换器25a的输入，该数字时间转换器25a生成由一串脉冲组成的门信号ϕ1，时钟clk的每个周期一个，其宽度与系数αn之一的值成比例。由于存储器23是循环读取的，所以门信号ϕ1是周期性的并且在Ts,out = N⋅Ts的周期之后重复自身，其中Ts是时钟信号的周期并且N是抽头的数量。
在所示示例中，从存储器馈送到DTC的数据具有10位的深度，但是本发明可以应用于由任何大小的数字字表示的系数。
开关41a用门信号ϕ1切换电流I1，门信号ϕ1将系数αn编码为脉冲宽度，使得积分电容器Cint在每个脉冲处接收与Vin⋅Gm⋅αn⋅Ts成比例的电荷。在周期Ts,out结束时，Cint中累积的电荷将与所希望的滤波输出成比例，并且可以通过暂时闭合开关43a转移到输出端子Vout，之后，用开关47a将积分电容器45a重置为零并重复该循环。
因此，存在的信号Vout是以频率fs/N的采样输出，其中fs表示时钟频率，并且N表示滤波器的抽头的数量。换句话说，输出信号相对于时钟频率fs被抽取（decimate）到1/N。举例来说，为了在数字接收器中实现通道滤波器，本发明的电路可用于合成具有几MHz或更低的转角频率（corner frequency）的低通滤波器。这可以通过25抽头FIR滤波器获得，凭此，如果fs = 50 MHz，则输出将以2 MHz被采样。
数字时间转换器25a可以通过使用计数器、可变斜率（slope）积分器、恒定斜率积分器或其他合适的装置以多种方式实现。由于DTC输出的非零上升和下降时间，DTC输出对于αn的低值可能不够精确（对于短脉冲，占空比变得与DTC的上升和下降时间相当）。这可能导致从希望的传递函数的偏离并减少阻带（stop band）中的衰减。
为了减轻该问题，使用如图1a中所示的两个滤波链是有利的，一个接收正信号+Vin/2，并且另一个接收互补的负信号-Vin/2。第一和第二滤波链具有理想上是相同的两个跨导节点30a或（respectively）30b，其输出被开关S11和S22斩波（chop）并在电容器45a中积分。
在图中，连接到正输入的上链中的开关之一S11由编码滤波器的系数的门信号ϕ11驱动，如图1中所示，但具有故意插入的偏移Dmin1，如图2b中可见的。该情况中的另一个开关S12由门信号ϕ12驱动，门信号ϕ12由宽度Dmin2的相同脉冲组成。第二门信号可以通过第二DTC 25b或以任何其他方式产生。该处置完全避免了非常短的脉冲并避免了由有限上升和下降时间引起的差错（error）。通过调谐Dmin1和Dmin2的值，可以避免可能由于路径之间的不匹配而出现的任何另外的不良影响。
图2a和2b示出了本发明的变型，其中跨导放大器30a和30b的输出被呈现给并联布置的两个积分器。在第一滤波器中，跨导放大器生成的电流I1 和I2在已经被开关14a（S11）和42a（S12）斩波之后在电容器45a中积分。在第二滤波器中，相同的电流I1 和I2通过开关41b（S22）和42b（S21）在电容器45b中积分。每个滤波器具有独立的重置开关47a（S1s）或（respectively）47b（S2s）以及传递开关（transfer switch）43a（S1r）或（respectively）43b（S2r）。应当理解，两个滤波器在电学上与图1a的滤波器相同。
两个滤波器以时间交织模式操作，在每个周期Ts,out之后角色交换。在第一周期中，如果长度为Ts,out，则电压例如在电容器45a中被积分，在相同长度的连续周期中，电压将在电容器45b中积分，而电容器45a每次积分由开关47a、电容器Cint1（2）上的积分电压重置。需要重置电容器以避免由于IIR（无限冲击响应）效应的滤波器响应中达到峰值（peaking）。图3的时序图中呈现了可能实现中的相应信号。
具有Gm1=Gm2、Dmin1=Dmin2和Cint1=Cint2的所提出的滤波器的传递函数可以被示出为由下式给出，
Figure DEST_PATH_IMAGE004
。
带宽与抽头的数量N成反比并且与时钟速率fs成正比。时间交织具有进一步的优势：解耦合输出采样率和带宽之间的关系。通过将并行滤波器的数量增加到四个，例如，输出信号可以具有抽取因子（decimation factor）N/2而不是N。通过增加交织的并行滤波器的数量，可以获得其他抽取比。N个交织的滤波器可用于抑制抽取并具有以与时钟速率fs相同的频率采样的输出信号。
为了改进混叠（aliasing）性能，可以在提议的滤波器之前放置低通滤波器，在连续时域中的比如RC滤波器或比如加窗积分（Ts的积分时间）采样器之类的离散时间滤波器。
图4示出了25抽头中和50抽头实现中的本发明的滤波器的模拟传递函数（实线）。虚线绘制了由上述等式获得的理想传递函数，并且点线示出了针对比较的相同系数的数字FIR滤波器的理想输出。

Claims (11)

1.一种FIR滤波器，包括用于接收输入信号的输入端子，第一滤波电路，包括：第一积分电容器、第一跨导设备，被配置为生成与输入信号成比例的第一电流信号；第一模拟开关，通过第一数字门信号换向并被配置为当第一数字门信号具有第一值时阻塞电流信号以及当第一数字门信号具有第二值时将第一电流信号传输到第一积分电容器；其中第一数字门信号包括周期性的脉冲系列，其中脉冲具有与FIR滤波器的系数的集合成比例的宽度。
2.根据权利要求1所述的FIR滤波器，居然门生成器，包括存储滤波器系数的存储器和数字时间转换器，其中滤波器系数从存储器读取并且顺序地以及与时钟信号同步地提供给数字时间转换器，并且数字时间转换器针对每个接收的滤波器系数生成具有与其成比例的宽度的脉冲。
3.根据权利要求1所述的FIR滤波器，其中，第一积分电容被周期性地重置。
4.根据权利要求1所述的FIR滤波器，其中存储在第一积分电容器中的电荷被周期性地转移到输出单元。
5.根据权利要求1所述的FIR滤波器，包括第二滤波电路，包括：第二跨导设备，被配置为生成与输入信号的反相副本成比例的第二电流信号；第二模拟开关，由第二数字门信号控制并被配置为当第二数字门信号具有第一值时阻塞第二电流信号并且当第二数字门信号具有第二值时将第二电流信号传输到第一积分电容器；其中，第二门信号包括恒定宽度的一系列脉冲。
6.根据权利要求4所述的FIR滤波器，其中，第二数字门信号由第二数字时间转换器生成，第二数字时间转换器的输入是静态的。
7.根据权利要求4所述的FIR滤波器，具有第二积分电容器、第三模拟开关和第四模拟开关，由数字信号控制并被配置为以交织的方式将第一电流信号和第二电流信号转移到第一和第二积分电容器。
8.根据权利要求4所述的FIR滤波器，具有多个积分电容器和多个模拟开关，多个模拟开关由数字信号控制并且被配置为从多个积分电容器循环地选择积分电容器，当第一数字门信号具有第一值时阻塞电流信号并且当第一数字门信号具有第二值时将第一电流信号传输到选择的积分电容器，当第二数字门信号具有第一值时阻塞第二电流信号并且当第二数字门信号具有第二值时将第二电流信号传输到选择的积分电容器。
9.根据权利要求8所述的FIR滤波器，具有交替充电的两个积分电容器。
10.根据权利要求8所述的FIR滤波器，其中存储在积分电容器中的电荷被循环地转移到输出电路并确定采样的输出信号。
11.根据权利要求10所述的FIR电路，具有门生成器，包括存储滤波器系数的存储器和数字时间转换器，其中滤波器系数从存储器读取并且被顺序地以及与时钟信号同步地提供给数字时间转换器，并且数字时间转换器针对每个接收的滤波器系数生成具有其成比例的宽度的脉冲，其中采样的输出信号相对于时钟信号被抽取。
CN202110789337.5A 2020-07-14 2021-07-13 模拟fir滤波器 Pending CN113938111A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20185720.8A EP3940955A1 (en) 2020-07-14 2020-07-14 Analog fir filter
EP20185720.8 2020-07-14

Publications (1)

Publication Number Publication Date
CN113938111A true CN113938111A (zh) 2022-01-14

Family

ID=71614773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110789337.5A Pending CN113938111A (zh) 2020-07-14 2021-07-13 模拟fir滤波器

Country Status (3)

Country Link
US (1) US20220021374A1 (zh)
EP (1) EP3940955A1 (zh)
CN (1) CN113938111A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284714A (ja) * 1991-03-14 1992-10-09 Fujitsu Ltd トランスバーサルフィルタ
US8369817B2 (en) * 2008-08-22 2013-02-05 Stmicroelectronics S.A. Analog FIR filter

Also Published As

Publication number Publication date
US20220021374A1 (en) 2022-01-20
EP3940955A1 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
US5198817A (en) High-order sigma-delta analog-to-digital converter
US8385874B2 (en) Discrete time direct sampling circuit and receiver
US7979047B2 (en) Sampling filter
WO2009090883A1 (ja) サンプリングフィルタ装置
US11329660B2 (en) VCO-based continuous-time pipelined ADC
US7916054B2 (en) K-delta-1-sigma modulator
JP3942091B2 (ja) デジタルアナログ変換器
EP2081294B1 (en) Programmable filter circuits and methods
CN113938111A (zh) 模拟fir滤波器
WO2008050630A1 (fr) Dispositif de filtre d'échantillonnage et dispositif de communication radio
JP3367800B2 (ja) 選択装置およびこれを用いたａ／ｄ変換器並びにｄ／ａ変換器
US6124816A (en) One bit digital to analog converter with relaxed filtering requirements
US6473011B1 (en) Serial D/A converter compensating for capacitor mismatch errors
US7760829B2 (en) Dense-tap transversal filter with elementary coefficients
US20040071244A1 (en) Method and apparatus for a programmable filter
US6124814A (en) Digital to analog converter having improved noise and linearity performance
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
KR20130134128A (ko) 전하 샘플링을 기반으로 하는 이동 평균 필터 및 이를 이용한 이동 평균 필터링 방법
JPH0671194B2 (ja) スイツチド・キヤパシタ・フイルタ
KR101340578B1 (ko) 아날로그 이산시간 필터, 이를 포함하는 수신기 시스템 이산시간 필터링 방법
Rathod et al. Design of fifth order elliptic filter with Single-opamp resonator
Duppils et al. Realization of fully programmable narrow-band FIR filters with SC technique
Kaabi et al. A novel current-conveyor-based switched-capacitor integrator
JP2008219413A (ja) 可変フィルタ
Gysel et al. Highly programmable switched-capacitor filters using biquads with nonuniform internal clocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination