KR101537868B1

KR101537868B1 - 터치 디스플레이 회로와 그 구동 방법, 어레이 기판 및 디스플레이 장치

Info

Publication number: KR101537868B1
Application number: KR1020130153986A
Authority: KR
Inventors: 셍지 양
Original assignee: 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2012-12-13
Filing date: 2013-12-11
Publication date: 2015-07-17
Also published as: US20140168157A1; EP2743913A1; JP6276015B2; CN103034365B; US9671906B2; CN103034365A; KR20140077113A; JP2014119759A

Abstract

본 발명은 픽셀 유닛의 터치 디스플레이 회로와 그 구동 방법, 어레이 기판 및 디스플레이 장치를 제공하여, 터치 디스플레이 제품을 제조하는 공정 단계가 감소되어 원가가 절감되며, 동시에 제품의 개구율이 제고되어 부가가치가 증가될 수 있다. 터치 디스플레이 회로는 터치 유닛과 디스플레이 유닛; 터치 유닛과 연결되는 제1 스캐닝선, 제2 스캐닝선, 검측 신호선, 데이터선 및 신호 제어선; 및 디스플레이 유닛과 연결되는 게이트선 및 데이터선을 포함하며, 터치 유닛은 제1 스위치 트랜지스터, 제2 스위치 트랜지스터, 제1 캐패시터, 터치 전극 및 증폭기 트랜지스터를 포함한다.

Description

터치 디스플레이 회로와 그 구동 방법, 어레이 기판 및 디스플레이 장치 {TOUCH DISPLAY CIRCUIT, DRIVE METHOD THEREOF, ARRAY SUBSTRATE AND DISPLAY DEVICE}

본 발명은 디스플레이 제조 분야와 관련되며, 특히 픽셀 유닛의 터치 디스플레이 회로와 그 구동 방법, 어레이 기판 및 디스플레이 장치와 관련된다.

고급 초차원 스위칭(Advanced-Super Dimensional Switching: AD-SDS, 이하 ADS로 칭함) 기술은 광 시야각, 고 대비도, 고 해상도 및 고 광도 칼라 구현으로 인해 점차 소비자의 인기를 끌고 있다. ADS 모드에서, 다중차원 전기장(multi-dimensional electric field)은 동일 층 평면 내의 슬릿 전극 엣지에서 발생되는 전기장과 다른 층의 슬릿 전극층과 평면 전극층 사이에서 발생되는 전기장에 의해 형성되므로, 액정 셀 내 전극 바로 위의 슬릿 전극 사이의 모든 방향의 분자들이 회전할 수 있어, 액정 작동 효율이 제고되고 투광 효율이 향상된다. 또한 인 셀 터치(in cell touch) 기술이 갈수록 주목을 끌고 있다. 현재 대부분 제조업자들은 디스플레이 장치의 출광(出光)측에 터치를 위한 캐패시터(capacitor) 필름 층을 설치하여 터치 기술을 구현하고 있으며, 일부 제조업자들은 ADS 디스플레이 모듈에 인 셀 터치 기술을 사용하여, 그것을 성공적으로 대량 생산에 투입하고 있다. 그러나, 발명자들은 종래 기술에서 제품의 제조 절차가 복잡하고, 완제품의 개구율(aperture ratio)이 낮은 문제점을 발견하였다.

본 발명은 픽셀 유닛의 터치 디스플레이 회로와 그 제조 방법, 어레이 기판 및 디스플레이 장치를 제공하며, 터치 디스플레이 제품의 제조의 공정 단계를 감소하여, 원가를 절감하고, 동시에 제품의 개구율을 제고하여, 부가 가치를 증가할 수 있다.

상기 목표를 실현하기 위해, 본 발명은 다음 기술 방안을 채용한다.

하나의 양상으로서, 픽셀 유닛의 터치 디스플레이 회로를 제공하며, 이 회로는 터치 유닛과 디스플레이 유닛; 상기 터치 유닛과 연결되는 제1 스캐닝선, 제2 스캐닝선, 검측 신호선, 데이터선 및 신호 제어선; 및 상기 디스플레이 유닛과 연결되는 게이트선 및 데이터선을 포함하며, 상기 터치 유닛은 제1 스위치 트랜지스터, 제2 스위치 트랜지스터, 제1 캐패시터, 터치 전극 및 증폭기 트랜지스터를 포함하며; 상기 제1 스위치 트랜지스터의 소스는 상기 데이터선과 연결되고, 상기 제1 스위치 트랜지스터의 게이트는 상기 신호 제어선과 연결되며; 상기 터치 전극은 상기 제1 스위치 트랜지스터의 드레인과 연결되며; 상기 증폭기 트랜지스터의 게이트는 상기 터치 전극과 연결되고, 상기 증폭기 트랜지스터의 소스는 상기 제2 스캐닝선과 연결되며; 상기 제2 스위치 트랜지스터의 게이트는 상기 제1 스캐닝선과 연결되고, 상기 제2 스위치 트랜지스터의 소스는 상기 증폭기 트랜지스터의 드레인과 연결되고, 상기 제2 스위치 트랜지스터의 드레인은 상기 검측 신호선과 연결되며; 그리고, 상기 제1 캐패시터의 제1 전극은 상기 제2 스캐닝선과 연결되고, 상기 제1 캐패시터의 제2 전극은 상기 터치 전극과 연결된다.

선택적으로, 상기 디스플레이 유닛은, 제3 스위치 트랜지스터와 제2 캐패시터를 포함하며, 상기 제3 스위치 트랜지스터의 게이트는 상기 게이트선과 연결되고, 상기 제3 스위치 트랜지스터의 소스는 상기 데이터선과 연결되며; 그리고, 상기 제2 캐패시터의 제1 전극은 상기 제3 스위치 트랜지스터의 드레인과 연결되고, 상기 제2 캐패시터의 제2 전극은 접지 터미날과 연결된다.

선택적으로, 상기 제1 캐패시터의 제1 전극은 상기 디스플레이 유닛의 픽셀 전극과 같은 층의 투명 전도 재료로 형성되며, 상기 제1 캐패시터의 제2 전극은 상기 디스플레이 유닛의 공통 전극과 같은 층의 투명 전도 재료로 형성된다.

선택적으로, 상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터, 상기 제3 스위치 트랜지스터 및 상기 증폭기 트랜지스터에 있어서, 그 게이트는 모두 같은 층의 재료로 형성되며, 그의 소스와 드레인은 모두 같은 층의 재료로 형성된다.

선택적으로, 상기 제3 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터이다.

선택적으로, 상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터이며, 상기 증폭기 트랜지스터는 P형 트랜지스터이다.

선택적으로, 상기 제2 스위치 트랜지스터와 상기 증폭기 트랜지스터는 상기 터치 전극의 일측에 위치하며, 상기 제1 스위치 트랜지스터는 상기 일측의 대향측인 상기 터치 전극의 타측에 위치한다.

선택적으로, 상기 제1 스캐닝선, 상기 제2 스캐닝선 및 상기 신호 제어선은 모두 상기 게이트선과 같은 층에 형성되고, 상기 게이트선과 평행하게 설치되며, 현재 픽셀 유닛과 이전 단계 픽셀 유닛 또는 다음 단계 픽셀 유닛의 사이에 모두 위치한다.

선택적으로, 상기 현재 픽셀 유닛의 검측 신호선은 상기 이전 단계 픽셀 유닛의 데이터선이다.

다른 양상으로서, 위에 설명된 터치 디스플레이 회로를 구동하는 구동 방법을 제공하며, 이 구동 방법은 상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터 및 상기 증폭기 트랜지스터를 차단하고, 상기 게이트 선을 통해 스캐닝 신호를 입력하고, 상기 현재 픽셀 유닛의 게이트선을 통해 제어 신호를 입력하여, 상기 디스플레이 유닛이 디스플레이 상태가 되도록 제어하는 제1 단계; 상기 제1 스위치 트랜지스터를 턴 온 하고, 상기 제2 스위치 트랜지스터와 상기 증폭기 트랜지스터를 차단하고, 상기 데이터선을 통해 리셋 신호를 입력하여, 상기 제1 캐패시터의 제2 전극을 충전하며, 상기 게이트선을 통해 스캐닝 신호를 입력하여 상기 디스플레이 유닛을 턴 오프하는 제2단계; 그리고, 상기 제1 스위치 트랜지스터를 차단하고, 상기 제2 스위치 트랜지스터를 턴 온 하여, 상기 제2 스캐닝선을 통해 커플링 펄스 신호를 제공하며, 상기 터치 전극이 터치될 때, 상기 제1 캐패시터의 제2 전극은 상기 게이트와 상기 증폭기 트랜지스터의 소스 사이의 전압차가 상기 증폭기 트랜지스터의 임계 전압과 같게 될 때까지 방전되어, 상기 증폭기 트랜지스터가 턴 온 되어 증폭 상태가 되며, 이에 상기 제2 스캐닝 선에 의해 제공되는 상기 커플링 펄스 신호가 증폭되고, 증폭된 신호가 상기 검측 신호선으로 출력되는 제3단계;를 포함한다.

선택적으로, 상기 구동 방법은 상기 제1단계에서, 상기 제3 스위치 트랜지스터를 턴 온 하며; 그리고, 상기 제2 단계 및 상기 제3 단계에서, 상기 제3 스위치 트랜지스터를 차단하는 것을 포함한다.

또 다른 양상으로서, 픽셀 유닛을 제공하며, 이 픽셀 유닛은 상기 터치 디스플레이 회로 중 어느 하나를 포함한다.

또 다른 양상으로서, 어레이 기판을 제공하며, 상기 어레이 기판의 적어도 하나의 픽셀 유닛은 상기 터치 디스플레이 회로 중 어느 하나를 포함한다.

선택적으로, 상기 검측 신호선은 어레이 기판 상의 데이터선이며, 상기 터치 디스플레이 회로를 포함하는 상기 현재 픽셀 유닛은 상기 검측 신호선과 상기 현행 픽셀 유닛의 데이터선 사이에 위치하며, 상기 검측 신호선은 디스플레이 구동 신호를 상기 현재 픽셀 유닛의 이전 단계 픽셀 유닛에 제공한다.

또 다른 양상으로, 디스플레이 패널을 제공하며, 이 디스플레이 패널은 상기 어레이 기판을 포함한다.

또 다른 양상으로, 디스플레이 장치를 제공하며, 이 디스플레이 장치는 상기 디스플레이 패널을 포함한다.

본 발명은, 상기 터치 유닛의 회로와 상기 디스플레이의 회로를 집적함으로써, 상기 터치 유닛이 상기 디스플레이 유닛을 제조하는 공정 과정에서 형성될 수 있어, 상기 터치 디스플레이 제품을 제조하는 공정 단계가 감소되어 원가가 절감되며, 동시에 상기 제품의 개구율이 제고되어 부가가치가 증가될 수 있다.

본 발명 또는 종래 기술의 기술 방안을 보다 명확히 설명하기 위하여, 아래에서는 본 발명의 실시예 또는 종래 기술의 설명에 필요한 도면에 대해 간략히 소개한다. 명백하게, 아래에 설명된 도면은 단지 본 발명의 일부 실시예에 불과하며, 본 영역의 기술자는 어떠한 창조적인 작업이 없이 이들 도면으로부터 다른 도면을 얻을 수 있다. 첨부 도면은 다음과 같다:
도 1은 본 발명의 실시예에 따른 픽셀 유닛의 터치 디스플레이 회로의 개념도이다;
도 2는 도 1에 도시된 터치 디스플레이 회로의 등가 회로도이다.
도 3은 본 발명의 실시예에 따른 터치 디스플레이 회로의 구동 신호의 시간 순서 상태의 개념도이다.
도 4는 본 발명의 실시예에 따른 터치 디스플레이 회로의 터치 전극의 전압 변화의 개념도이다.
도 5는 본 발명의 실시예에 따른 터치 디스플레이 회로를 포함하는 어레이 기판의 개념도이다.
도 6은 본 발명의 실시예에 따른 ADS 모드의 픽셀 유닛의 개념도이다.

다음은 첨부 도면을 결합하여 본 발명의 실시예의 기술방안에 대해 명확하고 구체적으로 설명을 진행한다. 명백하게, 여기에 설명된 실시예는 단지 본 발명의 실시예의 일부분에 불과하며, 전체적인 실시예는 아니다. 설명된 실시예를 참고하여 창조적인 작업 없이 본 영역의 기술자가 획득하는 모든 다른 실시예는 본 발명의 보호 범위에 속한다.

본 발명의 모든 실시예에서 채용하고 있는 스위치 트랜지스터(switch transistor)와 증폭기 트랜지스터(amplifier transistor)는 박막(thin film) 트랜지스터 또는 전계 효과(field effect) 트랜지스터이거나, 같은 성질을 갖는 다른 장치일 수 있다. 여기서 채용되는 스위치 트랜지스터의 소스와 드레인은 서로 대칭이므로, 상기 소스와 드레인은 호환된다. 본 발명의 실시예에서, 트랜지스터의 게이트를 제외한 두 전극을 구분하기 위하여, 하나는 소스라고 칭하고, 다른 하나는 드레인이라고 칭한다. 도면에 도시된 바와 같이, 중간 터미날은 게이트로, 신호 입력 터미날은 소스로, 신호 출력 터미날은 드레인으로 규정한다. 그밖에, 본 발명의 실시예에 채용된 상기 스위치 트랜지스터는 P 형 스위치 트랜지스터와 N형 스위치 트랜지스터의 두가지 형(type)을 포함하며, 여기서, P형 스위치 트랜지스터는 게이트가 낮은 레벨일 때 턴 온(turn on) 되고, 게이트가 높은 레벨일 때 차단(cut off)되며; N형 스위치 트랜지스터는 게이트가 높은 레벨일 때, 턴 온 되고, 게이트가 낮은 레벨일 때 차단되며; 증폭기 트랜지스터는 P형 증폭기 트랜지스터와 N형 증폭기 트랜지스터의 두가지 형을 포함하며, 여기서, P형 증폭기 트랜지스터는 게이트 전압이 낮은 레벨이고(게이트 전압은 소스 전압보다 작음), 게이트와 소스 사이의 전압차의 절대값이 임계 전압(threshold voltage)보다 클 때 증폭 상태가 되고, 소스의 입력 전압이 증폭되어 드레인으로 출력될 수 있으며; N형 증폭기 트랜지스터는 게이트 전압이 높은 레벨이고(게이트 전압은 소스 전압보다 큼), 게이트와 소스 사이의 전압차의 절대값이 임계 전압보다 클 때 증폭 상태가 되고, 소스의 입력 전압이 증폭되어 드레인으로 출력될 수 있으며, 당연히 본 발명의 실시예는 단지 P형 증폭기 트랜지스터를 채용한다.

도 1은 본 발명의 실시예에 따른 픽셀 유닛의 터치 디스플레이 회로의 개념도이다. 도 2는 도 1에 도시된 터치 디스플레이 회로의 등가 회로도이다. 도 1및 도2에 도시된 바와 같이, 터치 디스플레이 회로는 터치 유닛(1)과 디스플레이 유닛(2); 터치 유닛(1)과 연결되는 제1 스캐닝선(scanning line)(S1), 제2 스캐닝선(S2), 검측 신호선(detection signal line)(Dn-1), 데이터선(data line)(Dn) 및 신호 제어선(K1); 그리고 디스플레이 유닛(2)과 연결되는 게이트선(Gn) 및 데이터선(Dn)을 포함하며, 여기서 터치 유닛(1)은 제1 스위치 트랜지스터(T1), 제2 스위치 트랜지스터(T2), 제1 캐패시터(C1), 터치 전극(N1) 및 증폭기 트랜지스터(T3)를 포함하며; 제 1 스위치 트랜지스터(T1)의 소스는 데이터선(Dn)과 연결되며, 상기 제1 스위치 트랜지스터(T1)의 게이트는 신호 제어선(K1)과 연결되며; 터치 전극(N1)은 상기 제1 스위치 트랜지스터(T1)의 드레인과 연결되며; 증폭기 트랜지스터(T3)의 게이트는 터치 전극(N1)과 연결되고, 증폭기 트랜지스터(T3)의 소스는 제2 스캐닝선(S2)과 연결되며; 제2 스위치 트랜지스터(T2)의 게이트는 제1 스캐닝선(S1)과 연결되고, 제2 스위치 트랜지스터(T2)의 소스는 증폭기 트랜지스터(T3)의 드레인과 연결되고, 제2 스위치 트랜지스터(T2)의 드레인은 검측 신호선(Dn-1)과 연결되며; 제1 캐패시터(C1)의 제1 전극은 제2 스캐닝선(S2)과 연결되며, 제1 캐패시터(C1)의 제2 전극은 터치 전극(N1)과 연결된다.

여기서, 제1 캐패시터(C1)는 상기 디스플레이 유닛의 제조의 공정 단계에서 형성될 수 있다.

바람직하게, 제1 캐패시티(C1)는 ADS-모드 디스플레이 유닛(2)의 제조와 결합하여 제조될 수 있는데, 여기서 제1 캐패시터(C1)의 제1 전극과 디스플레이 유닛(2)의 픽셀 전극은 같은 패터닝 단계에서 형성될 수 있으며, 제1 캐패시터(C1)의 제2 전극과 디스플레이 유닛(2)의 공통 전극(common electrode)은 같은 패터닝 공정에서 형성될 수 있으며; 도 1에 도시된 바와 같이, 제1 캐패시터(C1)의 제1 전극과 디스플레이 유닛(2)의 픽셀 전극은 같은 층의 투명 전도 재료(transparent conductive material)로 형성되며, 제1 캐패시터의 제2 전극과 디스플레이 유닛의 공통 전극은 같은 층의 투명 전도 재료로 형성된다. 도 1에 도시된 실시예에서, 픽셀 전극의 투명 전도 재료와 공통 전극의 투명 전도 재료는 모두 산화 주석 인듐(tin indium oxide : ITO)이다. 즉, 상기 디스플레이 유닛(2)의 공통 전극과 픽셀 전극을 제조할 때, 터치 유닛(1)과 대응되는 공통 전극의 부분과 픽셀 전극의 부분은 보류(retain)되며, 공통 전극의 부분과 픽셀 전극의 부분이 중첩되어 캐패시터(C1)가 형성된다. 물론, 터치 유닛(1)과 디스플레이 유닛(2)의 두개 구역에 있는 공통 전극과 픽셀 전극은 각각 서로 연결되지 아니한다. 또한, 예를 들면, 디스플레이 유닛(2)의 공통 전극은 슬릿 전극일 수 있으며, 그의 픽셀 전극은 판상 전극일 수 있다.

당연히, 제1 캐패시터(C1)의 제1 전극과 제2 전극은 호환되며, 제1 캐패시터(C1)의 제1 전극은 디스플레이 유닛(2)의 공통 전극과 같은 층의 투명 전도 재료로 형성될 수 있으며, 제1 캐패시터(C1)의 제2 전극은 디스플레이 유닛(2)의 픽셀 전극과 같은 층의 투명 전도 재료로 형성될 수 있다.

또한, 상기 디스플레이 유닛(2)의 터치 전극(N1)과 픽셀 전극은 같은 패터닝 단계에서 형성되며; 도 1에 도시된 바와 같이, 터치 전극(N1)과 디스플레이 유닛(2)의 픽셀 전극은 같은 층의 투명 전도 재료로 형성되며; 제1 캐패시터(C1)의 제2 전극은 통공(via hole)(A)을 통해 터치 전극(N1)과 연결된다. 당연히, 통공(A)의 깊이는 디스플레이 유닛(2)의 공통 전극과 픽셀 전극 사이의 거리에 의해 결정된다.

또한, 터치 유닛(1)의 트랜지스터 T1, T2 및 T3와 디스플레이 유닛(2)의 트랜지스터(T4)는 모두 같은 단계에서 형성된다. 도 1에 도시된 바와 같이, 터치 유닛(1)의 트랜지스터 T1, T2 및 T3와 디스플레이 유닛(2)의 트랜지스터(T4)에 대하여, 그 게이트는 모두 같은 층의 재료로 형성되며, 그 소스와 드레인은 모두 같은 층의 재료로 형성된다.

또한, 제2 스위치 트랜지스터(T2)와 증폭기 트랜지스터(T3)는 터치 전극(N1)의 일측에 위치하며, 제1 스위치 트랜지스터(T1)는 상기 일측의 대향측(對向側)인 터치 전극(N1)의 타측에 위치한다.

또한, 도 1에 도시된 바와 같이, 제1 스캐닝선(S1), 제2 스캐닝선(S2) 및 신호 제어선(K1)은 모두 디스플레이 유닛(2)의 게이트선(Gn)과 같은 단계에서 같은 층에 형성되며, 게이트선(Gn)과 평행하게 구비되며, 픽셀 유닛 사이의 갭(gap)에 모두 위치하며, 픽셀 유닛의 개구율에 영향을 미치지 아니한다. 이 경우, 예를 들면, 디스플레이 유닛(2)의 게이트선(Gn)은 디스플레이 유닛(2)의 제3 트랜지스터(T4)의 게이트와 같은 패터닝 단계에서 형성될 수 있다.

또한, 배선(wiring)의 필요와 신호 입력을 위하여, 같은 터치 디스플레이 회로의 제1 스캐닝선(S1)과 제2 스캐닝선(S2)은 제2 스위치 트랜지스터(T2)와 증폭기 트랜지스터(T3)에 가까운 측에 위치하며, 즉 게이트선(Gn)의 외측에 위치하며, 디스플레이 유닛(2)의 제3스위치 트랜지스터(T4)는 게이트선(Gn)의 내측에 연결되며; 신호 제어선(K1)은 제1 스위치 트랜지스터(T1)에 가까운 측에 위치하며, 즉 게이트선(Gn+1)의 외측에 위치하며(도5 참조), Gn+1 열(row)의 디스플레이 유닛(2)은 게이트선(Gn+1)의 내측에 연결된다.

또한, 제1 스위치 트랜지스터(T1), 제2 스위치 트랜지스터(T2), 증폭기 트랜지스터(T3)는 모두 디스플레이 유닛(2)을 제조할 때 연결선으로서 터치 유닛(1)에 보류된 데이터선(예를 들면, 데이터선(Dn))을 통해 다른 부품과 연결될 수 있으며, 또한 필요시 통공을 통해 연결된다. 예를 들면, 제2 스위치 트랜지스터(T2)의 게이트는 디스플레이 유닛(2)을 제조할 때 터치 유닛(1)에 연결선으로서 보류된 데이터선(예를 들면, 데이터선(Dn))을 통해 제1 스캐닝선(S1)과 연결되며, 또한 필요시 통공을 통해 연결된다. 예를 들면, 제1 스캐닝선(S1)에 가까운 연결선의 일단에 통공의 연결을 진행한다. 통공의 위치와 깊이는 제1 스캐닝선(S1)과 데이터선 사이의 층간 거리 및 부품 사이의 위치 관계에 달려있다. 이 경우, 예를 들면, 디스플레이 유닛(2)의 데이터선은 트랜지스터의 소스 및 드레인과 같은 패터닝 공정에서 형성될 수 있다.

패터닝 단계는 패턴 마스크의 제조, 노광, 현상, 광 식각, 식각 등의 공정이 포함될 수 있다.

예를 들면, 패터닝 단계에서 기판 상에 게이트를 형성하는 것은, 기판 상에 게이트 층 필름을 증착하고; 감광 수지(photoresist)를 도포하고, 마스크를 이용하여 감광 수지에 대해 노광과 현상 처리를 진행하여, 감광 수지 패턴을 형성하며; 감광수지 패턴을 식각 마스크로 하여, 식각 등의 단계를 통해, 상응하는 전극 층을 제거하고, 또한 여분의 감광 수지를 제거하며; 마지막으로, 기판 상에 게이트 패턴을 형성하는 것을 포함한다.

선택적으로, 디스플레이 유닛(2)은 제3 스위치 트랜지스터(T4)와 제2 캐패시터(C2)를 포함하며, 제2 캐패시터(C2)는 디스플레이 유닛(2)의 픽셀 전극과 공통 전극 사이의 액정 캐패시터와, 제3 스위치 트랜지스터(T4)의 기생 전극(parasitic electrode)을 포함하며, 제3 스위치 트랜지스터(T4)의 게이트는 게이트선(Gn)과 연결되며, 제3 스위치 트랜지스터(T4)의 소스는 데이터선(Dn)과 연결되며; 픽셀 전극은, 제2 캐패시터(C2)의 제1 전극으로서, 제3 스위치 트랜지스터(T4)의 드레인과 연결되며, 공통 전극은, 제2 캐패시터(T2)의 제2 전극으로서, 접지 터미날(Vss)과 연결된다.

선택적으로, 제1 스위치 트랜지스터(T1)과 제2 스위치 트랜지스터(T2)는 P형 트랜지스터 또는 N형 트랜지스터이며; 증폭기 트랜지스터는 P형 트랜지스터이다.

선택적으로, 제3 스위치 트랜지스터(T4)는 P형 트랜지스터 또는 N형 트랜지스터이다.

본 발명의 실시예에 따른 터치 디스플레이 회로는 터치 유닛의 회로와 디스플레이 유닛의 회로를 집적(integrate)하며, 터치 유닛은 디스플레이 유닛을 제조하는 공정의 단계에서 형성될 수 있어, 터치 디스플레이 제품을 제조하는 공정의 단계가 단축되어 원가가 절감될 수 있으며, 제품의 개구율이 제고되어 부가가치가 증가될 수 있다.

본 발명의 실시예는 상기 실시예에 대한 터치 디스플레이 회로의 구동 방법을 제공하는데, 제1 단계에서는, 제1 스위치 트랜지스터(T1), 제2 스위치 트랜지스터(T2) 및 증폭기 트랜지스터(T3)를 차단하고, 게이트선(Gn)을 통해 스캐닝 신호를 입력하고, 데이터선(Dn)을 통해 제어 신호를 입력하여, 디스플레이 유닛(2)이 디스플레이 상태가 되도록 제어하며; 제2 단계에서는, 제1 스위치 트랜지스터(T1)를 턴 온 하고, 제2 스위치 트랜지스터(T2)와 증폭기 트랜지스터(T3)를 차단하고, 데이터선(Dn)을 통해 리셋 신호를 입력하여, 제1 캐패시터(C1)의 제2 전극을 충전하며, 게이트선(Gn)을 통해 스캐닝 신호를 입력하여 디스플레이 유닛(2)을 턴 오프(turn off)하며; 제3 단계에서는, 제1 스위치 트랜지스터(T1)을 차단하고, 제2 스위치 트랜지스터(T2)를 턴 온 하여, 제2 스캐닝선(S2)을 통해 커플링(coupling) 펄스 신호를 제공하며, 터치 전극(N1)이 터치될 때, 제1 캐패시터(C1)의 제2 전극은 게이트와 증폭기 트랜지스터(T3)의 소스 사이의 전압차가 증폭기 트랜지스터(T3)의 임계 전압차와 같게될 때까지 방전되어, 증폭기 트랜지스터(T3)가 턴 온 되어 증폭 상태가 되며, 이에 제2 스캐닝 선(S2)에 의해 제공되는 커플링 펄스 신호가 증폭되고, 증폭된 신호가 검측 신호선(Dn-1)으로 출력된다.

또한, 제1 단계에서, 제3 스위치 트랜지스터(T4)는 턴 온 되며; 제2단계와 제3 단계에서, 제3 스위치 트랜지스터(T4)는 차단된다.

여기서, 제1 스위치 트랜지스터(T1), 제2 스위치 트랜지스터(T2), 증폭기 트랜지스터(T3) 및 제3 스위치 트랜지스터(T4)에 대해 P형 트랜지스터를 예로 들어 설명한다.

본 발명의 실시예에 따른 터치 디스플레이 회로의 구동 방법은 도2의 회로도와 도3의 터치 디스플레이 유닛의 신호의 시간 순서 상태(time sequence state)를 참고하여 아래에 구체적으로 설명된다.

구체적으로, 제1 단계에서, 즉 도3에 도시된 시간 순서 상태의 개념도의 제1 시간 구간(period of time)에서, 게이트선(Gn)과 제2 스캐닝선(S2)에는 낮은 레벨 신호가 인가되며, 신호 제어선(K1)과 제1 스캐닝선(S1)에는 높은 레벨 신호가 인가되며, 데이터선(Dn)에는 출력 그레이 스케일(grey scale) 신호가 인가되며; 이 때, 디스플레이 유닛(2)의 제3 스위치 트랜지스터(T4)는 턴 온 되며, 데이터선(Dn)에는 출력 그레이 스케일 신호가 인가되기 때문에, 이 때, 디스플레이 유닛(2)은 디스플레이 상태로 되며; 제1 스위치 트랜지스터(T1), 제2 스위치 트랜지스터(T2) 및 증폭기 트랜지스터(T3)는 모두 차단 상태가 되므로, 터치 유닛(1)은 작동되지 아니한다.

제2단계에서, 즉 도3에 도시된 시간 순서 상태의 개념도의 제2 시간 구간에서, 게이트선(Gn)과 제1 스캐닝선(S1)에는 높은 레벨 신호가 인가되며, 신호 제어선(K1)과 제2 스캐닝선(S2)에는 낮은 레벨 신호가 인가되며, 데이터선(Dn)에는 높은 레벨 리셋 신호가 인가되며; 이 때, 디스플레이 유닛(2)의 제3 스위치 트랜지스터(T4)는 차단되어, 디스플레이는 종료되며, 터치 유닛(1)의 제1 스위치 트랜지스터(T1)는 턴 온 되며, 이 때, 데이터선(Dn)에 인가되는 높은 레벨 리셋 신호는 터치 전극(N1)과 연결된 제1 캐패시터(C1)를 충전하기 위하여 사용되며, 이 때, 터치 전극(N1)과 연결된 노드(A)의 전압은 V1으로 상승하여, 다음 단계를 준비한다.

제3단계에서, 즉 도3에 도시된 시간 순서 상태의 개념도의 제3 시간 구간에서, 게이트선(Gn), 신호 제어선(K1) 및 제2 스캐닝선(S2)에는 높은 레벨 신호가 인가되며, 제1 스캐닝선(S1)에는 낮은 레벨 신호가 인가되며; 이 때, 디스플레이 유닛(2)의 제3 스위치 트랜지스터(T4)는 차단되며, 터치 유닛(1)의 제1 스위치 트랜지스터(T1)는 차단되며, 제2 스위치 트랜지스터(T2)는 턴 온 되며; 이 단계에서, 제2 스캐닝선(S2)은 제1 캐패시터(C1)의 전극에 높은 레벨 신호를 제공하여, 커플링 정전용량(coupling capacitance)을 형성한다. 도4에 도시된 바와 같이, 제2 단계에서와 같이, 제1 캐패시터(C1)는 충전되어 터치 전극(N1)에 전압 V1을 형성하며, 손가락이 위에서 터치 전극(N1)을 터치할 때, 터치 전극(N1)의 전압 강하가 발생되며, 이 때, 신호 제어선(K1)이 제1 캐패시터에 공급하는 커플링 전압 또한 증폭기 트랜지스터(T3)의 소스 전압을 유지할 수 있으며; 증폭기 트랜지스터(T3)의 게이트는 터치 전극(N1)과 연결되므로, 터치 전극(N1)의 전압이 V2로 하강하고 발생된 전압 강하 ΔV (즉, V1-V2)가 증폭기 트랜지스터(T3)의 전도 조건(conductive condition)을 만족할 때(여기서 전도 조건은 트랜지스터의 게이트 전압과 소스 전압의 차이의 절대값이 전도 임계 전압보다 큰 것이며, P형 트랜지스터가 채용되기 때문에 트랜지스터가 턴 온 될 때 게이트 전압이 소스 전압보다 작음), 증폭기 트랜지스터(T3)가 턴 온 되어, 증폭 상태로 되며, 제2 스위치 트랜지스터(T2)가 턴 온 되기 때문에, 증폭기 트랜지스터(T3)는 제2 스캐닝선(S2)의 높은 레벨 신호를 증폭한 후, 증폭된 신호를 검측 신호선(Dn-1)으로 출력하며; 이 때, 터치 위치는 제1 스캐닝선(S1)을 통해 제1 좌표 방향을 확정함으로써 결정되며, 검측 신호선(Dn-1)의 출력 신호 변화값을 통해 제1 좌표 방향과 수직한 제2 좌표 방향을 확정한다.

여기서, 제1 스캐닝선(S1)의 신호를 X-축 좌표 방향의 신호로 하고, 검측 신호선(Dn-1)의 신호를 Y-축 좌표 방향의 신호로 하면, 제1 스캐닝선(S1)에 신호를 입력할 때, X-축 방향의 좌표는 결정되며; 이 때, 제2 스위치 트랜지스터(T2)는 턴 온 되며, 증폭기 트랜지스터(T3)는 제2 스캐닝선(S2)의 높은 레벨 신호를 증폭하여, 증폭된 신호를 검측 신호선(Dn-1)으로 출력하며; 이 때, 검측 신호선(Dn-1)의 신호 변화가 감지될 때, X 좌표축과 Y 좌표축의 좌표 위치가 동시에 결정되며, 터치 위치도 따라서 결정된다.

여기서, 제3단계가 종료된 후, 제어 신호는 현재 픽셀 유닛(current pixel unit)의 게이트선 이후의 다른 게이트선으로 입력되어, 다른 픽셀 유닛의 구동을 성공적으로 실현하며, 어레이 기판 상의 각 데이터선에 대한 신호의 설계는 같기 때문에, 본 발명의 실시예에 따른 터치 디스플레이 회로는 시 분할 방법(time division manner)으로 구동되며, 즉 터치 단계에서, 데이터선 입력은 터치 신호의 역할을 하며, 디스플레이 단계에서, 데이터선 입력은 픽셀 구동을 위한 그레이 스케일 신호의 역할을 하며; 또한, 상기 구동 시간 순서 상태로부터 데이터선은 그레이 스케일 신호의 입력을 디스플레이하는데 사용되지 않는다는 것을 알 수 있으며, 따라서, 신호 검측선 역할을 하는 이전 단계 데이터선(Dn-1)의 터치 신호 출력이 디스플레이 장치의 정상(normal) 그레이 스케일 출력에 영향을 미치지 않을 것이며, 증폭기 트랜지스터(T3)가 제2 스캐닝선(S2)의 높은 레벨 신호를 증폭하고, 증폭된 신호를 검측 신호선(Dn-1)으로 출력할 때, 검측 신호선(Dn-1)을 통해 이 때의 신호와 이전의 입력 터치 신호 사이의 변화값을 측정할 수 있다.

본 발명의 실시예는 구체적인 트랜지스터의 유형에 대해 한정하지 아니하며, 당연히, 전부 P형 트랜지스터를 채용할 때, 제조 공정에서 공정 단계를 줄이는데 더욱 유리하며, 동시에, 모든 트랜지스터를 동시에 형성할 수 있어, 장치의 성능의 통일에 더욱 유리하며, 저온 폴리-실리콘(Low Temperature Poly-Silicon : LTPS) 기술의 채용의 장점이 여기서 구현된다. 이 기술을 통해 형성된 트랜지스터 장치는 높은 캐리어 이동율(carrier migration rate) 이외에(트랜지스터를 작게 만들 수 있어, 개구율이 제고됨), 증폭기 트랜지스터(T3)가 상대적으로 높은 항복 전압(breakdown voltage)을 갖게 할 수 있으며, 동시에, 증폭기 트랜지스터(T3)의 게이트 신호가 손가락의 터치에 의해 감소될 수 있어, P형 트랜지스터를 사용하여, 증폭기 트랜지스터(T3)의 게이트와 소스 사이의 전압차의 절대값(게이트 전압Vg<소스 전압 Vs)이 임계 전압(Vth)보다 크게 하는 것을 쉽게 실현할 수 있다.

본 발명의 실시예는 픽셀 유닛을 제공하며, 이 픽셀 유닛은 상기 실시예에 따른 임의의 터치 디스플레이 회로를 포함한다.

본 발명의 실시예는 어레이 기판을 제공하며, 그 기판의 적어도 하나의 픽셀 유닛은 상기 실시예 중의 어느 하나에 따른 터치 디스플레이 회로를 포함한다. 선택적으로 검측 신호선(Dn-1)은 어레이 기판 상의 데이터선이며, 터치 디스플레이 회로를 포함하는 현재 픽셀 유닛은 검측 신호선(Dn-1)과 현재 픽셀 유닛의 데이터선(Dn) 사이에 위치되며, 검측 신호선(Dn-1)은 현재 픽셀 유닛의 이전 단계 픽셀 유닛에 구동 신호를 제공한다.

본 발명의 실시예에 따른 터치 디스플레이 회로를 포함하는 픽셀 유닛의 어레이 기판의 분포 밀도는 어레이 기판이 제공할 수 있는 픽셀 크기와 터치 정확도의 요구에 따라 임의로 설치될 수 있으며, 터치 정확도의 요구가 높을 때, 설정 밀도는 상응하게 증가되며, 당연히, 이는 디스플레이 패널의 전체 투과율(transmission ration)에 영향을 미칠 수 있다.

도5에 도시된 바와 같이, 본 발명의 실시예는 상기 터치 디스플레이 회로를 가진 어레이 기판 상의 4x4 분포의 픽셀 유닛의 회로 개념도를 제공하며, 즉 어레이 기판 상 횡방향과 종방향의 매 4개 픽셀 중 하나의 픽셀 유닛은 본 발명의 실시예에 따른 터치 디스플레이 회로를 포함한다. 또한, 도5에 도시된 바와 같이, 터치 디스플레이 회로를 포함하는 픽셀 유닛 중의 검측 신호선(Dn-1)(이전 단계 픽셀 유닛의 데이터선)은 어레이 기판 상의 데이터선이며, 이는 터치 디스플레이 회로를 포함하는 현재 픽셀 유닛의 검측 신호선(Dn-1)과 인접되며; 현재 픽셀 유닛은 검측 신호선(Dn-1)과 현재 픽셀 유닛의 데이터선(Dn) 사이에 위치하며; 검측 신호선(Dn-1)은 이전 단계 픽셀 유닛의 디스플레이 유닛과 연결되어, 디스플레이 구동 신호를 그에게 제공한다.

그 중, 도5는 어레이 기판에서, 터치 디스플레이 유닛이 위치하는 현재 픽셀 유닛과 대응되는 신호선과의 연결 구조를 도시하고 있으며; 도5에 도시된 바와 같이, 본 발명의 실시예에 따른 터치 디스플레이 회로를 포함하는 픽셀 유닛(41)을 예로 들면, 터치 디스플레이 회로는 각각 게이트선(Gn), 제1 스캐닝선(S1), 제2 스캐닝선(S2), 신호 제어선(K1), 데이터선(Dn) 및 검측 신호선(Dn-1)(이전 단계 픽셀 유닛의 데이터선)과 연결되며; 또한, 도면에는 다음 단계 픽셀 유닛의 데이터선(Dn+1), 이전 단계 픽셀 유닛의 게이트선(Gn-1)(즉, 시간 순서에서 현재 픽셀 유닛의 게이트선(Gn)보다 먼저 스위칭 신호를 주는 게이트선), 다음 단계 픽셀 유닛의 게이트선(Gn+1)(즉, 시간 순서에서 스위칭 신호를 주는 현재 픽셀 유닛의 게이트선(Gn) 이후의 게이트선)을 보여준다.

도 6에 도시된 바와 같이, 본 발명의 실시예는 디스플레이 유닛이 ADS-모드인 어레이 기판을 제공한다. 이 경우, 베이스 기판(51) 상에 게이트(52)가 형성되며; 게이트(52) 상에는 게이트 절연층(53)이 형성되며; 게이트 절연층(53) 상에는 액티브 층(54)이 형성되며; 액티브 층(54) 상에는 픽셀 전극(55), 소스(56) 및 드레인(57)이 형성되며; 픽셀 전극(55)은 드레인(57)과 연결되며; 픽셀 전극(55), 소스(56) 및 드레인(57) 상에는 보호층(58)이 형성되며; 보호층(58) 상에는 공통 전극(59)이 형성되며, 여기서 공통 전극(59)은 슬릿 전극이며, 픽셀 전극(55)은 평판 전극이다. 물론, 본 발명은 이러한 구조의 ADS모드에 한정되지 아니하며, 여기에 한정하지 아니한다. 예를 들면, 공통전극(59)이 평판 전극일 수 있으며, 픽셀 전극(55)이 슬릿 전극일 수 있다. 구체적인 제조 단계와 작동 원리는 종래 기술에 속하므로, 여기서 다시 설명하지 아니한다.

본 발명의 실시예에 따른 어레이 기판은 터치 유닛의 회로와 디스플레이 유닛의 회로를 함께 집적하며, 터치 유닛은 디스플레이 유닛을 제조하는 공정 과정에서 형성될 수 있으므로, 터치 디스플레이 제품을 제조하는 공정 단계가 감소되어 원가가 절감되며, 동시에, 제품의 개구율이 제고되어 부가가치가 증가될 수 있다.

본 발명의 실시예는 디스플레이 패널을 제공하며, 이 패널은 상기 실시예의 어레이 기판을 포함한다.

본 발명의 실시예는 디스플레이 장치를 제공하며, 이 장치는 상기 실시예의 디스플레이 패널을 포함한다. 디스플레이 유닛은 전자 책, 핸드 폰, 텔레비전, 디지털 사진 액자 등일 수 있다.

본 발명의 실시예에 따른 디스플레이 장치는 터치 유닛의 회로와 디스플레이 유닛의 회로를 함께 집적하며, 본 발명의 실시예에 따른 터치 유닛은 디스플레이 유닛을 제조하는 공정 과정에서 형성될 수 있으므로, 터치 디스플레이 제품을 제조하는 공정 단계가 감소되어 원가가 절감되며, 동시에, 제품의 개구율이 제고되어 부가가치가 증가될 수 있다.

위에는 단지 본 발명의 실시예가 설명되었지만, 본 발명의 보호 범위는 이에 한정되지 아니한다. 위에 설명된 기술 특징은, 오직 종래기술에 존재하는 부분적인 기술 문제를 해결하기 위해서만, 발명의 실시예에서 생략될 수 있다. 또한, 공개된 기술 특징은 임의로 조합될 수 있으며, 본 발명이 공개한 기술 범위 내에서 본 영역의 기술자가 쉽게 생각해 낼 수 있는 어떠한 변경이나 치환은 모두 본 발명의 보호 범위 내에 포함된다. 청구항의 보호 범위는 본 발명의 보호 범위를 기준으로 해야 한다.

Claims

터치 유닛과 디스플레이 유닛;
상기 터치 유닛과 연결되는 제1 스캐닝선, 제2 스캐닝선, 검측 신호선, 데이터선 및 신호 제어선; 및
상기 디스플레이 유닛과 연결되는 게이트선 및 데이터선을 포함하며,
상기 터치 유닛은 제1 스위치 트랜지스터, 제2 스위치 트랜지스터, 제1 캐패시터, 터치 전극 및 증폭기 트랜지스터를 포함하며;
상기 제1 스위치 트랜지스터의 소스는 상기 데이터선과 연결되고, 상기 제1 스위치 트랜지스터의 게이트는 상기 신호 제어선과 연결되며;
상기 터치 전극은 상기 제1 스위치 트랜지스터의 드레인과 연결되며;
상기 증폭기 트랜지스터의 게이트는 상기 터치 전극과 연결되고, 상기 증폭기 트랜지스터의 소스는 상기 제2 스캐닝선과 연결되며;
상기 제2 스위치 트랜지스터의 게이트는 상기 제1 스캐닝선과 연결되고, 상기 제2 스위치 트랜지스터의 소스는 상기 증폭기 트랜지스터의 드레인과 연결되고, 상기 제2 스위치 트랜지스터의 드레인은 상기 검측 신호선과 연결되며; 그리고,
상기 제1 캐패시터의 제1 전극은 상기 제2 스캐닝선과 연결되고, 상기 제1 캐패시터의 제2 전극은 상기 터치 전극과 연결되고,
상기 제1 캐패시터의 제1 전극은 상기 디스플레이 유닛의 픽셀 전극과 같은 층의 투명 전도 재료로 형성되며, 상기 제1 캐패시터의 제2 전극은 상기 디스플레이 유닛의 공통 전극과 같은 층의 투명 전도 재료로 형성되는 픽셀 유닛의 터치 디스플레이 회로.
청구항 1에 있어서,
상기 디스플레이 유닛은,
제3 스위치 트랜지스터와 제2 캐패시터를 포함하며,
상기 제3 스위치 트랜지스터의 게이트는 상기 게이트선과 연결되고, 상기 제3 스위치 트랜지스터의 소스는 상기 데이터선과 연결되며;
상기 제2 캐패시터의 제1 전극은 상기 제3 스위치 트랜지스터의 드레인과 연결되고, 상기 제2 캐패시터의 제2 전극은 접지 터미날과 연결되는, 픽셀 유닛의 터치 디스플레이 회로.
청구항 2에 있어서,
상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터, 상기 제3 스위치 트랜지스터 및 상기 증폭기 트랜지스터의 게이트는 모두 같은 층의 재료로 형성되며, 그의 소스와 드레인은 모두 같은 층의 재료로 형성되는 픽셀 유닛의 터치 디스플레이 회로.
청구항 2에 있어서,
상기 제3 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터인 픽셀 유닛의 터치 디스플레이 회로.
청구항 1에 있어서,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터이며;
상기 증폭기 트랜지스터는 P형 트랜지스터인 픽셀 유닛의 터치 디스플레이 회로.
청구항 2에 있어서,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터이며;
상기 증폭기 트랜지스터는 P형 트랜지스터인 픽셀 유닛의 터치 디스플레이 회로.
청구항 3에 있어서,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터이며;
상기 증폭기 트랜지스터는 P형 트랜지스터인 픽셀 유닛의 터치 디스플레이 회로.
청구항 4에 있어서,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터는 P형 트랜지스터 또는 N형 트랜지스터이며;
상기 증폭기 트랜지스터는 P형 트랜지스터인 픽셀 유닛의 터치 디스플레이 회로.
청구항 1에 있어서,
상기 제2 스위치 트랜지스터와 상기 증폭기 트랜지스터는 상기 터치 전극의 일측에 위치하며, 상기 제1 스위치 트랜지스터는 상기 일측의 대향측인 상기 터치 전극의 타측에 위치하는 픽셀 유닛의 터치 디스플레이 회로.
청구항 1에 있어서,
상기 제1 스캐닝선, 상기 제2 스캐닝선 및 상기 신호 제어선은 모두 상기 게이트선과 같은 층에 형성되고, 상기 게이트선과 평행하게 설치되며, 현재 픽셀 유닛과 이전 단계 픽셀 유닛 또는 다음 단계 픽셀 유닛의 사이에 모두 위치하는 픽셀 유닛의 터치 디스플레이 회로.
청구항 1에 있어서,
현재 픽셀 유닛의 검측 신호선은 이전 단계 픽셀 유닛의 데이터선인 픽셀 유닛의 터치 디스플레이 회로.
청구항 1 내지 청구항 11 중 어느 하나의 항의 픽셀 유닛의 디스플레이 회로의 구동 방법에 있어서,
상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터 및 상기 증폭기 트랜지스터를 차단하고, 현재 픽셀 유닛의 게이트선을 통해 제어 신호를 입력하여, 상기 디스플레이 유닛이 디스플레이 상태가 되도록 제어하는 제1 단계;
상기 제1 스위치 트랜지스터를 턴 온 하고, 상기 제2 스위치 트랜지스터와 상기 증폭기 트랜지스터를 차단하고, 상기 게이트 선을 통해 스캐닝 신호를 입력하고, 상기 데이터선을 통해 리셋 신호를 입력하여, 상기 제1 캐패시터의 제2 전극을 충전하며, 상기 게이트선을 통해 스캐닝 신호를 입력하여 상기 디스플레이 유닛을 턴 오프하는 제2 단계; 그리고
상기 제1 스위치 트랜지스터를 차단하고, 상기 제2 스위치 트랜지스터를 턴 온 하여, 상기 제2 스캐닝선을 통해 커플링 펄스 신호를 제공하며, 상기 터치 전극이 터치될 때, 상기 제1 캐패시터의 제2 전극은 상기 게이트와 상기 증폭기 트랜지스터의 소스 사이의 전압차가 상기 증폭기 트랜지스터의 임계 전압과 같게 될 때까지 방전되어, 상기 증폭기 트랜지스터가 턴 온 되어 증폭 상태가 되며, 이에 상기 제2 스캐닝 선에 의해 제공되는 상기 커플링 펄스 신호가 증폭되고, 증폭된 신호가 상기 검측 신호선으로 출력되는 제3 단계;를,
포함하는 픽셀 유닛의 디스플레이 회로의 구동 방법.
청구항 12에 있어서,
상기 제1 단계에서, 상기 제3 스위치 트랜지스터를 턴 온 하며; 그리고
상기 제2 단계 및 상기 제3 단계에서, 상기 제3 스위치 트랜지스터를 차단하는 것을 포함하는 픽셀 유닛의 디스플레이 회로의 구동 방법.
청구항 1 내지 청구항 11 중 어느 하나의 항의 상기 터치 디스플레이 회로를 포함하는 픽셀 유닛.
어레이 기판에 있어서,
상기 어레이 기판의 적어도 하나의 픽셀 유닛은 청구항 1 내지 청구항 11 중 어느 하나의 항의 상기 터치 디스플레이 회로를 포함하는 어레이 기판.
디스플레이 패널에 있어서,
청구항 15의 상기 어레이 기판을 포함하는 디스플레이 패널.
디스플레이 장치에 있어서,
청구항 16의 상기 디스플레이 패널을 포함하는 디스플레이 장치.