JP2014134930A - 画像読み取り装置 - Google Patents

Abstract

【課題】画像読み取り性能の向上を図ることのできる画像読み取り装置を提供する。
【解決手段】画像読み取り装置は、検知電極７と、プリチャージ制御スイッチ６と、カップリング容量８と、コンパレータ回路１５、１６、１７、１８と、増幅素子９と、読み出しスイッチ１２と、を備える。コンパレータ回路は、検知電極７に接続され、検知電極の電圧である検知電圧が与えられる入力端子と、内部で増幅した検知電圧を出力する出力端子と、を有している。
【選択図】図４

Description

本発明の実施形態は、画像読み取り装置に関する。

ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネル機能を具備した電子機器では、液晶表示装置や有機ＥＬ表示装置などの表示装置に、別途タッチパネル基板を貼り合わせることでタッチパネル機能を付加することが検討されている。

また、近年、ＣＶＤ（Chemical Vapor Deposition）法等によりガラス基板等の透明な絶縁基板上にさまざまな材料で薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、光センサ素子等を形成して、画像読み取り装置を製造する技術が研究されている。

また、画像読み取り装置の読み取り方式として、光センサ素子等に替えて導電性の電極を配置し、この電極と指やペン等との間の容量変化によりパネル表面の指等の情報を検知するいわゆる静電容量方式により接触位置を検出する技術が研究されている。

特開２００４−９３８９４号公報

画像読み取り装置としては、検知電極、プリチャージ制御スイッチ、増幅素子及び読み出しスイッチを備えている。上記画像読み取り装置の駆動方法としては、まず、プリチャージ制御スイッチを導通状態に切替える。そして、プリチャージ電圧を検知電極に出力させた後、プリチャージ制御スイッチを非導通状態に切替える。

続いて、検知電極にカップリング容量を介してカップリングパルス信号を与える。これにより、検知電極の電位は、指等の入力（接触）の有無に応じて変動する。増幅素子は、与えられる基準電圧を検知電極の電位に基づいて調整し読み出しスイッチに出力する。そして、調整された基準電圧が読み出しスイッチから出力されることにより、画像（入力情報）を読み取ることができる。

しかしながら、上記画像読み取り装置では、増幅素子による検知電極の電圧の増幅率が低い問題がある。入力が有る場合と入力が無い場合とで、検知電極の電位差が十分大きくならず、これにより出力電圧（調整された基準電圧）の差が充分大きくならないためである。このため、入力の有無に応じて出力電圧の差を十分大きくすることのできる技術、すなわち、画像読み取り性能の向上を図ることのできる技術が求められている。
この発明は以上の点に鑑みなされたもので、その目的は、画像読み取り性能の向上を図ることのできる画像読み取り装置を提供することにある。

一実施形態に係る画像読み取り装置は、
入力手段による入力動作に応じて検知容量が変化する検知電極と、
前記検知電極に接続され、プリチャージ電圧を前記検知電極に出力する導通状態又は非導通状態に切替えられるプリチャージ制御スイッチと、
前記検知電極に電気的に接続され、与えられる信号の電圧変動に基づいて前記検知電極の電位を変動させるカップリング容量と、
前記検知電極に接続され前記検知電極の電圧である検知電圧が与えられる入力端子と、内部で増幅した前記検知電圧を出力する出力端子と、を有したコンパレータ回路と、
前記出力端子に接続され、与えられる基準電圧を前記増幅された検知電圧に応じた値に調整して出力する増幅素子と、
前記増幅素子に接続され、前記調整された基準電圧を出力する導通状態又は非導通状態に切替えられる読み出しスイッチと、を備える。

図１は、第１の実施形態に係る電子機器を示す概略斜視図である。 図２は、図１に示した電子機器を示す概略構成図であり、アレイ基板を示す平面図である。 図３は、上記電子機器の画素及び画像読み取り装置等を示す図であり、画素の等価回路等を示す図である。 図４は、上記画像読み取り装置の等価回路を示す図である。 図５は、上記画像読み取り装置のコンパレータ回路の等価回路を示す図である。 図６は、上記コンパレータ回路の増幅器の等価回路を示す図である。 図７は、上記第１の実施形態に係る画像読み取り装置の駆動方法における、各種の信号、電位、及び電位差を示すタイミングチャートである。 図８は、第２の実施形態に係る電子機器の画像読み取り装置のコンパレータ回路の増幅器の等価回路を示す図である。 図９は、比較例の画像読み取り装置のセンサ回路の等価回路を示す図である。 図１０は、上記比較例の画像読み取り装置の駆動方法における、各種の信号、電位、及び電位差を示すタイミングチャートである。

以下、図面を参照しながら第１の実施形態に係る画像読み取り装置及び画像読み取り装置の駆動方法について詳細に説明する。この実施形態において、画像読み取り装置が電子機器に設けられた場合を例に説明する。始めに、画像読み取り装置を含む電子機器の構成について説明する。

図１に示すように、電子機器は、画像を表示する表示パネルとしての液晶表示パネルＰと、液晶表示パネルＰに設けられた画像読み取り装置Ｍと、バックライトユニットＢとを備えている。

図１、図２及び図３に示すように、液晶表示パネルＰは、アレイ基板ＡＳと、対向基板ＯＳと、液晶層ＬＣとを備えている。アレイ基板ＡＳの延出部及び基板７０は、ＦＰＣ（flexible printed circuit）７２で接続されている。液晶表示パネルＰは、アレイ基板ＡＳ及び対向基板ＯＳに重なった矩形状の表示領域（アクティブエリア）Ｒ１を有している。なお、後述する入力領域Ｒ２は表示領域Ｒ１に重なっている。

表示領域Ｒ１の外側において、アレイ基板ＡＳ側（後述するガラス基板ＳＢ上）には、ＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２が形成されている。基板７０上に形成（搭載）されたＩＣ７１（センサ用ＬＳＩ）は、ＦＰＣ７２を介してＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２に電気的に接続されている。ＩＣ７１は、少なくとも画像読み取り装置の出力をデジタル信号に変換する等処理を行う。なお、ＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２には、図示しない他のＦＰＣを介して画像表示用のデータが与えられる。

アレイ基板ＡＳ及び対向基板ＯＳは、図示しない複数本の柱状スペーサにより所定の間隙を保持して対向配置されている。アレイ基板ＡＳ及び対向基板ＯＳは、表示領域Ｒ１の周縁部である両基板の周縁部に配置された矩形枠状のシール材６０により互いに接合されている。液晶層ＬＣは、アレイ基板ＡＳ及び対向基板ＯＳ間に挟持され、シール材６０で囲まれている。

この実施形態において、液晶表示パネルＰは、例えば、アレイ基板ＡＳ側に表示面を有している。また、表示面は入力面としても機能している。このため、液晶表示パネルＰは、フロントアレイ構造と呼ばれる構造を採っており、アレイ基板ＡＳは対向基板ＯＳよりユーザ側に配置されている。

バックライトユニットＢは、対向基板ＯＳに対してアレイ基板ＡＳの反対側に配置されている。バックライトユニットＢは、対向基板ＯＳに対向配置された導光板と、導光板の一側縁に対向配置された光源及び反射板とを備えている。バックライトユニットＢは、対向基板ＯＳに向けて光を放出する。

液晶表示パネルＰは、入射されるバックライトを透過させるかどうかを制御する。液晶表示パネルＰは、アレイ基板ＡＳの外面側に光を透過させることにより、表示領域Ｒ１に画像を表示する。

図２及び図３に示すように、アレイ基板ＡＳは、互いに直交する行方向Ｘ及び列方向Ｙに沿ってマトリクス状に設けられた複数の画素ＰＸを有している。複数の画素ＰＸは、表示領域Ｒ１に重なっている。画素ＰＸは、行方向Ｘ及び列方向Ｙに並べられている。

画素ＰＸは、複数色の何れかを表示し、この実施形態において、赤色、緑色及び青色の何れかを表示する。この実施形態において、赤色の画素ＰＸ、緑色の画素ＰＸ及び青色の画素ＰＸは、行方向Ｘに繰返し並べられている。赤色の画素ＰＸは後述する赤色の着色層に、緑色の画素ＰＸは後述する緑色の着色層に、青色の画素ＰＸは後述する青色の着色層に、それぞれ重ねられている。

アレイ基板ＡＳは、透明な絶縁基板として、ガラス基板ＳＢを有している。アレイ基板ＡＳは、ガラス基板ＳＢ上に形成された複数（ｎ本）の信号線ｓと、複数（ｍ本）の走査線ｇと、複数（ｍ本）の補助容量線ｃとを有している。信号線ｓは、列方向Ｙに延在し、行方向Ｘに間隔を置いて並んでいる。信号線ｓは、ＸドライバＸＤに接続されている。水平走査期間中や垂直走査期間中、複数の信号線ｓには、ＸドライバＸＤを介して映像信号が与えられる。

走査線ｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。補助容量線ｃは、走査線ｇに間隔を置いて並べられている。補助容量線ｃは、走査線ｇと同様、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。走査線ｇ及び補助容量線ｃは、ＹドライバＹＤ１及びＹドライバＹＤ２の少なくとも一方に接続されている。

複数の画素ＰＸは、複数の信号線ｓ並びに複数の走査線ｇ及び複数の補助容量線ｃの交差部近傍に設けられている。画素ＰＸは、信号線ｓ、走査線ｇ及び補助容量線ｃに接続されている。画素ＰＸは、スイッチング素子ＧＳＷと、画素電極ＥＰと、補助容量Ｃｓとを有している。

スイッチング素子ＧＳＷは、走査線ｇ及び信号線ｓに電気的に接続され、ＴＦＴ（薄膜トランジスタ）で形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。画素電極ＥＰは、スイッチング素子ＧＳＷに電気的に接続されている。補助容量Ｃｓは、画素電極ＥＰに電気的に接続されている。補助容量Ｃｓは、補助容量線ｃ及び図示しない補助容量電極を有し、容量を形成する。

図示しないが、ガラス基板ＳＢ上に形成された信号線ｓ等のパターン上には、パッシベーション膜や平坦化膜が順に形成され、平坦化膜上には、共通電極ＣＥ、絶縁膜、画素電極ＰＥ及び配向膜が順に形成されている。画素電極ＰＥには複数のスリットが形成されている。このため、液晶表示パネルＰは、横電界を利用するＦＦＳ（Fringe Field Switching）モードを採っている。

対向基板ＯＳは、透明な絶縁基板として、他のガラス基板を有している。他のガラス基板上には、カラーフィルタ及び配向膜が順に形成されている。カラーフィルタは、ブラックマトリクス層と、赤色、緑色、青色の複数の着色層を有している。
ガラス基板ＳＢ（アレイ基板ＡＳ）及び他のガラス基板（対向基板ＯＳ）の外面には偏光板を含む光学素子が配置されている。

次に、画像読み取り装置Ｍについて説明する。
図３及び図４に示すように、画像読み取り装置Ｍは、複数のセンサ回路ＳＮと、複数のプリチャージ線１と、複数の容量カップリング線（カップリングパルス線）２と、複数の読み出し線３と、複数のプリチャージ制御線４と、複数の読み出し制御線５と、複数のプリチャージ線選択スイッチ１３と、複数の読み出し線選択スイッチ１４と、複数の信号選択スイッチ１９と、を有している。

センサ回路ＳＮは、それぞれ隣合う複数の画素ＰＸが設けられた領域（画素群）内に１つの割合で配置されている。この実施形態において、センサ回路ＳＮは、１９２画素ＰＸ（２行×９６列）毎に１つ配置されている。

プリチャージ線１及び読み出し線３は、それぞれ列方向Ｙに延在し、行方向Ｘに信号線ｓに間隔を置いて並んでいる。プリチャージ線１及び読み出し線３は、列方向Ｙに並んだ複数のセンサ回路ＳＮに対して１本ずつ設けられている。

容量カップリング線２、プリチャージ制御線４、及び読み出し制御線５は、それぞれ行方向Ｘに延在し、列方向に走査線ｇ及び補助容量線ｃに間隔を置いて並んでいる。表示領域Ｒ１の外側において、容量カップリング線２、プリチャージ制御線４、及び読み出し制御線５は、ＹドライバＹＤ１及びＹドライバＹＤ２の少なくとも一方に接続されている。

プリチャージ線選択スイッチ１３、読み出し線選択スイッチ１４及び信号選択スイッチ１９は、表示領域Ｒ１の外側に位置している。プリチャージ線選択スイッチ１３、読み出し線選択スイッチ１４及び信号選択スイッチ１９は、行方向Ｘに並んだ複数のセンサ回路ＳＮに対して１本ずつ設けられている。プリチャージ線選択スイッチ１３、読み出し線選択スイッチ１４及び信号選択スイッチ１９は、ＴＦＴで形成され、ここでは、ＰＭＯＳ型のＴＦＴで形成されている。

プリチャージ線選択スイッチ１３は、プリチャージ線１に接続され、プリチャージ線１にプリチャージ電圧ＰＲを出力する導通状態又は非導通状態に切替えられる。
読み出し線選択スイッチ１４は、読み出し線３に接続され、読み出し線選択信号ＴＧに基づいて、読み出し線３から出力電圧ＰＯＬ（調整された基準電圧）を取り出す導通状態又は非導通状態に切替えられる。

なお、読み出し線選択スイッチ１４は、読み出し線３の電圧をリセットするためにも使用され得る。例えば、センシング期間の初期段階において、読み出し線選択スイッチ１４を介して読み出し線３にリセット信号（プリチャージ信号）ＰＲＧを与えることができる。これにより、読み出し線３の電圧レベルをリセットし、入力手段１０による入力（接触）が無かった場合と同じレベルに予め初期化することができる。

信号選択スイッチ１９は、信号線ｓに接続され、導通状態又は非導通状態に切替えられ、信号線ｓに与える信号（電圧）の供給を制御する。信号選択スイッチ１９は、映像信号を出力する表示期間（画素ＰＸの動作期間）又はセンサ回路ＳＮ（コンパレータ回路）にバイアス電圧を与えるセンシング期間（センサ回路ＳＮの動作期間）に導通状態に切替えられる。

容量カップリング線２には、容量カップリングパルス信号ＣＰＬが与えられる。プリチャージ制御線４には、プリチャージ制御信号ＰＧが与えられ、センサ回路ＳＮへのプリチャージ電圧ＰＲの入力タイミングを制御する。読み出し制御線５には、読み出し制御信号ＲＧが与えられ、センサ回路ＳＮから出力電圧ＰＯＬを取り出すタイミングを制御する。

センサ回路ＳＮは、プリチャージ制御スイッチ６と、検知電極７と、カップリング容量８と、増幅素子９と、読み出しスイッチ１２と、コンパレータ回路１５、１６、１７、１８と、を有している。

検知電極７は、行方向Ｘに延在し、入力手段（指や導体等）１０による入力動作（入力の有無）に応じて検知容量１１（検知電極７及び入力手段１０間の容量）が変化するものである。

プリチャージ制御スイッチ６は、ＴＦＴで形成され、ここでは、ＰＭＯＳ型のＴＦＴで形成されている。プリチャージ制御スイッチ６は、プリチャージ線１及び検知電極７間に接続され、プリチャージ線１を介して入力されるプリチャージ電圧ＰＲを検知電極７に与えるかどうか切替える。

詳しくは、プリチャージ制御スイッチ６において、ゲート電極はプリチャージ制御線４に接続され、ソース電極はプリチャージ線１に接続され、ドレイン電極は検知電極７に接続されている。プリチャージ制御スイッチ６は、プリチャージ制御信号ＰＧに応じてプリチャージ電圧ＰＲを検知電極７に出力する導通状態又は非導通状態に切替えられる。プリチャージ制御スイッチ６は、非導通状態に切替えられることで、検知電極７に書き込んだプリチャージ電圧ＰＲを保持させることができる。

カップリング容量８は、検知電極７と容量カップリング線２との間に電気的に接続されている。カップリング容量８は、与えられる容量カップリングパルス信号ＣＰＬの電圧変動に基づいて検知電極７の電位を変動させる。

コンパレータ回路１５、１６、１７、１８は、検知電極７と、増幅素子９との間に直列に（多段に）接続されている。例えば、コンパレータ回路１５の入力端子が検知電極７に接続され、コンパレータ回路１５の出力端子がコンパレータ回路１６の入力端子に接続され、コンパレータ回路１８の出力端子が増幅素子９の制御端子（ゲート電極）に接続されている。

コンパレータ回路１５、１６、１７、１８は、検知電極７の電圧である検知電圧を増幅し、増幅した検知電圧を増幅素子９に出力する。検知電圧を増幅することにより、より大きなシグナルを増幅素子９に出力することができる。コンパレータ回路１５、１６、１７、１８を設けることにより、高い読み取り性能を有し、かつ安価な画像読み取り装置Ｍを実現することが可能となる。なお、コンパレータ回路１５、１６、１７、１８の動作期間中、コンパレータ回路１５、１６、１７、１８は、バイアス電圧が供給されることにより正常に動作することができる。

この実施形態において、コンパレータ回路の接続個数は、４個であったがこれに限定されるものではなく、１個以上であれば上述した効果を得ることができる。コンパレータ回路の接続個数は、コンパレータ回路の増幅率や出力ばらつき等に代表される性能や、許容スペース等の設計的な制約事項に応じて決定され得る。

このため、上記性能の面を重視すると、コンパレータ回路の接続個数は、１個より２個以上である方が好ましい。
一方、上記許容スペースの面を重視すると、コンパレータ回路の接続個数は、より少ない方が好ましい。例えば、センサ回路ＳＮはコンパレータ回路１５のみ有していてもよい。この場合、コンパレータ回路１５は、検知電極７に接続され検知電圧が与えられる入力端子３１と、増幅素子９に接続され内部で増幅した検知電圧を出力する出力端子３２と、を有していればよい。

増幅素子９は、ＴＦＴで形成され、ここでは、ＰＭＯＳ型のＴＦＴで形成されている。増幅素子９において、ゲート電極はコンパレータ回路１８の出力端子に接続され、ソース電極は信号線ｓに接続され、ドレイン電極は読み出しスイッチ１２に接続されている。増幅素子９は、与えられる増幅された検知電圧に応じて導通状態又は非導通状態に切替えられる。増幅素子９は、与えられる基準電圧を増幅された検知電圧に応じた値に調整して読み出しスイッチ１２に出力することができる。このため、増幅素子９は、コンパレータ回路で増幅された検知電圧を増幅して出力すると言うことができる。

入力手段１０による入力（接触）が無い場合、カップリング容量８（容量カップリングパルス信号ＣＰＬ）に基づいて検知電極７の電位は上昇する。このため、コンパレータ回路で増幅された検知電圧は、電圧レベルが明確なＨ（ハイ）レベルとなり、増幅素子９のゲート電極に与えられる。増幅素子９は、非導通状態に切替えられ、信号選択スイッチ１９及び信号線ｓを介して与えられる基準電圧を読み出しスイッチ１２に出力しない。

入力手段１０による入力（接触）が有る場合、カップリング容量８（容量カップリングパルス信号ＣＰＬ）に基づく検知電極７の電位の上昇が抑制される。このため、コンパレータ回路で増幅された検知電圧は、電圧レベルが明確なＬ（ロー）レベルとなり、増幅素子９のゲート電極に与えられる。増幅素子９は、導通状態に切替えられ、信号選択スイッチ１９及び信号線ｓを介して与えられる基準電圧を読み出しスイッチ１２に出力する。

読み出しスイッチ１２は、ＴＦＴで形成され、ここでは、ＰＭＯＳ型のＴＦＴで形成されている。読み出しスイッチ１２は、電圧値が調整された基準電圧を出力電圧ＰＯＬとして出力する導通状態又は非導通状態に切替えるものである。

詳しくは、読み出しスイッチ１２において、ゲート電極は読み出し制御線５に接続され、ソース電極は増幅素子９のドレイン電極に接続され、ドレイン電極は読み出し線３に接続されている。

読み出しスイッチ１２が導通状態に切替えられることにより、読み出し線３の電位は、入力手段１０及び検知電極７間の検知容量１１の有無や強弱に基づいて変動することになる。すなわち、読み出し線ｏｕｔの電位の変動を取得することにより、入力手段１０にて入力される個所の位置情報を抽出することができる。
なお、画像読み取り装置Ｍを用いた入力位置情報の抽出は、映像信号の書込みをしていない水平ブランキング期間中や垂直ブランキング期間中等に行われる。

次に、コンパレータ回路１５、１６、１７、１８の回路構成について説明する。この実施形態において、これらのコンパレータ回路の回路構成は同一であるため、ここではコンパレータ回路１５を例に採り上げて説明する。

図５に示すように、コンパレータ回路１５は、入力選択スイッチ２０と、基準電圧選択スイッチ２１と、入力補償スイッチ２２と、入力補償容量２３と、出力補償スイッチ２４と、出力補償容量２５と、補償用Ｈ電源切替スイッチとしての第１電源切替スイッチ２６と、増幅用Ｈ電源切替スイッチとしての第３電源切替スイッチ２７と、補償用Ｌ電源切替スイッチとしての第４電源切替スイッチ２８と、増幅用Ｌ電源切替スイッチとしての第２電源切替スイッチ２９と、差動入力型の増幅器３０と、を備えている。

入力選択スイッチ２０、基準電圧選択スイッチ２１、入力補償スイッチ２２、出力補償スイッチ２４、第１電源切替スイッチ２６、及び第３電源切替スイッチ２７は、ＴＦＴで形成され、ここでは、ＰＭＯＳ型のＴＦＴで形成されている。第４電源切替スイッチ２８及び第２電源切替スイッチ２９は、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。

入力選択スイッチ２０は、コンパレータ回路１５の入力端子３１から入力されるシグナルを入力補償容量２３の一端に印加する制御スイッチとして動作する。入力選択スイッチ２０は、入力端子３１と増幅器３０の反転入力端子４７との間に接続されている。入力選択スイッチ２０において、ゲート電極は読み出し制御線接続端子３４（読み出し制御線５）に接続され、ソース電極は入力端子３１に接続され、ドレイン電極は入力補償容量２３の一方の電極に接続されている。

入力選択スイッチ２０は、ゲート電極に与えられる読み出し制御信号ＲＧに応じて導通状態又は非導通状態に切替えられる。コンパレータ回路１５において、入力選択スイッチ２０は、導通状態に切替えられることにより、増幅素子９にて増幅された検知電圧を入力補償容量２３（反転入力端子４７）に出力する。

基準電圧選択スイッチ２１において、ゲート電極はプリチャージ制御線接続端子３３（プリチャージ制御線４）に接続され、ソース電極は基準電圧供給端子３５（信号線ｓ）に接続され、ドレイン電極は入力補償容量２３の一方の電極に接続されている。

基準電圧選択スイッチ２１は、ゲート電極に与えられるプリチャージ制御信号ＰＧに応じて導通状態又は非導通状態に切替えられる。基準電圧選択スイッチ２１は、導通状態に切替えられることにより、基準電圧供給端子３５から与えられる基準電圧（他の基準電圧）を入力補償容量２３（反転入力端子４７）に出力する。

入力補償スイッチ２２は、増幅器３０の出力端子４８と、反転入力端子４７との間に接続されている。入力補償スイッチ２２において、ゲート電極はプリチャージ制御線接続端子３３に接続され、ソース電極は出力端子４８に接続され、ドレイン電極は反転入力端子４７に接続されている。

入力補償スイッチ２２は、ゲート電極に与えられるプリチャージ制御信号ＰＧに応じて導通状態又は非導通状態に切替えられる。入力補償スイッチ２２は、導通状態に切替えられることにより、入力補償電圧供給端子３６（信号線ｓ）から入力される入力補償電圧を、増幅器３０の非反転入力端子４６及び出力端子４８を経由して反転入力端子４７に印加する。入力補償スイッチ２２の上記動作により、増幅器３０内で発生するオフセット電圧分を入力端子側で入力補償容量２３に記憶させることによりオフセット電圧を補正することが可能となる。

出力補償スイッチ２４において、ゲート電極はプリチャージ制御線接続端子３３に接続され、ソース電極は出力補償電圧供給端子３８（信号線ｓ）に接続され、ドレイン電極はコンパレータ回路１５の出力端子３２に接続されている。

出力補償スイッチ２４は、ゲート電極に与えられるプリチャージ制御信号ＰＧに応じて導通状態又は非導通状態に切替えられる。出力補償スイッチ２４は、導通状態に切替えられることにより、出力補償電圧供給端子３８から入力される出力補償電圧を出力端子３２に印加する。出力補償スイッチ２４の上記動作により、増幅器３０の出力電圧のばらつきを増幅器３０の出力端子４８側でキャンセルするための出力補償電圧を出力端子３２に出力する。

すなわち、増幅器３０の入力端子側で補正し切れずに残存したオフセット電圧に起因する増幅器３０の増幅された出力電圧のばらつき分を、増幅器３０の出力端子側で出力補償容量２５に記憶させることにより、出力電圧ばらつきを補正することが可能となる。

第１電源切替スイッチ２６において、ゲート電極はプリチャージ制御線接続端子３３に接続され、ソース電極は読み出し制御線接続端子３４に接続され、ドレイン電極は増幅器３０のＨレベル側の第１電源端子（Ｈ側電源供給端子）５０に接続されている。

第１電源切替スイッチ２６は、ゲート電極に与えられるプリチャージ制御信号ＰＧに応じて導通状態又は非導通状態に切替えられる。第１電源切替スイッチ２６は、導通状態に切替えられることにより、第１電源端子５０に読み出し制御信号ＲＧのＨレベルの電圧を出力する。

第１電源切替スイッチ２６の上記動作により、増幅器３０内で発生するオフセット電圧を補償するタイミング、すなわちプリチャージ制御信号ＰＧの電圧レベルがＬレベルとなるタイミングにおいて、読み出し制御信号ＲＧのＨレベルの電圧を第１電源端子５０に正常に供給することができる。オフセット電圧補正時に増幅器３０を正常に動作させることができるために、増幅器３０の入力端子側でのオフセット電圧の補正を正常に行うことが可能となる。

第３電源切替スイッチ２７において、ゲート電極は読み出し制御線接続端子３４に接続され、ソース電極はプリチャージ制御線接続端子３３に接続され、ドレイン電極は第１電源端子５０に接続されている。

第３電源切替スイッチ２７は、ゲート電極に与えられる読み出し制御信号ＲＧに応じて導通状態又は非導通状態に切替えられる。第３電源切替スイッチ２７は、導通状態に切替えられることにより、第１電源端子５０にプリチャージ制御信号ＰＧのＨレベルの電圧を出力する。

第３電源切替スイッチ２７の上記動作により、増幅器３０が入力信号を増幅するタイミング、すなわち読み出し制御信号ＲＧがＬレベルとなるタイミングにおいて、プリチャージ制御信号ＰＧのＨレベルの電圧を第１電源端子５０に正常に供給することができる。入力信号増幅時に増幅器３０を正常に動作させることができるために、増幅器３０の動作（増幅動作）を正常に行うことが可能となる。

第４電源切替スイッチ２８において、ゲート電極は読み出し制御線接続端子３４に接続され、ソース電極はプリチャージ制御線接続端子３３に接続され、ドレイン電極は増幅器３０のＬレベル側の第２電源端子（Ｌ側電源供給端子）５１に接続されている。

第４電源切替スイッチ２８は、ゲート電極に与えられる読み出し制御信号ＲＧに応じて導通状態又は非導通状態に切替えられる。第４電源切替スイッチ２８は、導通状態に切替えられることにより、第２電源端子５１にプリチャージ制御信号ＰＧのＬレベルの電圧を出力する。

第４電源切替スイッチ２８の上記動作により、増幅器３０内で発生するオフセット電圧を補償するタイミング、すなわち読み出し制御信号ＲＧがＨレベルとなるタイミングにおいて、プリチャージ制御信号ＰＧのＬレベルの電圧を第２電源端子５１に正常に供給することができる。オフセット電圧補正時に増幅器３０を正常に動作させることができるために、増幅器３０の入力端子側でのオフセット電圧の補正を正常に行うことが可能となる。

第２電源切替スイッチ２９において、ゲート電極はプリチャージ制御線接続端子３３に接続され、ソース電極は読み出し制御線接続端子３４に接続され、ドレイン電極は第２電源端子５１に接続されている。

第２電源切替スイッチ２９は、ゲート電極に与えられるプリチャージ制御信号ＰＧに応じて導通状態又は非導通状態に切替えられる。第２電源切替スイッチ２９は、導通状態に切替えられることにより、第２電源端子５１に読み出し制御信号ＲＧのＬレベルの電圧を出力する。

第２電源切替スイッチ２９の上記動作により、増幅器３０が入力信号を増幅するタイミング、すなわちプリチャージ制御信号ＰＧがＨレベルとなるタイミングにおいて、読み出し制御信号ＲＧのＬレベルの電圧を第２電源端子５１に正常に供給することができる。入力信号増幅時に増幅器３０を正常に動作させることができるために、増幅器３０の動作（増幅動作）を正常に行うことが可能となる。

上記のようにコンパレータ回路１５が構成され動作されることにより、増幅器３０を正常に動作させることができる。増幅状態において、増幅器３０はオープンループ状態となり検知電圧を増幅することができる。

プリチャージ制御スイッチ６、基準電圧選択スイッチ２１、入力補償スイッチ２２、出力補償スイッチ２４、第１電源切替スイッチ２６及び第２電源切替スイッチ２９は、それぞれプリチャージ制御信号ＰＧに応じて導通状態又は非導通状態に切替えられる。入力選択スイッチ２０、第３電源切替スイッチ２７及び第４電源切替スイッチ２８は、それぞれ読み出し制御信号ＲＧに応じて導通状態又は非導通状態に切替えられる。

電源及び配線を新規に追加することなく既存の制御線及び制御信号のみで、第１電源端子５０へのＨレベルの電圧の供給及び第２電源端子５１へのＬレベルの電圧の供給を行うことができる。このため、コンパレータ回路１５の規模を縮小でき、かつ低コスト化を図ることが可能となる。

さらに、電源切替スイッチの制御により、増幅器３０の補償時、及び増幅時のみ増幅器３０に電源電圧が正常に供給され、それ以外のタイミングでは増幅器３０の第１電源端子５０はＨレベルの電圧が保持された状態になり、第２電源端子５１はＨレベルの電圧が供給された状態となるので、電源端子間に電位差が発生しないために増幅器３０は停止状態となっており、増幅器３０内に無駄な消費電流は流れないので低消費電力化も併せて可能となる。
なお、電流源バイアス供給端子３７は、増幅器３０の電流源バイアス端子４９に接続されている。

また、上記のことから、コンパレータ回路１５は、少なくとも、増幅器３０と、増幅器３０の２つの入力端子（４６、４７）間に発生するオフセット電圧を増幅器３０の入力端子側でキャンセルするためのオフセットキャンセル機能を有する回路と、増幅器３０の出力電圧のばらつきを増幅器３０の出力端子４８側でキャンセルするためのキャンセル機能を有する回路と、を備えている。

図５及び図６に示すように、増幅器３０は、２段の増幅回路で形成されている。この実施形態において、２段の増幅回路のうち、増幅器３０の入力側の増幅回路は差動入力増幅回路３９であり、増幅器３０の出力側の増幅回路はソース接地増幅回路４０である。

差動入力増幅回路３９は、差動入力対ＴＦＴ４１、カレントミラー対ＴＦＴ４２及びテイル定電流源ＴＦＴ４３を有している。差動入力対ＴＦＴ４１は一対のＴＦＴ４１ａ、４１ｂで形成されている。カレントミラー対ＴＦＴ４２は一対のＴＦＴ４２ａ、４２ｂで形成されている。ソース接地増幅回路４０は、負荷定電流源ＴＦＴ４４及びソース接地ＴＦＴ４５を有している。

ＴＦＴ４１ａ、４１ｂ、テイル定電流源ＴＦＴ４３及び負荷定電流源ＴＦＴ４４は、ＰＭＯＳ型のＴＦＴで形成されている。ＴＦＴ４２ａ、４２ｂ及びソース接地ＴＦＴ４５は、ＮＭＯＳ型のＴＦＴで形成されている。

テイル定電流源ＴＦＴ４３のゲート電極及び負荷定電流源ＴＦＴ４４のゲート電極は、電流源バイアス端子４９に接続されている。電流源バイアス端子４９には、少なくとも増幅器３０の動作時に一定の電圧が供給され、テイル定電流源ＴＦＴ４３及び負荷定電流源ＴＦＴ４４の各々のゲート電極に定電流が流れものである。

次に、上記画像読み取り装置Ｍの駆動方法について説明する。なお、画像読み取り装置Ｍの駆動は、ＩＣ７１にてＸドライバＸＤ及びＹドライバＹＤ１、ＹＤ２の駆動を制御することにより行われる。

図３、図４及び図７に示すように、タイミングＴ１は、画像読み取り装置Ｍの動作開始と同時に設定されている。まず、タイミングＴ１において、Ｌレベルに切替えられたプリチャージ制御信号ＰＧを、プリチャージ制御線４に与える。これにより、例えば、プリチャージ制御スイッチ６を導通状態に切替える。そして、プリチャージ線１に与えられるプリチャージ電圧ＰＲを、プリチャージ制御スイッチ６を介して検知電極７に出力させる。

また、タイミングＴ１において、読み出し線選択信号ＴＧの電圧レベルはＬレベルに切替えられ、読み出し線選択スイッチ１４を介して読み出し線３にリセット信号（プリチャージ信号）ＰＲＧを与える。これにより、読み出し線３の初期の電圧レベルが設定される。
さらに、タイミングＴ１において、容量カップリング線２に与えられる容量カップリングパルス信号ＣＰＬの電圧レベルはＬレベルに切替えられる。

その後、タイミングＴ２において、読み出し線選択信号ＴＧの電圧レベルがＨレベルに切替えられる。これにより、読み出し線３の電圧の初期化が終了する。続いて、タイミングＴ３において、プリチャージ制御信号ＰＧの電圧レベルがＨレベルに切替えられ、プリチャージ制御スイッチ６が非導通状態に切替えられる。

その後、タイミングＴ３から一定の期間を経たタイミングＴ４において、電圧レベルがＨレベルに切替えられた容量カップリングパルス信号ＣＰＬをカップリング容量８を介して検知電極７に与え、検知電極７の電位を変動させる。これにより、入力が有る場合の検知電極７の電位と、入力が無い場合の検知電極７の電位との間に差を生じさせることができる。

次いで、基準電圧が信号線ｓを介して増幅素子９に与えられる期間中のタイミングＴ５において、Ｌレベルに切替えられた読み出し制御信号ＲＧを、読み出し制御線５を介して読み出しスイッチ１２に与え、読み出しスイッチ１２を導通状態に切替える。そして、調整された基準電圧は、増幅素子９から読み出しスイッチ１２に出力され、出力電圧ＰＯＬ（調整された基準電圧）として読み出し線３から出力される。これにより、入力が有る場合の出力電圧ＰＯＬと、入力が無い場合の出力電圧ＰＯＬとの間に差を生じさせることができる。

その後、読み出し線選択信号ＴＧの電圧レベルはＬレベルに切替えられ、出力電圧ＰＯＬは読み出し線選択スイッチ１４を介して外部に出力される。これにより、画像読み取り装置Ｍの動作が終了する。

上記のように構成された第１の実施形態に係る画像読み取り装置Ｍを有した電子機器及び画像読み取り装置Ｍの駆動方法によれば、センサ回路ＳＮの構成にコンパレータ回路１５、１６、１７、１８が新規に追加されている。コンパレータ回路１５、１６、１７、１８による信号増幅効果を得ることができるため、入力が有る場合と無い場合とで、増幅素子９のゲート電極に与えられる電圧間の差を大きくすることができる。このため、入力が有る場合と無い場合とで、検知電極７の電位の差が僅かであっても、出力電圧ＰＯＬの差については大きくすることができる。

また、増幅素子９のゲート電極の電圧レベルが所定のレベルに到達するまでの期間を短縮することができ、ひいては、出力電圧ＰＯＬが所定の値に到達するまでの期間を短縮することができる。

さらに、増幅素子９のソース電極に供給する基準電圧を５Ｖ程度以下に設定しても、入力が有る場合の増幅素子９の出力電圧と、入力が無い場合の増幅素子９の出力電圧との差は十分大きい。このため、従来の画像読み取り装置のように１０Ｖ程度以上の大きな基準電圧を供給して増幅素子９の出力電圧差を稼ぐような設定にせざるを得ないがために、結果として出力電圧レベルが高すぎてリーク等に起因する表示不良が発生したり、外部回路側の耐圧をオーバーするためにレベル変換等の余分な部品を必要として高コストになったりする等の欠点を改善できるという利点も併せて得ることが可能となる。

このような電圧設定とする場合、増幅素子９は、増幅というよりはむしろレベル変換というべき動作をするものとして捉えることができ、電圧設定によってはむしろ出力電圧差を縮小する場合も有り得るが、出力電圧レベルを適正な範囲に抑える利点が大きい場合には、その結果として出力電圧差を縮小することになるが、その場合でも従来の画像読み取り装置の読み取り回路と比較すれば格段に出力電圧ＰＯＬの差が増加することは明確であり、欠点を生じるものではない。

また、増幅素子９を省略し、最終段のコンパレータ回路１８の出力電圧を直接、読み出し線３に出力する方法も考えられる。この場合は、最終段のコンパレータ回路１８を構成する出力補償容量２５と読み出し線３の負荷容量との間の電荷再配分により自動的にレベル変換が生じる。読み出し線３の負荷容量は通常数十ｐＦのオーダである。出力補償容量２５の容量値をよほど大きく設定しないと出力電圧ＰＯＬの差が大幅に低下してしまうため、回路規模の増加等のデメリットを考慮すると、増幅素子９を省略することは得策ではない。

一方、出力補償容量２５を省略すると、上述した様に出力電圧レベルが高すぎてリーク等に起因する表示不良が発生したり、外部回路側の耐圧をオーバーするためにレベル変換等の余分な部品を必要として高コストになったりする等の欠点を回避することが困難となる。これにより、増幅素子９の省略は得策ではないと考えられるので、本実施の形態では、増幅素子９を設ける構成としている。

上記のことから、画像読み取り性能の向上を図ることのできる画像読み取り装置Ｍを有した電子機器及び画像読み取り装置Ｍの駆動方法を得ることができる。そして、安価な画像読み取り装置Ｍを実現することができる。

次に、第２の実施形態に係る画像読み取り装置及び画像読み取り装置の駆動方法について説明する。この実施形態において、画像読み取り装置が電子機器に設けられた場合を例に説明する。また、この実施形態において、上述した第１の実施形態と同一機能部分には同一符号を付し、その詳細な説明は省略する。

図８に示すように、増幅器３０は、差動入力増幅回路３９と、ソース接地増幅回路４０と、バイアス回路５２とを備えている。負荷定電流源ＴＦＴ４４のゲート電極は、電流源バイアス端子４９に接続されていない。

バイアス回路５２は、負荷定電流源ＴＦＴ４４のゲート電極にバイアス電圧を与えるように構成されている。バイアス回路５２は、バイアス用ＴＦＴ５３及びバイアス回路用電流源ＴＦＴ５４を有している。バイアス用ＴＦＴ５３はＰＭＯＳ型のＴＦＴで形成され、バイアス回路用電流源ＴＦＴ５４はＮＭＯＳ型のＴＦＴで形成されている。

バイアス回路５２のＨ側電源端子と第１電源端子５０とを共用することにより、Ｈ側電圧からバイアス用ＴＦＴ５３の閾値電圧分シフトした電圧が負荷定電流源ＴＦＴ４４のゲート電極に供給される。このため、負荷定電流源ＴＦＴ４４の閾値電圧ばらつきに起因した増幅器３０の出力電圧ばらつきを低減する効果を得ることができる。

一方、バイアス回路５２は、Ｌ側電源のためのバイアス回路用Ｌ電源供給端子５６を設けている。バイアス回路用Ｌ電源供給端子５６は、第２電源端子５１とは別の端子である。バイアス回路用電流源ＴＦＴ５４のゲート電極には、バイアス回路用バイアス端子５５を介してバイアス電圧が供給される。但し、上記構成はあくまで一例にすぎず、上記構成に限るものではない。

バイアス回路用Ｌ電源供給端子５６と第２電源端子５１とを共用できる場合はこれに越したことはないが、次の場合を想定して上記共用は望ましくない。例えば、第２電源端子５１に供給される電圧が負電圧である場合を想定すると、値の大きさによってはバイアス回路用バイアス端子５５に供給すべき電圧も負電圧になってしまう可能性があり、外部から供給できる電圧範囲を逸脱する場合もあり得るためである。

また、バイアス回路用バイアス端子５５を新規に設けずに、バイアス回路用電流源ＴＦＴ５４のゲート電極を負荷定電流源ＴＦＴ４４のゲート電極に接続する構成もあり得るが、以下の理由により上記構成を採らないほうが望ましい。

バイアス回路用バイアス端子５５と第２電源端子５１とを共用すると、バイアス回路５２の出力電圧が、第１電源端子５０に供給されるＨ側電圧からバイアス用ＴＦＴ５３の閾値電圧分シフトした電圧として正確に出力されない可能性があるためである。このため、バイアス回路用Ｌ電源供給端子５６は必要である可能性は充分あると考えられる。

バイアス回路５２の出力電圧を負荷定電流源ＴＦＴ４４のゲート電極にだけでなくテイル定電流源ＴＦＴ４３のゲート電極にも出力するように構成することもでき得るが、以下の理由により、上記構成を採らないほうが望ましい。増幅器３０内の他のＴＦＴの閾値電圧も含めて一様にシフトした場合を想定すると、増幅器３０全体としてのバランスが崩れることにより出力電圧ばらつきが逆に増加し、返って逆効果となることが懸念されるためである。

上記のように構成された第２の実施形態に係る画像読み取り装置Ｍを有した電子機器及び画像読み取り装置Ｍの駆動方法によれば、センサ回路ＳＮの構成にコンパレータ回路１５、１６、１７、１８が新規に追加されている。コンパレータ回路１５、１６、１７、１８による信号増幅効果を得ることができる。このため、入力が有る場合と無い場合とでの出力電圧ＰＯＬの差を大きくすることができる。

増幅器３０はバイアス回路５２をさらに備えている。第１電源端子５０から与えられるＨレベルの電圧は、バイアス用ＴＦＴ５３の閾値電圧分シフトされ、負荷定電流源ＴＦＴ４４のゲート電極に与えられる。すなわち、負荷定電流源ＴＦＴ４４とバイアス用ＴＦＴ５３とでキャンセルできるため、負荷定電流源ＴＦＴ４４の閾値電圧ばらつきに起因する増幅器３０の出力電圧ばらつきを低減することができる。

コンパレータ回路の接続個数については第１の実施形態と同じく４個に限定されるものではなく、コンパレータ回路の増幅率や出力ばらつき等に代表される性能や、許容スベース等の設計的な制約事項に応じて決定されるべきものである。

その他、上記第１の実施形態の効果と同様の効果を得ることができる。
上記のことから、増幅器３０内で発生するオフセット電圧及び増幅器３０の出力電圧ばらつきをより低減することができ、画像読み取り性能の向上を図ることのできる画像読み取り装置Ｍを有した電子機器及び画像読み取り装置Ｍの駆動方法を得ることができる。そして、歩留まり低減効果により、さらに安価な画像読み取り装置Ｍを実現することができる。

次に、比較例の画像読み取り装置Ｍ及び画像読み取り装置Ｍの駆動方法について説明する。
図９に示すように、比較例のセンサ回路ＳＮは、コンパレータ回路１５、１６、１７、１８を有していない以外、上記第１又は第２の実施形態に係るセンサ回路ＳＮと同様に形成されている。比較例の検知電極７は、コンパレータ回路１５、１６、１７、１８を設けない分、上記第１又は第２の実施形態に係る検知電極７より大きいサイズに形成されている。検知電極７は、増幅素子９のゲート電極に直に接続されている。

図１０に示すように、比較例の画像読み取り装置Ｍの駆動方法は、上記第１又は第２の実施形態に係る画像読み取り装置Ｍの駆動方法と同様である。但し、比較例のセンサ回路ＳＮは、コンパレータ回路１５、１６、１７、１８を動作させる構成ではないため、増幅素子９のゲート電極には、検知電圧（検知電極７の電圧）が与えられる。なお、比較例において、検知電極７のサイズを上記第１及び第２の実施形態の検知電極７のサイズより大きくしたが、検知電圧のレベルは上記第１及び第２の実施形態の検知電圧のレベルと同様であった。

入力が有る場合の増幅素子９の出力電圧と入力が無い場合の増幅素子９の出力電圧との差を十分に大きくすることができないため、入力が有る場合の出力電圧ＰＯＬと、入力が無い場合の出力電圧ＰＯＬとの間に上記第１又は第２の実施形態ほどの差を生じさせることができない結果となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、コンパレータ回路１５の増幅器３０は、コンパレータ回路１５、１６、１７、１８の全てに適用することができ、或いはコンパレータ回路１５、１６、１７、１８の少なくとも１つに適用することができる。上記増幅器３０は特定の部分に適用することを限定するものではない。但し、１段目のコンパレータ回路１５の出力電圧ばらつきの許容範囲が最も厳しいことが想定されるため、上記増幅器３０は１段目のコンパレータ回路１５には少なくとも適用することが望ましい。

プリチャージ線１は、信号線ｓと共用してもよい。この場合、信号線（プリチャージ線）には、表示期間に映像信号を与え、センシング期間にプリチャージ電圧ＰＲを与えればよい。

液晶表示パネルＰは、リアアレイ構造と呼ばれる構造を採ってもよく、この場合、対向基板ＯＳはアレイ基板ＡＳよりユーザ側に配置される。
液晶表示パネルＰは、横電界を利用するＦＦＳ（Fringe Field Switching）モードを採っているが、これに限らず、各種のモードを採ることができる。この場合、液晶表示パネルＰの配線構造や積層構造は異なるが、上述した効果が得られることは言うまでもない。

表示パネルは、液晶表示パネルＰに限定されるものではなく、画像を表示領域Ｒ１に表示するように構成されたものであれば良い。
画像読み取り装置は、上記電子機器に限らず、各種の電子機器に設けて使用することが可能である。

Ｐ…液晶表示パネル、Ｍ…取り装置、ＳＮ…センサ回路、１…プリチャージ線、２…容量カップリング線、３…読み出し線、４…プリチャージ制御線、５…読み出し制御線、６…プリチャージ制御スイッチ、７…検知電極、８…カップリング容量、９…増幅素子、１０…入力手段、１１…検知容量、１２…読み出しスイッチ、１５，１６，１７，１８…コンパレータ回路、２０…入力選択スイッチ、２１…基準電圧選択スイッチ、２２…入力補償スイッチ、２３…入力補償容量、２４…出力補償スイッチ、２５…出力補償容量、２６…第１電源切替スイッチ、２７…第３電源切替スイッチ、２８…第４電源切替スイッチ、２９…第２電源切替スイッチ、３０…増幅器、３９…差動入力増幅回路、４０…ソース接地増幅回路、５２…バイアス回路。

Claims (11)

1. 入力手段による入力動作に応じて検知容量が変化する検知電極と、
   前記検知電極に接続され、プリチャージ電圧を前記検知電極に出力する導通状態又は非導通状態に切替えられるプリチャージ制御スイッチと、
   前記検知電極に電気的に接続され、与えられる信号の電圧変動に基づいて前記検知電極の電位を変動させるカップリング容量と、
   前記検知電極に接続され前記検知電極の電圧である検知電圧が与えられる入力端子と、内部で増幅した前記検知電圧を出力する出力端子と、を有したコンパレータ回路と、
   前記出力端子に接続され、与えられる基準電圧を前記増幅された検知電圧に応じた値に調整して出力する増幅素子と、
   前記増幅素子に接続され、前記調整された基準電圧を出力する導通状態又は非導通状態に切替えられる読み出しスイッチと、を備える画像読み取り装置。
2. 前記コンパレータ回路と前記増幅器との間に接続された少なくとも１つ以上の他のコンパレータ回路をさらに備える請求項１に記載の画像読み取り装置。
3. 前記コンパレータ回路は、
   差動入力型の増幅器と、
   前記増幅器の２つの入力端子間に発生するオフセット電圧を前記増幅器の前記入力端子側でキャンセルするためのオフセットキャンセル機能を有する回路と、を備える請求項１に記載の画像読み取り装置。
4. 前記コンパレータ回路は、
   差動入力型の増幅器と、
   前記増幅器の出力電圧のばらつきを前記増幅器の出力端子側でキャンセルするためのキャンセル機能を有する回路と、を備える請求項１に記載の画像読み取り装置。
5. プリチャージ制御信号が与えられるプリチャージ制御線をさらに備え、
   前記コンパレータ回路は、
   差動入力型の増幅器と、
   前記増幅器の反転入力端子に接続され、前記増幅器の反転入力端子に他の基準電圧を出力する導通状態又は非導通状態に切替えられる基準電圧選択スイッチと、
   前記増幅器の出力端子及び前記反転入力端子間に接続され、前記増幅器の非反転入力端子及び前記増幅器の前記出力端子を経由して前記反転入力端子に入力補償電圧を出力する導通状態又は非導通状態に切替えられる入力補償スイッチと、
   前記コンパレータ回路の前記出力端子に接続され、前記増幅器の出力電圧のばらつきを前記増幅器の出力端子側でキャンセルするための出力補償電圧を前記コンパレータ回路の前記出力端子に出力する導通状態又は非導通状態に切替えられる出力補償スイッチと、
   前記増幅器のハイレベル側の第１電源端子に接続され、前記第１電源端子にハイレベルの電圧を出力する導通状態又は非導通状態に切替えられる第１電源切替スイッチと、
   前記増幅器のローレベル側の第２電源端子に接続され、前記第２電源端子にローレベルの電圧を出力する導通状態又は非導通状態に切替えられる第２電源切替スイッチと、を備え、
   前記プリチャージ制御スイッチ、基準電圧選択スイッチ、入力補償スイッチ、出力補償スイッチ、第１電源切替スイッチ及び第２電源切替スイッチは、それぞれ前記プリチャージ制御線に接続され、前記プリチャージ制御信号に応じて導通状態又は非導通状態に切替えられる請求項１に記載の画像読み取り装置。
6. 前記読み出し制御信号が与えられる読み出し制御線をさらに備え、
   前記コンパレータ回路は、
   前記コンパレータ回路の入力端子と前記増幅器の反転入力端子との間に接続され、前記増幅器の反転入力端子に前記検知電圧を出力する導通状態又は非導通状態に切替えられる入力選択スイッチと、
   前記第１電源端子に接続され、前記第１電源端子にハイレベルの電圧を出力する導通状態又は非導通状態に切替えられる第３電源切替スイッチと、
   前記第２電源端子に接続され、前記第２電源端子にローレベルの電圧を出力する導通状態又は非導通状態に切替えられる第４電源切替スイッチと、をさらに備え、
   前記入力選択スイッチ、第３電源切替スイッチ及び第４電源切替スイッチは、それぞれ前記読み出し制御線に接続され、前記読み出し制御信号に応じて導通状態又は非導通状態に切替えられる請求項５に記載の画像読み取り装置。
7. 前記第１電源切替スイッチ及び第４電源切替スイッチが導通状態に切替えられ、前記第２電源切替スイッチ及び第３電源切替スイッチが非導通状態に切替えられている補償状態で、前記第１電源切替スイッチは前記第１電源端子に前記読み出し制御信号のハイレベルの電圧を出力し、前記第４電源切替スイッチは前記第２電源端子に前記プリチャージ制御信号のローレベルの電圧を出力し、
   前記第１電源切替スイッチ及び第４電源切替スイッチが非導通状態に切替えられ、前記第２電源切替スイッチ及び第３電源切替スイッチが導通状態に切替えられている増幅状態で、前記第２電源切替スイッチは前記第２電源端子に前記読み出し制御信号のローレベルの電圧を出力し、前記第３電源切替スイッチは前記第１電源端子に前記プリチャージ制御信号のハイレベルの電圧を出力する請求項６に記載の画像読み取り装置。
8. 前記増幅状態において、前記増幅器は、オープンループ状態となり、前記検知電圧を増幅する請求項７に記載の画像読み取り装置。
9. 前記コンパレータ回路は、２段の増幅回路で形成された差動入力型の増幅器を備え、
   前記２段の増幅回路のうち、前記増幅器の入力側の増幅回路は差動入力増幅回路である請求項１に記載の画像読み取り装置。
10. 前記２段の増幅回路のうち、前記増幅器の出力側の増幅回路はソース接地増幅回路である請求項９に記載の画像読み取り装置。
11. 前記増幅器は、バイアス回路をさらに備え、
    前記ソース接地増幅回路は、前記増幅器のハイレベル側の第１電源端子及び出力端子間に接続された負荷定電流源トランジスタを有し、
    前記バイアス回路は、前記負荷定電流源トランジスタのゲート電極にバイアス電圧を与える請求項１０に記載の画像読み取り装置。

Images