KR101503389B1

KR101503389B1 - 표면 실장용의 수정 발진기

Info

Publication number: KR101503389B1
Application number: KR1020097023213A
Authority: KR
Inventors: 히데노리 하리마; 고이치 모리야
Original assignee: 니혼 뎀파 고교 가부시키가이샤
Priority date: 2007-04-26
Filing date: 2008-04-24
Publication date: 2015-03-17
Also published as: CN101669279A; EP2148431A4; US8031023B2; CN101669279B; JPWO2008136340A1; EP2148431A1; JP4477697B2; US20100060367A1; KR20100016288A; WO2008136340A1

Abstract

본 발명의 표면 실장용의 수정 발진기는, 양쪽의 주면에 각각 제1 오목부 및 제2 오목부를 가지는 용기 본체와, 제1 오목부 내에 밀폐 밀봉되는 수정 편과, 수정 편을 사용하는 발진 회로가 집적화되어 제2 오목부 내에 수용된 IC 칩을 포함한다,

IC 칩은 수정 편과의 접속용의 한쌍의 수정 단자를 포함하여 복수의 IC 단자를 구비한다. 제2 오목부의 저면에는 IC 단자에 대응하여, IC 단자가 플립 칩 본딩으로 각각 접속되는 복수 개의 실장 전극이 형성되어 있다. 한쌍의 수정 단자에 대응하는 실장 전극은, 수정 편에 전기적으로 접속하는 동시에, 다른 실장 전극보다 큰 면적을 가지는 한쌍의 겸용 전극으로서 형성되어 있다.

Description

표면 실장용의 수정 발진기{SURFACE MOUNTING CRYSTAL OSCILLATOR}

본 발명은, 양쪽의 주면에 각각 오목부가 형성된 용기 본체를 사용하고, 이 용기 본체에 수정 편과 이 수정 편을 사용하는 발진 회로를 집적한 IC 칩을 수용하여 일체로 한 표면 실장용의 수정 발진기에 관한 것이며, 특히, 용기 본체에 있어서의 IC 칩이 수용되는 쪽의 오목부의 저면에 모니터 전극이 설치되어 있는 표면 실장용의 수정 발진기에 관한 것이다.

표면 실장용의 용기를 사용하고, 용기 내에 수정 편과 이 수정 편을 사용하는 발진 회로를 가지는 IC(집적 회로) 칩을 수용하여 일체로 구성한 표면 실장용 수정 발진기는, 소형ㆍ경량이므로, 특히 휴대 전화기로 대표되는 휴대형의 전자 기기에 있어서, 주파수나 시간의 기준원으로서 넓게 이용되고 있다.

표면 실장용의 수정 발진기에 있어서의 1개의 형식으로서, 양쪽의 주면에 각각 오목부가 형성되어 단면 형상이 H자형인 용기 본체를 사용하고, 한 쪽의 오목부에 수정 편을 수용하고, 다른 쪽의 오목부에 IC 칩을 수용한 것이 있다. 도 1(a) 및 도 1(b)는, 각각, 이와 같은 종래의 표면 실장용의 수정 발진기의 구성을 나타낸 단면도 및 저면도이다.

도시된 표면 실장용의 수정 발진기는, 예를 들면, 적층 세라믹으로 이루어지 고 한 쪽의 주면에 제1 오목부(1a)가 형성되고 다른 쪽의 주면에 제2 오목부(1b)가 형성된 용기 본체(1)를 구비하고 있다. 용기 본체(1)에 있어서, 제1 오목부(1a)에는 수정 편(2)이 수용되고, 제2 오목부(1b)에는 lC 칩(3)이 수용되어 있다. 수정 편(2)은, 예를 들면, AT 컷의 수정 편이며, 그 양쪽의 주면에는, 각각 도시하지 않은 여진 전극이 형성되어 있다. 수정 편(2)에서는, 수정 편(2)의 일단부 양측을 향하여 1쌍의 여진 전극으로부터 각각 인출 전극이 연장되어 있다. 인출 전극의 연장된 수정 편(2)의 일단부 양측은, 용기 본체(1)의 제1 오목부(1a)의 저면에 설치된 한쌍의 수정 유지 단자(4)에 대하여, 도전성 접착제(5)에 의해 고착된다. 이로써, 수정 편(2)은 제1 오목부(1a) 내에 수평으로 유지된다. 제1 오목부(1a)의 개구 단면에는 금속링(6)이 형성되어 있고, 심 용접(seam welding)에 의해 금속 커버(7)를 금속링(6)에 접합함으로써, 제1 오목부(1a) 내에 수정 편(2)이 밀폐 밀봉되어 있다.

IC 칩(3)은, 수정 편(2)을 사용하는 발진 회로가 포함되는 전자 회로를 반도체 기판에 집적화 한 것이다. 용기 본체(1)의 제2 오목부(1b)의 저면에는, IC 칩(3)의 복수 개의 IC 단자(8)가 각각 고착되는 복수 개의 실장 전극(9)이 형성되어 있고, IC 칩(3)은, 대응하는 IC 단자(8)와 실장 전극(9)과의 사이를 범프(10)로 접합하는 플립 칩 본딩에 의하여, 제2 오목부(1b)의 저면(底面)에 고착된다. IC 칩(3)에서는 그 반도체 기판에 있어서 그 한 쪽의 주면에 전자 회로가 형성되어 있으므로, 이 주면을 IC 칩(3)의 회로 형성면이라고 한다.

복수 개의 IC 단자(8)는, IC 칩(3)에 있어서 용기 본체(1)로의 고착면이 되 는 회로 형성면에 설치되어 있다. 이들의 IC 단자(8)에는, IC 칩(3)과 수정 편(2)과의 전기적 접속에 사용되는 한쌍의 수정 단자(8a, 8b)와, 전원 단자, 출력 단자, 접지 단자 및 AFC(자동 주파수 제어) 단자가 포함된다. 또한, 여기에 나타낸 예에서는, IC 단자로서, 온도 보상 데이터를 IC 칩(3) 내에 기입하기 위해서 사용되는 독립된 2개의 기입 단자가 설치되어 있다. 이들의 IC 단자(8)는, IC 칩(3) 내의 전자 회로에 전기적으로 접속하는 동시에, 대략 직사각형의 회로 형성면에 있어서, 예를 들면, 길이 방향을 따라 대향하는 한쌍의 변을 따라 설치된다. 특히, 수정 단자(8a, 8b)는 IC 칩(3) 내의 발진 회로에 접속하고, 이로써, 그 발진 회로와 수정 편(2)으로 이루어지는 발진 폐루프가 형성된다. 또한, IC 단자(8) 중 전원 단자 및 접지 단자는 발진 회로로의 전원의 공급에 사용되고, AFC 단자는 발진 회로로의AFC 신호의 공급에 사용된다. 발진 회로로부터의 발진 출력 fout은, IC 칩(3)에 있어서 출력 단자에 나타난다. 그리고, 설명을 위하여, 도 1(b)는, IC 칩(3)에 대하여는 그 외형을 파선으로 나타내고, IC 칩(3)에 의해 숨겨져 있는 IC 단자(8)나 실장 전극(9), 또한 후술하는 모니터 전극(12a, 12b)을 나타내고 있다. 따라서, 도 1(b)에 있어서의 파선은, 제2 오목부(1b) 내에서의 IC 칩(3)의 배치 영역을 나타내게 된다.

실장 전극(9)은, 모두 대략 직사각형의 평면 형상의 전극층으로서 형성된 것으로서, IC 칩(3)의 각 IC 단자(8)에 대향하여, 용기 본체(1)의 대략 직사각형의 제2 오목부(1b)에 있어서, 제2 오목부(1b)의 길이 방향을 따라 평행하게 형성된다. 도시한 것에서는, 제2 오목부(1b)의 각 길이 변마다 4개의 실장 전극(9)이 그 길 이 변에 근접하도록 일렬로 배치되어 있다. 이들의 실장 전극(9) 중, 범프(10)에 의해 수정 단자(8a, 8b)에 각각 접합하게 되는 실장 전극(9a, 9b)은, 제1 오목부(1a)의 저면에 설치되어 있는 한쌍의 수정 유지 단자(4)에 대하여, 용기 본체(1)에 설치된 도시하지 않은 비어 홀(via hole)을 포함하는 도전로(conductive path)에 의해 전기적으로 접속한다, 이외의 전원 단자, 출력 단자 및 접지 단자 등의 IC 단자(8)에 접속되는 실장 전극(9)은, 용기 본체(1)에 있어서 제2 오목부(1b)를 에워싸는 단면 즉 용기 본체(1)의 외저면의 각부에 설치된 외부 단자(11)에 전기적으로 접속한다. 외부 단자(11)는 이 표면 실장용의 수정 발진기를 배선 기판 상에 표면 실장할 때 사용되는 단자이다. 또한, 기입 단자에 접속하는 실장 전극(9)은, 용기 본체(1)의 외측면에 설치된, 도시하지 않은 데이터 기입용의 외부 단자에 전기적으로 접속한다.

용기 본체(1)의 제2 오목부(1b)의 내저면에는, 실장 전극(9)에 더하여, 수정 진동자로서의 수정 편(2)의 특성 검사에 사용되는 한쌍의 모니터 전극(12a, 12b)이 형성되어 있다. 모니터 전극(12a, 12b)은, IC 칩(3) 측의 수정 단자(8a, 8b)에 대하여 접속하는 실장 전극(9a, 9b)으로부터 각각 연장된 것으로서, 제2 오목부(1b)의 내저면의 중앙 영역, 즉 IC 칩(3)으로 덮히게 되는 영역 내에 설치되어 있다. 도시한 것에서는, 2열로 배열된 실장 전극(9) 중, 실장 전극(9)의 열마다, 제2 오목부(1b)의 대각선의 한 쪽의 양 단부의 위치로부터 세어 2번째의 실장 전극(9)이, 수정 단자(8a, 8b)에 각각 접속하는 실장 전극(9a, 9b)이다. 이 2개의 실장 전극(9a, 9b)과 모니터 전극(12a, 12b)은, 제2 오목부(1b)의 저면에 형성된 가늘고 긴 형상의 도전 패턴(12c, 12d)에 의해 각각 전기적으로 접속되어 있다. 모니터 전극(12a, 12b)은, 대략 직사각형의 형상으로서, 그 면적이 각 실장 전극(9, 9a, 9b)의 면적보다 크게 되어 있고, 도시하지 않은 측정기에 접속된 지그(jig)의 프로브를 모니터 전극(12a, 12b)에 맞닿기 쉽도록 되어 있다.

모니터 전극(12a, 12b)은, 수정 발진기의 제조 공정에 있어서 불량품 판정을 위해 사용된다. 구체적으로는, 용기 본체(1)의 제1 오목부(1a)에 수정 편(2)을 밀폐 밀봉한 후, 제2 오목부(1b)에 IC 칩(3)을 수용하기 전에, 모니터 전극(12a, 12b)에 프로브를 맞닿음으로써 수정 진동자로서의 수정 편(2)의 진동 특성을 검사하고, 우량품 또는 불량품을 선별한다. 우량품으로서 판별된 것에 한하여만, 그 후의 공정에 있어서, IC 칩을 장착한다.

또한, 모니터 전극(12a, 12b)은, 수정 편(2)의 진동 주파수의 조정에도 사용할 수 있다. 그 경우는, 금속 커버(7)를 금속링(6)에 접합하기 전에, 수정 편(2)을 수정 유지 단자(4)에 대하여 고착시킨 상태로, 모니터 전극(12a, 12b)을 통하여 수정 편(2)의 진동 주파수를 감시하면서, 예를 들면, 이온빔을 수정 편(2)에 조사하여, 수정 편(2)의 진동 주파수를 조정하는 것으로 된다.

그리고, IC 칩의 회로 형성면을 보호하기 위하여, 수정 편과 IC 칩을 용기 본체에 있어서의 별개의 오목부 내에 수용하는 구성의 수정 발진기에서는, 통상, IC 칩과 그 IC 칩을 수용하는 오목부의 저면과의 사이에, 보호 수지가, 이른바 언더필(underfill)로서 주입된다.

일본국 특허 공개: 특개 제2000-49560호 공보(특허 문헌 1)는, IC 칩의 배치 영역 내, 즉 IC 칩의 아래쪽의 위치에만 모니터 전극을 설치하는 것에 의해, IC 칩 내의 접지 전위면에 의해 모니터 전극이 전기적으로 차폐되게 되므로, 표면 실장용의 수정 발진기가 탑재되는 배선 기판의 배선 패턴과 수정 편과의 사이에서 부유 용량이 발생하는 것을 방지할 수 있다고 기재하고 있다.

전술한 구성의 표면 실장용의 수정 발진기에서는, 모니터 전극(12a, 12b)은, 제2 오목부(1b)의 저면에 있어서, IC 칩(3)의 수정 단자(8a, 8b)에 대응하는 실장 전극(9a, 9b)으로 도전 패턴(12c, 12d)에 의해 연장되어, IC 칩(3)의 배치 영역 내, 즉 실장 전극(9)의 2개의 열 사이 영역에 설치된다. 또한, IC 칩(3)은, 그 회로 형성면이 모니터 전극(12a, 12b)에 대면하도록, 플립 칩 본딩에 의해 제2 오목부(1b)의 저면에 고착된다.

그 결과, IC 칩(3)의 회로 형성면, 특히 IC 칩(3) 내의 발진 회로 등의 고주파 회로 부분과 모니터 전극(12a, 12b)과의 사이에, 도 2에 나타낸 바와 같이, 부유 용량 C01이 생긴다. 이 경우, 부유 용량 C01의 값은, 모니터 전극(12a, 12b)에 대한 실장 전극(5)으로부터의 연출로(延出路) 즉 도전 패턴(12c, 12d)에 의한 기여와 실장 전극(9a, 9b)의 면적에 의한 기여(contribution)가 부가된 값으로 된다. 전극의 면적에 비해 도전 패턴(12c, 12d)의 면적이 충분히 작다고 하면, 모니터 전극(12a, 12b) 및 실장 전극(9a, 9b)의 합계 면적에 기인한 부유 용량 CO1이 발생하게 된다.

또한, 용기 본체(1)의 제2 오목부(1b)의 저면에는, 수정 단자(8a, 8b)가 접합되는 실장 전극(9a, 9b) 이외에도 복수 개의 실장 단자(9)가 형성되어 있고, 각 모니터 전극(12a, 12b)은, 제2 오목부(1b)의 저면에 있어서, 각각, 이들의 실장 전극(9) 중 3개에 둘러싸여 있다. 실장 전극(9a, 9b) 이외의 이들의 실장 전극(9)도 IC 칩(3) 내의 회로에 대하여 전기적으로 접속하고 있으므로, 부유 용량 C01에는, 또한 모니터 전극(12a, 12b)과 이들의 실장 전극(9)과의 사이에 생기는 부유 용량의 기여분도 가산(加算)되게 된다. 또한, 모니터 전극(12a, 12b)의 상호 간에서도 부유 용량 C02이 생긴다.

따라서, 도 2에 나타낸 바와 같이, 부유 용량 C01, C02에 의하여, 수정 진동자(즉 수정 편(2))와 IC 칩(3) 내의 발진 회로로 이루어지는 본래의 발진 폐루프와는 별개로, 수정 진동자를 경유하지 않는 폐루프가 형성되게 된다. 도 2에서는, 그와 같은 부가적인 폐루프가 파선으로 나타나 있다. 그 결과, 부가적인 폐루프를 통과하지만 수정 진동자를 통과하지 않는 고주파 전류 i'가 생기고, 이 전류 i'가 본래의 발진 폐루프 내의 발진 전류 i 중에 혼재하여 IC 칩(3)의 출력 단자 fout로부터 출력되게 된다. 이와 같이 출력되는 고주파 신호는, 잡음을 포함하기 쉬워진다. 이와 같이, 부유 용량 C01, C02을 수반하는 모니터 전극(12a, 12b)은, 수정 발진기의 동작 특성, 예를 들면, 위상 잡음 특성을 악화시키는 요인이 될 수 있다.

제2 오목부(1b)의 저면에 있어서, 모니터 전극(12a, 12b)은 실장 전극(9a, 9b)과는 별개로 IC 칩(3)의 배치 영역 내에 설치되므로, IC 칩(3)의 크기에 따라서는 모니터 전극(12a, 12b)의 크기가 제약을 받는다. 표면 실장용의 수정 발진기의 소형이 진행될수록 IC 칩(3) 사이즈도 작아지므로, 모니터 전극(12a, 12b)의 면적도 작게 할 필요가 있다. 예를 들면, 수정 발진기의 평면 외형 치수로서는, 이미 정해진 규격 사이즈로서 2.5×2.0mm나 2.0×1.6mm이 있으며, 이들의 경우에는 용기 본체의 오목부의 저면의 내법 치수는, 각각, 1.85×1.45mm나 1.45×1.20mm정도가 된다. 이와 같이 수정 발진기의 사이즈가 작아지면, 모니터 전극(12a, 12b)의 면적도 작게 되어, 모니터 전극(12a, 12b)에 대하여 프로브를 접촉 또는 맞닿게 하는 것이 어려워진다.

특허 문헌 1: 일본공개특허 제2000-49560호 공보

본 발명의 목적은, 잡음의 발생을 억제할 수 있어 양호한 위상 잡음 특성을 가지고, 또한 모니터 전극의 면적을 크게 해 모니터 전극에 프로브를 확실하게 접촉시키는 것이 가능하도록 한 표면 실장용의 수정 발진기를 제공하는 것에 있다.

본 발명의 목적은, 한 쪽의 주면에 제1 오목부를 가지고 다른 쪽의 주면에 제2 오목부를 가지는 용기 본체와, 제1 오목부 내에 수용되어 밀폐 밀봉된 수정 편과, 이 수정 편을 사용하는 발진 회로를 적어도 포함하는 전자 회로가 집적화되어 제2 오목부에 플립 칩 본딩에 의해 고착되는 것에 의해 제2 오목부 내에 수용된 IC 칩을 구비하고, IC 칩은, 전자 회로에 접속되는 복수 개의 IC 단자를 구비하고, IC 단자 수정 편과의 전기적 접속에 사용되는 한쌍의 수정 단자를 포함하고, 제2 오목부의 저면에는, IC 단자에 대응하여, IC 단자가 플립 칩 본딩으로 각각 접속되는 복수 개의 실장 전극이 형성되어, 복수 개의 실장 전극 중 한쌍의 수정 단자에 대응하는 한쌍의 실장 전극은, 수정 편에 전기적으로 접속하는 동시에, 수정 단자에 대응하지 않는 다른 실장 전극보다 큰 면적을 가지는 한쌍의 겸용 전극으로서 형성되어 있는, 표면 실장용의 수정 발진기에 의해 달성된다. 본 발명의 수정 발진기에 있어서, 겸용 전극은, 예를 들면, 수정 편의 진동 특성을 검사하기 위한 모니터 전극으로서도 사용하도록 구성되어 있다.

이 구성에서는, 실장 전극 중 IC 단자 중의 한쌍의 수정 단자가 접합되는 실장 전극에 대하여는 그 면적을 크게 하여 겸용 전극으로서 두고, 이 겸용 전극은, 모니터 전극으로서도 사용할 수 있으므로, 실장 전극과는 별개로 모니터 전극을 형성할 필요가 없어진다. 따라서, 플립 칩 본딩에 의해 IC 칩을 제2 오목부의 저면에 고착시켰을 때, IC 칩의 회로 형성면과 모니터 전극과의 대향 면적을 종래보다 대략, 실장 전극에 상당하는 면적 정도 작게 할 수 있다. 또 겸용 전극은, 기본적으로는 인접하는 실장 전극과의 사이에서만 부유 용량이 생기므로 종래의 수정 발진기와 같이 IC 칩의 배치 영역 내에 단독의 모니터 전극을 설치한 경우와 비교하여, 부유 용량이 발생할 수 있는 개소의 수를 적게 할 수 있다. 따라서, 본 발명의 표면 실장형의 수정 발진기에서는, 발진 출력에 있어서의 잡음 성분의 혼입을 억제할 수 있고, 양호한 위상 잡음 특성을 얻을 수 있다.

이 구성에서는, 겸용 전극은 그 면적이 크기 때문에, 이 겸용 전극에 대하여 프로브를 확실하게 접촉시킬 수 있다. 예를 들면, 프로브의 위치가 겸용 전극의 중심으로부터 외측에 어긋나 있었다고 해도, 프로브를 맞닿게 하여 확실한 전기적 접촉을 확립할 수 있다.

본 발명에 있어서, 겸용 전극은, 예를 들면, 제2 오목부의 저면에 있어서의 IC 칩의 배치 영역 내로부터 이 배치 영역 밖으로 향해 돌출되어 형성된다. 이와 같은 구성에 의하면, IC 칩의 배치 영역 밖으로 돌출하는 분만큼, 겸용 전극이 IC 칩의 중앙 영역으로부터 이격되므로, 겸용 전극과 IC 칩의 회로 형성면과의 사이의 부유 용량이 작아지게 된다. 이 경우, IC 칩의 배치 영역의 각부에 대응하여 겸용 전극을 배치하는 것이 바람직한 IC 칩의 배치 영역의 각부에 대응하여 겸용 전극을 배치함으로써, 폭 방향 및 길이 방향 중 적어도 한쪽에 있어서 IC 칩의 배치 영역 내로부터 배치 영역 밖으로 겸용 전극이 돌출하므로, 겸용 전극의 전극 면적을 또한 크게 할 수 있다. 이 때, 제2 오목부의 저면에 있어서 겸용 전극을 한쌍의 대각 부에 형성하면, 겸용 전극의 상호 간의 거리가 최대가 되어, 겸용 전극 사이의 부유 용량을 최소로 할 수 있고, 또한 겸용 전극과 IC 칩의 회로 형성면과의 대향 면적을 적게 하여, IC 칩과의 부유 용량을 작게 할 수 있다.

본 발명에 있어서는, 한쌍의 겸용 전극을, 예를 들면, IC 칩의 배치 영역의 한쌍의 대향하는 변의 각각에 대응하여 설치할 수 있다. 이 구성에 의하면, IC 칩의 배치 영역 내에 있어서 실장 전극의 열에 끼워진 영역에 모니터 전극을 형성하는 경우와 비교하여, 겸용 전극의 상호 간의 거리를 크게 하여 양자 사이의 부유 용량을 작게 할 수 있다. 또한, 본 발명에 있어서는, 한쌍의 대향하는 변에 수직인 방향에 있어서 겸용 전극의 중심 위치가 서로 정면으로 맞서지 않도록 겸용 전극을 배치할 수 있다. 이와 같이 구성하면, 한쌍의 대향하는 변의 사이에서 겸용 전극이 대향하는 영역이 작아지므로, 겸용 전극 사이의 부유 용량을 보다 작게 할 수 있다.

도 1(a)는 종래의 표면 실장용의 수정 발진기의 구성의 일례를 나타낸 단면도이다.

도 1(b)는 도 1(a)에 나타낸 수정 발진기의 저면도이다.

도 2는 표면 실장용의 수정 발진기에 있어서의 부유 용량을 설명하는 모식적인 회로도이다

도 3(a)는 본 발명의 제1 실시형태의 표면 실장용의 수정 발진기의 저면도이다.

도 3(b)는 제1 실시형태의 수정 발진기의 다른 예의 저면도이다.

도 4(a)는 본 발명의 제2 실시형태의 표면 실장용의 수정 발진기의 저면도이다.

도 4(b)는 제2 실시형태의 수정 발진기의 다른 예의 저면도이다.

도 5(a)는 본 발명의 제3 실시형태의 표면 실장용의 수정 발진기의 저면도이다.

도 5(b)는 제3 실시형태의 수정 발진기의 다른 예의 저면도이다.

[제1 실시형태]

본 발명의 제1 실시형태의 표면 실장용의 수정 발진기의 일례를 나타낸 도 3(a)에 있어서, 도 1(a) 및 도 1(b)에서와 같은 구성 요소에는 동일한 참조 부호가 부여되어 있고, 중복되는 설명은 생략 또는 간소화한다.

도 3(a)에 나타낸 표면 실장용의 수정 발진기는, 도 1(a) 및 도 1(b)에 나타낸 것과 마찬가지로, 한 쪽의 주면(主面)에 제1 오목부(1a)가 설치되고 다른 쪽의 주면(主面)에 제2 오목부(1b)가 설치된 용기 본체(1)를 사용하여, 제1 오목부(1a)에는 수정 편(2)(crystal blank)을 수용하여 밀폐 밀봉하고, 제2 오목부(1b)에는 IC 칩(3)을 수용한 것이다. 도 3(a) 및 거기에 연속하여 각 도면에서는 설명을 위하여, 용기 본체(1)의 제2 오목부(1b)에 IC 칩(3)을 수용한 상태에서의 IC 칩(3)의 외형을 파선으로 나타내고, 본래라면 IC 칩(3)에 의해 숨겨져 있어 외측으로부터는 보이지 않는 IC 단자(8)나 실장 전극(9)을 도면에 나타내고, 또한 IC 칩(3)에 의해 부분적으로 숨겨져 있는 후술하는 겸용 전극(dual-purpose electrode)(9x, 9y)도 도면에 나타내고 있다. 도 3(a)에 나타내는 수정 발진기는, 도 1(a) 및 도 1(b)에 나타낸 것과 동일한 것이지만, 모니터 전극 대신에 겸용 전극(9x, 9y)이 설치되는 동시에, IC 칩(3)에 있어서의 수정 단자(8a, 8b)의 배치 위치의 점에서 도 1(a) 및 도 1(b)에 나타낸 것과 상이하다.

IC 칩(3)은, 전술한 것과 마찬가지로, 수정 편(2)을 사용하는 발진 회로 등의 전자 회로를 반도체 기판 상에 집적화 한 것이며, 복수 개의 IC 단자(8)를 구비하고 있다. IC 단자(8)에는, 한쌍의 수정 단자(8a, 8b) 외에, 전원 단자, 출력 단자, 접지 단자 및 AFC 단자가 포함되고, 또한 2개의 기입 단자가 포함되어 있다. 이와 같은 복수 개의 IC 단자(8)는, 평면 형상이 대략 직사각형의 IC 칩(3)의 회로 형성면에 있어서, 양쪽의 길이 변(邊)에 따라 각각 4개씩 배치하고 있다. 특히 한쌍의 수정 단자(8a, 8b)는, IC 칩(3)의 길이 방향의 일단부 양측에 설치되어 있다. 용기 본체(1)의 제2 오목부(1b)의 저면(底面)에는, IC 단자(8)에 대응하여 복수 개의 실장 전극(9)이 형성되어 있다. IC 칩(3)의 수정 단자(8a, 8b)에 대응하는 실장 전극은, 겸용 전극(9x, 9y)으로서 다른 실장 전극(9)보다 면적을 크게 하여 형성되어 있다. 겸용 전극(9x, 9y)은, 대략 직사각형의 형상을 가지고, 수정 단자(8a, 8b)의 형성 위치에 맞추어, 제2 오목부(1b)의 저면의 일단부의 양측이 되는 각우부(角隅部)에 설치되어 있다. 도면에 있어서 파선으로 에워싸인 영역은 IC 칩(3)이 탑재되는 배치 영역을 나타내고 있지만, 겸용 전극(9x, 9y)은, IC 칩(3)의 배치 영역 내로부터 폭 방향(도시 수평 방향) 및 길이 방향(도시 수직 방향)의 모두에 있어서도 배치 영역 밖으로 돌출하여 형성되어 있다. 이와 같은 겸용 전극(9x, 9y)은, 플립 칩 본딩(flip chip bonding)에 의한 수정 단자(8a, 8b)와의 접합에 사용되는 실장 전극으로서의 기능을 구비하는 동시에, 외부로부터 검사 기기의 프로브가 맞닿는 모니터 전극으로서의 기능을 겸비하는 것이다. 따라서, 도 1(b)에 나타낸 수정 발진기에 있어서 실장 전극(9a, 9b)과 모니터 전극(12a, 12b)을 전기적으로 접속하기 위해 설치된 가늘고 긴 도전 패턴(12c, 12d)은, 도 3(a)에 나타낸 수정 발진기에 있어서는 설치되어 있지 않다.

구체적으로 수치로 설명하면, 용기 본체(1)의 평면 외형 사이즈가 2.5×2.0mm이며, 제2 오목부(1b)의 저면의 내법 사이즈가 1.85×1.45mm인 것으로 하여, 겸용 전극(9x, 9y)의 치수는 예를 들면, 0.52×0.51mm이며, 겸용 전극을 제외하는 다른 실장 전극(9)의 치수는 예를 들면, 0.14×0.25mm이다.

이와 같은 수정 발진기를 제조하는 때에는, 먼저, 용기 본체(1)의 제1 오목 부(1a) 내에 수정 편(2)을 밀폐 밀봉한 후, 용기 본체(1)의 제2 오목부(1b)의 저면으로 노출되어 있는 겸용 전극(9x, 9y)에 대하여 검사용 프로브를 접촉시켜, 수정 진동자로서의 수정 편(2)의 진동 특성을 검사한다. 진동 특성의 규격을 만족시키는 것을 우량품으로서 선별하고, 우량품으로 선별된 것에 대하여, 다음에, 범프(10)(도 1(a) 참조)를 사용한 플립 칩 본딩에 의하여, IC 칩(3)의 각 IC 단자(8)(수정 단자(8a, 8b)를 포함함)를 각각에 대응한 실장 전극(9)(겸용 전극(9x, 9y)을 포함함)에 접합시켜, IC 칩(3)을 용기 본체(1)에 고착(固着)시킨다.

이와 같이 이 실시형태에 따르면, 종래는 별개로 배치되어 있었던 실장 전극(9a, 9b)과 모니터 전극(12a, 12b)을 일체화하여 겸용 전극(9x, 9y)으로 하고 있다. 따라서, 프로브의 접촉을 위해 필요한 면적이 같다고 하면, 본 실시형태에 있어서의 겸용 전극(9x, 9y)의 면적은, 도 1(a) 및 도 1(b)에 나타낸 종래의 수정 발진기에 있어서의 실장 전극(9a, 9b)과 모니터 전극(12a, 12b)과의 면적의 합과 비교하여, 실장 전극(9a, 9b)의 면적의 상당하는 부분만큼 작게 할 수 있다. 또한, 한쌍의 수정 단자(8a, 8b)는 IC 칩(3)에 있어서의 각부(角部)에 배치되고, 이로써, 겸용 전극(9x, 9y)이나 IC 칩(3)에 있어서의 각부의 위치에 대응하여 배치되므로, IC 칩(3) 내에 있어서 발진 회로 등이 집적화되어 있는 중앙 영역과 겸용 전극(9x, 9y)이 대향하여 배치하는 것을 회피할 수 있다. 또한, 겸용 전극(9x, 9y)은, IC 칩(3)의 폭 방향에 있어서 IC 칩(3)의 배치 영역으로부터 외측을 향해 돌출하여 형성할 수 있으므로, 겸용 전극(9x, 9y)을 예를 들면, 동일한 크기 및 형상으로서 IC 칩(3)의 배치 영역 내에 형성하는 경우와 비교하여, 겸용 전극(9x, 9y)의 상호 간 의 거리를 크게 할 수 있다.

따라서, 본 실시형태의 표면 실장용의 수정 발진기에서는, 제2 오목부(1b)의 저면의 중앙 영역에 설치된 모니터 전극(12a, 12b)을 가지는 도 1(a) 및 도 1(b)에 나타낸 종래의 수정 발진기와 비교하여 IC 칩(3)과 겸용 전극(9x, 9y)과의 사이의 부유 용량 C01(도 2참조)을 작게 할 수 있는 동시에, 겸용 전극(9x, 9y)의 상호 간의 부유 용량 C02도 작게 할 수 있다. 또한, 각 겸용 전극(9x, 9y)에 인접하는 다른 실장 전극(9)은 각각 1개뿐이므로, 부유 용량이 발생할 수 있는 개소의 수를 적게 할 수 있다.

본 실시형태의 수정 발진기에서는, 부유 용량이 작으므로, 수정 편(2)과 IC 칩(3) 내의 발진 회로로 이루어지는 본래의 발진 폐루프와는 별개로 생기는 부가적인 폐루프에 있어서의 고주파 전류 i'를 억제할 수 있다. 그러므로, 이 수정 발진기에서는, 잡음 성분이 적은 발진 출력을 얻을 수 있어, 위상 잡음 특성을 양호하게 할 수 있다. 한쌍의 수정 단자(8a, 8b)가 접합하게 되는 겸용 전극(9x, 9y)은, 용기 본체(1)의 제2 오목부(1b)의 저면에 있어서, 그 일단부의 양측이 되는 각부 위치에서, 겸용 전극(9x, 9y) 이외의 실장 전극(9)보다 크게 형성되므로, 측정기에 접속한 지그의 프로브를 확실하게 이 겸용 전극(9x, 9y)에 접촉시킬 수 있어, 프로브와 겸용 전극(9x, 9y)과의 사이에서 확실한 전기적 접속이 형성되도록 할 수 있다.

도 3(a)에 나타낸 예에서는, 제2 오목부(1b)의 저면의 일단부의 양측에, 수정 단자(8a, 8b)가 접합되는 겸용 전극(9x, 9y)을 설치하였으나, 본 실시형태의 수 정 발진기는 이에 한정되는 것은 아니다. 예를 들면, 도 3(b)에 나타낸 바와 같이, 대략 직사각형의 IC 칩(3)에 있어서의 1개의 대각선의 양단이 되는 위치에 한쌍의 수정 단자(8a, 8b)를 설치하고, 이에 대응하여 제2 오목부(1b)의 저면에 있어서도 그 1개의 대각선의 양단이 되는 각부(角部)에 겸용 전극(9x, 9y)을 설치하도록 해도 된다. 이 경우에는, 겸용 전극(9x, 9y)이 서로 가장 이격되므로, 부유 용량 C02을 감소시키는 효과 및 프로브를 용이하게 맞닿기 쉬워지는 효과가 커진다.

이상의 설명에서는, 용기 본체(1)의 제2 오목부(1b)의 저면에 있어서 겸용 전극(9x, 9y)은, IC 칩(3)의 배치 영역으로부터 그 외측을 향해 돌출되어 형성되는 것으로 하였으나, 본 발명의 구성은 이에 한정되는 것은 아니다. IC 칩(3)의 배치 영역 내에 머물도록 겸용 전극(9x, 9y)을 형성해도, 겸용 전극(9x, 9y)의 면적이 다른 실장 전극(9)보다 크면, 본 발명의 효과를 달성할 수 있다. IC 칩(3)의 배치 영역 내에 머물도록 겸용 전극(9x, 9y)을 형성한 경우에는, IC 칩(3)의 배치 영역의 밖으로 넓어지도록 형성한 경우에 비하여, 겸용 전극(9x, 9y)의 면적을 적게 할 수 있어, 그만큼, IC 칩의 회로 형성면과 겸용 전극 사이의 부유 용량을 작게 할 수 있다. 따라서, 본 발명은, IC 칩(3)의 배치 영역 내에 머물어 겸용 전극(9x, 9y)이 형성되는 경우를 그 기술적 범위로부터 배제하는 것은 아니다. 이것은 이하의 실시형태에서도 마찬가지이다.

[제2 실시형태]

본 발명의 제2 실시형태의 표면 실장용의 수정 발진기의 일례를 나타낸 도 4(a)에 있어서, 도 3(a)에 있어서와 같은 구성 요소에는 동일한 참조 부호가 부여 되어 있고, 중복되는 설명은 생략 또는 간소화한다.

제2 실시형태의 표면 실장용의 수정 발진기는, 제1 실시형태와 마찬가지이지만, IC 칩(3)에 있어서의 수정 단자(8a, 8b)의 배치와 그에 대응하는 겸용 전극(9x, 9y)의 배치의 점에서 제1 실시형태와 상이하다. 제2 실시형태의 수정 발진기에서는, 제1 실시형태의 것과 동일하게, IC 칩(3)에 있어서의 IC 단자(8)의 수는, 수정 단자(8a, 8b)도 포함하여 8개이며, 이와 같은 IC 단자(8)가 4개씩 2열로 배치하고 있다. 그러나, 제1 실시형태와는 달리, 제2 실시형태의 수정 발진기에서는, 수정 단자(8a, 8b)는, IC 단자(8)의 열마다 그 열의 일단으로부터 세어 2번째에 위치하고 있다. 도 4(a)에 나타낸 것에서는, IC 단자(8)의 열의 도시 우측단으로부터 2번째가 각각 수정 단자(8a, 8b)로 되어 있고, 이에 대응하여, 겸용 전극(9x, 9y)이 오목부(1b)의 저면 상에서 마주보도록 형성되어 있다. 겸용 전극(9x, 9y)은, 이들 이외의 실장 전극(9)보다 큰 면적을 가지는 동시에, IC 칩(3)의 폭 방향에 있어서 IC 칩(3)의 배치 영역 내로부터 배치 영역 밖으로 돌출되어 형성되어 있다.

이 경우에 있어서, 겸용 전극(9x, 9y)은, 도 1(a) 및 도 1(b)에 나타낸 종래의 것보다도, IC 칩(3)의 회로 형성면에 대향하는 면적을 작게 할 수 있다. IC 칩(3)의 폭 방향으로 겸용 전극(9x, 9y)이 나란히 배치하고 있는 것에 의하여, 각 겸용 전극(9x, 9y)은, 모두 수정 단자가 접속하지 않는 2개의 실장 전극(9)에 에워싸이게 된다. 따라서, 도 4(a)에 나타낸 것에서는, 각 모니터 전극(12a, 12b)이 모두 4개의 실장 전극(9)에 둘러싸이게 되는 종래의 표면 실장용의 수정 발진기의 경우와 비교하여, 부유 용량이 발생할 수 있는 개소의 수를 적게 할 수 있다. 겸용 전극(9x, 9y)은, IC 칩(3)의 배치 영역의 서로 대향하는 변으로부터 배치 영역 밖으로 향해 돌출되어 형성되므로, 겸용 전극(9x, 9y)의 상호 간의 간격을 크게 하여 이들 사이의 부유 용량을 작게 할 수 있다.

이와 같이 제2 실시형태의 표면 실장용의 수정 발진기는, 제1 실시형태의 경우와 마찬가지로, 출력으로의 잡음 성분의 혼입을 억제할 수 있어, 양호한 위상 잡음 특성을 가진다. 또 겸용 전극(9x, 9y)의 면적을 크게 할 수 있으므로, 겸용 전극(9x, 9y)으로의 프로브의 접촉을 용이하게 행해지도록 된다.

제2 실시형태의 표면 실장용의 수정 발진기는, 도 4(a)에 나타내는 구성의 것에 한정되는 것은 아니고, 수정 단자(8a, 8b)의 위치 즉 겸용 전극(9x, 9y)의 위치를 도 4(a)에 나타낸 것으로부터 변화시킬 수 있다. 도 4(b)에 나타낸 것에서는, 도시 아래쪽의 열에서는 도시된 좌측단으로부터 2번째의 것이 수정 단자(8a)이며, 도시된 위쪽의 열에서는 도시된 좌측단으로부터 3번째 즉 도시된 우측단으로부터 세어 2번째의 것이 수정 단자(8b)이며, 이들에 대응하여, 겸용 전극(9x, 9y)이 제2 오목부(1b)의 저면 상에서 경사 방향으로 배치하고 있다. 이 경우, 대향하는 변에 각각 설치되는 겸용 전극(9x, 9y)이 서로는 대략 정면으로 맞서지 않고, 각각의 중심 사이의 거리가 또한 커지므로, 양자 사이의 부유 용량이 또한 작아진다. 즉, 한쌍의 대향하는 변에 수직인 방향에 있어서 겸용 전극의 중심 위치가 상호 정면으로 맞서지 않도록 즉, 한쌍의 겸용 전극 각각의 중심 위치가, 한쌍의 대향하는 변에 수직인 방향의 일 직선상에 있어서 서로 정면으로 맞서지 않도록 겸용 전극(9x, 9y)을 배치한다. 이 때, 겸용 전극(9x, 9y)의 한 쪽을 제2 오목부(1b)의 저면의 각부에 배치하고, 다른 쪽을 실장 전극(5)의 열에 있어서 일단 측으로부터 2번째 또는 3번째의 것으로 할 수도 있다.

[제3 실시형태]

본 발명의 제3 실시형태의 표면 실장용의 수정 발진기의 일례를 나타낸 도 5(a)에 있어서, 도 3(a)에서와 같은 구성 요소에는 동일한 참조 부호가 부여되어 있고, 중복되는 설명은 생략 또는 간소화한다.

제3 실시형태의 수정 발진기는, 제1 실시형태 및 제2 실시형태의 것과 동일하지만, IC 칩(3)에 있어서의 수정 단자(8a, 8b)의 수 및 배치와 그에 대응하는 겸용 전극(9x, 9y)의 수 및 배치의 점에서, 제1 실시형태 및 제2 실시형태와 상이하다. 구체적으로는, 전술한 각 실시형태에서는, IC 칩(3)은, 한쌍의 수정 단자(8a, 8b)를 포함하여 8개의 IC 단자(8)를 구비하고 있었지만, 이 제3 실시형태에서는, IC 칩(3)에 설치되는 IC 단자(8)는, 한쌍의 수정 단자(8a, 8b), 전원 단자, 출력 단자, 어스 단자 및 AFC 단자의 합계 6개이다. 바꾸어 말하면, IC 칩(3)에는, 온도 보상 데이터를 기록하기 위한 독립된 기입 단자는 설치되어 있지 않다. 이와 같은 IC 칩(3)에 있어서 온도 보정 데이터를 칩 내에 기입할 필요가 있는 경우에는, 예를 들면, 전원 단자, 출력 단자, 어스 단자 및 AFC 단자를 이용하여 기입할 수 있도록 한 것이다. 물론, 제3 실시형태의 표면 실장용의 수정 발진기는, 온도 보상형이 아닌 통상의 표면 실장용의 수정 발진기여도 되고, 그와 같은 경우, 온도 보상 데이터의 기록을 행할 필요는 없다

도 5(a)에 나타낸 것에서는, 용기 본체(1)의 제2 오목부(1b)의 저면에는, IC 칩(3)의 IC 단자(8)가 플립 칩 본딩으로 접속되는 실장 전극(9)이, 1열당 3개씩, 2열이 되어 설치되어 있다. 여기서는, IC 칩(3)의 수정 단자(8a, 8b)에 접합하게 되는 겸용 전극(9x, 9y)은, 제2 오목부(1b)의 저면의 일단부의 양측이 되는 각부에 형성되어 있고, 도 3(a)에 나타낸 것과 마찬가지로, IC 칩(3)의 탑재되는 배치 영역 내로부터 폭 방향 및 길이 방향의 모두에 있어서도 배치 영역 밖으로 돌출되어 형성되어 있다.

이 경우라도, 제1 실시형태의 경우와 마찬가지로, 겸용 전극(9x, 9y)은, 종래의 표면 실장용의 수정 발진기에서의 모니터 전극보다, IC 칩(3)의 회로 형성면과의 대향 면적을 작게 할 수 있다. 또한, 제2 오목부(1b)의 저면의 일단부 양측의 각부에 배치함으로써, IC 칩(3) 내에 있어서 발진 회로 등이 집적화되어 있는 중앙 영역과 겸용 전극(9x, 9y)이 대향하여 배치하는 것을 회피할 수 있고, 또한 겸용 전극(9x, 9y)의 상호 간의 거리를 크게 할 수 있다. 각 겸용 전극(9x, 9y)이 인접하는 실장 전극(9)의 수는 각각 1개이므로, 부유 용량이 발생할 수 있는 개소의 수가 저감하고 있다.

따라서, 제3 실시형태의 수정 발진기에 있어서도, 도 2를 사용하여 설명한 부유 용량 C01, C02을 작게 할 수 있으므로, 본래의 발진 폐루프와는 별개의 부가적인 루프를 흐르는 고주파 전류 i'를 억제할 수 있고, 양호한 위상 잡음 특성을 얻을 수 있다. 또한, 겸용 전극(9x, 9y), 제2 오목부(1b)의 저면의 일단부 양쪽의 각부에 있어서, IC 칩(3)의 배치 영역의 각변으로부터 돌출하여 설치되므로, 다른 실장 전극(9)보다 면적이 커지고, 프로브를 이에 확실하게 접촉 가능하게 된다.

제3 실시형태에 있어서도, 수정 단자(8a, 8b)나 겸용 전극(9x, 9y)의 배치는 전술한 것에 한정되는 것은 아니다. 도 5(b)에 나타낸 것에서는, IC 칩(3)의 배치 영역에 있어서의 각 길이 변의 중앙 부분에 겸용 전극(9x, 9y)을 배치하고 있다. 이와 같이 겸용 전극(9x, 9y)을 배치한 경우라도, 각 겸용 전극(9x, 9y)에 대하여 인접하는 실장 전극(9)이 2개만으로 되어, 부유 용량이 발생할 수 있는 개소의 수를 적게 할 수 있고, 또한 겸용 전극(9x, 9y)의 상호 간의 거리를 크게 할 수 있다. 따라서, 도 5(b)에 나타낸 구성에 의해서도 부유 용량에 의한 잡음을 적게 하여 위상 잡음 특성을 양호하게 할 수 있다.

이 제3 실시형태에 있어서도, 도 3(b)에 나타낸 구성의 경우와 마찬가지로, IC 칩(3)의 배치 영역에 있어서의 한쌍의 대각부에 겸용 전극(9x, 9y)을 각각 설치하도록 해도 된다. 다시 말하자면, 한쌍의 겸용 전극(9x, 9y)은, 이들 중심 위치가, IC 칩(3)의 배치 영역의 쌍을 이루는 변(邊)에 있어서 각각 상이한 위치에 배치되도록 되어 있어도 된다.

본 발명에 의하면, 표면 실장용의 수정 발진기에 있어서, 부유 용량을 작게 할 수 있어 잡음의 발생을 억제할 수 있고, 위상 잡음 특성을 양호하게 할 수 있는 동시에, 프로브가 맞닿게 되는 모니터 전극의 면적을 실질적으로 크게 할 수 있어 프로브가 확실하게 접촉할 수 있게 된다.

Claims

표면 실장용의 수정 발진기로서,

한 쪽의 주면에 제1 오목부를 가지고 다른 쪽의 주면에 제2 오목부를 가지는 용기 본체와,

상기 제1 오목부 내에 수용되어 밀폐 밀봉된 수정 편과,

상기 수정 편을 사용한 발진 회로를 적어도 포함하는 전자 회로가 집적화되고, 상기 제2 오목부에 플립 칩 본딩에 의해 고착되는 것에 의해 상기 제2 오목부 내에 수용된 IC 칩

을 포함하고,

상기 IC 칩은, 상기 전자 회로에 접속하는 복수 개의 IC 단자를 구비하고, 상기 IC 단자는 상기 수정 편과의 전기적 접속에 사용되는 한쌍의 수정 단자를 포함하고,

상기 제2 오목부의 저면(底面)에는, 상기 IC 단자에 대응하여, 상기 IC 단자가 상기 플립 칩 본딩으로 각각 접속되는 복수 개의 실장 전극이 형성되며,

상기 복수 개의 실장 전극 중 상기 한쌍의 수정 단자에 대응하는 한쌍의 실장 전극은, 상기 수정 편에 전기적으로 접속하는 동시에, 상기 수정 단자에 대응하지 않는 다른 실장 전극보다 큰 면적을 가지는 한쌍의 겸용 전극으로서 형성되어 있고,

상기 겸용 전극은, 상기 수정 편의 진동 특성을 검사하기 위한 모니터 전극으로서도 이용되도록 구성되어 있는.

수정 발진기.
삭제
제1항에 있어서,

상기 한쌍의 겸용 전극은, 상기 IC 칩의 배치 영역의 한쌍의 대향하는 변(邊)의 각각에 대응하여 설치되어 있는, 수정 발진기.
제3항에 있어서,

상기 한쌍의 겸용 전극은, 상기 한쌍의 겸용 전극 각각의 중심 위치가, 상기 한쌍의 대향하는 변에 수직인 방향의 일 직선상에 있어서 서로 정면으로 맞서지 않도록 배치되어 있는, 수정 발진기.
제1항에 있어서,

상기 겸용 전극은, 상기 제2 오목부의 저면에 있어서의 상기 IC 칩의 배치 영역 내로부터 상기 배치 영역 밖으로 향해 돌출되어 형성되어 있는, 수정 발진기.
제5항에 있어서,

상기 한쌍의 겸용 전극은, 상기 IC 칩의 배치 영역의 한쌍의 대향하는 변의 각각에 대응하여 설치되어 있는, 수정 발진기.
제6항에 있어서,

상기 한쌍의 겸용 전극은, 상기 한쌍의 겸용 전극 각각의 중심 위치가, 상기 한쌍의 대향하는 변에 수직인 방향의 일 직선상에 있어서 서로 정면으로 맞서지 않도록 배치되어 있는, 수정 발진기.
제5항에 있어서,

상기 한쌍의 겸용 전극은, 상기 IC 칩의 배치 영역의 각부(角部)에 대응하여 배치되어 있는, 수정 발진기.