KR101476391B1 - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- KR101476391B1 KR101476391B1 KR1020147020944A KR20147020944A KR101476391B1 KR 101476391 B1 KR101476391 B1 KR 101476391B1 KR 1020147020944 A KR1020147020944 A KR 1020147020944A KR 20147020944 A KR20147020944 A KR 20147020944A KR 101476391 B1 KR101476391 B1 KR 101476391B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- interposer
- electrodes
- multilayer ceramic
- ceramic capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
인터포저(12)의 절연성 기판(120)에서의 적층 세라믹 콘덴서(11)를 실장하는 한쪽 주면에는 상부면 전극(1211, 1221)이 형성되어 있다. 절연성 기판(120)은 주면에 직교하는 방향에서 봤을 때, 실장되는 적층 세라믹 콘데서(11)와 대략 같은 형상으로 형성되어 있고, 길이방향이 대략 일치하도록 적층 세라믹 콘덴서(11)가 실장되어 있다. 절연성 기판(120)에는 주면에 직교하는 방향에 본 4개의 모서리에, 접속 전극(401-404)을 구비하는 컷아웃부(Cd11, Cd12, Cd13, Cd14)가 형성되어 있다. 이 접속 전극(401-404)에서 한쪽 주면의 상부면 전극(1211, 1221)이 회로 기판(20)에 접속하는 다른 쪽 주면에 형성된 하부면 전극(1212, 1222)에 각각 접속되어 있다.Top surface electrodes 1211 and 1221 are formed on one main surface of the insulating substrate 120 of the interposer 12 on which the multilayer ceramic capacitor 11 is mounted. The insulating substrate 120 is formed in substantially the same shape as the multilayer ceramic capacitor 11 to be mounted when viewed in a direction orthogonal to the main surface, and the multilayer ceramic capacitor 11 is mounted so that the longitudinal directions thereof are substantially coincident with each other. Cutout portions Cd11, Cd12, Cd13, and Cd14 having connection electrodes 401-404 are formed on the four corners of the insulating substrate 120 viewed in a direction orthogonal to the main surface. The upper surface electrodes 1211 and 1221 on one main surface of the connecting electrodes 401 to 404 are connected to the lower surface electrodes 1212 and 1222 formed on the other main surface connected to the circuit board 20, respectively.
Description
본 발명은 적층 세라믹 콘덴서 등의 칩 부품을 회로 기판에 실장할 때 이용하는, 일반적으로 인터포저를 구비한 전자부품에 관한 것이다. BACKGROUND OF THE
현재 칩 부품, 특히 소형 적층 세라믹 콘덴서는 휴대전화 등의 이동체 단말에 많이 이용되고 있다. 적층 세라믹 콘덴서는 콘덴서로서 기능하는 직사각형상의 부품 본체와, 상기 부품 본체의 대향하는 양단에 형성된 외부 전극으로 구성된다. Currently, chip components, particularly small-sized multilayer ceramic capacitors, are widely used in mobile terminals such as cellular phones. The multilayer ceramic capacitor is constituted by a rectangular component body functioning as a capacitor and external electrodes formed on opposite ends of the component body.
종래, 일반적으로는 특허문헌 1에 나타내는 바와 같이, 적층 세라믹 콘덴서는 이동체 단말의 회로 기판의 실장용 랜드에 외부 전극을 직접 올려놓고, 실장용 랜드와 외부 전극을 솔더 등의 접합제로 접합함으로써 회로 기판에 전기적 물리적으로 접속되어 있었다. Conventionally, as generally shown in
그러나 적층 세라믹 콘덴서는 상기 적층 세라믹 콘덴서를 포함하는 전자 회로 내에서 생기는 전압 변화에 의해, 기계적인 뒤틀림이 생기는 경우가 있다. 상기 뒤틀림이 발생하면, 뒤틀림이 회로 기판에 전달되어 회로 기판이 진동한다. 회로 기판이 진동하면, 사람의 귀에 들리는 진동음이 발생하는 경우가 있다. However, in the multilayer ceramic capacitor, mechanical distortion may occur due to a voltage change occurring in the electronic circuit including the multilayer ceramic capacitor. When the twist occurs, the twist is transmitted to the circuit board, causing the circuit board to vibrate. When the circuit board vibrates, a vibration sound heard in a human ear may be generated.
이것을 해결하는 구성으로서, 예를 들어 특허문헌 2, 3에는 실장용 랜드에 직접 적층 세라믹 콘덴서를 실장하지 않는 것이 기재되어 있다. 특허문헌 2, 3에서는 절연성 기판으로 이루어지는 인터포저를 이용하고 있다. 인터포저를 이용할 경우, 적층 세라믹 콘덴서를 인터포저의 상부면 전극에 접합하고, 상기 인터포저의 하부면 전극을 회로 기판의 실장용 전극에 접합하고 있다. 상부면 전극과 하부면 전극은 인터포저를 관통하는 비어 홀에 의해 도통되어 있다. As a structure for solving this problem, for example, Patent Documents 2 and 3 disclose that a multilayer ceramic capacitor is not directly mounted on a mounting land. Patent Documents 2 and 3 use an interposer made of an insulating substrate. When the interposer is used, the multilayer ceramic capacitor is bonded to the upper surface electrode of the interposer, and the lower surface electrode of the interposer is bonded to the mounting electrode of the circuit board. The upper surface electrode and the lower surface electrode are electrically connected by a via hole passing through the interposer.
그러나 상술한 특허문헌 2의 구성에서는, 지지 기판 위에 부품 기판을 포개어 접합재로 접합한 후, 솔더 레지스트를 부품 기판의 측면에만 형성하여, 회로 기판에 실장할 때 솔더가 부품 기판에까지 젖어 올라가는 것을 방지하고 있다. 즉, 실장시의 솔더는 지지 기판의 측면에는 젖어 올라가지만, 부품 기판의 외부 전극에는 부착되지 않으므로 부품 기판이 강하게 구속되지 않는다. 그 결과, 부품 기판이 진동하더라도 그 진동이 지지 기판을 통해 회로 기판 등에 전파되는 것을 억제할 수 있다. 그러나 이 구조에서는 지지 기판에 부품 기판을 접합재로 접합한 후에, 부품 기판의 측면에만 솔더 레지스트를 형성해야 하므로 제조 비용이 들 우려가 있었다. However, in the above-described Patent Document 2, the solder resist is formed only on the side surface of the component substrate after the component substrate is overlaid on the support substrate and bonded together with the bonding material, and the solder is prevented from getting wet to the component substrate when mounted on the circuit substrate have. That is, the solder at the time of mounting is wetted on the side surface of the support substrate, but is not attached to the external electrode of the component substrate, so that the component substrate is not strongly constrained. As a result, even if the component substrate vibrates, it is possible to suppress propagation of the vibration through the support substrate and the like. However, in this structure, since the solder resist must be formed only on the side surface of the component substrate after the component substrate is bonded to the support substrate with the bonding material, the manufacturing cost may be increased.
또한 특허문헌 3의 구성에서는 인터포저에서의 하부면 전극의 배열방향과, 상부면 전극의 배열방향이 교차하는, 즉 적층 세라믹 콘덴서의 외부 전극의 배열방향과 인터포저의 회로 기판에의 실장 전극의 배열방향이 교차한다는 특수한 구조를 이용하고 있다. 따라서, 인터포저가 대형화되는 동시에 인터포저의 전극 형상이 복잡해져 더욱 고비용화될 가능성이 있었다. In the structure of Patent Document 3, the arrangement direction of the lower surface electrodes in the interposer and the arrangement direction of the upper surface electrodes cross each other, that is, the arrangement direction of the external electrodes of the multilayer ceramic capacitor and the arrangement direction of the mounting electrodes A special structure is used in which the direction of arrangement intersects. Therefore, there is a possibility that the size of the interposer is increased and the shape of the electrode of the interposer becomes complicated, resulting in higher cost.
따라서 본 발명의 목적은 구조 설계나 실장이 용이하고, 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 가지며, 진동음의 발생을 보다 효과적으로 억제할 수 있는 전자부품을 실현하는 것에 있다. SUMMARY OF THE INVENTION It is therefore an object of the present invention to realize an electronic component which is easy in structure designing and mounting, has a mounting strength and electrical characteristics equivalent to those of a conventional general mounting structure, and can suppress generation of a vibration sound more effectively.
본 발명은 평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면(主面)에 형성된 제1 상부면 전극, 제2 상부면 전극, 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 구비하는 기판과, 본체의 길이방향 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 제1 외부 전극이 제1 상부면 전극에 실장되고, 제2 외부 전극이 제2 상부면 전극에 실장되는 칩 부품을 구비하는 전자부품에 관한 것이다. 이 전자부품에서 기판은 한쪽 주면과 다른 쪽 주면에 직교하는 단면에 형성되며, 제1 상부면 전극과 제1 하부면 전극을 접속하고, 제2 상부면 전극과 제2 하부면 전극을 접속하는 복수의 접속 전극을 구비한다. 칩 부품의 본체의 길이방향과 직교하는 폭방향의 대략 중앙에서, 제1 상부면 전극과 제1 하부면 전극이 이간되고, 제2 상부면 전극과 제2 하부면 전극이 이간되어 있다. A first upper surface electrode formed on one main surface of the insulating substrate; a second upper surface electrode; a first lower surface electrode formed on the other main surface of the insulating substrate; A first external electrode and a second external electrode are formed so as to face each other in the lengthwise direction of the main body, the first external electrode is mounted on the first upper surface electrode, And an electronic component including a chip component mounted on two upper surface electrodes. In this electronic component, the substrate is formed in a cross section orthogonal to one main surface and the other main surface, and the first top surface electrode and the first bottom surface electrode are connected to each other, and a plurality of Respectively. The first upper surface electrode and the first lower surface electrode are separated from each other and the second upper surface electrode and the second lower surface electrode are separated from each other at substantially the center in the width direction orthogonal to the longitudinal direction of the main body of the chip component.
이 구성에서는 칩 부품과 기판으로 이루어지는 전자부품을 회로 기판에 접합할 때, 솔더 등의 접합 부재(이하, 대표로 솔더를 예로 들어 설명함)를 이용한다. In this configuration, when joining an electronic component composed of a chip component and a substrate to a circuit board, a joining member such as a solder (hereinafter referred to as a representative solder is used as an example) is used.
이러한 솔더에 의한 접합에서는 적어도 회로 기판에 형성된 실장용 랜드에서 기판의 접속 전극에 걸쳐 솔더 필렛이 형성되도록 솔더 접합을 실시한다. 이처럼 필렛을 형성함으로써, 전자부품 실장시의 들뜸을 방지하거나 접합 강도를 확보할 수 있거나, 확실하게 솔더 접합되어 있는 것을 육안으로 확인할 수 있기 때문에 매우 유효하다. 이 때, 공급된 솔더량에 따라서는 솔더가 전자부품에 많이 젖어 올라가는 경우가 있다. 솔더가 절연성 기판을 통해 칩 부품의 단면 중앙부에까지 젖어서 퍼지면, 칩 부품의 양단부를 강하게 구속해, 칩 부품의 진동이 절연성 기판을 통해 회로 기판에 전해지기 쉬워 진동음을 발생시킬 가능성이 있다. 그러나 본원발명의 구성을 이용하면, 솔더가 전자부품에서 젖어 올라가서 칩 부품의 제1, 제2 외부 전극에 도달해도 칩 부품의 바닥면측 모서리부에 가장 부착되고, 예를 들면 상기 모서리부에서 주면에 직교하는 방향으로 연장되는 능선부에 솔더가 퍼져, 솔더가 외부 전극의 중심 부근에 부착되는 것이 규제된다. 이로 인해, 상술한 진동음의 발생을 억제할 수 있다. In the bonding by the solder, solder bonding is performed so that at least the soldering fillet is formed across the connecting electrode of the substrate in the mounting land formed on the circuit board. By forming the fillets in this manner, it is very effective because it is possible to prevent lifting at the time of electronic component mounting, to secure the bonding strength, or to visually confirm that the solder is firmly bonded. At this time, depending on the amount of solder supplied, the solder may be wetted a lot by the electronic component. When the solder spreads to the center portion of the end face of the chip component through the insulating substrate, both ends of the chip component are strongly restrained and vibration of the chip component tends to be transmitted to the circuit board through the insulating substrate. However, by using the constitution of the present invention, even when the solder rises in the electronic component and reaches the first and second external electrodes of the chip component, the solder is most adhered to the bottom side edge of the chip component. For example, The solder spreads in the ridgeline extending in the orthogonal direction so that the solder is prevented from adhering to the vicinity of the center of the external electrode. As a result, the occurrence of the vibration sound described above can be suppressed.
또한 전자부품이 칩 부품에 평판형상의 절연성 기판을 추가하는 것 뿐인 구조이기 때문에 저배화가 가능하며, 종래와 동일한 접합 강도도 얻어진다. 또한 특수한 구조를 필요로 하지 않으므로, 용이한 부품 변경이나 설계 변경이 가능하다. Further, since the electronic component has only a structure in which a flat plate-shaped insulating substrate is added to the chip component, it is possible to carry out a low filling, and the same bonding strength as the conventional one can be obtained. In addition, since no special structure is required, it is possible to easily change the parts or change the design.
또한 본 발명의 전자부품은 다음 구성인 것이 바람직하다. 절연성 기판에는 칩 부품의 제1 외부 전극에 대응하는 위치에, 각각 제1 상부면 전극 및 제1 하부면 전극이 마련되고, 칩 부품의 제2 외부 전극에 대응하는 위치에, 각각 제2 상부면 전극 및 제2 하부면 전극이 마련되어 있다. 복수의 접속 전극은 절연성 기판의 네 모퉁이에 형성되어 있다. The electronic component of the present invention preferably has the following configuration. The insulating substrate is provided with a first upper surface electrode and a first lower surface electrode at positions corresponding to the first external electrode of the chip component, respectively, and at a position corresponding to the second external electrode of the chip component, Electrode and a second lower surface electrode are provided. A plurality of connection electrodes are formed at four corners of the insulating substrate.
이 구성에서는 칩 부품의 양단에 형성된 제1, 제2 외부 전극의 배열방향과, 전자부품의 제1, 제2 상부면 전극 및 제1, 제2 하부면 전극의 배열방향이 대략 같으며, 절연성 기판의 네 모퉁이에 접속 전극이 형성되어 있으므로, 상기 접속 전극은 제1, 제2 외부 전극의 능선부에 가장 가까워진다. 이로 인해 제1, 제2 상부면 전극에 젖어 올라간 솔더는 능선부 부근에 부착된다. In this configuration, the arrangement direction of the first and second external electrodes formed on both ends of the chip component is substantially the same as the arrangement direction of the first and second upper surface electrodes and the first and second lower surface electrodes of the electronic component, Since the connection electrodes are formed at four corners of the substrate, the connection electrodes are closest to the ridge portions of the first and second external electrodes. As a result, the solder wetted to the first and second upper surface electrodes is attached to the vicinity of the ridge portion.
또한 본 발명의 전자부품에서는 절연성 기판의 네 모퉁이에 컷아웃(cutout)부가 형성되어 있고, 상기 컷아웃부의 내벽면에 접속 전극이 형성되어 있는 것이 바람직하다. In the electronic component according to the present invention, it is preferable that a cutout portion is formed at four corners of the insulating substrate, and a connection electrode is formed on the inner wall surface of the cutout portion.
이 구성에서는 접속 전극과 제1, 제2 외부 전극의 능선부의 제1, 제2 상부면 전극측 단부와의 거리가 보다 가까워진다. In this configuration, the distance between the connecting electrode and the first and second upper surface electrode side ends of the ridge portions of the first and second external electrodes becomes closer.
또한 본 발명의 전자부품에서는 절연성 기판에 칩 부품을 탑재했을 때, 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 봤을 때, 컷아웃부의 적어도 일부가 칩 부품의 외형으로 구성되는 영역 내에 존재하는 것이 바람직하다. In the electronic component according to the present invention, it is preferable that at least a part of the cut-out portion exists in a region constituted by the outer shape of the chip component when viewed from a direction orthogonal to one main surface and the other main surface when the chip component is mounted on the insulating substrate Do.
이 구성에서는 컷아웃부의 적어도 일부가 칩 부품의 외형형상의 영역 내에 배치되므로, 컷아웃부에 형성된 접속 전극을 솔더가 젖어 올라가도, 그 솔더가 칩 부품의 외부 전극의 능선부 부근에서 멈춰, 절연성 기판의 상부면 전극 전체, 나아가서는 칩 부품의 길이방향 양단면 전체에 젖어 퍼지는 것을 억제할 수 있다. 또한 접속 전극과 칩 부품의 외부 전극의 능선부가 거의 같은 위치에 있으므로, 직접 칩 부품을 회로 기판에 실장할 때 이용하는 회로 기판상의 랜드를 그대로 이용할 수 있다. In this configuration, at least a part of the cut-out portion is disposed in the region of the external shape of the chip component, so that even when the solder rises up in the connection electrode formed in the cut-out portion, the solder stops near the ridge portion of the external electrode of the chip component, It is possible to suppress spreading of the entire upper surface electrode of the chip component, that is, the entirety of both longitudinal surfaces of the chip component. Since the connecting electrodes and the ridgelines of the external electrodes of the chip component are located at substantially the same position, the land on the circuit board used when mounting the chip component directly on the circuit board can be used as it is.
또한 본 발명의 전자부품에서 컷아웃부는 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 절연성 기판의 중심측으로 볼록한 원호형상으로 형성되어 있는 것이 바람직하다. In the electronic component of the present invention, it is preferable that the cutout portion is formed in a convex circular arc shape toward the center of the insulating substrate in a state of being viewed from a direction perpendicular to one main surface and the other main surface.
이 구성에서는 기판의 외형, 즉 제1, 제2 상부면 전극의 배열방향인 길이방향, 및 길이방향에 직교하는 폭방향에 대하여 컷아웃 길이에 대하여, 절연성 기판의 중심측으로 움푹 들어가는 거리를 보다 길게 할 수 있다. 이로 인해, 접속 전극과 제1, 제2 외부 전극의 능선부의 제1, 제2 상부면 전극측 단부와의 거리가 더욱 가까워진다. In this configuration, the distance that the recess is pushed toward the center of the insulating substrate with respect to the cutout length with respect to the outer shape of the substrate, that is, the longitudinal direction which is the arrangement direction of the first and second upper surface electrodes and the width direction perpendicular to the longitudinal direction can do. As a result, the distance between the connecting electrode and the first and second upper surface electrode side ends of the ridge portions of the first and second external electrodes becomes closer.
또한 본 발명의 전자부품에서 절연성 기판은 칩 부품을 탑재했을 때, 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 칩 부품의 외형보다 작은 외형형상으로 형성되어 있어도 된다. In the electronic component according to the present invention, the insulating substrate may be formed in an outer shape smaller than the outer shape of the chip component when viewed from a direction orthogonal to one major surface and the other major surface when the chip component is mounted.
이 구성에서는 절연성 기판이 칩 부품의 외형의 안쪽으로 들어감으로써 접속 전극을 젖어 올라간 솔더가, 칩 부품의 제1, 제2 외부 전극의 능선부의 바닥면측에 의해 막히므로, 더욱 제1, 제2 외부 전극의 중심 부근에의 솔더의 부착을 억제할 수 있다. 또한 절연성 기판의 주면에 직교하는 방향에서 봤을 때, 제1, 제2 외부 전극의 능선부의 위치가, 전자부품과 회로 기판의 접합 위치가 되기 때문에, 칩 부품 단체(單體)를 직접 회로 기판에 실장하는 실장용 랜드와 대략 같은 형상의 실장용 랜드로 전자부품을 실장할 수 있다. 이로 인해, 평면적으로 대형화되는 일 없이 전자부품을 실장할 수 있다. In this configuration, since the insulating substrate enters the inside of the outer shape of the chip component, the solder wetted by the connection electrode is clogged by the bottom surface side of the ridge portion of the first and second external electrodes of the chip component, The adhesion of the solder to the vicinity of the center of the electrode can be suppressed. Further, since the positions of the ridgelines of the first and second external electrodes are the bonding positions of the electronic component and the circuit board when viewed in a direction orthogonal to the main surface of the insulating substrate, the chip component alone The electronic parts can be mounted on the mounting land having substantially the same shape as the mounting land to be mounted. As a result, the electronic component can be mounted without being enlarged in a plan view.
또한 본 발명의 전자부품에서 절연성 기판은 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단부의 중심에서 기판에 내린 수선이 상기 기판과 교차하는 위치를 포함하는 소정 범위에서, 제1 외부 전극 및 제2 외부 전극에 대하여 직접 대면하고 있어도 된다. In the electronic component according to the present invention, the insulating substrate may have a first outer electrode and a second outer electrode, in a predetermined range including a position at which a waterline falling on the substrate intersects the substrate at the center of the end of the chip component, The electrode and the second external electrode may face each other directly.
이 구성에서는 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단부의 중심에서 기판에 내린 수선이 상기 기판과 교차하는 위치를 포함하는 소정 범위에서, 제1 외부 전극 및 제2 외부 전극에 대하여 절연성 기판이 직접 대면하고 있음으로 인해, 젖어 올라간 솔더가 제1, 제2 외부 전극의 단면의 중심에 도달하는 것을 저지할 수 있다. 즉, 절연성 기판의 상기 소정 범위에 전극 비형성부가 형성되어 있음으로 인해, 젖어 올라간 솔더가 제1, 제2 외부 전극의 단면 중심에 도달하는 것을 저지할 수 있다. In this configuration, the first outer electrode and the second outer electrode are formed on the first outer electrode and the second outer electrode in a predetermined range including a position at which the waterline falling on the substrate intersects the substrate at the center of the end portion where the first outer electrode and the second outer electrode of the chip component are formed It is possible to prevent the wetted solder from reaching the center of the cross section of the first and second external electrodes. That is, since the electrode nonforming portion is formed in the predetermined range of the insulating substrate, it is possible to prevent the wetted solder from reaching the center of the end face of the first and second external electrodes.
또한 본 발명의 전자부품에서는 제1 상부면 전극 및 제2 상부면 전극의 칩 부품을 탑재하는 면에는, 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단부의 중심에서 제1 상부면 전극 및 제2 상부면 전극에 내린 수선이 기판과 교차하는 위치를 포함하는 소정 범위에 레지스트막이 마련되어 있어도 된다. In the electronic component according to the present invention, the first upper surface electrode and the second upper surface electrode are provided on the surface on which the chip component is mounted, at the center of the end where the first external electrode and the second external electrode of the chip component are formed, The resist film may be provided in a predetermined range including a position where a water line drawn to the electrode and the second upper surface electrode crosses the substrate.
이 구성에서는 레지스트막에 의해, 젖어 올라간 솔더가 제1, 제2 외부 전극의 단면의 중심에 도달하는 것을 저지할 수 있다. In this configuration, the resist film can prevent the wetted solder from reaching the center of the cross section of the first and second external electrodes.
또한 본 발명은 평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면에 형성된 제1 상부면 전극, 제2 상부면 전극, 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 구비하는 기판과, 본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 제1 외부 전극이 제1 상부면 전극에 실장되고, 제2 외부 전극이 제2 상부면 전극에 실장되는 칩 부품을 구비하는 전자부품에 관한 것이며, 다음 구성이어도 된다. 이 전자부품에서 기판은 한쪽 주면과 다른쪽 주면에 직교하는 단면에 형성되며, 제1 상부면 전극과 제1 하부면 전극을 접속하고, 제2 상부면 전극과 제2 하부면 전극을 접속하는 복수의 접속 전극을 구비한다. 제1 상부면 전극 및 제2 상부면 전극에는 제1 외부 전극 및 제2 외부 전극의 단면 중심에서 제1 상부면 전극 및 제2 상부면 전극에 내린 수선이 기판과 교차하는 위치를 포함하는 소정 범위가 제1 상부면 전극 및 제2 상부면 전극에 대하여 비접촉이 되는 접촉 규제 수단이 형성되어 있다. According to another aspect of the present invention, there is provided a plasma display panel comprising an insulating substrate having a flat plate shape, a first upper surface electrode formed on one main surface of the insulating substrate, a second upper surface electrode, a first lower surface electrode formed on the other main surface of the insulating substrate, A first external electrode and a second external electrode are formed on opposite sides of a longitudinal direction of the body, respectively, the first external electrode is mounted on the first upper surface electrode, the second external electrode is mounted on the second upper surface electrode, The present invention relates to an electronic component including a chip component mounted on a surface electrode, and may be configured as follows. In this electronic component, the substrate is formed in a cross section orthogonal to one main surface and the other main surface, and the first top surface electrode and the first bottom surface electrode are connected to each other, and a plurality of Respectively. The first upper surface electrode and the second upper surface electrode may be provided with a predetermined range including a position where a water line intersected by the first upper surface electrode and the second upper surface electrode at the cross- Contact regulating means which is not in contact with the first upper surface electrode and the second upper surface electrode is formed.
이 구성에서는 전자부품을 솔더로 회로 기판에 실장할 때, 솔더가 전자부품으로 젖어 올라가 칩 부품의 제1, 제2 외부 전극에 도달해도, 접촉 규제 수단에 의해 솔더가 제1, 제2 외부 전극의 중심 부근에 부착되는 것을 저지할 수 있다. 이로 인해, 상술한 진동음의 발생을 억제할 수 있다. In this configuration, even when the solder is wetted by the electronic component and reaches the first and second external electrodes of the chip component when the electronic component is mounted on the circuit board with the solder, It can be prevented from being attached to the vicinity of the center. As a result, the occurrence of the vibration sound described above can be suppressed.
또한 본 발명의 전자부품에서는 다음 구성인 것이 바람직하다. 절연성 기판에는 칩 부품의 제1 외부 전극에 대응하는 위치에 각각 제1 상부면 전극 및 제1 하부면 전극이 마련되고, 칩 부품의 제2 외부 전극에 대응하는 위치에 각각 제2 상부면 전극 및 제2 하부면 전극이 마련된다. 접촉 규제 수단은 제1 상부면 전극 및 제2 상부면 전극에 마련된 개구영역이다. Further, in the electronic component of the present invention, it is preferable to have the following configuration. A first upper surface electrode and a first lower surface electrode are provided on the insulating substrate at positions corresponding to the first external electrode of the chip component, respectively, and a second upper surface electrode and a second upper surface electrode are provided at positions corresponding to the second external electrode of the chip component, And a second lower surface electrode is provided. The contact restricting means is an opening region provided in the first upper surface electrode and the second upper surface electrode.
이 구성에서는 제1, 제2 외부 전극의 중심에서 제1, 제2 상부면 전극에 각각 내린 수선의 위치(중심 바로 밑 위치)에는 전극이 형성되지 않는다. 이로 인해, 상기 중심 바로 밑 위치에 솔더가 부착하는 것을 저지할 수 있다. In this configuration, no electrode is formed at the position of the waterline (the position just below the center) that falls on the first and second upper surface electrodes at the centers of the first and second external electrodes. As a result, it is possible to prevent the solder from adhering to a position immediately below the center.
또한 본 발명의 전자부품에서는 다음 구성인 것이 바람직하다. 절연성 기판에는 칩 부품의 제1 외부 전극에 대응하는 위치에 각각 제1 상부면 전극 및 제1 하부면 전극이 마련되고, 칩 부품의 제2 외부 전극에 대응하는 위치에 각각 제2 상부면 전극 및 제2 하부면 전극이 마련되어 있다. 접촉 규제 수단은 제1 상부면 전극 및 제2 상부면 전극에 형성된 레지스트막이다. Further, in the electronic component of the present invention, it is preferable to have the following configuration. A first upper surface electrode and a first lower surface electrode are provided on the insulating substrate at positions corresponding to the first external electrode of the chip component, respectively, and a second upper surface electrode and a second upper surface electrode are provided at positions corresponding to the second external electrode of the chip component, And a second lower surface electrode is provided. The contact regulating means is a resist film formed on the first upper surface electrode and the second upper surface electrode.
이 구성에서는 제1, 제2 외부 전극의 중심 바로 밑 위치에서는 제1, 제2 외부 전극과 제1, 제2 상부면 전극 사이에 레지스트막이 배치되어 있다. 이로 인해, 상기 중심 바로 밑 위치에 솔더가 부착하는 것을 저지할 수 있다. In this configuration, the resist film is disposed between the first and second outer electrodes and the first and second upper surface electrodes at positions immediately below the centers of the first and second outer electrodes. As a result, it is possible to prevent the solder from adhering to a position immediately below the center.
또한 본 발명의 전자부품에서 접속 전극은 칩 부품의 본체의 길이방향과 직교하는 폭방향의 대략 중앙에 형성되어 있어도 된다. In the electronic component according to the present invention, the connection electrode may be formed substantially at the center in the width direction orthogonal to the longitudinal direction of the body of the chip component.
또한 본 발명의 전자부품에서 접속 전극은 절연성 기판의 단면부에 형성된 컷아웃부의 내벽면에 형성되어 있는 것이 바람직하다. In the electronic component according to the present invention, it is preferable that the connection electrode is formed on the inner wall surface of the cutout portion formed in the end face portion of the insulating substrate.
또한 본 발명의 전자부품에서 컷아웃부는 한쪽 주면 및 다른 쪽 주면에 직교하는 방향에서 본 상태에서, 절연성 기판의 중심측으로 볼록한 원호형상으로 형성되어 있는 것이 바람직하다. In the electronic component of the present invention, it is preferable that the cutout portion is formed in a convex circular arc shape toward the center of the insulating substrate in a state of being viewed from a direction perpendicular to one main surface and the other main surface.
이 구성에서는 절연성 기판의 외형, 즉 제1, 제2 상부면 전극의 배열방향인 길이방향, 및 길이방향에 직교하는 폭방향에 대하여 컷아웃 길이에 대하여, 절연성 기판의 중심측으로 움푹 들어가는 거리를 보다 길게 할 수 있다. In this configuration, a distance depressed toward the center of the insulating substrate is set to be longer than the cutout length with respect to the outer shape of the insulating substrate, that is, the longitudinal direction as the arrangement direction of the first and second upper surface electrodes and the width direction orthogonal to the longitudinal direction It can be long.
또한 본 발명은 평판형상의 절연성 기판, 상기 절연성 기판의 한쪽 주면에 형성된 제1 상부면 전극, 제2 상부면 전극, 절연성 기판의 다른 쪽 주면에 형성된 제1 하부면 전극, 제2 하부면 전극을 구비하는 기판과, 본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되며, 제1 외부 전극이 제1 상부면 전극에 실장되고, 제2 외부 전극이 제2 상부면 전극에 실장되는 칩 부품을 구비하는 전자부품에 관한 것이며, 다음 구성이어도 된다. 이 전자부품에서 접속 전극은 절연성 기판의 단면에서 움푹 들어가는 형상으로 형성된 컷아웃부를 형성하는 내벽면에 형성되어 있다. 컷아웃부의 제1 상부면 전극측 및 제2 상부면 전극측에는 절연성 기판을 평면시(平面視)하여 컷아웃부를 덮는 규제부가 형성되어 있다. According to another aspect of the present invention, there is provided a plasma display panel comprising an insulating substrate having a flat plate shape, a first upper surface electrode formed on one main surface of the insulating substrate, a second upper surface electrode, a first lower surface electrode formed on the other main surface of the insulating substrate, A first external electrode and a second external electrode are formed on opposite sides of a longitudinal direction of the body, respectively, the first external electrode is mounted on the first upper surface electrode, the second external electrode is mounted on the second upper surface electrode, The present invention relates to an electronic component including a chip component mounted on a surface electrode, and may be configured as follows. In this electronic component, the connection electrode is formed on an inner wall surface forming a cutout portion formed in a depressed shape at an end face of the insulating substrate. On the first upper surface electrode side and the second upper surface electrode side of the cut-out portion, a regulating portion covering the cut-out portion in plan view (in plan view) is formed.
이 구성에서는 규제부에 의해 회로 기판으로부터 절연성 기판의 접속 전극을 따라서 젖어 올라가는 접합 부재가 규제부에 의해 막혀 제1, 제2 상부면 전극에 도달하지 않는다. 이로 인해 칩 부품의 제1, 제2 외부 전극에 접합 부재가 불필요하게 부착하는 것을 방지할 수 있다. In this configuration, the bonding member, which is wetted along the connection electrode of the insulating substrate from the circuit board by the restriction portion, is blocked by the restriction portion and does not reach the first and second upper surface electrodes. Thus, it is possible to prevent the bonding member from being unnecessarily attached to the first and second external electrodes of the chip component.
또한 본 발명의 전자부품에서는 칩 부품의 제1 외부 전극 및 제2 외부 전극이 형성되는 단면의 중심을 포함하는 소정 범위에 접합 규제 수단이 형성되어 있어도 된다. In the electronic component according to the present invention, the junction restricting means may be formed in a predetermined range including the center of the cross section where the first external electrode and the second external electrode of the chip component are formed.
이 구성에서는 칩 부품에 대해서도, 솔더가 칩 부품의 단면 중앙에 부착되는 것을 억제하는 구조를 마련하고 있다. 이로 인해, 상술한 절연성 기판에 대한 구조적 특징과 함께, 칩 부품의 단면 중앙에 솔더가 부착되는 것을 보다 확실하게 억제할 수 있다. In this configuration, the chip component is also provided with a structure for suppressing the solder from sticking to the center of the end face of the chip component. This makes it possible to more reliably suppress the attachment of the solder to the center of the end face of the chip component, in addition to the structural features of the above-described insulating substrate.
또한 본 발명의 전자부품에서는 접합 규제 수단이 단면 전면에 걸쳐 있어도 된다. In the electronic component according to the present invention, the junction restricting means may extend over the entire surface of the cross section.
이 구성에서는 예를 들면 제1, 제2 외부 전극이 칩 부품의 바닥면(절연성 기판에 접합되는 쪽의 면)에만 형성되어 있다. 이로 인해, 칩 부품의 단면 중앙에 솔더가 부착되는 것을 더욱 확실하게 억제할 수 있다. In this configuration, for example, the first and second external electrodes are formed only on the bottom surface of the chip component (the surface to be bonded to the insulating substrate). As a result, it is possible to more reliably suppress the attachment of the solder to the center of the end face of the chip component.
또한 본 발명의 전자부품에서는 칩 부품이 적층 세라믹 콘덴서인 것이 바람직하다. In the electronic component of the present invention, it is preferable that the chip component is a multilayer ceramic capacitor.
본 발명에 나타내는 전자부품을 이용하여 적층 세라믹 콘덴서 등의 칩 부품을 회로 기판에 실장하면 진동음의 발생을 억제할 수 있다. 또한 구조가 간소하고 소형화가 가능하여, 회로 기판에의 실장 구조도 용이해진다. 또한 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 확보하는 것도 가능하다. When a chip component such as a multilayer ceramic capacitor is mounted on a circuit board by using the electronic component according to the present invention, generation of a vibration sound can be suppressed. Further, the structure is simple and miniaturization is possible, and the mounting structure on the circuit board is also facilitated. It is also possible to secure the mounting strength and electrical characteristics equivalent to those of the conventional general mounting structure.
도 1은 제1 실시형태에 따른 인터포저(12)를 포함하는 전자부품(10)의 구성을 나타내는 삼면도 및 인터포저(12)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.
도 2는 제1 실시형태에 따른 인터포저(12)의 삼면도이다.
도 3은 제1 실시형태에 따른 전자부품(10)을 회로 기판(20)에 실장한 상태의 삼면도이다.
도 4는 제1 실시형태의 구성 및 종래의 구성에 의한 음압 레벨-주파수 특성을 나타내는 도면이다.
도 5는 제2 실시형태에 따른 인터포저(12A)를 포함하는 전자부품(10A)의 구성을 나타내는 삼면도 및 인터포저(12A)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.
도 6은 제2 실시형태에 따른 전자부품(10A)을 회로 기판(20)에 실장한 상태의 삼면도이다.
도 7은 제3 실시형태에 따른 인터포저(12B)를 포함하는 전자부품(10B)의 구성을 나타내는 삼면도 및 인터포저(12B)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다.
도 8은 제4 실시형태에 따른 인터포저(12C)를 포함하는 전자부품(10C)의 구성을 나타내는 삼면도이다.
도 9는 제5 실시형태에 따른 인터포저(12D)를 포함하는 전자부품(10D)의 구성을 나타내는 삼면도이다.
도 10은 제6 실시형태에 따른 인터포저(12E)를 포함하는 전자부품(10E)의 구성을 나타내는 삼면도이다.
도 11은 제7 실시형태에 따른 인터포저(12F)를 포함하는 전자부품(10F)의 구성을 나타내는 삼면도이다.
도 12는 제8 실시형태에 따른 인터포저(12G)를 포함하는 전자부품(10G)의 구성을 나타내는 삼면도이다.
도 13은 제9 실시형태에 따른 인터포저(12H)를 포함하는 전자부품(10H)의 구성을 나타내는 삼면도이다.
도 14는 제10 실시형태에 따른 인터포저(12K)를 포함하는 전자부품(10K)의 구성을 나타내는 삼면도이다.
도 15는 제11 실시형태에 따른 인터포저(12L)를 포함하는 전자부품(10L)의 구성을 나타내는 삼면도이다.
도 16은 기타 실시형태에 따른 전자부품(10J)을 회로 기판(200)에 실장한 상태를 나타내는 삼면도이다. 1 is a three-sided view showing the configuration of an
2 is a three-sided view of the
Fig. 3 is a three-sided view of the
4 is a diagram showing the sound pressure level-frequency characteristic according to the configuration of the first embodiment and the conventional configuration.
5 is a three-sided view showing the configuration of the
Fig. 6 is a three-sided view of a state in which the
Fig. 7 is a three-sided view showing the configuration of the
Fig. 8 is a three-sided view showing a configuration of the
Fig. 9 is a three-sided view showing a configuration of the
10 is a three-sided view showing a configuration of the
Fig. 11 is a three-sided view showing a configuration of the
Fig. 12 is a three-sided view showing a configuration of the
Fig. 13 is a three-sided view showing the configuration of an
Fig. 14 is a three-sided view showing a configuration of the
15 is a three-sided view showing a configuration of an
16 is a three-sided view showing a state in which an
본 발명의 제1 실시형태에 따른 인터포저를 포함하는 전자부품에 대하여 도면을 참조하여 설명한다. 도 1은 본 실시형태에 따른 인터포저(12)를 포함하는 전자부품(10)의 구성을 나타내는 삼면도 및 인터포저(12)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다. 도 2는 본 실시형태에 따른 인터포저(12)의 삼면도이다. 도 3은 본 실시형태에 따른 전자부품(10)을 회로 기판(20)에 실장한 상태를 나타내는 삼면도이다. 도 1, 도 2, 도 3에 나타내는 삼면도는 각 도면의 (A)가 평면도, 각 도면의 (B)가 길이방향 측면도, 및 각 도면의 (C)가 폭방향 측면도로 기재되어 있다. 여기서, 평면도는 인터포저(12) 혹은 전자부품(10)을 상부면측에서 본 도면이다. 길이방향 측면도는 인터포저(12) 혹은 전자부품(10)을, 인터포저(12)의 중간 접속용 전극(이하, "IP 전극"이라고 칭함)(121, 122)이 배열되는 방향에 직교하고, 인터포저(12)의 주면(적층 세라믹 콘덴서(11)의 실장면)에 평행한 방향에서 본 도면이다. 또한 폭방향 측면도는 인터포저(12) 혹은 전자부품(10)을, 인터포저(12)의 IP 전극(121, 122)이 배열되는 방향에 평행하고, 인터포저(12)의 주면(적층 세라믹 콘덴서(11)의 실장면)에 평행한 방향에서 본 도면이다. 각 도면에서는 해칭이 되어 있지만, 이들은 각 부위를 용이하게 식별하기 위한 것이지, 단면도를 나타내는 것은 아니다. 한편, 이하의 각 도면에서도 마찬가지로 기재되어 있으며, 단면도일 경우에는 그때마다 단면도인 것을 나타낸다. An electronic part including an interposer according to a first embodiment of the present invention will be described with reference to the drawings. Fig. 1 is a three-sided view showing the configuration of an
적층 세라믹 콘덴서(11)는 본 발명의 "칩 부품"에 상당하며, 부품 본체(110)를 구비한다. 부품 본체(110)는 유전체층과 내층 전극층을 소정수 적층하여 소성함으로써 형성된다. 적층 세라믹 콘덴서(11)는 부품 본체(110)의 길이방향(도 1(A)에 나타내는 도면의 가로방향)의 한쪽 끝에 외부 전극(111)(본 발명의 "제1 외부 전극"에 상당함)이 형성되어 있고, 대향하는 다른 쪽 끝에 외부 전극(112)(본 발명의 "제2 외부 전극"에 상당함)이 형성되어 있다. 상기 외부 전극(111, 112)은 소정의 도전성 페이스트를 소성함으로써 형성되며, 표면에 주석 도금이 실시되어 있다. 이하, 이 외부 전극(111, 112)이 배열되는 방향을 적층 세라믹 콘덴서(11)의 길이방향으로 하고, 상기 길이방향에 직교하고, 또한 적층 세라믹 콘덴서(11)가 실장되는 실장면에 평행한 방향을 적층 세라믹 콘덴서(11)의 폭방향으로 설명한다. The multilayer
외부 전극(111, 112)은 부품 본체(110)의 길이방향의 양단면뿐만 아니라, 상기 길이방향의 양단면에서 폭방향의 양단면 및 천장면 및 바닥면에 걸쳐서 퍼지도록 형성되어 있다. The
이와 같이 형성되는 적층 세라믹 콘덴서(11)는 예를 들면 길이×폭이 3.2mm×1.6mm, 2.0mm×1.25mm, 1.6mm×0.8mm, 1.0mm×0.5mm, 0.6mm×0.3mm 등의 치수로 형성되어 있다. The thus-formed
인터포저(12)는 본 발명의 "기판"에 상당하며, 도 2에 나타내는 바와 같이 절연성 기판(120)을 구비한다. 절연성 기판(120)은 예를 들면 0.5mm정도~1.0mm정도의 두께를 가지며, 절연성 수지로 구성되어 있다. 절연성 기판(120)은 주면에 직교하는 방향에서 봤을 때, 적층 세라믹 콘덴서(11)와 유사한 대략 직사각형상으로 형성되어 있다. 절연성 기판(120)은 주면에 직교하는 방향에서 본 상태에서, 4개의 모서리부가 주면의 중앙측에 움푹 들어가는 형상으로 형성된 컷아웃부(Cd11, Cd12, Cd13, Cd14)를 가진다. 이 때, 컷아웃부(Cd11, Cd12, Cd13, Cd14)는 주면에 직교하는 방향에서 본 상태에서, 직사각형상의 절연성 기판(120)의 각 모서리를 중심으로 해서, 소정의 반경(R)으로 컷아웃되는 형상으로 형성되어 있다. 이러한 컷아웃부(Cd11, Cd12, Cd13, Cd14)는 복수의 절연성 기판(120)을 배열한 베이스 기판으로부터 개별 절연성 기판(120)을 분할할 때, 인접하는 4개의 절연성 기판(120)이 접하는 점에 원통형 스루홀을 형성해 두고, 상기 스루홀 형성부를 통과하도록 절단하여 분할함으로써 용이하게 형성할 수 있다. The
절연성 기판(120)은 평면시한 길이 및 폭이, 실장하는 적층 세라믹 콘덴서(11)의 길이 및 폭에 비해 약간 커지도록 형성되어 있다. 즉, 도 1(D)에 나타내는 바와 같이, 적층 세라믹 콘덴서(11)의 길이를 Lci로 하고, 절연성 기판(120)(인터포저(12))의 길이를 Li로 했을 경우에 Li≒Lci이면서 Li＞Lci로 한다. 마찬가지로, 적층 세라믹 콘덴서(11)의 폭을 Wci로 하고, 절연성 기판(120)(인터포저(12))의 폭을 Wi로 했을 경우에 Wi≒Wci이면서 Wi＞Wci로 한다. The insulating
이 때, 컷아웃부(Cd11, Cd12, Cd13, Cd14)를 규정하는 곡면의 중앙부가, 실장된 적층 세라믹 콘덴서(11)의 외형 범위 내에 들어가도록 형성되어 있다. At this time, the central portion of the curved surface defining the cutout portions Cd11, Cd12, Cd13, and Cd14 is formed so as to be within the outer shape range of the mounted multilayer
절연성 기판(120)의 적층 세라믹 콘덴서(11)가 실장되는 쪽이 되는 한쪽 주면에는 상부면 전극(1211, 1221)이 형성되어 있다. 상부면 전극(1211, 1221)은 서로 이간되어 형성되어 있다. 상부면 전극(1211)이 본 발명의 "제1 상부면 전극"에 상당하고, 상부면 전극(1221)이 본 발명의 "제2 상부면 전극"에 상당한다.
상부면 전극(1211)은 한쪽 주면의 길이방향의 한쪽 끝의 영역에 형성되어 있다. 이 때, 상부면 전극(1211)은 인터포저(12)(절연성 기판(120))의 한쪽 주면상에, 서로의 길이방향이 대략 일치하도록 적층 세라믹 콘덴서(11)를 실장했을 때, 적층 세라믹 콘덴서(11)의 외부 전극(111)의 바닥면이 접하는 영역을 포함하도록, 길이방향에 대한 전극의 형성 치수가 설정되어 있다. 또한 상부면 전극(1211)은 폭방향으로는 전체 폭에 걸쳐 형성되어 있다. The
상부면 전극(1221)은 한쪽 주면의 길이방향의 다른 쪽 끝의 영역에 형성되어 있다. 이 때, 상부면 전극(1221)은 인터포저(12)(절연성 기판(120))의 한쪽 주면상에, 서로의 길이방향이 대략 일치하도록 적층 세라믹 콘덴서(11)를 실장했을 때, 적층 세라믹 콘덴서(11)의 외부 전극(112)의 바닥면이 접하는 영역을 포함하도록, 길이방향에 대한 전극의 형성 치수가 설정되어 있다. 또한 상부면 전극(1221)은 폭방향으로는 전체 폭에 걸쳐 형성되어 있다. The
절연성 기판(120)의 적층 세라믹 콘덴서(11)가 실장되는 쪽과 반대쪽이 되는 다른 쪽 주면에는 하부면 전극(1212, 1222)이 형성되어 있다. 하부면 전극(1212, 1222)은 서로 이간되어 형성되어 있다. 하부면 전극(1212)이 본 발명의 "제1 하부면 전극"에 상당하고, 하부면 전극(1222)이 본 발명의 "제2 하부면 전극"에 상당한다.
하부면 전극(1212)은 절연성 기판(120)의 다른 쪽 주면의 길이방향의 한쪽 끝의 영역에, 상부면 전극(1211)과 대략 대향하는 형상으로 형성되어 있다. 하부면 전극(1222)은 절연성 기판(120)의 다른 쪽 주면의 길이방향의 다른 쪽 끝의 영역에, 상부면 전극(1221)과 대략 대향하는 형상으로 형성되어 있다. 이 때, 하부면 전극(1212, 1222)은 실장되는 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)과, 주면에 직교하는 방향에서 봤을 때, 겹치는 위치에 전극이 존재하도록 형성되어 있으면 보다 바람직하다. The
절연성 기판(120)의 길이방향의 한쪽 끝에 형성된 상부면 전극(1211)과 하부면 전극(1212)은 컷아웃부(Cd11, Cd12)의 벽면에 형성된 접속 전극(401, 402)에 의해 각각 접속되어 있다. 이들 상부면 전극(1211), 하부면 전극(1212) 및 컷아웃부(Cd11)의 접속 전극(401), 컷아웃부(Cd12)의 접속 전극(402)에 의해 상술한 IP 전극(121)이 형성된다. The
절연성 기판(120)의 길이방향의 다른 쪽 끝에 형성된 상부면 전극(1221)과 하부면 전극(1222)은 컷아웃부(Cd13, Cd14)의 벽면에 형성된 접속 전극(403, 403)에 의해 각각 접속되어 있다. 이들 상부면 전극(1221), 하부면 전극(1222) 및 컷아웃부(Cd13)의 접속 전극(403), 컷아웃부(Cd14)의 접속 전극(404)에 의해 상술한 IP 전극(122)이 형성된다. The
이러한 인터포저(12)에 적층 세라믹 콘덴서(11)가 실장될 경우, 인터포저(12)의 IP 전극(121)의 상부면 전극(1211)과, 적층 세라믹 콘덴서(11)의 외부 전극(111)을, 외부 전극(111)의 주석 도금의 재용융에 의해 전기적, 기계적으로 접속한다. 또한 인터포저(12)의 IP 전극(122)의 상부면 전극(1221)과, 적층 세라믹 콘덴서(11)의 외부 전극(112)을, 외부 전극(112)의 주석 도금의 재용융에 의해 전기적, 기계적으로 접속한다. 한편, IP 전극(121, 122)에 미리 주석 도금을 실시하고 있다면, 이 IP 전극(121, 122)의 주석 도금도 포함시켜서 접속된다. 이처럼 주석 도금을 이용함으로써 필요 최소한의 양으로 접합할 수 있으며, 칩 부품의 외부 전극의 중심 부근을 가능한 한 구속하지 않도록 할 수 있다. 이로 인해, 전자부품(10)이 형성된다. 한편, 적층 세라믹 콘덴서(11)와 인터포저(12)의 접합은 외부 전극(111, 112)의 주석 도금이나 인터포저(12)의 주석 도금을 이용하지 않고, 대략 동일 양의 솔더로 실시해도 된다. When the multilayer
전자부품(10)은 도 3에 나타내는 바와 같이 회로 기판(20)에 실장된다. 이 때, 회로 기판(20)의 실장용 랜드(201)에 인터포저(12)의 IP 전극(121)의 하부면 전극(1212)이 접속하고, 실장용 랜드(202)에 인터포저(12)의 IP 전극(122)의 하부면 전극(1222)이 접속하도록 실장된다. 인터포저(12)의 IP 전극(121, 122)과 회로 기판(20)의 실장용 랜드(201, 202)의 접속에는 솔더(300)를 이용한다. The
이러한 솔더(300)에 의한 접합에서는, 적어도 회로 기판(20)의 실장용 랜드(201, 201)로부터 인터포저(12)의 접속 전극(401-404)에 걸쳐서 솔더 필렛이 형성되도록 솔더 접합을 실시한다. 이와 같이 필렛을 형성함으로써, 전자부품(10)의 실장시의 들뜸을 방지하거나, 접합 강도를 확보할 수 있거나, 확실하게 솔더 접합되어 있는 것을 육안으로 확인할 수 있기 때문에 매우 유효하다. In the bonding by the
한편, 젖음성을 가지며 도전성을 가지는 접합제이면, 솔더(300) 이외의 재료를 이용해도 된다. On the other hand, a material other than the
이러한 솔더(300)에 의한 접합을 실시하면, 공급되는 솔더량이 많았을 경우, IP 전극(121, 122)의 접속 전극(401-404)에서 솔더 필렛을 형성하는 이상으로, 접속 전극(401-404)을 통해 인터포저(12)의 상부면측까지 솔더(300)가 올라오는 경우가 있다. Unlike the case of forming the solder fillets at the connection electrodes 401-404 of the
그러나 본 실시형태의 구성에서는 인터포저(12)의 네 모퉁이에만 접속 전극(401-404)을 형성하고, 상기 접속 전극(401-404)이 형성되는 컷아웃부(Cd11, Cd12, Cd13, Cd14)가, 주면에 직교하는 방향에서 본 적층 세라믹 콘덴서(11)의 네 모서리, 즉 외부 전극(111, 112)에 있어서의 주면에 직교하는 방향으로 연장되는 네 능선의 위치와 일치한다. 이 구성에 의해, 솔더(300)는 도 3에 나타내는 바와 같이, 상기 4개의 모서리부 부근의 컷아웃부(Cd11, Cd12, Cd13, Cd14)에 대응하는 외부 전극(111, 112)의 네 능선의 각 하단에서 네 능선을 따르도록 부착된다. 이로 인해, 외부 전극(111, 112)의 단면 중앙 부근에는 솔더(300)가 부착되지 않아, 상술한 바와 같은 적층 세라믹 콘덴서(11)의 뒤틀림에 의한 진동음의 발생을 효과적으로 억제할 수 있다. However, in the configuration of this embodiment, the connection electrodes 401-404 are formed only at the four corners of the
도 4는 본 실시형태의 구성 및 종래의 구성에 의한 음압 레벨-주파수 특성을 나타내는 도면이다. 도 4에서의 종래의 구성이란, 인터포저를 이용하지 않고 적층 세라믹 콘덴서를 회로 기판에 직접 실장하는 구성(양태 T0)과, 인터포저를 이용하면서 외부 전극의 단면 중심을 주로 해서 단면 전체에서 솔더 접합한 구성(양태 I0)이다. 도 4에 나타내는 바와 같이, 본 실시형태의 구성을 이용함으로써, 종래의 양태 T0에 비해 진동음의 음압 레벨을 넓은 주파수 대역에서 대폭으로 억제할 수 있다. 마찬가지로, 종래의 양태 I0에 비해서도 효과적으로 진동음의 음압 레벨을 억제할 수 있다. 4 is a diagram showing the sound pressure level-frequency characteristic of the configuration of the present embodiment and the conventional configuration. The conventional configuration shown in Fig. 4 is a configuration (aspect T0) in which a multilayer ceramic capacitor is directly mounted on a circuit board without using an interposer, and a configuration in which a solder joint (Embodiment I0). As shown in Fig. 4, by using the configuration of the present embodiment, the sound pressure level of the vibration sound can be significantly suppressed in a wide frequency band as compared with the conventional mode T0. Similarly, the sound pressure level of the vibration sound can be suppressed effectively as compared with the conventional mode I0.
또한 본 실시형태와 같이 판두께가 얇은 절연성 기판(120)으로 이루어지는 인터포저(12)를 이용함으로써, 전자부품(10)의 높이가 커지는 것을 억제할 수 있어 저배화가 가능하게 된다. 또한 적층 세라믹 콘덴서(11), 인터포저(12)를 회로 기판(20)에 대하여 주면의 길이방향이 일치하도록 적층하여 실장하는 구조이므로 높은 접합 강도를 실현할 수 있다. 이로 인해, 적층 세라믹 콘덴서(11)를 회로 기판(20)에 직접 실장하는 경우와 대략 동등한 접합 강도를 얻을 수 있다. In addition, by using the
또한 상술한 실시형태에서 실장용 랜드(201, 202)는 적층 세라믹 콘덴서(11)를 직접 실장하는 경우와 같은 사양으로 형상 및 간격이 설정되어 있다. In the above-described embodiment, the mounting
상술과 같이, 본 실시형태의 전자부품(10)은 주면에 직교하는 방향에서 봤을 때, 인터포저(12)의 IP 전극(121, 122)의 위치와 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 위치가 겹치고, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 네 능선과 대략 같은 위치에 접속 전극(401-404)이 존재하므로, 적층 세라믹 콘덴서(11)를 직접 실장하는 경우와 같은 사양의 실장용 랜드(201, 202)로, 그대로 전자부품(10)을 실장할 수 있다. 즉, 회로 기판(20)의 실장 랜드(201, 202)의 설계 변경을 필요로 하지 않는다. 나아가, 회로 기판(20)에 적층 세라믹 콘덴서(11) 단체를 실장하는 경우와 거의 같은 전유 면적으로 전자부품(10)을 실장할 수 있다. 이로 인해, 인터포저(12)를 이용해도 평면적으로 거의 대형화되지 않고, 적층 세라믹 콘덴서(11)를 회로 기판(20)에 접속할 수 있다. As described above, the
다음으로 제2 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 5(A)~도 5(C)는 본 실시형태에 따른 인터포저(12A)를 포함하는 전자부품(10A)의 구성을 나타내는 삼면도이다. 도 5(D)는 인터포저(12A)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다. 도 6은 본 실시형태에 따른 전자부품(10A)을 회로 기판(20)에 실장한 상태에서의 삼면도이다. Next, an electronic component according to a second embodiment will be described with reference to the drawings. 5A to 5C are three views showing the configuration of the
본 실시형태의 인터포저(12A)는 기본적 구성은 제1 실시형태에 나타낸 인터포저(12)와 같지만 길이 및 폭이 다르다. The basic structure of the
도 5(D)에 나타내는 바와 같이 인터포저(12A), 즉 절연성 기판(120A)의 길이(LiA)는 적층 세라믹 콘덴서(11)의 길이(Lci)에 비해 약간 짧다. 즉, LiA≒Lci이면서 LiA＜Lci가 된다. 인터포저(12A), 즉 절연성 기판(120A)의 폭은 적층 세라믹 콘덴서(11)의 폭과 대략 같은 동시에 짧다. 즉, WiA≒Wci이면서 WiA＜Wci가 된다. The length LiA of the
이러한 구성으로, 제1 실시형태와 동일한 회로 기판(20)에 솔더 접합을 하면, 공급되는 솔더량이 많았을 경우, 솔더(300)가 도 6에 나타내는 바와 같이 컷아웃부(Cd11A, Cd12A, Cd13A, Cd14A)(접속 전극(401A, 402A, 403A, 404A))에 대응하는 외부 전극(111, 112)의 네 능선의 각 하단으로부터 네 능선을 따르도록 부착된다. 이로 인해, 외부 전극(111, 112)의 단면의 중앙 부근에는 솔더(300)가 부착되지 않아, 상술한 바와 같은 적층 세라믹 콘덴서(11)의 뒤틀림에 의한 진동음의 발생을 효과적으로 억제할 수 있다. When solder bonding is performed on the
또한 본 실시형태의 구성에서는 회로 기판(20)에 적층 세라믹 콘덴서(11) 단체를 실장하는 경우와 같은 실장용 랜드를 이용할 수 있다. 또한 적층 세라믹 콘덴서(11)를 단체로 실장하는 경우와 같은 면적으로 전자부품(10A)을 실장할 수 있다. 이로 인해, 인터포저(12A)를 이용해도 소형화가 가능하게 된다. In the configuration of the present embodiment, a mounting land similar to the case of mounting the multilayer
다음으로 제3 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 7(A)~도 7(C)는 본 실시형태에 따른 인터포저(12B)를 포함하는 전자부품(10B)의 구성을 나타내는 삼면도이다. 도 7(D)는 인터포저(12B)와 적층 세라믹 콘덴서(11)의 형상 관계를 나타내는 도면이다. Next, electronic components according to the third embodiment will be described with reference to the drawings. 7A to 7C are three views showing the configuration of the
도 7(D)에 나타내는 바와 같이, 본 실시형태의 인터포저(12B)는 제1 실시형태에 나타낸 인터포저(12)에 비해 길이 및 폭이 보다 커지는 구조를 가진다. 구체적으로는, 인터포저(12B)의 길이를 LiB로 하고, 폭을 WiB로 했을 경우에 LiB＞Lci, WiB＞Wci가 된다. As shown in Fig. 7 (D), the
또한 인터포저(12B)에서는 컷아웃부(Cd11B, Cd12B, Cd13B, Cd14B)가, 주면에 직교하는 방향에서 봤을 때 직선형상이 되도록 형성되어 있다. 컷아웃부(Cd11B, Cd12B, Cd13B, Cd14B)는 주면에 직교하는 방향에서 봤을 때, 적층 세라믹 콘덴서(11)의 외형형상의 안쪽에 들어가지 않는 형상으로 형성되어 있다. 이러한 형상이더라도, 컷아웃부(Cd11B, Cd12B, Cd13B, Cd14B)에 형성된 접속 전극(401B, 402B, 403B, 404B)은 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 대하여, 상기 외부 전극(111, 112)의 상기 주면에 직교하는 방향으로 연장되는 네 능선의 인터포저(12B)측 단부에 가장 가까워진다. 이로 인해, 접속 전극(401B, 402B, 403B, 404B)을 통해 솔더가 젖어 올라가서 외부 전극(111, 112)에 부착되어도, 외부 전극(111, 112)의 네 능선 부근에만 부착된다. 따라서 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다. In the
또한 인터포저(12B)의 IP 전극(121B)의 상부면 전극(1211B)은 폭방향을 따라 이간하여 형성된 부분 상부면 전극(1211LB, 1211RB)으로 구성된다. 즉, 인터포저(12B)의 상부면에는 부분 상부면 전극(1211LB, 1211RB) 사이에 끼이는 전극 이간부(500)(본 발명의 "접촉 규제 수단"에 상당함)가 형성되어 있다. 이 부분 상부면 전극(1211LB, 1211RB)들은 외부 전극(111)의 두 능선의 위치를 포함하는 범위에서 전극 형성되어 있다. The
인터포저(12B)의 IP 전극(122B)의 상부면 전극(1221B)은 폭방향을 따라 이간되어 형성된 부분 상부면 전극(1221LB, 1221RB)으로 구성된다. 즉, 인터포저(12B)의 상부면에는 부분 상부면 전극(1221LB, 1221RB) 사이에 끼이는 전극 이간부(500)(본 발명의 "접촉 규제 수단"에 상당함)가 형성되어 있다. 이 부분 상부면 전극(1221LB, 1221RB)들은 외부 전극(112)의 두 능선의 위치를 포함하는 범위에서 전극 형성되어 있다. The
이렇게 구성함으로써, 외부 전극(111, 112)의 단면에서의 폭방향 중앙 부근(전극 이간부(500))에는 상부면 전극이 형성되지 않아, 상기 외부 전극(111, 112)의 단면에서의 폭방향 중앙 부근에의 솔더 부착을 방지할 수 있다. 이로 인해 더욱 확실하게 진동음의 발생을 억제할 수 있다. The upper surface electrode is not formed in the vicinity of the center in the width direction in the cross section of the
한편, 도 7에서는 IP 전극(121B, 122B)의 하부면 전극이 각각 폭방향으로 분리되어 있지 않지만 분리시켜도 된다. In FIG. 7, the lower surface electrodes of the
제4 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 8은 본 실시형태에 따른 인터포저(12C)를 포함하는 전자부품(10C)의 구성을 나타내는 삼면도이다. An electronic component according to a fourth embodiment will be described with reference to the drawings. Fig. 8 is a three-sided view showing a configuration of the
본 실시형태의 인터포저(12C)는 상부면 전극이 인터포저(12C)의 전체 폭에 걸쳐 형성된 것이며, 다른 구성은 제3의 실시형태에 나타낸 인터포저(12B)와 동일하다. The
본 실시형태의 IP 전극(121C)의 상부면 전극(1211C)은 인터포저(12C)의 전체 폭에 걸쳐 형성되어 있다. IP 전극(122C)의 상부면 전극(1221C)도 인터포저(12C)의 전체 폭에 걸쳐 형성되어 있다. The
이러한 구성이어도 상술한 제3실시형태에 나타낸 것과 같이 컷아웃부(Cd11C, Cd12C, Cd13C, Cd14C)에 형성된 접속 전극(401C, 402C, 403C, 404C)은 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 대하여, 상기 외부 전극(111, 112)의 상기 주면에 직교하는 방향으로 연장되는 네 능선의 인터포저(12C)측 단부에 가장 가까워진다. 이로 인해, 접속 전극(401C, 402C, 403C, 404C)을 통해 솔더가 젖어 올라가서 외부 전극(111, 112)에 부착되어도, 외부 전극(111, 112)의 네 능선 부근에만 부착된다. 따라서 제3실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다. The
다음으로 제5 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 9는 본 실시형태에 따른 인터포저(12D)를 포함하는 전자부품(10D)의 구성을 나타내는 삼면도이다. Next, an electronic component according to a fifth embodiment will be described with reference to the drawings. Fig. 9 is a three-sided view showing a configuration of the
본 실시형태의 인터포저(12D)는 상부면 전극(1211D, 1221D)상에 솔더 레지스트막(Re12)이 형성된 것이며, 다른 구성은 제1 실시형태에 나타낸 인터포저(12)와 동일하다. The
솔더 레지스트막(Re12)은 본 발명의 "접촉 규제 수단"에 상당하며, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 폭방향의 중심 위치에서 상부면 전극(1211D, 1221D)에 내리는 수선이 상부면 전극(1211D, 1221D)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 솔더 레지스트막(Re12)은 인터포저(12D)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1211D, 1221D)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 이로 인해, 외부 전극(111, 112)의 폭방향 중앙 부근이, IP 전극(121D, 122D)의 상부면 전극(1211D, 1221D)에 접하지 않는다. The solder resist film Re12 corresponds to the "contact regulating means " of the present invention, and the solder resist film Re12 falls on the
이에 따라, 상술한 바와 같이 솔더가 상부면 전극(1211D, 1221D)에 젖어 올라가도, 솔더 레지스트막(Re12)에 의해 중앙 부근에는 부착되지 않는다. 이로 인해, 보다 확실하게 진동음의 발생을 억제할 수 있다. Accordingly, even when the solder is wetted on the
다음으로 제6 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 10은 본 실시형태에 따른 인터포저(12E)를 포함하는 전자부품(10E)의 구성을 나타내는 삼면도이다. 한편, 도 10에서는 인터포저(12E)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다. Next, an electronic component according to a sixth embodiment will be described with reference to the drawings. 10 is a three-sided view showing the configuration of the
본 실시형태의 인터포저(12E)는 제3 실시형태에 대하여, 컷아웃부(Cd61, Cd62)의 형성 위치가 다른 것이며, 다른 구성은 제3 실시형태에 나타낸 인터포저(12B)와 동일하다. The
인터포저(12E)의 IP 전극(121E)의 상부면 전극(1211E)은 인터포저(12E), 즉 절연성 기판(120E)의 폭방향을 따라 이간되어 배치된 부분 상부면 전극(1211LE, 1211RE)을 구비한다. 즉, 인터포저(12E)의 상부면에는 부분 상부면 전극(1211LE, 1211RE) 사이에 끼인 전극 이간부(501)가 형성되어 있다. 이 전극 이간부(501)에서는 인터포저(12E)의 절연성 기판(120E)의 상부면과, 적층 세라믹 콘덴서(11)의 외부 전극(111)이 직접 대면하고 있다. 부분 상부면 전극(1211LE, 1211RE)은 절연성 기판(120E)의 길이방향의 한쪽 끝 부근에서, 적층 세라믹 콘덴서(11)의 외부 전극(111)이 놓이는 위치보다도 단부측에 형성된 접속 전극에 의해 접속되어 있다. The
컷아웃부(Cd61)는 절연성 기판(120E)의 IP 전극(121E)이 형성되는 쪽의 단면에서, 절연성 기판(120E)의 폭방향 대략 중심 위치에 형성되어 있다. 컷아웃부(Cd61)의 형상은 상술한 제1 실시형태에 나타낸 컷아웃부(Cd11, Cd12, Cd13, Cd14)와 마찬가지로, 주면에 직교하는 방향에서 봤을 때 원호형상이 되는 형상이다. 컷아웃부(Cd61)의 벽면에는 접속 전극(411E)이 형성되어 있으며, 상기 부분 상부면 전극(1211LE, 1211RE)을 접속하는 전극을 통해 부분 상부면 전극(1211LE, 1211RE)에 접속되어 있다. The cutout portion Cd61 is formed at the substantially central position in the width direction of the insulating
인터포저(12E)의 IP 전극(122E)의 상부면 전극(1221E)은 인터포저(12E), 즉 절연성 기판(120E)의 폭방향을 따라 이간되어 배치된 부분 상부면 전극(1221LE, 1221RE)을 구비한다. 즉, 인터포저(12E)의 상부면에는 부분 상부면 전극(1221LE, 1221RE) 사이에 끼인 전극 이간부(501)가 형성되어 있다. 이 전극 이간부(501)에서는 인터포저(12E)의 절연성 기판(120E)의 상부면과, 적층 세라믹 콘덴서(11)의 외부 전극(112)이 직접 대면하고 있다. 부분 상부면 전극(1221LE, 1221RE)은 절연성 기판(120E)의 길이방향의 다른 쪽 끝 부근에서, 적층 세라믹 콘덴서(11)의 외부 전극(112)이 놓이는 위치보다도 단부측에 형성된 접속 전극에 의해 접속되어 있다. The
컷아웃부(Cd62)는 절연성 기판(120E)의 IP 전극(122E)이 형성되는 쪽의 단면에서, 절연성 기판(120E)의 폭방향 대략 중심 위치에 형성되어 있다. 컷아웃부(Cd62)의 형상도 컷아웃부(Cd61)와 마찬가지로, 주면에 직교하는 방향에서 봤을 때 원호형상이 되는 형상이다. 컷아웃부(Cd62)의 벽면에는 접속 전극(412E)이 형성되어 있고, 상기 부분 상부면 전극(1221LE, 1221RE)을 접속하는 전극을 통해 부분 상부면 전극(1221LE, 1221RE)에 접속되어 있다. The cutout portion Cd62 is formed at a substantially central position in the width direction of the insulating
이렇게 구성함으로써, 접속 전극(411E, 412E)을 각각 구비하는 컷아웃부(Cd61, Cd62)를, 인터포저(12E)의 폭방향 중앙에 설치해도, 상술한 각 실시형태에 나타낸 것과 같이 상부면 전극(1211E, 1221E)에 젖어 올라간 솔더가 외부 전극(111, 112)의 네 능선 부근에 부착되고, 폭방향의 중앙 부근에는 부착되지 않는다. 이로 인해, 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있는 동시에, 상술한 각 효과를 발휘할 수 있다. Even if the cutout portions Cd61 and Cd62 each including the
다음으로 제7 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 11은 본 실시형태에 따른 인터포저(12F)를 포함하는 전자부품(10F)의 구성을 나타내는 삼면도이다. 한편, 도 11에서는 인터포저(12F)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다. Next, an electronic component according to a seventh embodiment will be described with reference to the drawings. Fig. 11 is a three-sided view showing a configuration of the
본 실시형태의 인터포저(12F)는 제6 실시형태에 나타낸 인터포저(12E)에 대하여, 상부면 전극(1211F, 1221F)을, 절연성 기판(120F)의 대략 전체 폭에 걸치도록 형성하고, 부분적으로 전극 비형성부(131F, 132F)를 마련한 것이며, 다른 구성은 동일하다. The
전극 비형성부(131F)는 적층 세라믹 콘덴서(11)의 외부 전극(111)의 폭방향의 중심 위치에서 상부면 전극(1211F)에 내리는 수선이 상부면 전극(1211F)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 전극 비형성부(131F)는 인터포저(12F)의 길이방향, 즉 절연성 기판(120F)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1211F)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 바꿔 말하면, 인터포저(12F)의 상부면에서의 외부 전극(111)의 폭방향 중앙 부근에 전극의 개구 패턴이 형성되어 있다. 이로 인해, 외부 전극(111)의 폭방향의 중앙 부근이 IP 전극(121F)의 상부면 전극(1211F)에 접하지 않는다. The electrode
마찬가지로 전극 비형성부(132F)는 적층 세라믹 콘덴서(11)의 외부 전극(112)의 폭방향의 중심 위치에서 상부면 전극(1221F)에 내리는 수선이 상부면 전극(1221F)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 전극 비형성부(132F)는 인터포저(12F)의 길이방향, 즉 절연성 기판(120F)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1221F)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 바꿔 말하면, 인터포저(12F)의 상부면에서의 외부 전극(112)의 폭방향 중앙 부근에 전극의 개구 패턴이 형성되어 있다. 이로 인해, 외부 전극(112)의 폭방향 중앙 부근이 IP 전극(122F)의 상부면 전극(1221F)에 접하지 않는다. Similarly, the
이로 인해, 상술한 바와 같이 솔더가 접속 전극(411F, 412F)을 통해 상부면 전극(1211F, 1221F)에 젖어 올라가도, 전극 비형성부(131F, 132F)에 의해 외부 전극(111, 112)의 중앙 부근에는 부착되지 않는다. 이로 인해, 진동음의 발생을 억제할 수 있다. As a result, even if the solder is wetted by the
다음으로 제8 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 12는 본 실시형태에 따른 인터포저(12G)를 포함하는 전자부품(10G)의 구성을 나타내는 삼면도이다. 한편, 도 12에서는 인터포저(12G)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다. Next, an electronic component according to an eighth embodiment will be described with reference to the drawings. Fig. 12 is a three-sided view showing the configuration of the
본 실시형태의 인터포저(12G)는 제7 실시형태에 나타낸 전극 비형성부(131F, 132F)와 같은 위치에 솔더 레지스트막(Re12G)을 각각 형성한 것이며, 다른 구성은 제7 실시형태와 동일하다. 이 때, 도 12에서는 상기 위치에 상부면 전극을 형성한 것으로 도시되어 있지만, 상기 위치에는 상부면 전극을 형성해도 되고 하지 않아도 된다. 이 솔더 레지스트막(Re12G)이 본 발명의 "접촉 규제 수단"에 상당한다. The
이러한 구성에서는 상술한 바와 같이 솔더가 접속 전극(411G, 412G)을 통해 상부면 전극(1211G, 1221G)에 젖어 올라가도, 솔더 레지스트막(Re12G)에 의해 외부 전극(111, 112)의 중앙 부근에는 부착되지 않는다. 이로 인해 진동음의 발생을 억제할 수 있다. In this structure, even when the solder is wetted by the
다음으로 제9 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 13은 본 실시형태에 따른 인터포저(12H)를 포함하는 전자부품(10H)의 구성을 나타내는 삼면도이다. 한편, 도 13에서는 인터포저(12H)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다. Next, an electronic component according to a ninth embodiment will be described with reference to the drawings. Fig. 13 is a three-sided view showing a configuration of the
본 실시형태의 인터포저(12H)는 제7 실시형태에 나타낸 전극 비형성부(131F, 132F)를 형성하지 않고, 절연성 기판(120H)의 대략 전체 폭에 걸쳐 상부면 전극(1211H, 1221H)이 형성되어 있으며, 상기 상부면 전극(1211H, 1221H)상에 솔더 레지스트막(Re12H)이 형성되어 있다. 다른 구성은 제7의 실시형태와 동일하다. The
솔더 레지스트막(Re12H)은 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 폭방향 중심 위치에서 상부면 전극(1211H, 1221H)에 내리는 수선이 상부면 전극(1211H, 1221H)에 직교하는 위치를 포함하는 소정 폭의 범위에 형성되어 있다. 솔더 레지스트막(Re12H)은 인터포저(12H)의 길이방향에 대해서도, 상기 수선이 상부면 전극(1211H, 1221H)에 직교하는 위치를 포함하는 소정 길이의 범위에 형성되어 있다. 이 솔더 레지스트막(Re12H)이 본 발명의 "접촉 규제 수단"에 상당한다. The solder resist film Re12H is formed such that the water line falling on the
또한 솔더 레지스트막(Re12H)은 상부면 전극(1211H, 1221H)이 컷아웃부(Cd61, Cd62)의 접속 전극(411H, 412H)에 접속하는 영역과, 상부면 전극(1211H, 1221H)이 외부 전극(111, 112)의 상기 네 능선에 접하는 영역을, 절연성 기판(120H)의 주면에 직교하는 방향에서 봤을 때 분할하는 형상으로 형성되어 있다. 예를 들면 도 13(A)에 나타내는 바와 같이, 컷아웃부(Cd61, Cd62)측에 중심을 가지며, 외부 전극(111, 112)의 폭방향 중앙 부근을 통과하여, 소정 폭을 가지는 원호형상으로 형성한다. The solder resist film Re12H has a region where the
이렇게 구성함으로써, 상술한 바와 같이 솔더가 접속 전극(411H, 412H)을 통해 상부면 전극(1211H, 1221H)에 젖어 올라가도, 솔더 레지스트막(Re12H)에 의해 외부 전극(111, 112)에는 전혀 솔더가 부착되지 않는다. 이로 인해, 더욱 확실하게 진동음의 발생을 억제할 수 있다. As described above, even if the solder rises to the
다음으로 제10 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 14는 본 실시형태에 따른 인터포저(12K)를 포함하는 전자부품(10K)의 구성을 나타내는 삼면도이다. 한편, 도 14에서는 인터포저(12K)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다. Next, electronic components according to the tenth embodiment will be described with reference to the drawings. Fig. 14 is a three-sided view showing a configuration of the
본 실시형태의 인터포저(12K)는 제9 실시형태에 나타낸 인터포저(12H)에 대하여, 솔더 레지스트막(Re12K)의 형상이 다른 것이며, 다른 구성은 동일하다. The
솔더 레지스트막(Re12K)은 인터포저(12K)의 길이방향에 대하여, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 폭방향 중심 위치에서 상부면 전극(1211K, 1221K)에 내리는 수선이 상부면 전극(1211K, 1221K)에 직교하는 위치를 포함하면서, 길이방향의 양단까지 도달하는 형상으로 형성되어 있다. 이 솔더 레지스트막(Re12K)이 본 발명의 "규제부"에 상당한다. The solder resist film Re12K is formed such that the repair line descending on the
이 때, 솔더 레지스트막(Re12K)은 접속 전극(411K, 412K)을 구비하는 컷아웃부(Cd61, Cd62)의 상부면 전극(1211K, 1221K)측의 개구단을 덮는 형상으로 형성되어 있다. At this time, the solder resist film Re12K is formed so as to cover the open ends of the cut-out portions Cd61 and Cd62 having the
이러한 구조로 함으로써, 전자부품(10K)을 회로 기판에 실장할 때에 솔더가 컷아웃부(Cd61, Cd62)의 접속 전극(411K, 412K)을 따라 젖어 올라가도, 솔더 레지스트막(Re12K)에 의해 솔더가 인터포저(12K)의 상부면측으로 젖어 오르는 것을 막을 수 있다. 이로 인해, 회로 기판에 실장하기 위한 솔더가, 인터포저(12K)의 상부면측, 즉 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 불필요하게 부착되는 것을 방지할 수 있다. 이 결과, 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다. With such a structure, even when the solder rises along the
다음으로 제11 실시형태에 따른 전자부품에 대하여 도면을 참조하여 설명한다. 도 15는 본 실시형태에 따른 인터포저(12L)를 포함하는 전자부품(10L)의 구성을 나타내는 삼면도이다. 한편, 도 15에서는 인터포저(12L)의 구조를 명확히 나타내기 위해 적층 세라믹 콘덴서(11)의 도시를 간략화하였다. Next, electronic components according to an eleventh embodiment will be described with reference to the drawings. Fig. 15 is a three-sided view showing a configuration of the
본 실시형태의 인터포저(12L)는 제10 실시형태에 나타낸 인터포저(12K)에 대하여, 솔더 레지스트막(Re12L)의 형상이 다른 것이며, 다른 구성은 동일하다. The
솔더 레지스트막(Re12L)은 제10 실시형태의 인터포저(12K)와 마찬가지로, 인터포저(12L)의 접속 전극(411L, 412L)을 구비하는 컷아웃부(Cd61, Cd62)의 상부면 전극(1211L, 1221L)측을 덮는 형상으로 형성되어 있다. 단, 본 실시형태의 솔더 레지스트막(Re12L)은 상기 길이방향의 중앙측 단부가, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)이 상부면 전극(1211L, 1221L)에 접촉하는(실장되는) 위치까지 이르지 않는 형상으로 형성되어 있다. 바꿔 말하면, 솔더 레지스트막(Re12L)은 컷아웃부(Cd61, Cd62)를 덮는 것을 최소한으로 하여 가능한 한 작은 형상으로 형성되어 있다. 이 솔더 레지스트막(Re12L)이 본 발명의 "규제부"에 상당한다. Like the
이러한 구조의 솔더 레지스트막(Re12L)을 형성하면, 상술한 제10 실시형태에 나타낸 인터포저(12K)와 마찬가지로, 본 실시형태의 인터포저(12L)에서도 회로 기판에 실장하기 위한 솔더가, 인터포저(12L)의 상부면측, 즉 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)에 불필요하게 부착되는 것을 방지할 수 있다. 이 결과, 상술한 각 실시형태와 마찬가지로 진동음의 발생을 억제할 수 있다. When the solder resist film Re12L having such a structure is formed, the solder for mounting on the circuit board in the
또한 본 실시형태의 구조를 이용함으로써 솔더 레지스트막(Re12L)이 적층 세라믹 콘덴서(11)가 실장되는 영역까지 퍼지지 않는 형상이므로, 적층 세라믹 콘덴서(11)를 상부면 전극(1211L, 1221L)에 실장할 때, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 바닥면과 상부면 전극(1211L, 1221L) 사이에, 솔더 레지스트막(Re12L)이 개재되지 않는다. 이로 인해, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 바닥면과 상부면 전극(1211L, 1221L)이 이간되지 않고 확실하게 접촉한다. 따라서 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 바닥면과 상부면 전극(1211L, 1221L)의 접합 강도가 향상된다. Since the solder resist film Re12L does not spread to the area where the multilayer
한편, 제10 실시형태 및 제11 실시형태에 나타낸 솔더 레지스트막은 인터포저의 폭방향 중앙영역에만 형성되어 있지만, 폭방향 전역에 걸쳐 형성해도 된다. On the other hand, although the solder resist film shown in the tenth embodiment and the eleventh embodiment is formed only in the central region in the width direction of the interposer, it may be formed over the entire width direction.
또한 제10 실시형태 및 제11 실시형태에 나타낸 인터포저는 폭방향 중앙에 컷아웃부를 형성한 것이지만, 상술한 각 실시형태에 나타낸, 모서리부에 컷아웃부를 마련한 것이어도 상기 컷아웃부를 덮도록 솔더 레지스트막을 형성할 수 있다. 이로 인해, 제10 실시형태 및 제11 실시형태와 마찬가지로 솔더가 불필요하게 외부 전극에 부착되는 것을 방지할 수 있다. In the interposer shown in the tenth embodiment and the eleventh embodiment, the cutout portion is formed at the center in the width direction. However, even if the cutout portion is provided at the corner portion shown in each of the above embodiments, A resist film can be formed. As a result, it is possible to prevent the solder from being unnecessarily attached to the external electrodes as in the tenth embodiment and the eleventh embodiment.
또한 제10 실시형태 및 제11 실시형태에 나타낸 인터포저는 솔더 레지스트막을 이용한 예를 제시했지만, 컷아웃부를 상부면 전극측에서 덮도록 금속막을 형성해도 되며, 솔더가 젖어 오르는 것을 막을 수 있는 판형상의 부재이면 된다. Although the interposer shown in the tenth embodiment and the eleventh embodiment shows an example using a solder resist film, a metal film may be formed so as to cover the cutout part on the side of the upper surface electrode, and a plate- It may be a member.
또한 상술한 각 실시형태의 구성은 단독으로 이용해도 되지만, 복수의 실시형태의 구성을 조합해서 이용할 수도 있다. 나아가서는, 이 실시형태들의 구성에 기초해서 유추할 수 있는 형상이면, 상술한 각 실시형태와 동일한 작용 효과를 얻을 수 있다.In addition, the configurations of the above-described embodiments may be used alone, but configurations of a plurality of embodiments may be used in combination. Further, if the shape can be inferred based on the configuration of these embodiments, the same operational effects as those of the above-described embodiments can be obtained.
또한 상술한 실시형태에서는 절연성 기판에 대하여 전극 비형성부나 레지스트막을 형성함으로써, 적층 세라믹 콘덴서(11)의 외부 전극(111, 112)의 단면 중앙에 솔더가 부착되는 것을 억제했지만, 이러한 전극 비형성부나 레지스트막을 외부 전극(111, 112)에 형성하는 것도 가능하다. Further, in the above-described embodiment, solder is prevented from adhering to the center of the end faces of the
도 16은 기타 실시형태에 따른 전자부품(10J)을 회로 기판(200)에 실장한 상태를 나타내는 삼면도이다. 16 is a three-sided view showing a state in which an
도 16에 나타내는 전자부품(10J)은 제1 실시형태에 나타낸 전자부품(10)에 대하여, 적층 세라믹 콘덴서(11J)의 외부 전극이 다른 것이며, 다른 구성은 동일하다. The
전자부품(10J)의 적층 세라믹 콘덴서(11J)의 외부 전극(111J, 112J)은 도 16(C)에 나타내는 바와 같이, 부품 본체(110)의 길이방향의 단면, 즉 외부 전극(111J, 112J)의 형성면 중앙에 소정 면적으로 전극 비형성부(140)가 마련되어 있다. 이렇게 구성함으로써, 부품 본체(110)의 외부 전극(111J, 112J)이 형성되는 단면의 중앙에 솔더가 부착되는 것을 더욱 확실하게 방지할 수 있다. 이 전극 비형성부(140)가 본 발명의 "접합 규제 수단"에 상당한다. The
한편, 외부 전극에 비형성부를 마련하는 것이나 레지스트막을 형성하고, 직접 회로 기판에 접합하는 구성으로도 진동음의 발생을 억제하는 것이 가능하지만, 상술한 구성으로 이루어지는 인터포저를 개재함으로써, 보다 확실하게 진동음의 발생을 억제하는 동시에, 실장시의 들뜸을 억제하여 접합 안정성을 얻을 수 있다. On the other hand, it is possible to suppress the occurrence of a vibration sound even by providing a non-forming portion on the external electrode or by forming a resist film and bonding it to a circuit board directly. However, by interposing the interposer having the above- And at the same time, it is possible to suppress the lifting at the time of mounting and to obtain the bonding stability.
또한 도 16에서는 전극 비형성부(140)를 마련하는 예를 제시했지만, 상기 영역에 전극 유무에 관계없이 레지스트막을 형성하도록 해도 된다. 나아가서는 외부 전극을 바닥면에만 형성하는 구조여도 된다. 그리고 이러한 도 16에 유사한 구성은 상술한 어느 실시형태의 구성과도 조합시킬 수 있다. Although an example in which the electrode
또한 상술한 설명에서는 칩 부품으로서 적층 세라믹 콘덴서를 이용한 예를 제시했지만, 동일한 진동이 발생하는 다른 칩 부품에도 상술한 구성을 적용할 수 있다. In the above description, an example using a multilayer ceramic capacitor as a chip component is shown, but the above-described configuration can be applied to other chip components that generate the same vibration.
그리고 본 발명에서 나타내는 대략 직사각형이란, 장방형에 한정되지 않고, 정방형이나, 이들 장방형이나 정방형의 모서리부(모퉁이)가 잘린 다각형, 장방형이나 정방형의 모서리부(모퉁이)가 곡면형상으로 성형된 형상도 포함한다. The substantially rectangular shape shown in the present invention is not limited to a rectangular shape but may be a square shape or a polygonal shape in which corner parts (corners) of the rectangular shape or square shape are cut off, or a shape in which corner parts (corners) do.
10,10A,10B,10C,10D,10E,10F,10G,10H,10K,10L: 전자부품,
11,11J: 적층 세라믹 콘덴서,
110: 부품 본체,
111,112,111J,112J: 외부 전극,
12,12A,12B,12C,12D,12E,12F,12G,12H,12K,12L: 인터포저,
120,120A,120B,120C,120D,120E,120F,120G,120H,120K,120L: 절연성 기판,
121,122,121A,122A,121B,122B,121C,122C,121D,122D,121E,122E,121F,122F,121G,122G,121H,122H,121K,122K,121L,122L: IP 전극,
1211,1221,1211A,1221A,1211B,1221B,1211C,1221C,1211D,1221D,1211E,1221E,1211F,1221F,1211G,1221G,1211H,1221H,1211K,1221K,1211L,1221L: 상부면 전극,
1211LB,1211RB,1221LB,1221RB,1211LE,1211RE,1221LE,1221RE: 부분 상부면 전극,
1212,1222: 하부면 전극,
131F,132F: 전극 비형성부,
140: 전극 비형성부(외부 전극),
Cd11,Cd12,Cd13,Cd14,Cd11A,Cd12A,Cd13A,Cd14A,Cd11B,Cd12B,Cd13B,Cd14B,Cd11C,Cd12C,Cd13C,Cd14C,Cd11D,Cd12D,Cd13D,Cd14D,Cd61,Cd62: 컷아웃부,
Re12,Re12G,Re12H,Re12K,Re12L: 솔더 레지스트막,
20: 회로 기판,
201,202: 실장용 랜드,
401,402,403,404,401A,402A,403A,404A,401B,402B,403B,404B,401C,402C,403C, 404C,401D,402D,403D,404D,411E,412E,411F,412F,411G,412G,411H,412H,411K,412K,411L,412L: 접속 전극,
500,501: 전극 이간부 10A, 10B, 10C, 10D, 10E, 10F, 10G, 10H, 10K,
11, 11J: Multilayer Ceramic Capacitor,
110: part body,
111, 112, 111J and 112J: external electrodes,
12L, 12B, 12C, 12D, 12E, 12F, 12G, 12H, 12K, 12L: interposer,
120B, 120C, 120D, 120E, 120F, 120G, 120H, 120K, 120L: insulating substrate,
122, 122, 121, 122, 121, 121, 122, 121, 122, 122, 121,
1221L, 1211L, 1221L, 1211, 1221, 1211A, 1221A, 1211B, 1221B, 1211C, 1221C, 1211D, 1221D, 1211E, 1221E, 1211F, 1221F, 1211G, 1221G, 1211H, 1221H,
1211LB, 1211RB, 1221LB, 1221RB, 1211LE, 1211RE, 1221LE, 1221RE:
1212, 1222: lower surface electrode,
131F and 132F: electrode non-forming portion,
140: electrode non-formed portion (external electrode),
Cd11, Cd13, Cd14, Cd11A, Cd12A, Cd13A, Cd14A, Cd11B, Cd12B, Cd13B, Cd14B, Cd11C, Cd12C, Cd13C, Cd14C, Cd11D, Cd12D, Cd13D,
Re12, Re12G, Re12H, Re12K, Re12L: Solder resist film,
20: circuit board,
201, 202: mounting lands,
411E, 412E, 411F, 412F, 411G, 412G, 411H, 412H, 411K, 412K, 412K, 412K, 440K, 440K, 440A, 440A, 440A, , 412K, 411L, 412L: connection electrodes,
500, 501:
Claims (5)
본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되고, 상기 제1 외부 전극이 상기 제1 상부면 전극에 실장되며, 상기 제2 외부 전극이 상기 제2 상부면 전극에 실장되는 적층 세라믹 콘덴서를 포함하는 전자부품으로서,
상기 길이방향의 상기 절연성 기판의 길이를 LiA로 하고, 상기 길이방향의 상기 적층 세라믹 콘덴서의 길이를 Lci로 했을 때에, LiA < Lci의 관계를 만족하며,
상기 접속 전극은, 상기 한쪽 주면에 직교하는 방향으로부터 보아, 상기 적층 세라믹 콘덴서와 겹치는 것을 특징으로 하는 전자부품.A first upper surface electrode formed on one main surface of the insulating substrate and a second upper surface electrode formed on the insulating substrate along a direction orthogonal to the one main surface, And a plurality of connection electrodes connected to the first upper surface electrode and the second upper surface electrode,
A first external electrode and a second external electrode are formed on opposite sides of a longitudinal direction of the main body, the first external electrode is mounted on the first upper surface electrode, the second external electrode is connected to the second upper surface 1. An electronic component comprising a multilayer ceramic capacitor mounted on an electrode,
Lci is satisfied when the length of the insulating substrate in the longitudinal direction is LiA and the length of the multilayer ceramic capacitor in the longitudinal direction is Lci,
Wherein the connection electrode overlaps the multilayer ceramic capacitor when viewed from a direction orthogonal to the one main surface.
폭방향의 상기 절연성 기판의 폭을 WiA로 하고, 상기 폭방향의 상기 적층 세라믹 콘덴서의 폭을 Wci로 했을 때에, WiA < Wic의 관계를 만족하는 것을 특징으로 하는 전자부품. The method according to claim 1,
WiA < Wic where WiA is the width of the insulating substrate in the width direction, and Wci is the width of the multilayer ceramic capacitor in the width direction.
본체의 길이방향의 양단에 각각 대향하여 제1 외부 전극과 제2 외부 전극이 형성되고, 상기 제1 외부 전극이 상기 제1 상부면 전극에 실장되며, 상기 제2 외부 전극이 상기 제2 상부면 전극에 실장되는 적층 세라믹 콘덴서를 포함하는 전자부품으로서,
폭방향의 상기 절연성 기판의 폭을 WiA로 하고, 상기 폭방향의 상기 적층 세라믹 콘덴서의 폭을 Wci로 했을 때에, WiA < Wic의 관계를 만족하며,
상기 접속 전극은, 상기 한쪽 주면에 직교하는 방향으로부터 보아, 상기 적층 세라믹 콘덴서와 겹치는 것을 특징으로 하는 전자부품. A first upper surface electrode formed on one main surface of the insulating substrate and a second upper surface electrode formed on the insulating substrate along a direction orthogonal to the one main surface, A substrate including a plurality of connection electrodes connected to a second upper surface electrode,
A first external electrode and a second external electrode are formed on opposite sides of a longitudinal direction of the main body, the first external electrode is mounted on the first upper surface electrode, the second external electrode is connected to the second upper surface 1. An electronic component comprising a multilayer ceramic capacitor mounted on an electrode,
WiA <Wic when the width of the insulating substrate in the width direction is WiA and the width of the multilayer ceramic capacitor in the width direction is Wci,
Wherein the connection electrode overlaps the multilayer ceramic capacitor when viewed from a direction orthogonal to the one main surface.
상기 절연성 기판에는 적어도 하나의 컷아웃부가 형성되어 있고,
상기 컷아웃부의 내벽면에 상기 접속 전극이 형성되어 있는 것을 특징으로 하는 전자부품. 4. The method according to any one of claims 1 to 3,
Wherein at least one cutout portion is formed in the insulating substrate,
And the connection electrode is formed on an inner wall surface of the cutout portion.
상기 컷아웃부는, 상기 한쪽 주면에 직교하는 방향으로부터 본 상태에서, 상기 제1 외부 전극과 상기 제2 외부 전극의 적어도 한쪽과 겹치는 것을 특징으로 하는 전자부품. 5. The method of claim 4,
Wherein the cutout portion overlaps with at least one of the first external electrode and the second external electrode in a state of being viewed from a direction orthogonal to the one main surface.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-291413 | 2010-12-28 | ||
| JP2010291413 | 2010-12-28 | ||
| JP2011121174 | 2011-05-31 | ||
| JPJP-P-2011-121174 | 2011-05-31 | ||
| PCT/JP2011/080164 WO2012090986A1 (en) | 2010-12-28 | 2011-12-27 | Electronic component |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137016378A Division KR101485117B1 (en) | 2010-12-28 | 2011-12-27 | Electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140107622A KR20140107622A (en) | 2014-09-04 |
| KR101476391B1 true KR101476391B1 (en) | 2014-12-24 |
Family
ID=46383080
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137016378A KR101485117B1 (en) | 2010-12-28 | 2011-12-27 | Electronic component |
| KR1020147020944A KR101476391B1 (en) | 2010-12-28 | 2011-12-27 | Electronic component |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137016378A KR101485117B1 (en) | 2010-12-28 | 2011-12-27 | Electronic component |
Country Status (4)
| Country | Link |
|---|---|
| JP (2) | JP5376069B2 (en) |
| KR (2) | KR101485117B1 (en) |
| CN (2) | CN103299382B (en) |
| WO (1) | WO2012090986A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10483040B1 (en) | 2018-09-14 | 2019-11-19 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
| US10580574B1 (en) | 2018-09-13 | 2020-03-03 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5655818B2 (en) * | 2012-06-12 | 2015-01-21 | 株式会社村田製作所 | Chip component structure |
| WO2013187186A1 (en) | 2012-06-14 | 2013-12-19 | 株式会社 村田製作所 | Electronic component and method for manufacturing same |
| JP5532087B2 (en) * | 2012-08-06 | 2014-06-25 | 株式会社村田製作所 | Mounting structure |
| JP5888281B2 (en) * | 2012-08-10 | 2016-03-16 | 株式会社村田製作所 | Mounting land structure and multilayer capacitor mounting structure |
| JP6014581B2 (en) * | 2013-02-18 | 2016-10-25 | 太陽誘電株式会社 | Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor |
| JP5725062B2 (en) | 2013-03-15 | 2015-05-27 | 株式会社村田製作所 | Electronic component, board-type terminal included in the electronic component, and mounting structure of electronic component |
| JP5794256B2 (en) * | 2013-03-19 | 2015-10-14 | 株式会社村田製作所 | Electronic components and electronic component series |
| JP5803997B2 (en) * | 2013-07-23 | 2015-11-04 | 株式会社村田製作所 | Manufacturing method of electronic parts |
| JP5803998B2 (en) * | 2013-07-23 | 2015-11-04 | 株式会社村田製作所 | Method for manufacturing electronic component and method for manufacturing board-type terminal |
| KR101525689B1 (en) * | 2013-11-05 | 2015-06-03 | 삼성전기주식회사 | Multi-layered ceramic electroic components and mounting circuit thereof |
| KR101525696B1 (en) | 2013-11-14 | 2015-06-03 | 삼성전기주식회사 | Multi-layered ceramic electroic components and board having the same mounted thereon |
| KR101514565B1 (en) | 2013-11-14 | 2015-04-22 | 삼성전기주식회사 | Multi-layered ceramic electroic components and board having the same mounted thereon |
| JP6248644B2 (en) | 2014-01-17 | 2017-12-20 | Tdk株式会社 | Electronic components |
| KR20150089277A (en) * | 2014-01-27 | 2015-08-05 | 삼성전기주식회사 | Multi-layered ceramic electroic components and mounting circuit thereof |
| JP6011573B2 (en) * | 2014-03-24 | 2016-10-19 | 株式会社村田製作所 | Electronic components |
| JP6024693B2 (en) | 2014-03-24 | 2016-11-16 | 株式会社村田製作所 | Electronic components |
| KR101963273B1 (en) * | 2014-09-18 | 2019-03-28 | 삼성전기주식회사 | Interposer, electronic component having the same and board having the electronic component having the same mounted thereon |
| JP2016072603A (en) * | 2014-09-26 | 2016-05-09 | 株式会社村田製作所 | Electronic component |
| US9997295B2 (en) | 2014-09-26 | 2018-06-12 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP6379996B2 (en) * | 2014-10-24 | 2018-08-29 | 株式会社村田製作所 | Electronic components, circuit modules and circuit boards |
| KR102139763B1 (en) * | 2015-01-08 | 2020-07-31 | 삼성전기주식회사 | Multi-layered ceramic electroic components and mounting circuit thereof |
| KR102214642B1 (en) * | 2015-01-20 | 2021-02-10 | 삼성전기주식회사 | Multi-layered ceramic electronic components and board having the same mounted thereon |
| JP2017005221A (en) * | 2015-06-16 | 2017-01-05 | 株式会社村田製作所 | Composite electronic component |
| KR102004804B1 (en) | 2017-08-28 | 2019-07-29 | 삼성전기주식회사 | Composite electronic component and board for mounting the same |
| KR102463337B1 (en) * | 2017-09-20 | 2022-11-04 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
| KR102538906B1 (en) | 2017-09-27 | 2023-06-01 | 삼성전기주식회사 | Composite electronic component and board for mounting the same |
| KR102516765B1 (en) * | 2017-09-27 | 2023-03-31 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
| KR102426211B1 (en) | 2017-10-02 | 2022-07-28 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
| KR102473414B1 (en) | 2017-10-12 | 2022-12-02 | 삼성전기주식회사 | Multilayered electronic component and board having the same mounted thereon |
| US10892212B2 (en) * | 2017-11-09 | 2021-01-12 | Stmicroelectronics, Inc. | Flat no-lead package with surface mounted structure |
| CN108257878A (en) * | 2018-01-11 | 2018-07-06 | 郑州云海信息技术有限公司 | A kind of method for enhancing QFN welded encapsulation effects and QFN encapsulation |
| KR102609148B1 (en) * | 2018-02-13 | 2023-12-05 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
| KR102505433B1 (en) * | 2018-04-20 | 2023-03-03 | 삼성전기주식회사 | Electronic component |
| KR102538898B1 (en) * | 2018-06-08 | 2023-06-01 | 삼성전기주식회사 | Electronic component |
| CN108831871A (en) * | 2018-06-08 | 2018-11-16 | 郑州云海信息技术有限公司 | A kind of design method promoting QFN encapsulating parts welding quality |
| KR102584973B1 (en) | 2018-09-28 | 2023-10-05 | 삼성전기주식회사 | Composite electronic component |
| JP7058772B2 (en) * | 2019-01-28 | 2022-04-22 | 三菱電機株式会社 | Board assembly and air conditioner |
| KR102109639B1 (en) * | 2019-06-07 | 2020-05-12 | 삼성전기주식회사 | Multi-layered ceramic electroic components and mounting circuit thereof |
| KR102283080B1 (en) * | 2019-12-30 | 2021-07-30 | 삼성전기주식회사 | Electronic component |
| JP2021174837A (en) * | 2020-04-23 | 2021-11-01 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2022061645A (en) * | 2020-10-07 | 2022-04-19 | 株式会社村田製作所 | Multilayer ceramic capacitor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323959A (en) | 1999-05-14 | 2000-11-24 | Murata Mfg Co Ltd | Piezoelectric parts |
| JP2005130341A (en) | 2003-10-27 | 2005-05-19 | Murata Mfg Co Ltd | Piezoelectric component and its manufacturing method, communications equipment |
| WO2010134335A1 (en) | 2009-05-19 | 2010-11-25 | ルビコン株式会社 | Surface mounting device and capacitor element |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62184727U (en) * | 1986-05-15 | 1987-11-24 | ||
| JPS62186462U (en) * | 1986-05-20 | 1987-11-27 | ||
| JPS63187320U (en) * | 1987-05-22 | 1988-11-30 | ||
| JPH01155668U (en) * | 1988-04-19 | 1989-10-25 | ||
| JPH0677631A (en) * | 1992-08-28 | 1994-03-18 | Matsushita Electric Ind Co Ltd | Mounting method of chip component onto aluminum board |
| JPH06132763A (en) * | 1992-10-20 | 1994-05-13 | Rohm Co Ltd | Piezoelectric oscillator |
| JPH06151231A (en) * | 1992-10-29 | 1994-05-31 | Toshiba Lighting & Technol Corp | Electric part |
| JP3070364B2 (en) * | 1992-11-25 | 2000-07-31 | 松下電器産業株式会社 | Manufacturing method of ceramic electronic components |
| JP2716342B2 (en) * | 1993-06-28 | 1998-02-18 | 日本電気株式会社 | Chip type multilayer ceramic capacitor |
| JPH07111380A (en) * | 1993-10-14 | 1995-04-25 | Murata Mfg Co Ltd | Surface-mounted electronic component |
| JPH08222478A (en) * | 1995-02-16 | 1996-08-30 | Murata Mfg Co Ltd | Chip-type electronic part |
| JP3061031B2 (en) * | 1998-04-17 | 2000-07-10 | 日立エーアイシー株式会社 | Printed wiring board |
| JP2000012367A (en) * | 1998-06-19 | 2000-01-14 | Sony Corp | Electronic chip component and manufacture of the same |
| US7307829B1 (en) * | 2002-05-17 | 2007-12-11 | Daniel Devoe | Integrated broadband ceramic capacitor array |
| JP4827157B2 (en) * | 2002-10-08 | 2011-11-30 | Ｔｄｋ株式会社 | Electronic components |
| JP2004335657A (en) * | 2003-05-06 | 2004-11-25 | Tdk Corp | Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents |
| US7667299B2 (en) * | 2004-01-27 | 2010-02-23 | Panasonic Corporation | Circuit board and method for mounting chip component |
| JP4562516B2 (en) * | 2004-12-24 | 2010-10-13 | 京セラ株式会社 | Electronic component storage package and electronic device |
| JP2006186167A (en) * | 2004-12-28 | 2006-07-13 | Tdk Corp | Electronic component |
| US8174116B2 (en) * | 2007-08-24 | 2012-05-08 | Nec Corporation | Spacer, and its manufacturing method |
-
2011
- 2011-12-27 WO PCT/JP2011/080164 patent/WO2012090986A1/en active Application Filing
- 2011-12-27 CN CN201180063327.8A patent/CN103299382B/en active Active
- 2011-12-27 KR KR1020137016378A patent/KR101485117B1/en active IP Right Grant
- 2011-12-27 JP JP2012550961A patent/JP5376069B2/en active Active
- 2011-12-27 CN CN201710319375.8A patent/CN107240496B/en active Active
- 2011-12-27 KR KR1020147020944A patent/KR101476391B1/en active IP Right Grant
-
2013
- 2013-09-18 JP JP2013192842A patent/JP5725112B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323959A (en) | 1999-05-14 | 2000-11-24 | Murata Mfg Co Ltd | Piezoelectric parts |
| JP2005130341A (en) | 2003-10-27 | 2005-05-19 | Murata Mfg Co Ltd | Piezoelectric component and its manufacturing method, communications equipment |
| WO2010134335A1 (en) | 2009-05-19 | 2010-11-25 | ルビコン株式会社 | Surface mounting device and capacitor element |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10580574B1 (en) | 2018-09-13 | 2020-03-03 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
| US10483040B1 (en) | 2018-09-14 | 2019-11-19 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
| US10672562B2 (en) | 2018-09-14 | 2020-06-02 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
| US10923282B2 (en) | 2018-09-14 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103299382A (en) | 2013-09-11 |
| KR20140107622A (en) | 2014-09-04 |
| CN103299382B (en) | 2017-05-24 |
| WO2012090986A1 (en) | 2012-07-05 |
| JPWO2012090986A1 (en) | 2014-06-05 |
| CN107240496A (en) | 2017-10-10 |
| KR101485117B1 (en) | 2015-01-21 |
| KR20130115314A (en) | 2013-10-21 |
| CN107240496B (en) | 2019-06-07 |
| JP5376069B2 (en) | 2013-12-25 |
| JP2014042037A (en) | 2014-03-06 |
| JP5725112B2 (en) | 2015-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101476391B1 (en) | Electronic component | |
| US9552923B2 (en) | Electronic component | |
| US9241408B2 (en) | Electronic component | |
| KR101506256B1 (en) | Chip-component structure and method of producing same | |
| US9042114B2 (en) | Electronic component | |
| JP5126379B2 (en) | Chip component structure | |
| US9620288B2 (en) | Chip-component structure | |
| KR101552247B1 (en) | Mounting land structure and mounting structure for laminated capacitor | |
| JP6694235B2 (en) | Electronic parts | |
| JP5532087B2 (en) | Mounting structure | |
| JP5459368B2 (en) | Chip component structure | |
| JP2002353071A (en) | Composite electronic component and manufacturing method therefor | |
| US7218002B2 (en) | Electronic device and intermediate product of electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171208 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191205 Year of fee payment: 6 |