JP2004335657A - Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents - Google Patents

Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents Download PDF

Info

Publication number
JP2004335657A
JP2004335657A JP2003128161A JP2003128161A JP2004335657A JP 2004335657 A JP2004335657 A JP 2004335657A JP 2003128161 A JP2003128161 A JP 2003128161A JP 2003128161 A JP2003128161 A JP 2003128161A JP 2004335657 A JP2004335657 A JP 2004335657A
Authority
JP
Japan
Prior art keywords
bottom electrode
chip component
land pattern
electrode chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003128161A
Other languages
Japanese (ja)
Inventor
Terumi Sato
照美 佐藤
Takaaki Domon
孝彰 土門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003128161A priority Critical patent/JP2004335657A/en
Publication of JP2004335657A publication Critical patent/JP2004335657A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent tilting of a chip component in the case of solder packaging of a footprint electrode chip component of a light receiving element or the like on a substrate side, and further maintain highly efficient property of the chip components. <P>SOLUTION: A land pattern 40 for surface mount is formed in top view of a buffer substrate 30 to which a footprint electrode 11 of the footprint electrode chip component 10 is joined with soldering. The land pattern 40 is constituted of lands 41 which are plurally divided and arranged in the longitudinal direction of the footprint electrode 11. After the footprint electrode 11 of the footprint electrode chip component 10 is soldered to the land pattern 40 for surface mount, a terminal electrode 31 of the buffer substrate 30 is soldered to a substrate. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、受光素子(オプチカルセンサーチップ部品)等の底面電極チップ部品を基板上へ表面実装するための表面実装用ランドパターン、該ランドパターンを用いた表面実装方法、緩衝基板及び電子部品に関するものである。
【0002】
【従来の技術】
図8は、一般的な、両端部に外部電極を備えた2端子チップ部品(従来の角チップ部品)の回路基板上のランドパターンへの実装接続を示す実装接続状態図であり、チップ部品1の両端部にそれぞれ形成された外部電極2は、端面とその周囲面を含む5面を一体としたものであり、表面にSnめっきや、はんだめっき等が形成されていて、このチップ部品を回路基板3のランド4上に搭載し、外部電極2をランド4に対してはんだ付けで接続している。このときランド4は外部電極2に対して同等もしくは大きく設計され、チップ部品1は、外部電極2とランド4とをそれぞれ一辺としたはんだフィレット5を形成することで回路基板3へ接続されていた。
【0003】
しかしながら、回路基板3のランド4がチップ部品1より大きく設計されることによってチップ隣接間距離を小さく設計できず、高密度実装基板の設計が出来ない状態である。
【0004】
また、近年、底面電極チップ部品といった外部電極がチップ底面のみに設けられている部品がでてきており、底面にバンプ状の端子電極を備えたフリップチップ(半導体チップ)は知られている。
【0005】
さらに、受光素子等の底面電極チップ部品は、直方体の角チップ形状であり、外部電極として2端子の底面電極を底面に有し、外部電極面が底面のみで、上面、側面、端面には電極面が無い構造であり、しかも前記フリップチップとは異なり、あくまで底面電極が平坦面となっている。
【0006】
なお、両端部に外部電極(側面電極)を備えたチップ部品のはんだ付け構造を示すものとして下記特許文献1及び特許文献2がある。
【0007】
【特許文献1】特開平3−77394号公報
【特許文献2】特開平5−21260号公報
【0008】
特許文献1ははんだ付けパッドをソルダーレジストで分割した構造を示す。但し、受光素子等の底面電極チップ部品の基板面への実装の問題(例えば、傾斜発生等の問題)を解決するものではない。
【0009】
また、特許文献2はチップ部品の両端部に形成された外部電極のうち、底面領域にはんだ形成面を形成し、その周囲をはんだ排除面としたものであり、はんだフィレットを形成しないようにして高密度実装を図るというものである。やはり、受光素子等の底面電極チップ部品の基板面への実装の問題を解決するものではない
【0010】
【発明が解決しようとする課題】
本発明は、上述した平坦面の底面電極を有する受光素子のような底面電極チップ部品を実装する場合を対象とするものであり、底面電極チップ部品を対象にした実装上での課題を以下に述べる。
【0011】
課題1
底面電極チップ部品によって隣接部品間距離は小さく出来、また光を検出するチップ部品(受光素子)では受光面を大きくでき、コストも安いが、底面電極にバンプ等が形成されていない平坦な底面電極を持つ底面電極チップ部品は、従来通り回路基板へ実装すると回路基板に対して傾斜した状態で接続されやすい。光を検出する受光素子であればチップ機能特性にも影響を与えるのは必至である。
【0012】
図9を用いて底面電極チップ部品が傾斜状態で実装され易い理由を説明する。図9(A)は2端子の底面電極チップ部品の底面図、図9(B)は同図(A)のA矢視側面図であり、底面電極チップ部品10の外形と底面電極11の配置を示す。これらの図のように今までの両端部に外部電極を持つチップ部品と違い、回路基板との接続部がチップ部品底面にしかなく、チップ部品を保持する側面側のはんだフィレット等は存在しない(形成されない)構造のものである。
【0013】
図9(C)はこの底面電極チップ部品10を搭載する回路基板20における従来のランド21の形状及び配置を表す平面図、同図(D)はランド21上にはんだペースト22を塗布して底面電極チップ部品10を実装する場合の説明図(側面図)であり、これらの図から従来は底面電極チップ部品10の平坦な底面電極11と回路基板20のランド21及びはんだペースト22の印刷面積は同等であることがわかる。
【0014】
そして、回路基板面に底面電極チップ部品10を載置した後、リフロー炉へ通炉することによって回路基板20と底面電極チップ部品10が接続、固定されるわけであるが、図9(E)に示す通り底面電極チップ部品10が回路基板20に対して傾斜して接続される。これは、溶融状態となったはんだペースト22の表面張力作用でランド21の中心部へはんだが凝集し易いためである。ランド面積に対しはんだペースト量が多いほど半球状になり易い。従って、図9(E)に示す通り、底面電極チップ部品10はリフロー時平行性が悪く、基板面に対し傾斜して接続されることになる。
【0015】
課題2
底面電極構造の場合、通常の側面電極構造と比較し耐曲げ応力に弱い傾向があり、過度の曲げ応力に耐えられない問題がある。すなわち、はんだでの基板実装後、基板曲げ後のせん断テストでの接合力が低い。
【0016】
【発明が解決しようとする課題】
本発明の第1の目的は、上記の点に鑑み、底面電極チップ部品の基板側へのはんだ付け実装時において、チップ部品の傾斜の発生を防止し、ひいてはチップ部品の高機能特性の維持を図った底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品を提供することにある。
【0017】
本発明の第2の目的は、底面電極チップ部品の基板側へのはんだ付け実装後の部品曲げ応力不足を改善し、安定した接合力を確保可能とする底面電極チップ部品の表面実装方法、緩衝基板及び電子部品を提供することにある。
【0018】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【0019】
【課題を解決するための手段】
上記目的を達成するために、本願請求項1の発明に係る底面電極チップ部品の表面実装用ランドパターンは、底面電極チップ部品の底面電極がはんだ付けで接合される基板の上面に形成されており、かつ前記底面電極の長手方向に複数に分割されて配置されたランドからなることを特徴としている。
【0020】
本願請求項2の発明に係る底面電極チップ部品の表面実装用ランドパターンは、請求項1において、前記複数に分割されて配置されたランド間の隙間が0.2mm以上であることを特徴としている。
【0021】
本願請求項3の発明に係る底面電極チップ部品の表面実装用ランドパターンは、請求項1又は2において、前記ランドが細幅の連絡部で相互に連結されていることを特徴としている。
【0022】
本願請求項4の発明に係る底面電極チップ部品の表面実装用ランドパターンは、請求項1,2又は3において、前記ランドは前記底面電極チップ部品の輪郭からはみ出さない形状であることを特徴としている。
【0023】
本願請求項5の発明に係る底面電極チップ部品の表面実装方法は、請求項1,2,3又は4の表面実装用ランドパターンを有する基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けすることを特徴としている。
【0024】
本願請求項6の発明に係る底面電極チップ部品の表面実装方法は、請求項1,2,3又は4の表面実装用ランドパターンを有するとともに側面に端子電極を有する緩衝基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けした後、前記緩衝基板の端子電極を回路基板にはんだ付けすることを特徴としている。
【0025】
本願請求項7の発明に係る緩衝基板は、請求項1,2,3又は4の表面実装用ランドパターンを上面に有するとともに、側面に端子電極を有することを特徴としている。
【0026】
本願請求項8の発明に係る緩衝基板は、請求項7において、前記端子電極が前記上面から下面に貫通する分割スルーホール構造を備えることを特徴としている。
【0027】
本願請求項9の発明に係る電子部品は、請求項7又は8の緩衝基板の上面の表面実装用ランドパターンに底面電極チップ部品の底面電極をはんだ付けで接合したことを特徴としている。
【0028】
本願請求項10の発明に係る電子部品は、請求項9において、前記底面電極チップ部品が受光素子であり、該受光素子の受光面の前記緩衝基板の上面に対する傾きが5°以内であることを特徴としている。
【0029】
【発明の実施の形態】
以下、本発明に係る底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品の実施の形態を図面に従って説明する。
【0030】
図1乃至図3は本発明の実施の形態であって、底面電極チップ部品の表面実装用ランドパターン、これを用いた表面実装方法及び緩衝基板、さらに該緩衝基板を用いた電子部品を示す。これらの図において、10は受光素子等の2端子の底面電極チップ部品、30は樹脂等の絶縁板に所要の電極を設けた緩衝基板(インターポーザー)であり、底面電極チップ部品10は図9(A),(B)に示したように2端子の平坦な底面電極11を有する。
【0031】
この底面電極チップ部品10の底面電極11がはんだ付けで接合される緩衝基板30の上面には、図1及び図3のように底面電極チップ部品の表面実装用ランドパターン40が形成されている。このランドパターン40はチップ部品側の底面電極11との電気的接続とチップ接続補強を兼ねているものであり、各底面電極11に対応して、その長手方向(図1中、X方向)に複数(図示の場合は2個)に分割されて配置された導体ランド41からなっている。このように、ランド41を分割配置したランドパターン形状及び配置、並びにはんだペースト印刷面積(ランド面積に一致)に設計することで、ランド1個あたりのはんだペースト量を低減し、厚みを抑制すると共に、底面電極片側に対して2箇所の支持による平行性を考慮している(チップ部品傾斜が発生しにくいように配慮している。)。
【0032】
なお、前記複数に分割されて配置されたランド41間の隙間は0.2mm以上であって、はんだが明確に分離形成できる間隔である。また、高密度実装のため、及びはんだリフロー時の位置ずれを防止するため、前記ランド41は底面電極チップ部品10の輪郭からはみ出さない形状、配置である(底面電極11の輪郭からはみ出さないことがいっそう好ましい)。
【0033】
前記緩衝基板30の側面には、図2(C)及び(D)のように、当該基板30の上面から下面に貫通する分割スルーホール構造を有する端子電極31が形成されている。この端子電極31は図2(C)のように緩衝基板30の底面両端側にも部分的に延長している。図示は省略するが、一方の端子電極31は一方の側のランド41に所定の配線パターンで接続され、他方の端子電極31は他方の側のランド41に所定の配線パターンで接続されている。
【0034】
上記の如き底面電極チップ部品10及びこれを表面実装する緩衝基板30の構成として、各底面電極11に対応して、その長手方向に複数に分割されて配置された導体ランド41からなるランドパターン40にはんだペーストを印刷し、リフロー炉へ通炉することによって緩衝基板30側ランドパターン40と底面電極チップ部品10の底面電極11とが接続される。このとき、各ランド41毎にはんだ45が分離形成されるため、リフロー後は図2(E)に示すように底面電極チップ部品10は緩衝基板30に対して平行を維持した状態で実装される。これにより、底面電極チップ部品10を緩衝基板30に一体化した電子部品50が図2のように得られる。
【0035】
この電子部品50は、緩衝基板30の端子電極31を利用して各種回路基板のランドパターンに通常の側面電極を持つチップ部品としてはんだ付けで表面実装可能である。このときは、緩衝基板30の側面に設けられている分割スルーホール構造を持つ端子電極31と回路基板側の導体ランドにおいてはんだフィレットが形成され緩衝基板側面で接続される。従って、回路基板から受ける曲げ応力は回路基板と緩衝基板30とのフィレット形成部に集中し、緩衝基板上のチップ部品10に対する影響は緩和されることになる。
【0036】
ここで、側面分割スルーホール構造による平行固着のメカニズムについて付言する。通常はんだペーストはフラックスがはんだ接続部の酸化膜を除去しはんだが濡れ広がり易くする。従って、回路基板上に印刷されたはんだペーストのフラックスが緩衝基板30の底面部、側面分割スルーホール部分の酸化膜除去を行い、それぞれにはんだが濡れ広がっていく。はんだは溶融時、側面分割スルーホール部分をどんどん濡れ上がっていくが、硬化時には逆に収縮方向に力が働く(まとまろうという力が働く。)。これを表面張力作用という。このとき側面分割スルーホール部分のはんだは底面部のはんだとの間で表面張力作用によって1つの固まりになろうと下側への力が働き、従って緩衝基板(底面電極チップ部品搭載)は、回路基板上のはんだへ沈み込む形で平行接続されることになる。この現象は通常のチップコンデンサ(2極端子)等のフィレット形成と同様である。
【0037】
図4は前記緩衝基板30の上面に形成するランドパターン40の変形例であり、図4(A)は略C字形で底面電極の長手方向に複数に分割されて配置されたランド41同士を細幅の連絡部42で相互に連結した形状、同図(B)は各ランド41が楕円乃至長円形状、同図(C)は各ランド41が円形状、同図(D)は底面電極の長手方向に複数に分割され、かつ短手方向にも複数に分割されて配置されたランド41を有する矩形細分型のランドパターンを示す。この矩形細分型のランドパターンにおいても分割に用いるスリット幅は0.2mm以上とする。いずれの場合も底面電極チップ部品を緩衝基板に対して平行度を維持して表面実装できる。
【0038】
本実施の形態によれば、底面電極チップ部品10と緩衝基板30との平行度を保ち、かつ緩衝基板30と回路基板との平行度を保つことにより、底面電極チップ部品の上面と回路基板上面とを平行に維持でき、これにより、チップ部品10が受光素子のような場合、チップ部品の傾斜を小さくすることで、分光感度変化率を小さくして機能特性に優れるように設定可能である。
【0039】
図5は底面電極チップ部品が受光素子であるときの、分光感度と実装基板への部品搭載後の傾斜との関係をグラフとして示す。但し、傾斜角度は、実装基板面に対してチップ部品上面(受光面)がなす角であり、両者平行のときに0°とする。実測値では約10°以上の傾きで分光感度は徐々に減衰してきているが、計算値では5°以上で減衰する。従って製品ばらつきと机上計算値から5°以下の傾きに抑制する必要性がある(受光素子の実装仕様で規定されている)。
【0040】
図6に底面電極チップ部品10を表面実装用ランドパターンを形成した基板に実装した後の傾斜測定データを示す。但し、試料A,Bは図4(A)の形状の分割ランドパターンを有する基板を用いた実施の形態の場合であって、試料Aは共晶はんだ,試料Bは無鉛はんだによるはんだ付けであり、試料C,Dは図9(C)の一般的な非分割ランドパターンを有する基板を用いた比較例の場合であって、試料Cは共晶はんだ,試料Dは無鉛はんだによるはんだ付けの場合をそれぞれ示す。但し、試料個数はそれぞれ10個とした。
【0041】
図6の傾斜測定データから、実施の形態に係る分割したランドパターンにおいては共晶はんだにおいて全て傾斜を5°以下に抑制できたことがわかる。表面張力の大きい無鉛はんだにおいても、ほぼ5°前後に抑制できている(受光素子実装仕様の傾斜値クリア)。それに反し、非分割のランドパターンを用いた比較例では傾斜は5°を大きく上回っている。
【0042】
従って、本実施の形態の分割ランドパターンは、底面電極チップ部品10が受光素子である場合に、傾斜による分光感度の減衰無く表面実装できる効果があり、5°以下の傾斜に抑制することにより、受光効率を向上させることができる。また分割数を増やすと更に傾斜を低減できることも確認している。
【0043】
図7に本実施の形態に係る電子部品(底面電極チップ部品10を緩衝基板30上に搭載したもの)の曲げ強度試験の従来品(緩衝基板無し)との比較データーを示す。100mm×40mm実装基板に部品を数個はんだで表面実装、接続したものに50Nの力を5秒間印加し、前記実装基板に曲げ応力を与えた(但し、曲げ応力を印加するためのピン先端の曲率半径は10mm、押し込み速度0.5mm/secとした。)。その後、電子部品のせん断強度を曲げ応力印加点からの距離ごとにプロットしてせん断強度(N)を求めた(但し、せん断強度の測定は、実装基板を固定し、緩衝基板に対して実装基板に平行な方向にプローブから力を印加することで行った)。
【0044】
緩衝基板を用いない従来品では、初期60Nのせん断強度に対し、曲げ応力印加点の付近では規格値5N前後まで劣化することがわかる。
【0045】
これに対し底面電極チップ部品を緩衝基板に搭載した本実施の形態に係る電子部品は初期約40Nに対し、曲げ応力印加点付近でも劣化することなく強度を維持できていることがわかる(底面電極での接合の部品曲げ応力不足が改善されている。)。ここで初期値のせん断強度低下は、ランドを分割することに起因して底面電極チップ部品と緩衝基板の接続面積が若干小さくなったためであるが、規格値5Nを十分満足することから問題はない。
【0046】
従って本実施の形態に示した前記ランドパターンによる部品姿勢平行維持によって電子部品装着機による回路基板への自動搭載が可能であり、かつ曲げ応力の改良にもなる部品構造を発明できた。
【0047】
なお、前記表面実装用ランドパターンは、導体パターンそのものを分割してランドを形成してもよいが、底面電極チップ部品の底面電極と同等面積で形成された導体上にはんだレジスト(樹脂ペースト)等で形状、大きさを表面的に分割形成したランドであってもよい。
【0048】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【0049】
【発明の効果】
以上説明したように、本発明に係る底面電極チップ部品の表面実装用ランドパターンは、底面電極チップ部品の底面電極の長手方向に複数に分割されて配置されたランドからなっており、はんだリフロー後の基板に対する底面電極チップ部品の傾斜を防止し、底面電極チップ部品と基板との平行度を維持して底面電極チップ部品を基板に表面実装可能である。
【0050】
また、本発明に係る底面電極チップ部品の表面実装方法は、前記複数に分割されて配置されたランドからなる前記表面実装用ランドパターンを用いて基板に対して底面電極チップ部品を表面実装することで、傾斜の発生を防止できる。
【0051】
上記表面実装用ランドパターン及びそのランドパターンを用いた表面実装方法により、底面電極チップ部品が受光素子であるときに、受光素子の実装基板製品で、傾斜不良を低減させて歩留りの向上を図ることができる。
【0052】
更に、前記複数に分割されて配置されたランドからなる前記表面実装用ランドパターンを有し側面端子電極が付いた緩衝基板を用い、該緩衝基板を介して底面電極チップ部品を回路基板に装着することにより、底面電極チップ部品を、側面電極チップの構造に変換させることができるので、側面電極チップ部品と同程度の接合強度を確保できる。
【0053】
前記緩衝基板の上面の前記表面実装用ランドパターンに底面電極チップ部品の底面電極をはんだ付けで接合した電子部品の構造とすれば、前記緩衝基板が側面端子電極を具備するため、底面電極チップ部品を、側面電極チップ用の回路パターンに実装できる。
【図面の簡単な説明】
【図1】本発明の実施の形態であって、底面電極チップ部品の表面実装用ランドパターン、これを用いる表面実装方法及び緩衝基板、さらに該緩衝基板を用いる電子部品を示す分解斜視図である。
【図2】前記緩衝基板に前記底面電極チップ部品を搭載した電子部品であって、(A)は平面図、(B)は正面図、(C)は底面図、(D)は側面図、(E)は側断面図である。
【図3】実施の形態における表面実装用ランドパターンの1例を示す平面図である。
【図4】実施の形態で使用できる表面実装用ランドパターンの変形例を示す平面図である。
【図5】底面電極チップ部品が受光素子(オプチカルセンサーチップ部品)であるときの分光感度と部品搭載後の角度(チップ部品上面と基板面とが平行のとき角度0°)との関係を示すグラフである。
【図6】底面電極チップ部品を、図4(A)の分割構成の表面実装用ランドパターンを形成した基板に実装した本実施の形態の場合と、非分割のランドパターンに実装した従来の場合の傾斜測定データをそれぞれ示すグラフである。
【図7】実装回路基板に曲げ応力を印加後の部品せん断強度測定結果を、緩衝基板を用いた本実施の形態の場合と緩衝基板を使用しない従来品の場合とで対比したグラフである。
【図8】一般的な両端部に外部電極を持つ2端子チップ部品の実装接続状態を示す正面図である。
【図9】受光素子等の2端子の底面電極チップ部品であって、(A)は底面図、(B)は底面電極を上向きに示すA矢視図、(C)は底面電極チップ部品を表面実装するための従来のランドパターンの平面図、(D)は従来のランドパターンに底面電極チップ部品を表面実装する場合の分解側面図、(E)は従来のランドパターンに底面電極チップ部品をはんだリフローで装着したときの傾斜状態を示す側面図である。
【符号の説明】
1,10 チップ部品
2 外部電極
3,20 回路基板
4,21,41 ランド
5 フィレット
11 底面電極
22 はんだペースト
30 緩衝基板
31 端子電極
40 ランドパターン
45 はんだ
50 電子部品
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a surface mounting land pattern for surface mounting a bottom electrode chip component such as a light receiving element (optical sensor chip component) on a substrate, a surface mounting method using the land pattern, a buffer substrate, and an electronic component. It is.
[0002]
[Prior art]
FIG. 8 is a mounting connection state diagram showing a general mounting connection of a two-terminal chip component (conventional square chip component) having external electrodes at both ends to a land pattern on a circuit board. The external electrodes 2 formed on both ends of the chip are integrally formed with five surfaces including an end surface and a peripheral surface thereof, and Sn plating or solder plating is formed on the surface. The external electrodes 2 are mounted on the lands 4 of the substrate 3 and connected to the lands 4 by soldering. At this time, the lands 4 were designed to be equal to or larger than the external electrodes 2, and the chip component 1 was connected to the circuit board 3 by forming solder fillets 5 each having the external electrodes 2 and the lands 4 on one side. .
[0003]
However, since the land 4 of the circuit board 3 is designed to be larger than the chip component 1, the distance between adjacent chips cannot be designed to be small, and a high-density mounting board cannot be designed.
[0004]
In recent years, components having external electrodes provided only on the bottom surface of the chip, such as bottom electrode chip components, have emerged, and flip chips (semiconductor chips) having bump-shaped terminal electrodes on the bottom surface are known.
[0005]
Furthermore, the bottom electrode chip component such as a light receiving element has a rectangular parallelepiped rectangular chip shape, has a bottom electrode of two terminals on the bottom surface as an external electrode, and has an external electrode surface only on the bottom surface, and electrodes on the top, side, and end surfaces. It has no surface, and unlike the flip chip, the bottom electrode is a flat surface.
[0006]
The following Patent Documents 1 and 2 show soldering structures of chip components having external electrodes (side electrodes) at both ends.
[0007]
[Patent Document 1] JP-A-3-77394 [Patent Document 2] JP-A-5-21260
Patent Document 1 shows a structure in which a soldering pad is divided by a solder resist. However, this does not solve the problem of mounting the bottom electrode chip component such as the light receiving element on the substrate surface (for example, a problem such as occurrence of inclination).
[0009]
Patent Document 2 discloses a method in which a solder forming surface is formed in a bottom surface region of an external electrode formed at both ends of a chip component, and a periphery thereof is used as a solder exclusion surface, so that a solder fillet is not formed. This aims at high-density mounting. Again, this does not solve the problem of mounting the bottom electrode chip component such as a light receiving element on the substrate surface.
[Problems to be solved by the invention]
The present invention is directed to mounting a bottom electrode chip component such as a light receiving element having a flat bottom electrode as described above. The following presents problems in mounting the bottom electrode chip component. State.
[0011]
Assignment 1
The distance between adjacent components can be reduced by the bottom electrode chip component, and the light receiving surface can be increased for the chip component (light receiving element) that detects light, and the cost is low, but the flat bottom electrode without bumps etc. is formed on the bottom electrode. When mounted on a circuit board as in the past, the bottom electrode chip component having the above is easily connected to the circuit board in an inclined state. If it is a light receiving element for detecting light, it is inevitable that it affects the chip functional characteristics.
[0012]
The reason why the bottom electrode chip component is easily mounted in an inclined state will be described with reference to FIG. 9A is a bottom view of a bottom electrode chip component having two terminals, and FIG. 9B is a side view of FIG. 9A as viewed from the direction indicated by the arrow A. FIG. Is shown. Unlike the conventional chip components having external electrodes at both ends as shown in these figures, the connection portion with the circuit board is located only on the bottom surface of the chip component, and there is no solder fillet or the like on the side surface for holding the chip component ( (Not formed).
[0013]
FIG. 9C is a plan view showing the shape and arrangement of a conventional land 21 on the circuit board 20 on which the bottom electrode chip component 10 is mounted, and FIG. It is explanatory drawing (side view) at the time of mounting the electrode chip component 10, and from these figures, the printing area of the flat bottom electrode 11 of the bottom electrode chip component 10, the land 21 of the circuit board 20, and the solder paste 22 is conventionally shown. It turns out that they are equivalent.
[0014]
Then, after the bottom electrode chip component 10 is placed on the circuit board surface, the circuit board 20 and the bottom electrode chip component 10 are connected and fixed by passing through a reflow furnace, as shown in FIG. 2, the bottom electrode chip component 10 is connected to the circuit board 20 at an angle. This is because the solder tends to agglomerate to the center of the land 21 due to the surface tension of the solder paste 22 in the molten state. The larger the amount of solder paste with respect to the land area, the more likely it is to be hemispherical. Accordingly, as shown in FIG. 9 (E), the bottom electrode chip component 10 has poor parallelism during reflow, and is connected to the substrate surface at an angle.
[0015]
Assignment 2
In the case of the bottom electrode structure, the bending resistance tends to be weaker than that of the normal side electrode structure, and there is a problem that it cannot withstand excessive bending stress. That is, the bonding strength in the shear test after bending the substrate after mounting the substrate with solder is low.
[0016]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION In view of the foregoing, it is a first object of the present invention to prevent the occurrence of tilt of a chip component when soldering and mounting the bottom electrode chip component on a substrate side, and to maintain high functional characteristics of the chip component. An object of the present invention is to provide a land pattern for surface mounting of a bottom electrode chip component, a surface mounting method, a buffer substrate, and an electronic component.
[0017]
A second object of the present invention is to provide a surface mounting method for a bottom electrode chip component, which can improve the shortage of component bending stress after soldering and mounting the bottom electrode chip component on a substrate side and can secure a stable bonding force. It is to provide a board and an electronic component.
[0018]
Other objects and novel features of the present invention will be clarified in embodiments described later.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, a land pattern for surface mounting of a bottom electrode chip component according to the first aspect of the present invention is formed on an upper surface of a substrate to which a bottom electrode of the bottom electrode chip component is joined by soldering. And a land that is divided into a plurality of lands in the longitudinal direction of the bottom electrode.
[0020]
The land pattern for surface mounting of the bottom electrode chip component according to the invention of claim 2 of the present application is characterized in that, in claim 1, a gap between the plurality of divided lands is 0.2 mm or more. .
[0021]
A land pattern for surface mounting of a bottom electrode chip component according to a third aspect of the present invention is characterized in that, in the first or second aspect, the lands are interconnected by a narrow connecting portion.
[0022]
In the land pattern for surface mounting of the bottom electrode chip component according to the invention of claim 4 of the present application, in claim 1, 2, or 3, the land has a shape not protruding from the contour of the bottom electrode chip component. I have.
[0023]
According to a fifth aspect of the present invention, there is provided a method for surface mounting a bottom electrode chip component, comprising using the substrate having the land pattern for surface mounting according to any one of the first, second, third or fourth aspect, It is characterized by being soldered to the mounting land pattern.
[0024]
A surface mounting method of a bottom electrode chip component according to the invention of claim 6 of the present application uses a buffer substrate having the surface mounting land pattern of claim 1, 2, 3 or 4 and having terminal electrodes on the side surfaces. After soldering the bottom electrode of the component to the land pattern for surface mounting, the terminal electrode of the buffer board is soldered to the circuit board.
[0025]
The buffer board according to the invention of claim 7 of the present application is characterized in that it has the surface mounting land pattern of claim 1, 2, 3, or 4 on the upper surface and has terminal electrodes on the side surfaces.
[0026]
The buffer substrate according to the invention of claim 8 of the present application is characterized in that, in claim 7, the terminal electrode has a divided through hole structure penetrating from the upper surface to the lower surface.
[0027]
The electronic component according to the invention of claim 9 of the present application is characterized in that the bottom electrode of the bottom electrode chip component is joined to the surface mounting land pattern on the upper surface of the buffer substrate of claim 7 or 8 by soldering.
[0028]
An electronic component according to a tenth aspect of the present invention is the electronic component according to the ninth aspect, wherein the bottom electrode chip component is a light receiving element, and an inclination of a light receiving surface of the light receiving element with respect to an upper surface of the buffer substrate is within 5 °. Features.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a land pattern for surface mounting of a bottom electrode chip component, a surface mounting method, a buffer substrate, and an electronic component according to the present invention will be described with reference to the drawings.
[0030]
FIGS. 1 to 3 show an embodiment of the present invention, showing a land pattern for surface mounting of a bottom electrode chip component, a surface mounting method and a buffer substrate using the same, and an electronic component using the buffer substrate. In these figures, 10 is a two-terminal bottom electrode chip component such as a light receiving element, 30 is a buffer substrate (interposer) provided with required electrodes on an insulating plate such as a resin, and the bottom electrode chip component 10 is shown in FIG. As shown in (A) and (B), the flat bottom electrode 11 has two terminals.
[0031]
On the upper surface of the buffer substrate 30 to which the bottom electrode 11 of the bottom electrode chip component 10 is joined by soldering, a surface mounting land pattern 40 of the bottom electrode chip component is formed as shown in FIGS. The land pattern 40 serves both as an electrical connection with the bottom electrode 11 on the chip component side and for reinforcing the chip connection, and corresponds to each bottom electrode 11 in the longitudinal direction (X direction in FIG. 1). It is composed of a plurality of (two in the illustrated case) conductor lands 41 which are divided and arranged. In this manner, by designing the land pattern shape and arrangement in which the land 41 is divided and arranged, and the solder paste printing area (corresponding to the land area), the amount of solder paste per land can be reduced, and the thickness can be suppressed. Consideration is given to the parallelism by supporting at two places with respect to one side of the bottom electrode (so as to prevent chip component inclination from occurring).
[0032]
The gap between the lands 41 divided into a plurality of pieces is 0.2 mm or more, which is an interval at which the solder can be clearly separated and formed. Further, in order to achieve high-density mounting and to prevent displacement during solder reflow, the land 41 has a shape and an arrangement which does not protrude from the contour of the bottom electrode chip component 10 (does not protrude from the contour of the bottom electrode 11). Is even more preferred).
[0033]
As shown in FIGS. 2C and 2D, a terminal electrode 31 having a divided through-hole structure penetrating from the upper surface to the lower surface of the substrate 30 is formed on the side surface of the buffer substrate 30. The terminal electrodes 31 partially extend to both ends of the bottom surface of the buffer substrate 30 as shown in FIG. Although not shown, one terminal electrode 31 is connected to a land 41 on one side with a predetermined wiring pattern, and the other terminal electrode 31 is connected to a land 41 on the other side with a predetermined wiring pattern.
[0034]
As a configuration of the bottom electrode chip component 10 and the buffer substrate 30 for surface mounting the same as described above, a land pattern 40 composed of a plurality of conductor lands 41 arranged in the longitudinal direction corresponding to each bottom electrode 11 is provided. Then, the solder paste is printed on the substrate and passed through a reflow furnace to connect the land pattern 40 on the buffer substrate 30 side and the bottom electrode 11 of the bottom electrode chip component 10. At this time, since the solder 45 is separately formed for each land 41, after the reflow, the bottom electrode chip component 10 is mounted while being kept parallel to the buffer substrate 30, as shown in FIG. . Thereby, the electronic component 50 in which the bottom electrode chip component 10 is integrated with the buffer substrate 30 is obtained as shown in FIG.
[0035]
The electronic component 50 can be surface-mounted by soldering using the terminal electrodes 31 of the buffer substrate 30 as a chip component having normal side electrodes on land patterns of various circuit boards. At this time, a solder fillet is formed on the terminal electrode 31 having a divided through-hole structure provided on the side surface of the buffer substrate 30 and the conductor land on the circuit substrate side, and is connected on the side surface of the buffer substrate. Therefore, the bending stress received from the circuit board concentrates on the fillet forming portion between the circuit board and the buffer board 30, and the influence on the chip component 10 on the buffer board is reduced.
[0036]
Here, the mechanism of parallel fixation by the side surface divided through hole structure will be additionally described. Usually, the solder paste removes an oxide film at the solder connection portion by the flux, and makes the solder easily wet and spread. Therefore, the flux of the solder paste printed on the circuit board removes the oxide film from the bottom portion of the buffer substrate 30 and the through-hole portion on the side surface, and the solder spreads to each. When the solder is melted, it gradually wets up the through-holes on the side surfaces, but when it is hardened, a force acts in the direction of shrinkage (a force acts to unite). This is called a surface tension action. At this time, a downward force acts on the solder in the side surface divided through-hole portion so as to form a single mass by the surface tension action between the solder on the bottom portion and the solder on the bottom portion. It will be connected in parallel by sinking into the upper solder. This phenomenon is similar to the formation of a fillet such as a normal chip capacitor (two-pole terminal).
[0037]
FIG. 4 shows a modified example of the land pattern 40 formed on the upper surface of the buffer substrate 30. FIG. 4A shows a substantially C-shaped land 41 which is divided into a plurality of parts in the longitudinal direction of the bottom electrode. (B), each land 41 has an elliptical or elliptical shape, FIG. (C) shows each land 41 is circular, and (D) shows a bottom electrode. The rectangular subdivision type land pattern which has the land 41 divided | segmented into two or more in the longitudinal direction and also into two or more in the short direction is shown. Also in this rectangular subdivision type land pattern, the slit width used for division is 0.2 mm or more. In any case, the bottom electrode chip component can be surface-mounted while maintaining parallelism with the buffer substrate.
[0038]
According to the present embodiment, the upper surface of the bottom electrode chip component and the upper surface of the circuit board are maintained by maintaining the parallelism between the bottom electrode chip component 10 and the buffer substrate 30 and maintaining the parallelism between the buffer substrate 30 and the circuit substrate. Can be maintained in parallel, so that when the chip component 10 is a light receiving element, the inclination of the chip component is reduced, so that the spectral sensitivity change rate can be reduced and the function characteristics can be set to be excellent.
[0039]
FIG. 5 is a graph showing the relationship between the spectral sensitivity and the inclination after mounting the component on the mounting board when the bottom electrode chip component is a light receiving element. However, the inclination angle is an angle formed by the upper surface (light receiving surface) of the chip component with respect to the mounting substrate surface, and is 0 ° when both are parallel. The spectral sensitivity gradually decreases at an inclination of about 10 ° or more in the measured value, but attenuates at 5 ° or more in the calculated value. Therefore, it is necessary to suppress the inclination to 5 ° or less from the product variation and the calculated value on the desk (specified in the mounting specification of the light receiving element).
[0040]
FIG. 6 shows inclination measurement data after the bottom electrode chip component 10 is mounted on a substrate on which a land pattern for surface mounting is formed. However, Samples A and B are examples of an embodiment using a substrate having a divided land pattern having the shape shown in FIG. 4A. Sample A is soldered by eutectic solder, and Sample B is soldered by lead-free solder. Samples C and D are comparative examples using a substrate having a general non-divided land pattern shown in FIG. 9C. Sample C is eutectic solder, and sample D is lead-free solder. Are respectively shown. However, the number of samples was 10 each.
[0041]
It can be seen from the tilt measurement data of FIG. 6 that in the divided land patterns according to the embodiment, the tilt could all be suppressed to 5 ° or less in the eutectic solder. Even with lead-free solder having a large surface tension, it can be suppressed to about 5 ° (clearing the tilt value of the light-receiving element mounting specification). On the other hand, in the comparative example using the undivided land pattern, the inclination is much larger than 5 °.
[0042]
Therefore, when the bottom electrode chip component 10 is a light receiving element, the split land pattern of the present embodiment has an effect of surface mounting without attenuation of the spectral sensitivity due to the inclination, and by suppressing the inclination to 5 ° or less, Light receiving efficiency can be improved. Also, it has been confirmed that the inclination can be further reduced by increasing the number of divisions.
[0043]
FIG. 7 shows comparison data of a bending strength test of the electronic component (the bottom electrode chip component 10 mounted on the buffer substrate 30) according to the present embodiment with a conventional product (without the buffer substrate). Several parts were surface-mounted and connected to a 100 mm × 40 mm mounting board by soldering, and a force of 50 N was applied for 5 seconds to apply a bending stress to the mounting board (however, a pin tip for applying bending stress was applied). The radius of curvature was 10 mm, and the pushing speed was 0.5 mm / sec.). Thereafter, the shear strength (N) was determined by plotting the shear strength of the electronic component at each distance from the bending stress application point (however, the shear strength was measured by fixing the mounting board and mounting the mounting board against the buffer board). By applying a force from the probe in a direction parallel to.
[0044]
It can be seen that the conventional product without the buffer substrate deteriorates to a standard value of about 5N near the point where the bending stress is applied, against the initial shear strength of 60N.
[0045]
On the other hand, it can be seen that the electronic component according to the present embodiment in which the bottom electrode chip component is mounted on the buffer substrate can maintain the strength without deterioration even in the vicinity of the bending stress application point at the initial about 40 N (bottom electrode Insufficient bending stress of the joints at the joint is improved.) Here, the initial value of the decrease in the shear strength is due to the fact that the connection area between the bottom electrode chip component and the buffer board is slightly reduced due to the division of the land, but there is no problem since the standard value 5N is sufficiently satisfied. .
[0046]
Therefore, by maintaining the component orientation in parallel with the land pattern shown in the present embodiment, an electronic component mounting machine can automatically mount the component on a circuit board and can also invent a component structure that improves bending stress.
[0047]
The land pattern for surface mounting may be formed by dividing the conductor pattern itself to form a land. However, a solder resist (resin paste) or the like may be formed on a conductor formed in the same area as the bottom electrode of the bottom electrode chip component. The land may be formed by dividing the shape and size on the surface.
[0048]
Although the embodiments of the present invention have been described above, it will be obvious to those skilled in the art that the present invention is not limited to the embodiments and various modifications and changes can be made within the scope of the claims.
[0049]
【The invention's effect】
As described above, the land pattern for surface mounting of the bottom electrode chip component according to the present invention is composed of lands that are divided into a plurality of pieces in the longitudinal direction of the bottom electrode of the bottom electrode chip component and are arranged after solder reflow. Of the bottom electrode chip component with respect to the substrate can be prevented, and the bottom electrode chip component can be surface-mounted on the substrate while maintaining the parallelism between the bottom electrode chip component and the substrate.
[0050]
Also, the surface mounting method of the bottom electrode chip component according to the present invention includes the step of surface mounting the bottom electrode chip component on a substrate using the surface mounting land pattern including the plurality of divided lands. Thus, the occurrence of the inclination can be prevented.
[0051]
By using the land pattern for surface mounting and the surface mounting method using the land pattern, when the bottom electrode chip component is a light receiving element, the inclination failure is reduced and the yield is improved in the product of the light receiving element mounted substrate. Can be.
[0052]
Further, a buffer board having the surface mounting land pattern composed of the plurality of divided lands and having side terminal electrodes is used, and the bottom electrode chip component is mounted on the circuit board via the buffer board. Thus, the bottom electrode chip component can be converted into the structure of the side electrode chip, so that the same bonding strength as that of the side electrode chip component can be secured.
[0053]
If the structure of the electronic component is such that the bottom electrode of the bottom electrode chip component is joined to the surface mounting land pattern on the top surface of the buffer substrate by soldering, the bottom substrate electrode chip component is provided because the buffer substrate has side terminal electrodes. Can be mounted on the circuit pattern for the side electrode chip.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing a land pattern for surface mounting of a bottom electrode chip component, a surface mounting method and a buffer substrate using the same, and an electronic component using the buffer substrate, according to an embodiment of the present invention. .
2 (A) is a plan view, FIG. 2 (B) is a front view, FIG. 2 (C) is a bottom view, FIG. 2 (D) is a side view, and FIG. (E) is a side sectional view.
FIG. 3 is a plan view showing an example of a land pattern for surface mounting according to the embodiment.
FIG. 4 is a plan view showing a modified example of a surface mounting land pattern that can be used in the embodiment.
FIG. 5 shows the relationship between the spectral sensitivity when the bottom electrode chip component is a light receiving element (optical sensor chip component) and the angle after mounting the component (the angle is 0 ° when the top surface of the chip component and the substrate surface are parallel). It is a graph.
FIG. 6 shows a case in which a bottom electrode chip component is mounted on a substrate on which a surface mounting land pattern having a divided configuration shown in FIG. 4A is formed, and a conventional case in which a bottom electrode chip component is mounted on an undivided land pattern. 5 is a graph showing the respective tilt measurement data.
FIG. 7 is a graph comparing the results of measuring the component shear strength after applying a bending stress to the mounted circuit board in the case of the present embodiment using the buffer substrate and in the case of the conventional product not using the buffer substrate.
FIG. 8 is a front view showing a mounting connection state of a general two-terminal chip component having external electrodes at both ends.
9A and 9B are bottom electrode chip components of two terminals such as a light receiving element, wherein FIG. 9A is a bottom view, FIG. 9B is a view of the bottom electrode as viewed from an arrow A, and FIG. A plan view of a conventional land pattern for surface mounting, (D) is an exploded side view when a bottom electrode chip component is surface-mounted on the conventional land pattern, and (E) is a bottom electrode chip component on the conventional land pattern. It is a side view which shows the inclination state at the time of mounting by solder reflow.
[Explanation of symbols]
1, 10 Chip component 2 External electrode 3, 20 Circuit board 4, 21, 41 Land 5 Fillet 11 Bottom electrode 22 Solder paste 30 Buffer board 31 Terminal electrode 40 Land pattern 45 Solder 50 Electronic component

Claims (10)

底面電極チップ部品の底面電極がはんだ付けで接合される基板の上面に形成された底面電極チップ部品の表面実装用ランドパターンにおいて、
前記底面電極の長手方向に複数に分割されて配置されたランドからなることを特徴とする底面電極チップ部品の表面実装用ランドパターン。
In the land pattern for surface mounting of the bottom electrode chip component formed on the upper surface of the substrate to which the bottom electrode of the bottom electrode chip component is joined by soldering,
A land pattern for surface mounting of a bottom electrode chip component, comprising lands divided into a plurality of parts in a longitudinal direction of the bottom electrode.
前記複数に分割されて配置されたランド間の隙間が0.2mm以上である請求項1記載の底面電極チップ部品の表面実装用ランドパターン。The land pattern for surface mounting of a bottom electrode chip component according to claim 1, wherein a gap between the plurality of divided lands is 0.2 mm or more. 前記ランドが細幅の連絡部で相互に連結されている請求項1又は2記載の底面電極チップ部品の表面実装用ランドパターン。The land pattern for surface mounting of a bottom electrode chip component according to claim 1 or 2, wherein the lands are connected to each other by a narrow connecting portion. 前記ランドは前記底面電極チップ部品の輪郭からはみ出さない形状である請求項1,2又は3記載の底面電極チップ部品の表面実装用ランドパターン。The land pattern for surface mounting of a bottom electrode chip component according to claim 1, wherein the land has a shape not protruding from an outline of the bottom electrode chip component. 請求項1,2,3又は4の表面実装用ランドパターンを有する基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けすることを特徴とする底面電極チップ部品の表面実装方法。5. A bottom electrode chip component, wherein the bottom electrode of the bottom electrode chip component is soldered to the land pattern for surface mounting using the substrate having the land pattern for surface mounting according to claim 1, 2, 3, or 4. Surface mounting method. 請求項1,2,3又は4の表面実装用ランドパターンを有するとともに側面に端子電極を有する緩衝基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けした後、前記緩衝基板の端子電極を回路基板にはんだ付けすることを特徴とする底面電極チップ部品の表面実装方法。After soldering the bottom electrode of the bottom electrode chip component to the surface mounting land pattern using a buffer substrate having the surface mounting land pattern of claim 1, 2, 3, or 4 and having a terminal electrode on a side surface, A surface mounting method for a bottom electrode chip component, wherein a terminal electrode of the buffer board is soldered to a circuit board. 請求項1,2,3又は4の表面実装用ランドパターンを上面に有するとともに、側面に端子電極を有することを特徴とする緩衝基板。5. A buffer substrate having the land pattern for surface mounting according to claim 1, 2, 3, or 4 on an upper surface and terminal electrodes on side surfaces. 前記端子電極が前記上面から下面に貫通する分割スルーホール構造を備える請求項7記載の緩衝基板。The buffer substrate according to claim 7, wherein the terminal electrode has a divided through-hole structure penetrating from the upper surface to the lower surface. 請求項7又は8の緩衝基板の上面の表面実装用ランドパターンに底面電極チップ部品の底面電極をはんだ付けで接合したことを特徴とする電子部品。An electronic component, wherein the bottom electrode of the bottom electrode chip component is joined to the land pattern for surface mounting on the top surface of the buffer substrate according to claim 7 by soldering. 前記底面電極チップ部品が受光素子であり、該受光素子の受光面の前記緩衝基板の上面に対する傾きが5°以内である請求項9記載の電子部品。10. The electronic component according to claim 9, wherein the bottom electrode chip component is a light receiving element, and an inclination of a light receiving surface of the light receiving element with respect to an upper surface of the buffer substrate is within 5 degrees.
JP2003128161A 2003-05-06 2003-05-06 Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents Pending JP2004335657A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003128161A JP2004335657A (en) 2003-05-06 2003-05-06 Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003128161A JP2004335657A (en) 2003-05-06 2003-05-06 Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents

Publications (1)

Publication Number Publication Date
JP2004335657A true JP2004335657A (en) 2004-11-25

Family

ID=33504414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003128161A Pending JP2004335657A (en) 2003-05-06 2003-05-06 Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents

Country Status (1)

Country Link
JP (1) JP2004335657A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091169A (en) * 2009-10-21 2011-05-06 Tdk Corp Electronic component and electronic equipment, and mounting structure for electronic component
WO2012090986A1 (en) * 2010-12-28 2012-07-05 株式会社村田製作所 Electronic component
JP2012212943A (en) * 2012-08-06 2012-11-01 Murata Mfg Co Ltd Chip component structure
JP2012212944A (en) * 2012-08-06 2012-11-01 Murata Mfg Co Ltd Chip component structure
WO2013008550A1 (en) * 2011-07-11 2013-01-17 株式会社村田製作所 Electronic component
WO2013008549A1 (en) * 2011-07-11 2013-01-17 株式会社村田製作所 Electronic component
CN102915833A (en) * 2011-08-05 2013-02-06 株式会社村田制作所 Chip-component structure
JP2013038291A (en) * 2011-08-10 2013-02-21 Murata Mfg Co Ltd Chip component structure and manufacturing method of the same
CN102970825A (en) * 2011-09-01 2013-03-13 株式会社村田制作所 Mounting structure
CN104064355A (en) * 2013-03-19 2014-09-24 株式会社村田制作所 Electronic Component And Electronic Component Package
JP5664827B2 (en) * 2012-06-14 2015-02-04 株式会社村田製作所 Electronic component and manufacturing method thereof
KR101514536B1 (en) 2013-08-09 2015-04-22 삼성전기주식회사 Chip electronic component and board for mounting the same
KR101525696B1 (en) * 2013-11-14 2015-06-03 삼성전기주식회사 Multi-layered ceramic electroic components and board having the same mounted thereon
KR101529900B1 (en) * 2011-03-25 2015-06-18 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
US9095066B2 (en) 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
KR101552247B1 (en) 2012-08-10 2015-09-10 가부시키가이샤 무라타 세이사쿠쇼 Mounting land structure and mounting structure for laminated capacitor
CN104952614A (en) * 2014-03-24 2015-09-30 株式会社村田制作所 Electronic component
US20160007446A1 (en) * 2013-02-18 2016-01-07 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor
US9241408B2 (en) 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
JP2016086056A (en) * 2014-10-24 2016-05-19 Tdk株式会社 Electronic component
CN107683018A (en) * 2016-08-02 2018-02-09 矽品精密工业股份有限公司 Electronic device
JP2021022604A (en) * 2019-07-25 2021-02-18 ローム株式会社 Electronic equipment and manufacturing method of electronic equipment
US11171082B2 (en) 2018-11-06 2021-11-09 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9095066B2 (en) 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
JP2011091169A (en) * 2009-10-21 2011-05-06 Tdk Corp Electronic component and electronic equipment, and mounting structure for electronic component
CN103299382A (en) * 2010-12-28 2013-09-11 株式会社村田制作所 Electronic component
WO2012090986A1 (en) * 2010-12-28 2012-07-05 株式会社村田製作所 Electronic component
JPWO2012090986A1 (en) * 2010-12-28 2014-06-05 株式会社村田製作所 Electronic components
US9241408B2 (en) 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
JP2014042037A (en) * 2010-12-28 2014-03-06 Murata Mfg Co Ltd Electronic component
JP5376069B2 (en) * 2010-12-28 2013-12-25 株式会社村田製作所 Electronic components
KR101529900B1 (en) * 2011-03-25 2015-06-18 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
US9548159B2 (en) * 2011-03-25 2017-01-17 Murata Manufacturing Co., Ltd. Electronic component
US9082549B2 (en) 2011-03-25 2015-07-14 Murata Manufacturing Co., Ltd. Electronic component
US20150270066A1 (en) * 2011-03-25 2015-09-24 Murata Manufacturing Co., Ltd. Electronic component
KR101656294B1 (en) * 2011-07-11 2016-09-09 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
US20150262753A1 (en) * 2011-07-11 2015-09-17 Murata Manufacturing Co., Ltd. Electronic component
KR20140027454A (en) * 2011-07-11 2014-03-06 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
KR101562597B1 (en) * 2011-07-11 2015-10-22 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
CN103650082A (en) * 2011-07-11 2014-03-19 株式会社村田制作所 Electronic component
US9082550B2 (en) 2011-07-11 2015-07-14 Murata Manufacturing Co., Ltd. Electronic component
JP5459445B2 (en) * 2011-07-11 2014-04-02 株式会社村田製作所 Electronic components
JP5459444B2 (en) * 2011-07-11 2014-04-02 株式会社村田製作所 Electronic components
CN103703526A (en) * 2011-07-11 2014-04-02 株式会社村田制作所 Electronic component
WO2013008549A1 (en) * 2011-07-11 2013-01-17 株式会社村田製作所 Electronic component
WO2013008550A1 (en) * 2011-07-11 2013-01-17 株式会社村田製作所 Electronic component
US9552923B2 (en) * 2011-07-11 2017-01-24 Murata Manufacturing Co., Ltd. Electronic component
US9042114B2 (en) 2011-07-11 2015-05-26 Murata Manufacturing Co., Ltd. Electronic component
TWI485725B (en) * 2011-08-05 2015-05-21 Murata Manufacturing Co Chip-component structure
KR101379875B1 (en) * 2011-08-05 2014-04-01 가부시키가이샤 무라타 세이사쿠쇼 Chip-component structure
JP2013038144A (en) * 2011-08-05 2013-02-21 Murata Mfg Co Ltd Chip component structure
CN102915833A (en) * 2011-08-05 2013-02-06 株式会社村田制作所 Chip-component structure
US9620288B2 (en) 2011-08-05 2017-04-11 Murata Manufacturing Co., Ltd. Chip-component structure
KR101506256B1 (en) * 2011-08-10 2015-03-26 가부시키가이샤 무라타 세이사쿠쇼 Chip-component structure and method of producing same
US8878339B2 (en) 2011-08-10 2014-11-04 Murata Manufacturing Co., Ltd. Chip-component structure and method of producing same
TWI570753B (en) * 2011-08-10 2017-02-11 村田製作所股份有限公司 Chip-component structure and method of producing same
CN102956353A (en) * 2011-08-10 2013-03-06 株式会社村田制作所 Chip-component structure and method of producing same
JP2013038291A (en) * 2011-08-10 2013-02-21 Murata Mfg Co Ltd Chip component structure and manufacturing method of the same
KR101413459B1 (en) * 2011-09-01 2014-07-01 가부시키가이샤 무라타 세이사쿠쇼 Mounting structure
CN103258645A (en) * 2011-09-01 2013-08-21 株式会社村田制作所 Electronic component
US9491849B2 (en) 2011-09-01 2016-11-08 Murata Manufacturing Co., Ltd. Electronic component
CN102970825A (en) * 2011-09-01 2013-03-13 株式会社村田制作所 Mounting structure
JP5664827B2 (en) * 2012-06-14 2015-02-04 株式会社村田製作所 Electronic component and manufacturing method thereof
US9978515B2 (en) * 2012-06-14 2018-05-22 Murata Manufacturing Co., Ltd. Electronic component unit and manufacturing method therefor
US20150096792A1 (en) * 2012-06-14 2015-04-09 Murata Manufacturing Co., Ltd. Electronic component unit and manufacturing method therefor
JP2012212943A (en) * 2012-08-06 2012-11-01 Murata Mfg Co Ltd Chip component structure
JP2012212944A (en) * 2012-08-06 2012-11-01 Murata Mfg Co Ltd Chip component structure
KR101552247B1 (en) 2012-08-10 2015-09-10 가부시키가이샤 무라타 세이사쿠쇼 Mounting land structure and mounting structure for laminated capacitor
US20160007446A1 (en) * 2013-02-18 2016-01-07 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor
US9686855B2 (en) * 2013-02-18 2017-06-20 Taiyo Yuden Co., Ltd Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor
US9313892B2 (en) * 2013-03-19 2016-04-12 Murata Manufacturing Co., Ltd. Electronic component and electronic component package
US20140284089A1 (en) * 2013-03-19 2014-09-25 Murata Manufacturing Co., Ltd. Electronic component and electronic component package
CN104064355A (en) * 2013-03-19 2014-09-24 株式会社村田制作所 Electronic Component And Electronic Component Package
KR101514536B1 (en) 2013-08-09 2015-04-22 삼성전기주식회사 Chip electronic component and board for mounting the same
KR101525696B1 (en) * 2013-11-14 2015-06-03 삼성전기주식회사 Multi-layered ceramic electroic components and board having the same mounted thereon
CN104952614A (en) * 2014-03-24 2015-09-30 株式会社村田制作所 Electronic component
JP2015185652A (en) * 2014-03-24 2015-10-22 株式会社村田製作所 Electronic component
US10014111B2 (en) 2014-03-24 2018-07-03 Murata Manufacturing Co., Ltd. Substrate terminal mounted electronic element
JP2016086056A (en) * 2014-10-24 2016-05-19 Tdk株式会社 Electronic component
CN107683018A (en) * 2016-08-02 2018-02-09 矽品精密工业股份有限公司 Electronic device
US11171082B2 (en) 2018-11-06 2021-11-09 Samsung Electronics Co., Ltd. Semiconductor package
JP2021022604A (en) * 2019-07-25 2021-02-18 ローム株式会社 Electronic equipment and manufacturing method of electronic equipment
JP7382167B2 (en) 2019-07-25 2023-11-16 ローム株式会社 Electronic device and method for manufacturing electronic device

Similar Documents

Publication Publication Date Title
JP2004335657A (en) Land pattern for surface mount of footprint electrode chip components, front side mounted method, buffer substrate, and electronic omponents
US8039758B2 (en) Mounting structure for electronic component
JP2541063Y2 (en) Printed circuit board pattern structure
US7733668B2 (en) Hybrid integrated circuit device and method for manufacturing same
US6184581B1 (en) Solder bump input/output pad for a surface mount circuit device
CN106604540B (en) Circuit board
EP1777999A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2010238841A (en) Method of mounting chip component to mounting substrate
US20120325538A1 (en) Printed circuit board assembly
JPH10256695A (en) Electric-part connecting structure and land pattern structure
JPH066021A (en) Pattern configuration for soldering land
JPH0343979A (en) Flat package
JP2914980B2 (en) Surface mounting structure of multi-terminal electronic components
JP3873346B2 (en) Printed circuit board
WO2023196323A1 (en) Micro solder joint and stencil aperture design
JPH0547442Y2 (en)
JPH02305208A (en) Surface mount part
JPH11261187A (en) Substrate mounting part and its fitting structure
JPS631093A (en) Electronic parts mounting board device
JPH1041426A (en) Ball grid array package mounting structure and ball grid array package
JP2925376B2 (en) Circuit board
KR100818095B1 (en) Flip chip package and method of fabricating the same
JP2020161782A (en) Electronic component and electronic component mounting substrate with the same
JPH0642371Y2 (en) Hybrid integrated circuit device
JPH0739260Y2 (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060120

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Effective date: 20080820

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20081224

Free format text: JAPANESE INTERMEDIATE CODE: A02