JP2000012367A - Electronic chip component and manufacture of the same - Google Patents

Electronic chip component and manufacture of the same

Info

Publication number
JP2000012367A
JP2000012367A JP10173674A JP17367498A JP2000012367A JP 2000012367 A JP2000012367 A JP 2000012367A JP 10173674 A JP10173674 A JP 10173674A JP 17367498 A JP17367498 A JP 17367498A JP 2000012367 A JP2000012367 A JP 2000012367A
Authority
JP
Japan
Prior art keywords
electronic chip
chip component
concave portion
solder fillet
side end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10173674A
Other languages
Japanese (ja)
Inventor
Hirokazu Nakayoshi
浩和 中吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10173674A priority Critical patent/JP2000012367A/en
Publication of JP2000012367A publication Critical patent/JP2000012367A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve mounting density while maintaining the connection quality of electronic chip component mounted on a mounting substrate by soldering. SOLUTION: A notched recessed part 2 is formed at the side edge part of an insulating block 1 incorporating an element, and an external electrode 3a is mounted so that at least the inner wall face of the recessed part 2 can be coated. This outside electrode 3a is electrically connected through a solder fillet 13 with a land 12 on a mounting substrate 11, and the position of the outside edge E of the solder fillet 13 is substantially housed within the outside dimension of the insulating block 1. Therefore, an inter-part distance G1 can be made close to or smaller than a safe distance G2 necessary for preventing short-circuit between the adjacent solder fillet 13. Thus, mounting density can be improved, and connection quality can be maintained by making it unnecessary to reduce the quantity of the solder fillet 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は実装基板上にハンダ
付けにより実装される電子チップ部品とその製造方法に
関し、特に接続不良を生ずることなく実装密度の向上を
可能とする部品構造と、その簡便な製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic chip component mounted on a mounting board by soldering, and a method of manufacturing the same. More particularly, the present invention relates to a component structure capable of improving a mounting density without causing a connection failure and a simple structure thereof. Manufacturing method.

【0002】[0002]

【従来の技術】電子機器の小型化、軽量化、高性能化を
より一層進展させるためには、実装基板上における部品
実装密度をいかに向上させるかが重要なポイントとな
る。かかる部品のひとつとして、図16に示されるよう
な数ミリ角の大きさの電子チップ部品cが多用されてい
る。この電子チップ部品cは、絶縁体ブロック21の内
部に素子が内蔵されたものであり、その側端部には外部
電極22が被着されている。図示される例は二端子素子
であり、したがって外部電極22としては矩形の絶縁体
ブロック21の対向する側端部に1対が形成されてい
る。上記電子チップ部品cの実装状態を図17に示す。
この電子チップ部品cの外部電極22は、実装基板31
上に予め所定パターンに形成されたランド32に対し、
ハンダ隅肉33を介して電気的に接続される。
2. Description of the Related Art In order to further reduce the size, weight, and performance of electronic devices, it is important to improve the component mounting density on a mounting board. As one of such components, an electronic chip component c having a size of several mm square as shown in FIG. 16 is frequently used. The electronic chip component c has a built-in element inside the insulator block 21, and an external electrode 22 is attached to a side end thereof. The illustrated example is a two-terminal element, and therefore, a pair of external electrodes 22 are formed at opposing side ends of a rectangular insulator block 21. FIG. 17 shows a mounting state of the electronic chip component c.
The external electrode 22 of this electronic chip component c is
For the land 32 previously formed in a predetermined pattern,
It is electrically connected through the solder fillet 33.

【0003】かかる電子チップ部品の一例として、図1
8および図19に積層コンデンサ25を示す。この積層
コンデンサ25は、5層の絶縁性セラミック・グリーン
・シート(以下、グリーン・シートと称する。)の各界
面に4層の内部電極パターンが介在された積層体からな
る。最上層の第3のグリーン・シート23cは内部電極
パターンを持たない層であるが、これより下では、第1
の内部電極パターン24aを有する2層の第1のグリー
ン・シート23aと、第2の内部電極パターン24bを
有する2層の第2のグリーン・シート23bとが交互に
積層されている。実際の製造時には、これら第1および
第2の内部電極パターン24a,24bはそれぞれ大面
積の第1および第2のグリーン・シート23a,23b
上に二次元的に配列されており、これらグリーン・シー
トの積層体を所定の分割線に沿って分割することによ
り、多数個の積層コンデンサ25が一括製造される。
FIG. 1 shows an example of such an electronic chip component.
8 and FIG. 19 show the multilayer capacitor 25. The multilayer capacitor 25 is composed of a laminate in which four layers of internal electrode patterns are interposed at each interface of five layers of insulating ceramic green sheets (hereinafter, referred to as green sheets). The uppermost third green sheet 23c is a layer having no internal electrode pattern.
The two layers of the first green sheet 23a having the internal electrode pattern 24a and the two layers of the second green sheet 23b having the second internal electrode pattern 24b are alternately laminated. At the time of actual manufacturing, these first and second internal electrode patterns 24a and 24b are respectively formed with large-area first and second green sheets 23a and 23b.
A plurality of multilayer capacitors 25 are collectively manufactured by dividing these green sheet laminates along a predetermined dividing line.

【0004】図19は、上記の積層コンデンサ25を焼
成後、外部電極28を形成した完成品を示す図であり、
(a)は両側端部に外部電極28を被着させた状態、
(b)はそのC−C線断面図である。これらの図面から
も明らかなように、上記第1の内部電極パターン24a
と第2の内部電極パターン24bとは、互いに反対側の
側端部に導出されるようになされており、等価回路的に
は3個のコンデンサの並列接続に等しい構成である。ま
た、上記外部電極28は両側端部を直接に被覆するNi
層26と、その上を被覆するハンダめっき層27の2層
構造を有するものである。
FIG. 19 is a view showing a completed product in which the above-mentioned multilayer capacitor 25 is fired and then external electrodes 28 are formed.
(A) is a state in which external electrodes 28 are attached to both end portions,
(B) is the CC sectional view taken on the line. As is apparent from these drawings, the first internal electrode pattern 24a
And the second internal electrode pattern 24b are led out to the opposite side ends, and have an equivalent circuit configuration equivalent to a parallel connection of three capacitors. In addition, the external electrode 28 is formed of Ni that directly covers both end portions.
It has a two-layer structure of a layer 26 and a solder plating layer 27 covering the layer 26.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
電子チップ部品では実装基板上における実装密度の向上
に限界を生じている。これは、前掲の図17にも示した
ように、ハンダ隅肉33が電子チップ部品cの外形寸法
の外側にはみ出して形成されることと関連している。ラ
ンド32に対する電子チップ部品cの位置合わせずれ
や、ハンダ量のバラツキに対するマージンを考慮する
と、隣接する電子チップ部品c間の短絡を防止するに
は、隣接するハンダ隅肉33の外側エッジe間に最低限
の安全距離g2を確保する必要がある。したがって、隣
接する電子チップ部品c間のチップ間距離g1は、必然
的に安全距離g2よりも十分に大とせざるを得ず、した
がって実装密度を上げることも困難である。
However, in the conventional electronic chip components, there is a limit in improving the mounting density on the mounting substrate. This is related to the fact that the solder fillet 33 protrudes outside the outer dimensions of the electronic chip component c as shown in FIG. 17 described above. In consideration of a margin for misalignment of the electronic chip component c with the land 32 and a variation in the amount of solder, in order to prevent a short circuit between the adjacent electronic chip components c, it is necessary to set a gap between the outer edges e of the adjacent solder fillets 33. It is necessary to secure the minimum safe distance g2. Therefore, the inter-chip distance g1 between the adjacent electronic chip components c is necessarily larger than the safe distance g2, and it is difficult to increase the mounting density.

【0006】上記チップ間距離g1の短縮を、上記ハン
ダ隅肉33のはみ出し長さの縮小、すなわちハンダの使
用量の節減により達成しようとすることは、得策ではな
い。なぜなら、ランド32と外部電極22との間の接続
不良が深刻化するおそれが大きく、実装密度が仮に向上
できても製品歩留りが低下して、メリットが得られない
からである。そこで本発明は、ハンダ隅肉の不足による
接続不良を発生させることなく、実装密度を向上させる
ことが可能な電子チップ部品と、その簡便な製造方法を
提供することを目的とする。
It is not advisable to reduce the inter-chip distance g1 by reducing the protruding length of the solder fillet 33, that is, by reducing the amount of solder used. This is because the connection failure between the land 32 and the external electrode 22 is likely to be serious, and even if the mounting density can be improved, the product yield is reduced, and no advantage can be obtained. Therefore, an object of the present invention is to provide an electronic chip component capable of improving the mounting density without causing a connection failure due to a shortage of solder fillet, and a simple manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】本発明者は、上述の目的
を達成するために鋭意検討を行った結果、電子チップ部
品の側端部に切欠き状の凹部を設け、この凹部にハンダ
隅肉の大部分を収容し、電子チップ部品の外形寸法以遠
への該ハンダ隅肉のはみ出しを実質的に無くせば、前述
の部品間距離g1と安全距離g2とをほぼ同等に近づけ
ることができ、接続不良を発生させずに実装密度を向上
可能であることを見出した。本発明の電子チップ部品
は、かかる知見にもとづいて提案されるものであり、素
子を内蔵した絶縁体ブロックの側端部に切欠き状の凹部
が設けられ、この凹部の少なくとも内壁面を被覆するご
とく外部電極が被着され、かつこの凹部がランド上にお
けるハンダ隅肉の外側エッジ位置を実質的に該絶縁体ブ
ロックの外形寸法内に収め得る大きさに形成されている
ものである。
The inventor of the present invention has conducted intensive studies in order to achieve the above-mentioned object. As a result, a notch-shaped concave portion is provided at a side end of the electronic chip component, and a solder corner is formed in this concave portion. By accommodating most of the meat and substantially eliminating the protrusion of the solder fillet beyond the outer dimensions of the electronic chip component, the above-described component distance g1 and the safety distance g2 can be made almost equal, It has been found that the mounting density can be improved without causing a connection failure. The electronic chip component of the present invention is proposed based on such knowledge, and a notch-shaped concave portion is provided at a side end of an insulator block having a built-in element, and covers at least an inner wall surface of the concave portion. The external electrode is attached as described above, and the concave portion is formed to have a size such that the outer edge position of the solder fillet on the land can be substantially contained within the outer dimensions of the insulator block.

【0008】上記の凹部は、大面積の基板を分割して多
数の電子チップ部品を一括製造するプロセスにおいて、
二次元的に配列された複数の素子を内蔵する大面積の絶
縁体基板に周期的に貫通孔を配しておき、該貫通孔を横
断する位置で分割を行うことにより形成できる。このと
き、上記凹部がランド上におけるハンダ隅肉の外側エッ
ジ位置を実質的に絶縁体ブロックの外形寸法内に収め得
る大きさとなるように、最初の貫通孔の寸法を設定して
おくことが肝要である。
In the process of dividing a large-sized substrate and manufacturing a large number of electronic chip components at once,
It can be formed by periodically arranging through-holes in a large-area insulating substrate having a plurality of two-dimensionally arrayed elements and dividing the through-holes. At this time, it is important to set the size of the first through hole so that the concave portion has a size that can substantially fit the outer edge position of the solder fillet on the land within the outer dimensions of the insulator block. It is.

【0009】[0009]

【発明の実施の形態】図1に、本発明の電子チップ部品
の概念図を示す。この電子チップ部品Cは二端子素子を
内蔵した絶縁体ブロック1を本体とするものであり、こ
の絶縁体ブロック1は直方体の対向する一対の側端部を
矩形に切り欠くごとく形成された凹部2を有し、この凹
部2の少なくとも内壁面を被覆するごとく外部電極が形
成されたものである。ここで、図1(a)は凹部2の内
壁面にのみ被着された外部電極3aを有する電子チップ
部品C1、図1(b)は凹部2の内壁面からその周囲の
上下面の所定範囲内にも延在された外部電極3bを有す
る電子チップ部品C2をそれぞれ表すものである。
FIG. 1 is a conceptual diagram of an electronic chip component of the present invention. The electronic chip component C has an insulator block 1 having a built-in two-terminal element as a main body. The insulator block 1 is formed by cutting a pair of opposing side ends of a rectangular parallelepiped into a rectangular shape. And an external electrode is formed so as to cover at least the inner wall surface of the concave portion 2. Here, FIG. 1A shows an electronic chip component C1 having an external electrode 3a attached only to the inner wall surface of the concave portion 2, and FIG. Each of them represents an electronic chip component C2 having an external electrode 3b extended inside.

【0010】図2に、上記図1(a)の電子チップ部品
C1の実装状態を示す。この電子チップ部品C1の外部
電極22は、実装基板11上に予め所定パターンに形成
されたランド12に対し、ハンダ隅肉13を介して電気
的に接続される。このハンダ隅肉13は、凹部2の内部
において外部電極3aと接触し、その外側エッジEの位
置は絶縁体ブロックの外形寸法内に実質的に納まってい
る。なお、本明細書中における「実質的に納まってい
る」という表現は、無視し得る程度であれば、ハンダ隅
肉13の外側エッジEが絶縁体ブロック1の外形寸法か
らはみ出していても構わないことを意味する。
FIG. 2 shows a mounting state of the electronic chip component C1 shown in FIG. The external electrodes 22 of the electronic chip component C1 are electrically connected to the lands 12 formed in a predetermined pattern on the mounting board 11 through the solder fillets 13. The solder fillet 13 is in contact with the external electrode 3a inside the concave portion 2, and the position of the outer edge E is substantially within the outer dimensions of the insulator block. Note that the expression “substantially fits” in the present specification may be such that the outer edge E of the solder fillet 13 protrudes from the outer dimensions of the insulator block 1 as long as it can be ignored. Means that.

【0011】ここで、隣接するハンダ隅肉13の外側エ
ッジEの間には、ランド12に対する電子チップ部品C
1の位置合わせずれや、ハンダ量のバラツキに対するマ
ージンを考慮して、安全距離G2を確保しておくことが
必要である。しかし、従来の電子チップ部品であれば絶
縁体ブロックの外側にはみ出していたハンダ隅肉の大部
分が、本発明では凹部に吸収されるようになるので、隣
接する電子チップ部品C1の間の部品間距離G1を上記
安全距離G2と同等にまで短縮することができる。絶縁
体ブロック1の外形寸法からの凹部2の後退量を大きく
設定すれば、部品間距離G1を安全距離G2より小とす
ることも可能である。しかも、ハンダ隅肉の体積は何ら
減らす必要がない。このようにして、本発明の電子チッ
プ部品によれば接続不良を発生させることなく、電子チ
ップ部品の実装密度を向上させることが可能となる。
Here, between the outer edge E of the adjacent solder fillet 13, the electronic chip component C
It is necessary to secure the safety distance G2 in consideration of the margin for the misalignment of 1 and the variation in the amount of solder. However, according to the present invention, most of the solder fillet that has protruded from the outside of the insulator block in the conventional electronic chip component is absorbed by the concave portion. The distance G1 can be reduced to be equal to the safety distance G2. If the retreat amount of the recess 2 from the outer dimensions of the insulator block 1 is set to be large, the distance G1 between the components can be smaller than the safe distance G2. Moreover, there is no need to reduce the volume of the solder fillet. Thus, according to the electronic chip component of the present invention, it is possible to improve the mounting density of the electronic chip component without causing a connection failure.

【0012】なお、上記図1(b)の電子チップ部品C
2を同様に実装した場合には、絶縁体ブロック1の上下
面にも外部電極3bが延在されていることから、この外
部電極3bとハンダ隅肉13との接触面積が広くなり、
接続抵抗を低減できる効果がある。
The electronic chip component C shown in FIG.
2 is similarly mounted, since the external electrodes 3b extend also on the upper and lower surfaces of the insulator block 1, the contact area between the external electrodes 3b and the solder fillets 13 increases,
This has the effect of reducing the connection resistance.

【0013】ところで、本発明の電子チップ部品に形成
される切欠き状の凹部の形状は上記のような矩形には限
られず、またその形成部位も対向する側端部に一対だけ
とは限らない。図3に、様々な凹部の形成パターンを示
す。これらの図面は、絶縁体ブロック1の上面図であ
り、凹部の内側の太線表示部分は、外部電極の形成部位
を表す。図3(a)は隣接する側端部に1対の矩形の凹
部4a、図3(b)は対向する側端部に1対の三角形の
凹部4b、図3(c)は対向する側端部に1対の半円形
の凹部4cが形成された電子チップ部品を示す。これら
図3(a)〜(c)は2端子素子を内蔵したものであ
る。
By the way, the shape of the notch-shaped concave portion formed in the electronic chip component of the present invention is not limited to the above-described rectangular shape, and the formed portion is not limited to only one pair at the opposite side end. . FIG. 3 shows formation patterns of various concave portions. These drawings are top views of the insulator block 1, and the bold-lined portions inside the concave portions indicate the portions where external electrodes are formed. 3 (a) shows a pair of rectangular recesses 4a at adjacent side edges, FIG. 3 (b) shows a pair of triangular recesses 4b at opposite side edges, and FIG. 3 (c) shows opposite side edges. 5 shows an electronic chip component having a pair of semicircular concave portions 4c formed in a portion. 3 (a) to 3 (c) show a case where a two-terminal element is incorporated.

【0014】一方、図3(d)は対向する側端部に2つ
ずつの矩形の凹部4d、図3(e)は対向する側端部に
2つずつの対の半円形の凹部4e、図3(f)は各側端
部に1つずつの矩形の凹部4fが形成された電子チップ
部品を示す。これら図3(e)〜(f)は2対の二端子
素子を内蔵するものであっても、あるいは1個の四端子
素子を内蔵するものであっても構わない。四端子素子の
例としては、多連コイル、LC内蔵フィルタ、電磁干渉
対策用の多連コンデンサ、多連抵抗を例示することがで
きる。特に、図3(f)の電子チップ部品は、X方向に
もY方向にも実装密度を向上させ得るものである。な
お、図3(a)〜(f)は凹部のほんの数例を示したも
のに過ぎず、各凹部の形状と形成部位の組み合わせは任
意である。また、3対以上の外部電極の素子を内蔵する
もの、前掲の図1(b)に示したように外部電極が凹部
の周辺であって絶縁体ブロックの上下面に延在されたも
のであってもよい。
On the other hand, FIG. 3 (d) shows two rectangular recesses 4d at opposite side ends, and FIG. 3 (e) shows two pairs of semicircular recesses 4e at opposite side ends. FIG. 3F shows an electronic chip component in which one rectangular recess 4f is formed at each side end. 3 (e) to 3 (f) may have two pairs of two-terminal elements or may have one four-terminal element. Examples of the four-terminal element include a multiple coil, an LC built-in filter, a multiple capacitor for preventing electromagnetic interference, and a multiple resistor. In particular, the electronic chip component shown in FIG. 3F can improve the mounting density in both the X direction and the Y direction. 3A to 3F show only a few examples of the concave portions, and the combination of the shape of each concave portion and the formation site is arbitrary. In addition, there are three or more pairs of external electrode elements built-in, and as shown in FIG. 1B, the external electrodes extend around the concave portion and on the upper and lower surfaces of the insulator block. You may.

【0015】次に、本発明の電子チップ部品の製造方法
の一例として、積層コンデンサの製造プロセスについて
図4ないし図9を参照しながら説明する。まず、図4に
示されるように、5枚のグリーン・シートを位置合わせ
する。ここで、最上層の第3のグリーン・シート5cは
内部電極パターンを持たない層であるが、これより下で
は、第1の内部電極パターン6aを有する2層の第1の
グリーン・シート5aと、第2の内部電極パターン6b
を有する2層の第2のグリーン・シート5bとが交互に
積層されている。上記第1および第2の内部電極パター
ン6a,6bはたとえばNi蒸着膜であり、それぞれ第
1および第2のグリーン・シート5a,5b上に二次元
的に配列されている。ただし、これら第1および第2の
内部電極パターン6aは各パターンの長手方向の繰り返
し周期が互いにずれており、最終的な積層コンデンサの
両側端部の凹部の内側に互いに異なる内部電極パターン
が露出するようになされている。なお、内部電極パター
ンの形状、配列、配列数、グリーン・シートの積層数は
任意に変更可能である。
Next, as an example of a method of manufacturing an electronic chip component of the present invention, a manufacturing process of a multilayer capacitor will be described with reference to FIGS. First, as shown in FIG. 4, five green sheets are aligned. Here, the uppermost third green sheet 5c is a layer having no internal electrode pattern, but below this, the two layers of the first green sheet 5a having the first internal electrode pattern 6a , The second internal electrode pattern 6b
Are alternately stacked with two layers of second green sheets 5b. The first and second internal electrode patterns 6a and 6b are, for example, Ni vapor-deposited films, and are two-dimensionally arranged on the first and second green sheets 5a and 5b, respectively. However, in the first and second internal electrode patterns 6a, the repetition periods of the respective patterns in the longitudinal direction are shifted from each other, and different internal electrode patterns are exposed inside the concave portions at both end portions of the final multilayer capacitor. It has been made like that. The shape, arrangement, and number of the internal electrode patterns, and the number of stacked green sheets can be arbitrarily changed.

【0016】図5には、これら5枚のグリーン・シート
5c,5a,5b,5a,5bを積層して得られた積層
体5を示す。次に、図6に示されるように、金型を用い
た打ち抜き加工を行って所定の繰り返し周期にて貫通孔
2aを形成する。この積層体5は、図中A1−A1分割
線、A2−A2分割線、B−B分割線の各々に沿って分
割されることにより、複数個(ここでは9個)の積層コ
ンデンサとなるが、上記A1−A1分割線、A2−A2
分割線が上記貫通孔2aを横断しているため、分割後の
個々の積層コンデンサの両側端部には凹部2が形成され
る。なお、積層体5の両側端部には、分割によらなくと
も最初から凹部2が形成されることになる。図7には、
打ち抜き加工された積層体5の分解斜視図を示す。
FIG. 5 shows a laminated body 5 obtained by laminating these five green sheets 5c, 5a, 5b, 5a, 5b. Next, as shown in FIG. 6, a punching process using a die is performed to form the through holes 2a at a predetermined repetition cycle. Although the laminated body 5 is divided along each of the A1-A1 dividing line, the A2-A2 dividing line, and the BB dividing line in the drawing, a plurality of (here, nine) laminated capacitors are formed. A1-A1 dividing line, A2-A2
Since the dividing line crosses the through hole 2a, the concave portions 2 are formed at both end portions of each of the divided multilayer capacitors. In addition, the concave portion 2 is formed at both ends of the laminated body 5 from the beginning without depending on the division. In FIG.
FIG. 2 shows an exploded perspective view of a punched laminate 5.

【0017】分割によって得られた積層コンデンサ7を
図8に示す。図8(a)は積層コンデンサ7の斜視図、
図8(b)はその分解斜視図である。図9には、上記積
層コンデンサ7を焼成後、上記凹部2に外部電極3を被
着させた状態を示す。この外部電極3は、たとえばNi
層8とハンダめっき層9をこの順に被着させて形成した
ものである。
FIG. 8 shows the multilayer capacitor 7 obtained by the division. FIG. 8A is a perspective view of the multilayer capacitor 7,
FIG. 8B is an exploded perspective view thereof. FIG. 9 shows a state in which the external electrode 3 is applied to the concave portion 2 after firing the multilayer capacitor 7. This external electrode 3 is made of, for example, Ni
It is formed by depositing a layer 8 and a solder plating layer 9 in this order.

【0018】ここで、実際に上記の積層コンデンサ7を
前掲の図2のように実装した。積層コンデンサ7の外形
寸法を縦1.0mm×横0.5mm×高さ0.5mm、
凹部2の深さを0.2mmとしたところ、この凹部2の
内部に納まる分量のハンダ隅肉13でランド12に対し
て十分な接続信頼性を達成することができ、しかも部品
間距離G1を0.2mmとすることができた。ちなみ
に、同じ外形寸法を有する従来の積層コンデンサを前掲
の図17のように実装した場合には、ハンダ隅肉33の
外側エッジe間の安全距離g2として0.4mmを確保
する必要があり、このため部品間距離g1としては0.
45mmもの距離が必要であった。これより、本発明の
電子チップ部品が高実装密度化に適していることが実証
された。また、積層体5の分割断面がそのまま最終的な
電子チップ部品の側端部となり、従来のように側端部全
体が外部電極に覆われることがないので、部品の寸法精
度が向上し、自動実装装置による部品寸法や部品位置の
検出が容易になるというメリットも得られた。
Here, the above-mentioned multilayer capacitor 7 was actually mounted as shown in FIG. The external dimensions of the multilayer capacitor 7 are 1.0 mm long × 0.5 mm wide × 0.5 mm high,
When the depth of the concave portion 2 is set to 0.2 mm, a sufficient connection reliability to the land 12 can be achieved with the solder fillet 13 in an amount corresponding to the inside of the concave portion 2, and the distance G1 between the components is reduced. It could be 0.2 mm. Incidentally, when a conventional multilayer capacitor having the same external dimensions is mounted as shown in FIG. 17 described above, it is necessary to secure 0.4 mm as a safety distance g2 between the outer edges e of the solder fillets 33. Therefore, the distance g1 between the components is 0.
A distance as large as 45 mm was required. This proves that the electronic chip component of the present invention is suitable for high packaging density. Further, since the divided cross section of the laminate 5 becomes the side end of the final electronic chip component as it is, and the entire side end is not covered with the external electrode as in the conventional case, the dimensional accuracy of the component is improved, The advantage that the mounting device can easily detect component dimensions and component positions is also obtained.

【0019】ところで、従来プロセスとの差異がより少
ない方法で積層コンデンサを製造する方法としては、次
のような別法も可能である。この方法を、図10ないし
図15を参照しながら説明する。まず、図10に示され
るように、5枚のグリーン・シートを位置合わせする。
ここで、最上層の第3のグリーン・シート15cは内部
電極パターンを持たない層であるが、これより下では、
第1の内部電極パターン16aを有する2層の第1のグ
リーン・シート15aと、第2の内部電極パターン16
bを有する2層の第2のグリーン・シート15bとが交
互に積層されている。上記第1および第2の内部電極パ
ターン16a,16bが前掲の図4に示した第1および
第2の内部電極パターン6a,6bと異なる点は、Ni
蒸着膜がA1−A1分割線を避けることなく、連続して
形成されていることである。
By the way, as a method of manufacturing a multilayer capacitor by a method having a smaller difference from the conventional process, the following alternative method is also possible. This method will be described with reference to FIGS. First, as shown in FIG. 10, five green sheets are aligned.
Here, the uppermost third green sheet 15c is a layer having no internal electrode pattern.
A two-layer first green sheet 15a having a first internal electrode pattern 16a;
b are alternately stacked with two layers of second green sheets 15b. The first and second internal electrode patterns 16a and 16b are different from the first and second internal electrode patterns 6a and 6b shown in FIG.
That is, the deposited film is formed continuously without avoiding the A1-A1 division line.

【0020】図11には、これら5枚のグリーン・シー
ト15c,15a,15b,15a,15bを積層して
得られた積層体15を示す。この積層体15が前掲の図
5に示した積層体5と異なる点は、側端部に内部電極パ
ターンの端面が露出していることである。図中、手前側
の側端部には第1の内部電極パターン16aが見えてい
るが、図示されない反対側には第2の内部電極パターン
16bが露出されている。上記積層体15は、このまま
分割すれば前掲の図18に示したような積層コンデンサ
25となるが、本発明では図12に示されるように打ち
抜き加工により貫通孔2aを形成する。図13には、打
ち抜き加工された積層体15の分解斜視図を示す。
FIG. 11 shows a laminated body 15 obtained by laminating these five green sheets 15c, 15a, 15b, 15a, 15b. This laminate 15 is different from the above-described laminate 5 shown in FIG. 5 in that the end face of the internal electrode pattern is exposed at the side end. In the drawing, the first internal electrode pattern 16a is visible at the side end on the near side, but the second internal electrode pattern 16b is exposed at the opposite side (not shown). If the laminated body 15 is divided as it is, it becomes a laminated capacitor 25 as shown in FIG. 18 described above. In the present invention, the through holes 2a are formed by punching as shown in FIG. FIG. 13 shows an exploded perspective view of the punched laminate 15.

【0021】分割によって得られた積層コンデンサ17
を図14に示す。図14(a)は積層コンデンサ17の
斜視図、図14(b)はその分解斜視図である。図15
には、上記積層コンデンサ17を焼成後、上記凹部2に
外部電極3を被着させ、さらに該凹部2以外の側端部を
絶縁性のレジスト層10で被覆した状態を示す。上記レ
ジスト層10を設けているのは、側端部に露出した第1
および第2の内部電極パターン16a,16bの端面を
保護するためである。なお、このレジスト層10は、側
端面に内部電極パターンが露出されていない前掲の図9
のような積層コンデンサ7に形成してもよい。この場合
のレジスト層は、外部電極3の被着部位をより正確に規
定する役割を果たすものとなる。
The multilayer capacitor 17 obtained by the division
Is shown in FIG. FIG. 14A is a perspective view of the multilayer capacitor 17, and FIG. 14B is an exploded perspective view thereof. FIG.
3 shows a state in which the multilayer capacitor 17 is fired, the external electrode 3 is applied to the concave portion 2, and the side end other than the concave portion 2 is covered with the insulating resist layer 10. The reason why the resist layer 10 is provided is that the first layer
This is for protecting the end faces of the second internal electrode patterns 16a and 16b. Note that this resist layer 10 has the above-mentioned FIG.
May be formed on the multilayer capacitor 7 as described above. In this case, the resist layer plays a role in more precisely defining the portion to which the external electrode 3 is to be attached.

【0022】[0022]

【発明の効果】以上の説明からも明らかなように、本発
明の電子チップ部品はその側端部に外部電極が被着され
る凹部を有し、この凹部がハンダ隅肉の形成部位を部品
本体の内側方向に後退させる役割を果たす。したがっ
て、ハンダ使用量を減ずることなく実装基板上における
部品間距離を縮小することが可能となり、接続品質を維
持しつつ高実装密度化に対応することができる。かかる
電子チップ部品を製造するための本発明の方法では、二
次元的に配列された複数の素子を内蔵する大面積の絶縁
体基板に周期的に貫通孔を配しておき、この貫通孔を横
断する位置で基板分割を行うことにより、複数部品の一
括製造に伴って上記の凹部を容易に形成することができ
る。工程数としては、貫通孔の穿設工程が追加されるだ
けで、製造効率にも極めて優れたものである。
As is apparent from the above description, the electronic chip component of the present invention has, at its side end, a concave portion on which an external electrode is to be attached, and this concave portion defines the portion where the solder fillet is formed. It plays the role of retracting inward of the body. Therefore, it is possible to reduce the distance between components on the mounting board without reducing the amount of solder used, and it is possible to cope with a higher mounting density while maintaining connection quality. In the method of the present invention for manufacturing such an electronic chip component, through-holes are periodically arranged in a large-area insulating substrate containing a plurality of two-dimensionally arranged elements, and the through-holes are formed. By performing the substrate division at the crossing position, the above-mentioned concave portion can be easily formed with the batch production of a plurality of components. Regarding the number of steps, only a step of forming a through hole is added, and the manufacturing efficiency is extremely excellent.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子チップ部品の概略斜視図であり、
(a)は凹部の内側にのみ外部電極を形成した例、
(b)は凹部の周辺にも外部電極を形成した例をそれぞ
れ表す。
FIG. 1 is a schematic perspective view of an electronic chip component of the present invention;
(A) is an example in which an external electrode is formed only inside the concave portion,
(B) shows an example in which an external electrode is also formed around the recess.

【図2】本発明の電子チップ部品の実装状態を示す模式
的断面図である。
FIG. 2 is a schematic sectional view showing a mounted state of an electronic chip component of the present invention.

【図3】本発明の電子チップ部品の様々な凹部の形成パ
ターンを示す上面図である。
FIG. 3 is a top view showing formation patterns of various concave portions of the electronic chip component of the present invention.

【図4】本発明を適用した積層コンデンサの製造プロセ
スにおいて、複数のグリーン・シートの位置合わせ状態
を示す概略斜視図である。
FIG. 4 is a schematic perspective view showing an alignment state of a plurality of green sheets in a manufacturing process of the multilayer capacitor to which the present invention is applied.

【図5】図4の複数のグリーン・シートを積層して得ら
れる積層体の概略斜視図である。
5 is a schematic perspective view of a laminate obtained by laminating a plurality of green sheets of FIG.

【図6】図5の積層体に打ち抜き加工を行った状態を示
す概略斜視図である。
6 is a schematic perspective view showing a state where a punching process has been performed on the laminate of FIG. 5;

【図7】打ち抜き加工された図6の積層体の分解斜視図
である。
FIG. 7 is an exploded perspective view of the laminated body of FIG. 6 that has been stamped.

【図8】図6の積層体を分割して得られた積層コンデン
サを示す図であり、(a)は概略斜視図、(b)は分解
斜視図である。
8A and 8B are diagrams showing a multilayer capacitor obtained by dividing the multilayer body of FIG. 6, wherein FIG. 8A is a schematic perspective view and FIG. 8B is an exploded perspective view.

【図9】積層コンデンサの側端部の凹部に外部電極を形
成した状態を示す概略斜視図である。
FIG. 9 is a schematic perspective view showing a state in which an external electrode is formed in a concave portion at a side end of the multilayer capacitor.

【図10】本発明を適用した積層コンデンサの他の製造
プロセスにおいて、複数のグリーン・シートの位置合わ
せ状態を示す概略斜視図である。
FIG. 10 is a schematic perspective view showing an alignment state of a plurality of green sheets in another manufacturing process of the multilayer capacitor to which the present invention is applied.

【図11】図10の複数のグリーン・シートを積層して
得られる積層体の概略斜視図である。
FIG. 11 is a schematic perspective view of a laminate obtained by laminating a plurality of green sheets of FIG.

【図12】図11の積層体に打ち抜き加工を行った状態
を示す概略斜視図である。
FIG. 12 is a schematic perspective view showing a state where a punching process has been performed on the laminate of FIG. 11;

【図13】打ち抜き加工された図12の積層体の分解斜
視図である。
FIG. 13 is an exploded perspective view of the laminated body of FIG. 12 that has been stamped.

【図14】図11の積層体を分割して得られた積層コン
デンサを示す図であり、(a)は概略斜視図、(b)は
分解斜視図である。
14A and 14B are diagrams showing a multilayer capacitor obtained by dividing the multilayer body of FIG. 11, wherein FIG. 14A is a schematic perspective view and FIG. 14B is an exploded perspective view.

【図15】図14の凹部に外部電極、凹部以外の側端部
にレジスト層を設けた積層コンデンサの概略斜視図であ
る。
15 is a schematic perspective view of a multilayer capacitor in which an external electrode is provided in a concave portion of FIG. 14 and a resist layer is provided at a side end other than the concave portion.

【図16】従来の電子チップ部品を示す概略斜視図であ
る。
FIG. 16 is a schematic perspective view showing a conventional electronic chip component.

【図17】従来の電子チップ部品の実装状態を示す模式
的断面図である。
FIG. 17 is a schematic cross-sectional view showing a mounting state of a conventional electronic chip component.

【図18】従来の積層コンデンサを示す図であり、
(a)は概略斜視図、(b)は分解斜視図である。
FIG. 18 is a view showing a conventional multilayer capacitor;
(A) is a schematic perspective view, (b) is an exploded perspective view.

【図19】外部電極を形成した従来の積層コンデンサを
示す図であり、(a)は概略斜視図、(b)はそのC−
C線断面図である。
19A and 19B are diagrams showing a conventional multilayer capacitor in which external electrodes are formed, wherein FIG. 19A is a schematic perspective view, and FIG.
It is a C line sectional view.

【符号の説明】[Explanation of symbols]

1…絶縁体ブロック 2,4a,4b,4c,4d,4
e,4f…凹部 2a…貫通孔 3,3a,3b…外部
電極 5a,15a…第1のグリーン・シート 5b,15b…第2のグリーン・シート 5c,15c
…第3のグリーン・シート 6a,16a…第1の内部
電極パターン 6b,16b…第2の内部電極パターン
7,17…積層コンデンサ 8…Ni層 9…ハンダ
めっき層 10…レジスト層 11…実装基板 12…
ランド 13…ハンダ隅肉 C1,C2…電子チップ部
品 E…外側エッジ G1…部品間距離 G2…安全距
1. Insulator block 2, 4a, 4b, 4c, 4d, 4
e, 4f recess 2a through hole 3, 3a, 3b external electrode 5a, 15a first green sheet 5b, 15b second green sheet 5c, 15c
... Third green sheet 6a, 16a first internal electrode pattern 6b, 16b second internal electrode pattern 7, 17 multilayer capacitor 8 Ni layer 9 solder plating layer 10 resist layer 11 mounting substrate 12 ...
Land 13: Solder fillet C1, C2: Electronic chip component E: Outside edge G1: Distance between components G2: Safety distance

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 素子を内蔵した絶縁体ブロックの側端部
に少なくとも一対の外部電極が被着され、この外部電極
と実装基板のランドとをハンダ隅肉を介して電気的に接
続するようになされた電子チップ部品であって、 前記外部電極が前記絶縁体ブロックの側端部に設けられ
た切欠き状の凹部の少なくとも内壁面を被覆するごとく
被着され、かつ該凹部が前記ランド上における前記ハン
ダ隅肉の外側エッジ位置を前記絶縁体ブロックの外形寸
法内に実質的に収め得る大きさに形成されていることを
特徴とする電子チップ部品。
At least one pair of external electrodes is attached to a side end of an insulator block having a built-in element, and the external electrodes are electrically connected to lands of a mounting board via solder fillets. An electronic chip component, wherein the external electrode is applied so as to cover at least an inner wall surface of a notch-shaped recess provided at a side end of the insulator block, and the recess is formed on the land. An electronic chip component, wherein an outer edge position of the solder fillet is formed in a size that can be substantially accommodated within an outer dimension of the insulator block.
【請求項2】 前記素子がコンデンサであり、前記外部
電極は前記凹部の内壁面に露出する該コンデンサの内部
電極に接続されていることを特徴とする請求項1記載の
電子チップ部品。
2. The electronic chip component according to claim 1, wherein the element is a capacitor, and the external electrode is connected to an internal electrode of the capacitor exposed on an inner wall surface of the recess.
【請求項3】 前記凹部の形成される側端部の該凹部以
外の表面がレジスト層で被覆されていることを特徴とす
る請求項1記載の電子チップ部品。
3. The electronic chip component according to claim 1, wherein a surface other than the concave portion at a side end portion where the concave portion is formed is covered with a resist layer.
【請求項4】 二次元的に配列された複数の素子を内蔵
し、かつ周期的に配された複数の貫通孔を有する絶縁体
基板を該貫通孔を横断する分割線に沿って分割すること
により、側端部に該貫通孔に由来する凹部を有する複数
の絶縁体ブロックを一括形成する第1工程と、実装基板
のランドとの間でハンダ隅肉を介して電気的接続を図る
ための外部電極を該凹部の少なくとも内壁面を被覆する
ごとく被着する第2工程とを有する電子チップ部品の製
造方法であって、 前記貫通孔の分割により生ずる前記凹部が前記ランド上
における前記ハンダ隅肉の外側エッジ位置を実質的に前
記絶縁体ブロックの外形寸法内に収め得る大きさとなる
ように、該貫通孔の寸法を設定することを特徴とする電
子チップ部品の製造方法。
4. An insulating substrate incorporating a plurality of elements arranged two-dimensionally and having a plurality of through holes arranged periodically is divided along a dividing line crossing the through holes. Thereby, a first step of collectively forming a plurality of insulator blocks having a concave portion derived from the through hole at a side end portion, and an electrical connection between a land of the mounting board and a solder fillet. A second step of applying an external electrode so as to cover at least an inner wall surface of the concave portion, wherein the concave portion formed by dividing the through hole has a thickness corresponding to the solder fillet on the land. A size of the through hole is set so that an outer edge position of the through hole is substantially within an outer dimension of the insulator block.
【請求項5】 前記絶縁体基板は、第1の周期にて第1
の内部電極パターンが形成された第1の単位基板と、該
第1の周期とずれた第2の周期にて第2の内部電極パタ
ーンが形成された第2の単位基板との積層体よりなり、
前記複数の貫通孔の半数の群は該第1の内部配線パター
ンのみをその内壁面に露出させ、他の半数の群は該第2
の内部配線パターンのみをその内壁面に露出させるごと
く形成することを特徴とする請求項4記載の電子チップ
部品の製造方法。
5. The method according to claim 1, wherein the insulating substrate is provided in a first cycle at a first period.
A first unit substrate on which an internal electrode pattern is formed, and a second unit substrate on which a second internal electrode pattern is formed at a second period shifted from the first period. ,
Half of the plurality of through holes expose only the first internal wiring pattern on the inner wall surface, and the other half of the plurality of through holes
5. The method according to claim 4, wherein only the internal wiring pattern is formed so as to be exposed on the inner wall surface.
【請求項6】 前記第1工程を終了後、前記凹部以外の
絶縁体ブロックの側端部をレジスト層で被覆した後、前
記第2工程にて前記外部電極を形成することを特徴とす
る請求項4記載の電子チップ部品の製造方法。
6. The method according to claim 1, wherein after the first step is completed, a side end of the insulator block other than the concave portion is covered with a resist layer, and the external electrode is formed in the second step. Item 5. The method for producing an electronic chip component according to Item 4.
JP10173674A 1998-06-19 1998-06-19 Electronic chip component and manufacture of the same Pending JP2000012367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10173674A JP2000012367A (en) 1998-06-19 1998-06-19 Electronic chip component and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10173674A JP2000012367A (en) 1998-06-19 1998-06-19 Electronic chip component and manufacture of the same

Publications (1)

Publication Number Publication Date
JP2000012367A true JP2000012367A (en) 2000-01-14

Family

ID=15965007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10173674A Pending JP2000012367A (en) 1998-06-19 1998-06-19 Electronic chip component and manufacture of the same

Country Status (1)

Country Link
JP (1) JP2000012367A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080256A1 (en) * 2000-04-14 2001-10-25 Matsushita Electric Industrial Co., Ltd. Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
JP2002270465A (en) * 2001-03-08 2002-09-20 Soshin Electric Co Ltd Terminal electrode of laminate electronic component
JP2007049142A (en) * 2005-08-03 2007-02-22 Samsung Electronics Co Ltd Chip type electric element and liquid crystal display module containing it
JP2007194617A (en) * 2005-12-22 2007-08-02 Ngk Spark Plug Co Ltd Wiring board, and capacitor incorporated therein
JP2012212944A (en) * 2012-08-06 2012-11-01 Murata Mfg Co Ltd Chip component structure
US8350306B2 (en) 2005-12-22 2013-01-08 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
JP2014042037A (en) * 2010-12-28 2014-03-06 Murata Mfg Co Ltd Electronic component
JP2014179512A (en) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd Electronic component, substrate type terminal included in the same, and mounting structure of the same
US9241408B2 (en) 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
JP2020102651A (en) * 2020-03-24 2020-07-02 株式会社村田製作所 Solid electrolytic capacitor
JP2021158239A (en) * 2020-03-27 2021-10-07 Tdk株式会社 Electronic component, multilayer ceramic capacitor, capacitor, electronic component manufacturing method, multilayer ceramic capacitor manufacturing method, and capacitor manufacturing method
JP2021174856A (en) * 2020-04-24 2021-11-01 太陽誘電株式会社 Manufacturing method of laminated ceramic electronic component, circuit board, and laminated ceramic electronic component

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080256A1 (en) * 2000-04-14 2001-10-25 Matsushita Electric Industrial Co., Ltd. Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
EP1195784A1 (en) * 2000-04-14 2002-04-10 Matsushita Electric Industrial Co., Ltd. Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
US6829135B2 (en) 2000-04-14 2004-12-07 Matsushita Electric Industrial Co., Ltd. Layered product, capacitor, electronic component and method and apparatus manufacturing the same
EP1195784A4 (en) * 2000-04-14 2006-12-27 Matsushita Electric Ind Co Ltd Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
JP2002270465A (en) * 2001-03-08 2002-09-20 Soshin Electric Co Ltd Terminal electrode of laminate electronic component
JP2007049142A (en) * 2005-08-03 2007-02-22 Samsung Electronics Co Ltd Chip type electric element and liquid crystal display module containing it
US8350306B2 (en) 2005-12-22 2013-01-08 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
JP2007194617A (en) * 2005-12-22 2007-08-02 Ngk Spark Plug Co Ltd Wiring board, and capacitor incorporated therein
JP2014042037A (en) * 2010-12-28 2014-03-06 Murata Mfg Co Ltd Electronic component
US9241408B2 (en) 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
CN107240496A (en) * 2010-12-28 2017-10-10 株式会社村田制作所 Electronic unit
JP2012212944A (en) * 2012-08-06 2012-11-01 Murata Mfg Co Ltd Chip component structure
JP2014179512A (en) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd Electronic component, substrate type terminal included in the same, and mounting structure of the same
JP2020102651A (en) * 2020-03-24 2020-07-02 株式会社村田製作所 Solid electrolytic capacitor
JP7020504B2 (en) 2020-03-24 2022-02-16 株式会社村田製作所 Solid electrolytic capacitors
JP2021158239A (en) * 2020-03-27 2021-10-07 Tdk株式会社 Electronic component, multilayer ceramic capacitor, capacitor, electronic component manufacturing method, multilayer ceramic capacitor manufacturing method, and capacitor manufacturing method
JP7354899B2 (en) 2020-03-27 2023-10-03 Tdk株式会社 Electronic components, multilayer ceramic capacitors, capacitors, methods for manufacturing electronic components, methods for manufacturing multilayer ceramic capacitors, and methods for manufacturing capacitors
JP2021174856A (en) * 2020-04-24 2021-11-01 太陽誘電株式会社 Manufacturing method of laminated ceramic electronic component, circuit board, and laminated ceramic electronic component

Similar Documents

Publication Publication Date Title
JP4332634B2 (en) Multilayer electronic components
JP2598940B2 (en) LC composite parts
JPH0750488A (en) Layered electronic component, its manufacture and its characteristic measuring method
JP2000012367A (en) Electronic chip component and manufacture of the same
KR20160040035A (en) Chip component and manufacturing method thereof
KR100304792B1 (en) Multilayer coil and manufacturing method for the same
JPWO2022070888A5 (en)
JPH1167554A (en) Laminated coil component and its manufacture
JP2002057066A (en) Chip array and its manufacturing method
EP1542245A1 (en) Multilayer ceramic electronic component, multilayer coil component and process for producing multilayer ceramic electronic component
JPH1012490A (en) Through-type layer-built capacitor array
JP5831633B2 (en) Multilayer element and manufacturing method thereof
JPS5924535B2 (en) Laminated composite parts
KR20050029927A (en) Chip inductor
JP6232836B2 (en) Capacitor element
JP2006147792A (en) Multilayer capacitor
JP4837275B2 (en) Multilayer capacitor mounting structure
US7440256B2 (en) Laminated ceramic substrate and manufacturing method therefor
JP4975668B2 (en) Multilayer capacitor and its mounting structure
JPH10208942A (en) Chip inductor incorporating magnetic core and its manufacture
KR101963267B1 (en) Multi-layered inductor and board for mounting the same
JPH0993069A (en) Multiseries noise filter
JP2000049015A (en) Inductor array
JP4622231B2 (en) Noise filter
JPH0410676Y2 (en)