KR102473414B1 - Multilayered electronic component and board having the same mounted thereon - Google Patents

Multilayered electronic component and board having the same mounted thereon Download PDF

Info

Publication number
KR102473414B1
KR102473414B1 KR1020170132665A KR20170132665A KR102473414B1 KR 102473414 B1 KR102473414 B1 KR 102473414B1 KR 1020170132665 A KR1020170132665 A KR 1020170132665A KR 20170132665 A KR20170132665 A KR 20170132665A KR 102473414 B1 KR102473414 B1 KR 102473414B1
Authority
KR
South Korea
Prior art keywords
capacitor body
electronic component
external electrodes
land
multilayer electronic
Prior art date
Application number
KR1020170132665A
Other languages
Korean (ko)
Other versions
KR20190041274A (en
Inventor
박흥길
지구원
박세훈
최재열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170132665A priority Critical patent/KR102473414B1/en
Publication of KR20190041274A publication Critical patent/KR20190041274A/en
Application granted granted Critical
Publication of KR102473414B1 publication Critical patent/KR102473414B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 및 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에서 제1 면의 일부까지 각각 연장되게 배치되는 제1 및 제2 외부 전극; 상기 커패시터 바디의 제5 및 제6 면에서 제1 면의 일부까지 연장되게 배치되는 제3 외부 전극; 절연체로 이루어지고, 표면에 도체층이 형성되고, 상기 제1 내지 제3 외부 전극 상에 각각 배치되는 제1 내지 제3 랜드부; 및 상기 제1 및 제3 랜드부와 상기 제2 및 제3 랜드부 사이에 각각 배치되는 제1 및 제2 브릿지부; 를 포함하고, 상기 제1 내부 전극은 양단이 상기 제1 및 제2 외부 전극과 각각 접속되도록 상기 커패시터 바디의 제3 및 제4 면을 통해 각각 노출되고, 상기 제2 내부 전극은 상기 제3 외부 전극과 접속되도록 상기 커패시터 바디의 제5 및 제6 면을 통해 각각 노출되는 제1 및 제2 리드부를 포함하는 적층형 전자 부품을 제공한다.The present invention provides first and second surfaces facing each other, third and fourth surfaces connected to the first and second surfaces and facing each other, and connected to the first and second surfaces and connected to the third and fourth surfaces. a capacitor body including fifth and sixth surfaces connected to the four surfaces and facing each other, and including first and second internal electrodes alternately disposed with a dielectric layer interposed therebetween; first and second external electrodes extending from the third and fourth surfaces of the capacitor body to a portion of the first surface, respectively; third external electrodes extending from the fifth and sixth surfaces of the capacitor body to a portion of the first surface; first to third land portions made of an insulator, having a conductor layer formed thereon, and disposed on the first to third external electrodes, respectively; and first and second bridge parts respectively disposed between the first and third land parts and the second and third land parts; wherein the first internal electrode is exposed through third and fourth surfaces of the capacitor body so that both ends are connected to the first and second external electrodes, respectively, and the second internal electrode is exposed to the third external electrode; A multilayer electronic component including first and second lead portions exposed through fifth and sixth surfaces of the capacitor body to be connected to electrodes, respectively.

Description

적층형 전자 부품 및 그 실장 기판{MULTILAYERED ELECTRONIC COMPONENT AND BOARD HAVING THE SAME MOUNTED THEREON}Multilayer electronic component and its mounting board

본 발명은 적층형 전자 부품 및 그 실장 기판에 관한 것이다.
The present invention relates to a laminated electronic component and a mounting board thereof.

적층형 전자 부품의 하나로서 적층형 커패시터는 유전체 재료로 이루어지고, 이 유전체 재료는 압전성을 가지기 때문에 인가 전압에 동기화되어 변형될 수 있다.As one of the multilayer electronic components, the multilayer capacitor is made of a dielectric material, and since the dielectric material has piezoelectricity, it can be deformed in synchronization with an applied voltage.

인가 전압의 주기가 가청 주파수 대역에 있을 때, 그 변위는 진동이 되어 솔더를 통해 기판에 전해지고, 기판의 진동이 소리로 들리게 된다. 이러한 소리를 어쿠스틱 노이즈라고 한다.
When the period of the applied voltage is in the audio frequency band, the displacement becomes vibration and is transmitted to the board through the solder, and the vibration of the board is heard as sound. This sound is called acoustic noise.

상기 어쿠스틱 노이즈는 기기의 동작 환경이 조용한 경우 사용자가 이상한 소리로 인지하여 기기의 고장이라고 느낄 수 있다.When the operating environment of the device is quiet, the user may perceive the acoustic noise as a strange sound and feel that the device is malfunctioning.

또한, 음성 회로를 가지는 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질을 저하시킬 수 있다.In addition, in a device having an audio circuit, the quality of the device may be degraded as acoustic noise is superimposed on the audio output.

또한, 사람의 귀가 인지하는 어쿠스틱 노이즈와 별개로, 적층형 커패시터의 압전 진동이 20kHz 이상의 고주파 영역에서 발생하는 경우, IT 및 산업/전장에서 사용되는 각종 센서류의 오작동을 발생시키는 원인이 될 수 있다.
In addition, apart from acoustic noise perceived by the human ear, when the piezoelectric vibration of the multilayer capacitor occurs in a high-frequency region of 20 kHz or higher, it may cause malfunction of various sensors used in IT and industrial / battlefield fields.

한편, 적층형 커패시터의 외부 전극과 기판은 솔더로 연결되는데, 이때 솔더가 커패시터 바디의 양 측면 또는 양 단면에서 상기 외부 전극의 표면을 따라 일정한 높이로 경사지게 형성될 수 있다.Meanwhile, the external electrodes of the multilayer capacitor and the board are connected with solder. In this case, the solder may be formed inclined at a constant height along the surface of the external electrodes on both side surfaces or both end surfaces of the capacitor body.

이때, 상기 솔더의 부피 및 높이가 커질수록 상기 적층형 커패시터의 진동이 상기 기판으로 보다 용이하게 전달되고, 이에 발생되는 어쿠스틱 노이즈의 크기가 심화되는 문제점이 있다.
At this time, as the volume and height of the solder increase, the vibration of the multilayer capacitor is more easily transmitted to the board, and thus, the size of the acoustic noise generated increases.

일본공개특허 제2012-204572호Japanese Laid-open Patent No. 2012-204572 일본공개특허 제2014-042037호Japanese Laid-open Patent No. 2014-042037

본 발명의 목적은 20kHz 미만 가청주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 적층형 전자 부품 및 그 실장 기판을 제공하는 데 있다.
An object of the present invention is to provide a multilayer electronic component capable of reducing acoustic noise in an audible frequency range of less than 20 kHz and high-frequency vibration of 20 kHz or more, and a mounting substrate thereof.

본 발명의 일 측면은, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 및 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에서 제1 면의 일부까지 각각 연장되게 배치되는 제1 및 제2 외부 전극; 상기 커패시터 바디의 제5 및 제6 면에서 제1 면의 일부까지 연장되게 배치되는 제3 외부 전극; 절연체로 이루어지고, 표면에 도체층이 형성되고, 상기 제1 내지 제3 외부 전극 상에 각각 배치되는 제1 내지 제3 랜드부; 및 상기 제1 및 제3 랜드부와 상기 제2 및 제3 랜드부 사이에 각각 배치되는 제1 및 제2 브릿지부; 를 포함하고, 상기 제1 내부 전극은 양단이 상기 제1 및 제2 외부 전극과 각각 접속되도록 상기 커패시터 바디의 제3 및 제4 면을 통해 각각 노출되고, 상기 제2 내부 전극은 상기 제3 외부 전극과 접속되도록 상기 커패시터 바디의 제5 및 제6 면을 통해 각각 노출되는 제1 및 제2 리드부를 포함하는 적층형 전자 부품을 제공한다.
One aspect of the present invention, first and second surfaces facing each other, third and fourth surfaces connected to the first and second surfaces and opposed to each other, and connected to the first and second surfaces and connected to the first a capacitor body including fifth and sixth surfaces connected to the third and fourth surfaces and facing each other, and including first and second internal electrodes alternately disposed with a dielectric layer interposed therebetween; first and second external electrodes extending from the third and fourth surfaces of the capacitor body to a portion of the first surface, respectively; third external electrodes extending from the fifth and sixth surfaces of the capacitor body to a portion of the first surface; first to third land portions made of an insulator, having a conductor layer formed on a surface thereof, and disposed on the first to third external electrodes, respectively; and first and second bridge parts respectively disposed between the first and third land parts and the second and third land parts; wherein the first internal electrode is exposed through third and fourth surfaces of the capacitor body such that both ends are connected to the first and second external electrodes, respectively, and the second internal electrode is exposed to the third external electrode; A multilayer electronic component including first and second lead portions exposed through fifth and sixth surfaces of the capacitor body, respectively, to be connected to electrodes.

본 발명의 일 실시 예에서, 상기 제1 내지 제3 랜드부의 폭이 상기 제1 내지 제3 외부 전극의 폭 보다 좁게 형성될 수 있다.In an embodiment of the present invention, the first to third land portions may have a narrower width than the first to third external electrodes.

본 발명의 일 실시 예에서, 상기 제1 내지 제3 랜드부 중 적어도 하나에 절개부가 형성될 수 있다.In one embodiment of the present invention, a cutout portion may be formed in at least one of the first to third land portions.

본 발명의 일 실시 예에서, 상기 제1 및 제2 랜드부에 상기 커패시터 바디의 제3 및 제4 면의 방향으로 각각 개방되게 절개부가 형성될 수 있다.In one embodiment of the present invention, cutouts may be formed in the first and second lands to open in directions of the third and fourth surfaces of the capacitor body, respectively.

본 발명의 일 실시 예에서, 상기 제1 내지 제2 랜드부 중 적어도 하나에 상기 커패시터 바디의 제5 및 제6 면의 방향으로 개방되게 절개부가 형성될 수 있다.In one embodiment of the present invention, at least one of the first and second land portions may be formed with a cutout to open in directions of the fifth and sixth surfaces of the capacitor body.

본 발명의 일 실시 예에서, 상기 제1 및 제2 브릿지부의 폭이 상기 제1 내지 제3 랜드부의 폭 보다 좁게 형성될 수 있다.In one embodiment of the present invention, widths of the first and second bridge parts may be narrower than widths of the first to third land parts.

본 발명의 일 실시 예에서, 상기 제1 및 제2 브릿지부의 폭이 상기 제1 내지 제3 랜드부의 폭 보다 넓게 형성될 수 있다.In one embodiment of the present invention, widths of the first and second bridge parts may be wider than widths of the first to third land parts.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은 상기 커패시터 바디의 제2 면의 일부, 제5 및 제6 면의 일부까지 연장되고, 상기 제3 외부 전극은 상기 커패시터 바디의 제2 면의 일부까지 연장될 수 있다.
In one embodiment of the present invention, the first and second external electrodes extend to parts of the second surface and parts of the fifth and sixth surfaces of the capacitor body, and the third external electrode extends to a portion of the capacitor body. It may extend to part of 2 sides.

본 발명의 다른 측면은, 일면에 서로 이격되게 배치되는 제1 내지 제3 전극 패드를 가지는 기판; 및 상기 제1 내지 제3 전극 패드 상에 제1 내지 제3 랜드부가 각각 접속되도록 실장되는 상기 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판을 제공한다.
Another aspect of the present invention is a substrate having first to third electrode pads disposed spaced apart from each other on one surface; and the multilayer electronic component mounted on the first to third electrode pads such that first to third land portions are respectively connected thereto. It provides a mounting board of a multilayer electronic component comprising a.

본 발명의 일 실시 형태에 따르면, 적층형 전자 부품의 20kHz 미만 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 효과가 있다.
According to an embodiment of the present invention, there is an effect of reducing acoustic noise in an audible frequency region of less than 20 kHz and high-frequency vibration of 20 kHz or more of the multilayer electronic component.

도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2(a) 및 도 2(b)는 본 발명의 일 실시 형태에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 3은 도 1의 I-I’선 단면도이다.
도 4 및 도 5는 도 1에서 랜드부의 변형 예를 나타낸 사시도이다.
도 6 및 도 7은 도 4에서 브릿지부의 변형 예를 나타낸 사시도이다.
도 8은 본 발명의 일 실시 형태에 따른 적층형 전자 부품이 기판에 실장된 상태를 개략적으로 도시한 단면도이다.1 is a perspective view illustrating a multilayer electronic component according to an embodiment of the present invention.
2(a) and 2(b) are plan views respectively illustrating first and second internal electrodes of a multilayer electronic component according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view taken along line II' of FIG. 1 .
4 and 5 are perspective views illustrating a modified example of the land portion in FIG. 1 .
6 and 7 are perspective views illustrating modified examples of the bridge part in FIG. 4 .
8 is a cross-sectional view schematically illustrating a state in which a multilayer electronic component according to an embodiment of the present invention is mounted on a substrate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiments of the present invention may be modified in various forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The shapes and sizes of elements in the drawings may be exaggerated for clarity.

또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In addition, components having the same function within the scope of the same idea shown in the drawings of each embodiment are described using the same reference numerals.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, 'include' a component throughout the specification means that other components may be further included, rather than excluding other components unless otherwise stated.

도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이고, 도 2(a) 및 도 2(b)는 본 발명의 일 실시 형태에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 3은 도 1의 I-I’선 단면도이다.
1 is a perspective view illustrating a multilayer electronic component according to an embodiment of the present invention, and FIGS. 2(a) and 2(b) are first and second interiors of the multilayer electronic component according to an embodiment of the present invention. It is a plan view showing each electrode, and FIG. 3 is a cross-sectional view taken along line II' of FIG. 1 .

도 1 내지 도 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 전자 부품(100)은, 커패시터 바디(110), 제1 내지 제3 외부 전극(131-133), 제1 내지 제3 랜드부(141-143) 및 제1 및 제2 브릿지부(151, 152)를 포함한다.
1 to 3 , the multilayer electronic component 100 according to an embodiment of the present invention includes a capacitor body 110, first to third external electrodes 131 to 133, and first to third lands. It includes parts 141-143 and first and second bridge parts 151 and 152.

이하, 본 발명의 실시 형태를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 형태에서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
Hereinafter, when the direction of the capacitor body 110 is defined in order to clearly describe the embodiment of the present invention, X, Y, and Z shown in the drawings represent the length direction, width direction, and thickness direction of the capacitor body 110, respectively. . Also, in this embodiment, the thickness direction may be used as the same concept as the stacking direction in which dielectric layers are stacked.

커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Z방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함한다.The capacitor body 110 is obtained by stacking a plurality of dielectric layers 111 in the Z direction and then firing, and the plurality of first and second dielectric layers 111 are alternately disposed in the Z direction with the dielectric layers 111 interposed therebetween. 2 internal electrodes 121 and 122 are included.

그리고, 커패시터 바디(110)의 Z방향으로 양측에 소정 두께의 커버(112, 113)가 더 형성될 수 있다.In addition, covers 112 and 113 having a predetermined thickness may be further formed on both sides of the capacitor body 110 in the Z direction.

이때, 커패시터 바디(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인할 수 없을 정도로 일체화될 수 있다.
At this time, each dielectric layer 111 adjacent to each other of the capacitor body 110 may be integrated to the extent that the boundary cannot be confirmed.

커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The capacitor body 110 may have a substantially hexahedral shape, but the present invention is not limited thereto.

본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)에서 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의하기로 한다. 본 실시 형태에서는 제1 면(1)이 실장 면이 될 수 있다.
In this embodiment, for convenience of description, both surfaces facing each other in the Z direction of the capacitor body 110 are connected to the first and second surfaces 1 and 2 and the first and second surfaces 1 and 2 are connected. and both surfaces facing each other in the X direction are connected to the third and fourth surfaces 3 and 4, to the first and second surfaces 1 and 2 and to the third and fourth surfaces 3 and 4, Both surfaces facing each other in the Y direction are defined as fifth and sixth surfaces 5 and 6. In this embodiment, the first surface 1 may be a mounting surface.

또한, 유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.In addition, the dielectric layer 111 may include a ceramic material having a high permittivity, for example, BaTiO 3 -based ceramic powder, etc., but the present invention is not limited thereto.

상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1 - yZry)O3?등이 있으며, 본 발명이 이에 한정되는 것은 아니다.The BaTiO 3 -based ceramic powder is, for example, (Ba 1-x Ca x )TiO 3 , Ba(Ti 1 - y Ca y )O 3 , (Ba 1 - x Ca x )(Ti 1 -y Zr y )O 3 or Ba(Ti 1 -y Zr y )O 3 ? And the like, and the present invention is not limited thereto.

또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.In addition, ceramic additives, organic solvents, plasticizers, binders, and dispersants may be further added to the dielectric layer 111 along with the ceramic powder.

상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 전이금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
The ceramic additive may be, for example, a transition metal oxide or a transition metal carbide, a rare earth element, magnesium (Mg) or aluminum (Al).

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 서로 대향되게 번갈아 배치된다.The first and second internal electrodes 121 and 122 have different polarities and are alternately disposed to face each other along the Z direction with the dielectric layer 111 interposed therebetween.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.In this case, the first and second internal electrodes 121 and 122 may be electrically insulated from each other by the dielectric layer 111 disposed in the middle.

제1 내부 전극(121)은 양단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출되고, 이에 후술하는 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결된다.Both ends of the first internal electrode 121 are exposed through the third and fourth surfaces 3 and 4 of the capacitor body 110, respectively, and thus the first and second external electrodes 131 and 132 described later and each connected and electrically connected.

제2 내부 전극(122)은 제1 내부 전극(121)과 Z방향으로 오버랩되는 바디부(122a)와 바디부(122a)에서 커패시터 바디(110)의 제5 및 제6 면(5, 6)을 통해 각각 노출되도록 연장되어 제3 외부 전극(133)과 접속되어 전기적으로 연결되는 제1 및 제2 리드부(122b, 122c)룰 포함한다.
The second internal electrode 122 has a body portion 122a overlapping the first internal electrode 121 in the Z direction and the fifth and sixth surfaces 5 and 6 of the capacitor body 110 in the body portion 122a. It includes first and second lead portions 122b and 122c that are extended to be exposed through and electrically connected to the third external electrode 133 .

이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.At this time, the first and second internal electrodes 121 and 122 are formed of a conductive metal, for example, a material such as nickel (Ni) or a nickel (Ni) alloy may be used, but the present invention is not limited thereto. .

위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.According to the above configuration, when a predetermined voltage is applied to the first and second external electrodes 131 and 132, charges are accumulated between the first and second internal electrodes 121 and 122 facing each other.

이때, 적층형 전자 부품(100)의 정전 용량은 Z방향을 따라 서로 오버랩되는 제1 및 제2 내부 전극(121, 122)의 오버랩된 면적과 비례하게 된다.
At this time, the capacitance of the multilayer electronic component 100 is proportional to the overlapping area of the first and second internal electrodes 121 and 122 overlapping each other along the Z direction.

본 실시 형태에서, 제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.In this embodiment, the first external electrode 131 may include a first connection portion 131a and a first band portion 131b.

제1 접속부(131a)는 커패시터 바디(110)의 제3 면(3)에 배치되고, 제1 내부 전극(121)의 일단과 접속되는 부분이다.The first connector 131a is disposed on the third surface 3 of the capacitor body 110 and is connected to one end of the first internal electrode 121 .

제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분이고, 필요시 커패시터 바디(110)의 제 2, 제5 및 제6 면(2, 5, 6)의 일부까지 연장될 수 있다.The first band portion 131b is a portion extending from the first connection portion 131a to a portion of the first surface 1 of the capacitor body 110, and if necessary, the second, fifth, and sixth portions of the capacitor body 110 It may extend to part of faces 2, 5 and 6.

이때, 제1 밴드부(131b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부에 더 연장되어 형성될 수 있다.
At this time, the first band portion 131b is further extended to a part of the second surface 2 and parts of the fifth and sixth surfaces 5 and 6 of the capacitor body 110, if necessary, for the purpose of improving adhesion strength. can be formed

제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.The second external electrode 132 may include a second connection portion 132a and a second band portion 132b.

제2 접속부(132a)는 커패시터 바디(110)의 제4 면(4)에 배치되고, 제1 내부 전극(121)의 타단과 접속되는 부분이다.The second connector 132a is disposed on the fourth surface 4 of the capacitor body 110 and is connected to the other end of the first internal electrode 121 .

제2 밴드부(132b)는 제2 접속부(132a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분이고, 필요시 커패시터 바디(110)의 제 2, 제5 및 제6 면(2, 5, 6)의 일부까지 연장될 수 있다.The second band portion 132b is a portion extending from the second connection portion 132a to a portion of the first surface 1 of the capacitor body 110, and if necessary, the second, fifth, and sixth portions of the capacitor body 110 It may extend to part of faces 2, 5 and 6.

이때, 제2 밴드부(132b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부에 더 연장되어 형성될 수 있다.
At this time, the second band portion 132b is further extended to a part of the second surface 2 and parts of the fifth and sixth surfaces 5 and 6 of the capacitor body 110, if necessary, for the purpose of improving adhesion strength. can be formed

제3 외부 전극(133)은 커패시터 바디(110)의 제5 및 제6 면(5, 6)에서 제1 면(1)의 일부까지 연장되게 형성된다. 제3 외부 전극(133)은 제1 및 제2 외부 전극(100)과 이격되게 배치된다.The third external electrode 133 extends from the fifth and sixth surfaces 5 and 6 of the capacitor body 110 to a portion of the first surface 1 . The third external electrode 133 is disposed to be spaced apart from the first and second external electrodes 100 .

이러한 제3 외부 전극(133)에는 제2 내부 전극(122)의 제1 및 제2 리드부(122b, 122c)가 접속된다.The first and second lead portions 122b and 122c of the second internal electrode 122 are connected to the third external electrode 133 .

이때, 제3 외부 전극(133)은 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부까지 더 연장되어 형성될 수 있다.
In this case, the third external electrode 133 may be formed to further extend to a part of the second surface 2 of the capacitor body 110 if necessary for the purpose of improving adhesion strength.

이러한 제1 내지 제3 외부 전극(131-133)의 표면에는 필요시 도금층이 형성될 수 있다.A plating layer may be formed on the surfaces of the first to third external electrodes 131 to 133 if necessary.

예컨대, 상기 도금층은 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성되는 주석(Sn) 도금층을 각각 포함할 수 있다.
For example, the plating layer may include a nickel (Ni) plating layer and a tin (Sn) plating layer formed on the nickel plating layer.

제1 랜드부(141)는 절연체로 이루어지고, 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 그리고, 제1 랜드부(141)의 표면에 도전성 금속으로 이루어진 도체층이 형성된다. 상기 도체층은 도금층으로 이루어질 수 있다.
The first land portion 141 is made of an insulator and may be made of, for example, an insulating substrate such as FR4 or F-PCB or a circuit board, but the present invention is not limited thereto. A conductor layer made of a conductive metal is formed on the surface of the first land portion 141 . The conductor layer may be formed of a plating layer.

제2 랜드부(142)는 절연체로 이루어지고, 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 그리고, 제2 랜드부(142)의 표면에 도전성 금속으로 이루어진 도체층이 형성된다. 상기 도체층은 도금층으로 이루어질 수 있다.
The second land portion 142 is made of an insulator and may be made of, for example, an insulating substrate such as FR4 or F-PCB or a circuit board, but the present invention is not limited thereto. A conductor layer made of a conductive metal is formed on the surface of the second land portion 142 . The conductor layer may be formed of a plating layer.

제3 랜드부(143)는 절연체로 이루어지고, 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 그리고, 제3 랜드부(143)의 표면에 도전성 금속으로 이루어진 도체층이 형성된다. 상기 도체층은 도금층으로 이루어질 수 있다.
The third land portion 143 is made of an insulator and may be made of, for example, an insulating substrate such as FR4 or F-PCB or a circuit board, but the present invention is not limited thereto. A conductor layer made of a conductive metal is formed on the surface of the third land portion 143 . The conductor layer may be formed of a plating layer.

본 실시 형태에서, 제1 내지 제3 랜드부(141-143)는 제1 외부 전극(131)의 제1 밴드부(131b), 제2 외부 전극(132)의 제2 밴드부(132b) 및 제3 외부 전극(133) 상에 각각 배치될 수 있다.In the present embodiment, the first to third land portions 141 to 143 include the first band portion 131b of the first external electrode 131, the second band portion 132b of the second external electrode 132, and the third Each may be disposed on the external electrode 133 .

또한, 제1 내지 제3 랜드부(141-143)는 폭이 제1 내지 제3 외부 전극(131-133)의 폭 보다 좁게 형성될 수 있다.In addition, the first to third land portions 141 to 143 may have a narrower width than the first to third external electrodes 131 to 133 .

이때, 랜드부와 외부 전극은 고융점 솔더 또는 도전성 페이스트 등의 도전성 접착제를 사용하여 서로 접합될 수 있다.At this time, the land portion and the external electrode may be bonded to each other using a conductive adhesive such as high melting point solder or conductive paste.

이러한 제1 내지 제3 랜드부(141-143)는 실장되는 기판과 커패시터 바디(110)를 소정 거리 이격시켜 커패시터 바디(110)에서 발생하는 압전 진동이 기판으로 유입되는 것을 감소시킬 수 있다.
The first to third land portions 141 to 143 separate the board to be mounted from the capacitor body 110 by a predetermined distance, thereby reducing piezoelectric vibration generated from the capacitor body 110 from flowing into the board.

제1 브릿지부(151)는 절연체로 이루어지고, X방향으로 제1 및 제3 랜드부(141, 143) 사이에 배치된다. 예컨대 제1 브릿지부(151)는 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The first bridge part 151 is made of an insulator and is disposed between the first and third land parts 141 and 143 in the X direction. For example, the first bridge unit 151 may be made of an insulating board or circuit board such as FR4 or F-PCB, but the present invention is not limited thereto.

이러한 제1 브릿지부(151)는 양단에 제1 및 제3 랜드부(141, 143)를 위치시켜 제1 및 제3 외부 전극(131, 133)에 부착되는 제1 및 제2 랜드부(141, 142)의 위치를 용이하게 맞추도록 하는 역할을 할 수 있다.
First and second land portions 141 attached to the first and third external electrodes 131 and 133 by placing first and third land portions 141 and 143 at both ends of the first bridge portion 151. , 142) can serve to easily match the position.

제2 브릿지부(152)는 절연체로 이루어지고, X방향으로 제2 및 제3 랜드부(142, 143) 사이에 배치된다. 예컨대 제2 브릿지부(152)는 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The second bridge part 152 is made of an insulator and is disposed between the second and third land parts 142 and 143 in the X direction. For example, the second bridge unit 152 may be made of an insulating board or circuit board such as FR4 or F-PCB, but the present invention is not limited thereto.

이러한 제2 브릿지부(152)는 양단에 제2 및 제3 랜드부(142, 143)를 위치시켜 제2 및 제3 외부 전극(132, 133)에 부착되는 제2 및 제3 랜드부(142, 143)의 위치를 용이하게 맞추도록 하는 역할을 할 수 있다.The second bridge portion 152 has second and third land portions 142 and 143 attached to the second and third external electrodes 132 and 133 by placing the second and third land portions 142 and 143 at both ends thereof. , 143) can be easily aligned.

본 실시 형태와 같이, 인접한 랜드부 사이에 제1 및 제2 브릿지부(151, 152)가 배치되면, 제1 및 제3 랜드부(141, 143) 또는 제2 및 제3 랜드부(142, 143) 사이의 절연을 위한 이격 거리를 제1 및 제2 브릿지부(151, 152)의 길이만큼 유지하여 적층형 전자 부품(100)에서 쇼트가 발생하는 것을 방지할 수 있으며, 특히 이러한 쇼트 방지 효과는 사이즈가 작은 적층형 전자 부품에서 더 효과적일 수 있다.
As in the present embodiment, when the first and second bridge parts 151 and 152 are disposed between adjacent land parts, the first and third land parts 141 and 143 or the second and third land parts 142, 143), it is possible to prevent a short circuit from occurring in the multilayer electronic component 100 by maintaining a separation distance equal to the length of the first and second bridge parts 151 and 152 for insulation. It may be more effective in multilayer electronic components having a small size.

도 4를 참조하면, 제1 랜드부(141)에 제1 절개부(141a)가 형성될 수 있다. 제1 절개부(141a)는 제1 랜드부(141)의 Z방향의 마주보는 두 면을 연결하는 둘레 면 중 일부에 형성될 수 있다.Referring to FIG. 4 , a first cutout 141a may be formed in the first land portion 141 . The first cutout 141a may be formed on a portion of a circumferential surface connecting two facing surfaces of the first land portion 141 in the Z direction.

이에, 커패시터 바디(110)의 제1 면(1) 측으로 제1 외부 전극(131)의 제1 밴드부(131b) 상에 솔더 포켓으로서의 제1 솔더 수용부가 마련될 수 있다.Accordingly, a first solder accommodating portion serving as a solder pocket may be provided on the first band portion 131b of the first external electrode 131 toward the first surface 1 of the capacitor body 110 .

본 실시 형태에서, 제1 절개부(141a)는 X방향으로 커패시터 바디(110)의 제3 면(3)의 방향으로 개방되도록 형성될 수 있다.In this embodiment, the first cutout 141a may be formed to open in the direction of the third surface 3 of the capacitor body 110 in the X direction.

이때, 제1 절개부(141a)는 곡면을 가지도록 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.At this time, the first cutout 141a may be formed to have a curved surface, but the present invention is not limited thereto.

그리고, 제2 랜드부(142)에 제2 절개부(142a)가 형성될 수 있다. 제2 절개부(142a)는 제2 랜드부(142)의 Z방향의 마주보는 두 면을 연결하는 둘레 면 중 일부에 형성될 수 있다.Also, a second cutout 142a may be formed in the second land portion 142 . The second cutout 142a may be formed on a portion of a circumferential surface connecting two facing surfaces in the Z direction of the second land portion 142 .

이에 커패시터 바디(110)의 제1 면(1) 측으로 제2 외부 전극(132)의 제2 밴드부(132b) 상에 솔더 포켓으로서의 제2 솔더 수용부가 마련될 수 있다.Accordingly, a second solder accommodating portion serving as a solder pocket may be provided on the second band portion 132b of the second external electrode 132 toward the first surface 1 of the capacitor body 110 .

본 실시 형태에서, 제2 절개부(142a)는 X방향으로 커패시터 바디(110)의 제4 면(4)의 방향으로 개방되도록 형성될 수 있다.In this embodiment, the second cutout 142a may be formed to open in the direction of the fourth surface 4 of the capacitor body 110 in the X direction.

이때, 제2 절개부(142a)는 제1 절개부(141a)와 X방향으로 서로 대향되는 방향을 향하도록 형성될 수 있다.In this case, the second cutout 142a may be formed to face the first cutout 141a and the direction opposite to each other in the X direction.

또한, 제2 절개부(142a)는 곡면을 가지도록 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
In addition, the second cutout 142a may be formed to have a curved surface, but the present invention is not limited thereto.

도 5를 참조하면, 제1 랜드부(141')의 제1 절개부(141b, 141c)는 제1 랜드부(141')의 Y방향의 마주보는 양면 중 일부에 형성될 수 있다.Referring to FIG. 5 , the first cutout portions 141b and 141c of the first land portion 141' may be formed on some of the opposite surfaces of the first land portion 141' in the Y direction.

이에, 커패시터 바디(110)의 제5 및 제6 면(5, 6) 측으로 제1 외부 전극(131)의 제1 밴드부(131b) 상에 솔더 포켓으로서의 제1 솔더 수용부가 마련될 수 있다.Accordingly, first solder receiving portions serving as solder pockets may be provided on the first band portion 131b of the first external electrode 131 toward the fifth and sixth surfaces 5 and 6 of the capacitor body 110 .

그리고, 제2 랜드부(142')의 제2 절개부(142b. 142c)는 제2 랜드부(142')의 Y방향의 마주보는 양면 중 일부에 형성될 수 있다.Also, the second cutout portions 142b and 142c of the second land portion 142' may be formed on some of the opposite surfaces of the second land portion 142' in the Y direction.

이에 커패시터 바디(110)의 제5 및 제6 면(5, 6) 측으로 제2 외부 전극(132)의 제2 밴드부(132b) 상에 솔더 포켓으로서의 제2 솔더 수용부가 마련될 수 있다.Accordingly, second solder receiving portions serving as solder pockets may be provided on the second band portion 132b of the second external electrode 132 toward the fifth and sixth surfaces 5 and 6 of the capacitor body 110 .

그리고, 제3 랜드부(143')에 제3 절개부(143a, 143b)가 형성될 수 있다. 제3 절개부(143a, 143b)는 제3 랜드부(143')의 Y방향의 마주보는 양면 중 일부에 형성될 수 있다.Also, third cutouts 143a and 143b may be formed in the third land portion 143'. The third cutout portions 143a and 143b may be formed on some of opposite surfaces in the Y direction of the third land portion 143'.

이에 커패시터 바디(110)의 제5 및 제6 면(5, 6) 측으로 제2 외부 전극(133) 상에 솔더 포켓으로서의 제3 솔더 수용부가 마련될 수 있다.Accordingly, third solder receiving portions serving as solder pockets may be provided on the second external electrode 133 toward the fifth and sixth surfaces 5 and 6 of the capacitor body 110 .

이렇게 랜드부에 형성된 절개부의 개수를 증가시키면, 기판에 실장시 솔더의 접합 면적이 증가되어 접합 강도 및 고착 강도를 향상시킬 수 있다.
When the number of cutouts formed in the land portion is increased in this way, the bonding area of the solder is increased when mounted on the board, so that bonding strength and bonding strength can be improved.

도 7을 참조하면, 제1 및 제2 브릿지부(151", 152")는 폭이 제1 내지 제3 리드부(141-143)의 폭 보다 좁게 형성될 수 있다.Referring to FIG. 7 , the first and second bridge parts 151" and 152" may have a narrower width than the first to third lead parts 141 to 143.

이렇게제1 및 제2 브릿지부(151", 152")의 폭이 제1 내지 제3 리드부(141-143)의 폭 보다 좁게 형성되면 기판에 실장시 솔더의 번짐에 의한 쇼트 발생을 방지할 수 있다.If the width of the first and second bridge parts 151" and 152" is smaller than that of the first to third lead parts 141-143, it is possible to prevent a short circuit caused by solder spreading when mounted on a board. can

도 6을 참조하면, 제1 및 제2 브릿지부(151', 152')는 폭이 제1 내지 제3 리드부(141-143)의 폭 보다 넓게 형성될 수 있다.Referring to FIG. 6 , the first and second bridge parts 151' and 152' may have a width wider than that of the first to third lead parts 141 to 143.

이에, 제1 및 제2 브릿지부(151', 152')는 인접한 랜드부 사이에서 커패시터 바디(110)의 제1 면(1)을 Y방향으로 2등분하는 격벽의 역할을 각각 하고, 기판에 실장시 제1 및 제2 브릿지부(151', 152')에 의해 단차진 커패시터 바디(110)의 제1 면(1)이 솔더 수용부의 역할을 하여 이 부분에 솔더가 유입되도록 하여 솔더 필렛의 Z방향으로의 형성을 억제함으로써 어쿠스틱 노이즈를 더 저감시킬 수 있다.Accordingly, the first and second bridge parts 151' and 152' serve as barriers dividing the first surface 1 of the capacitor body 110 into two parts in the Y direction between the adjacent land parts, respectively, and During mounting, the first surface 1 of the capacitor body 110, which is stepped by the first and second bridge parts 151' and 152', serves as a solder receiving part and allows solder to flow into this part, so that the solder fillet Acoustic noise can be further reduced by suppressing its formation in the Z direction.

도 8은 본 발명의 일 실시 형태에 따른 적층형 전자 부품이 기판에 실장된 상태를 개략적으로 도시한 단면도이다.
8 is a cross-sectional view schematically illustrating a state in which a multilayer electronic component according to an embodiment of the present invention is mounted on a board.

적층형 전자 부품(100)이 기판(210)에 실장된 상태에서 적층형 전자 부품(100)에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 커패시터 바디(110)는 Z방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)의 양 단부는 포아송 효과(Poisson effect)에 의해 커패시터 바디(110)의 Z방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.When voltages having different polarities are applied to the first and second external electrodes 131 and 132 formed on the multilayer electronic component 100 while the multilayer electronic component 100 is mounted on the board 210, the dielectric layer 111 The capacitor body 110 expands and contracts in the Z direction by the inverse piezoelectric effect, and both ends of the first and second external electrodes 131 and 132 expand and contract by the Poisson effect. Contrary to the expansion and contraction of the capacitor body 110 in the Z direction, contraction and expansion are performed.

이러한 수축과 팽창은 진동을 발생시키게 된다. 또한, 상기 진동은 제 1 및 제2 외부 전극(131, 132)으로부터 기판(210)에 전달되고, 이에 기판(210)으로부터 음향이 방사되어 어쿠스틱 노이즈가 되는 것이다.
This contraction and expansion causes vibration. In addition, the vibration is transmitted from the first and second external electrodes 131 and 132 to the substrate 210, and thus sound is emitted from the substrate 210 to become acoustic noise.

적층형 커패시터의 제1 내지 제2 외부 전극(131, 133)과 기판(210)의 일면에 형성된 제1 내지 제3 전극 패드(221-223) 사이에 형성된 솔더(230)가 커패시터 바디(110)의 제2 면을 향해 일정 높이 형성됨으로써 적층형 커패시터로부터 발생된 진동이 기판으로 많이 전달될 수 있다.
The solder 230 formed between the first to second external electrodes 131 and 133 of the multilayer capacitor and the first to third electrode pads 221 to 223 formed on one surface of the substrate 210 is a part of the capacitor body 110. Vibration generated from the multilayer capacitor may be transferred to the substrate by being formed at a certain height toward the second surface.

도 8을 참조하면, 본 실시 형태에 따른 적층형 전자 부품의 실장 기판은 일면에 제1 내지 제3 전극 패드(221-223)를 가지는 기판(210)과 기판(210)의 상면에서 제1 내지 제2 랜드부(141-143)가 제1 내지 제3 전극 패드(221-223) 상에 각각 접속되도록 실장되는 적층형 전자 부품(100)을 포함한다.Referring to FIG. 8 , a substrate for mounting a multilayer electronic component according to the present embodiment includes a substrate 210 having first to third electrode pads 221 to 223 on one surface and first to third electrode pads on the top surface of the substrate 210. The multilayer electronic component 100 is mounted such that the two land portions 141 to 143 are connected to the first to third electrode pads 221 to 223, respectively.

본 실시 형태에서, 적층형 전자 부품(100)은 솔더(230)에 의해 기판(210)에 실장되는 것으로 도시하여 설명하고 있지만, 필요시 솔더 대신에 도전성 페이스트를 사용할 수 있다.In this embodiment, the multilayer electronic component 100 is illustrated and described as being mounted on the board 210 by solder 230, but a conductive paste may be used instead of solder if necessary.

본 실시 형태에 따르면, 적층형 전자 부품(100)의 제1 및 제2 외부 전극(131-133)을 통해 기판으로 전달되는 압전 진동이 소프트(soft)한 재질인 절연체로 이루어진 제1 내지 제3 랜드부(141-143)의 탄성을 통해 흡수됨으로써, 어쿠스틱 노이즈를 저감시킬 수 있다.According to the present embodiment, piezoelectric vibration transmitted to the board through the first and second external electrodes 131 to 133 of the multilayer electronic component 100 is made of an insulator, which is a soft material, and the first to third lands are Acoustic noise can be reduced by being absorbed through elasticity of the parts 141 to 143.

이때, 제1 내지 제3 랜드부(141-143)의 제1 및 제2 절개부에 의해 각각 마련되는 제1 및 제2 솔더 수용부와 제1 및 제2 브릿지부(151, 152)에 의해 마련되는 단차부가 커패시터 바디(110)의 제1 면(1)에 솔더(230)를 가두어둘 수 있는 솔더 포켓으로서의 역할을 하게 된다.At this time, by the first and second solder receiving portions and the first and second bridge portions 151 and 152 provided by the first and second cutouts of the first to third land portions 141 to 143, respectively. The prepared stepped portion serves as a solder pocket capable of trapping the solder 230 in the first surface 1 of the capacitor body 110 .

이에, 제1 및 제2 솔더 수용부(141, 152) 및 단차부에 솔더(2310)가 효과적으로 가두어지게 되고, 이에 커패시터 바디(110)의 제2 면을 향한 솔더 필렛(Solder Fillet)의 높이를 감소시킬 수 있다.Accordingly, the solder 2310 is effectively confined in the first and second solder accommodating portions 141 and 152 and the stepped portion, thereby increasing the height of the solder fillet toward the second surface of the capacitor body 110. can reduce

따라서, 적층형 전자 부품(100)의 압전 진동 전달 경로를 차단하고 솔더 필렛과 커패시터 바디(110)에서의 최대 변위 지점을 이격시켜, 종래의 3단자 적층형 전자 부품(100)의 어쿠스틱 노이즈 저감 효과를 크게 향상시킬 수 있다.
Therefore, the acoustic noise reduction effect of the conventional 3-terminal multilayer electronic component 100 is greatly improved by blocking the transmission path of the piezoelectric vibration of the multilayer electronic component 100 and separating the maximum displacement point between the solder fillet and the capacitor body 110. can improve

또한, 위와 같은 본 실시 형태의 적층형 전자 부품의 구조에 따르면, 상기 어쿠스틱 노이즈 감소 구조에 의해, 적층형 전자 부품의 20kHz 이내의 가청 주파수에서 적층형 전자 부품의 압전 진동이 기판으로 전달되는 진동량도 효과적으로 억제할 수 있다.In addition, according to the structure of the multilayer electronic component of the present embodiment as described above, the amount of vibration transmitted to the board by the piezoelectric vibration of the multilayer electronic component at an audible frequency within 20 kHz of the multilayer electronic component is also effectively suppressed by the acoustic noise reduction structure can do.

따라서, 적층형 전자 부품의 고주파 진동을 저감하여 IT 또는 산업/전장 분야에서 전자 부품의 20kHz 이상의 고주파 진동에 의해 문제가 될 수 있는 센서류의 오작동을 방지하고, 센서류의 장시간 진동에 의한 내부피로 축적을 억제할 수 있다.
Therefore, by reducing high-frequency vibration of multilayer electronic components, malfunction of sensors that can be a problem due to high-frequency vibration of 20 kHz or more of electronic components in the IT or industrial/electronic field is prevented, and internal fatigue accumulation due to long-term vibration of sensors is suppressed. can do.

또한, 본 실시 형태에서는, 다단자 접합 구조로 인해, 외부 전극과 랜드부, 랜드부와 기판의 전극 패드와 간의 접합 면적이 증가하여 제품의 접합 강도 및 고착강도를 향상시킬 수 있다.
In addition, in the present embodiment, due to the multi-terminal bonding structure, the bonding area between the external electrode and the land portion and between the land portion and the electrode pad of the substrate is increased, so that the bonding strength and bonding strength of the product can be improved.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible without departing from the technical details of the present invention described in the claims. It will be obvious to those skilled in the art.

100: 전자 부품
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
131-133: 제1 내지 제3 외부 전극
141-143: 제1 내지 제3 랜드부
151, 152: 제1 및 제2 브릿지부
210: 기판
221-222: 제1 내지 제3 전극 패드
230: 솔더100: electronic components
110: capacitor body
111: dielectric layer
121, 122: first and second internal electrodes
131-133: first to third external electrodes
141-143: first to third land portions
151, 152: first and second bridge parts
210: substrate
221-222: first to third electrode pads
230: solder

Claims (9)

서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 및 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디;
상기 커패시터 바디의 제3 및 제4 면에서 제1 면의 일부까지 각각 연장되게 배치되는 제1 및 제2 외부 전극;
상기 커패시터 바디의 제5 및 제6 면에서 제1 면의 일부까지 연장되게 배치되는 제3 외부 전극;
절연체로 이루어지고, 표면에 도체층이 형성되고, 상기 제1 내지 제3 외부 전극 상에 각각 배치되는 제1 내지 제3 랜드부; 및
상기 제1 및 제3 랜드부와 상기 제2 및 제3 랜드부 사이에 각각 배치되는 제1 및 제2 브릿지부; 를 포함하고,
상기 제1 내부 전극은 양단이 상기 제1 및 제2 외부 전극과 각각 접속되도록 상기 커패시터 바디의 제3 및 제4 면을 통해 각각 노출되고,
상기 제2 내부 전극은 상기 제3 외부 전극과 접속되도록 상기 커패시터 바디의 제5 및 제6 면을 통해 각각 노출되는 제1 및 제2 리드부를 포함하고,
상기 제1 및 제2 브릿지부의 폭이 상기 제1 내지 제3 랜드부의 폭 보다 넓게 형성되는 적층형 전자 부품.
First and second surfaces facing each other, third and fourth surfaces connected to the first and second surfaces and opposed to each other, and connected to the first and second surfaces and connected to the third and fourth surfaces a capacitor body including fifth and sixth surfaces facing each other and including first and second internal electrodes alternately disposed with a dielectric layer interposed therebetween;
first and second external electrodes extending from the third and fourth surfaces of the capacitor body to a portion of the first surface, respectively;
third external electrodes extending from the fifth and sixth surfaces of the capacitor body to a portion of the first surface;
first to third land portions made of an insulator, having a conductor layer formed thereon, and disposed on the first to third external electrodes, respectively; and
first and second bridge parts respectively disposed between the first and third land parts and the second and third land parts; including,
The first internal electrode is exposed through third and fourth surfaces of the capacitor body so that both ends are connected to the first and second external electrodes, respectively;
The second internal electrode includes first and second lead portions respectively exposed through fifth and sixth surfaces of the capacitor body to be connected to the third external electrode;
The multilayer electronic component having widths of the first and second bridges wider than widths of the first to third lands.
 제1항에 있어서,
상기 제1 내지 제3 랜드부의 폭이 상기 제1 내지 제3 외부 전극의 폭 보다 좁게 형성되는 적층형 전자 부품.
According to claim 1,
A multilayer electronic component having a width of the first to third land portions narrower than a width of the first to third external electrodes.
 제1항에 있어서,
상기 제1 내지 제3 랜드부 중 적어도 하나에 절개부가 형성되는 적층형 전자 부품.
According to claim 1,
A multilayer electronic component having a cutout formed in at least one of the first to third land portions.
 제3항에 있어서,
상기 제1 및 제2 랜드부에 상기 커패시터 바디의 제3 및 제4 면의 방향으로 각각 개방되게 절개부가 형성되는 적층형 전자 부품.
According to claim 3,
A multilayer electronic component having cutouts formed in the first and second lands to open in directions of the third and fourth surfaces of the capacitor body, respectively.
 제3항에 있어서,
상기 제1 내지 제2 랜드부 중 적어도 하나에 상기 커패시터 바디의 제5 및 제6 면의 방향으로 개방되게 절개부가 형성되는 적층형 전자 부품.
According to claim 3,
A multilayer electronic component comprising a cutout formed in at least one of the first and second land portions to be open in directions of the fifth and sixth surfaces of the capacitor body.
 삭제delete 삭제delete 제1항에 있어서,
상기 제1 및 제2 외부 전극은 상기 커패시터 바디의 제2 면의 일부, 제5 및 제6 면의 일부까지 연장되고,
상기 제3 외부 전극은 상기 커패시터 바디의 제2 면의 일부까지 연장되는 적층형 전자 부품.
According to claim 1,
The first and second external electrodes extend to parts of the second surface and parts of the fifth and sixth surfaces of the capacitor body,
The third external electrode extends to a part of the second surface of the capacitor body.
 일면에 서로 이격되게 배치되는 제1 내지 제3 전극 패드를 가지는 기판; 및
상기 제1 내지 제3 전극 패드 상에 제1 내지 제3 랜드부가 각각 접속되도록 실장되는 제1항 내지 제5항, 제8항 중 어느 한 항의 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판.a substrate having first to third electrode pads spaced apart from each other on one surface; and
The multilayer electronic component according to any one of claims 1 to 5 and 8, mounted on the first to third electrode pads so that first to third land portions are respectively connected thereto; A mounting board of a laminated electronic component comprising a.
KR1020170132665A 2017-10-12 2017-10-12 Multilayered electronic component and board having the same mounted thereon KR102473414B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170132665A KR102473414B1 (en) 2017-10-12 2017-10-12 Multilayered electronic component and board having the same mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170132665A KR102473414B1 (en) 2017-10-12 2017-10-12 Multilayered electronic component and board having the same mounted thereon

Publications (2)

Publication Number Publication Date
KR20190041274A KR20190041274A (en) 2019-04-22
KR102473414B1 true KR102473414B1 (en) 2022-12-02

Family

ID=66282878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170132665A KR102473414B1 (en) 2017-10-12 2017-10-12 Multilayered electronic component and board having the same mounted thereon

Country Status (1)

Country Link
KR (1) KR102473414B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207422A (en) * 2013-03-19 2014-10-30 株式会社村田製作所 Electronic component and electronic component series

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187538B1 (en) * 2010-02-19 2012-10-02 가부시키가이샤 무라타 세이사쿠쇼 Capacitor and method for manufacturing the same
CN103299382B (en) 2010-12-28 2017-05-24 株式会社村田制作所 Electronic component
JP5126379B2 (en) 2011-03-25 2013-01-23 株式会社村田製作所 Chip component structure
JP5459445B2 (en) * 2011-07-11 2014-04-02 株式会社村田製作所 Electronic components
KR101514536B1 (en) * 2013-08-09 2015-04-22 삼성전기주식회사 Chip electronic component and board for mounting the same
KR20140038876A (en) * 2013-08-13 2014-03-31 삼성전기주식회사 Multi-layered ceramic capacitor and board for mounting the same
KR101525689B1 (en) * 2013-11-05 2015-06-03 삼성전기주식회사 Multi-layered ceramic electroic components and mounting circuit thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207422A (en) * 2013-03-19 2014-10-30 株式会社村田製作所 Electronic component and electronic component series

Also Published As

Publication number Publication date
KR20190041274A (en) 2019-04-22

Similar Documents

Publication Publication Date Title
KR102426211B1 (en) Electronic component and board having the same mounted thereon
KR102473422B1 (en) Electronic component and board having the same mounted thereon
KR102463337B1 (en) Electronic component and board having the same mounted thereon
KR102471341B1 (en) Electronic component and board having the same mounted thereon
KR102516765B1 (en) Electronic component and board having the same mounted thereon
KR102561930B1 (en) Electronic component
KR102089703B1 (en) Multilayered electronic component
KR102494331B1 (en) Multilayered electronic component and board having the same mounted thereon
KR102505433B1 (en) Electronic component
CN109427477B (en) Multilayer electronic component and board having the same
KR102414842B1 (en) Multilayered electronic component
KR102149786B1 (en) Multi-layered ceramic capacitor board having the same mounted thereon
KR20210085669A (en) Multilayered electronic component and board having the same mounted thereon
KR102380840B1 (en) Electronic component and board having the same mounted thereon
KR102609148B1 (en) Electronic component and board having the same mounted thereon
KR20190116169A (en) Electronic component and board having the same mounted thereon
KR20190116136A (en) Electronic component and board having the same mounted thereon
KR102473414B1 (en) Multilayered electronic component and board having the same mounted thereon
KR20210026117A (en) Electronic component and board having the same mounted thereon
KR102551218B1 (en) Multilayered electronic component and board having the same mounted thereon
KR102449362B1 (en) Electronic component and board having the same mounted thereon
KR20190032851A (en) Multilayered electronic component and board having the same mounted thereon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant