KR102414842B1 - Multilayered electronic component - Google Patents
Multilayered electronic component Download PDFInfo
- Publication number
- KR102414842B1 KR102414842B1 KR1020170138682A KR20170138682A KR102414842B1 KR 102414842 B1 KR102414842 B1 KR 102414842B1 KR 1020170138682 A KR1020170138682 A KR 1020170138682A KR 20170138682 A KR20170138682 A KR 20170138682A KR 102414842 B1 KR102414842 B1 KR 102414842B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- capacitor
- capacitor body
- electrodes
- multilayer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명은, 내부 전극이 실장 면에 대해 수직인 방향으로 적층되는 커패시터 바디와, 상기 커패시터 바디의 서로 대향하는 양단에 제1 및 제2 외부 전극이 각각 배치되는 적층형 커패시터; 및 상기 적층형 커패시터의 하면에 배치되며, 양단에 상기 제1 및 제2 외부 전극과 각각 접속되는 제1 및 제2 접속 전극을 가지는 범프(bump); 를 포함하고, 상기 범프에 상기 제1 및 제2 외부 전극이 서로 마주보는 방향으로 터널(tunnel) 형태의 절개부가 형성되는 적층형 전자 부품을 제공한다.The present invention provides a multilayer capacitor comprising: a capacitor body in which internal electrodes are stacked in a direction perpendicular to a mounting surface; and a multilayer capacitor in which first and second external electrodes are respectively disposed at opposite ends of the capacitor body; and a bump disposed on a lower surface of the multilayer capacitor and having first and second connection electrodes respectively connected to the first and second external electrodes at both ends; to provide a multilayer electronic component in which a tunnel-shaped cutout is formed in the bump in a direction in which the first and second external electrodes face each other.
Description
본 발명은 적층형 전자 부품에 관한 것이다.
The present invention relates to a stacked electronic component.
적층형 전자 부품의 하나로서 적층형 커패시터는 유전체 재료로 이루어지고, 이 유전체 재료는 압전성을 가지기 때문에 인가 전압에 동기화되어 변형될 수 있다.As one of the multilayer electronic components, a multilayer capacitor is made of a dielectric material, and since the dielectric material has piezoelectricity, it can be deformed in synchronization with an applied voltage.
인가 전압의 주기가 가청 주파수 대역에 있을 때, 그 변위는 진동이 되어 솔더를 통해 기판에 전해지고, 기판의 진동이 소리로 들리게 된다. 이러한 소리를 어쿠스틱 노이즈라고 한다.
When the period of the applied voltage is in the audible frequency band, the displacement becomes vibration and is transmitted to the substrate through the solder, and the vibration of the substrate is heard as sound. Such sound is called acoustic noise.
상기 어쿠스틱 노이즈는 기기의 동작 환경이 조용한 경우 사용자가 이상한 소리로 인지하여 기기의 고장이라고 느낄 수 있다.When the operating environment of the device is quiet, the acoustic noise may be perceived by the user as a strange sound and may be felt as a malfunction of the device.
또한, 음성 회로를 가지는 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질을 저하시킬 수 있다.In addition, in a device having an audio circuit, acoustic noise may be superimposed on the audio output, thereby degrading the quality of the device.
또한, 사람의 귀가 인지하는 어쿠스틱 노이즈와 별개로, 적층형 커패시터의 압전 진동이 20kHz 이상의 고주파 영역에서 발생하는 경우, IT 및 산업/전장에서 사용되는 각종 센서류의 오작동을 발생시키는 원인이 될 수 있다.
In addition, apart from the acoustic noise perceived by the human ear, when the piezoelectric vibration of the multilayer capacitor occurs in a high-frequency region of 20 kHz or higher, it may cause malfunctions of various sensors used in IT and industrial/electronic fields.
본 발명의 목적은 20kHz 미만 가청주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 적층형 전자 부품 및 그 실장 기판을 제공하는 데 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a multilayer electronic component capable of reducing acoustic noise in an audible frequency region of less than 20 kHz and high-frequency vibration of 20 kHz or more, and a board for mounting the same.
본 발명의 일 측면은, 내부 전극이 실장 면에 대해 수직인 방향으로 적층되는 커패시터 바디와, 상기 커패시터 바디의 서로 대향하는 양단에 제1 및 제2 외부 전극이 각각 배치되는 적층형 커패시터; 및 상기 적층형 커패시터의 하면에 배치되며, 양단에 상기 제1 및 제2 외부 전극과 각각 접속되는 제1 및 제2 접속 전극을 가지는 범프(bump); 를 포함하고, 상기 범프의 하면에 상기 제1 및 제2 외부 전극이 서로 마주보는 방향으로 터널(tunnel) 형태의 절개부가 형성되는 적층형 전자 부품을 제공한다.
According to an aspect of the present invention, there is provided a multilayer capacitor comprising: a capacitor body in which internal electrodes are stacked in a direction perpendicular to a mounting surface, and a multilayer capacitor in which first and second external electrodes are respectively disposed at opposite ends of the capacitor body; and a bump disposed on a lower surface of the multilayer capacitor and having first and second connection electrodes respectively connected to the first and second external electrodes at both ends; to provide a multilayer electronic component including, on a lower surface of the bump, a tunnel-shaped cutout in a direction in which the first and second external electrodes face each other.
본 발명의 일 실시 예에서, 상기 커패시터 바디는, 복수의 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제1 및 제2 내부 전극의 일단이 상기 제3 및 제4 면을 통해 각각 노출되고, 상기 제1 및 제2 외부 전극은, 상기 커패시터 바디의 제3 및 제4 면에 각각 배치되어 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 바디부와, 상기 제1 및 제2 바디부에서 상기 커패시터 바디의 제1 면의 일부까지 연장되고 상기 제1 및 제2 접속 전극과 각각 접속되는 제1 및 제2 밴드부를 각각 포함할 수 있다.In an embodiment of the present invention, the capacitor body includes a plurality of dielectric layers and a plurality of first and second internal electrodes alternately disposed with the dielectric layers interposed therebetween, and first and second surfaces facing each other, the third and fourth surfaces connected to the first and second surfaces and opposite to each other, fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and facing each other; and one ends of the first and second internal electrodes are exposed through the third and fourth surfaces, respectively, and the first and second external electrodes are respectively disposed on the third and fourth surfaces of the capacitor body. first and second body portions respectively connected to the first and second internal electrodes, and the first and second connection electrodes extending from the first and second body portions to a portion of the first surface of the capacitor body and may include first and second band units respectively connected to each other.
본 발명의 일 실시 예에서, 상기 범프는 알루미나 또는 지르코니아를 포함하는 세라믹 재질로 이루어질 수 있다.In an embodiment of the present invention, the bump may be made of a ceramic material including alumina or zirconia.
본 발명의 일 실시 예에서, 상기 범프의 폭과 길이가 상기 적층형 커패시터의 폭과 길이 보다 각각 작을 수 있다.In an embodiment of the present invention, the width and length of the bump may be smaller than the width and length of the multilayer capacitor, respectively.
본 발명의 일 실시 예에서, 상기 절개부는 상기 커패시터 바디의 제5 및 제6 면을 연결하는 방향을 따라 복수 개가 이격되게 형성될 수 있다.In an embodiment of the present invention, a plurality of cutouts may be formed to be spaced apart from each other in a direction connecting the fifth and sixth surfaces of the capacitor body.
본 발명의 일 실시 예에서, 상기 절개부는 범프의 상면에 더 형성될 수 있다.In an embodiment of the present invention, the cutout may be further formed on the upper surface of the bump.
본 발명의 일 실시 예에서, 상기 절개부의 단면이 호 또는 사각 형상으로 이루어질 수 있다.In an embodiment of the present invention, the cross-section of the cutout may be formed in an arc or square shape.
본 발명의 일 실시 예에서, 상기 제1 및 제2 밴드부가 상기 커패시터 바디의 제2, 제5 및 제6 면의 일부까지 각각 더 연장될 수 있다.
In an embodiment of the present invention, the first and second band portions may further extend to a portion of the second, fifth, and sixth surfaces of the capacitor body, respectively.
본 발명의 일 실시 형태에 따르면, 적층형 전자 부품의 20kHz 미만 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 효과가 있다.
According to one embodiment of the present invention, there is an effect of reducing acoustic noise in an audible frequency region of less than 20 kHz and high-frequency vibration of 20 kHz or more of the multilayer electronic component.
도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2(a) 및 도 2(b)는 본 발명의 일 실시 형태에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 3은 도 1의 I-I’선 단면도이다.
도 4는 본 발명의 적층형 전자 부품에서 절개부의 변형 예를 도시한 사시도이다.
도 5는 도 4에서 범프의 상면에 절개부가 추가로 형성된 것을 도시한 사시도이다.
도 6은 본 발명의 적층형 전자 부품에서 절개부가 복수 개 형성된 것을 도시한 사시도이다.1 is a perspective view illustrating a multilayer electronic component according to an embodiment of the present invention.
2A and 2B are plan views respectively illustrating first and second internal electrodes of a multilayer electronic component according to an exemplary embodiment of the present invention.
FIG. 3 is a cross-sectional view taken along line II′ of FIG. 1 .
4 is a perspective view illustrating a modified example of a cutout in the multilayer electronic component of the present invention.
5 is a perspective view illustrating an additional cutout formed on the upper surface of the bump in FIG. 4 .
6 is a perspective view illustrating that a plurality of cutouts are formed in the multilayer electronic component of the present invention.
본 발명의 적층형 전자 부품은, 내부 전극이 실장 면에 대해 수직인 방향으로 적층되는 커패시터 바디와, 상기 커패시터 바디의 서로 대향하는 양단에 제1 및 제2 외부 전극이 각각 배치되는 적층형 커패시터; 및 상기 적층형 커패시터의 하면에 배치되며, 양단에 상기 제1 및 제2 외부 전극과 각각 접속되는 제1 및 제2 접속 전극을 가지는 범프(bump); 를 포함한다. 이때, 상기 범프의 하면에 상기 제1 및 제2 외부 전극이 서로 마주보는 방향으로 터널(tunnel) 형태의 절개부가 형성된다.
A multilayer electronic component of the present invention includes: a capacitor body in which internal electrodes are stacked in a direction perpendicular to a mounting surface; and a multilayer capacitor in which first and second external electrodes are respectively disposed at opposite ends of the capacitor body; and a bump disposed on a lower surface of the multilayer capacitor and having first and second connection electrodes respectively connected to the first and second external electrodes at both ends; includes In this case, a tunnel-shaped cutout is formed on the lower surface of the bump in a direction in which the first and second external electrodes face each other.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiment of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.In addition, the embodiment of the present invention is provided in order to more completely explain the present invention to those of ordinary skill in the art.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The shapes and sizes of elements in the drawings may be exaggerated for clearer description.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In addition, components having the same function within the scope of the same idea shown in the drawings of each embodiment will be described using the same reference numerals.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, 'including' a certain component throughout the specification means that other components may be further included, rather than excluding other components, unless otherwise stated.
도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이고, 도 2(a) 및 도 2(b)는 본 발명의 일 실시 형태에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 3은 도 1의 I-I’선 단면도이다.
1 is a perspective view illustrating a multilayer electronic component according to an embodiment of the present invention, and FIGS. 2A and 2B are first and second interiors of the multilayer electronic component according to an exemplary embodiment of the present invention. It is a plan view showing the electrodes, respectively, and FIG. 3 is a cross-sectional view taken along line I-I' of FIG. 1 .
도 1 내지 도 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 전자 부품은, 적층형 커패시터(100)와 절개부(230)를 가지는 범프(200)를 포함한다.1 to 3 , a multilayer electronic component according to an embodiment of the present invention includes a
적층형 커패시터(100)는, 커패시터 바디(110)와, 커패시터 바디(110)의 서로 대향하는 양단에 형성되는 제1 및 제2 외부 전극(131, 132)을 포함한다.The
범프(200)는, 적층형 커패시터(100)의 실장 면인 하면에 배치되는 베이스부(210)와, 베이스부(210)의 양단에 제1 및 제2 외부 전극(131, 132)과 각각 접속되도록 형성되는 제1 및 제2 접속 전극(221, 222)을 포함한다.The
그리고, 범프(200)의 하면에 제1 및 제2 외부 전극(131, 132)이 서로 마주보는 방향으로 터널 형태의 절개부(230)가 형성된다.
In addition, a tunnel-
이하, 본 발명의 실시 형태를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 형태에서, 폭 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
Hereinafter, when the direction of the
커패시터 바디(110)는 복수의 유전체층(111)을 실장 면에 대해 수직인 Y방향으로 적층한 다음 소성한 것으로서, 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Y방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함한다.The
이때, 커패시터 바디(110)의 Z방향으로 상하 측에 소정 두께의 커버(112, 113)가 마련될 수 있다.In this case, covers 112 and 113 having a predetermined thickness may be provided on upper and lower sides of the
이때, 커패시터 바디(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인할 수 없을 정도로 일체화될 수 있다.
In this case, the
커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The
본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)에서 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의하기로 한다. 본 실시 형태에서는 제1 면(1)이 실장 면이 될 수 있다.
In this embodiment, for convenience of explanation, both surfaces of the
또한, 유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.In addition, the
상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1 - yZry)O3 등이 있으며, 본 발명이 이에 한정되는 것은 아니다.The BaTiO 3 -based ceramic powder is, for example, Ca, Zr, etc. partially dissolved in BaTiO 3 (Ba 1-x Ca x )TiO 3 , Ba(Ti 1 - y Ca y )O 3 , (Ba 1 - x Ca x ) ( Ti 1 -y Zr y )O 3 or Ba ( Ti 1 -y Zr y )O 3 , and the like, but the present invention is not limited thereto.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.In addition, ceramic additives, organic solvents, plasticizers, binders, and dispersants may be further added to the
상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 전이금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
The ceramic additive may include, for example, a transition metal oxide or transition metal carbide, a rare earth element, magnesium (Mg), or aluminum (Al).
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 사이에 두고 Y방향을 따라 서로 대향되게 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.The first and second
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.In this case, the first and second
이렇게 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 제1 및 제2 외부 전극(131, 132)에서 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 배치되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.In this way, the ends of the first and second
이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.In this case, the first and second
위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.According to the above configuration, when a predetermined voltage is applied to the first and second
이때, 적층형 전자 부품의 정전 용량은 Y방향을 따라 서로 오버랩되는 제1 및 제2 내부 전극(121, 122)의 오버랩된 면적과 비례하게 된다.
In this case, the capacitance of the multilayer electronic component is proportional to the overlapping area of the first and second
제1 외부 전극(131)은 제1 바디부(131a)와 제1 밴드부(131b)를 포함할 수 있다.The first
제1 바디부(131a)는 커패시터 바디(110)의 제3 면(3)에 배치되어 커패시터 바디(110)의 제3 면(3)을 통해 노출되는 제1 내부 전극(121)과 접속되는 부분이다.The
제1 밴드부(131b)는 제1 바디부(131a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분으로 범프(200)의 제1 접속 전극(221)과 접속되어 전기적으로 연결되는 부분이다.The
이때, 제1 밴드부(131b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 더 연장되게 형성될 수 있다.
In this case, the
제2 외부 전극(132)은 제2 바디부(132a)와 제2 밴드부(132b)를 포함할 수 있다.The second
제2 바디부(132a)는 커패시터 바디(110)의 제4 면(4)에 배치되어 커패시터 바디(110)의 제4 면(4)을 통해 노출되는 제2 내부 전극(122)과 접속되는 부분이다.The
제2 밴드부(132b)는 제2 바디부(132a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분으로 범프(200)의 제2 접속 전극(222)과 접속되어 전기적으로 연결되는 부분이다.The
이때, 제2 밴드부(132b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 더 연장되게 형성될 수 있다.
In this case, the
이러한 제1 및 제2 외부 전극(131, 132)은 필요시 표면에 도금층이 형성될 수 있다.A plating layer may be formed on the surfaces of the first and second
예컨대, 제1 및 제2 외부 전극(131, 132)은 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성되는 주석(Sn) 도금층을 각각 포함할 수 있다.
For example, the first and second
범프(200)는 세라믹 재질로 이루어진 베이스부(210)를 포함하고, 베이스부(210)는 예컨대 알루미나 또는 지르코니아를 포함할 수 있다.The
이러한 범프(200)는 실장되는 기판과 적층형 커패시터(100)를 소정 거리 이격시켜 커패시터 바디(110)에서 발생하는 압전 진동이 기판으로 유입되는 것을 감소시키는 역할을 할 수 있다.The
또한, 범프(200)는 자체의 강성을 통해 커패시터 바디(110)의 진동 중 일부를 차단하여 어쿠스틱 노이즈를 더 저감시키는 역할을 할 수 있다.In addition, the
이때, 범프(200)의 폭과 길이는 적층형 커패시터(100)의 폭과 길이 보다 각각 작을 수 있다. 이에, 적층형 전자 부품을 기판에 실장시 범프(200)에 의해 단차진 부분에 솔더가 수용되어 솔더 필렛의 Z방향으로의 형성을 억제하고 적층형 커패시터(100)의 압전 변위량의 전달을 최소화하여 어쿠스틱 노이즈를 저감시키는 효과를 더 향상시킬 수 있다.
In this case, the width and length of the
제1 접속 전극(221)은 범프(200)의 베이스부(210)의 일 단부에서 상하 면의 일부와 상하 면에 형성된 부분을 연결하도록 적어도 일 측면에 도전층을 형성하여 이루어질 수 있다.The
이러한 제1 접속 전극(221)은 고온 솔더 또는 구리 에폭시(Cu epoxy) 등의 도전성 페이스트를 이용하여 제1 밴드부(131b)에 접합될 수 있다.The
제2 접속 전극(222)은 범프(200)의 베이스부(210)의 타 단부에서 상하 면의 일부와 상하 면에 형성된 부분을 연결하도록 적으로 일 측면에 도전층을 형성하여 이루어질 수 있다.The
이러한 제2 접속 전극(222)은 고온 솔더 또는 구리 에폭시(Cu epoxy) 등의 도전성 페이스트를 이용하여 제2 밴드부(132b)에 접합될 수 있다.The
이때, 제1 및 제2 접속 전극(221, 222)은 도전성 금속으로 도전 패턴을 인쇄 또는 디핑하거나, 도금 등의 방법으로 형성할 수 있다.
In this case, the first and
그리고 범프(200)의 하면에 X방향으로 절개부(230)가 형성된다. 이때, 절개부(230)는 X방향으로 양단이 개방되는 하나의 장홈과 같이 형성될 수 있다. 즉, 절개부(230)는 가운데의 베이스부(210)를 기준으로 양측의 제1 및 제2 접속 전극(221, 222)과 연통되도록 길게 터널 형태로 형성될 수 있다.And a
본 실시 형태에서, 절개부(230)는 단면이 호 형상으로 이루어질 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 도 4에서와 같이, 범프(200')의 절개부(240)는 단면이 사각 형상으로 이루어질 수 있다.
In this embodiment, the
이렇게 범프(200)에 제1 및 제2 접속 전극(221, 222)과 절개부(230)를 형성하면, 적층형 전자 부품을 기판에 실장하고 솔더링 할 때 솔더 필렛이 제1 및 제2 접속 전극(221, 222)의 둘레 면과 절개부(230)의 내면에 형성된다.When the first and
따라서, 절개부(230)가 기판에 실장시 솔더를 가두는 솔더 포켓의 역할을 하여 적층형 커패시터(100)에 솔더 필렛이 형성되는 높이를 줄일 수 있고, 이에 커패시터 바디(110)의 압전 진동이 기판으로 전달되는 것을 억제하여 어쿠스틱 노이즈를 저감시킬 수 있다.Accordingly, the
또한, 절개부(230)는 실장되는 기판으로부터 상측으로 전달되는 외력을 분산 및 상쇄하여 적층형 커패시터(100)로 전달되는 외력을 감소시켜 적층형 전자 부품의 신뢰성을 향상시킬 수 있다.
In addition, the
도 5는 범프(200")의 상면에 절개부(240')가 추가로 형성된 것을 도시한 사시도이다.5 is a perspective view illustrating an
도 5를 참조하면, 범프(200")의 상면에 절개부(240')가 추가로 더 형성될 수 있다.Referring to FIG. 5 , a
이 경우, 접합용 도전성 물질(미도시)이 절개부(240')에 충진되어 접합면적을 증가시킴으로써 적층형 커패시터(100)와 범프(200")의 상호간 접합력을 증가시킬 수 있으며, 범프(200")가 상하 대칭 구조로 형성되므로 범프(200")를 적층형 커패시터(100)에 부착할 때 범프(200')의 상하 방향성을 없애 공정성을 향상시킬 수 있다.
In this case, a bonding conductive material (not shown) is filled in the cutout 240' to increase the bonding area, thereby increasing the bonding force between the
도 6은 절개부가 복수 개 형성된 것을 도시한 사시도이다.6 is a perspective view showing that a plurality of cutouts are formed.
도 6을 참조하면, 범프(200"')는 복수 개의 절개부(241)가 커패시터 바디(110)의 Y방향을 따라 서로 이격되게 형성될 수 있다.
Referring to FIG. 6 , in the
한편, 본 실시 형태에 따르면, 상기 어쿠스틱 노이즈 감소 구조에 의해, 적층형 전자 부품의 20kHz 이내의 가청 주파수에서 적층형 전자 부품의 압전 진동이 기판으로 전달되는 진동량도 효과적으로 억제할 수 있다.Meanwhile, according to the present embodiment, the amount of vibration transmitted to the substrate by the piezoelectric vibration of the multilayer electronic component at an audible frequency within 20 kHz of the multilayer electronic component can also be effectively suppressed by the acoustic noise reduction structure.
따라서, 적층형 전자 부품의 고주파 진동을 저감하여 IT 또는 산업/전장 분야에서 전자 부품의 20kHz 이상의 고주파 진동에 의해 문제가 될 수 있는 센서류의 오작동을 방지하고, 센서류의 장시간 진동에 의한 내부피로 축적을 억제할 수 있다.
Therefore, by reducing the high-frequency vibration of multilayer electronic components, it prevents malfunction of sensors that can be a problem due to high-frequency vibration of 20 kHz or higher of electronic components in IT or industrial/electronic fields, and suppresses the accumulation of internal fatigue due to long-term vibration of sensors can do.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
Although the embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible within the scope without departing from the technical matters of the present invention described in the claims. It will be apparent to those of ordinary skill in the art.
100: 적층형 커패시터
110: 커패시터 바디
111: 유전체층
112, 113: 커버
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 바디부
131b, 132b: 제1 및 제2 밴드부
200, 200', 200", 200"': 범프
210: 베이스부
221, 222: 제1 및 제2 접속 전극
230, 240, 240', 241: 절개부100: multilayer capacitor
110: capacitor body
111: dielectric layer
112, 113: cover
121, 122: first and second internal electrodes
131, 132: first and second external electrodes
131a, 132a: first and second body parts
131b, 132b: first and second band portions
200, 200', 200", 200"': bump
210: base part
221, 222: first and second connection electrodes
230, 240, 240', 241: cutout
Claims (8)
상기 적층형 커패시터의 하면에 배치되며, 양단에 상기 제1 및 제2 외부 전극과 각각 끊김 없이 접속되는 제1 및 제2 접속 전극을 가지는 범프(bump); 를 포함하고,
상기 범프의 하면에 상기 제1 및 제2 외부 전극이 서로 마주보는 방향으로 터널(tunnel) 형태의 절개부가 형성되고,
상기 절개부는 상기 제1 및 제2 접속 전극의 하면 중 일부가 절개되면서 형성되는 적층형 전자 부품.
A multilayer capacitor comprising: a capacitor body in which internal electrodes are stacked in a direction perpendicular to a mounting surface, and first and second external electrodes disposed at opposite ends of the capacitor body, respectively; and
a bump disposed on a lower surface of the multilayer capacitor and having first and second connection electrodes continuously connected to the first and second external electrodes at both ends thereof; including,
A tunnel-shaped cutout is formed on a lower surface of the bump in a direction in which the first and second external electrodes face each other,
The cutout portion is formed by cutting a portion of lower surfaces of the first and second connection electrodes.
상기 커패시터 바디는, 복수의 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제1 및 제2 내부 전극의 일단이 상기 제3 및 제4 면을 통해 각각 노출되고,
상기 제1 및 제2 외부 전극은, 상기 커패시터 바디의 제3 및 제4 면에 각각 배치되어 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 바디부와, 상기 제1 및 제2 바디부에서 상기 커패시터 바디의 제1 면의 일부까지 연장되고 상기 제1 및 제2 접속 전극과 각각 접속되는 제1 및 제2 밴드부를 각각 포함하는 적층형 전자 부품.
The method of claim 1,
The capacitor body includes a plurality of dielectric layers and a plurality of first and second internal electrodes alternately disposed with the dielectric layers interposed therebetween, and first and second surfaces facing each other and connected to the first and second surfaces and third and fourth surfaces facing each other, fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and opposite to each other, wherein the first and second surfaces are One end of the internal electrode is exposed through the third and fourth surfaces, respectively,
The first and second external electrodes may include first and second body portions respectively disposed on third and fourth surfaces of the capacitor body and respectively connected to the first and second internal electrodes, and the first and second external electrodes. and first and second band portions extending from the second body portion to a portion of the first surface of the capacitor body and respectively connected to the first and second connection electrodes.
상기 범프가 알루미나 또는 지르코니아를 포함하는 세라믹 재질로 이루어진 적층형 전자 부품.
According to claim 1,
A multilayer electronic component in which the bump is made of a ceramic material including alumina or zirconia.
상기 범프의 폭과 길이가 상기 적층형 커패시터의 폭과 길이 보다 각각 작은 적층형 전자 부품.
According to claim 1,
A multilayer electronic component having a width and a length of the bump smaller than a width and a length of the multilayer capacitor, respectively.
상기 절개부는 상기 커패시터 바디의 제5 및 제6 면을 연결하는 방향을 따라 복수 개가 이격되게 형성되는 적층형 전자 부품.
3. The method of claim 2,
A plurality of cutouts are formed to be spaced apart from each other in a direction connecting fifth and sixth surfaces of the capacitor body.
상기 절개부가 범프의 상면에 더 형성되는 적층형 전자 부품.
3. The method of claim 2,
The multilayer electronic component in which the cutout is further formed on the upper surface of the bump.
상기 절개부의 단면이 호 또는 사각 형상으로 이루어지는 적층형 전자 부품.
According to claim 1,
A multilayer electronic component having a cross-section of the cutout in an arc or square shape.
상기 제1 및 제2 밴드부가 상기 커패시터 바디의 제2, 제5 및 제6 면의 일부까지 각각 더 연장되는 적층형 전자 부품.3. The method of claim 2,
The first and second band portions further extend to portions of second, fifth, and sixth surfaces of the capacitor body, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170138682A KR102414842B1 (en) | 2017-10-24 | 2017-10-24 | Multilayered electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170138682A KR102414842B1 (en) | 2017-10-24 | 2017-10-24 | Multilayered electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190045748A KR20190045748A (en) | 2019-05-03 |
KR102414842B1 true KR102414842B1 (en) | 2022-06-30 |
Family
ID=66582748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170138682A KR102414842B1 (en) | 2017-10-24 | 2017-10-24 | Multilayered electronic component |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102414842B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210026117A (en) | 2019-08-29 | 2021-03-10 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR20210085668A (en) | 2019-12-31 | 2021-07-08 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR20210085669A (en) * | 2019-12-31 | 2021-07-08 | 삼성전기주식회사 | Multilayered electronic component and board having the same mounted thereon |
KR20230022782A (en) | 2021-08-09 | 2023-02-16 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050083606A1 (en) * | 2003-10-15 | 2005-04-21 | Hitachi Global Storage Technologies | Write head design with improved bump to control write saturation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110180317A1 (en) | 2009-09-11 | 2011-07-28 | Eiji Takahashi | Electronic component package, method for producing the same and interposer |
KR101525689B1 (en) | 2013-11-05 | 2015-06-03 | 삼성전기주식회사 | Multi-layered ceramic electroic components and mounting circuit thereof |
KR102139760B1 (en) * | 2015-01-22 | 2020-07-31 | 삼성전기주식회사 | Electronic part and board for mouting the same |
-
2017
- 2017-10-24 KR KR1020170138682A patent/KR102414842B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050083606A1 (en) * | 2003-10-15 | 2005-04-21 | Hitachi Global Storage Technologies | Write head design with improved bump to control write saturation |
Also Published As
Publication number | Publication date |
---|---|
KR20190045748A (en) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102426211B1 (en) | Electronic component and board having the same mounted thereon | |
KR102463337B1 (en) | Electronic component and board having the same mounted thereon | |
KR102473422B1 (en) | Electronic component and board having the same mounted thereon | |
KR102414842B1 (en) | Multilayered electronic component | |
KR102516765B1 (en) | Electronic component and board having the same mounted thereon | |
KR102471341B1 (en) | Electronic component and board having the same mounted thereon | |
KR102494331B1 (en) | Multilayered electronic component and board having the same mounted thereon | |
KR102089703B1 (en) | Multilayered electronic component | |
KR102561930B1 (en) | Electronic component | |
CN109427477B (en) | Multilayer electronic component and board having the same | |
KR20190121206A (en) | Electronic component | |
KR20190122413A (en) | Electronic component | |
JP7040850B2 (en) | Laminated electronic components, their mounting boards, and electronic devices | |
KR20210085669A (en) | Multilayered electronic component and board having the same mounted thereon | |
JP2020004950A (en) | Laminated electronic component and mounting board thereof | |
US11166376B2 (en) | Electronic component with SA/BW ratio and board having the same mounted thereon | |
KR102609148B1 (en) | Electronic component and board having the same mounted thereon | |
KR20190116136A (en) | Electronic component and board having the same mounted thereon | |
KR102586071B1 (en) | Electronic component | |
KR102620525B1 (en) | Multilayered capacitor | |
KR102551218B1 (en) | Multilayered electronic component and board having the same mounted thereon | |
KR102449362B1 (en) | Electronic component and board having the same mounted thereon | |
KR102473414B1 (en) | Multilayered electronic component and board having the same mounted thereon | |
KR102499464B1 (en) | Multilaye electronic component and board having the same mounted thereon | |
KR20220099053A (en) | Multi-layered ceramic electronic component and board having the same mounted thereon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |