JP2016072603A - Electronic component - Google Patents

Electronic component Download PDF

Info

Publication number
JP2016072603A
JP2016072603A JP2015096426A JP2015096426A JP2016072603A JP 2016072603 A JP2016072603 A JP 2016072603A JP 2015096426 A JP2015096426 A JP 2015096426A JP 2015096426 A JP2015096426 A JP 2015096426A JP 2016072603 A JP2016072603 A JP 2016072603A
Authority
JP
Japan
Prior art keywords
electronic component
type terminal
substrate
dimension
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015096426A
Other languages
Japanese (ja)
Inventor
幸宏 藤田
Yukihiro Fujita
幸宏 藤田
忠輝 山田
Tadateru Yamada
忠輝 山田
裕文 足立
Hirofumi ADACHI
裕文 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020150120374A priority Critical patent/KR101712047B1/en
Priority to US14/851,114 priority patent/US9997295B2/en
Priority to CN201510613619.4A priority patent/CN105469984B/en
Publication of JP2016072603A publication Critical patent/JP2016072603A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To mount an electronic component in a stable posture while suppressing noise.SOLUTION: An electronic component includes: an electronic element 10 having two external electrodes 12 on a surface thereof; and substrate-type terminal 20 which includes a substrate body 21 having an electrical insulation and two mounting electrodes 22 provided on one principal surface 21a of the substrate body 21 to be electrically connected with two external electrodes 12, respectively, and in which the electronic element 10 is mounted on one principal surface 21a side. Part of two external electrodes 12 is positioned outside a periphery of the substrate-type terminal 20 when viewed from the one principal surface 21a side. In a direction orthogonal to the one principal surface 21a, a dimension Tof a thickness from an end of the two external electrodes 12 opposite to the substrate-type end 20 side to an end of the substrate-type terminal 20 opposite to the electronic element 10 side is no more than a dimension which is larger one of a dimension of a width of the electronic element 10 and a dimension of width of the substrate-type terminal 20 in a direction orthogonal to a direction connecting the two external electrodes 12 to each other in the shortest distance and in a direction along the one principal surface 21a.SELECTED DRAWING: Figure 1

Description

本発明は、電子部品に関し、特に、電歪性を有する電子素子を含む電子部品に関する。   The present invention relates to an electronic component, and more particularly, to an electronic component including an electrostrictive electronic element.

「鳴き(acoustic noise)」と呼ばれる騒音の低減を図った積層コンデンサの実装構造を開示した先行文献として、特開2013−65820号公報(特許文献1)がある。特許文献1に記載された積層コンデンサの実装構造においては、ランドは、基板本体上に設けられ、外部電極のそれぞれと半田により接続されている。ランド電極から半田の頂上までの高さは、ランド電極から回路基板の最も近くに位置するコンデンサ導体が端面から露出している部分までの高さの1.27倍以下である。   Japanese Patent Laid-Open No. 2013-65820 (Patent Document 1) is a prior art document that discloses a multilayer capacitor mounting structure that aims to reduce noise called “acoustic noise”. In the multilayer capacitor mounting structure described in Patent Document 1, the land is provided on the substrate body and is connected to each of the external electrodes by solder. The height from the land electrode to the top of the solder is 1.27 times or less the height from the land electrode to the portion where the capacitor conductor located closest to the circuit board is exposed from the end face.

特開2013−65820号公報JP2013-65820A

特許文献1に記載された積層コンデンサの実装構造においては、回路基板の最も近くに位置するコンデンサ導体(導電体層)の位置を回路基板から離間させることによって、積層コンデンサから半田フィレットを通じて回路基板に伝播する振動を低減し、ひいては鳴きを低減している。この構成において積層コンデンサの静電容量を維持する場合、積層コンデンサが厚くなる。積層コンデンサなどの電子部品の厚さの寸法が電子部品の幅の寸法より大きくなった場合、回路基板に実装される際に電子部品の姿勢が不安定になる。   In the multilayer capacitor mounting structure described in Patent Document 1, the position of the capacitor conductor (conductor layer) located closest to the circuit board is separated from the circuit board, so that the multilayer capacitor is connected to the circuit board through the solder fillet. Propagating vibrations are reduced, and as a result, noise is reduced. In this configuration, when the capacitance of the multilayer capacitor is maintained, the multilayer capacitor becomes thick. When the thickness dimension of an electronic component such as a multilayer capacitor is larger than the width dimension of the electronic component, the posture of the electronic component becomes unstable when mounted on a circuit board.

本発明は上記の問題点に鑑みてなされたものであって、鳴きを抑制しつつ安定した姿勢で実装可能な電子部品を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object thereof is to provide an electronic component that can be mounted in a stable posture while suppressing noise.

本発明に基づく電子部品は、表面に2つの外部電極を有する電子素子と、電気絶縁性を有する基板本体、および、基板本体の一方の主面に設けられて2つの外部電極とそれぞれ電気的に接続された2つの実装電極を含み、電子素子が一方の主面側に実装された基板型の端子とを備える。上記一方の主面側から見て、2つの外部電極の一部は、基板型の端子の外縁より外側に位置している。上記一方の主面に直交する方向において、2つの外部電極における基板型の端子側とは反対側の端から、基板型の端子における電子素子側とは反対側の端までの厚さの寸法は、2つの外部電極同士を最短で結ぶ方向に直交する方向かつ上記一方の主面に沿う方向における、電子素子の幅の寸法および基板型の端子の幅の寸法のうちの大きい方の寸法以下である。   An electronic component according to the present invention includes an electronic element having two external electrodes on the surface, a substrate body having electrical insulation, and two external electrodes provided on one main surface of the substrate body. A board-type terminal including two mounting electrodes connected and an electronic element mounted on one main surface side is provided. When viewed from the one main surface side, a part of the two external electrodes is located outside the outer edge of the board-type terminal. In the direction orthogonal to the one main surface, the dimension of the thickness from the end of the two external electrodes opposite to the substrate-type terminal side to the end of the substrate-type terminal opposite to the electronic element side is Less than or equal to the larger dimension of the width of the electronic element and the width of the substrate-type terminal in the direction perpendicular to the direction connecting the two external electrodes and in the direction along the one main surface. is there.

本発明の一形態においては、電子素子は、複数の誘電体層および複数の導電体層が積層されて構成された積層体を含む。2つの外部電極は、複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続されている。積層体は、上記少なくとも一部の導電体層において2つの外部電極のうちの異なる外部電極にそれぞれ接続された導電体層が誘電体層を互いの間に挟んで積層されて重なっている有効領域、および、有効領域を囲む非有効領域からなる。上記一方の主面に直交する方向において、基板本体の厚さの寸法は、積層体にて基板型の端子と対向している面と有効領域との間に位置する部分の非有効領域の厚さの寸法より大きい。   In one embodiment of the present invention, the electronic device includes a stacked body formed by stacking a plurality of dielectric layers and a plurality of conductor layers. The two external electrodes are electrically connected to at least some of the plurality of conductor layers. The laminated body has an effective region in which the conductor layers respectively connected to different ones of the two external electrodes in the at least some of the conductor layers are stacked with the dielectric layers sandwiched between each other. And a non-effective area surrounding the effective area. In the direction orthogonal to the one main surface, the thickness dimension of the substrate body is the thickness of the ineffective region at the portion located between the surface facing the substrate-type terminal and the effective region in the laminate. Greater than the size.

本発明の一形態においては、基板型の端子の幅の寸法が、電子素子の幅の寸法より小さい。   In one embodiment of the present invention, the width dimension of the substrate-type terminal is smaller than the width dimension of the electronic element.

本発明の一形態においては、2つの外部電極同士を最短で結ぶ方向において、基板型の端子の長さの寸法が、電子素子の長さの寸法より小さい。   In one embodiment of the present invention, the length dimension of the substrate type terminal is smaller than the length dimension of the electronic element in the direction connecting the two external electrodes in the shortest distance.

本発明の一形態においては、上記一方の主面に直交する方向から見て、2つの実装電極の全体は、有効領域と重なっている。   In one embodiment of the present invention, the entire two mounting electrodes overlap the effective region as seen from the direction orthogonal to the one main surface.

本発明の一形態においては、2つの実装電極同士の最短距離は、2つの外部電極同士の最短距離以下である。   In one embodiment of the present invention, the shortest distance between two mounting electrodes is equal to or shorter than the shortest distance between two external electrodes.

本発明の一形態においては、電子素子の厚さの寸法が、電子素子の幅の寸法より小さい。   In one embodiment of the present invention, the thickness dimension of the electronic element is smaller than the width dimension of the electronic element.

本発明の一形態においては、2つの実装電極の各々にて一対の側面の各々の少なくとも一部は、2つの外部電極と2つの実装電極とをそれぞれ接合する導電膜で覆われている。   In one embodiment of the present invention, at least a part of each of the pair of side surfaces of each of the two mounting electrodes is covered with a conductive film that joins the two external electrodes and the two mounting electrodes.

本発明によれば、鳴きを抑制しつつ安定した姿勢で電子部品を実装できる。   According to the present invention, it is possible to mount an electronic component in a stable posture while suppressing noise.

本発明の実施形態1に係る電子部品の構成を示す正面図である。It is a front view which shows the structure of the electronic component which concerns on Embodiment 1 of this invention. 図1の電子部品を矢印II方向から見た平面図である。It is the top view which looked at the electronic component of FIG. 1 from the arrow II direction. 図1の電子部品を矢印III方向から見た側面図である。It is the side view which looked at the electronic component of Drawing 1 from the direction of arrow III. 本発明の実施形態1に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。It is a perspective view which shows the external appearance of the capacitor | condenser element contained in the electronic component which concerns on Embodiment 1 of this invention. 図4のコンデンサ素子をV−V線矢印方向から見た断面図である。It is sectional drawing which looked at the capacitor | condenser element of FIG. 4 from the VV arrow direction. 図4のコンデンサ素子をVI−VI線矢印方向から見た断面図である。FIG. 5 is a cross-sectional view of the capacitor element of FIG. 4 as viewed from the direction of arrows VI-VI. 本発明の実施形態1に係る電子部品に含まれる基板型の端子を一方の主面側から見た斜視図である。It is the perspective view which looked at the board | substrate type terminal contained in the electronic component which concerns on Embodiment 1 of this invention from the one main surface side. 本発明の実施形態1に係る電子部品に含まれる基板型の端子を他方の主面側から見た斜視図である。It is the perspective view which looked at the board-type terminal contained in the electronic component which concerns on Embodiment 1 of this invention from the other main surface side. 本発明の実施形態1の変形例に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。It is a perspective view which shows the external appearance of the capacitor | condenser element contained in the electronic component which concerns on the modification of Embodiment 1 of this invention. 図9のコンデンサ素子をX−X線矢印方向から見た断面図である。It is sectional drawing which looked at the capacitor | condenser element of FIG. 9 from the XX line arrow direction. 図9のコンデンサ素子をXI−XI線矢印方向から見た断面図である。It is sectional drawing which looked at the capacitor | condenser element of FIG. 9 from the XI-XI line arrow direction. 本発明の実施形態2に係る電子部品の構成を示す正面図である。It is a front view which shows the structure of the electronic component which concerns on Embodiment 2 of this invention. 図12の電子部品を矢印XIII方向から見た平面図である。It is the top view which looked at the electronic component of FIG. 12 from the arrow XIII direction. 図12の電子部品を矢印XIV方向から見た側面図である。It is the side view which looked at the electronic component of FIG. 12 from the arrow XIV direction. 実験例における騒音の音圧の測定方法を示す概略図である。It is the schematic which shows the measuring method of the sound pressure of the noise in an experiment example.

以下、本発明の各実施形態に係る電子部品について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。また、以下の実施形態の説明においては、電子素子としてコンデンサ素子を含む電子部品について説明するが、電子素子は、コンデンサ素子に限られず、インダクタ素子、サーミスタ素子、圧電素子または半導体素子などでもよい。   Hereinafter, an electronic component according to each embodiment of the present invention will be described with reference to the drawings. In the following description of the embodiments, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated. In the following description of the embodiments, an electronic component including a capacitor element as an electronic element will be described. However, the electronic element is not limited to a capacitor element, and may be an inductor element, a thermistor element, a piezoelectric element, or a semiconductor element.

(実施形態1)
図1は、本発明の実施形態1に係る電子部品の構成を示す正面図である。図2は、図1の電子部品を矢印II方向から見た平面図である。図3は、図1の電子部品を矢印III方向から見た側面図である。図4は、本発明の実施形態1に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。図5は、図4のコンデンサ素子をV−V線矢印方向から見た断面図である。図6は、図4のコンデンサ素子をVI−VI線矢印方向から見た断面図である。図7は、本発明の実施形態1に係る電子部品に含まれる基板型の端子を一方の主面側から見た斜視図である。図8は、本発明の実施形態1に係る電子部品に含まれる基板型の端子を他方の主面側から見た斜視図である。
(Embodiment 1)
FIG. 1 is a front view showing a configuration of an electronic component according to Embodiment 1 of the present invention. FIG. 2 is a plan view of the electronic component of FIG. 1 viewed from the direction of arrow II. FIG. 3 is a side view of the electronic component of FIG. 1 viewed from the direction of arrow III. FIG. 4 is a perspective view showing the appearance of the capacitor element included in the electronic component according to Embodiment 1 of the present invention. FIG. 5 is a cross-sectional view of the capacitor element of FIG. 4 as viewed from the direction of arrows VV. FIG. 6 is a cross-sectional view of the capacitor element of FIG. 4 as seen from the direction of arrows VI-VI. FIG. 7 is a perspective view of a board-type terminal included in the electronic component according to Embodiment 1 of the present invention as viewed from one main surface side. FIG. 8 is a perspective view of a board-type terminal included in the electronic component according to Embodiment 1 of the present invention as viewed from the other main surface side.

図1〜6においては、コンデンサ素子10の長さ方向L、コンデンサ素子10の幅方向W、コンデンサ素子10の厚さ方向Tを図示している。図2においては、コンデンサ素子10の幅方向Wにおけるコンデンサ素子10の中心を通過してコンデンサ素子10の長さ方向Lに延びる、コンデンサ素子10の中心線Cを図示している。   1 to 6, the length direction L of the capacitor element 10, the width direction W of the capacitor element 10, and the thickness direction T of the capacitor element 10 are illustrated. In FIG. 2, a center line C of the capacitor element 10 passing through the center of the capacitor element 10 in the width direction W of the capacitor element 10 and extending in the length direction L of the capacitor element 10 is illustrated.

図1〜8に示すように、本発明の実施形態1に係る電子部品100は、表面に少なくとも2つの外部電極12を有する電子素子であるコンデンサ素子10と、コンデンサ素子10が第1主面21a側に実装された基板型の端子20とを備える。本実施形態においては、コンデンサ素子10は、2つの外部電極12を有する。   As shown in FIGS. 1 to 8, an electronic component 100 according to Embodiment 1 of the present invention includes a capacitor element 10 that is an electronic element having at least two external electrodes 12 on the surface, and the capacitor element 10 includes a first main surface 21a. And a board-type terminal 20 mounted on the side. In the present embodiment, the capacitor element 10 has two external electrodes 12.

図5,6に示すように、本発明の実施形態1に係る電子部品に含まれるコンデンサ素子10は、複数の誘電体層13と複数の平板状の導電体層14とが交互に積層されて構成された積層体11、および、積層体11上に設けられてコンデンサ素子10の長さ方向Lの両端部の表面に位置する2つの外部電極12を含む。   As shown in FIGS. 5 and 6, the capacitor element 10 included in the electronic component according to Embodiment 1 of the present invention includes a plurality of dielectric layers 13 and a plurality of flat conductor layers 14 that are alternately stacked. The laminated body 11 constituted and two external electrodes 12 provided on the laminated body 11 and positioned on the surfaces of both end portions in the length direction L of the capacitor element 10 are included.

互いに隣り合って対向する導電体層14同士において、一方の導電体層14は、コンデンサ素子10aの長さ方向Lの一端に位置する外部電極12に電気的に接続され、他方の導電体層14は、コンデンサ素子10の長さ方向Lの他端に位置する外部電極12に電気的に接続されている。   In the conductor layers 14 adjacent to each other and facing each other, one conductor layer 14 is electrically connected to the external electrode 12 positioned at one end in the length direction L of the capacitor element 10a, and the other conductor layer 14 is connected. Is electrically connected to the external electrode 12 located at the other end in the length direction L of the capacitor element 10.

本実施形態においては、全ての導電体層14は、2つの外部電極12と電気的に接続されているが、これに限られず、複数の導電体層14のうちの少なくとも一部の導電体層14が、2つの外部電極12と電気的に接続されていればよい。すなわち、複数の導電体層14の中に、2つの外部電極12に電気的に接続されない導電体層14が含まれていてもよい。   In the present embodiment, all the conductor layers 14 are electrically connected to the two external electrodes 12, but the present invention is not limited to this, and at least some of the conductor layers 14 among the plurality of conductor layers 14. 14 only needs to be electrically connected to the two external electrodes 12. That is, the conductor layers 14 that are not electrically connected to the two external electrodes 12 may be included in the plurality of conductor layers 14.

本実施形態に係るコンデンサ素子10においては、誘電体層13と導電体層14との積層方向が、コンデンサ素子10の長さ方向Lおよびコンデンサ素子10の幅方向Wに対して直交している。すなわち、誘電体層13と導電体層14との積層方向は、コンデンサ素子10の厚さ方向Tと平行である。   In the capacitor element 10 according to the present embodiment, the stacking direction of the dielectric layer 13 and the conductor layer 14 is orthogonal to the length direction L of the capacitor element 10 and the width direction W of the capacitor element 10. That is, the stacking direction of the dielectric layer 13 and the conductor layer 14 is parallel to the thickness direction T of the capacitor element 10.

積層体11は、積層方向において互いに反対側に位置する第1主面111および第2主面112を有する。積層体11は、第1主面111と第2主面112とを結び互いに積層体11の反対側に位置する第1端面113および第2端面114、第1主面111と第2主面112とを結ぶとともに第1端面113と第2端面114とを結んで互いに積層体11の反対側に位置する第1側面115および第2側面116をさらに有している。積層体11は、直方体状の外形を有するが、角部および稜線部の少なくとも一方に丸みを有していてもよい。   The stacked body 11 has a first main surface 111 and a second main surface 112 that are positioned on opposite sides in the stacking direction. The stacked body 11 connects the first main surface 111 and the second main surface 112, and the first end surface 113 and the second end surface 114, which are located on the opposite sides of the stacked body 11, and the first main surface 111 and the second main surface 112. In addition, the first end surface 113 and the second end surface 114 are connected to each other, and the first side surface 115 and the second side surface 116 are further located on the opposite sides of the stacked body 11. The stacked body 11 has a rectangular parallelepiped outer shape, but may have roundness in at least one of the corner portion and the ridge line portion.

図1,2に示すように、コンデンサ素子10の幅方向Wにおける積層体11の幅の寸法はW11であり、コンデンサ素子10の厚さ方向Tにおける積層体11の厚さの寸法はT11である。 As shown in FIGS. 1 and 2, the width dimension of the multilayer body 11 in the width direction W of the capacitor element 10 is W 11 , and the thickness dimension of the multilayer body 11 in the thickness direction T of the capacitor element 10 is T 11. It is.

図1〜3,5,6に示すように、積層体11は、導電体層14において2つの外部電極12のうちの異なる外部電極12にそれぞれ接続された導電体層14が誘電体層13を互いの間に挟んで積層されて重なっている有効領域11e、および、有効領域11eを囲む非有効領域11nからなる。   As shown in FIGS. 1 to 3, 5, and 6, the multilayer body 11 includes a conductor layer 14 that is connected to a different external electrode 12 of the two external electrodes 12. It consists of an effective region 11e that is stacked and overlapped with each other and a non-effective region 11n that surrounds the effective region 11e.

具体的には、積層体11の有効領域11eは、コンデンサ素子10の長さ方向Lの一端に位置する外部電極12に電気的に接続された導電体層14と、コンデンサ素子10の長さ方向Lの他端に位置する外部電極12に電気的に接続された導電体層14と、この2つの導電体層14の間に挟まれた誘電体層13とによって構成されるコンデンサとして機能する部分が積層されている領域である。   Specifically, the effective region 11 e of the multilayer body 11 includes a conductor layer 14 electrically connected to the external electrode 12 positioned at one end in the length direction L of the capacitor element 10, and the length direction of the capacitor element 10. A portion functioning as a capacitor constituted by a conductor layer 14 electrically connected to the external electrode 12 positioned at the other end of L and a dielectric layer 13 sandwiched between the two conductor layers 14 Is a region where is stacked.

本実施形態においては、積層体11の有効領域11eは、複数の導電体層14の中で最も第1主面111側に位置する第1導電体層14aから、複数の導電体層14の中で最も第2主面112側に位置する第2導電体層14bまでの範囲において、コンデンサ素子10の厚さ方向Tに見て、全ての導電体層14が互いに重なっている範囲である。   In the present embodiment, the effective region 11 e of the multilayer body 11 is formed from the first conductor layer 14 a located closest to the first main surface 111 among the plurality of conductor layers 14 to the middle of the plurality of conductor layers 14. In the range up to the second conductor layer 14b located closest to the second main surface 112, all the conductor layers 14 overlap each other when viewed in the thickness direction T of the capacitor element 10.

図1,2,5,6に示すように、コンデンサ素子10の長さ方向Lにおける積層体11の有効領域11eの長さの寸法はL11eであり、コンデンサ素子10の幅方向Wにおける積層体11の有効領域11eの幅の寸法はW11eであり、コンデンサ素子10の厚さ方向Tにおける積層体11の有効領域11eの厚さの寸法はT11eである。 As shown in FIGS. 1, 2, 5, and 6, the length dimension of the effective region 11 e of the multilayer body 11 in the length direction L of the capacitor element 10 is L 11e , and the multilayer body in the width direction W of the capacitor element 10. 11, the width dimension of the effective area 11e is W 11e , and the thickness dimension of the effective area 11e of the multilayer body 11 in the thickness direction T of the capacitor element 10 is T 11e .

積層体11の非有効領域11nは、積層体11において有効領域11eの外側に位置する部分であり、コンデンサとして機能していない領域である。   The non-effective region 11n of the stacked body 11 is a portion located outside the effective region 11e in the stacked body 11, and is a region not functioning as a capacitor.

図1,2,5,6に示すように、コンデンサ素子10の長さ方向Lにおいて、非有効領域11nの第1端面113側の長さの寸法はLaであり、非有効領域11nの第2端面114側の長さの寸法はLbである。コンデンサ素子10の幅方向Wにおいて、非有効領域11nの第1側面115側の幅の寸法はWaであり、非有効領域11nの第2側面116側の幅の寸法はWbである。コンデンサ素子10の厚さ方向Tにおいて、非有効領域11nの第1主面111側の厚さの寸法はTbであり、非有効領域11nの第2主面112側の厚さの寸法はTaである。 As shown in FIG. 1, 2, 5, 6, in the longitudinal direction L of the capacitor element 10, the dimensions of the length of the first end surface 113 side of the non-active area 11n is L a, the non-active area 11n first the dimensions of the length of the second end face 114 side is L b. In the width direction W of the capacitor element 10, the width dimension of the non-effective area 11n on the first side face 115 side is W a , and the width dimension of the non-effective area 11n on the second side face 116 side is W b . In the thickness direction T of the capacitor element 10, the dimensions of the first main surface 111 side of the thickness of the non-active area 11n is T b, the size of the second major surface 112 side of the thickness of the non-active area 11n is T a .

2つの外部電極12同士を最短で結ぶ方向は、コンデンサ素子10の長さ方向Lと平行である。積層体11にて基板型の端子20と対向している面である第2主面112上に位置する部分の2つの外部電極12同士の最短距離はL12である。 The direction connecting the two external electrodes 12 at the shortest is parallel to the length direction L of the capacitor element 10. Two external electrodes 12 the shortest distance between the portion located on the second major surface 112 at the laminate 11 which is a surface facing the terminal 20 of the substrate type is L 12.

複数の誘電体層13の各々を構成する材料としては、BaTiO3、CaTiO3、SrTiO3またはCaZrO3などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Mn化合物、Mg化合物、Si化合物、Co化合物,Ni化合物または希土類化合物などが添加された誘電体セラミックスを、誘電体層13を構成する材料として用いてもよい。 As a material constituting each of the plurality of dielectric layers 13, dielectric ceramics mainly composed of BaTiO 3 , CaTiO 3 , SrTiO 3, CaZrO 3 or the like can be used. In addition, dielectric ceramics in which Mn compounds, Mg compounds, Si compounds, Co compounds, Ni compounds, rare earth compounds, or the like are added to these main components as subcomponents, are used as materials constituting the dielectric layer 13. Also good.

複数の導電体層14の各々を構成する材料としては、Ni、Cu、Ag、Pd、Auなどの金属、または、これらの金属の少なくとも1種を含む合金、たとえばAgとPdとの合金などを用いることができる。   Examples of the material constituting each of the plurality of conductor layers 14 include metals such as Ni, Cu, Ag, Pd, and Au, or alloys containing at least one of these metals, such as alloys of Ag and Pd. Can be used.

2つの外部電極12の各々は、積層体11の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ni、Cu、Ag、Pd、Auなどの金属、または、これらの金属の少なくとも1種を含む合金、たとえばAgとPdとの合金などを用いることができる。   Each of the two external electrodes 12 includes a base layer provided so as to cover both end portions of the multilayer body 11 and a plating layer provided so as to cover the base layer. As a material constituting the underlayer, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing at least one of these metals, for example, an alloy of Ag and Pd can be used.

下地層の形成方法としては、焼成後の積層体11の両端部に塗布した導電性ペーストを焼き付け、または、焼成前の積層体11の両端部に塗布した導電性ペーストを導電体層14と同時に焼成してもよい。それ以外にも、下地層の形成方法としては、積層体11の両端部にめっきする、または、積層体11の両端部に塗布した熱硬化性樹脂を含む導電性樹脂を硬化させてもよい。   As a method for forming the base layer, the conductive paste applied to both ends of the fired laminate 11 is baked, or the conductive paste applied to both ends of the laminate 11 before firing is simultaneously applied to the conductor layer 14. You may bake. In addition to this, as a method for forming the base layer, plating may be performed on both ends of the laminate 11 or a conductive resin including a thermosetting resin applied to both ends of the laminate 11 may be cured.

めっき層を構成する材料としては、Sn、Ni、Cu、Ag、Pd、Auなどの金属、または、これらの金属の少なくとも1種を含む合金、たとえばAgとPdとの合金などを用いることができる。   As a material constituting the plating layer, a metal such as Sn, Ni, Cu, Ag, Pd, Au, or an alloy containing at least one of these metals, for example, an alloy of Ag and Pd can be used. .

めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Niめっき層の上にSnめっき層が形成された2層構造であることが好ましい。Niめっき層は、半田バリア層として機能する。Snめっき層は、半田との濡れ性が良好である。   The plating layer may be composed of a plurality of layers. In this case, the plating layer preferably has a two-layer structure in which a Sn plating layer is formed on a Ni plating layer. The Ni plating layer functions as a solder barrier layer. The Sn plating layer has good wettability with solder.

図7,8に示すように、本実施形態に係る電子部品100に含まれる基板型の端子20は、電気絶縁性を有する基板本体21を含む。本実施形態においては、基板本体21は、平面視にて矩形状の外形を有する。ただし、基板本体21の外形は、矩形状に限られず、たとえば、楕円形状などでもよい。基板本体21においては、角部および稜線部が面取りされていてもよい。   As shown in FIGS. 7 and 8, the board-type terminal 20 included in the electronic component 100 according to the present embodiment includes a board body 21 having electrical insulation. In the present embodiment, the substrate body 21 has a rectangular outer shape in plan view. However, the outer shape of the substrate body 21 is not limited to a rectangular shape, and may be an elliptical shape, for example. In the substrate body 21, corners and ridge lines may be chamfered.

基板本体21は、コンデンサ素子10が実装される側の第1主面21a、および、第1主面21aとは反対側の第2主面21b、および、第1主面21aと第2主面21bとを結ぶ周面を有する。基板本体21の周面は、互いに反対側に位置する1対の側面21c、および、1対の側面21c同士をそれぞれ結んで互いに反対側に位置する1対の端面21dを含む。   The substrate body 21 includes a first main surface 21a on the side where the capacitor element 10 is mounted, a second main surface 21b opposite to the first main surface 21a, and the first main surface 21a and the second main surface. 21b. The peripheral surface of the substrate body 21 includes a pair of side surfaces 21c positioned on the opposite sides and a pair of end surfaces 21d positioned on the opposite sides of the pair of side surfaces 21c.

図1〜3,7に示すように、基板型の端子20は、第1主面21aに設けられ、コンデンサ素子10の2つの外部電極12と電気的に接続される2つの実装電極22を含む。具体的には、1対の端面21dを最短で結ぶ基板本体21の長さ方向において互いに間隔を置いて2つの実装電極22が配置されている。2つの実装電極22の各々は、平面視にて、矩形状の外形を有し、基板本体21の周面に対して離間している。基板本体21の長さ方向において、2つの実装電極22同士の最短距離はL22である。 As shown in FIGS. 1 to 3 and 7, the board-type terminal 20 includes two mounting electrodes 22 provided on the first main surface 21 a and electrically connected to the two external electrodes 12 of the capacitor element 10. . Specifically, the two mounting electrodes 22 are arranged at a distance from each other in the length direction of the substrate body 21 that connects the pair of end faces 21d in the shortest distance. Each of the two mounting electrodes 22 has a rectangular outer shape in plan view and is separated from the peripheral surface of the substrate body 21. In the length direction of the substrate main body 21, the shortest distance between the two mounting electrodes 22 is L 22.

図1〜3,8に示すように、基板型の端子20は、第2主面21bに設けられ、図示しない回路基板のランドと電気的に接続される2つの接続電極23を含む。具体的には、基板本体21の長さ方向において互いに間隔を置いて2つの接続電極23が配置されている。2つの接続電極23の各々は、平面視にて、矩形状の外形を有し、基板本体21の周面に対して離間している。なお、第2主面21bに、2つの接続電極23が設けられていなくてもよい。この場合、2つの接続電極23に代えて、コンデンサ素子10の2つの外部電極12、基板型の端子20の2つの実装電極22、または、後述する基板型の端子20の2つの貫通電極24と、回路基板のランドとが、電気的に接続されてもよい。   As shown in FIGS. 1 to 3 and 8, the board-type terminal 20 includes two connection electrodes 23 provided on the second main surface 21b and electrically connected to a land of a circuit board (not shown). Specifically, two connection electrodes 23 are arranged at intervals in the length direction of the substrate body 21. Each of the two connection electrodes 23 has a rectangular outer shape in plan view and is separated from the peripheral surface of the substrate body 21. Note that the two connection electrodes 23 may not be provided on the second main surface 21b. In this case, instead of the two connection electrodes 23, two external electrodes 12 of the capacitor element 10, two mounting electrodes 22 of the substrate type terminal 20, or two through electrodes 24 of the substrate type terminal 20 described later, The land of the circuit board may be electrically connected.

基板型の端子20は、2つの実装電極22と2つの接続電極23とをそれぞれ電気的に接続する2つの貫通電極24を含む。2つの実装電極22、2つの接続電極23および2つの貫通電極24の各々は、Cuなどの導電材料から構成されている。   The board-type terminal 20 includes two through electrodes 24 that electrically connect the two mounting electrodes 22 and the two connection electrodes 23 respectively. Each of the two mounting electrodes 22, the two connection electrodes 23, and the two through electrodes 24 is made of a conductive material such as Cu.

基板本体21の材料としては、エポキシ樹脂などの樹脂材料、または、アルミナなどのセラミックス材料を用いることができる。また、基板本体21の材料には、無機材料もしくは有機材料からなるフィラーまたは織布が添加されていてもよい。本実施形態においては、基板本体21は、ガラスの織布が添加されたエポキシ樹脂から形成されている。   As the material of the substrate body 21, a resin material such as an epoxy resin or a ceramic material such as alumina can be used. In addition, a filler or a woven fabric made of an inorganic material or an organic material may be added to the material of the substrate body 21. In the present embodiment, the substrate body 21 is formed of an epoxy resin to which a glass woven fabric is added.

図1〜3に示すように、電子部品100においては、コンデンサ素子10の2つの外部電極12と、基板型の端子20の2つの実装電極22とが、導電膜30によってそれぞれ電気的に接続されている。本実施形態においては、導電膜30は、半田からなる。ただし、導電膜30は、半田に限られず、導電性接着剤でもよい。   As shown in FIGS. 1 to 3, in the electronic component 100, the two external electrodes 12 of the capacitor element 10 and the two mounting electrodes 22 of the board-type terminal 20 are electrically connected by the conductive film 30. ing. In the present embodiment, the conductive film 30 is made of solder. However, the conductive film 30 is not limited to solder, and may be a conductive adhesive.

図1に示すように、基板型の端子20の第1主面21aに直交する方向において、基板本体21の厚さの寸法はT21である。図2に示すように、コンデンサ素子10の長さ方向Lにおける基板型の端子20の長さの寸法は、基板本体21の長さの寸法L21である。 As shown in FIG. 1, in a direction perpendicular to the first major surface 21a of the substrate type terminal 20, the dimensions of thickness of the main body 21 is T 21. As shown in FIG. 2, the length dimension of the board-type terminal 20 in the length direction L of the capacitor element 10 is a dimension L 21 of the length of the board body 21.

図2,3に示すように、2つの外部電極12同士を最短で結ぶ方向(コンデンサ素子10の長さ方向Lと平行な方向)に直交する方向かつ基板型の端子20の第1主面21aに沿う方向(コンデンサ素子10の幅方向Wと平行な方向)における、基板型の端子20の幅の寸法は、基板本体21の幅の寸法W21である。コンデンサ素子10の幅方向Wと平行な方向における、2つの実装電極22の各々の幅の寸法はW22である。 As shown in FIGS. 2 and 3, the first main surface 21 a of the substrate-type terminal 20 is perpendicular to the direction connecting the two external electrodes 12 in the shortest direction (the direction parallel to the length direction L of the capacitor element 10). The width dimension of the board-type terminal 20 in the direction along the line (the direction parallel to the width direction W of the capacitor element 10) is the width dimension W 21 of the board body 21. The width dimension of each of the two mounting electrodes 22 in the direction parallel to the width direction W of the capacitor element 10 is W 22 .

図1〜3に示すように、コンデンサ素子10の長さ方向Lにおけるコンデンサ素子10の長さの寸法はL10である。2つの外部電極12同士を最短で結ぶ方向(コンデンサ素子10の長さ方向Lと平行な方向)に直交する方向かつ基板型の端子20の第1主面21aに沿う方向(コンデンサ素子10の幅方向Wと平行な方向)における、コンデンサ素子10の幅の寸法はW10である。コンデンサ素子10の厚さ方向Tにおけるコンデンサ素子10の厚さの寸法はT10である。 As shown in FIGS. 1 to 3, the length dimension of the capacitor element 10 in the length direction L of the capacitor element 10 is L 10 . The direction orthogonal to the direction connecting the two external electrodes 12 in the shortest direction (the direction parallel to the length direction L of the capacitor element 10) and the direction along the first main surface 21a of the substrate-type terminal 20 (the width of the capacitor element 10) in a direction W parallel to the direction), the dimension of the width of the capacitor element 10 is W 10. The dimension of the thickness of the capacitor element 10 in the thickness direction T of the capacitor element 10 is T 10 .

コンデンサ素子10の厚さの寸法T10は、コンデンサ素子10の幅の寸法W10より小さい。後述するように、コンデンサ素子10の厚さの寸法T10が、コンデンサ素子10の幅の寸法W10の80%以下であることが好ましい。 The thickness dimension T 10 of the capacitor element 10 is smaller than the width dimension W 10 of the capacitor element 10. As will be described later, the thickness dimension T 10 of the capacitor element 10 is preferably 80% or less of the width dimension W 10 of the capacitor element 10.

本実施形態においては、基板型の端子20の幅の寸法W21は、コンデンサ素子10の幅の寸法W10より小さい。基板型の端子20の長さの寸法L21は、コンデンサ素子10の長さの寸法L10より小さい。よって、図2に示すように、基板型の端子20の第1主面21a側から見て、2つの外部電極12の一部は、基板型の端子20の外縁より外側に位置している。 In the present embodiment, the width dimension W 21 of the board-type terminal 20 is smaller than the width dimension W 10 of the capacitor element 10. The length dimension L 21 of the board-type terminal 20 is smaller than the length dimension L 10 of the capacitor element 10. Therefore, as shown in FIG. 2, when viewed from the first main surface 21 a side of the board-type terminal 20, a part of the two external electrodes 12 is located outside the outer edge of the board-type terminal 20.

本実施形態においては、コンデンサ素子10の長さ方向Lにおける基板型の端子20の両端部、および、コンデンサ素子10の幅方向Wにおける基板型の端子20の両側部の各々において、2つの外部電極12の一部が基板型の端子20の外縁より外側に位置している。   In the present embodiment, two external electrodes are provided at both ends of the substrate-type terminal 20 in the length direction L of the capacitor element 10 and on both sides of the substrate-type terminal 20 in the width direction W of the capacitor element 10. 12 is located outside the outer edge of the board-type terminal 20.

基板型の端子20の第1主面21aに直交する方向において、2つの外部電極12における基板型の端子20側とは反対側の端から、基板型の端子20におけるコンデンサ素子10側とは反対側の端までの厚さの寸法はT0である。本実施形態においては、2つの外部電極12の上端から2つの接続電極23の下端までの厚さの寸法T0が、電子部品100の厚さの寸法である。 In the direction orthogonal to the first main surface 21 a of the board-type terminal 20, the opposite ends of the two external electrodes 12 to the board-type terminal 20 side are opposite to the capacitor element 10 side of the board-type terminal 20. The thickness dimension to the end on the side is T 0 . In the present embodiment, the thickness dimension T 0 from the upper ends of the two external electrodes 12 to the lower ends of the two connection electrodes 23 is the thickness dimension of the electronic component 100.

基板型の端子20の第1主面21aに直交する方向において、2つの外部電極12における基板型の端子20側とは反対側の端から、基板型の端子20におけるコンデンサ素子10側とは反対側の端までの厚さの寸法(電子部品100の厚さの寸法)T02つの外部電極12同士を最短で結ぶ方向(コンデンサ素子10の長さ方向Lと平行な方向)に直交する方向かつ基板型の端子20の第1主面21aに沿う方向(コンデンサ素子10の幅方向Wと平行な方向)における、コンデンサ素子10の幅の寸法W10および基板型の端子20の幅の寸法W21のうちの大きい方の寸法(電子部品100の幅の寸法)以下である。 In the direction orthogonal to the first main surface 21 a of the board-type terminal 20, the opposite ends of the two external electrodes 12 to the board-type terminal 20 side are opposite to the capacitor element 10 side of the board-type terminal 20. (thickness dimension of the electronic component 100) T 0 thickness dimension to the end side is perpendicular to the direction connecting the two external electrodes 12 to each other at the shortest (the length direction L parallel to the direction of the capacitor element 10) And the width dimension W 10 of the capacitor element 10 and the width of the substrate terminal 20 in the direction along the first main surface 21a of the substrate type terminal 20 (a direction parallel to the width direction W of the capacitor element 10). large (the width dimension of the electronic component 100) dimension of the person or less of the dimension W 21.

本実施形態においては、上記のように、基板型の端子20の幅の寸法W21は、コンデンサ素子10の幅の寸法W10より小さいため、電子部品100の厚さの寸法T0電子部品100の幅の寸法W10以下である。実装密度の向上および実装姿勢の安定化を両立するためには、基板型の端子20の幅の寸法W21が、コンデンサ素子10の幅の寸法W10より、0.03mm以上0.06mm以下の範囲で小さいことが好ましい。 In the present embodiment, as described above, since the width dimension W 21 of the board-type terminal 20 is smaller than the width dimension W 10 of the capacitor element 10, the thickness dimension T 0 of the electronic component 100 is equal to the electronic component 100. The width 100 of the component 100 is not more than W 10 . In order to achieve both improvement in the mounting density and stabilization of the mounting posture, the width W 21 of the board-type terminal 20 is 0.03 mm or more and 0.06 mm or less than the width W 10 of the capacitor element 10. It is preferable that the range is small.

本実施形態においては、図2に示すように、基板型の端子20の長さの寸法L21は、積層体11の有効領域11eの長さの寸法L11eより大きい。基板型の端子20の幅の寸法W21は、積層体11の有効領域11eの幅の寸法W11eより大きい。実装密度の向上および実装姿勢の安定化を両立するためには、基板型の端子20の長さの寸法L21が、積層体11の有効領域11eの長さの寸法L11eより、0.04mm以上0.08mm以下の範囲で大きいことが好ましく、基板型の端子20の幅の寸法W21が、積層体11の有効領域11eの幅の寸法W11eより、0.04mm以上0.08mm以下の範囲で大きいことが好ましい。 In the present embodiment, as shown in FIG. 2, the length dimension L 21 of the board-type terminal 20 is larger than the length dimension L 11e of the effective region 11 e of the stacked body 11. The width dimension W 21 of the board-type terminal 20 is larger than the width dimension W 11e of the effective region 11 e of the laminate 11. In order to achieve both improvement in the mounting density and stabilization of the mounting posture, the length dimension L 21 of the board-type terminal 20 is 0.04 mm from the length dimension L 11e of the effective region 11 e of the laminate 11. The width W 21 of the board-type terminal 20 is preferably 0.04 mm or more and 0.08 mm or less than the width W 11e of the effective region 11 e of the laminate 11. It is preferable that the range is large.

基板型の端子20の第1主面21aに直交する方向に見て、積層体11の有効領域11eの全体は、基板型の端子20と重なっている。基板型の端子20の第1主面21aに直交する方向に見て、2つの実装電極22の全体は、積層体11の有効領域11eと重なっている。   When viewed in a direction perpendicular to the first main surface 21 a of the board-type terminal 20, the entire effective area 11 e of the stacked body 11 overlaps the board-type terminal 20. When viewed in a direction perpendicular to the first main surface 21 a of the board-type terminal 20, the entire two mounting electrodes 22 overlap the effective region 11 e of the stacked body 11.

図1,5,6に示すように、基板型の端子20の第1主面21aに直交する方向において、基板本体21の厚さの寸法T21は、積層体11にて基板型の端子20と対向している第2主面112と有効領域11eとの間に位置する部分の非有効領域11nの厚さの寸法Taより大きい。 As shown in FIGS. 1, 5, and 6, the thickness T 21 of the substrate body 21 in the direction orthogonal to the first main surface 21 a of the substrate type terminal 20 is equal to the substrate type terminal 20 in the laminate 11. larger dimension T a of the thickness of the non-active area 11n of the portion located between the second major surface 112 that faces the active region 11e and.

図2に示すように、2つの実装電極22同士の最短距離L22は、2つの外部電極12同士の最短距離L12より小さい。 As shown in FIG. 2, the shortest distance L 22 between the two mounting electrodes 22 is smaller than the shortest distance L 12 between the two external electrodes 12.

上記のように、本実施形態に係る電子部品100は、電子部品100の厚さの寸法T0電子部品100の幅の寸法W10以下である。これにより、電子部品100を回路基板に実装する際に、電子部品100の姿勢を安定させることができる。 As described above, in the electronic component 100 according to the present embodiment, the thickness dimension T 0 of the electronic component 100 is equal to or less than the width dimension W 10 of the electronic component 100. Thereby, when mounting the electronic component 100 on the circuit board, the posture of the electronic component 100 can be stabilized.

電子部品100を回路基板に実装する際に、基板型の端子20の2つの接続電極23と回路基板のランドとを接合する半田が濡れ上がってコンデンサ素子10に達し、コンデンサ素子10の周面に半田フィレットを形成することがある。この場合、コンデンサ素子10から回路基板にフィレットを通じて振動が伝播するため好ましくない。   When the electronic component 100 is mounted on the circuit board, the solder joining the two connection electrodes 23 of the board-type terminal 20 and the land of the circuit board gets wet and reaches the capacitor element 10. Solder fillets may be formed. This is not preferable because vibration propagates from the capacitor element 10 to the circuit board through the fillet.

本実施形態に係る電子部品100においては、基板型の端子20の第1主面21a側から見て、2つの外部電極12の一部が、基板型の端子20の外縁より外側に位置している。   In the electronic component 100 according to the present embodiment, a part of the two external electrodes 12 is located outside the outer edge of the board-type terminal 20 when viewed from the first main surface 21a side of the board-type terminal 20. Yes.

これにより、電子部品100を回路基板に実装する際、電子部品100の2つの接続電極23と回路基板のランドとを接合する半田が濡れ上がった場合に、半田が、コンデンサ素子10の第2主面112側に位置する部分の外部電極12と接触した後、コンデンサ素子10の周面に位置する部分の外部電極12を濡れ上がるようにすることができる。その結果、コンデンサ素子10の周面に形成される半田フィレットの高さを低くすることができる。半田フィレットの高さを低くすることにより、コンデンサ素子10から回路基板への振動の伝播経路を小さくすることができるため、鳴きを低減することができる。また、半田フィレットの膨れ上がりも抑制でき、ひいては電子部品100の実装スペースが増大することを抑制でき、実装密度を向上できる。   As a result, when the electronic component 100 is mounted on the circuit board, if the solder that joins the two connection electrodes 23 of the electronic component 100 and the land of the circuit board gets wet, the solder becomes the second main component of the capacitor element 10. After contacting the portion of the external electrode 12 positioned on the surface 112 side, the portion of the external electrode 12 positioned on the peripheral surface of the capacitor element 10 can be wetted. As a result, the height of the solder fillet formed on the peripheral surface of the capacitor element 10 can be reduced. By reducing the height of the solder fillet, the propagation path of vibration from the capacitor element 10 to the circuit board can be reduced, so that noise can be reduced. Further, the swelling of the solder fillet can be suppressed, and as a result, an increase in the mounting space of the electronic component 100 can be suppressed, and the mounting density can be improved.

よって、本実施形態に係る電子部品100は、鳴きを抑制しつつ安定した姿勢で電子部品を実装できる。   Therefore, the electronic component 100 according to the present embodiment can be mounted with a stable posture while suppressing squealing.

後述する実験例によっても確認されているが、本発明者らは、積層体11にて第2主面112と有効領域11eとの間に位置する部分の非有効領域11nによる鳴き低減の効果より、基板型の端子20の基板本体21による鳴き低減の効果の方が大きいことを見い出した。   Although confirmed by an experimental example to be described later, the present inventors have found that the effect of noise reduction by the non-effective area 11n in the portion of the laminate 11 located between the second main surface 112 and the effective area 11e. It has been found that the effect of reducing the squeal by the substrate body 21 of the substrate-type terminal 20 is greater.

本実施形態に係る電子部品100においては、基板型の端子20の第1主面21aに直交する方向において、基板本体21の厚さの寸法T21が、積層体11にて基板型の端子20と対向している第2主面112と有効領域11eとの間に位置する部分の非有効領域11nの厚さの寸法Taより大きい。これにより、鳴きを効果的に低減しつつ、電子部品100が厚くなることを抑制できる。 In the electronic component 100 according to the present embodiment, the thickness T 21 of the substrate body 21 in the direction perpendicular to the first main surface 21 a of the substrate type terminal 20 is the substrate type terminal 20 in the laminate 11. larger dimension T a of the thickness of the non-active area 11n of the portion located between the second major surface 112 that faces the active region 11e and. Thereby, it can suppress that the electronic component 100 becomes thick, reducing a noise effectively.

本実施形態に係る電子部品100においては、基板型の端子20の第1主面21aに直交する方向に見て、2つの実装電極22の全体は、積層体11の有効領域11eと重なっている。これにより、基板型の端子20の2つの実装電極22とコンデンサ素子10の2つの外部電極12とを接合する半田が、コンデンサ素子10の周面に位置する部分の外部電極12を濡れ上がることを抑制することができる。   In the electronic component 100 according to the present embodiment, the entire two mounting electrodes 22 overlap the effective region 11e of the multilayer body 11 when viewed in a direction orthogonal to the first main surface 21a of the board-type terminal 20. . As a result, the solder that joins the two mounting electrodes 22 of the board-type terminal 20 and the two external electrodes 12 of the capacitor element 10 wets the external electrode 12 in the portion located on the peripheral surface of the capacitor element 10. Can be suppressed.

また、コンデンサ素子10から発生した振動は、基板型の端子20を伝播する際に減衰するため、2つの実装電極22の全体が、積層体11の有効領域11eと重なっていることにより、コンデンサ素子10から発生した振動の多くを基板型の端子20に伝播させて減衰させ、回路基板に振動が伝播して発生する可聴音(鳴き)を低減することができる。   Further, since the vibration generated from the capacitor element 10 is attenuated when propagating through the board-type terminal 20, the entire two mounting electrodes 22 overlap the effective region 11 e of the multilayer body 11. Many of the vibrations generated from 10 can be propagated to the board-type terminals 20 to be attenuated, and audible sounds (squeals) generated by the propagation of vibrations to the circuit board can be reduced.

本実施形態に係る電子部品100においては、2つの実装電極22同士の最短距離L22は、2つの外部電極12同士の最短距離L12より小さい。これにより、基板型の端子20の2つの実装電極22とコンデンサ素子10の2つの外部電極12とを接合する半田が、図1に示すように基板型の端子20の長さ方向の中央側に引き寄せられ、この半田が第1端面113上および第2端面114上に位置する部分の外部電極12を濡れ上がることを抑制することができる。 In the electronic component 100 according to the present embodiment, the shortest distance L 22 between the two mounting electrodes 22, the shortest distance L 12 is smaller than the two external electrodes 12 to each other. As a result, the solder that joins the two mounting electrodes 22 of the board-type terminal 20 and the two external electrodes 12 of the capacitor element 10 to the center side in the length direction of the board-type terminal 20 as shown in FIG. It is possible to prevent the solder from being pulled up and wet up the portion of the external electrode 12 located on the first end surface 113 and the second end surface 114.

本実施形態に係る電子部品100においては、2つの実装電極22の各々は、平面視にて基板本体21の周面に対して離間している。これにより、基板型の端子20の2つの実装電極22とコンデンサ素子10の2つの外部電極12とを接合する半田と、基板型の端子20の2つの接続電極23と回路基板のランドとを接合する半田とが、結合することを抑制できる。その結果、コンデンサ素子10から発生した振動を基板型の端子20に伝播させて減衰させ、回路基板に振動が伝播して発生する可聴音(鳴き)を低減することができる。   In the electronic component 100 according to the present embodiment, each of the two mounting electrodes 22 is separated from the peripheral surface of the substrate body 21 in plan view. As a result, the solder for joining the two mounting electrodes 22 of the board type terminal 20 and the two external electrodes 12 of the capacitor element 10 and the two connection electrodes 23 of the board type terminal 20 and the land of the circuit board are joined. Bonding with the solder to be performed can be suppressed. As a result, the vibration generated from the capacitor element 10 is propagated to the board-type terminal 20 to be attenuated, and the audible sound (squeaking) generated by the propagation of the vibration to the circuit board can be reduced.

本実施形態に係る電子部品100においては、基板型の端子20の長さの寸法L21は、積層体11の有効領域11eの長さの寸法L11eより大きい。基板型の端子20の幅の寸法W21は、積層体11の有効領域11eの幅の寸法W11eより大きい。基板型の端子20の第1主面21aに直交する方向に見て、積層体11の有効領域11eの全体は、基板型の端子20と重なっている。 In the electronic component 100 according to the present embodiment, the length dimension L 21 of the board-type terminal 20 is larger than the length dimension L 11e of the effective region 11 e of the multilayer body 11. The width dimension W 21 of the board-type terminal 20 is larger than the width dimension W 11e of the effective region 11 e of the laminate 11. When viewed in a direction perpendicular to the first main surface 21 a of the board-type terminal 20, the entire effective area 11 e of the stacked body 11 overlaps the board-type terminal 20.

これにより、コンデンサ素子10から発生した振動の多くを基板型の端子20に伝播させて減衰させ、回路基板に振動が伝播して発生する可聴音(鳴き)を低減することができる。   As a result, much of the vibration generated from the capacitor element 10 is propagated to the board-type terminal 20 to be attenuated, and audible sound (squeaking) generated by the propagation of vibration to the circuit board can be reduced.

本実施形態に係る電子部品100においては、コンデンサ素子10の厚さの寸法T10は、コンデンサ素子10の幅の寸法W10より小さい。コンデンサ素子10の厚さの寸法T10は、コンデンサ素子10の幅の寸法W10の80%以下であることが好ましい。 In the electronic component 100 according to this embodiment, the thickness dimension T 10 of the capacitor element 10 is smaller than the width dimension W 10 of the capacitor element 10. The thickness dimension T 10 of the capacitor element 10 is preferably 80% or less of the width dimension W 10 of the capacitor element 10.

これにより、コンデンサ素子10の主面と側面とをコンデンサ素子10の外見から容易に判別することができる。その結果、コンデンサ素子10を基板型の端子20に実装する際に、コンデンサ素子10の向きを容易に揃えることができる。本実施形態においては、第2主面112が基板型の端子20の第1主面21aに対向するように、コンデンサ素子10の向きを容易に揃えることができる。   Thereby, the main surface and the side surface of the capacitor element 10 can be easily distinguished from the appearance of the capacitor element 10. As a result, when the capacitor element 10 is mounted on the board-type terminal 20, the direction of the capacitor element 10 can be easily aligned. In the present embodiment, the orientation of the capacitor element 10 can be easily aligned so that the second main surface 112 faces the first main surface 21a of the board-type terminal 20.

図3に示すように、2つの実装電極22の各々にて一対の側面22cの各々の少なくとも一部は、導電膜30で覆われている。基板型の端子20にコンデンサ素子10を実装する際に、2つの実装電極22の各々にて一対の側面22cの各々の少なくとも一部を導電膜30で覆うことにより、セルフアライメント効果によって基板型の端子20に対するコンデンサ素子10の位置ずれを抑制できる。その結果、回路基板に実装される電子部品100の実装位置のばらつきを抑制できる。実装電極22の一対の側面22cの各々の少なくとも一部を導電膜30で覆うためには、実装電極22への導電膜30の塗布面積を実装電極22の上面の面積より広くすればよい。   As shown in FIG. 3, at least a part of each of the pair of side surfaces 22 c in each of the two mounting electrodes 22 is covered with a conductive film 30. When the capacitor element 10 is mounted on the substrate-type terminal 20, at least a part of each of the pair of side surfaces 22 c is covered with the conductive film 30 in each of the two mounting electrodes 22, so that the substrate-type terminal 20 is provided by the self-alignment effect. The positional deviation of the capacitor element 10 with respect to the terminal 20 can be suppressed. As a result, variations in the mounting position of the electronic component 100 mounted on the circuit board can be suppressed. In order to cover at least a part of each of the pair of side surfaces 22 c of the mounting electrode 22 with the conductive film 30, the coating area of the conductive film 30 on the mounting electrode 22 may be made larger than the area of the upper surface of the mounting electrode 22.

本実施形態においては、基板本体21の幅の寸法W21がコンデンサ素子10の幅の寸法W10より小さいが、回路基板に実装される電子部品100と隣の電子部品との間で電気的に短絡しないようにするために、基板本体21の幅の寸法W21をコンデンサ素子10の幅の寸法W10よりより大きくしてもよい。換言すれば、基板本体21の第1主面21aに直交する方向から見て、基板本体21の一対の側面21cの間に、コンデンサ素子10が位置していてもよい。この構成によれば、仮に、回路基板に実装された電子部品100の位置がずれて、隣の電子部品に電子部品100が接触した場合において、電気絶縁性を有する基板本体21が隣の電子部品に接触し、コンデンサ素子10が隣の電子部品に接触することを阻害できるため、回路基板上にて互いに隣り合う電子部品同士が電気的に短絡することを抑制できる。 In the present embodiment, the smaller the width W 10 of the width W 21 is a capacitor element 10 of the substrate main body 21 is electrically between the electronic component 100 and the adjacent electronic components mounted on the circuit board In order to prevent a short circuit, the width dimension W 21 of the substrate body 21 may be made larger than the width dimension W 10 of the capacitor element 10. In other words, the capacitor element 10 may be located between the pair of side surfaces 21 c of the substrate body 21 when viewed from the direction orthogonal to the first main surface 21 a of the substrate body 21. According to this configuration, if the position of the electronic component 100 mounted on the circuit board is shifted and the electronic component 100 comes into contact with the adjacent electronic component, the board main body 21 having electrical insulation becomes the adjacent electronic component. Since the capacitor element 10 can be prevented from coming into contact with the adjacent electronic component, it is possible to suppress short circuit between the electronic components adjacent to each other on the circuit board.

以下、本実施形態の変形例に係る電子部品について図を参照して説明する。本実施形態の変形例に係る電子部品においては、コンデンサ素子の導電体層の積層方向が主に本実施形態に係る電子部品と異なるため、他の構成については説明を繰り返さない。   Hereinafter, an electronic component according to a modification of the present embodiment will be described with reference to the drawings. In the electronic component according to the modified example of the present embodiment, the stacking direction of the conductor layers of the capacitor element is mainly different from that of the electronic component according to the present embodiment, and thus the description of the other components will not be repeated.

図9は、本実施形態の変形例に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。図10は、図9のコンデンサ素子をX−X線矢印方向から見た断面図である。図11は、図9のコンデンサ素子をXI−XI線矢印方向から見た断面図である。   FIG. 9 is a perspective view illustrating an appearance of a capacitor element included in an electronic component according to a modification of the present embodiment. FIG. 10 is a cross-sectional view of the capacitor element of FIG. 9 as viewed from the direction of the arrows XX. FIG. 11 is a cross-sectional view of the capacitor element of FIG. 9 as viewed from the direction of the arrow XI-XI.

図9〜11に示すように、本実施形態の変形例に係るコンデンサ素子10aにおいては、誘電体層13と導電体層14との積層方向が、コンデンサ素子10aの長さ方向Lおよびコンデンサ素子10aの厚さ方向Tに対して直交している。すなわち、誘電体層13と導電体層14との積層方向は、コンデンサ素子10aの幅方向Wと平行である。   As shown in FIGS. 9 to 11, in the capacitor element 10a according to the modification of the present embodiment, the stacking direction of the dielectric layer 13 and the conductor layer 14 is the length direction L of the capacitor element 10a and the capacitor element 10a. It is orthogonal to the thickness direction T. That is, the stacking direction of the dielectric layer 13 and the conductor layer 14 is parallel to the width direction W of the capacitor element 10a.

本実施形態の変形例においては、積層体11の有効領域11eは、複数の導電体層14の中で最も第1側面115側に位置する第1導電体層14aから、複数の導電体層14の中で最も第2側面116側に位置する第2導電体層14bまでの範囲において、コンデンサ素子10の幅方向Wに見て、全ての導電体層14が互いに重なっている範囲である。   In the modified example of the present embodiment, the effective region 11e of the multilayer body 11 includes the plurality of conductor layers 14 from the first conductor layer 14a positioned closest to the first side surface 115 among the plurality of conductor layers 14. In the range up to the second conductor layer 14b positioned closest to the second side surface 116, all the conductor layers 14 overlap each other when viewed in the width direction W of the capacitor element 10.

本実施形態の変形例に係る電子部品においても、本実施形態に係る電子部品100と同様に、鳴きを抑制しつつ安定した姿勢で電子部品を実装できる。   Also in the electronic component according to the modified example of the present embodiment, the electronic component can be mounted in a stable posture while suppressing squealing, similarly to the electronic component 100 according to the present embodiment.

以下、本発明の実施形態2に係る電子部品について図を参照して説明する。本発明の実施形態2に係る電子部品100aは、基板型の端子20の基板本体21に切欠が設けられている点のみ実施形態1に係る電子部品100と異なるため、他の構成については説明を繰り返さない。   Hereinafter, an electronic component according to Embodiment 2 of the present invention will be described with reference to the drawings. The electronic component 100a according to the second embodiment of the present invention is different from the electronic component 100 according to the first embodiment only in that a notch is provided in the board body 21 of the board-type terminal 20, and therefore other configurations will be described. Do not repeat.

(実施形態2)
図12は、本発明の実施形態2に係る電子部品の構成を示す正面図である。図13は、図12の電子部品を矢印XIII方向から見た平面図である。図14は、図12の電子部品を矢印XIV方向から見た側面図である。
(Embodiment 2)
FIG. 12 is a front view showing a configuration of an electronic component according to Embodiment 2 of the present invention. FIG. 13 is a plan view of the electronic component of FIG. 12 viewed from the direction of arrow XIII. FIG. 14 is a side view of the electronic component of FIG. 12 viewed from the direction of arrow XIV.

図12〜14に示すように、本発明の実施形態2に係る電子部品100aが備える基板型の端子20においては、基板本体21の長さ方向における両端に、平面視にて半楕円状の切欠21sが設けられている。ただし、切欠21sの平面視における形状は、半楕円状に限られず、多角形状などでもよい。本実施形態においては、貫通電極24は、切欠21sの壁面上に設けられている。   As shown in FIGS. 12 to 14, in the board-type terminal 20 provided in the electronic component 100 a according to Embodiment 2 of the present invention, semi-elliptical cutouts in plan view are provided at both ends in the length direction of the board body 21. 21s is provided. However, the shape of the cutout 21s in plan view is not limited to a semi-elliptical shape, and may be a polygonal shape or the like. In the present embodiment, the through electrode 24 is provided on the wall surface of the notch 21s.

切欠21sを設けることにより、電子部品100aと回路基板のランドとを接合する半田を切欠21sによって形成された空間に溜めることが可能となる。   By providing the notches 21s, it is possible to store the solder that joins the electronic component 100a and the land of the circuit board in the space formed by the notches 21s.

これにより、電子部品100aを回路基板に実装する際、電子部品100aの2つの接続電極23と回路基板のランドとを接合する半田が濡れ上がった場合に、半田が、コンデンサ素子10の第2主面112側に位置する部分の外部電極12と接触した後、コンデンサ素子10の周面に位置する部分の外部電極12を濡れ上がるようにすることができる。その結果、コンデンサ素子10の周面に形成される半田フィレットの高さを低くすることができる。半田フィレットの高さを低くすることにより、コンデンサ素子10から回路基板への振動の伝播経路を小さくすることができるため、鳴きを低減することができる。また、半田フィレットの膨れ上がりも抑制でき、ひいては電子部品100aの実装スペースが増大することを抑制できる。   Thus, when the electronic component 100a is mounted on the circuit board, when the solder that joins the two connection electrodes 23 of the electronic component 100a and the land of the circuit board gets wet, the solder becomes the second main component of the capacitor element 10. After contacting the portion of the external electrode 12 positioned on the surface 112 side, the portion of the external electrode 12 positioned on the peripheral surface of the capacitor element 10 can be wetted. As a result, the height of the solder fillet formed on the peripheral surface of the capacitor element 10 can be reduced. By reducing the height of the solder fillet, the propagation path of vibration from the capacitor element 10 to the circuit board can be reduced, so that noise can be reduced. Further, the swelling of the solder fillet can be suppressed, and as a result, an increase in the mounting space of the electronic component 100a can be suppressed.

本実施形態に係る電子部品100aにおいても、鳴きを抑制しつつ安定した姿勢で電子部品100aを実装できる。なお、本実施形態に係る電子部品100aが、実施形態1の変形例に係るコンデンサ素子10aを備えていてもよい。   Also in the electronic component 100a according to the present embodiment, the electronic component 100a can be mounted in a stable posture while suppressing noise. Note that the electronic component 100a according to the present embodiment may include the capacitor element 10a according to a modification of the first embodiment.

以下、コンデンサ素子の積層体にて第2主面と有効領域との間に位置する部分の非有効領域による鳴き低減の効果と、基板型の端子の基板本体による鳴き低減の効果とを比較した実験例について説明する。   In the following, the effect of noise reduction by the ineffective area in the portion located between the second main surface and the effective area in the laminate of capacitor elements was compared with the effect of noise reduction by the board body of the board type terminal. An experimental example will be described.

(実験例)
まず、下記の実験例における電子部品が実装された回路基板から生じる騒音の音圧の測定方法について説明する。図15は、実験例における騒音の音圧の測定方法を示す概略図である。
(Experimental example)
First, a method for measuring the sound pressure of noise generated from a circuit board on which electronic components are mounted in the following experimental example will be described. FIG. 15 is a schematic diagram illustrating a method for measuring the sound pressure of noise in an experimental example.

図15に示すように、騒音の音圧を実測するに際しては、電子部品実装体100βを無響箱900内に設置し、この状態において、回路基板1に実装された電子部品100αのコンデンサ素子に、3.7Vの直流電圧と、1.5kHz〜20kHzの周波数帯における1.0Vppの交流電圧を印加し、その際に発生する騒音の総音圧レベルを計測することで行なった。   As shown in FIG. 15, when actually measuring the sound pressure of noise, the electronic component mounting body 100β is installed in the anechoic box 900, and in this state, the capacitor element of the electronic component 100α mounted on the circuit board 1 is used. A DC voltage of 3.7 V and an AC voltage of 1.0 Vpp in a frequency band of 1.5 kHz to 20 kHz were applied, and the total sound pressure level of noise generated at that time was measured.

なお、騒音の総音圧レベルの計測は、無響箱900内において集音マイク910を電子部品実装体100βに含まれるコンデンサ素子の3mm上方の位置に対向配置し、集音マイク910および集音計920よって電子部品実装体100βから発せられる音を集音し、集音した音をFFT(Fast Fourier Transform)アナライザ930(株式会社小野測器製CF−5220)を用いて解析することで行なった。   In the measurement of the total sound pressure level of noise, the sound collecting microphone 910 is disposed in the anechoic box 900 so as to be opposed to a position 3 mm above the capacitor element included in the electronic component mounting body 100β. The sound generated from the electronic component mounting body 100β was collected by a total of 920, and the collected sound was analyzed using an FFT (Fast Fourier Transform) analyzer 930 (CF-5220, manufactured by Ono Sokki Co., Ltd.). .

さらに、下記の比較例および実施例に係る電子部品実装体における騒音の音圧の解析値は、後述する比較例1の電子部品実装体における騒音の音圧の解析値を基準としてその差を示している。   Further, the analysis value of the sound pressure of noise in the electronic component mounting bodies according to the following comparative examples and examples shows the difference with reference to the analysis value of the sound pressure of noise in the electronic component mounting body of comparative example 1 described later. ing.

本実験例においては、比較例1,2および実施例1の3種類の電子部品実装体を作製した。まず、3種類の電子部品実装体に共通の条件(設計値)について説明する。   In this experimental example, three types of electronic component mounting bodies of Comparative Examples 1 and 2 and Example 1 were produced. First, conditions (design values) common to the three types of electronic component mounting bodies will be described.

コンデンサ素子の幅方向Wにおける積層体の幅の寸法を0.63mmとした。また、コンデンサ素子の長さ方向Lにおける積層体の長さの寸法、有効領域の外形寸法、および、導電体層の積層方向の各々は、比較例1,2および実施例1の3種類の電子部品実装体の各々において同一に設定した。導電体層の積層方向は、コンデンサ素子の厚さ方向に平行にした。   The dimension of the width of the multilayer body in the width direction W of the capacitor element was 0.63 mm. Further, the length dimension of the multilayer body in the length direction L of the capacitor element, the outer dimension of the effective area, and the stacking direction of the conductor layer are respectively the three types of electrons of Comparative Examples 1 and 2 and Example 1. The same was set for each of the component mounting bodies. The stacking direction of the conductor layers was made parallel to the thickness direction of the capacitor element.

比較例1,2に係る電子部品実装体は、基板型の端子を含んでいない。すなわち、コンデンサ素子が回路基板1に直接実装されている。   The electronic component mounting bodies according to Comparative Examples 1 and 2 do not include board-type terminals. That is, the capacitor element is directly mounted on the circuit board 1.

比較例1に係る電子部品実装体と、実施例1に係る電子部品実装体とは、同一の構成を有するコンデンサ素子を含んでいる。比較例1および実施例1に係る電子部品実装体の各々のコンデンサ素子においては、コンデンサ素子の厚さ方向Tにおける積層体の厚さの寸法を0.327mmとし、積層体にて回路基板側の主面と有効領域との間に位置する部分の非有効領域の厚さの寸法を0.032mmとした。   The electronic component mounting body according to Comparative Example 1 and the electronic component mounting body according to Example 1 include capacitor elements having the same configuration. In each capacitor element of the electronic component mounting body according to Comparative Example 1 and Example 1, the dimension of the thickness of the laminated body in the thickness direction T of the capacitor element is 0.327 mm, and the laminated body The thickness dimension of the non-effective area in the portion located between the main surface and the effective area was 0.032 mm.

比較例2に係る電子部品実装体のコンデンサ素子においては、コンデンサ素子の厚さ方向Tにおける積層体の厚さの寸法を0.653mmとし、積層体にて回路基板側の主面と有効領域との間に位置する部分の非有効領域の厚さの寸法を0.334mmとした。   In the capacitor element of the electronic component mounting body according to Comparative Example 2, the dimension of the thickness of the multilayer body in the thickness direction T of the capacitor element is 0.653 mm. The thickness dimension of the non-effective area in the portion located between the two was 0.334 mm.

実施例1に係る電子部品実装体の基板型の端子においては、基板本体の厚さの寸法を0.15mm、実装電極の厚さの寸法を0.035mm、接続電極の厚さの寸法を0.035mmとした。   In the board-type terminal of the electronic component mounting body according to the first embodiment, the board body thickness dimension is 0.15 mm, the mounting electrode thickness dimension is 0.035 mm, and the connection electrode thickness dimension is 0. 0.035 mm.

電子部品実装体から生じる騒音の音圧は、比較例1に対して、比較例2は−12dB、実施例1は−29dBであった。実施例1に係る電子部品実装体の電子部品の厚さの寸法が、比較例2に係る電子部品実装体の電子部品の厚さの寸法より小さいにも関わらず、電子部品実装体から生じる騒音の音圧は、実施例1に係る電子部品実装体の方が比較例2に係る電子部品実装体より小さかった。   The sound pressure of the noise generated from the electronic component mounting body was −12 dB in Comparative Example 2 and −29 dB in Example 1 with respect to Comparative Example 1. Although the dimension of the thickness of the electronic component mounting body according to Example 1 is smaller than the thickness of the electronic component mounting body according to Comparative Example 2, the noise generated from the electronic component mounting body The sound pressure of the electronic component mounting body according to Example 1 was smaller than that of the electronic component mounting body according to Comparative Example 2.

この結果から、積層体にて第2主面と有効領域との間に位置する部分の非有効領域による鳴き低減の効果より、基板型の端子の基板本体による鳴き低減の効果の方が大きいことが確認できた。   From this result, the effect of noise reduction by the board body of the board-type terminal is greater than the effect of noise reduction by the ineffective area of the portion located between the second main surface and the effective area in the laminate. Was confirmed.

各種の寸法の測定においては、電子部品の研磨断面を光学顕微鏡にて、たとえば10倍に拡大して観察し、研磨断面の中央を通る直線上における寸法を測定する。光学顕微鏡では明瞭に寸法を測定することが困難な場合には、光学顕微鏡に代えて走査型電子顕微鏡にて研磨断面を観察してもよい。   In measuring various dimensions, the polished cross section of the electronic component is observed with an optical microscope, for example, 10 times larger, and the dimension on a straight line passing through the center of the polished cross section is measured. If it is difficult to measure the dimensions clearly with an optical microscope, the polished cross section may be observed with a scanning electron microscope instead of the optical microscope.

たとえば、積層体11にて第2主面112と有効領域11eとの間に位置する部分の非有効領域11nの厚さの寸法Taを測定する際には、コンデンサ素子10の断面を光学顕微鏡で観察した拡大像において、積層体11の積層方向に延びてかつ積層体11の中心を通る直線Lcを引き、直線Lc上における非有効領域11nの厚さの寸法Taを測定する。続けて、基板型の端子20の基板本体21の厚さの寸法T21を測定する場合、直線Lc上における基板本体21の厚さの寸法T21を測定する。 For example, when measuring the thickness dimension T a of the non-active area 11n of the portion located between the second major surface 112 and the effective area 11e in the laminate 11, an optical microscope cross section of the capacitor element 10 in the observation was enlarged image, a straight line is drawn L c passing through the center of the extending and laminate 11 in the stacking direction of the stacked body 11, to measure the thickness dimension T a of the non-active area 11n on the straight line L c. Subsequently, when measuring the thickness dimension T 21 of the substrate main body 21 of the substrate type terminal 20, to measure the thickness dimension T 21 of the substrate main body 21 on the straight line L c.

積層体11の有効領域11eは、上記と同様に光学顕微鏡により研磨断面を観察することにより確認することができる。または、積層体11の有効領域11eは、第1主面111側または第2主面112側から電子部品100にX線を照射して撮像した透過像を観察することにより確認することができる。積層体11の有効領域11eの幅は、積層体11の幅方向の一方側にて最も外側に位置する導電体層14の一端から、積層体11の幅方向の他方側にて最も外側に位置する導電体層14の他端までの幅とする。   The effective area 11e of the laminate 11 can be confirmed by observing the polished cross section with an optical microscope in the same manner as described above. Alternatively, the effective region 11e of the stacked body 11 can be confirmed by observing a transmission image captured by irradiating the electronic component 100 with X-rays from the first main surface 111 side or the second main surface 112 side. The width of the effective region 11 e of the stacked body 11 is positioned on the outermost side on the other side in the width direction of the stacked body 11 from one end of the conductor layer 14 positioned on the outermost side on the one side in the width direction of the stacked body 11. It is set as the width to the other end of the conductor layer 14 to be performed.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1 回路基板、10,10a コンデンサ素子、11 積層体、11e 有効領域、11n 非有効領域、12 外部電極、13 誘電体層、14 導電体層、14a 第1導電体層、14b 第2導電体層、20 基板型の端子、21 基板本体、21a,111 第1主面、21b,112 第2主面、21c,22c 1対の側面、21d 1対の端面、21s 切欠、22 実装電極、23 接続電極、24 貫通電極、30 導電膜、100,100a,100α 電子部品、100β 電子部品実装体、113 第1端面、114 第2端面、115 第1側面、116 第2側面、910 集音マイク、920 集音計、930 FFTアナライザ。   DESCRIPTION OF SYMBOLS 1 Circuit board 10, 10a Capacitor element, 11 Laminated body, 11e Effective area | region, 11n Non-effective area | region, 12 External electrode, 13 Dielectric layer, 14 Conductor layer, 14a 1st conductor layer, 14b 2nd conductor layer , 20 substrate type terminal, 21 substrate body, 21a, 111 first main surface, 21b, 112 second main surface, 21c, 22c one pair of side surfaces, 21d one pair of end surfaces, 21s notch, 22 mounting electrode, 23 connection Electrode, 24 through electrode, 30 conductive film, 100, 100a, 100α electronic component, 100β electronic component mounting body, 113 first end surface, 114 second end surface, 115 first side surface, 116 second side surface, 910 sound collecting microphone, 920 Sound collector, 930 FFT analyzer.

Claims (8)

表面に2つの外部電極を有する電子素子と、
電気絶縁性を有する基板本体、および、該基板本体の一方の主面に設けられて前記2つの外部電極とそれぞれ電気的に接続された2つの実装電極を含み、前記電子素子が前記基板本体の一方の主面側に実装された基板型の端子とを備え、
前記一方の主面側から見て、前記2つの外部電極の一部は、前記基板型の端子の外縁より外側に位置し、
前記一方の主面に直交する方向において、前記2つの外部電極における基板型の端子側とは反対側の端から、前記基板型の端子における電子素子側とは反対側の端までの厚さの寸法は、前記2つの外部電極同士を最短で結ぶ方向に直交する方向かつ前記一方の主面に沿う方向における、前記電子素子の幅の寸法および前記基板型の端子の幅の寸法のうちの大きい方の寸法以下である、電子部品。
An electronic device having two external electrodes on the surface;
A substrate main body having electrical insulation, and two mounting electrodes provided on one main surface of the substrate main body and electrically connected to the two external electrodes, respectively, and the electronic element is formed on the substrate main body. A board-type terminal mounted on one main surface side,
When viewed from the one main surface side, a part of the two external electrodes is located outside the outer edge of the board-type terminal,
In the direction orthogonal to the one main surface, the thickness from the end of the two external electrodes opposite to the substrate-type terminal side to the end of the substrate-type terminal opposite to the electronic element side is The dimension is larger of the width dimension of the electronic element and the width dimension of the substrate-type terminal in the direction orthogonal to the direction connecting the two external electrodes in the shortest direction and along the one main surface. An electronic component that is smaller than the other dimension.
前記電子素子は、複数の誘電体層および複数の導電体層が積層されて構成された積層体を含み、
前記2つの外部電極は、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続され、
前記積層体は、前記少なくとも一部の導電体層において前記2つの外部電極のうちの異なる外部電極にそれぞれ接続された導電体層が誘電体層を互いの間に挟んで積層されて重なっている有効領域、および、該有効領域を囲む非有効領域からなり、
前記一方の主面に直交する方向において、前記基板本体の厚さの寸法は、前記積層体にて前記基板型の端子と対向している面と前記有効領域との間に位置する部分の前記非有効領域の厚さの寸法より大きい、請求項1に記載の電子部品。
The electronic element includes a laminate formed by laminating a plurality of dielectric layers and a plurality of conductor layers,
The two external electrodes are electrically connected to at least some of the plurality of conductor layers;
In the laminate, conductor layers respectively connected to different ones of the two external electrodes in the at least a part of the conductor layers are laminated with a dielectric layer sandwiched between them. An effective area and a non-effective area surrounding the effective area,
In the direction orthogonal to the one main surface, the thickness dimension of the substrate body is the portion of the laminate that is located between the surface facing the substrate-type terminal and the effective region. The electronic component of claim 1, wherein the electronic component is larger than a thickness dimension of the non-effective area.
前記基板型の端子の幅の寸法が、前記電子素子の幅の寸法より小さい、請求項1または2に記載の電子部品。   The electronic component according to claim 1, wherein a width dimension of the board-type terminal is smaller than a width dimension of the electronic element. 前記2つの外部電極同士を最短で結ぶ方向において、前記基板型の端子の長さの寸法が、前記電子素子の長さの寸法より小さい、請求項1から3のいずれか1項に記載の電子部品。   4. The electron according to claim 1, wherein a dimension of a length of the substrate-type terminal is smaller than a dimension of a length of the electronic element in a direction in which the two external electrodes are connected in a shortest distance. 5. parts. 前記一方の主面に直交する方向から見て、前記2つの実装電極の全体は、前記有効領域と重なっている、請求項2に記載の電子部品。   The electronic component according to claim 2, wherein the whole of the two mounting electrodes overlaps the effective region when viewed from a direction orthogonal to the one main surface. 前記2つの実装電極同士の最短距離は、前記2つの外部電極同士の最短距離以下である、請求項5に記載の電子部品。   The electronic component according to claim 5, wherein the shortest distance between the two mounting electrodes is equal to or shorter than the shortest distance between the two external electrodes. 前記電子素子の厚さの寸法が、前記電子素子の幅の寸法より小さい、請求項1から6のいずれか1項に記載の電子部品。   The electronic component according to claim 1, wherein a thickness dimension of the electronic element is smaller than a width dimension of the electronic element. 前記2つの実装電極の各々にて一対の側面の各々の少なくとも一部は、前記2つの外部電極と前記2つの実装電極とをそれぞれ接合する導電膜で覆われている、請求項1から7のいずれか1項に記載の電子部品。   The at least part of each of a pair of side surfaces in each of the two mounting electrodes is covered with a conductive film that joins the two external electrodes and the two mounting electrodes, respectively. The electronic component according to any one of the above items.
JP2015096426A 2014-09-26 2015-05-11 Electronic component Pending JP2016072603A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150120374A KR101712047B1 (en) 2014-09-26 2015-08-26 Electronic component
US14/851,114 US9997295B2 (en) 2014-09-26 2015-09-11 Electronic component
CN201510613619.4A CN105469984B (en) 2014-09-26 2015-09-23 Electronic unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014196730 2014-09-26
JP2014196730 2014-09-26

Publications (1)

Publication Number Publication Date
JP2016072603A true JP2016072603A (en) 2016-05-09

Family

ID=55867461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096426A Pending JP2016072603A (en) 2014-09-26 2015-05-11 Electronic component

Country Status (2)

Country Link
JP (1) JP2016072603A (en)
KR (1) KR101712047B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093051A (en) * 2016-12-02 2018-06-14 株式会社村田製作所 Electronic component
JP2018207090A (en) * 2017-06-08 2018-12-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer electronic component and mounting board thereof, and electronic equipment
JP2020047908A (en) * 2018-09-14 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component
US11289275B2 (en) 2019-11-25 2022-03-29 Samsung Electro-Mechanics Co., Ltd. Composite electronic component
US11322306B2 (en) 2019-11-25 2022-05-03 Samsung Electro-Mechanics Co., Ltd. Composite electronic component
JP2022068307A (en) * 2017-08-07 2022-05-09 ケメット エレクトロニクス コーポレーション Leadless stack consisting of multiple components
WO2024057632A1 (en) * 2022-09-15 2024-03-21 株式会社村田製作所 Multilayer ceramic capacitor and mounting structure for multilayer ceramic capacitor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174837A (en) * 2020-04-23 2021-11-01 株式会社村田製作所 Multilayer ceramic capacitor
JP2021174865A (en) 2020-04-24 2021-11-01 株式会社村田製作所 Multilayer ceramic capacitor
JP2021174864A (en) * 2020-04-24 2021-11-01 株式会社村田製作所 Multilayer ceramic capacitor
JP2021174863A (en) * 2020-04-24 2021-11-01 株式会社村田製作所 Multilayer ceramic capacitor
JP2021174866A (en) * 2020-04-24 2021-11-01 株式会社村田製作所 Multilayer ceramic capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193352A (en) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd Layered capacitor and its mounted product
WO2012090986A1 (en) * 2010-12-28 2012-07-05 株式会社村田製作所 Electronic component
JP2014086606A (en) * 2012-10-25 2014-05-12 Taiyo Yuden Co Ltd Mounting structure of multilayer ceramic capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088188B2 (en) * 1989-12-11 1996-01-29 日本電気株式会社 Monolithic ceramic capacitors
JP5884653B2 (en) 2011-09-01 2016-03-15 株式会社村田製作所 Mounting structure
JP6014581B2 (en) * 2013-02-18 2016-10-25 太陽誘電株式会社 Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193352A (en) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd Layered capacitor and its mounted product
WO2012090986A1 (en) * 2010-12-28 2012-07-05 株式会社村田製作所 Electronic component
JP2014086606A (en) * 2012-10-25 2014-05-12 Taiyo Yuden Co Ltd Mounting structure of multilayer ceramic capacitor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
チップ積層セラミックコンデンサ CAT.NO.C02−7, JPN6018024264, July 2000 (2000-07-01), JP, pages 3, ISSN: 0003826902 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093051A (en) * 2016-12-02 2018-06-14 株式会社村田製作所 Electronic component
JP2018207090A (en) * 2017-06-08 2018-12-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer electronic component and mounting board thereof, and electronic equipment
JP7040850B2 (en) 2017-06-08 2022-03-23 サムソン エレクトロ-メカニックス カンパニーリミテッド. Laminated electronic components, their mounting boards, and electronic devices
JP2022068307A (en) * 2017-08-07 2022-05-09 ケメット エレクトロニクス コーポレーション Leadless stack consisting of multiple components
JP7334285B2 (en) 2017-08-07 2023-08-28 ケメット エレクトロニクス コーポレーション Multi-component leadless stack
JP2020047908A (en) * 2018-09-14 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component
JP7286952B2 (en) 2018-09-14 2023-06-06 サムソン エレクトロ-メカニックス カンパニーリミテッド. electronic components
US11289275B2 (en) 2019-11-25 2022-03-29 Samsung Electro-Mechanics Co., Ltd. Composite electronic component
US11322306B2 (en) 2019-11-25 2022-05-03 Samsung Electro-Mechanics Co., Ltd. Composite electronic component
WO2024057632A1 (en) * 2022-09-15 2024-03-21 株式会社村田製作所 Multilayer ceramic capacitor and mounting structure for multilayer ceramic capacitor

Also Published As

Publication number Publication date
KR101712047B1 (en) 2017-03-03
KR20160037072A (en) 2016-04-05

Similar Documents

Publication Publication Date Title
JP2016072603A (en) Electronic component
US9997295B2 (en) Electronic component
JP5725062B2 (en) Electronic component, board-type terminal included in the electronic component, and mounting structure of electronic component
JP6036979B2 (en) Multilayer capacitor
JP6483007B2 (en) Surface mount electronic components and electronic component mounting boards
JP5458821B2 (en) Multilayer ceramic capacitor
KR102463337B1 (en) Electronic component and board having the same mounted thereon
WO2012132952A1 (en) Electronic component
JP7019946B2 (en) Board with built-in multilayer capacitor
JP6694235B2 (en) Electronic parts
JP6032212B2 (en) Multilayer electronic component and its mounting structure
JP2018093051A (en) Electronic component
KR102089703B1 (en) Multilayered electronic component
KR102068813B1 (en) Electronic component
US9472344B2 (en) Electronic component
JP2012033654A (en) Ceramic capacitor
JP5532087B2 (en) Mounting structure
KR20190121203A (en) Electronic component
KR102414842B1 (en) Multilayered electronic component
KR20210085669A (en) Multilayered electronic component and board having the same mounted thereon
KR102380840B1 (en) Electronic component and board having the same mounted thereon
JP2004335963A (en) Ceramic capacitor
JP2018163934A (en) Feedthrough capacitor
KR20190116169A (en) Electronic component and board having the same mounted thereon
WO2016017634A1 (en) Laminated electronic component and mounting structure thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703