KR101712047B1 - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- KR101712047B1 KR101712047B1 KR1020150120374A KR20150120374A KR101712047B1 KR 101712047 B1 KR101712047 B1 KR 101712047B1 KR 1020150120374 A KR1020150120374 A KR 1020150120374A KR 20150120374 A KR20150120374 A KR 20150120374A KR 101712047 B1 KR101712047 B1 KR 101712047B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- capacitor element
- electronic component
- main surface
- external electrodes
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000010292 electrical insulation Methods 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 11
- 230000005534 acoustic noise Effects 0.000 abstract description 20
- 239000003990 capacitor Substances 0.000 description 135
- 229910000679 solder Inorganic materials 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 230000000644 propagated effect Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(과제) 음향 잡음을 억제하면서 안정한 자세로 전자 부품을 실장한다.
(해결 수단) 표면에 2개의 외부 전극(12)을 갖는 전자 소자(10)와, 전기절연성을 갖는 기판 본체(21) 및 기판 본체(21)의 일방의 주면(21a)에 설치되고 2개의 외부 전극(12)과 각각 전기적으로 접속된 2개의 실장 전극(22)을 포함하고, 전자 소자(10)가 일방의 주면(21a) 측에 실장된 기판형 단자(20)를 구비한다. 상기 일방의 주면(21a)측으로부터 볼 때, 2개의 외부 전극(12)의 일부는 기판형 단자(20)의 외부 가장자리보다 외측에 위치하여 있다. 상기 일방의 주면(21a)에 직교하는 방향에 있어서, 2개의 외부 전극(12)에 있어서의 기판형 단자(20)측과는 반대측의 끝부로부터 기판형 단자(20)에 있어서의 전자 소자(10)측과는 반대측의 끝부까지의 두께 치수(T0)는 2개의 외부 전극(12)끼리를 최단으로 연결하는 방향에 직교하는 방향 또한 상기 일방의 주면(21a)을 따른 방향에 있어서의 전자 소자(10)의 폭 치수 및 기판형 단자(20)의 폭 치수 중 큰 쪽의 치수 이하이다.(Problem) An electronic component is mounted in a stable posture while suppressing acoustic noise.
An electronic device comprising an electronic element having two external electrodes on a surface thereof and a substrate main body having electrical insulation and a main surface on one side of the substrate main body, Like terminals 20 including two mounting electrodes 22 electrically connected to the electrodes 12 and the electronic elements 10 mounted on one main surface 21a side. A part of the two external electrodes 12 is positioned outside the outer edge of the substrate-type terminal 20 when viewed from the one main surface 21a side. Like terminal 20 from the end portion of the two external electrodes 12 opposite to the substrate-type terminal 20 side in the direction orthogonal to the one main surface 21a of the substrate 10, The thickness dimension T 0 from the side of the one side surface 21a to the other side of the main surface 21a in the direction perpendicular to the direction in which the two external electrodes 12 are shortest to each other, (10) and the width dimension of the substrate-type terminal (20).
Description
본 발명은 전자 부품에 관한 것으로서, 특히 전왜성을 갖는 전자 소자를 포함하는 전자 부품에 관한 것이다.BACKGROUND OF THE
「음향 잡음(acoustic noise)」이라고 불리는 소음의 저감을 도모한 적층 콘덴서의 실장 구조를 개시한 선행 문헌으로서, 일본 특허공개 2013-65820호 공보(특허문헌 1)가 있다. 특허문헌 1에 기재된 적층 콘덴서의 실장 구조에 있어서는 랜드는 기판 본체 상에 설치되고, 외부 전극의 각각과 땜납에 의해 접속되어 있다. 랜드 전극으로부터 땜납의 정상까지의 높이는 랜드 전극으로부터 회로 기판의 가장 가까이에 위치하는 콘덴서 도체가 끝면으로부터 노출되어 있는 부분까지의 높이의 1.27배 이하이다.Japanese Unexamined Patent Publication No. 2013-65820 (Patent Document 1) discloses a mounting structure of a multilayer capacitor in which a noise called " acoustic noise " is reduced. In the multilayer capacitor mounting structure disclosed in
특허문헌 1에 기재된 적층 콘덴서의 실장 구조에 있어서는 회로 기판의 가장 가까이에 위치하는 콘덴서 도체(도전체층)의 위치를 회로 기판으로부터 이간시킴으로써 적층 콘덴서로부터 땜납 필렛을 통해서 회로 기판으로 전파되는 진동을 저감하고, 나아가서는 음향 잡음을 저감하고 있다. 이 구성에 있어서 적층 콘덴서의 정전 용량을 유지할 경우, 적층 콘덴서가 두꺼워진다. 적층 콘덴서 등의 전자 부품의 두께 치수가 전자 부품의 폭 치수보다 커졌을 경우, 회로 기판에 실장될 때에 전자 부품의 자세가 불안정해진다.In the multilayer capacitor mounting structure described in
본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 음향 잡음을 억제하면서 안정한 자세로 실장가능한 전자 부품을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an electronic component that can be mounted in a stable posture while suppressing acoustic noise.
본 발명에 근거하는 전자 부품은 표면에 2개의 외부 전극을 갖는 전자 소자와, 전기절연성을 갖는 기판 본체 및 기판 본체의 일방의 주면에 설치되고 2개의 외부 전극과 각각 전기적으로 접속된 2개의 실장 전극을 포함하고, 전자 소자는 일방의 주면측에 실장된 기판형 단자를 구비한다. 상기 일방의 주면측으로부터 볼 때, 2개의 외부 전극의 일부는 기판형 단자의 외부 가장자리보다 외측에 위치하여 있다. 상기 일방의 주면에 직교하는 방향에 있어서, 2개의 외부 전극에 있어서의 기판형 단자측과는 반대측의 끝부로부터 기판형 단자에 있어서의 전자 소자측과는 반대측의 끝부까지의 두께 치수는 2개의 외부 전극끼리를 최단으로 연결하는 방향에 직교하는 방향 또한 상기 일방의 주면을 따른 방향에 있어서의 전자 소자의 폭 치수 및 기판형 단자의 폭 치수 중 큰 쪽의 치수 이하이다.An electronic component according to the present invention comprises an electronic element having two external electrodes on its surface, a substrate body having electrical insulation, and two mounting electrodes provided on one main surface of the substrate body and electrically connected to the two external electrodes, And the electronic device has a substrate-type terminal mounted on one main surface side. And a part of the two external electrodes is located outside the outer edge of the substrate-type terminal when viewed from the one main surface side. The thickness dimension from the end portion of the two external electrodes opposite to the substrate-type terminal side to the end portion of the substrate-type terminal opposite to the electronic device side in the direction orthogonal to the one main surface is two external The width direction of the electronic device in the direction along the one main surface and the width dimension of the substrate-type terminal are equal to or smaller than the larger dimension in the direction orthogonal to the direction in which the electrodes are connected to each other at the shortest distance.
본 발명의 일 형태에 있어서는, 전자 소자는 복수의 유전체층 및 복수의 도전체층이 적층되어서 구성된 적층체를 포함한다. 2개의 외부 전극은 복수의 도전체층 중 적어도 일부의 도전체층과 전기적으로 접속되어 있다. 적층체는 상기 적어도 일부의 도전체층에 있어서 2개의 외부 전극 중 다른 외부 전극에 각각 접속된 도전체층이 유전체층을 서로의 사이에 끼워 적층되어서 겹쳐져 있는 유효 영역, 및 유효 영역을 둘러싸는 비유효 영역으로 이루어진다. 상기 일방의 주면에 직교하는 방향에 있어서, 기판 본체의 두께 치수는 적층체에서 기판형 단자와 대향하고 있는 면과 유효 영역 사이에 위치하는 부분의 비유효 영역의 두께 치수보다 크다.According to an aspect of the present invention, an electronic device includes a laminated body formed by stacking a plurality of dielectric layers and a plurality of conductor layers. The two external electrodes are electrically connected to at least a part of the conductor layers of the plurality of conductor layers. The laminate is characterized in that in the at least a part of the conductor layers, the conductor layers each of which is connected to the other of the two external electrodes are stacked and stacked with the dielectric layers sandwiched therebetween, and an ineffective region . The thickness dimension of the substrate main body in the direction orthogonal to the one main surface is larger than the thickness dimension of the non-effective region in the portion located between the effective region and the surface facing the substrate-type terminal in the stacked body.
본 발명의 일 형태에 있어서는, 기판형 단자의 폭 치수가 전자 소자의 폭 치수보다 작다.In one aspect of the present invention, the width dimension of the substrate-type terminal is smaller than the width dimension of the electronic device.
본 발명의 일 형태에 있어서는, 2개의 외부 전극끼리를 최단으로 연결하는 방향에 있어서, 기판형 단자의 길이 치수가 전자 소자의 길이 치수보다 작다.In one aspect of the present invention, the length dimension of the substrate-type terminal is smaller than the length dimension of the electronic device in the direction of shortest connecting the two external electrodes.
본 발명의 일 형태에 있어서는, 상기 일방의 주면에 직교하는 방향으로부터 볼 때, 2개의 실장 전극의 전체는 유효 영역과 겹쳐져 있다.In one aspect of the present invention, as viewed from a direction orthogonal to the one main surface, the two mounting electrodes all overlap with the effective area.
본 발명의 일 형태에 있어서는, 2개의 실장 전극끼리의 최단 거리는 2개의 외부 전극끼리의 최단 거리 이하이다.In one aspect of the present invention, the shortest distance between the two mounting electrodes is equal to or shorter than the shortest distance between the two external electrodes.
본 발명의 일 형태에 있어서는, 전자 소자의 두께 치수가 전자 소자의 폭 치수보다 작다.In one aspect of the present invention, the thickness dimension of the electronic element is smaller than the width dimension of the electronic element.
본 발명의 일 형태에 있어서는, 2개의 실장 전극의 각각에서 한 쌍의 측면의 각각의 적어도 일부는 2개의 외부 전극과 2개의 실장 전극을 각각 접합하는 도전막으로 덮여있다.In one aspect of the present invention, at least a part of each of the pair of side faces in each of the two mounting electrodes is covered with a conductive film which joins the two external electrodes and the two mounting electrodes respectively.
본 발명에 의하면, 음향 잡음을 억제하면서 안정한 자세로 전자 부품을 설치할 수 있다.According to the present invention, electronic components can be installed in a stable posture while suppressing acoustic noise.
도 1은 본 발명의 실시형태 1에 관한 전자 부품의 구성을 나타내는 정면도이다.
도 2는 도 1의 전자 부품을 화살표(II) 방향으로부터 본 평면도이다.
도 3은 도 1의 전자 부품을 화살표(III) 방향으로부터 본 측면도이다.
도 4는 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 콘덴서 소자의 외관을 나타내는 사시도이다.
도 5는 도 4의 콘덴서 소자를 V-V선 화살표 방향으로부터 본 단면도이다.
도6은 도 4의 콘덴서 소자를 VI-VI선 화살표 방향으로부터 본 단면도이다.
도 7은 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 기판형 단자를 일방의 주면측으로부터 본 사시도이다.
도 8은 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 기판형 단자를 타방의 주면측으로부터 본 사시도이다.
도 9는 본 발명의 실시형태 1의 변형예에 관한 전자 부품에 포함되는 콘덴서 소자의 외관을 나타내는 사시도이다.
도 10은 도 9의 콘덴서 소자를 X-X선 화살표 방향으로부터 본 단면도이다.
도 11은 도 9의 콘덴서 소자를 XI-XI선 화살표 방향으로부터 본 단면도이다.
도 12는 본 발명의 실시형태 2에 관한 전자 부품의 구성을 나타내는 정면도이다.
도 13은 도 12의 전자 부품을 화살표(XIII) 방향으로부터 본 평면도이다.
도 14는 도 12의 전자 부품을 화살표(XIV) 방향으로부터 본 측면도이다.
도 15는 실험예에 있어서의 소음의 음압 측정 방법을 도시한 개략도이다.1 is a front view showing a configuration of an electronic part according to
Fig. 2 is a plan view of the electronic component of Fig. 1 viewed from the direction of arrow II. Fig.
3 is a side view of the electronic component of Fig. 1 viewed from the direction of arrow III.
4 is a perspective view showing the external appearance of a capacitor element included in an electronic component according to
5 is a cross-sectional view of the capacitor element of FIG. 4 viewed from the direction of the arrow VV line.
6 is a cross-sectional view of the capacitor device of FIG. 4 as viewed in the direction of arrows VI-VI.
7 is a perspective view of a board-type terminal included in an electronic component according to
8 is a perspective view of a board-type terminal included in an electronic component according to
9 is a perspective view showing the external appearance of a capacitor element included in an electronic component according to a modification of the first embodiment of the present invention.
10 is a cross-sectional view of the capacitor element of Fig.
11 is a cross-sectional view of the capacitor element of Fig. 9 taken along the line XI-XI.
12 is a front view showing a configuration of an electronic part according to Embodiment 2 of the present invention.
13 is a plan view of the electronic component of Fig. 12 viewed from the direction of arrow XIII.
14 is a side view of the electronic component of Fig. 12 viewed from the direction of arrow XIV.
15 is a schematic view showing a method of measuring the sound pressure of noise in the experimental example.
이하, 본 발명의 각 실시형태에 관한 전자 부품에 대해서 도면을 참조해서 설명한다. 이하의 실시형태의 설명에 있어서는 도면 중의 동일 또는 상당 부분에는 동일한 부호를 붙히고, 그 설명은 반복하지 않는다. 또한, 이하의 실시형태의 설명에 있어서는 전자 소자로서 콘덴서 소자를 포함하는 전자 부품에 대해서 설명하지만, 전자 소자는 콘덴서 소자에 한정되지 않고, 인덕터 소자, 서미스터 소자, 압전소자 또는 반도체 소자 등이어도 좋다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, electronic components according to respective embodiments of the present invention will be described with reference to the drawings. In the following description of the embodiments, the same or corresponding portions in the drawings are denoted by the same reference numerals, and description thereof is not repeated. In the following description of the embodiments, an electronic component including a capacitor element is described as an electronic element. However, the electronic element is not limited to a capacitor element, and may be an inductor element, a thermistor element, a piezoelectric element, or a semiconductor element.
(실시형태 1)(Embodiment 1)
도 1은 본 발명의 실시형태 1에 관한 전자 부품의 구성을 나타내는 정면도이다. 도 2는 도 1의 전자 부품을 화살표(II) 방향으로부터 본 평면도이다. 도 3은 도 1의 전자 부품을 화살표(III) 방향으로부터 본 측면도이다. 도 4는 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 콘덴서 소자의 외관을 나타내는 사시도이다. 도 5는 도 4의 콘덴서 소자를 V-V선 화살표 방향으로부터 본 단면도이다. 도 6은 도 4의 콘덴서 소자를 VI-VI선 화살표 방향으로부터 본 단면도이다. 도 7은 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 기판형 단자를 일방의 주면측으로부터 본 사시도이다. 도 8은 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 기판형 단자를 타방의 주면측으로부터 본 사시도이다.1 is a front view showing a configuration of an electronic part according to
도 1∼6에 있어서는 콘덴서 소자(10)의 길이방향(L), 콘덴서 소자(10)의 폭방향(W), 콘덴서 소자(10)의 두께 방향(T)을 도시하고 있다. 도 2에 있어서는 콘덴서 소자(10)의 폭방향(W)에 있어서의 콘덴서 소자(10)의 중심을 통과해서 콘덴서 소자(10)의 길이방향(L)으로 연장되는 콘덴서 소자(10)의 중심선(C)을 도시하고 있다.1 to 6 show the longitudinal direction L of the
도 1∼8에 나타나 있는 바와 같이, 본 발명의 실시형태 1에 관한 전자 부품(100)은 표면에 적어도 2개의 외부 전극(12)을 갖는 전자 소자인 콘덴서 소자(10)와, 콘덴서 소자(10)가 제 1 주면(21a)측에 실장된 기판형 단자(20)를 구비한다. 본 실시형태에 있어서는, 콘덴서 소자(10)는 2개의 외부 전극(12)을 갖는다.1 to 8, an
도 5, 6에 나타나 있는 바와 같이, 본 발명의 실시형태 1에 관한 전자 부품에 포함되는 콘덴서 소자(10)는 복수의 유전체층(13)과 복수의 평판상의 도전체층(14)이 교대로 적층되어서 구성된 적층체(11), 및 적층체(11) 상에 설치되고 콘덴서 소자(10)의 길이방향(L)의 양 끝부의 표면에 위치하는 2개의 외부 전극(12)을 포함한다.5 and 6, the
서로 이웃하여 대향하는 도전체층(14)끼리에 있어서, 일방의 도전체층(14)은 콘덴서 소자(10)의 길이방향(L)의 일단에 위치하는 외부 전극(12)에 전기적으로 접속되고, 타방의 도전체층(14)은 콘덴서 소자(10)의 길이방향(L)의 타단에 위치하는 외부 전극(12)에 전기적으로 접속되어 있다.One of the
본 실시형태에 있어서는 모든 도전체층(14)는 2개의 외부 전극(12) 중 어느 하나와 전기적으로 접속되어 있지만, 이것에 한정되지 않고, 복수의 도전체층(14) 중 적어도 일부의 도전체층(14)이 2개의 외부 전극(12) 중 어느 하나와 전기적으로 접속되어 있으면 좋다. 즉, 복수의 도전체층(14) 중에 2개의 외부 전극(12)에 전기적으로 접속되지 않은 도전체층(14)이 포함되어 있어도 좋다.In the present embodiment, all the
본 실시형태에 관한 콘덴서 소자(10)에 있어서는 유전체층(13)과 도전체층(14)의 적층방향이 콘덴서 소자(10)의 길이방향(L) 및 콘덴서 소자(10)의 폭방향(W)에 대하여 직교하고 있다. 즉, 유전체층(13)과 도전체층(14)의 적층방향은 콘덴서 소자(10)의 두께방향(T)과 평행한다.The lamination direction of the
적층체(11)는 적층방향에 있어서 서로 반대측에 위치하는 제 1 주면(111) 및 제 2 주면(112)을 갖는다. 적층체(11)는 제 1 주면(111)과 제 2 주면(112)을 연결하고 서로 적층체(11)의 반대측에 위치하는 제 1 끝면(113) 및 제 2 끝면(114), 제 1 주면(111)과 제 2 주면(112)을 연결함과 아울러, 제 1 끝면(113)과 제 2 끝면(114)을 연결하고 서로 적층체(11)의 반대측에 위치하는 제 1 측면(115) 및 제 2 측면(116)을 더 갖고 있다. 적층체(11)는 직육면체상의 외형을 갖지만, 다리부 및 능선부 중 적어도 일방에 둥근감을 갖고 있어도 좋다.The
도 1, 2에 나타나 있는 바와 같이, 콘덴서 소자(10)의 폭방향(W)에 있어서의 적층체(11)의 폭 치수는 W11이며, 콘덴서 소자(10)의 두께 방향(T)에 있어서의 적층체(11)의 두께 치수는 T11이다.As shown in 1 and 2, the width of the
도 1∼3, 5, 6에 나타나 있는 바와 같이, 적층체(11)는 도전체층(14)에 있어서 2개의 외부 전극(12) 중 다른 외부 전극(12)에 각각 접속된 도전체층(14)이 유전체층(13)을 서로의 사이에 끼워 적층되어서 겹쳐져 있는 유효 영역(11e), 및 유효 영역(11e)을 둘러싸는 비유효 영역(11n)으로 이루어진다.As shown in Figs. 1 to 3, 5 and 6, the laminate 11 includes a
구체적으로는, 적층체(11)의 유효 영역(11e)은 콘덴서 소자(10)의 길이방향(L)의 일단에 위치하는 외부 전극(12)에 전기적으로 접속된 도전체층(14)과, 콘덴서 소자(10)의 길이방향(L)의 타단에 위치하는 외부 전극(12)에 전기적으로 접속된 도전체층(14)과, 이 2개의 도전체층(14) 사이에 끼워진 유전체층(13)으로 구성되는 콘덴서로서 기능하는 부분이 적층되어 있는 영역이다.Specifically, the
본 실시형태에 있어서는, 적층체(11)의 유효 영역(11e)은 복수의 도전체층(14) 중에서 가장 제 1 주면(111)측에 위치하는 제 1 도전체층(14a)으로부터, 복수의 도전체층(14) 중에서 가장 제 2 주면(112)측에 위치하는 제 2 도전체층(14b)까지의 범위에 있어서, 콘덴서 소자(10)의 두께 방향(T)으로 볼 때, 모든 도전체층(14)이 서로 겹쳐져 있는 범위이다.The
도 1, 2, 5, 6에 나타나 있는 바와 같이, 콘덴서 소자(10)의 길이방향(L)에 있어서의 적층체(11)의 유효 영역(11e)의 길이 치수는 L11e이며, 콘덴서 소자(10)의 폭방향(W)에 있어서의 적층체(11)의 유효 영역(11e)의 폭 치수는 W11e이며, 콘덴서 소자(10)의 두께 방향(T)에 있어서의 적층체(11)의 유효 영역(11e)의 두께 치수는 T11e이다.As shown in Figs. 1, 2, 5 and 6, the length of the
적층체(11)의 비유효 영역(11n)은 적층체(11)에 있어서 유효 영역(11e)의 외측에 위치하는 부분이며, 콘덴서로서 기능하지 않는 영역이다.The
도 1, 2, 5, 6에 나타나 있는 바와 같이, 콘덴서 소자(10)의 길이방향(L)에 있어서, 비유효 영역(11n)의 제 1 끝면(113)측의 길이 치수는 La이며, 비유효 영역(11n)의 제 2 끝면(114)측의 길이 치수는 Lb이다. 콘덴서 소자(10)의 폭방향(W)에 있어서, 비유효 영역(11n)의 제 1 측면(115)측의 폭 치수는 Wa이며, 비유효 영역(11n)의 제 2 측면(116)측의 폭 치수는 Wb이다. 콘덴서 소자(10)의 두께방향(T)에 있어서, 비유효 영역(11n)의 제 1 주면(111)측의 두께 치수는 Tb이며, 비유효 영역(11n)의 제 2 주면(112)측의 두께 치수는 Ta이다.As shown in Figs. 1, 2, 5 and 6, in the longitudinal direction L of the
2개의 외부 전극(12)끼리를 최단으로 연결하는 방향은 콘덴서 소자(10)의 길이방향(L)과 평행한다. 적층체(11)에서 기판형 단자(20)와 대향하고 있는 면인 제 2 주면(112) 상에 위치하는 부분의 2개의 외부 전극(12)끼리의 최단 거리는 L12이다.The direction in which the two
복수의 유전체층(13)의 각각을 구성하는 재료로서는 BaTiO3, CaTiO3, SrTiO3 또는 CaZrO3 등을 주성분으로 하는 유전체 세라믹스를 사용할 수 있다. 또한 이들 주성분에 부성분으로서 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물 또는 희토류 화합물 등이 첨가된 유전체 세라믹스를 유전체층(13)을 구성하는 재료로서 사용해도 좋다.As a material constituting each of the plurality of
복수의 도전체층(14)의 각각을 구성하는 재료로서는 Ni, Cu, Ag, Pd, Au 등의 금속, 또는 이들 금속 중 적어도 1종을 포함하는 합금, 예를 들면 Ag와 Pd의 합금 등을 사용할 수 있다.As a material constituting each of the plurality of conductor layers 14, a metal such as Ni, Cu, Ag, Pd, Au, or an alloy including at least one of these metals, for example, an alloy of Ag and Pd .
2개의 외부 전극(12)의 각각은 적층체(11)의 양 끝부를 덮도록 형성된 하지층과, 이 하지층을 덮도록 형성된 도금층을 포함한다. 하지층을 구성하는 재료로서는 Ni, Cu, Ag, Pd, Au 등의 금속, 또는 이들 금속 중 적어도 1종을 포함하는 합금, 예를 들면 Ag와 Pd의 합금 등을 사용할 수 있다.Each of the two
하지층의 형성 방법으로서는 소성 후의 적층체(11)의 양 끝부에 도포한 도전성 페이스트를 베이킹하고, 또는 소성 전의 적층체(11)의 양 끝부에 도포한 도전성 페이스트를 도전체층(14)과 동시에 소성해도 좋다. 그 이외에도, 하지층의 형성 방법으로서는 적층체(11)의 양 끝부에 도금하거나 또는 적층체(11)의 양 끝부에 도포한 열경화 성수지를 포함하는 도전성 수지를 경화시켜도 좋다.The base layer may be formed by baking an electrically conductive paste applied to both ends of the fired
도금층을 구성하는 재료로서는 Sn, Ni, Cu, Ag, Pd, Au 등의 금속, 또는 이들 금속 중 적어도 1종을 포함하는 합금, 예를 들면 Ag과 Pd의 합금 등을 사용할 수 있다.As the material constituting the plating layer, a metal such as Sn, Ni, Cu, Ag, Pd and Au, or an alloy containing at least one of these metals, for example, an alloy of Ag and Pd can be used.
도금층은 복수의 층으로 구성되어 있어도 좋다. 이 경우, 도금층으로서는 Ni도금층 상에 Sn 도금층이 형성된 2층 구조인 것이 바람직하다. Ni 도금층은 땜납 배리어층으로서 기능한다. Sn 도금층은 땜납과의 젖음성이 양호하다.The plating layer may be composed of a plurality of layers. In this case, it is preferable that the plating layer has a two-layer structure in which a Sn plating layer is formed on the Ni plating layer. The Ni plating layer functions as a solder barrier layer. The Sn plating layer has good wettability with the solder.
도 7, 8에 나타나 있는 바와 같이, 본 실시형태에 따른 전자 부품(100)에 포함되는 기판형 단자(20)는 전기절연성을 갖는 기판 본체(21)를 포함한다. 본 실시형태에 있어서는 기판 본체(21)는 평면으로 볼 때 직사각형상의 외형을 갖는다. 단, 기판 본체(21)의 외형은 직사각형상에 한정되지 않고, 예를 들면 타원형상 등이어도 좋다. 기판 본체(21)에 있어서는 다리부 및 능선부가 모따기되어 있어도 좋다.7 and 8, the substrate-
기판 본체(21)는 콘덴서 소자(10)가 실장되는 측의 제 1 주면(21a), 및 제 1 주면(21a)과는 반대측의 제 2 주면(21b), 및 제 1 주면(21a)과 제 2 주면(21b)을 연결하는 둘레면을 갖는다. 기판 본체(21)의 둘레면은 서로 반대측에 위치하는 1쌍의 측면(21c), 및 1쌍의 측면(21c)끼리를 각각 연결해서 서로 반대측에 위치하는 1쌍의 끝면(21d)을 포함한다.The substrate
도 1∼3, 7에 나타나 있는 바와 같이, 기판형 단자(20)는 제 1 주면(21a)에 설치되고, 콘덴서 소자(10)의 2개의 외부 전극(12)과 전기적으로 접속되는 2개의 실장 전극(22)을 포함한다. 구체적으로는, 1쌍의 끝면(21d)을 최단으로 연결하는 기판 본체(21)의 길이방향에 있어서 서로 간격을 두고 2개의 실장 전극(22)이 배치되어 있다. 2개의 실장 전극(22)의 각각은 평면으로 볼 때, 직사각형상의 외형을 갖고, 기판 본체(21)의 둘레면에 대하여 이간하여 있다. 기판 본체(21)의 길이방향에 있어서, 2개의 실장 전극(22)끼리의 최단 거리는 L22이다.As shown in Figs. 1 to 3 and 7, the substrate-
도 1∼3, 8에 나타나 있는 바와 같이, 기판형 단자(20)는 제 2 주면(21b)에 설치되고, 도시하지 않은 회로 기판의 랜드와 전기적으로 접속되는 2개의 접속 전극(23)을 포함한다. 구체적으로는, 기판 본체(21)의 길이방향에 있어서 서로 간격을 두고 2개의 접속 전극(23)이 배치되어 있다. 2개의 접속 전극(23)의 각각은 평면으로 볼 때, 직사각형상의 외형을 갖고, 기판 본체(21)의 둘레면에 대하여 이간하여 있다. 또한, 제 2 주면(21b)에 2개의 접속 전극(23)이 설치되어 있지 않아도 좋다. 이 경우, 2개의 접속 전극(23) 대신에, 콘덴서 소자(10)의 2개의 외부 전극(12), 기판형 단자(20)의 2개의 실장 전극(22), 또는 후술하는 기판형 단자(20)의 2개의 관통 전극(24)과, 회로 기판의 랜드가 전기적으로 접속되어도 좋다.As shown in Figs. 1 to 3 and 8, the
기판형 단자(20)는 2개의 실장 전극(22)과 2개의 접속 전극(23)을 각각 전기적으로 접속하는 2개의 관통 전극(24)을 포함한다. 2개의 실장 전극(22), 2개의 접속 전극(23) 및 2개의 관통 전극(24)의 각각은 Cu 등의 도전 재료로 구성되어 있다.The substrate-
기판 본체(21)의 재료로서는 에폭시 수지 등의 수지 재료, 또는 알루미나 등의 세라믹스 재료를 사용할 수 있다. 또한, 기판 본체(21)의 재료에는 무기 재료 또는 유기 재료로 이루어지는 필러 또는 직포가 첨가되어 있어도 좋다. 본 실시형태에 있어서는, 기판 본체(21)는 유리의 직포가 첨가된 에폭시 수지로 형성되어 있다.As the material of the substrate
도 1∼3에 나타나 있는 바와 같이, 전자 부품(100)에 있어서는 콘덴서 소자(10)의 2개의 외부 전극(12)과, 기판형 단자(20)의 2개의 실장 전극(22)이 도전막(30)에 의해 각각 전기적으로 접속되어 있다. 본 실시형태에 있어서는 도전막(30)은 땜납으로 이루어진다. 단, 도전막(30)은 땜납에 한정되지 않고, 도전성 접착제이어도 좋다.The two
도 1에 나타나 있는 바와 같이, 기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향에 있어서 기판 본체(21)의 두께 치수는 T21이다. 도 2에 나타나 있는 바와 같이, 콘덴서 소자(10)의 길이방향(L)에 있어서의 기판형 단자(20)의 길이 치수는 기판 본체(21)의 길이 치수(L21)이다.As shown in FIG. 1, the group thickness of the plate-like terminal substrate
도 2, 3에 나타나 있는 바와 같이, 2개의 외부 전극(12)끼리를 최단으로 연결하는 방향(콘덴서 소자(10)의 길이방향(L)과 평행한 방향)에 직교하는 방향 또한 기판형 단자(20)의 제 1 주면(21a)을 따른 방향(콘덴서 소자(10)의 폭방향(W)과 평행한 방향)에 있어서의 기판형 단자(20)의 폭 치수는 기판 본체(21)의 폭 치수(W21)이다. 콘덴서 소자(10)의 폭방향(W)과 평행한 방향에 있어서의 2개의 실장 전극(22)의 각각의 폭 치수는 W22이다.The direction orthogonal to the direction in which the two
도 1∼3에 나타나 있는 바와 같이, 콘덴서 소자(10)의 길이방향(L)에 있어서의 콘덴서 소자(10)의 길이 치수는 L10이다. 2개의 외부 전극(12)끼리를 최단으로 연결하는 방향(콘덴서 소자(10)의 길이방향(L)과 평행한 방향)에 직교하는 방향 또한 기판형 단자(20)의 제 1 주면(21a)을 따른 방향(콘덴서 소자(10)의 폭방향(W)과 평행한 방향)에 있어서의 콘덴서 소자(10)의 폭 치수는 W10이다. 콘덴서 소자(10)의 두께 방향(T)에 있어서의 콘덴서 소자(10)의 두께 치수는 T10이다.As shown in Fig. 1 to 3, the length dimension of the
콘덴서 소자(10)의 두께 치수(T10)는 콘덴서 소자(10)의 폭 치수(W10)보다 작다. 후술하는 바와 같이, 콘덴서 소자(10)의 두께 치수(T10)가 콘덴서 소자(10)의 폭 치수(W10)의 80% 이하인 것이 바람직하다.Thickness dimension of the capacitor element 10 (T 10) is smaller than the width dimension (W 10) of the
본 실시형태에 있어서는 기판형 단자(20)의 폭 치수(W21)는 콘덴서 소자(10)의 폭 치수(W10)보다 작다. 기판형 단자(20)의 길이 치수(L21)는 콘덴서 소자(10)의 길이 치수(L10)보다 작다. 따라서, 도 2에 나타나 있는 바와 같이 기판형 단자(20)의 제 1 주면(21a)측으로부터 볼 때 2개의 외부 전극(12)의 일부는 기판형 단자(20)의 외부 가장자리보다 외측에 위치하여 있다.In the present embodiment, the width dimension W 21 of the substrate-
본 실시형태에 있어서는 콘덴서 소자(10)의 길이방향(L)에 있어서의 기판형 단자(20)의 양 끝부, 및 콘덴서 소자(10)의 폭방향(W)에 있어서의 기판형 단자(20)의 양 측부의 각각에 있어서, 2개의 외부 전극(12)의 일부는 기판형 단자(20)의 외부 가장자리보다 외측에 위치하여 있다.In the present embodiment, both ends of the substrate-
기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향에 있어서, 2개의 외부 전극(12)에 있어서의 기판형 단자(20)측과는 반대측의 끝부로부터 기판형 단자(20)에 있어서의 콘덴서 소자(10)측과는 반대측의 끝부까지의 두께 치수는 T0이다. 본 실시형태에 있어서는 2개의 외부 전극(12)의 상단으로부터 2개의 접속 전극(23)의 하단까지의 두께 치수(T0)가 전자 부품(100)의 두께 치수이다.In the direction perpendicular to the first
기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향에 있어서, 2개의 외부 전극(12)에 있어서의 기판형 단자(20)측과는 반대측의 끝부로부터 기판형 단자(20)에 있어서의 콘덴서 소자(10)측과는 반대측의 끝부까지의 두께 치수(전자 부품(100)의 두께 치수)(T0)는 2개의 외부 전극(12)끼리를 최단으로 연결하는 방향(콘덴서 소자(10)의 길이방향(L)과 평행한 방향)에 직교하는 방향 또한 기판형 단자(20)의 제 1 주면(21a)을 따른 방향(콘덴서 소자(10)의 폭방향(W)과 평행한 방향)에 있어서의 콘덴서 소자(10)의 폭 치수(W10) 및 기판형 단자(20)의 폭 치수(W21) 중 큰 쪽의 치수(전자 부품(100)의 폭 치수) 이하이다.In the direction perpendicular to the first
본 실시형태에 있어서는 상기한 바와 같이, 기판형 단자(20)의 폭 치수(W21)는 콘덴서 소자(10)의 폭 치수(W10)보다 작기 때문에, 전자 부품(100)의 두께 치수(T0)는 전자 부품(100)의 폭 치수(W10) 이하이다. 실장 밀도의 향상 및 실장 자세의 안정화를 양립시키기 위해서는, 기판형 단자(20)의 폭 치수(W21)가 콘덴서 소자(10)의 폭 치수(W10)보다 0.03mm 이상 0.06mm 이하의 범위에서 작은 것이 바람직하다.Since the width dimension W 21 of the
본 실시형태에 있어서는 도 2에 나타나 있는 바와 같이, 기판형 단자(20)의 길이 치수(L21)는 적층체(11)의 유효 영역(11e)의 길이 치수(L11e)보다 크다. 기판형 단자(20)의 폭 치수(W21)는 적층체(11)의 유효 영역(11e)의 폭 치수(W11e)보다 크다. 실장 밀도의 향상 및 실장 자세의 안정화를 양립시키기 위해서는 기판형 단자(20)의 길이 치수(L21)가 적층체(11)의 유효 영역(11e)의 길이 치수(L11e)보다 0.04mm 이상 0.08mm 이하의 범위에서 큰 것이 바람직하고, 기판형 단자(20)의 폭 치수(W21)가 적층체(11)의 유효 영역(11e)의 폭 치수(W11e)보다 0.04mm 이상 0.08mm 이하의 범위에서 큰 것이 바람직하다.2, the length L 21 of the board-
기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향으로 볼 때, 적층체(11)의 유효 영역(11e)의 전체는 기판형 단자(20)와 겹쳐져 있다. 기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향으로 볼 때, 2개의 실장 전극(22)의 전체는 적층체(11)의 유효 영역(11e)과 겹쳐져 있다.The entire
도 1, 5, 6에 나타나 있는 바와 같이, 기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향에 있어서, 기판 본체(21)의 두께 치수(T21)는 적층체(11)에서 기판형 단자(20)와 대향하고 있는 제 2 주면(112)과 유효 영역(11e) 사이에 위치하는 부분의 비유효 영역(11n)의 두께 치수(Ta)보다 크다.The thickness dimension T 21 of the substrate
도 2에 나타나 있는 바와 같이, 2개의 실장 전극(22)끼리의 최단 거리(L22)는 2개의 외부 전극(12)끼리의 최단 거리(L12)보다 작다.2, the shortest distance L 22 between the two mounting
상기한 바와 같이, 본 실시형태에 관한 전자 부품(100)은 전자 부품(100)의 두께 치수(T0)가 전자 부품(100)의 폭 치수(W10) 이하이다. 이것에 의해, 전자 부품(100)을 회로 기판에 실장할 때에 전자 부품(100)의 자세를 안정시킬 수 있다.As described above, in the
전자 부품(100)을 회로 기판에 실장할 때에, 기판형 단자(20)의 2개의 접속 전극(23)과 회로 기판의 랜드를 접합하는 땜납이 젖어 올라가서 콘덴서 소자(10)에 도달하여 콘덴서 소자(10)의 둘레면에 땜납 필렛을 형성하는 경우가 있다. 이 경우, 콘덴서 소자(10)로부터 회로 기판으로 필렛을 통해서 진동이 전파되기 때문에 바람직하지 않다.The solder for bonding the two
본 실시형태에 관한 전자 부품(100)에 있어서는 기판형 단자(20)의 제 1 주면(21a)측으로부터 볼 때, 2개의 외부 전극(12)의 일부가 기판형 단자(20)의 외부 가장자리보다 외측에 위치하여 있다.In the
이것에 의해, 전자 부품(100)을 회로 기판에 실장할 때, 전자 부품(100)의 2개의 접속 전극(23)과 회로 기판의 랜드를 접합하는 땜납이 젖어 올랐을 경우에, 땜납이 콘덴서 소자(10)의 제 2 주면(112)측에 위치하는 부분의 외부 전극(12)과 접촉한 후, 콘덴서 소자(10)의 둘레면에 위치하는 부분의 외부 전극(12)으로 젖어 오르도록 할 수 있다. 그 결과, 콘덴서 소자(10)의 둘레면에 형성되는 땜납 필렛의 높이를 낮게 할 수 있다. 땜납 필렛의 높이를 낮게 함으로써, 콘덴서 소자(10)로부터 회로 기판으로의 진동의 전파 경로를 작게 할 수 있기 때문에, 음향 잡음을 저감할 수 있다. 또한, 땜납 필렛의 팽창도 억제할 수 있고, 나아가서는 전자 부품(100)의 실장 스페이스가 증대하는 것을 억제할 수 있어서 실장 밀도를 향상시킬 수 있다.As a result, when the solder for bonding the two
따라서, 본 실시형태에 따른 전자 부품(100)은 음향 잡음을 억제하면서 안정한 자세로 전자 부품을 실장할 수 있다.Therefore, the
후술하는 실험예에 의해서도 확인되어 있지만, 본 발명자들은 적층체(11)에서 제 2 주면(112)과 유효 영역(11e) 사이에 위치하는 부분의 비유효 영역(11n)에 의한 음향 잡음 저감의 효과보다, 기판형 단자(20)의 기판 본체(21)에 의한 음향 잡음 저감의 효과의 쪽이 큰 것을 발견했다.The inventors of the present invention have found that the effect of reducing the acoustic noise by the
본 실시형태에 관한 전자 부품(100)에 있어서는 기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향에 있어서, 기판 본체(21)의 두께 치수(T21)가 적층체(11)에서 기판형 단자(20)와 대향하고 있는 제 2 주면(112)과 유효 영역(11e) 사이에 위치하는 부분의 비유효 영역(11n)의 두께 치수(Ta)보다 크다. 이것에 의해, 음향 잡음을 효과적으로 저감하면서, 전자 부품(100)이 두꺼워지는 것을 억제할 수 있다.The thickness T 21 of the substrate
본 실시형태에 관한 전자 부품(100)에 있어서는 기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향으로 볼 때, 2개의 실장 전극(22)의 전체는 적층체(11)의 유효 영역(11e)과 겹쳐져 있다. 이것에 의해, 기판형 단자(20)의 2개의 실장 전극(22)과 콘덴서 소자(10)의 2개의 외부 전극(12)을 접합하는 땜납이 콘덴서 소자(10)의 둘레면에 위치하는 부분의 외부 전극(12)으로 젖어 오르는 것을 억제할 수 있다.The entirety of the two mounting
또한, 콘덴서 소자(10)로부터 발생한 진동은 기판형 단자(20)를 전파할 때에 감쇠되기 때문에, 2개의 실장 전극(22)의 전체가 적층체(11)의 유효 영역(11e)과 겹쳐 있음으로써, 콘덴서 소자(10)로부터 발생한 진동의 대부분을 기판형 단자(20)로 전파시켜 감쇠시켜서, 회로 기판으로 진동이 전파되어 발생하는 가청음(음향 잡음)을 저감할 수 있다.Since the vibrations generated from the
본 실시형태에 관한 전자 부품(100)에 있어서는, 2개의 실장 전극(22)끼리의 최단 거리(L22)는 2개의 외부 전극(12)끼리의 최단 거리(L12)보다 작다. 이것에 의해, 기판형 단자(20)의 2개의 실장 전극(22)과 콘덴서 소자(10)의 2개의 외부 전극(12)을 접합하는 땜납이, 도 1에 나타낸 바와 같이, 기판형 단자(20)의 길이방향의 중앙측으로 끌어당겨지고, 이 땜납이 제 1 끝면(113) 상 및 제 2 끝면(114) 상에 위치하는 부분의 외부 전극(12)으로 젖어 오르는 것을 억제할 수 있다.The shortest distance L 22 between the two mounting
본 실시형태에 관한 전자 부품(100)에 있어서는, 2개의 실장 전극(22)의 각각은 평면으로 볼 때 기판 본체(21)의 둘레면에 대하여 이간하여 있다. 이것에 의해, 기판형 단자(20)의 2개의 실장 전극(22)과 콘덴서 소자(10)의 2개의 외부 전극(12)을 접합하는 땜납과, 기판형 단자(20)의 2개의 접속 전극(23)과 회로 기판의 랜드를 접합하는 땜납이 결합하는 것을 억제할 수 있다. 그 결과, 콘덴서 소자(10)로부터 발생한 진동을 기판형 단자(20)로 전파시켜 감쇠시켜서, 회로 기판으로 진동이 전파되어 발생하는 가청음(음향 잡음)을 저감할 수 있다.In the
본 실시형태에 관한 전자 부품(100)에 있어서는, 기판형 단자(20)의 길이 치수(L21)는 적층체(11)의 유효 영역(11e)의 길이 치수(L11e)보다 크다. 기판형 단자(20)의 폭 치수(W21)는 적층체(11)의 유효 영역(11e)의 폭 치수(W11e)보다 크다. 기판형 단자(20)의 제 1 주면(21a)에 직교하는 방향으로 볼 때, 적층체(11)의 유효 영역(11e)의 전체는 기판형 단자(20)와 겹쳐 있다.The length dimension L 21 of the
이것에 의해, 콘덴서 소자(10)로부터 발생한 진동의 대부분을 기판형 단자(20)로 전파시켜 감쇠시켜서, 회로 기판으로 진동이 전파되어 발생하는 가청음(음향 잡음)을 저감할 수 있다.As a result, most of the vibration generated from the
본 실시형태에 관한 전자 부품(100)에 있어서는, 콘덴서 소자(10)의 두께 치수(T10)는 콘덴서 소자(10)의 폭 치수(W10)보다 작다. 콘덴서 소자(10)의 두께 치수(T10)는 콘덴서 소자(10)의 폭 치수(W10)의 80% 이하인 것이 바람직하다.In the
이것에 의해, 콘덴서 소자(10)의 주면과 측면을 콘덴서 소자(10)의 외견으로부터 용이하게 판별할 수 있다. 그 결과, 콘덴서 소자(10)를 기판형 단자(20)에 실장할 때에, 콘덴서 소자(10)의 방향을 용이하게 정렬시킬 수 있다. 본 실시형태에 있어서는 제 2 주면(112)이 기판형 단자(20)의 제 1 주면(21a)에 대향하도록 콘덴서 소자(10)의 방향을 용이하게 정렬할 수 있다.As a result, the main surface and the side surface of the
도 3에 나타나 있는 바와 같이, 2개의 실장 전극(22)의 각각에서 한 쌍의 측면(22c)의 각각의 적어도 일부는 도전막(30)으로 덮여 있다. 기판형 단자(20)에 콘덴서 소자(10)를 실장할 때에, 2개의 실장 전극(22)의 각각에서 한 쌍의 측면(22c)의 각각의 적어도 일부를 도전막(30)으로 덮음으로써, 셀프얼라인먼트 효과에 의해 기판형 단자(20)에 대한 콘덴서 소자(10)의 위치 어긋남을 억제할 수 있다. 그 결과, 회로 기판에 실장되는 전자 부품(100)의 실장 위치의 변동을 억제할 수 있다. 실장 전극(22)의 한 쌍의 측면(22c)의 각각의 적어도 일부를 도전막(30)으로 덮기 위해서는 실장 전극(22)에의 도전막(30)의 도포 면적을 실장 전극(22)의 상면의 면적보다 넓게 하면 좋다.As shown in Fig. 3, at least a part of each of the pair of side faces 22c in each of the two mounting
본 실시형태에 있어서는, 기판 본체(21)의 폭 치수(W21)가 콘덴서 소자(10)의 폭 치수(W10)보다 작지만, 회로 기판에 실장되는 전자 부품(100)과 이웃의 전자 부품 간에서 전기적으로 단락되지 않도록 하기 위해서, 기판 본체(21)의 폭 치수(W21)를 콘덴서 소자(10)의 폭 치수(W10)보다 크게 해도 좋다. 환언하면, 기판 본체(21)의 제 1 주면(21a)에 직교하는 방향으로부터 볼 때, 기판 본체(21)의 한 쌍의 측면(21c) 사이에 콘덴서 소자(10)가 위치하고 있어도 좋다. 이 구성에 의하면, 가령 회로 기판에 실장된 전자 부품(100)의 위치가 어긋나서 이웃의 전자 부품에 전자 부품(100)이 접촉했을 경우에 있어서, 전기절연성을 갖는 기판 본체(21)가 이웃의 전자 부품에 접촉하고 콘덴서 소자(10)가 이웃의 전자 부품에 접촉하는 것을 저해할 수 있기 때문에, 회로 기판 상에서 서로 이웃하는 전자 부품끼리가 전기적으로 단락되는 것을 억제할 수 있다.In this embodiment, the substrate
이하, 본 실시형태의 변형예에 관한 전자 부품에 대해서 도면을 참조해서 설명한다. 본 실시형태의 변형예에 관한 전자 부품에 있어서는 콘덴서 소자의 도전체층의 적층방향이 주로 본 실시형태에 관한 전자 부품과 다르기 때문에, 다른 구성에 관해서는 설명을 반복하지 않는다. Hereinafter, an electronic part according to a modification of the embodiment will be described with reference to the drawings. In the electronic component according to the modified example of this embodiment, since the direction in which the conductive layers of the capacitor element are stacked is mainly different from the electronic component according to this embodiment, description of other components will not be repeated.
도 9는 본 실시형태의 변형예에 관한 전자 부품에 포함되는 콘덴서 소자의 외관을 나타내는 사시도이다. 도 10은 도 9의 콘덴서 소자를 X-X선 화살표 방향으로부터 본 단면도이다. 도 11은 도 9의 콘덴서 소자를 XI-XI선 화살표 방향으로부터 본 단면도이다.9 is a perspective view showing the appearance of a capacitor element included in an electronic component according to a modification of the embodiment. 10 is a cross-sectional view of the capacitor element of FIG. 9 viewed from the X-X line arrow direction. 11 is a cross-sectional view of the capacitor element of Fig. 9 taken along the line XI-XI.
도 9∼11에 나타나 있는 바와 같이, 본 실시형태의 변형예에 관한 콘덴서 소자(10a)에 있어서는 유전체층(13)과 도전체층(14)의 적층방향은 콘덴서 소자(10a)의 길이방향(L) 및 콘덴서 소자(10a)의 두께 방향(T)에 대하여 직교하고 있다. 즉, 유전체층(13)과 도전체층(14)의 적층방향은 콘덴서 소자(10a)의 폭방향(W)과 평행한다.9-11, in the
본 실시형태의 변형예에 있어서는, 적층체(11)의 유효 영역(11e)은 복수의 도전체층(14) 중에서 가장 제 1 측면(115)측에 위치하는 제 1 도전체층(14a)으로부터 복수의 도전체층(14) 중에서 가장 제 2 측면(116)측에 위치하는 제 2 도전체층(14b)까지의 범위에 있어서, 콘덴서 소자(10a)의 폭방향(W)으로 볼 때 모든 도전체층(14)이 서로 겹쳐져 있는 범위이다.The
본 실시형태의 변형예에 관한 전자 부품에 있어서도, 본 실시형태에 관한 전자 부품(100)과 마찬가지로, 음향 잡음을 억제하면서 안정한 자세로 전자 부품을 실장할 수 있다.In the electronic component according to the modified example of the present embodiment, similarly to the
이하, 본 발명의 실시형태 2에 관한 전자 부품에 대해서 도면을 참조해서 설명한다. 본 발명의 실시형태 2에 관한 전자 부품(100a)은 기판형 단자(20)의 기판 본체(21)에 노치가 설치되어 있는 점만 실시형태 1에 관한 전자 부품(100)과 다르기 때문에 다른 구성에 관해서는 설명을 반복하지 않는다.Hereinafter, an electronic component according to a second embodiment of the present invention will be described with reference to the drawings. Since the
(실시형태 2)(Embodiment 2)
도 12는 본 발명의 실시형태 2에 관한 전자 부품의 구성을 나타내는 정면도이다. 도 13은 도 12의 전자 부품을 화살표(XIII) 방향으로부터 본 평면도이다. 도 14는 도 12의 전자 부품을 화살표(XIV) 방향으로부터 본 측면도이다.12 is a front view showing a configuration of an electronic part according to Embodiment 2 of the present invention. 13 is a plan view of the electronic component of Fig. 12 viewed from the direction of arrow XIII. 14 is a side view of the electronic component of Fig. 12 viewed from the direction of arrow XIV.
도 12∼14에 나타나 있는 바와 같이, 본 발명의 실시형태 2에 관한 전자 부품(100a)이 구비하는 기판형 단자(20)에 있어서는 기판 본체(21)의 길이방향에 있어서의 양단에 평면으로 볼 때 반타원상의 노치(21s)가 형성되어 있다. 단, 노치(21s)를 평면으로 볼 때 형상은 반타원상에 한정되지 않고, 다각형상 등이어도 좋다. 본 실시형태에 있어서는 관통 전극(24)은 노치(21s)의 벽면 상에 설치되어 있다.As shown in Figs. 12 to 14, in the substrate-
노치(21s)를 형성함으로써, 전자 부품(100a)과 회로 기판의 랜드를 접합하는 땜납을 노치(21s)에 의해 형성된 공간에 저장하는 것이 가능해 진다.By forming the
이것에 의해, 전자 부품(100a)을 회로 기판에 실장할 때, 전자 부품(100a)의 2개의 접속 전극(23)과 회로 기판의 랜드를 접합하는 땜납이 젖어 올랐을 경우에, 땜납이 콘덴서 소자(10)의 제 2 주면(112)측에 위치하는 부분의 외부 전극(12)과 접촉한 후, 콘덴서 소자(10)의 둘레면에 위치하는 부분의 외부 전극(12)으로 젖어 오르도록 할 수 있다. 그 결과, 콘덴서 소자(10)의 둘레면에 형성되는 땜납 필렛의 높이를 낮게 할 수 있다. 땜납 필렛의 높이를 낮게 함으로써, 콘덴서 소자(10)로부터 회로 기판으로의 진동의 전파 경로를 작게 할 수 있기 때문에, 음향 잡음을 저감할 수 있다. 또한, 땜납 필렛의 팽창도 억제할 수 있고, 나아가서는 전자 부품(100a)의 실장 스페이스가 증대하는 것을 억제할 수 있다.As a result, when the solder for bonding the two
본 실시형태에 관한 전자 부품(100a)에 있어서도, 음향 잡음을 억제하면서 안정한 자세로 전자 부품(100a)을 실장할 수 있다. 또한, 본 실시형태에 관한 전자 부품(100a)은 실시형태 1의 변형예에 관환 콘덴서 소자(10a)를 구비하고 있어도 좋다. Also in the
이하, 콘덴서 소자의 적층체에서 제 2 주면과 유효 영역 사이에 위치하는 부분의 비유효 영역에 의한 음향 잡음 저감의 효과와 기판형 단자의 기판 본체에 의한 음향 잡음 저감의 효과를 비교한 실험예에 관하여 설명한다.An experimental example in which the effect of reducing the acoustic noise by the ineffective region of the portion located between the second main surface and the effective region in the laminated product of the capacitor element and the effect of reducing the acoustic noise by the substrate main body of the substrate is examined .
(실험예)(Experimental Example)
우선, 하기 실험예에 있어서의 전자 부품이 실장된 회로 기판으로부터 발생되는 소음의 음압 측정 방법에 관하여 설명한다. 도 15는 실험예에 있어서의 소음의 음압 측정 방법을 도시한 개략도이다.First, a method of measuring the sound pressure of the noise generated from the circuit board on which the electronic component is mounted in the following experimental example will be described. 15 is a schematic view showing a method of measuring the sound pressure of noise in the experimental example.
도 15에 나타나 있는 바와 같이, 소음의 음압을 실측하는 것에 있어서는 전자 부품 실장체(100β)를 무반향 상자(900) 내에 설치하고, 이 상태에 있어서 회로 기판(1)에 실장된 전자 부품(100α)의 콘덴서 소자에 3.7V의 직류 전압과, 1.5kHz∼20kHz의 주파수대에 있어서의 1.0Vpp의 교류 전압을 인가하고, 그 때에 발생하는 소음의 총음압 레벨을 계측함으로써 행했다.15, in order to actually measure the sound pressure of the noise, the
또한, 소음의 총음압 레벨의 계측은 무반향 상자(900) 내에 있어서 집음 마이크(910)를 전자 부품 실장체(100β)에 포함되는 콘덴서 소자의 3mm 상방 위치에 대향 배치하고, 집음 마이크(910) 및 집음계(920)에 의해 전자 부품 실장체(100β)로부터 발생하는 소리를 집음하고, 집음한 소리를 FFT(Fast Fourier Transform) 아날라이저(930)(Ono Sokki Co., Ltd. 제품의 CF-5220)를 이용하여 해석함으로써 행했다.The measurement of the total sound pressure level of the noise is performed by placing the
또한, 하기 비교예 및 실시예에 관한 전자 부품 실장체에 있어서의 소음의 음압 해석값은 후술하는 비교예 1의 전자 부품 실장체에 있어서의 소음의 음압 해석값을 기준으로 해서 그 차를 나타내고 있다.The sound pressure analysis value of the noise in the electronic component package according to the following comparative examples and examples is based on the sound pressure analysis value of noise in the electronic component package of Comparative Example 1 described later .
본 실험예에 있어서는 비교예 1, 2 및 실시예 1의 3종류의 전자 부품 실장체를 제작했다. 우선, 3종류의 전자 부품 실장체에 공통인 조건(설계값)에 대해서 설명한다.In this experimental example, three types of electronic component assemblies of Comparative Examples 1 and 2 and Example 1 were produced. First, conditions (design values) common to three kinds of electronic component mounting bodies will be described.
콘덴서 소자의 폭방향(W)에 있어서의 적층체의 폭 치수를 0.63mm으로 했다. 또한, 콘덴서 소자의 길이방향(L)에 있어서의 적층체의 길이 치수, 유효 영역의 외형 크기, 및 도전체층의 적층방향의 각각은 비교예 1, 2 및 실시예 1의 3종류의 전자 부품 실장체의 각각에 있어서 동일하게 설정했다. 도전체층의 적층방향은 콘덴서 소자의 두께 방향과 평행하게 했다.And the width dimension of the laminate in the width direction (W) of the capacitor element was set to 0.63 mm. Each of the length dimension of the laminate in the longitudinal direction (L) of the capacitor element, the external size of the effective region, and the stacking direction of the conductor layer were the same as those of Comparative Examples 1 and 2, The same setting was made for each of the sieves. The stacking direction of the conductor layers was made parallel to the thickness direction of the capacitor element.
비교예 1, 2에 관한 전자 부품 실장체는 기판형 단자를 포함하고 있지 않다. 즉, 콘덴서 소자가 회로 기판(1)에 직접 실장되어 있다.The electronic component mounting body according to Comparative Examples 1 and 2 does not include a board-type terminal. That is, the capacitor element is directly mounted on the
비교예 1에 관한 전자 부품 실장체와 실시예 1에 관한 전자 부품 실장체는 동일한 구성을 갖는 콘덴서 소자를 포함하고 있다. 비교예 1 및 실시예 1에 관한 전자 부품 실장체의 각각의 콘덴서 소자에 있어서는 콘덴서 소자의 두께방향(T)에 있어서의 적층체의 두께 치수를 0.327mm로 하고, 적층체에서 회로 기판측의 주면과 유효 영역 사이에 위치하는 부분의 비유효 영역의 두께 치수를 0.032mm로 했다.The electronic component mounting body according to Comparative Example 1 and the electronic component mounting body according to
비교예 2에 관한 전자 부품 실장체의 콘덴서 소자에 있어서는 콘덴서 소자의 두께 방향(T)에 있어서의 적층체의 두께 치수를 0.653mm로 하고, 적층체에서 회로 기판측의 주면과 유효 영역 사이에 위치하는 부분의 비유효 영역의 두께 치수를 0.334mm로 했다.In the capacitor element of the electronic component package according to Comparative Example 2, the thickness dimension of the laminate in the thickness direction T of the capacitor element was 0.653 mm, and the thickness The thickness dimension of the ineffective area of the portion to be formed is 0.334 mm.
실시예 1에 관한 전자 부품 실장체의 기판형 단자에 있어서는 기판 본체의 두께 치수를 0.15mm, 실장 전극의 두께 치수를 0.035mm, 접속 전극의 두께 치수를 0.035mm로 했다.In the substrate-type terminal of the electronic component mounting body according to Example 1, the thickness of the substrate body was 0.15 mm, the thickness of the mounting electrode was 0.035 mm, and the thickness of the connecting electrode was 0.035 mm.
전자 부품 실장체로부터 발생하는 소음의 음압은 비교예 1에 대해서, 비교예 2는 -12dB, 실시예 1은 -29dB이었다. 실시예 1에 관한 전자 부품 실장체의 전자 부품의 두께 치수가 비교예 2에 관한 전자 부품 실장체의 전자 부품의 두께 치수보다 작은 것에도 상관없이, 전자 부품 실장체로부터 발생하는 소음의 음압은 실시예 1에 관한 전자 부품 실장체의 쪽이 비교예 2에 관한 전자 부품 실장체보다 작았다.The sound pressure of the noise generated from the electronic component mounting body was -12 dB for the comparative example 1, -29 dB for the example 1. Even if the thickness dimension of the electronic component of the electronic component mounting body according to the first embodiment is smaller than the thickness dimension of the electronic component mounting body according to the second comparative example, the sound pressure of the noise generated from the electronic component mounting body is The electronic component mounting body of Example 1 was smaller than that of the electronic component mounting body of Comparative Example 2.
이 결과로부터, 적층체에서 제 2 주면과 유효 영역 사이에 위치하는 부분의 비유효 영역에 의한 음향 잡음 저감의 효과보다 기판형 단자의 기판 본체에 의한 음향 잡음 저감의 효과의 쪽이 큰 것을 확인할 수 있었다.From this result, it can be seen that the effect of reducing the acoustic noise by the substrate main body of the substrate type terminal is larger than the effect of reducing the acoustic noise by the ineffective region of the portion located between the second main surface and the effective region in the laminate there was.
각종의 치수 측정에 있어서는, 전자 부품의 연마 단면을 광학 현미경으로, 예를 들면 10배로 확대해서 관찰하고, 연마 단면의 중앙을 통과하는 직선상에 있어서의 치수를 측정한다. 광학 현미경에 의해서는 명료하게 치수를 측정하는 것이 곤란할 경우에는 광학 현미경 대신에 주사형 전자현미경으로 연마 단면을 관찰해도 좋다.In various dimensional measurements, the polished cross section of the electronic component is observed with an optical microscope, for example, magnified 10 times, and the dimension on a straight line passing through the center of the polished section is measured. If it is difficult to clearly measure the dimensions by an optical microscope, a polished cross section may be observed with a scanning electron microscope instead of an optical microscope.
예를 들면, 적층체(11)에서 제 2 주면(112)과 유효 영역(11e) 사이에 위치하는 부분의 비유효 영역(11n)의 두께 치수(Ta)를 측정할 때에는, 콘덴서 소자(10)의 단면을 광학 현미경으로 관찰한 확대상에 있어서 적층체(11)의 적층방향으로 연장하고 또한 적층체(11)의 중심을 지나는 직선(Lc)을 긋고, 직선(Lc) 상에 있어서의 비유효 영역(11n)의 두께 치수(Ta)를 측정한다. 계속해서, 기판형 단자(20)의 기판 본체(21)의 두께 치수(T21)를 측정할 경우, 직선(Lc) 상에 있어서의 기판 본체(21)의 두께 치수(T21)를 측정한다.For example, when measuring a layered product (11) the second
적층체(11)의 유효 영역(11e)은 상기와 마찬가지로 광학 현미경에 의해 연마 단면을 관찰함으로써 확인할 수 있다. 또는 적층체(11)의 유효 영역(11e)은 제 1 주면(111)측 또는 제 2 주면(112)측으로부터 전자 부품(100)에 X선을 조사해서 촬상한 투과상을 관찰함으로써 확인할 수 있다. 적층체(11)의 유효 영역(11e)의 폭은 적층체(11)의 폭방향의 일방측에서 가장 외측에 위치하는 도전체층(14)의 일단으로부터, 적층체(11)의 폭방향의 타방측에서 가장 외측에 위치하는 도전체층(14)의 타단까지의 폭으로 한다.The
이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명에서는 없어서 특허청구범위에 의해 나타내고, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.It is to be understood that the presently disclosed embodiments are illustrative and not restrictive in all respects. The scope of the present invention is not limited to the above description, and it is intended to include all modifications within the meaning and scope equivalent to the claims of the present invention.
1: 회로 기판 10, 10a: 콘덴서 소자
11: 적층체 11e: 유효 영역
11n: 비유효 영역 12: 외부 전극
13: 유전체층 14: 도전체층
14a: 제 1 도전체층 14b: 제 2 도전체층
20: 기판형 단자 21: 기판 본체
21a, 111: 제 1 주면 2lb, 112: 제 2 주면
21c, 22c: 한 쌍의 측면 21d: 한 쌍의 끝면
21s: 노치 22: 실장 전극
23: 접속 전극 24: 관통 전극
30: 도전막 100, 100a, 100α: 전자 부품
100β: 전자 부품 실장체 113: 제 1 끝면
114: 제 2 끝면 115: 제 1 측면
116: 제 2 측면 910: 집음 마이크
920: 집음계 930: FFT 아날라이저1:
11: laminate 11e: effective area
11n: Ineffective area 12: External electrode
13: dielectric layer 14: conductor layer
14a:
20: substrate-type terminal 21: substrate main body
21a, 111: first main surface 2lb, 112: second main surface
21c, 22c: a pair of
21s: notch 22: mounting electrode
23: connecting electrode 24: penetrating electrode
30:
100?: Electronic component mounting body 113: first end face
114: second end face 115: first side face
116: Second side 910: Earpiece microphone
920: collective scale 930: FFT analyzer
Claims (8)
전기절연성을 갖는 기판 본체 및 상기 기판 본체의 일방의 주면에 설치되고 상기 2개의 외부 전극과 각각 전기적으로 접속된 2개의 실장 전극을 포함하고, 상기 전자 소자가 상기 기판 본체의 일방의 주면측에 실장된 기판형 단자를 구비하고,
상기 일방의 주면측으로부터 볼 때 상기 2개의 외부 전극의 일부는 상기 기판형 단자의 외부 가장자리보다 외측에 위치하고,
상기 일방의 주면에 직교하는 방향에 있어서, 상기 2개의 외부 전극에 있어서의 기판형 단자측과는 반대측의 끝부로부터 상기 기판형 단자에 있어서의 전자 소자측과는 반대측의 끝부까지의 두께 치수는 상기 2개의 외부 전극끼리를 최단으로 연결하는 방향에 직교하는 방향 또한 상기 일방의 주면을 따른 방향에 있어서의 상기 전자 소자의 폭 치수 및 상기 기판형 단자의 폭 치수 중 큰 쪽의 치수 이하인 것을 특징으로 하는 전자 부품.An electronic element having two external electrodes on its surface,
A substrate body having electrical insulation; and two mounting electrodes provided on one main surface of the substrate body and electrically connected to the two external electrodes, wherein the electronic device is mounted on one main surface side of the substrate main body, Shaped terminal,
A portion of the two external electrodes is located outside the outer edge of the substrate-type terminal when viewed from the one main surface side,
The thickness dimension from the end portion of the two external electrodes opposite to the substrate-type terminal side to the end portion of the substrate-type terminal opposite to the electronic device side in the direction orthogonal to the one main surface, Wherein the width direction of the electronic device is not larger than the width dimension of the electronic device in the direction orthogonal to the direction in which the two external electrodes are shortest to each other and in the direction along the one main surface, Electronic parts.
상기 전자 소자는 복수의 유전체층 및 복수의 도전체층이 적층되어서 구성된 적층체를 포함하고,
상기 2개의 외부 전극은 상기 복수의 도전체층 중 적어도 일부의 도전체층과 전기적으로 접속되고,
상기 적층체는 상기 적어도 일부의 도전체층에 있어서 상기 2개의 외부 전극 중 다른 외부 전극에 각각 접속된 도전체층이 유전체층을 서로의 사이에 끼워 적층되어서 겹쳐져 있는 유효 영역, 및 상기 유효 영역을 둘러싸는 비유효 영역으로 이루어지고,
상기 일방의 주면에 직교하는 방향에 있어서, 상기 기판 본체의 두께 치수는 상기 적층체에서 상기 기판형 단자와 대향하고 있는 면과 상기 유효 영역 사이에 위치하는 부분의 상기 비유효 영역의 두께 치수보다 큰 것을 특징으로 하는 전자 부품.The method according to claim 1,
Wherein the electronic element includes a laminate formed by stacking a plurality of dielectric layers and a plurality of conductor layers,
Wherein the two external electrodes are electrically connected to at least a part of the conductor layers of the plurality of conductor layers,
Wherein the laminated body has an effective region in which at least a part of the conductor layer has the conductor layers respectively connected to the other of the two external electrodes and in which the dielectric layers are stacked and overlapped with each other, A valid area,
The thickness dimension of the substrate main body in the direction orthogonal to the one main surface is larger than the thickness dimension of the non-effective region in a portion positioned between the effective region and a surface facing the substrate- Wherein the electronic component is an electronic component.
상기 기판형 단자의 폭 치수는 상기 전자 소자의 폭 치수보다 작은 것을 특징으로 하는 전자 부품.3. The method according to claim 1 or 2,
Wherein a width dimension of the substrate-type terminal is smaller than a width dimension of the electronic device.
상기 2개의 외부 전극끼리를 최단으로 연결하는 방향에 있어서, 상기 기판형 단자의 길이 치수는 상기 전자 소자의 길이 치수보다 작은 것을 특징으로 하는 전자 부품.3. The method according to claim 1 or 2,
Wherein a length dimension of the substrate-type terminal is smaller than a length dimension of the electronic device in a direction of shortest connecting the two external electrodes.
상기 일방의 주면에 직교하는 방향으로부터 볼 때, 상기 2개의 실장 전극의 전체는 상기 유효 영역과 겹쳐져 있는 것을 특징으로 하는 전자 부품.3. The method of claim 2,
Wherein the two mounted electrodes overlap with the effective region when viewed from a direction orthogonal to the one main surface.
상기 2개의 실장 전극끼리의 최단 거리는 상기 2개의 외부 전극끼리의 최단 거리 이하인 것을 특징으로 하는 전자 부품.6. The method of claim 5,
And the shortest distance between the two mounting electrodes is not shorter than the shortest distance between the two external electrodes.
상기 전자 소자의 두께 치수는 상기 전자 소자의 폭 치수보다 작은 것을 특징으로 하는 전자 부품.The method according to any one of claims 1, 2, 5, and 6,
Wherein a thickness dimension of the electronic device is smaller than a width dimension of the electronic device.
상기 2개의 실장 전극의 각각에서 한 쌍의 측면의 각각의 적어도 일부는 상기 2개의 외부 전극과 상기 2개의 실장 전극을 각각 접합하는 도전막으로 덮여 있는 것을 특징으로 하는 전자 부품.The method according to any one of claims 1, 2, 5, and 6,
Wherein at least a part of each of the pair of side faces in each of the two mounting electrodes is covered with a conductive film which joins the two external electrodes and the two mounting electrodes respectively.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2014-196730 | 2014-09-26 | ||
JP2014196730 | 2014-09-26 | ||
JPJP-P-2015-096426 | 2015-05-11 | ||
JP2015096426A JP2016072603A (en) | 2014-09-26 | 2015-05-11 | Electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160037072A KR20160037072A (en) | 2016-04-05 |
KR101712047B1 true KR101712047B1 (en) | 2017-03-03 |
Family
ID=55867461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150120374A KR101712047B1 (en) | 2014-09-26 | 2015-08-26 | Electronic component |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016072603A (en) |
KR (1) | KR101712047B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113555216A (en) * | 2020-04-23 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
KR20210131901A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR20210131902A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR20210131888A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR20210131890A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR102710047B1 (en) * | 2020-04-23 | 2024-09-25 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093051A (en) * | 2016-12-02 | 2018-06-14 | 株式会社村田製作所 | Electronic component |
KR102380840B1 (en) * | 2017-06-08 | 2022-04-01 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
WO2019032294A1 (en) * | 2017-08-07 | 2019-02-14 | Kemet Electronics Corporation | Leadless stack comprising multiple components |
KR102032759B1 (en) * | 2018-09-14 | 2019-10-17 | 삼성전기주식회사 | Electronic component |
KR102319605B1 (en) | 2019-11-25 | 2021-11-02 | 삼성전기주식회사 | Composite electronic component |
KR102351179B1 (en) | 2019-11-25 | 2022-01-14 | 삼성전기주식회사 | Composite electronic component |
WO2024057632A1 (en) * | 2022-09-15 | 2024-03-21 | 株式会社村田製作所 | Multilayer ceramic capacitor and mounting structure for multilayer ceramic capacitor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086606A (en) * | 2012-10-25 | 2014-05-12 | Taiyo Yuden Co Ltd | Mounting structure of multilayer ceramic capacitor |
JP2014179583A (en) * | 2013-02-18 | 2014-09-25 | Taiyo Yuden Co Ltd | Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088188B2 (en) * | 1989-12-11 | 1996-01-29 | 日本電気株式会社 | Monolithic ceramic capacitors |
JP2004193352A (en) * | 2002-12-11 | 2004-07-08 | Taiyo Yuden Co Ltd | Layered capacitor and its mounted product |
KR101485117B1 (en) * | 2010-12-28 | 2015-01-21 | 가부시키가이샤 무라타 세이사쿠쇼 | Electronic component |
JP5884653B2 (en) | 2011-09-01 | 2016-03-15 | 株式会社村田製作所 | Mounting structure |
-
2015
- 2015-05-11 JP JP2015096426A patent/JP2016072603A/en active Pending
- 2015-08-26 KR KR1020150120374A patent/KR101712047B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086606A (en) * | 2012-10-25 | 2014-05-12 | Taiyo Yuden Co Ltd | Mounting structure of multilayer ceramic capacitor |
JP2014179583A (en) * | 2013-02-18 | 2014-09-25 | Taiyo Yuden Co Ltd | Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113555216A (en) * | 2020-04-23 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
KR102710047B1 (en) * | 2020-04-23 | 2024-09-25 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
CN113555216B (en) * | 2020-04-23 | 2024-04-30 | 株式会社村田制作所 | Laminated ceramic capacitor |
US11901126B2 (en) | 2020-04-24 | 2024-02-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
KR20210131890A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
US11785720B2 (en) | 2020-04-24 | 2023-10-10 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
KR20210131888A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR102644902B1 (en) | 2020-04-24 | 2024-03-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR102644904B1 (en) * | 2020-04-24 | 2024-03-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR102644908B1 (en) * | 2020-04-24 | 2024-03-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR102644615B1 (en) * | 2020-04-24 | 2024-03-08 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR20210131902A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
KR20210131901A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP2016072603A (en) | 2016-05-09 |
KR20160037072A (en) | 2016-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101712047B1 (en) | Electronic component | |
US9997295B2 (en) | Electronic component | |
US9502178B2 (en) | Monolithic capacitor | |
JP5899699B2 (en) | Multilayer capacitor | |
JP5725062B2 (en) | Electronic component, board-type terminal included in the electronic component, and mounting structure of electronic component | |
JP5458821B2 (en) | Multilayer ceramic capacitor | |
KR101499717B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP4835686B2 (en) | Multilayer capacitor | |
KR102463337B1 (en) | Electronic component and board having the same mounted thereon | |
KR101659383B1 (en) | Monolithic ceramic capacitor, monolithic ceramic capacitor array, and monolithic ceramic capacitor mounting structure | |
US10531565B2 (en) | Multilayer capacitor built-in substrate | |
US9653214B2 (en) | Laminated capacitor and laminated capacitor series and laminated capacitor mounted body including capacitor | |
KR102068813B1 (en) | Electronic component | |
JP2018046228A (en) | Electronic component | |
KR101504002B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
CN109427478B (en) | Electronic component | |
KR20200016586A (en) | Multilayered electronic component | |
JP2012033652A (en) | Ceramic capacitor | |
JP2021015962A (en) | Multilayer capacitor and mounting board thereof | |
JP5861531B2 (en) | Multilayer capacitor | |
JP6451655B2 (en) | Composite electronic components | |
JP2017139403A (en) | Multilayer penetration capacitor and electronic component device | |
JP6503758B2 (en) | Multilayer capacitor | |
WO2016171261A1 (en) | Laminated ceramic capacitor and mounting structure | |
JP5929524B2 (en) | Multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20200213 Year of fee payment: 4 |