KR101416773B1 - 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법 - Google Patents

커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법 Download PDF

Info

Publication number
KR101416773B1
KR101416773B1 KR1020087012255A KR20087012255A KR101416773B1 KR 101416773 B1 KR101416773 B1 KR 101416773B1 KR 1020087012255 A KR1020087012255 A KR 1020087012255A KR 20087012255 A KR20087012255 A KR 20087012255A KR 101416773 B1 KR101416773 B1 KR 101416773B1
Authority
KR
South Korea
Prior art keywords
cover
annular
layer
wafer
region
Prior art date
Application number
KR1020087012255A
Other languages
English (en)
Other versions
KR20080075122A (ko
Inventor
마르텐 올젠
볼프강 라이너르트
페터 메르츠
Original Assignee
프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. filed Critical 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우.
Publication of KR20080075122A publication Critical patent/KR20080075122A/ko
Application granted granted Critical
Publication of KR101416773B1 publication Critical patent/KR101416773B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23—Sheet including cover or casing

Abstract

본 발명은 코어(1) 및 내부측(7, 10, 11)을 가진 커버 웨이퍼에 관한 것으로, 상기 내부측은 1개 이상의 환형 외부 영역(7), 상기 외부 영역(들)에 안쪽으로 연결되는 (1개의) 환형 영역(들)(10) 및 (1개의) 내부 영역(들)(11)을 갖는다. 본 발명은 또한 내부측에 단 1개의 환형 외부 영역을 가진 소자 커버와도 관련이 있다. 본 발명은, 적어도 상기 영역(들) "10"이 260℃ 내지 450℃보다 높은 온도 범위에서 용융되는 금속성 공융액에 대해 35℃ 미만의 습윤각(wetting angle)을 갖는 버퍼층을 포함하는 것을 특징으로 한다. 본 발명은 또한, 상기 영역들(7, 10, 11) 중 전술한 버퍼층에 필적하는 버퍼층을 가진 영역을 포함하는 소자 커버와 관련이 있다. 그 밖에도 본 발명은 웨이퍼 구성품 또는 땜납 재료를 이용하여 도포되는 커버 웨이퍼 또는 소자 커버를 가진, 마이크로시스템 기술(MST; Micro System Technology)을 이용하여 설치될 수 있는 소자 및 그의 제조 방법과 관련된다.

Description

커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는 마이크로시스템 기술로 설치될 수 있는 소자 및 관련 웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜 방법{COVER WAFER OR COMPONENT COVER, WAFER PART OR COMPONENT THAT CAN BE INSERTED USING MICROSYSTEMS TECHNOLOGY, AND SOLDERING METHOD FOR CONNECTING CORRESPONDING WAFER OR COMPONENT PARTS}
본 발명은 미세 부품의 밀봉시 과잉 금속 용융물의, 특히 웨이퍼 평면 위로의, 습윤(wet) 확산을 제어하는데 사용되는 대상 및 방법에 관한 것이다.
오늘날 마이크로시스템 기술 관련 소자들은 바람직하게 반도체 공학의 제조 방법을 이용하여 제조된다. 그 결과, 대량의 소자를 동시에 저가로 제조할 수 있다. 그러나 이러한 부품은 그 크기가 너무 작아서 극도로 민감하며, 동작 중에 또는 이미 제조 단계에서부터 외부의 영향으로부터 보호되어야 한다. 이는 상기 부품들을 보호 캡으로 밀폐시키는 방법으로 구현된다.
밀봉 방법은 이미 오래전에 공지되었다. 능동 구조물들을 포함하는 웨이퍼 상에 별도의 커버 칩(커버 웨이퍼)을 접착하거나 또는 다른 접합법을 이용하여 부착시킴으로써 엘리먼트들을 밀봉하는 방법이 주로 사용된다. 웨이퍼 레벨에서 MST 웨이퍼를 밀봉하는 방법들도 역시 이미 오래전에 공지되었다. 이 방법의 경우, 예 컨대 유리 또는 실리콘으로 형성될 수 있고, 통상 능동 소자 부품들의 수용을 위한 하나 이상의 공동을 포함하는 웨이퍼가 양극 접합(anodic bonding)에 의해 또는 유리 땜납을 사용하여 접합된다. 웨이퍼 접합 기술에서는 금속성 땜납 또는 금속 함유 땜납의 사용이 덜 보급되어 있다.
납땜을 통해 능동 구조물(예: 속도 센서, 가속도 센서 또는 회전 속도 센서와 같은 센서들)을 포함하는 웨이퍼와 접합되는 커버 칩 또는 커버 웨이퍼는, 내부에 상기 센서들 또는 상기 센서들을 포함하는 웨이퍼 상의 관련 영역들과 납땜되는 환형 영역을 포함하는 코어를 갖는다. 상기 센서들 또는 상기 센서들을 포함하는 웨이퍼 상의 관련 영역들이 상기 구조물들을 에워쌈으로써, 상기 두 웨이퍼의 납땜 후 상기 구조물들이 하나의 챔버 내에서 밀봉된다. 웨이퍼 레벨에서 처리되지 않는 개별 부품들 또는 소자들의 경우에도 대등하게 적용된다. 이 경우에도 하나 이상의 능동 구조물을 포함하는 모든 기저부(기판)가 환형 접합 영역을 통해 커버와 접합될 수 있다. 하기에서는 그러한 커버부 내 환형 영역을 앞에서 언급한 커버 웨이퍼의 환형 영역과 마찬가지로 환형 외부 영역이라 칭한다.
전술한 납땜 접합을 위한 금속 땜납의 재료는, 상기 땜납 재료가 적절한 위치에 미리 도포된 경우, 추후 서로 접합될 소자들의 제조시 발생할 수 있는 또는 발생해야 하는 온도를 고려하여 선택되어야 한다. 즉, 상기 땜납 재료는 전술한 방법 단계에 필요한 최고 온도 또는 상기 방법 단계에서 도달된 최고 온도에서 용융되지 않도록 선택되어야 한다. 또 다른 측면에서는, 상기 땜납 재료가 부품들의 접합에 필요한 온도에 의해 상기 부품들에 손상이 발생할 수 없도록 하면서 상기 부품들의 접합을 가능케 하는 온도에서 용융된다. 이 경우, 260℃ 내지 450℃보다 다소 높은 온도 범위가 적절한 것으로 밝혀졌다. 상기 온도 범위에서는 물론 소량의 금속 재료만 용융된다. 상기 재료 중 대부분은 주로 아연이나 실리콘과 같은 다른 원소를 포함한 공융액의 형태로 금을 함유한다. 아연을 기재로 한 땜납도 사용될 수 있다. 특히 AuSi-접합 기술은 까다롭기는 하나, 작은 밀봉 프레임, 표면 구조물들의 커버링, 높은 강성 및 부품측 금속화의 불필요성 등의 중요한 장점들도 있다. 그러나 상기 땜납 재료를 사용하는 경우, 매우 얇은 액상의 과잉 땜납 재료의 확산을 조절하기가 어렵다는 단점이 있다. 이러한 땜납 재료는 특히 내부 공동(들)으로의 방출시 상기 공동의 표면에 작은 액적을 형성한다. 일반적으로 납땜시 부품은 전체적으로, 종종 수분 간 납땜 온도로 유지되기 때문에, 그러한 작은 액적은 공동의 커버로부터 아래쪽으로 떨어지고, 이 경우 소자의 능동 구조물(들)이 손상될 수 있다.
본 발명의 과제는, 그러한 액적의 발생을 방지함으로써 납땜 프로세스시 능동 소자들의 손상을 막는 것이다.
상기 과제는, 커버 웨이퍼 또는 상응하는 소자 커버에서 부품들의 상호 납땜이 실시되는 환형 외부 영역(들) 내부의 환형 영역 내에, 사용된 땜납 재료가 잘 습윤되어 액적 형성이 발생하지 않도록 하는 버퍼재료(buffer material)를 제공하는 제안에 의해 해결된다. 달리 말하면, 버퍼층은 액상 땜납 재료의 액적에 대해 매우 작은 습윤각을 가져야 한다. 보통 그러한 재료는 부가적으로 액상 땜납 재료에 대해 소정의 수용 용량을 가짐에 따라 상기 액상 땜납 재료가 수용되고, 이는 요구되는 효과에 추가로 기여한다.
이에 상응하게 본 발명은 청구항 1에 따른 커버 웨이퍼, 청구항 2에 따른 커버, 청구항 16에 따른 웨이퍼 구성품, 청구항 17에 따른, 마이크로시스템 기술로 설치될 수 있는 소자 및 청구항 19에 따른 접합 방법을 제공한다. 종속 청구항들에는 특수한 구현형들이 공개되어 있다.
커버 웨이퍼 또는 커버는 예컨대 금속, 세라믹, 유리 또는 실리콘 같은 임의의 재료 또는 산화물 함유 재료로 형성될 수 있거나, 상기 재료를 가장 바깥쪽 층으로서 포함할 수 있다.
이는 기판 또는 상기 기판 위에 설치된 능동 구조물(예: 센서 또는 검출기)의 베이스로서 사용되는 웨이퍼 또는 그에 상응하는 기저부의 경우에도 동일하게 적용된다.
하기에서는 도 1a 내지 1c 및 도 2를 참고로 본 발명을 더 상세히 설명한다.
도 1a은 커버 웨이퍼(1) 및 상기 커버 웨이퍼에 할당된, 능동 구조물들을 포함하는 웨이퍼("센서 웨이퍼")(3)로 이루어진 섹션의 횡단면도이고,
도 1b는 커버 웨이퍼가 능동 구조물들을 포함하는 웨이퍼와 각자의 환형 외부 영역을 통해 접합된 상태를 도시한 횡단면도(1b) 및 이의 주요부분 확대도(1c)이고,
도 2는 다중층 시스템의 개략도이다.
도 1a에는 커버 웨이퍼(1) 및 상기 커버 웨이퍼에 할당된, 능동 구조물들을 포함하는 웨이퍼("센서 웨이퍼")(3)로 이루어진 섹션의 횡단면도가 도시되어 있다. 센서 웨이퍼 섹션에는, 땜납 재료가 도포되어 있는 환형 외부 영역으로 둘러싸인 보호될 능동 구조물(4)이 보인다. 그에 대응되는 영역이 커버 웨이퍼 섹션에도 보이며, 여기서도 역시 환형 외부 영역이 땜납 재료(2)를 포함한다. 물론 상기 두 환형 영역 모두에 반드시 땜납 재료가 제공될 필요는 없다. 보통은 2개의 웨이퍼 중 하나에만 상기 재료가 제공되는 것으로 충분하다. 커버 웨이퍼의 환형 외부 영역에 안쪽으로 환형 영역(10) 및 내부 영역(11)이 연결된다. 도시된 구현형에서 상기 두 영역은 능동 구조물(4)을 수용하기 위한 공동으로 형성되어 있는데, 이때 상기 영역 "10"은 커버 내부면의 평면으로부터 각 α로 반동하며(도 2 참조), α는 바람직하게 45°내지 90°, 더 바람직하게는 48°내지 65°, 가장 바람직하게는 약 54°의 값을 갖는다. 그러나 그와 달리 커버 웨이퍼가 평평하거나 만곡될 수도 있으며, 능동 구조물은 바닥 웨이퍼의 리세스 내에 배치된다. 접합시 발생하는 금속 함유 땜납의 습윤 조절을 보증하기 위해, 커버 웨이퍼에 또는 능동 구조물과 환형 외부 영역 사이의 센서 웨이퍼에 버퍼층(6)이 제공된다. 이 버퍼층은 예컨대 반경 방향 안쪽을 향하는 브리지의 형상으로 구조화되거나, 또는 전체 면이(링으로서 또는 상기 영역을 완전히 채우는 면으로서) 커버 또는 센서 웨이퍼의 공동들 안에 배치될 수 있다. 상기 버퍼층은 바람직하게 금속, 예컨대 금으로 형성되며(이 경우 바람직하게는 적어도 100nm의 두께로 제공됨), 다중층 시스템으로도 구성될 수 있 다. 다중층 시스템은 도 2에 개략적으로 도시되어 있다. 이 경우 특히, 완충 커버층(13) 하부에 접착 매개층(15) 및/또는 가스 차단층(14)이 요구되거나 그러한 층들의 존재가 바람직한 효과를 야기할 것이 예상된다.
언급한 2개의 웨이퍼(1 및 3)는 상호 정렬된다. 커버 웨이퍼가 능동 구조물들을 포함하는 웨이퍼와 각자의 환형 외부 영역을 통해 접합되면(접합 영역은 도 1b에 도면부호 "7"로 표시되어 있음), 금속성의 또는 금속을 함유한(예: 공융 AuSi) 땜납(8)이 발생한다(도 1b의 1b 및 1c 참조). 버퍼층은 과잉 땜납을 수용하며, 습윤 제어에 이용된다. 버퍼층이 없으면, 금속에 잘 젖지 않는 표면(예: 산화 표면 또는 실리콘) 상에 땜납이 자유롭게 덩어리져 모일 수 있으며, 상기 덩어리는 센서 구조물에 도달하여 부품의 고장을 유발할 수 있다.
웨이퍼 레벨에서 처리되지 않는 경우, 개별 소자 커버가 하나 이상의 능동 구조물을 포함하는 관련 기판들과 접합될 수 있다. 도면들은 이러한 변형 실시예에 대하여 마이크로시스템 기술로 설치될 수 있는 소자들에 접합될 수 있는 소자 커버(1)를 포함한 기판(3)을 도시한 것으로 판독될 수 있다.
따라서 본 발명에 따라 제공된 버퍼층의 집적은 제조 수율의 상승 및 작동중 부품 고장 방지의 장점이 있으며, 그럼으로써 마이크로시스템 기술에 의해 밀봉된 부품들이 더욱 저렴한 비용으로 제조된다.
버퍼층의 제공은 바람직하게 1개 금속층의 진공 증착을 통해 또는 다수의 금속층의 연속적인 진공 증착을 통해 이루어진다. 금속 전기 도금층을 추가로 적층하는 것이 유리하다. 상기 진공 증착은 모든 면에 실시되거나, 또는 층들의 패터 닝이 요구되는 경우에는 적절한 마스크를 이용하여 실시될 수 있다.
버퍼층의 습윤각은 바람직하게 35°미만, 바람직하게는 12°미만, 특히 바람직하게는 9°미만이다.
버퍼층은 바람직하게 금속 커버층(13)을 포함하는데, 이때 상기 커버층의 금속은 특히 금, 구리와 은, 니켈 및 니켈 합금(예: 니켈/은 합금)과 같은 귀금속, 및 무산소(oxide-free) 비귀금속 및 반(半)금속 중에서 선택될 수 있다. 이 중에서 금이 특히 바람직하다.
커버층 밑에 접착 매개층(15) 및/또는 배리어 층(14)이 존재하는 경우, 상기 커버층 밑에 놓인 층의 재료는 텅스텐, 티타늄, 크롬, 상기 금속들과 또 다른 금속의 합금, 상기 금속들 중 2가지 또는 3가지의 합금, 니켈(상기 커버층이 니켈로만 형성되지 않는다는 조건으로), 니켈 합금, 특히 니켈-바나듐 합금, 팔라듐 또는 백금 중에서 선택되는 것이 바람직하다. 상기 커버층 밑에 배리어층이 놓이고, 그 밑에 접착 매개층이 놓이는 것이 가장 바람직하다. 각각의 바람직한 두께의 값은, 접착 매개층의 경우 약 5 내지 100nm, 바람직하게는 20 내지 100nm, 배리어 층은 약 30 내지 400nm, 그리고 커버층은 약 100nm 내지 약 800nm, 바람직하게는 약 500nm 이하일 수 있다.
환형 영역(들)(10) 및/또는 내부 영역(들)(11)은 필요 없는 가스의 흡수를 위한 게터(getter) 층을 구비할 수 있으며, 상기 게터 층은 바람직하게 버퍼층 하부 또는 커버층 (바로) 밑에 놓인다.
본 발명의 한 특수한 실시예에서는 커버 웨이퍼의 일부 겉면 또는 모든 겉면 도 금으로 된 커버층으로 덮인다.
커버 웨이퍼가 능동 구조물들을 포함하는 웨이퍼와 접합된 후에 개별 부품들이 분리될 수 있고, 이는 통상 절단 가공 라인에서 이루어진다.
본 발명은 바닥 웨이퍼 및 커버 웨이퍼로 구성된 접합된 웨이퍼 결합물뿐만 아니라 개별 소자들, 다시 말해 본 발명에 따른 웨이퍼의 분리시 생기는 소자들 및 본 발명에 따라 개별적으로 접합된 소자들도 포함한다.

Claims (49)

  1. 웨이퍼 기판(3) 및 커버 웨이퍼를 포함하는 웨이퍼 구성품으로서,
    상기 웨이퍼 기판은 하나 또는 복수의 환형 외부 영역(7) 및 상기 하나의 환형 외부 영역 또는 상기 복수의 환형 외부 영역들(7) 각각의 내부에 배치된 능동 구조물(4)을 포함하는 상부면을 갖고, 상기 커버 웨이퍼는 코어(1) 및 내부측(7, 10, 11)을 가지며, 이때 상기 내부측은 각각 하나 또는 복수의 환형 외부 영역들(7), 상기 외부 영역(들)에서 내부로 연결되는 하나 또는 복수의 환형 영역들(10) 및 하나 또는 복수의 내부 영역들(11)을 포함하고, 상기 웨이퍼 기판의 상부면의 하나 또는 복수의 환형 외부 영역들(7) 및 상기 커버 웨이퍼의 내부측의 하나 또는 복수의 환형 외부 영역들(7)은 상호 매칭되는 구조를 가지며, 260℃ 내지 450℃의 온도 범위에서 용융되는 땜납 재료를 이용하여 서로 밀봉되는 방식으로 접합되고, 상기 커버 웨이퍼의 적어도 하나 또는 복수의 환형 영역들(10)이 상기 땜납 재료에 대해 35° 미만의 습윤각(wetting angle)을 갖는 버퍼층을 포함하고, 이때 상기 땜납 재료는 금-실리콘 공융액이며,
    상기 커버 웨이퍼의 외부 층은 세라믹, 유리 그리고 산화물 중에서 선택된 재료로 이루어지고, 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하는 것을 특징으로 하는,
    웨이퍼 구성품.
  2. 기판(3) 및 소자 커버를 포함하는 소자로서,
    상기 기판은 환형 외부 영역(7') 및 상기 환형 외부 영역 내부에 배치된 능동 구조물(4)을 포함하는 상부면을 갖고 상기 소자 커버는 코어(1) 및 내부측(7, 10, 11)을 가지며, 이때 상기 내부측은 환형 외부 영역(7), 상기 외부 영역에서 내부로 연결되는 환형 영역(10) 및 내부 영역(11)을 포함하고, 상기 기판의 상부면의 환형 외부 영역(7) 및 상기 소자 커버의 내부측의 환형 외부 영역(7)은 상호 매칭되는 구조를 가지며, 260℃ 내지 450℃의 온도 범위에서 용융되는 땜납 재료를 이용하여 서로 밀봉되는 방식으로 접합되고, 적어도 상기 환형 영역(10)이 상기 땜납 재료에 대해 35° 미만의 습윤각을 갖는 버퍼층을 포함하고, 이때 상기 땜납 재료는 금-실리콘 공융액이며,
    상기 소자 커버의 외부 층은 세라믹, 유리 그리고 산화물 중에서 선택된 재료로 이루어지고 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하는 것을 특징으로 하는,
    소자.
  3. 제 1항에 있어서,
    그 내부에서 상기 버퍼층이 둘레를 둘러싸며 연속하는 층으로서 또는 방사 방향으로 내부를 향하는 브리지의 형태로 설계된 것을 특징으로 하는,
    웨이퍼 구성품.
  4. 제 1항 또는 제 3항에 있어서,
    하나의 환형 영역 또는 복수의 환형 영역(10)의 각각 및 상기 하나의 환형 영역 또는 상기 복수의 환형 영역(10)의 각각에 대응하는 내부 영역(11)이 리세스(12)의 일부분인 것을 특징으로 하는,
    웨이퍼 구성품.
  5. 제 1항 또는 제 3항에 있어서,
    각각의 환형 영역(10) 및 각각의 내부 영역(11)은 연속하는 버퍼층에 의해 덮이는 것을 특징으로 하는,
    웨이퍼 구성품.
  6. 제 4항에 있어서,
    상기 내부측의 하나 또는 복수의 환형 외부 영역들(7)은 평평하고, 상기 하나 또는 복수의 환형 영역들(10)은 상기 하나 또는 복수의 환형 외부 영역들(7)에 대해 45°내지 90°의 각도(α)를 갖는 사면으로서 설계된 것을 특징으로 하는,
    웨이퍼 구성품.
  7. 제 1항 또는 제 3항에 있어서,
    상기 버퍼층은 금속 커버층(13)을 포함하고, 이때 상기 커버층의 금속은 귀금속, 무산소(oxide-free) 비귀금속 및 반(半)금속 중에서 선택되는 것을 특징으로 하는,
    웨이퍼 구성품.
  8. 제 7항에 있어서,
    상기 커버층은 금으로 형성된 것을 특징으로 하는,
    웨이퍼 구성품.
  9. 제 1항 또는 제 3항에 있어서,
    상기 커버 웨이퍼가 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터(getter)층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 그리고 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하는 것을 특징으로 하는,
    웨이퍼 구성품.
  10. 제 1항 또는 제 3항에 있어서,
    상기 웨이퍼 기판(3) 및 커버 웨이퍼의 하나 또는 복수의 환형 외부 영역들(7)도 제 1항에 정의된 것과 같은 버퍼층을 포함하는 것을 특징으로 하는,
    웨이퍼 구성품.
  11. 코어(1) 및 내부측(7, 10, 11)을 갖는 커버 웨이퍼로서,
    이때 상기 내부측은 각각 하나 또는 복수의 환형 외부 영역들(7), 상기 하나 또는 복수의 외부 영역들에서 내부로 연결되는 하나 또는 복수의 환형 영역들(10) 및 하나 또는 복수의 내부 영역들(11)을 포함하고, 적어도 상기 하나 또는 복수의 환형 영역들(10)이 260℃ 초과 내지 450℃ 이하의 범위에서 용융되는 금속성 공융액에 대해 35° 미만의 습윤각을 갖는 버퍼층을 포함하며, 상기 커버 웨이퍼와 웨이퍼 기판(3)의 접합시 금-실리콘-공융액을 형성할 수 있는 땜납 재료(2; 5)가 상기 하나 또는 복수의 환형 외부 영역들의 일부 또는 모두에 연속적으로 존재하고,
    상기 커버 웨이퍼의 외부 층은 세라믹, 유리 그리고 산화물 중에서 선택된 재료로 이루어지고, 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하는 것을 특징으로 하는,
    커버 웨이퍼.
  12. 코어(1) 및 내부측(7, 10, 11)을 갖는 소자 커버로서,
    이때 상기 내부측은 환형 외부 영역(7), 상기 외부 영역에서 내부로 연결되는 환형 영역(10) 및 내부 영역(11)을 포함하고, 적어도 상기 환형 영역(10)이 260℃ 초과 내지 450℃ 이하의 범위에서 용융되는 금속성 공융액에 대해 35° 미만의 습윤각을 갖는 버퍼층을 포함하며, 상기 소자 커버와 기판(3)의 접합시 금-실리콘-공융액을 형성할 수 있는 땜납 재료(2; 5)가 상기 환형 외부 영역(7)에 연속적으로 존재하고,
    소자 커버의 외부 층은 세라믹, 유리 그리고 산화물 중에서 선택된 재료로 이루어지고, 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하는 것을 특징으로 하는,
    소자 커버.
  13. 제 11항에 있어서,
    그 내부에서 상기 버퍼층이 둘레를 둘러싸며 연속하는 층으로서 또는 방사 방향으로 내부를 향하는 브리지의 형태로 설계된 것을 특징으로 하는,
    커버 웨이퍼.
  14. 제 11항 또는 제 13항에 있어서,
    하나의 환형 영역 또는 복수의 환형 영역(10)의 각각 및 상기 하나의 환형 영역 또는 상기 복수의 환형 영역(10)의 각각에 대응하는 내부 영역(11)이 리세스(12)의 일부분인 것을 특징으로 하는,
    커버 웨이퍼.
  15. 제 11항 또는 제 13항에 있어서,
    각각의 환형 영역(10) 및 각각의 내부 영역(11)은 연속하는 버퍼층에 의해 덮이는 것을 특징으로 하는,
    커버 웨이퍼.
  16. 제 14항에 있어서,
    상기 내부측의 환형 외부 영역 또는 환형 외부 영역들(7)은 평평하고, 상기 환형 영역 또는 환형 영역들(10)은 상기 환형 외부 영역(들)(7)에 대해 45°내지 90°의 각도(α)를 갖는 사면으로 설계된 것을 특징으로 하는,
    커버 웨이퍼.
  17. 제 11항 또는 제 13항에 있어서,
    상기 버퍼층은 금속 커버층(13)을 포함하고, 이때 상기 커버층의 금속은 귀금속, 무산소 비귀금속 및 반금속 중에서 선택되는 것을 특징으로 하는,
    커버 웨이퍼.
  18. 제 17항에 있어서,
    상기 커버층은 금으로 형성된 것을 특징으로 하는,
    커버 웨이퍼.
  19. 제 11항 또는 제 13항에 있어서,
    상기 커버 웨이퍼가 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터(getter)층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 그리고 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하는 것을 특징으로 하는,
    커버 웨이퍼.
  20. 제 11항 또는 제 13항에 있어서,
    상기 하나 또는 복수의 환형 외부 영역들(7)도 제 1항에 정의된 것과 같은 버퍼층(2)을 포함하는 것을 특징으로 하는,
    커버 웨이퍼.
  21. 제1 구성품은 바닥 웨이퍼 또는 기판(3)으로 형성되고, 제2 구성품은 커버 웨이퍼 또는 소자 커버로 형성되는 2개의 웨이퍼- 또는 소자 구성품을 접합하기 위한 방법으로서,
    이때 상기 바닥 웨이퍼 또는 기판(3)뿐만 아니라 상기 커버 웨이퍼 또는 소자 커버도 서로를 향해 있으면서 상호 매칭되는 환형 외부 영역들(7)을 포함하고,
    상기 2개의 구성품 중 적어도 하나에는, 260℃ 내지 450℃의 범위에서 용융점을 갖는 땜납 재료(2; 5)가 상기 환형 외부 영역들(7) 중 한쪽 또는 모두에 존재하는 상태로 제공되고, 적어도 커버 웨이퍼 또는 소자 커버로 사용되는 구성품은 상기 외부 영역에서 내부로 연결되는 환형 영역들(10) 내에 액체 상태의 상기 땜납 재료에 대해 35°미만의 습윤각을 갖는 버퍼층을 구비하며, 상기 커버 웨이퍼 또는 소자 커버의 외부 층은 세라믹, 유리 그리고 산화물 중에서 선택된 재료로 이루어지고, 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하며, 그리고
    상기 2개의 구성품은 260℃ 초과 내지 450℃ 이하의 온도에서 금-실리콘 공융액의 형성 하에 상호 접합되는 것을 특징으로 하는,
    2개의 웨이퍼 구성품 또는 소자 구성품의 접합 방법.
  22. 제 21항에 있어서,
    그 내부에서 상기 버퍼층이 연속하는 층으로서 또는 방사 방향으로 내부를 향하는 브리지의 형태로 설계되는,
    2개의 웨이퍼 구성품 또는 소자 구성품의 접합 방법.
  23. 제 21항 또는 제 22항에 있어서,
    웨이퍼 구성품들이 접합되고, 상기 접합에 의해 만들어진 다수의 소자를 분리하는 단계를 포함하는,
    2개의 웨이퍼 구성품 또는 소자 구성품의 접합 방법.
  24. 커버 웨이퍼와 대응하는 웨이퍼 기판의 납땜시 발생하는 과잉 땜납 재료를 수용하기 위한 방법으로서,
    이때 상기 커버 웨이퍼는 코어(1) 및 내부측(7, 10, 11)을 포함하고, 상기 내부측은 각각 하나 또는 복수의 환형 외부 영역들(7), 상기 외부 영역 또는 외부 영역들에서 내부로 연결되는 하나 또는 복수의 환형 영역들(10) 및 하나 또는 복수의 내부 영역들(11)을 포함하며,
    상기 과잉 땜납 재료의 수용을 위해서 260℃ 초과 내지 450℃ 이하의 범위에서 용융되는 금속성 공융액에 대해 35° 미만의 습윤각을 갖는 버퍼층이 제공되고, 적어도 상기 커버 웨이퍼의 환형 영역 또는 환형 영역들(10)은 상기 버퍼층을 포함하고, 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
  25. 소자 커버와 대응하는 기판(3)의 납땜시 발생하는 과잉 땜납 재료를 수용하기 위한 방법으로서,
    이때 상기 소자 커버는 코어(1) 및 내부측(7, 10, 11)을 포함하고, 상기 내부측은 환형 외부 영역(7), 상기 외부 영역에서 내부로 연결되는 환형 영역(10) 및 내부 영역(11)을 포함하며,
    상기 과잉 땜납 재료를 수용하기 위해서 260℃ 초과 내지 450℃ 이하의 범위에서 용융되는 금속성 공융액에 대해 35° 미만의 습윤각을 갖는 버퍼층이 제공되고, 적어도 상기 소자 커버의 환형 영역(10)은 상기 버퍼층을 포함하고, 상기 버퍼층은 접착 매개층(15) 및 배리어층(14) 중 하나 이상과 조합된 커버층(13)을 포함하는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
  26. 제 24항 또는 제 25항에 있어서,
    그 내부에서 상기 버퍼층이 둘레를 둘러싸며 연속하는 층으로서 또는 방사 방향으로 내부를 향하는 브리지의 형태로 설계된,
    과잉 땜납 재료의 수용 방법.
  27. 제 24 항 또는 제 25 항에 있어서,
    하나의 환형 영역 또는 복수의 환형 영역(10)의 각각 및 상기 하나의 환형 영역 또는 상기 복수의 환형 영역(10)의 각각에 대응하는 내부 영역(11)이 리세스(12)의 일부분인 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
  28. 제 24 항 또는 제 25 항에 있어서,
    상기 환형 영역 또는 각각의 환형 영역(10) 및 각각의 내부 영역(11)은 연속하는 버퍼층에 의해 덮이는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
  29. 제 27 항에 있어서,
    상기 내부측의 환형 외부 영역 또는 환형 외부 영역들(7)은 평평하고, 상기 환형 영역 또는 환형 영역들(10)은 상기 환형 외부 영역(들)(7)에 대해 45°내지 90°의 각도(α)를 갖는 사면으로서 설계된 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
  30. 제 24 항 또는 제 25 항에 있어서,
    상기 버퍼층은 금속 커버층(13)을 포함하고, 이때 상기 커버층의 금속은 귀금속, 무산소 비귀금속 및 반금속 중에서 선택되는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
  31. 제 24 항 또는 제 25 항에 있어서,
    상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터(getter)층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 그리고 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법
  32. 제 24항에 있어서,
    상기 하나 또는 복수의 환형 외부 영역들(7)도 제 1항에 정의된 것과 같은 버퍼층(2)을 포함하는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법..
  33. 제 2항에 있어서,
    그 내부에서 상기 버퍼층이 둘레를 둘러싸며 연속하는 층으로서 또는 방사 방향으로 내부를 향하는 브리지의 형태로 설계된 것을 특징으로 하는,
    소자.
  34. 제 2항 또는 제 33항에 있어서,
    하나의 환형 영역 또는 복수의 환형 영역(10)의 각각 및 상기 하나의 환형 영역 또는 상기 복수의 환형 영역(10)의 각각에 대응하는 내부 영역(11)이 리세스(12)의 일부분인 것을 특징으로 하는,
    소자.
  35. 제 2항 또는 제 33항에 있어서,
    각각의 환형 영역(10) 및 각각의 내부 영역(11)은 연속하는 버퍼층에 의해 덮이는 것을 특징으로 하는,
    소자.
  36. 제 34항에 있어서,
    상기 내부측의 하나 또는 복수의 환형 외부 영역들(7)은 평평하고, 상기 하나 또는 복수의 환형 영역들(10)은 상기 하나 또는 복수의 환형 외부 영역들(7)에 대해 45°내지 90°의 각도(α)를 갖는 사면으로서 설계된 것을 특징으로 하는,
    소자.
  37. 제 2항 또는 제 33항에 있어서,
    상기 버퍼층은 금속 커버층(13)을 포함하고, 이때 상기 커버층의 금속은 귀금속, 무산소(oxide-free) 비귀금속 및 반(半)금속 중에서 선택되는 것을 특징으로 하는,
    소자.
  38. 제 37항에 있어서,
    상기 커버층은 금으로 형성된 것을 특징으로 하는,
    소자.
  39. 제 2항 또는 제 33항에 있어서,
    상기 소자 커버가 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터(getter)층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하거나, 또는 상기 내부측의 하나 또는 복수의 내부 영역들(11)의 적어도 일부분에서 그리고 상기 내부측의 하나 또는 복수의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하는 것을 특징으로 하는,
    소자.
  40. 제 2 항 또는 제 33 항에 있어서,
    상기 기판(3) 및 소자 커버의 환형 외부 영역(7)도 제 1항에 정의된 것과 같은 버퍼층을 포함하는 것을 특징으로 하는,
    소자.
  41. 제 12항에 있어서,
    그 내부에서 상기 버퍼층이 둘레를 둘러싸며 연속하는 층으로서 또는 방사 방향으로 내부를 향하는 브리지의 형태로 설계된 것을 특징으로 하는,
    소자 커버.
  42. 제 12항 또는 제 41항에 있어서,
    상기 환형 영역(10) 및 상기 환형 영역(10)에 대응하는 내부 영역(11)이 리세스(12)의 일부분인 것을 특징으로 하는,
    소자 커버.
  43. 제 12항 또는 제 41항에 있어서,
    상기 환형 영역(10) 및 상기 내부 영역(11)은 연속하는 버퍼층에 의해 덮이는 것을 특징으로 하는,
    소자 커버.
  44. 제 42항에 있어서,
    상기 내부측의 환형 외부 영역(7)은 평평하고, 상기 환형 영역(10)은 상기 환형 외부 영역(7)에 대해 45°내지 90°의 각도(α)를 갖는 사면으로 설계된 것을 특징으로 하는,
    소자 커버.
  45. 제 12항 또는 제 41항에 있어서,
    상기 버퍼층은 금속 커버층(13)을 포함하고, 이때 상기 커버층의 금속은 귀금속, 무산소 비귀금속 및 반금속 중에서 선택되는 것을 특징으로 하는,
    소자 커버.
  46. 제 45항에 있어서,
    상기 커버층은 금으로 형성된 것을 특징으로 하는,
    소자 커버.
  47. 제 12항 또는 제 41항에 있어서,
    상기 소자 커버가 상기 내부측의 내부 영역(11)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터(getter)층을 포함하거나, 또는 상기 내부측의 환형 영역(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하거나, 또는 상기 내부측의 내부 영역(11)의 적어도 일부분에서 그리고 상기 내부측의 환형 영역들(10)의 적어도 일부분에서 상기 버퍼층 아래에 또는 상기 커버층 아래에 게터층을 포함하는 것을 특징으로 하는,
    소자 커버.
  48. 제 12항 또는 제 41항에 있어서,
    상기 환형 외부 영역(7)도 제 2항에 정의된 것과 같은 버퍼층(2)을 포함하는 것을 특징으로 하는,
    소자 커버.
  49. 제 25항에 있어서,
    상기 환형 외부 영역(7)도 제 2항에 정의된 것과 같은 버퍼층(2)을 포함하는 것을 특징으로 하는,
    과잉 땜납 재료의 수용 방법.
KR1020087012255A 2005-11-10 2006-11-08 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법 KR101416773B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005053722A DE102005053722B4 (de) 2005-11-10 2005-11-10 Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
DE102005053722.7 2005-11-10
PCT/EP2006/068252 WO2007054524A1 (de) 2005-11-10 2006-11-08 Deckelwafer bzw. bauelement-deckel, waferbauteil bzw. in der mikrosystemtechnik einsetzbares bauelement sowie lötverfahren zum verbinden entsprechender wafer- bzw. bauelement-teile

Publications (2)

Publication Number Publication Date
KR20080075122A KR20080075122A (ko) 2008-08-14
KR101416773B1 true KR101416773B1 (ko) 2014-08-06

Family

ID=37877074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012255A KR101416773B1 (ko) 2005-11-10 2006-11-08 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법

Country Status (6)

Country Link
US (1) US8039950B2 (ko)
EP (1) EP1945563B1 (ko)
JP (1) JP5243962B2 (ko)
KR (1) KR101416773B1 (ko)
DE (1) DE102005053722B4 (ko)
WO (1) WO2007054524A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183774A1 (ko) * 2016-04-18 2017-10-26 주식회사 스탠딩에그 벌크 실리콘 멤스의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053722B4 (de) 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
JP4915677B2 (ja) * 2008-05-27 2012-04-11 パナソニック株式会社 センサ装置の製造方法
US7846815B2 (en) * 2009-03-30 2010-12-07 Freescale Semiconductor, Inc. Eutectic flow containment in a semiconductor fabrication process
EP2264765A1 (en) 2009-06-19 2010-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Housing for an infrared radiation micro device and method for fabricating such housing
JP2012064673A (ja) * 2010-09-14 2012-03-29 Daishinku Corp 電子部品パッケージ、及び電子部品パッケージの製造方法
FR2967302B1 (fr) * 2010-11-09 2012-12-21 Commissariat Energie Atomique Structure d'encapsulation d'un micro-dispositif comportant un matériau getter
JP5614724B2 (ja) 2011-01-31 2014-10-29 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
JP5610156B2 (ja) * 2011-01-31 2014-10-22 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
JP2014128842A (ja) * 2012-12-28 2014-07-10 Yamaha Corp Ｍｅｍｓ素子を有する半導体パッケージ
US9764946B2 (en) 2013-10-24 2017-09-19 Analog Devices, Inc. MEMs device with outgassing shield
FR3014240B1 (fr) 2013-11-29 2017-05-05 Commissariat Energie Atomique Procede de realisation d'un substrat comportant un materiau getter dispose sur des parois d'un ou plusieurs trous borgnes formes dans le substrat
KR20200032361A (ko) * 2018-09-18 2020-03-26 삼성전기주식회사 Mems 디바이스
CN114211148B (zh) * 2021-12-17 2023-07-25 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 高真空状态下微电子封装自动对位平行封焊机构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111878A (ja) * 1997-10-07 1999-04-23 Denso Corp 半導体装置の製造方法
EP0962275A2 (en) * 1998-06-03 1999-12-08 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
JP2004202604A (ja) 2002-12-24 2004-07-22 Aisin Seiki Co Ltd パッケージ構造および製造方法
JP2005277422A (ja) * 2004-03-24 2005-10-06 Hewlett-Packard Development Co Lp 乾燥剤収容構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19537814B4 (de) * 1995-10-11 2009-11-19 Robert Bosch Gmbh Sensor und Verfahren zur Herstellung eines Sensors
DE19711283A1 (de) 1997-03-18 1998-10-29 Siemens Ag Hermetisch dichtes optisches Sendemodul
US6778041B2 (en) * 1998-06-02 2004-08-17 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
DE69933380T2 (de) * 1999-12-15 2007-08-02 Asulab S.A. Verfahren zum hermetischen Einkapseln von Mikrosystemen vor Ort
DE10005555A1 (de) * 2000-02-09 2001-08-16 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
JP4504024B2 (ja) 2002-04-11 2010-07-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子デバイスの製造方法
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
WO2005050751A2 (en) 2003-11-12 2005-06-02 E.I. Dupont De Nemours And Company Encapsulation assembly for electronic devices
DE102005053722B4 (de) 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111878A (ja) * 1997-10-07 1999-04-23 Denso Corp 半導体装置の製造方法
EP0962275A2 (en) * 1998-06-03 1999-12-08 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
JP2004202604A (ja) 2002-12-24 2004-07-22 Aisin Seiki Co Ltd パッケージ構造および製造方法
JP2005277422A (ja) * 2004-03-24 2005-10-06 Hewlett-Packard Development Co Lp 乾燥剤収容構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183774A1 (ko) * 2016-04-18 2017-10-26 주식회사 스탠딩에그 벌크 실리콘 멤스의 제조 방법

Also Published As

Publication number Publication date
DE102005053722A1 (de) 2007-05-24
US8039950B2 (en) 2011-10-18
EP1945563A1 (de) 2008-07-23
JP5243962B2 (ja) 2013-07-24
KR20080075122A (ko) 2008-08-14
JP2009516365A (ja) 2009-04-16
US20080317995A1 (en) 2008-12-25
DE102005053722B4 (de) 2007-08-16
EP1945563B1 (de) 2018-10-31
WO2007054524A1 (de) 2007-05-18

Similar Documents

Publication Publication Date Title
KR101416773B1 (ko) 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법
US8304861B2 (en) Substrate bonding with bonding material having rare earth metal
US6793829B2 (en) Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US6454160B2 (en) Method for hermetically encapsulating microsystems in situ
US8404516B2 (en) Method for producing a MEMS package
US6373130B1 (en) Electrical or electronic component encapsulated in a sealed manner
JP2006173557A (ja) 中空型半導体装置とその製造方法
US20040067604A1 (en) Wafer level packaging technique for microdevices
JP2008218811A (ja) 機能素子パッケージ
US9181088B2 (en) Objects assembly through a sealing bead including intermetallic compounds
WO2006044219A2 (en) Wafer level microelectronic packaging with double isolation
KR20140017445A (ko) 열압착 본딩을 위한 본딩 패드의 제조 방법 및 본딩 패드
US7524704B2 (en) Method for encapsulating a component, especially an electric or electronic component, by means of an improved solder seam
US7772041B2 (en) Method of sealing or welding two elements to one another
JPS62149155A (ja) 封止電子装置
CN109860311B (zh) 半导体传感器器件以及用于制备所述半导体传感器器件的方法
US20060081994A1 (en) Assembly
JP4718809B2 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2007266294A (ja) 半導体素子集積デバイス、半導体装置およびその製造方法
KR100941446B1 (ko) 복층 범프 구조물 및 그 제조 방법
WO2009145726A1 (en) Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package
KR100273126B1 (ko) 압력 센서 패키지 제조방법
JP2012043901A (ja) 複合基板、及び該複合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 5