JP2014128842A - Mems素子を有する半導体パッケージ - Google Patents

Mems素子を有する半導体パッケージ Download PDF

Info

Publication number
JP2014128842A
JP2014128842A JP2012287069A JP2012287069A JP2014128842A JP 2014128842 A JP2014128842 A JP 2014128842A JP 2012287069 A JP2012287069 A JP 2012287069A JP 2012287069 A JP2012287069 A JP 2012287069A JP 2014128842 A JP2014128842 A JP 2014128842A
Authority
JP
Japan
Prior art keywords
cap
mems element
semiconductor package
support substrate
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012287069A
Other languages
English (en)
Inventor
Kenichi Shirasaka
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2012287069A priority Critical patent/JP2014128842A/ja
Publication of JP2014128842A publication Critical patent/JP2014128842A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】MEMS素子を有する半導体パッケージを高密度化しつつ、省スペース化を図る。
【解決手段】MEMS素子を有する半導体パッケージ1は、MEMS素子10が一体に形成される支持基板11と、その支持基板11上に接着されMEMS素子10の上方を覆う中空のキャップ4とを備え、キャップ4は、LSIチップにより構成されている。また、キャップ4は、バルク層41の上に絶縁層を介して配線部を有する積層構造体により形成されており、バルク層41の底面に凹部41aが形成され、その凹部41aによって支持基板11との間に空間部14が形成された構成とされる。
【選択図】 図1

Description

本発明は、MEMS(Micro Electro Mechanical Systems)素子を有する半導体パッケージに関する。
MEMS技術により、半導体基板に外力に応じて変位する錘部や、その錘部に結合している可撓部等の構造が形成され、可撓部の変形をピエゾ抵抗素子などで検出することにより、加速度、姿勢(傾斜角)、角速度、振動などを検出する小型の加速度センサ、振動ジャイロスコープなどのMEMS素子を有するセンサが知られている。
このようなMEMS素子を有するセンサにおいては、例えば特許文献1及び特許文献2に記載されているように、MEMS素子の錘部や可撓部等が形成される基板の上にキャップが被せられ、MEMS素子が中空封止された状態とされている。
また、特許文献1では、MEMS素子を有する加速度センサと信号処理チップや磁気センサ等が1つの基板上に搭載された半導体パッケージが開示されている。このように1つの基板上に複数のセンサを配置してパッケージ化する構成は、複数のセンサを別々の半導体パッケージで構成する場合に比べるとスペース効率が高まるという利点がある。
国際公開第2007/020700号 特開2012‐91243号公報
しかし、このような半導体パッケージが実装される各種電子機器は、小型軽量化や多機能化が進められており、半導体パッケージにはさらなる高密度化が要求される。
本発明は、このような事情に鑑みてなされたものであって、MEMS素子を有する半導体パッケージをさらに高密度化して省スペース化を図ることを目的とする。
本発明のMEMS素子を有する半導体パッケージは、MEMS素子が一体に形成される支持基板と、該支持基板上に接着され前記MEMS素子の上方覆う中空のキャップとを備える半導体パッケージであって、前記キャップは、LSIチップにより構成されていることを特徴とする。
また、本発明のMEMS素子を有する半導体パッケージにおいて、前記キャップは、バルク層の上に絶縁層を介して配線部を有する積層構造体により形成されており、前記バルク層の底面に凹部が形成され、該凹部によって前記支持基板との間に空間部が形成された構成とされる。
さらに、本発明のMEMS素子を有する半導体パッケージは、前記キャップに磁気センサを備える。
MEMS素子の上方を覆うキャップをLSIチップにより構成することで、MEMS素子とLSIチップとを積層配置してLSIチップの設置スペースを支持基板の平面内に確保することができるので、全体の設置スペースを小さくすることができる。また、半導体パッケージにMEMS素子を有するセンサやアクチュエータ等のデバイスの他に磁気センサや圧力センサ等のセンサを配置する場合においても、LSIチップにそれらのセンサを搭載することにより、半導体パッケージの省スペース化を図ることができる。
本発明のMEMS素子を有する半導体パッケージにおいて、前記キャップと前記支持基板とは、これら部材間の緩衝機能を有する接着剤により接着される。
温度環境の変化によりキャップ又は支持基板に熱伸縮による変形が生じたり、MEMS素子の変形やその他の外力による応力が生じたりしても、これら部材間を接着する接着剤に緩衝機能を持たせることで、隣接する各部材にそれぞれの変形の影響が加わることを緩和することができる。したがって、キャップ又は支持基板に設けられた素子の特性を劣化させることがなく、安定した検出を行うことができる。
なお、キャップ及び支持基板は、例えば単結晶珪素(Si)等により形成することができ、このようなキャップと支持基板との間に緩衝機能を有する接着剤としては、例えばエポキシ系樹脂やシリコーン系樹脂等の樹脂系接着剤を用いることができる。
本発明によれば、MEMS素子の上方を覆うキャップにLSIチップを構成することで、MEMS素子とLSIチップとを積層してLSIチップの設置スペースを支持基板の平面内に確保することができ、全体の設置スペースを小さくすることができるので、半導体パッケージを高密度化して、省スペース化を図ることができる。
本発明の一実施形態のMEMS素子を有する半導体パッケージを示す概略平面図である。 図1に示す半導体パッケージのA‐A線に沿う断面図である。 加速度センサを説明する概略図であり、(a)が支持基板の平面図、(b)が側面図である。 キャップを説明する概略図であり、(a)が平面図、(b)がB‐B線に沿う断面図である。
以下、本発明の一実施形態を、図面を用いて説明する。
図1及び図2は、第1実施形態の半導体パッケージ1の概略図である。この半導体パッケージ1は、MEMS素子を有する加速度センサ2と、磁気センサ3とを備えたパッケージである。
加速度センサ2は、図2及び図3に示すように、互いに直交する3軸の加速度成分を検出するためのMEMS素子10を、支持基板11に一体に形成したものである。
支持基板11は、単結晶珪素(Si)からなるバルク層、二酸化珪素(SiO)などからなる絶縁層、アルミニウム(Al)などからなる配線部などで構成される積層構造体である。MEMS素子10は、その支持基板11に形成された開口11aの周囲の支持部11bに一端が接続される板ばね状の4本の梁部12と、その梁部12の他端に接続されるとともに開口11a内に配置され、支持基板11に対して浮遊して設けられる変位部13とを備える。
また、図示しないが、各梁部12には、その変形を検出するピエゾ抵抗素子などの検出手段が備えられている。例えば、X軸方向、Y軸方向、Z軸方向のいずれか、又はこれらの複合方向の加速度により、変位部13が変位すると、その加速度の方向及び大きさに応じて各梁部12のピエゾ抵抗素子の出力電圧が変化する。その変化の検出機構として、4個のピエゾ抵抗素子を連結するホイートストンブリッジ回路を構成することにより、変位部13に作用する力に応じた各梁部12の変形を電気信号に変換して加速度を検出することができる。なお、加速度センサ2の検出回路等は、支持基板11に組み込まれている。
さらに、加速度センサ2は、MEMS素子10の変位部13が機能するために必要とされる空間部14を確保するように、MEMS素子10の上方を覆う中空のキャップ4が被せられており、このキャップ4を被せることにより、変位部13に過度な加速を受けた際の変位量を制限して、破損を防止することができる。
加速度センサ2に被せられるキャップ4は、LSIチップにより形成されており、支持基板11と同様に、単結晶珪素(Si)からなるバルク層、二酸化珪素(SiO)などからなる絶縁層、アルミニウム(Al)などからなる配線部などで構成される積層構造体により形成されている。
このキャップ4には、図2及び図4(b)に示すように、その下層に配置されるバルク層41に凹部41aが形成されており、凹部41aにより支持基板11との間に空間部14が形成される。凹部41aは、エッチング加工等により形成することができる。
そして、その凹部41aの形成面とは反対側の上層表面には、積層回路部42が設けられている。この積層回路部42には、図1に示すように、巨大磁気抵抗素子(GMR素子)や磁気トンネル効果素子(TMR素子)などの磁気センサ素子が組み込まれており、磁気センサ3が構成されている。
例えば、図4に示すキャップ4に設けられた磁気センサ3は、複数のGMR素子31X,31Y1,31Y2を備えており、その一部(例えばY軸方向に沿うGMR素子31Y1,31Y2)が、水平面に対して傾斜する斜面上に設けられている。そして、これらGMR素子31X,31Y1,31Y2のそれぞれをブリッジ接続することにより、水平面内の直交する2方向(X軸方向及びY軸方向)と、これらに直交するZ軸方向との3軸の磁界の変化を検出できるようになっている。
また、キャップ4と支持基板11とは、一般的にははんだ付けにより接合されるが、半導体パッケージ1のキャップ4と支持基板11とは、これら部材間の緩衝機能を有する接着剤5により接着されている。
例えば、本実施形態のように、単結晶珪素(Si)により形成されるキャップ4及び支持基板11の間に緩衝機能を有する接着剤5としては、例えばエポキシ系樹脂やシリコーン系樹脂等のはんだよりも軟質の樹脂系接着剤を採用することができる。
そして、図示しないが、この接着状態の支持基板11とキャップ4の上方を一体に被覆するように、エポキシ樹脂等の封止樹脂が設けられる。MEMS素子10は、キャップ4により覆われているので、中空状態で封止される。また、封止樹脂に代えて、プラスチック成形パッケージキャップにより支持基板11とキャップ4とを包み込む構成としてもよい。
なお、図1に示す符号15,16は、パッド部であり、加速度センサ2及び磁気センサ3の検出手段は、図示しない配線部によってこれらパッド部15,16に電気的に接続され、検出信号が出力されるようになっている。また、積層回路部42には、磁気センサ3の他にも、例えば圧力センサやASIC(Application Specific Integrated Circuit)等を追加して設けることもできる。
このように構成される半導体パッケージ1は、例えば、加速度センサ2のMEMS素子10を構成する支持基板11とキャップ4とが別々のウエハ上に複数配列した状態で形成される。この状態では、支持基板11及びキャップ4は、その上面にパッド部15,16が露出している。そして、複数の支持基板11が形成されたウエハはそのままにして、複数のキャップ4が形成されたウエハをダイシングにより分割し、個片化した各キャップ4を1つずつ支持基板11の上に接着剤により積層状態に接着する。
次いで、加速度センサ2とキャップ4とが接着された状態で、これらを一体に被覆するように樹脂封止すること、又はプラスチック成形パッケージキャップ等により包み込むことで、支持基板11が形成されたウエハに、複数の半導体パッケージ1が配列した状態で形成される。そして、複数の半導体パッケージ1が形成されたウエハをダイシングにより分割することにより、個片化した半導体パッケージ1を得ることができる。
このように構成された半導体パッケージ1においては、加速度センサ2のMEMS素子10の上方を覆うキャップ4をLSIチップ(磁気センサ3)により構成することで、MEMS素子10とLSIチップとを積層配置してLSIチップの設置スペースを支持基板11の平面内に確保することができるので、全体の設置スペースを小さくすることができる。したがって、半導体パッケージを高密度化しつつも省スペース化を図ることができる。
また、半導体パッケージ1は、キャップ4と支持基板11の構造等の違いから、温度環境の変化によりキャップ4又は支持基板11に熱伸縮による変形が生じたり、MEMS素子10の変形やその他の外力による応力が生じたりすることがある。
しかし、キャップ4と支持基板11とは、これら部材間の緩衝機能を有する接着剤5により接着されていることから、隣接する各部材にそれぞれの変形の影響が加わることを緩和することができる。したがって、キャップ4又は支持基板11に設けられたセンサ等の特性を劣化させることがなく安定した検出を行うことができることから、信頼性を向上させることができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、MEMS素子を有する半導体パッケージとして加速度センサ2が搭載された半導体パッケージ1を用いて説明したが、本発明の半導体パッケージには、MEMS素子を有する振動ジャイロスコープなどのセンサや、MEMS素子を駆動部とするアクチュエータが搭載されたものも含まれる。
また、上記実施形態では、キャップ4を構成するLSIチップを磁気センサとしたが、LSIチップは、磁気センサに限られるものではない。その他の測定対象が異なるセンサや各種のIC回路を磁気センサに変えて組み込むことや、磁気センサに追加して組み込むことも可能である。また、MEMS素子の処理回路を、キャップに形成してもよい。
1…半導体パッケージ、2…加速度センサ、3…磁気センサ、4…キャップ、5…接着剤、10…MEMS素子、11…支持基板、11a…開口、11b…支持部、12…梁部、13…変位部、14…空間部、15,16…パッド部、31X,31Y1,31Y2…GMR素子(磁気センサ素子)、41…バルク層、41a…凹部、42…積層回路部

Claims (4)

  1. MEMS素子が一体に形成される支持基板と、該支持基板上に接着され前記MEMS素子の上方を覆う中空のキャップとを備える半導体パッケージであって、前記キャップは、LSIチップにより構成されていることを特徴とするMEMS素子を有する半導体パッケージ。
  2. 前記キャップは、バルク層の上に絶縁層を介して配線部を有する積層構造体により形成されており、前記バルク層の底面に凹部が形成され、該凹部によって前記支持基板との間に空間部が形成された構成とされることを特徴とする請求項1記載のMEMS素子を有する半導体パッケージ。
  3. 前記キャップに磁気センサを備えることを特徴とする請求項1又は2記載のMEMS素子を有する半導体パッケージ。
  4. 前記キャップと前記支持基板とは、これら部材間の緩衝機能を有する接着剤により接着されていることを特徴とする請求項1から3のいずれか一項に記載のMEMS素子を有する半導体パッケージ。
JP2012287069A 2012-12-28 2012-12-28 Mems素子を有する半導体パッケージ Pending JP2014128842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012287069A JP2014128842A (ja) 2012-12-28 2012-12-28 Mems素子を有する半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287069A JP2014128842A (ja) 2012-12-28 2012-12-28 Mems素子を有する半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2014128842A true JP2014128842A (ja) 2014-07-10

Family

ID=51407728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012287069A Pending JP2014128842A (ja) 2012-12-28 2012-12-28 Mems素子を有する半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2014128842A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111148A (ja) * 2015-12-17 2017-06-22 アナログ デバイシス グローバル 磁気構造を含むデバイス、システム、および方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394169A (ja) * 1989-09-07 1991-04-18 Hitachi Ltd 半導体容量式加速度センサとその製造方法
JP2005144571A (ja) * 2003-11-12 2005-06-09 Canon Inc 薄膜を備えた構造体の製造方法。
JP2007313594A (ja) * 2006-05-24 2007-12-06 Omron Corp 積層デバイス、およびその製造方法
JP2009516365A (ja) * 2005-11-10 2009-04-16 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394169A (ja) * 1989-09-07 1991-04-18 Hitachi Ltd 半導体容量式加速度センサとその製造方法
JP2005144571A (ja) * 2003-11-12 2005-06-09 Canon Inc 薄膜を備えた構造体の製造方法。
JP2009516365A (ja) * 2005-11-10 2009-04-16 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法
JP2007313594A (ja) * 2006-05-24 2007-12-06 Omron Corp 積層デバイス、およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111148A (ja) * 2015-12-17 2017-06-22 アナログ デバイシス グローバル 磁気構造を含むデバイス、システム、および方法
CN106896333A (zh) * 2015-12-17 2017-06-27 亚德诺半导体集团 包括磁性结构的设备、系统和方法
JP2020020813A (ja) * 2015-12-17 2020-02-06 アナログ・デヴァイシズ・グローバル 磁気構造体を含むデバイス、システム、および方法
US11061086B2 (en) 2015-12-17 2021-07-13 Analog Devices Global Magnetic device with magnetic structure and micro-fluidic structure
JP7113804B2 (ja) 2015-12-17 2022-08-05 アナログ・デヴァイシズ・グローバル・アンリミテッド・カンパニー 磁気構造体を含むデバイス、システム、および方法
US11649157B2 (en) 2015-12-17 2023-05-16 Analog Devices International Unlimited Company Devices, systems and methods including magnetic structures and micromechanical structure

Similar Documents

Publication Publication Date Title
EP2616389B1 (en) Multi-die mems package
KR101146601B1 (ko) 가속도 센서 소자 및 이것을 가지는 가속도 센서
KR101317727B1 (ko) 칩의 실장 구조, 및 이것을 구비한 모듈
US20170073218A1 (en) Mechanically Isolated MEMS Device
US20150048461A1 (en) Device with a micro- or nanoscale structure
US20140374847A1 (en) Packaging method for mems devices
JP2009074979A (ja) 半導体装置
JP2019050396A (ja) パターン化されたインターポーザを備えるパッケージ化マイクロチップ
JP6209270B2 (ja) 加速度センサ
WO2007020701A1 (ja) 加速度センサ装置
US20170057810A1 (en) Strain Reduction and Sensing on Package Substrates
US20150355220A1 (en) Inertial sensor module having hermetic seal formed of metal and multi-axis sensor employing the same
JP2016070670A (ja) センサ装置
JP2010085143A (ja) 加速度センサー
JP5859133B2 (ja) 半導体装置
JP2014128842A (ja) Mems素子を有する半導体パッケージ
US9123883B2 (en) Vibration device
WO2018131404A1 (ja) センサデバイス及び電子機器
JP5343678B2 (ja) 半導体装置およびその製造方法
US20170101307A1 (en) Semiconductor package
JP2010008172A (ja) 半導体装置
JP4674622B2 (ja) センサモジュール及びその製造方法
JP5033045B2 (ja) 半導体素子の実装構造
WO2007020700A1 (ja) 加速度センサ装置およびセンサ装置
US9236286B2 (en) Micro electro mechanical systems sensor module package and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129