KR101393564B1 - 쇼트키 배리어 다이오드 및 그 제조 방법 - Google Patents

쇼트키 배리어 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR101393564B1
KR101393564B1 KR1020120133820A KR20120133820A KR101393564B1 KR 101393564 B1 KR101393564 B1 KR 101393564B1 KR 1020120133820 A KR1020120133820 A KR 1020120133820A KR 20120133820 A KR20120133820 A KR 20120133820A KR 101393564 B1 KR101393564 B1 KR 101393564B1
Authority
KR
South Korea
Prior art keywords
opening
oxide film
type
film pattern
layer
Prior art date
Application number
KR1020120133820A
Other languages
English (en)
Inventor
정영균
홍경국
이종석
천대환
Original Assignee
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020120133820A priority Critical patent/KR101393564B1/ko
Application granted granted Critical
Publication of KR101393564B1 publication Critical patent/KR101393564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형 에피층, n-형 에피층 내에 위치하는 복수 개의 p+ 영역, n-형 에피층 위에 위치하며, p+ 영역을 노출하는 개구부를 포함하는 n+형 에피층, n+형 에피층 위 및 개구부에 위치하는 쇼트키 전극, 그리고 n+형 탄화 규소 기판의 제2면에 위치하는 오믹 전극을 포함하고, 개구부는 p+ 영역을 노출하는 제1 개구부 및 제1 개구부에서 꺾여 연장되어 있는 제2 개구부를 포함한다.

Description

쇼트키 배리어 다이오드 및 그 제조 방법{SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 쇼트키 배리어 다이오드 및 그 제조 방법에 관한 것이다.
쇼트키 배리어 다이오드(schottky barrier diode, SBD)는 일반적인 PN 다이오드와 달리 PN 접합을 이용하지 않고, 금속과 반도체가 접합된 쇼트키 접합을 이용하는 것으로, 빠른 스위칭 특성을 나타내며, PN 다이오드 보다 낮은 턴 온 전압 특성을 갖는다.
일반적인 쇼트키 배리어 다이오드는 누설 전류의 저감 특성을 향상시키기 위하여 쇼트키 접합부의 하단에 p+ 영역이 형성된 접합 장벽 쇼트키(junction barrier schottky, JBS)의 구조를 적용하여 역전압 인가 시 확산된 PN 다이오드 공핍층의 중첩에 의해 누설 전류가 차단되고 항복 전압이 향상되는 효과를 얻고 있다.
하지만, 쇼트키 접합부에 p+ 영역이 존재함으로써, 순방향의 전류 경로가 되는 쇼트키 전극과 n- 드리프트 층과의 접촉 면적이 좁아져 저항치가 증가하고, 쇼트키 배리어 다이오드의 온(on) 저항이 증가되는 문제가 있다.
본 발명이 해결하고자 하는 과제는 쇼트키 배리어 다이오드에서, 쇼트키 접합 면적을 크게 하여 순방향 전압 인가 시 온 저항을 낮추는 것이다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형 에피층, n-형 에피층 내에 위치하는 복수 개의 p+ 영역, n-형 에피층 위에 위치하며, p+ 영역을 노출하는 개구부를 포함하는 n+형 에피층, n+형 에피층 위 및 개구부에 위치하는 쇼트키 전극, 그리고 n+형 탄화 규소 기판의 제2면에 위치하는 오믹 전극을 포함하고, 개구부는 p+ 영역을 노출하는 제1 개구부 및 제1 개구부에서 꺾여 연장되어 있는 제2 개구부를 포함한다.
쇼트키 전극은 개구부에 위치하며, p+ 영역과 접촉하는 제1 쇼트키 전극과 n+형 에피층 위에 위치하며, 제1 쇼트기 전극과 접촉하는 제2 쇼트키 전극을 포함할 수 있다.
제2 개구부의 측면과 제1 개구부의 측면 연장선이 이루는 각도는 25도 이상일 수 있다.
제1 개구부 및 제2 개구부의 깊이의 비율은 1:1일 수 있다.
n+형 에피층의 두께는 2㎛ 내지 5㎛일 수 있다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n-형 에피층을 형성하는 단계, n-형 에피층의 표면에 p+ 이온을 주입하여 복수 개의 p+ 영역을 형성하는 단계, n-형 에피층 및 p+ 영역 위에 제1 산화막을 형성하는 단계, 제1 산화막을 식각하여 n-형 에피층을 노출하는 제1 산화막 패턴을 형성하는 단계, 제1 산화막 패턴 사이의 n-형 에피층 위에 비정질 탄소층을 형성하는 단계, 제1 산화막 패턴 및 상기 비정질 탄소층 위에 제2 산화막을 형성하는 단계, 제2 산화막을 식각하여 비정질 탄소층을 노출하는 제2 산화막 패턴을 형성하는 단계, 비정질 탄소층을 제거한 후, 제1 산화막 패턴 및 상기 제2 산화막 패턴 사이의 n-형 에피층 위에 에피택셜 성장으로 n+형 에피층을 형성하는 단계, 제1 산화막 패턴 및 제2 산화막 패턴을 제거하여 p+ 영역을 노출하는 n+형 에피층의 개구부를 형성하는 단계, 개구부 및 n+형 에피층 위에 쇼트키 전극을 형성하는 단계, 그리고 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고, 개구부는 p+ 영역을 노출하는 제1 개구부 및 제1 개구부에서 꺾여 연장되어 있는 제2 개구부를 포함한다.
제1 산화막 패턴은 p+ 영역 위에 위치할 수 있다.
제1 산화막 패턴과 비정질 탄소층의 두께가 동일할 수 있다.
제2 산화막 패턴은 제1 산화막 패턴 위에 위치할 수 있다.
제1 산화막 패턴과 제2 산화막 패턴의 두께가 동일할 수 있다.
제2 산화막 패턴의 측면과 제1 산화막 패턴의 측면 연장선이 이루는 각도는 25도 이상일 수 있다.
제1 산화막과 제2 산화막의 재료가 동일할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, 쇼트키 접합 면적을 크게 하여 순방향 전압 인가 시 온 저항을 크게 감소 시켜, 쇼트키 배리어 다이오드의 전류 밀도를 향상 시킬 수 있다.
도 1은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 2 내지 도 11은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 1을 참조하면, 본 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판(100)의 제1면에 n-형 에피층(200)이 배치되어 있고, n-형 에피층(200)에는 복수의 p+ 영역(300)이 배치되어 있다. n-형 에피층(200) 위에는 n+형 에피층(400)이 배치되어 있고, p+ 영역(300) 및 n+형 에피층(400) 위에는 쇼트키 전극(500)이 배치되어 있다. n+형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)이 배치되어 있다.
n+형 에피층(400)의 두께는 2㎛ 내지 5㎛ 이고, 복수의 개구부(410)를 포함한다. 각 개구부(410)는 p+ 영역(300)을 노출하며, 제1 개구부(420)와 제2 개구부(430)를 포함한다. 제1 개구부(420)는 p+ 영역(300)을 노출하며, 제2 개구부(430)는 제1 개구부(420)에서 꺾여 연장되어 있는데, 제2 개구부(430)의 측면과 제1 개구부(420)의 측면 연장선이 이루는 각도(α)는 25도 이상이다. 제1 개구부(420)와 제2 개구부(430)의 깊이의 비율을 1:1이 바람직하다.
쇼트키 전극(500) 전극은 서로 접촉하고 있는 제1 쇼트키 전극(510)과 제2 쇼트키 전극(520)을 포함한다. 제1 쇼트키 전극(510)은 개구부(410)에 위치하며, p+ 영역(300)에 접촉한다. 제2 쇼트키 전극(520)은 n+형 에피층(400) 위에 위치한다.
이와 같이, 제1 쇼트키 전극(510)은 n+형 에피층(400)의 개구부(410)에 위치하고, 제1 쇼트키 전극(510)와 접촉하고 있는 제2 쇼트키 전극(520)은 n+형 에피층(400) 위에 위치함으로써, 쇼트키 접합 면적이 증가하여 순방향 전압 인가 시 온 저항을 크게 감소 시켜, 쇼트키 배리어 다이오드의 전류 밀도를 향상 시킬 수 있다.
또한, 역 바이어스 인가 시 p+ 영역(300)과 n+형 에피층(400)의 접합 영역에 역 바이어스가 인가되어 p+ 영역(300) 사이에 공핍층이 형성되어 누설 전류가 감소된다.
그러면, 도 2 내지 도 11 및 도 1을 참고하여, 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대해 상세하게 설명한다.
도 2 내지 도 11은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 2에 도시한 바와 같이, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 에피택셜 성장으로 n-형 에피층(200)을 형성한다.
도 3에 도시한 바와 같이, n-형 에피층(200)의 일부 표면에 p+ 이온을 주입하여 복수 개의 p+ 영역(300)을 형성한다.
도 4에 도시한 바와 같이, n-형 에피층(200) 및 p+ 영역(300) 위에 제1 산화막(310)을 형성한다. 제1 산화막(310)은 식각이 용이한 다른 재료로 대체할 수 있다.
도 5에 도시한 바와 같이, 제1 산화막(310)을 식각하여 n-형 에피층(200)을 노출하는 제1 산화막 패턴(320)을 형성한다. 즉, 제1 산화막 패턴(320)은 p+ 영역(300) 위에 위치한다.
도 6 및 도 7에 도시한 바와 같이, 제1 산화막 패턴(320) 사이의 n-형 에피층(200) 위에 비정질 탄소층(330)을 형성한 후, 제1 산화막 패턴(320)과 비정질 탄소층(330) 위에 제2 산화막(340)을 형성한다. 여기서, 제1 산화막 패턴(320)과 비정질 탄소층(330)의 두께는 동일하다. 제2 산화막(340)의 재료는 제1 산화막(310)의 재료와 동일하다.
도 8에 도시한 바와 같이, 제2 산화막(340)을 식각하여 비정질 탄소층(330)을 노출하는 제2 산화막 패턴(350)을 형성한다. 즉, 제2 산화막 패턴(350)은 제1 산화막 패턴(320) 위에 위치한다.
제2 산화막(340)의 식각 시, 염소(Cl2) 가스와 같이 비정질 탄소층(330)은 식각되지 않는 식각 가스를 사용하여 제2 산화막(340)의 식각을 과도하게 진행한다. 이에, 제1 산화막 패턴(320)과 접촉하는 제2 산화막 패턴(350)의 면의 너비가 제1 산화막 패턴(320)과 접촉하는 제2 산화막 패턴(350)의 면과 마주하는 면의 너비보다 더 넓게 형성된다. 즉, 제2 산화막 패턴(350)의 측면은 제1 산화막 패턴(320)의 측면 연장선에 대해 경사져 있고, 제2 산화막 패턴(350)의 측면과 제1 산화막 패턴(320)의 측면 연장선이과 이루는 각도는 25도 이상이다. 또한, 제1 산화막 패턴(320)과 제2 산화막 패턴(350)의 두께는 동일하다.
도 9 및 도 10에 도시한 바와 같이, 비정질 탄소층(330)을 제거한 후, 제1 산화막 패턴(320) 및 제2 산화막 패턴(350) 사이의 n-형 에피층(200) 위에 에피택셜 성장으로 n+형 에피층(400)을 형성한다. n+형 에피층(400)의 두께는 제1 산화막 패턴(320)과 제2 산화막 패턴(350)을 합한 두께와 동일하고, 그 두께는 2㎛ 내지 5㎛ 이다.
도 11에 도시한 바와 같이, 제1 산화막 패턴(320)과 제2 산화막 패턴(350)을 제거하여, p+ 영역(300)을 노출하는 n+형 에피층(400)의 개구부(410)를 형성한다.
개구부(410)는 제1 개구부(420)와 제2 개구부(430)를 포함한다. 제1 개구부(420)는 p+ 영역(300)을 노출하며, 제2 개구부(430)는 제1 개구부(420)에서 꺾여 연장되어 있는데, 제2 개구부(430)와 제1 개구부(420)의 연장선에 대한 각도(α)는 25도 이상이다. 제1 개구부(420)와 제2 개구부(430)의 깊이의 비율을 1:1이 바람직하다.
이와 같이, n+형 에피층(400)의 개구부(410)는 n+형 에피층(400)을 식각하지 않고 형성할 수 있다.
도 1에 도시한 바와 같이, 개구부(410) 및 n+형 에피층(400) 위에 쇼트 전극(500)을 형성하고, n+형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)을 형성한다.
쇼트키 전극(500) 전극은 서로 접촉하고 있는 제1 쇼트키 전극(510)과 제2 쇼트키 전극(520)을 포함한다. 제1 쇼트키 전극(510)은 개구부(410)에 위치하며, p+ 영역(300)에 접촉한다. 제2 쇼트키 전극(520)은 n+형 에피층(400) 위에 위치한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+형 탄화 규소 기판 200: n-형 에피층
300: p+ 영역 310: 제1 산화막
320: 제1 산화막 패턴 330: 비정질 탄소층
340: 제2 산화막 350: 제2 산화막 패턴
400: n+형 에피층 410: 개구부
500: 쇼트키 금속 600: 오믹 금속

Claims (16)

  1. n+형 탄화 규소 기판의 제1면에 위치하는 n-형 에피층,
    상기 n-형 에피층 내에 위치하는 복수 개의 p+ 영역,
    상기 n-형 에피층 위에 위치하며, 상기 p+ 영역을 노출하는 개구부를 포함하는 n+형 에피층,
    상기 n+형 에피층 위 및 상기 개구부에 위치하는 쇼트키 전극, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 위치하는 오믹 전극을 포함하고,
    상기 개구부는 상기 p+ 영역을 노출하는 제1 개구부 및 상기 제1 개구부로부터 상기 제1 개구부의 상부 방향으로 연장되어 있는 제2 개구부를 포함하고,
    상기 제2 개구부는 상기 제1 개구부의 측면 연장선에서 상기 제1 개구부의 안쪽 방향으로 꺾여 있는 쇼트키 배리어 다이오드.
  2. 제1항에서,
    상기 쇼트키 전극은 상기 개구부에 위치하며, 상기 p+ 영역과 접촉하는 제1 쇼트키 전극과 상기 n+형 에피층 위에 위치하며, 상기 제1 쇼트기 전극과 접촉하는 제2 쇼트키 전극을 포함하는 쇼트키 배리어 다이오드.
  3. 제2항에서,
    상기 제2 개구부의 측면과 상기 제1 개구부의 상기 측면 연장선이 이루는 각도는 25도 이상인 쇼트키 배리어 다이오드.
  4. 제3항에서,
    상기 제1 개구부 및 상기 제2 개구부의 깊이의 비율은 1:1인 쇼트키 배리어 다이오드.
  5. 제4항에서,
    상기 n+형 에피층의 두께는 2㎛ 내지 5㎛인 쇼트키 배리어 다이오드.
  6. n+형 탄화 규소 기판의 제1면에 n-형 에피층을 형성하는 단계,
    상기 n-형 에피층의 표면에 p+ 이온을 주입하여 복수 개의 p+ 영역을 형성하는 단계,
    상기 n-형 에피층 및 상기 p+ 영역 위에 제1 산화막을 형성하는 단계,
    상기 제1 산화막을 식각하여 상기 n-형 에피층을 노출하는 제1 산화막 패턴을 형성하는 단계,
    상기 제1 산화막 패턴 사이의 상기 n-형 에피층 위에 비정질 탄소층을 형성하는 단계,
    상기 제1 산화막 패턴 및 상기 비정질 탄소층 위에 제2 산화막을 형성하는 단계,
    상기 제2 산화막을 식각하여 상기 비정질 탄소층을 노출하는 제2 산화막 패턴을 형성하는 단계,
    상기 비정질 탄소층을 제거한 후, 상기 제1 산화막 패턴 및 상기 제2 산화막 패턴 사이의 상기 n-형 에피층 위에 에피택셜 성장으로 n+형 에피층을 형성하는 단계,
    상기 제1 산화막 패턴 및 상기 제2 산화막 패턴을 제거하여 상기 p+ 영역을 노출하는 상기 n+형 에피층의 개구부를 형성하는 단계,
    상기 개구부 및 상기 n+형 에피층 위에 쇼트키 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고,
    상기 개구부는 상기 p+ 영역을 노출하는 제1 개구부 및 상기 제1 개구부로부터 상기 제1 개구부의 상부 방향으로 연장되는 제2 개구부를 포함하고,
    상기 제2 개구부는 상기 제1 개구부의 측면 연장선에서 상기 제1 개구부의 안쪽 방향으로 꺾여 있는 쇼트키 배리어 다이오드의 제조 방법.
  7. 제6항에서,
    상기 제1 산화막 패턴은 상기 p+ 영역 위에 위치하는 쇼트키 배리어 다이오드의 제조 방법.
  8. 제7항에서,
    상기 제1 산화막 패턴과 상기 비정질 탄소층의 두께가 동일한 쇼트키 배리어 다이오드의 제조 방법.
  9. 제8항에서,
    상기 제2 산화막 패턴은 상기 제1 산화막 패턴 위에 위치하는 쇼트키 배리어 다이오드의 제조 방법.
  10. 제9항에서,
    상기 제1 산화막 패턴과 상기 제2 산화막 패턴의 두께가 동일한 쇼트키 배리어 다이오드의 제조 방법.
  11. 제10항에서,
    상기 제2 산화막 패턴의 측면과 상기 제1 산화막 패턴의 상기 측면 연장선이 이루는 각도는 25도 이상인 쇼트키 배리어 다이오드의 제조 방법.
  12. 제6항에서,
    상기 쇼트키 전극은 상기 개구부에 위치하며, 상기 p+ 영역과 접촉하는 제1 쇼트키 전극과 상기 n+형 에피층 위에 위치하며, 상기 제1 쇼트기 전극과 접촉하는 제2 쇼트키 전극을 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  13. 제12항에서,
    상기 제2 개구부의 측면과 상기 제1 개구부의 상기 측면 연장선이 이루는 각도는 25도 이상인 쇼트키 배리어 다이오드의 제조 방법.
  14. 제13항에서,
    상기 제1 개구부 및 상기 제2 개구부의 깊이의 비율은 1:1인 쇼트키 배리어 다이오드의 제조 방법.
  15. 제14항에서,
    상기 n+형 에피층의 두께는 2㎛ 내지 5㎛인 쇼트키 배리어 다이오드의 제조 방법.
  16. 제6항에서,
    상기 제1 산화막과 상기 제2 산화막의 재료가 동일한 쇼트키 배리어 다이오드의 제조 방법.
KR1020120133820A 2012-11-23 2012-11-23 쇼트키 배리어 다이오드 및 그 제조 방법 KR101393564B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120133820A KR101393564B1 (ko) 2012-11-23 2012-11-23 쇼트키 배리어 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120133820A KR101393564B1 (ko) 2012-11-23 2012-11-23 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101393564B1 true KR101393564B1 (ko) 2014-05-09

Family

ID=50893702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120133820A KR101393564B1 (ko) 2012-11-23 2012-11-23 쇼트키 배리어 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101393564B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508888A (ja) 1997-06-03 2002-03-19 ダイムラークライスラー アクチエンゲゼルシャフト パワー半導体構成素子及びその作製方法
JP2005012051A (ja) 2003-06-20 2005-01-13 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2009224485A (ja) 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法
JP2012044006A (ja) 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508888A (ja) 1997-06-03 2002-03-19 ダイムラークライスラー アクチエンゲゼルシャフト パワー半導体構成素子及びその作製方法
JP2005012051A (ja) 2003-06-20 2005-01-13 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2009224485A (ja) 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法
JP2012044006A (ja) 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
US8890169B2 (en) Semiconductor device
US20130140584A1 (en) Semiconductor device
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US7915705B2 (en) SiC semiconductor device having outer periphery structure
KR20210063491A (ko) 고전압 mosfet 장치 및 상기 장치의 제조방법
JP2016208030A (ja) 半導体素子及びその製造方法
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20230017518A1 (en) Semiconductor device
KR101427948B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP5428435B2 (ja) ショットキーバリアダイオードを備えた半導体装置およびその製造方法
JP6125748B2 (ja) 半導体装置
KR101490937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101438620B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
KR20140086688A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR20140079027A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US10985241B2 (en) Semiconductor device and production method thereof
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
JP2008251925A (ja) ダイオード
CN111406323B (zh) 宽带隙半导体装置
KR102372131B1 (ko) 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6