KR101362081B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101362081B1
KR101362081B1 KR1020120157234A KR20120157234A KR101362081B1 KR 101362081 B1 KR101362081 B1 KR 101362081B1 KR 1020120157234 A KR1020120157234 A KR 1020120157234A KR 20120157234 A KR20120157234 A KR 20120157234A KR 101362081 B1 KR101362081 B1 KR 101362081B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor
electrode
Prior art date
Application number
KR1020120157234A
Other languages
Korean (ko)
Inventor
강필근
신흥수
배석훈
시상기
Original Assignee
주식회사 위뷰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 위뷰 filed Critical 주식회사 위뷰
Priority to KR1020120157234A priority Critical patent/KR101362081B1/en
Application granted granted Critical
Publication of KR101362081B1 publication Critical patent/KR101362081B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A light emitting device according to the embodiment of the present invention includes: a light transmitting substrate; a plurality of semiconductor layers which are arranged under the light transmitting substrate and include a first semiconductor layer of a first conductive type, a second semiconductor layer of a second conductive type which is arranged under the first semiconductor layer, and an active layer which is arranged between the first semiconductor layer and the second semiconductor layer; a reflection electrode layer which is arranged under the second semiconductor layer; at least one first hole which is formed from the reflection electrode layer to a part of the first semiconductor layer; a first insulation layer which is arranged under the reflection electrode layer and includes an extension part which is extended to at least one first hole; a first electrode which is arranged under the first insulation layer and includes a connection part which is connected to the first semiconductor layer in the extension part of the first insulation layer; a second electrode which is arranged under the first insulation layer and is connected to the reflection electrode layer; and a second insulation layer which is arranged between the first electrode and the second electrode. The first insulation layer and the extension part of the first insulation layer include layers to reflect light emitted from the active layer.

Description

발광 소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시 예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체 발광 소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, 발광 다이오드(Light Emitting Device: LED)와 같은 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재 결합에 다른 에너지를 광으로 변환하여 방출하는 소자이다. 이러한 반도체 소자는 청색(Blue) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있으며, 조명, 표시 장치, 지시 장치 등과 같은 광원으로 사용되고 있다. A semiconductor light emitting device is a device in which a material contained in the device emits light. For example, the semiconductor light emitting device is formed by bonding a semiconductor using a diode such as a light emitting device (LED), and thus is different from electron / hole recombination. It is a device that converts energy into light and emits it. Such semiconductor devices have been commercially used in blue LEDs, green LEDs, ultraviolet LEDs, and the like, and are used as light sources such as lighting, display devices, and indicator devices.

반도체 접합 발광소자의 구조는 p형 반도체층, 활성층, n형 반도체층을 포함하고 있으며, 상기의 반도체층에 연결된 전극 구조에 따라 수직형(Vertical type) 칩, 수평형(Lateral type) 칩, 그리고 플립형 칩이 있다. The semiconductor junction light emitting device includes a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, and includes a vertical chip, a horizontal chip, and the like according to the electrode structure connected to the semiconductor layer. There is a flip chip.

상기 수평형 발광 소자의 경우 제조공정이 단순하여 쉽게 제조할 수 있는 특징이 있지만, 전류 집중 현상과 취약한 방열 구조로 인해 고출력 소자제작에 문제가 있다. 수직형 발광 소자의 경우, 수평형 발광 소자에 비해 방열 구조는 우수하지만, 제조 공정이 복잡하다. 종래기술의 플립 칩 발광소자의 경우 수평형 및 수직형의 발광 소자의 장점을 모두 갖추고 있지만, 제조 공법 및 조립 공정에 있어 어려움이 존재하게 된다. In the case of the horizontal light emitting device, the manufacturing process is simple and easy to manufacture, but there is a problem in manufacturing a high output device due to the current concentration phenomenon and the weak heat dissipation structure. In the case of the vertical light emitting device, the heat dissipation structure is superior to the horizontal light emitting device, but the manufacturing process is complicated. The flip chip light emitting device of the prior art has all the advantages of the horizontal and vertical light emitting devices, but there are difficulties in the manufacturing method and the assembly process.

본 발명의 선행기술문헌의 정보는 다음과 같다.
선행기술문헌의 발명의 명칭은 반도체 발광 장치를 위한 콘택트이며, 국내공개 번호는 10-2010-0099286이고, 공개일자는 2010년 09월 10일이다.
Information of the prior art document of the present invention is as follows.
The name of the invention in the prior art document is a contact for a semiconductor light emitting device, the domestic publication number is 10-2010-0099286, the publication date is September 10, 2010.

실시 예는 새로운 전극 구조를 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a new electrode structure.

실시 예는 새로운 전극 구조와 반사 구조를 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a new electrode structure and a reflective structure.

실시 예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having improved reliability and a method of manufacturing the same.

실시 예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having improved light extraction efficiency and a method of manufacturing the same.

실시 예는 방열 효율이 개선된 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having improved heat dissipation efficiency and a method of manufacturing the same.

실시 예에 따른 발광 소자는, 투광성의 기판; 상기 투광성의 기판 아래에 배치되며, 제1도전형의 제1반도체층, 상기 제1반도체층 아래에 제2도전형의 제2반도체층, 상기 제1반도체층과 제2반도체층 사이에 활성층을 포함하는 복수의 반도체층; 상기 제2반도체층의 아래에 배치된 반사 전극층; 상기 반사 전극층부터 상기 제1반도체층의 일부까지 형성된 적어도 하나의 제1홀; 상기 반사 전극층의 아래에 배치되고, 상기 적어도 하나의 제1홀에 연장된 연장부를 갖는 제1절연층; 상기 제1절연층 아래에 배치되며, 상기 제1절연층의 연장부 내에 상기 제1반도체층과 연결된 연결부를 갖는 제1전극; 상기 제1절연층 아래에 배치되며 상기 반사 전극층과 연결된 제2전극; 및 상기 제1 및 제2전극 사이에 배치된 제2절연층을 포함하며, 상기 제1절연층 및 상기 제1절연층의 연장부는 상기 활성층으로부터 방출된 광을 반사하는 층을 포함한다. The light emitting device according to the embodiment, the light-transmissive substrate; A first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type under the first semiconductor layer, and an active layer between the first semiconductor layer and the second semiconductor layer A plurality of semiconductor layers comprising; A reflective electrode layer disposed under the second semiconductor layer; At least one first hole formed from the reflective electrode layer to a part of the first semiconductor layer; A first insulating layer disposed below the reflective electrode layer and having an extension part extending in the at least one first hole; A first electrode disposed under the first insulating layer and having a connection portion connected to the first semiconductor layer in an extension of the first insulating layer; A second electrode disposed under the first insulating layer and connected to the reflective electrode layer; And a second insulating layer disposed between the first and second electrodes, wherein the first insulating layer and the extension portion of the first insulating layer include a layer reflecting light emitted from the active layer.

실시예는 새로운 전극 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.The embodiment can provide a light emitting device having a new electrode structure, a light emitting device manufacturing method, and a light emitting device package.

실시예는 신뢰성이 개선된 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device having improved reliability and a method of manufacturing the same.

실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device capable of improving light extraction efficiency and a method of manufacturing the same.

실시 예는 방열 효율이 개선된 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having improved heat dissipation efficiency and a method of manufacturing the same.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 2는 도 1의 따른 발광 소자의 저면도이다.
도 3은 도 1의 발광 소자의 반사 전극층의 일 예를 나타낸 도면이다.
도 4는 도 1의 발광 소자의 반사 전극층의 다른 예를 나타낸 도면이다.
도 5는 도 1의 발광 소자의 제1절연층의 일 예를 나타낸 도면이다.
도 6은 도 1의 발광 소자의 제1절연층의 또 다른 예를 나타낸 도면이다.
도 7은 도 1의 발광 소자의 제1전극을 나타낸 도면이다.
도 8은 도 1의 발광 소자의 제2전극을 나타낸 도면이다.
도 9는 도 1의 발광 소자의 제1패드 및 제2패드를 나타낸 도면이다.
도 10은 도 1의 발광 소자의 제2절연층을 나타낸 도면이다.
도 11은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 12는 도 11의 발광 소자의 A-A측 단면도이다.
도 13은 제3실시 예에 따른 발광 소자의 측 단면도이다.
도 14는 제4실시 예에 따른 발광 소자의 측 단면도이다.
도 15는 제5실시 예에 따른 발광 소자의 측 단면도이다.
도 16은 제6실시 예에 따른 발광 소자의 측 단면도이다.
도 17은 제7실시 예에 따른 발광 소자의 측 단면도이다.
도 18은 제8실시 예에 따른 발광 소자의 측 단면도이다.
도 19는 제9실시 예에 따른 발광 소자의 측 단면도이다.
도 20은 제10실시 예에 따른 발광 소자의 측 단면도이다.
도 21은 실시 예에 따른 발광 소자를 갖는 발광 모듈의 측 단면도이다.
도 22는 실시 예에 따른 발광 소자의 배열을 나타낸 발광 모듈을 나타낸 도면이다.
도 23은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
도 24는 비교 예 및 실시 예의 실험 예들의 입력 전류에 따른 광 출력을 비교한 그래프이다.
도 25는 실시 예에 따른 발광 소자의 제1패드 및 제2패드의 적용 여부에 따른 DST(Die shear test) 값을 비교한 도면이다.
1 is a side sectional view showing a light emitting device according to the first embodiment.
2 is a bottom view of the light emitting device of FIG. 1.
3 is a diagram illustrating an example of a reflective electrode layer of the light emitting device of FIG. 1.
4 is a diagram illustrating another example of the reflective electrode layer of the light emitting device of FIG. 1.
5 is a diagram illustrating an example of a first insulating layer of the light emitting device of FIG. 1.
6 is a diagram illustrating still another example of the first insulating layer of the light emitting device of FIG. 1.
7 is a view illustrating a first electrode of the light emitting device of FIG. 1.
8 is a view illustrating a second electrode of the light emitting device of FIG. 1.
9 is a view illustrating a first pad and a second pad of the light emitting device of FIG. 1.
FIG. 10 is a view illustrating a second insulating layer of the light emitting device of FIG. 1.
11 is a side sectional view showing a light emitting device according to the second embodiment.
12 is a cross-sectional view taken along the AA side of the light emitting device of FIG. 11.
13 is a side cross-sectional view of a light emitting device according to a third embodiment.
14 is a side cross-sectional view of a light emitting device according to the fourth embodiment.
15 is a side cross-sectional view of a light emitting device according to a fifth embodiment.
16 is a side cross-sectional view of a light emitting device according to the sixth embodiment.
17 is a side cross-sectional view of a light emitting device according to a seventh embodiment.
18 is a side cross-sectional view of a light emitting device according to an eighth embodiment.
19 is a side cross-sectional view of a light emitting device according to the ninth embodiment.
20 is a side cross-sectional view of a light emitting device according to a tenth embodiment.
21 is a side cross-sectional view of a light emitting module having a light emitting device according to the embodiment.
22 is a view showing a light emitting module showing an arrangement of a light emitting device according to the embodiment.
23 is a side cross-sectional view showing a light emitting device package having a light emitting device according to the embodiment.
24 is a graph comparing light output according to input currents of Comparative Examples and Experimental Examples.
FIG. 25 is a diagram comparing DST values according to whether a first pad and a second pad of a light emitting device according to an embodiment are applied.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하에 개시된 실시예들은 첨부된 도면을 참조하여 설명하기로 한다. 도 1은 제1실시 예에 따른 발광 소자의 측 단면도이며, 도 2는 도 1의 발광 소자의 저면도이다.Embodiments disclosed below will be described with reference to the accompanying drawings. 1 is a side cross-sectional view of a light emitting device according to a first embodiment, and FIG. 2 is a bottom view of the light emitting device of FIG. 1.

도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다.1 and 2, the light emitting device 100 includes a substrate 111, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, a first electrode 151, and a first electrode. The second electrode 171 includes a second insulating layer 191, a first pad 161, and a second pad 181.

상기 기판(111)은 투광성 기판이며, 사파이어 기판, GaN과 같은 화합물 반도체 기판, 실리콘 카바이드(SiC), 실리콘(Si) 중 적어도 하나를 포함한다. 상기 기판(111)의 투과율은 활성층(123)으로부터 방출된 파장의 80% 이상의 투과율을 가질 수 있다. 상기 기판(111)은 절연성 또는 전도성 특성을 가질 수 있으며, 이에 대해 한정하지는 않는다. The substrate 111 is a light transmissive substrate and includes at least one of a sapphire substrate, a compound semiconductor substrate such as GaN, silicon carbide (SiC), and silicon (Si). The transmittance of the substrate 111 may have a transmittance of 80% or more of the wavelength emitted from the active layer 123. The substrate 111 may have insulating or conductive characteristics, but is not limited thereto.

상기 기판(111)의 상면에는 요철 패턴과 같은 제1광 추출 구조(112)가 형성될 수 있으며, 상기 제1광 추출 구조(112)는 입사되는 광의 임계각을 변화시켜 광의 추출 효율을 개선하기 위한 구조를 포함하며, 예컨대 상기의 요철 패턴이 규칙적인 패턴 또는 불규칙적인 패턴으로 형성될 수 있다. 상기의 제1광 추출 구조(112)는 형성되지 않을 수 있다. 상기의 요철 패턴 중 철 패턴은 반구형 형상, 다각형 형상, 비 정형 형상 중 적어도 하나를 포함할 수 있다. 상기 기판(111)의 하면에는 요철 패턴과 같은 제2광 추출 구조(미도시)가 형성될 수 있다. 상기 제2광 추출 구조는 상기 기판(111)의 상면 방향 또는 그 반대측 방향으로 돌출된 복수의 철 패턴을 포함할 수 있으며, 상기 철 패턴은 반구형 형상, 다각형 형상, 비 정형 형상 중 적어도 하나를 포함할 수 있다. 상기 제1 및 제2광 추출 구조 중 적어도 하나는 상기 기판(111)의 식각에 의해 형성되거나, 상기 별도의 물질로 형성될 수 있다. 실시 예는 상기 기판(111)으로부터 제1 및 제2광 추출 구조 중 적어도 하나가 형성된 예로 설명하기로 한다.A first light extracting structure 112, such as a concave-convex pattern, may be formed on an upper surface of the substrate 111, and the first light extracting structure 112 may change a critical angle of incident light to improve light extraction efficiency. It includes a structure, for example, the above-mentioned concave-convex pattern may be formed in a regular pattern or an irregular pattern. The first light extracting structure 112 may not be formed. The iron pattern may include at least one of a hemispherical shape, a polygonal shape, and an irregular shape. A second light extracting structure (not shown), such as an uneven pattern, may be formed on the bottom surface of the substrate 111. The second light extracting structure may include a plurality of iron patterns protruding in a direction upward or opposite to the substrate 111, and the iron patterns may include at least one of a hemispherical shape, a polygonal shape, and an irregular shape. can do. At least one of the first and second light extraction structures may be formed by etching the substrate 111 or may be formed of a separate material. The embodiment will be described as an example in which at least one of the first and second light extraction structures is formed from the substrate 111.

상기 기판(111)은 성장 기판일 수 있으며, 반도체 성장 장비로 복수의 반도체층(120)이 성장될 수 있는 부재이다.The substrate 111 may be a growth substrate, and is a member on which the plurality of semiconductor layers 120 may be grown by semiconductor growth equipment.

상기 기판(111)의 하면에는 복수의 반도체층(120)이 형성되며, 상기 복수의 반도체층(120)은 제1반도체층(121), 활성층(123), 제2반도체층(125)을 포함한다. 상기 복수의 반도체층(120)은 III족-V족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. 상기 제1반도체층(121)은 제1도전형의 반도체층을 포함하며, 상기 제2반도체층(125)은 제1도전형과 반대의 극성을 갖는 제2도전형의 반도체층을 포함한다.A plurality of semiconductor layers 120 are formed on the bottom surface of the substrate 111, and the plurality of semiconductor layers 120 includes a first semiconductor layer 121, an active layer 123, and a second semiconductor layer 125. do. The plurality of semiconductor layer 120 includes a Group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y It has a semiconductor which has a composition formula of (1), and can emit a predetermined peak wavelength within the wavelength range of an ultraviolet band to a visible light band. The first semiconductor layer 121 includes a first conductive semiconductor layer, and the second semiconductor layer 125 includes a second conductive semiconductor layer having a polarity opposite to that of the first conductive type.

상기 제1반도체층(121)은 II족 내지 VI족 화합물 반도체를 선택적으로 이용하여 형성될 수 있다. 상기 제1반도체층(121)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. The first semiconductor layer 121 may be formed using a group II to group VI compound semiconductor. The first semiconductor layer 121 may be formed of at least one layer or a plurality of layers using a group II to group VI compound semiconductor. The first semiconductor layer 113 may include, for example, at least one of a semiconductor layer using a group III-V compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN.

상기 제1반도체층(121)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판(111)과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다. 또한 상기 제1반도체층(121)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 III족-V족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 제1반도체층(121)은 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 121 may be formed as a buffer layer, and the buffer layer may reduce the difference in lattice constant between the substrate 111 and the nitride semiconductor layer. In addition, the first semiconductor layer 121 may be formed of an undoped semiconductor layer. The undoped semiconductor layer may be implemented as a group III-V compound semiconductor, for example, a GaN-based semiconductor. The first semiconductor layer 121 may be formed of at least one of a buffer layer and an undoped semiconductor layer, but is not limited thereto.

상기 제1반도체층(121)은 제1도전형 반도체층을 포함할 수 있다. 상기 제1도전형 반도체층은 n형 도펀트가 도핑된 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 n형 반도체층은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로 형성될 수 있다. 상기 제1반도체층(121)은 상기 기판(111) 아래에 제1도전형 반도체층으로 형성되거나, 버퍼층/제1도전형 반도체층으로 형성되거나, 언도프드 반도체층/제1도전형 반도체층으로 형성되거나, 버퍼층/언도프드 반도체층/제1도전형 반도체층으로 형성될 수 있다. The first semiconductor layer 121 may include a first conductive semiconductor layer. The first conductive semiconductor layer may be formed of any one of group III-V compound semiconductors doped with n-type dopants, such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The n-type semiconductor layer can be for example formed of a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The first semiconductor layer 121 is formed of a first conductive semiconductor layer under the substrate 111, a buffer layer / first conductive semiconductor layer, or an undoped semiconductor layer / first conductive semiconductor layer. Or a buffer layer / undoped semiconductor layer / first conductive semiconductor layer.

또한 상기 제1반도체층(121)은 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. In addition, the first semiconductor layer 121 may have a super lattice structure in which different semiconductor layers are alternately stacked, and the super lattice structure may reduce lattice defects.

상기 제1반도체층(121)과 상기 활성층(123) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(123)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. A first conductive clad layer may be formed between the first semiconductor layer 121 and the active layer 123. The first conductive clad layer may be formed of a GaN-based semiconductor, and the band gap may be formed to be greater than or equal to the band gap of the active layer 123. The first conductive type cladding layer serves to constrain the carrier.

상기 제1반도체층(121) 아래에는 활성층(123)이 형성된다. 상기 활성층(123)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. An active layer 123 is formed under the first semiconductor layer 121. The active layer 123 optionally includes a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure, and includes a period of the well layer and the barrier layer. The well layer includes a composition formula of In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and the barrier layer is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) may be included. The period of the well layer / barrier layer may be formed in one or more cycles using, for example, a stacked structure of InGaN / GaN, GaN / AlGaN, InGaN / AlGaN, InGaN / InGaN. The barrier layer may be formed of a semiconductor material having a band gap higher than a band gap of the well layer.

상기 활성층(123) 아래에는 제2반도체층(125)이 형성된다. 상기 제2반도체층(125)은 p형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 p형 도펀트가 도핑된 반도체층은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로 형성될 수 있다. A second semiconductor layer 125 is formed below the active layer 123. The second semiconductor layer 125 may be formed of any one of semiconductors doped with p-type dopants, for example, compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The semiconductor layer is a p-type dopant is doped, for example formed of a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be.

상기 제2반도체층(125)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2반도체층(125)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(123)을 보호할 수 있다.The second semiconductor layer 125 may include a superlattice structure, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure. The superlattice structure of the second semiconductor layer 125 may abnormally diffuse the current included in the voltage to protect the active layer 123.

또한 상기 복수의 반도체층(120)의 다른 예로서, 상기 제1반도체층(121)은 p형 반도체층, 상기 제2반도체층(125)은 n형 반도체층으로 구현될 수 있다. 또한 상기 복수의 반도체층(120)은 n형 반도체층/p형 반도체층/n형 반도체층의 접합 구조 또는 p형 반도체층/n형 반도체층/p형 반도체층의 접합 구조로 형성할 수도 있으며, 상기 활성층(123)은 내부에 하나 또는 복수로 배치될 수 있다. As another example of the plurality of semiconductor layers 120, the first semiconductor layer 121 may be a p-type semiconductor layer, and the second semiconductor layer 125 may be an n-type semiconductor layer. In addition, the plurality of semiconductor layers 120 may be formed as a junction structure of an n-type semiconductor layer / p-type semiconductor layer / n-type semiconductor layer or a junction structure of a p-type semiconductor layer / n-type semiconductor layer / p-type semiconductor layer. The active layer 123 may be disposed in one or a plurality thereof.

상기 제2반도체층(125) 아래에는 반사 전극층(131)이 형성된다. 상기 반사 전극층(131)은 상기 제2반도체층(125)과 접촉되며, 전극 역할과 광을 반사하는 역할을 한다. 예컨대, 상기 반사 전극층(131)은 상기 제2반도체층(125)을 통해 입사된 광을 반사하게 된다. 또한 상기 반사 전극층(131)은 측면 및 하부로 입사된 광을 반사하게 된다. 이러한 반사 전극층(131)은 양 측면 즉, 상면 및 하면에서 광을 반사하게 된다. 상기 반사 전극층(131)은 상기 활성층(123)으로부터 방출된 광에 대해 70% 이상 예컨대, 90% 이상의 반사율을 가지는 물질을 포함한다.The reflective electrode layer 131 is formed under the second semiconductor layer 125. The reflective electrode layer 131 is in contact with the second semiconductor layer 125 and serves as an electrode and reflects light. For example, the reflective electrode layer 131 reflects light incident through the second semiconductor layer 125. In addition, the reflective electrode layer 131 reflects the light incident to the side and the bottom. The reflective electrode layer 131 reflects light from both sides, that is, the upper and lower surfaces. The reflective electrode layer 131 includes a material having a reflectance of 70% or more, for example, 90% or more with respect to light emitted from the active layer 123.

상기 반사 전극층(131)은 상면 면적이 상기 제2반도체층(125)의 하면 면적과 동일 또는 유사한 면적일 수 있다. 다른 예로서, 상기 반사 전극층(131)은 상면 면적이 상기 제2반도체층(125)의 하면 면적보다 큰 면적으로 형성될 수 있다. 이러한 반사 전극층(131)은 광 반사를 증가시켜 광 추출 효율을 개선시켜 줄 수 있다. The upper surface area of the reflective electrode layer 131 may be the same as or similar to that of the lower surface of the second semiconductor layer 125. As another example, the reflective electrode layer 131 may have an upper surface area that is larger than the lower surface area of the second semiconductor layer 125. The reflective electrode layer 131 may increase light reflection to improve light extraction efficiency.

상기 반사 전극층(131)은 상기 제2반도체층(125)에 접촉됨으로써, 입력되는 전류를 확산시켜 준다. 상기 반사 전극층(131)은 상기 제2반도체층(125)과 서로 다른 영역에서 접촉된 돌기를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The reflective electrode layer 131 is in contact with the second semiconductor layer 125 to diffuse an input current. The reflective electrode layer 131 may include protrusions that are in contact with the second semiconductor layer 125 in different regions, but is not limited thereto.

상기 반사 전극층(131)의 아래에는 제1절연층(141)이 배치되며, 상기 제1절연층(141)은 상기 활성층(123)으로부터 방출된 광에 대해 70% 이상의 반사율을 갖는 절연 물질을 포함한다. 상기 제1절연층(141)은 상기 반사 전극층(131)이 형성되지 않는 영역으로 노출된 광을 반사시켜 줄 수 있다. 상기 제1절연층(141)은 다층을 포함하며, 적어도 한 층은 Si, Mg, Ti, Al, Zn, C, In, Sn 중 적어도 하나를 갖는 금속 성분이 포함된 화합물, 혼합물이거나, 상기 금속 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함한다. 상기 제1절연층(141)은 다층으로 이루어진 DBR(Distributed Bragg Reflector)의 구조 또는 ODR(Omni Directional Reflector)의 구조일 수 있다. A first insulating layer 141 is disposed below the reflective electrode layer 131, and the first insulating layer 141 includes an insulating material having a reflectance of 70% or more with respect to light emitted from the active layer 123. do. The first insulating layer 141 may reflect light exposed to a region where the reflective electrode layer 131 is not formed. The first insulating layer 141 includes a multi-layer, and at least one layer is a compound, a mixture, or a metal component containing at least one of Si, Mg, Ti, Al, Zn, C, In, and Sn. At least one of oxides, fluorides, sulfides and nitrides containing the component. The first insulating layer 141 may have a structure of a distributed bragg reflector (DBR) or an omni directional reflector (ODR).

상기 제1절연층(141)은 내부에 반사층을 갖고, 상기 반사 전극층(131)과 함께 발광 소자 내에서 진행되는 광들을 반사시켜 줌으로써, 광 추출 효율을 극대화시켜 줄 수 있다. The first insulating layer 141 has a reflective layer therein, and reflects the light traveling in the light emitting device together with the reflective electrode layer 131, thereby maximizing light extraction efficiency.

여기서, 제1홀(127)은 상기 반사 전극층(131), 상기 제2반도체층(125), 상기 활성층(123), 상기 제1반도체층(121)의 일부까지 형성되며, 상기 제1반도체층(121)의 일부를 노출시켜 준다. 상기 제1홀(127)은 하나 또는 복수로 형성될 수 있다. Here, the first hole 127 is formed to a part of the reflective electrode layer 131, the second semiconductor layer 125, the active layer 123, and the first semiconductor layer 121, and the first semiconductor layer. Expose a portion of 121. One or more first holes 127 may be formed.

상기 제1홀(127)의 너비는 상기 반사 전극층(131) 내에서의 가장 넓고, 상기 제1반도체층(121) 내에서 가장 좁게 형성될 수 있다. 다른 예로서, 상기 제1홀(127)은 상기 반사 전극층(131)부터 상기 제1반도체층(121)까지 동일한 너비로 형성될 수 있다. 이에 따라 상기 제1홀(127)은 둘레가 수직한 광 축에 대해 경사진 면을 포함할 수 있다. 상기 제1홀(127)은 위에서 볼 때 원 형상 또는 다각형 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. The width of the first hole 127 may be the widest in the reflective electrode layer 131 and the narrowest in the first semiconductor layer 121. As another example, the first hole 127 may be formed to have the same width from the reflective electrode layer 131 to the first semiconductor layer 121. Accordingly, the first hole 127 may include a surface inclined with respect to the optical axis with a vertical circumference. The first hole 127 may include a circular shape or a polygonal shape when viewed from above, but is not limited thereto.

상기 제1홀(127)은 상기 제1반도체층(121)의 일부까지 형성되므로, 제1도전형 반도체층이 노출될 수 있다. 상기 제1홀(127)에는 상기 제1절연층(141)의 연장부(143)가 연장된다. 상기 제1절연층(141)의 연장부(143)는 상기 제1홀(127)의 둘레에 제3홀(148)을 갖고 상기 제1반도체층(121)의 일부 즉, 제1도전형 반도체층을 노출시켜 준다. 상기 제1절연층(141)의 제3홀(148) 내에는 제1전극(151)의 연결부(153)가 배치도며, 상기 제1전극(151)의 연결부(153)는 상기 제1반도체층(121)과 접촉되는 접촉부(155)를 포함한다. 상기 제1절연층(141)의 연장부(143)는 상기 복수의 반도체층(120) 내에서 입사되는 광을 반사시켜 줌으로써, 제1전극(151)의 연결부(153)에서의 광 흡수율은 저감시키고 광 추출 효율은 증가시켜 줄 수 있다. 또한 상기 제1절연층(141)의 연장부(143)는 상기 제1홀(127) 내에 경사진 면으로 형성될 수 있어, 광 추출 효율을 개선시켜 줄 수 있다.Since the first hole 127 is formed to a part of the first semiconductor layer 121, the first conductive semiconductor layer may be exposed. An extension part 143 of the first insulating layer 141 extends in the first hole 127. The extension 143 of the first insulating layer 141 has a third hole 148 around the first hole 127 and is a part of the first semiconductor layer 121, that is, a first conductive semiconductor. Expose the layer. A connection part 153 of the first electrode 151 is disposed in the third hole 148 of the first insulating layer 141, and the connection part 153 of the first electrode 151 is the first semiconductor layer. Contact portion 155 in contact with 121. The extension 143 of the first insulating layer 141 reflects light incident in the plurality of semiconductor layers 120, thereby reducing light absorption at the connection 153 of the first electrode 151. And light extraction efficiency can be increased. In addition, the extension 143 of the first insulating layer 141 may be formed as an inclined surface in the first hole 127, thereby improving the light extraction efficiency.

상기 제1절연층(141)에는 제2홀(147)이 형성되며, 상기 제2홀(147)은 하나 또는 복수로 형성되며, 상기 반사 전극층(131)의 일부를 노출시켜 준다. Second holes 147 may be formed in the first insulating layer 141, and one or more second holes 147 may be formed to expose a portion of the reflective electrode layer 131.

상기 제1전극(151) 및 제2전극(171)은 상기 제1절연층(141) 아래의 서로 다른 영역에 이격되어 배치된다. 상기 제1전극(151)의 연결부(153)는 상기 제1절연층(141)의 아래로부터 상기 제1반도체층(121) 방향으로 돌출되며, 상기 제1절연층(141)의 제3홀(148)을 통해 연장되고 상기 제1반도체층(121)과 접촉된다. The first electrode 151 and the second electrode 171 are spaced apart from each other under the first insulating layer 141. The connection part 153 of the first electrode 151 protrudes from the bottom of the first insulating layer 141 toward the first semiconductor layer 121, and has a third hole () of the first insulating layer 141. It extends through 148 and is in contact with the first semiconductor layer 121.

상기 제2전극(171)은 상기 제1절연층(141) 아래에 배치되며, 일부(173)가 상기 제2홀(147)을 통해 반사 전극층(131)과 접촉된다. 상기 제2전극(171)과 상기 반사 전극층(131)의 접촉 지점은 하나 또는 복수일 수 있으며, 이에 대해 한정하지는 않는다. The second electrode 171 is disposed under the first insulating layer 141, and a portion 173 is in contact with the reflective electrode layer 131 through the second hole 147. The contact point between the second electrode 171 and the reflective electrode layer 131 may be one or plural, but is not limited thereto.

상기 제1전극(151) 아래에는 제1패드(161)가 형성되고, 상기 제2전극(171) 아래에는 제2패드(181)가 형성된다. 상기 제1패드(161) 및 제2패드(181)는 서로 이격된다. 상기 제1패드(171) 및 제2패드(181)는 1개가 아닌 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1패드(161) 및 제2패드(181)는 본딩 패드로서, 모듈 기판이나 패키지 상의 리드 프레임 상에 탑재될 수 있다. 상기 제1패드(161) 및 제2패드(181)는 면적에 따라 방열 효율이 달라질 수 있으며, 실시 예는 도 2와 같이, 발광 소자의 제2방향의 길이(Y1)의 50% 예컨대, 70% 이상의 길이(Y2)로 형성될 수 있다. 상기 발광 소자의 제2방향의 길이는 기판(111)의 상면 또는 복수의 반도체층(120)의 상면의 제2방향의 길이로 정의할 수 있다. 상기 제1패드(161) 또는 제2패드(181)는 제1방향의 길이(X1)는 25% 이상 예컨대, 30% 이상의 길이(X2,X3)로 형성될 수 있다. 상기 제1패드(161)의 제1방향의 길이(X2)는 상기 제2패드(181)의 제1방향의 길이(X3)보다 짧거나, 같거나 길 수 있으며 이에 대해 한정하지는 않는다.A first pad 161 is formed under the first electrode 151, and a second pad 181 is formed under the second electrode 171. The first pad 161 and the second pad 181 are spaced apart from each other. The first pad 171 and the second pad 181 may be formed in plural instead of one, but are not limited thereto. The first pad 161 and the second pad 181 are bonding pads and may be mounted on a lead frame on a module substrate or a package. The heat dissipation efficiency of the first pad 161 and the second pad 181 may vary depending on the area, and as shown in FIG. 2, 50% of the length Y1 of the second direction of the light emitting device is, for example, 70. It may be formed to a length (Y2) or more than%. The length of the second direction of the light emitting device may be defined as the length of the second direction of the upper surface of the substrate 111 or the upper surface of the plurality of semiconductor layers 120. The first pad 161 or the second pad 181 may have a length X1 in the first direction of 25% or more, for example, 30% or more of the lengths X2 and X3. The length X2 of the first direction of the first pad 161 may be shorter, equal to, or longer than the length X3 of the first direction of the second pad 181, but is not limited thereto.

또한 상기 제1패드(161)와 제2패드(181)의 하면 면적의 합은 상기 발광 소자의 하면 면적의 50% 이상 즉, 기판(111)의 상면 면적 또는 복수의 반도체층(120)의 상면 면적의 70%~95% 범위로 형성될 수 있다. 이러한 제1패드(161)와 제2패드(181)의 전체 면적이 증가함으로써, 발광 소자의 방열 효율은 개선될 수 있다. 상기 제1패드(161)와 제2패드(181)는 솔더링 접합시 솔더의 접합성능을 개선시킬 수 있고, 또는 범프 본딩의 경우 범프 볼(Ball)과 접합될 수 있다. In addition, the sum of the lower surface areas of the first pad 161 and the second pad 181 is 50% or more of the lower surface area of the light emitting device, that is, the upper surface area of the substrate 111 or the upper surface of the plurality of semiconductor layers 120. It may be formed in the range of 70% to 95% of the area. By increasing the total area of the first pad 161 and the second pad 181, the heat radiation efficiency of the light emitting device can be improved. The first pad 161 and the second pad 181 may improve the bonding performance of the solder during soldering bonding, or may be bonded to the bump ball in the case of bump bonding.

상기 제1전극(151)과 상기 제1전극(151)의 아래에는 제2절연층(191)이 배치되며, 상기 제2절연층(191)은 상기 제1전극(151)과 제2전극(171)의 표면을 보호하며, 상기 제1 및 제2전극(151,171) 사이를 전기적으로 절연시켜 주게 된다. 또한 상기 제2절연층(191)은 제1패드(161)와 제2패드(181)를 보호하고 전기적으로 절연시켜 준다.A second insulating layer 191 is disposed below the first electrode 151 and the first electrode 151, and the second insulating layer 191 is formed of the first electrode 151 and the second electrode ( It protects the surface of 171 and electrically insulates the first and second electrodes 151 and 171. In addition, the second insulating layer 191 protects and electrically insulates the first pad 161 and the second pad 181.

상기 제2절연층(191)은 상기 제1전극(151), 상기 제2전극(171), 상기 제1패드(161) 및 제2패드(181)의 산화를 방지하고, 서로 다른 극성들을 전기적으로 절연시키게 된다. 상기 제2절연층(191)의 일부(193)는 상기 제1전극(151)과 제2전극(171) 사이에 배치되며, 상기 제1절연층(141)과 접촉될 수 있다. 상기 제2절연층(191)의 물질은 Si, Ti, Al, Mg, Zn, In, Sn, C 중 적어도 하나를 갖는 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나이거나, 상기 금속 성분을 갖는 불화물, 황화물, 질화물 형태 중 적어도 하나를 포함하며, 예를 들면 상기 금속 성분이 포함된 산화물, 질화물, 불화물 중 적어도 하나를 포함한다. 상기 제2절연층(191)의 두께는 100Å~20,000Å 범위이며, 바람직한 두께는 2,000Å~10,000Å 두께이다.The second insulating layer 191 prevents oxidation of the first electrode 151, the second electrode 171, the first pad 161, and the second pad 181, and provides different polarities. Insulation. A portion 193 of the second insulating layer 191 may be disposed between the first electrode 151 and the second electrode 171 and may be in contact with the first insulating layer 141. The material of the second insulating layer 191 is at least one of a compound, a mixture, and an oxide including a metal component having at least one of Si, Ti, Al, Mg, Zn, In, Sn, and C, or the metal component At least one of fluoride, sulfide, and nitride forms having, for example, at least one of oxide, nitride, and fluoride containing the metal component. The thickness of the second insulating layer 191 is in the range of 100 kPa to 20,000 kPa, and the preferred thickness is 2,000 kPa to 10,000 kPa.

상기 제1패드(161)와 제2패드(181)는 상기 제2절연층(191)보다 하 방향으로 돌출될 수 있으며, 이러한 구조는 모듈 기판이나 리드 프레임 상에 본딩 물질과의 접합성을 개선시켜 줄 수 있다. 또는 상기 제1패드(161)와 상기 제2패드(181)는 상기 제2절연층(191) 내에 매립될 수 있으며, 이러한 구조는 플립 칩의 절연 특성을 개선시켜 줄 수 있다. 상기 제1패드(161)과 상기 제2패드(181)가 상기 제2절연층(191) 내에 매립된 경우, 상기 제1패드(161)과 상기 제2패드(181)의 하면은 상기 제2절연층(191)과 동일 평면 상에 노출될 수 있다. The first pad 161 and the second pad 181 may protrude downwardly from the second insulating layer 191. Such a structure may improve adhesion to a bonding material on a module substrate or a lead frame. Can give Alternatively, the first pad 161 and the second pad 181 may be buried in the second insulating layer 191, and this structure may improve the insulation characteristics of the flip chip. When the first pad 161 and the second pad 181 are embedded in the second insulating layer 191, the bottom surface of the first pad 161 and the second pad 181 may be the second pad. It may be exposed on the same plane as the insulating layer 191.

상기 제2절연층(191)은 다른 예로서, 반사 재질을 포함할 수 있으며, 상기 반사 재질은 상기 발광 소자의 주변으로부터 입사된 광에 대해 70% 이상의 반사율을 가질 수 있다.As another example, the second insulating layer 191 may include a reflective material, and the reflective material may have a reflectance of 70% or more with respect to light incident from the periphery of the light emitting device.

실시 예는 반사 전극층(131)과 제1절연층(141)을 반사 특성으로 제공함으로써, 복수의 반도체층(120)을 통해 반사 전극층(131)과 상기 제1절연층(141)의 연장부(143)로 입사된 광을 반사할 수 있다. 이에 따라 복수의 반도체층(120) 내에서의 광 반사 효율은 증가될 수 있다.
According to an embodiment, the reflective electrode layer 131 and the first insulating layer 141 may be provided as reflective properties, and thus, an extension portion of the reflective electrode layer 131 and the first insulating layer 141 may be formed through the semiconductor layers 120. 143 may reflect the incident light. Accordingly, the light reflection efficiency in the plurality of semiconductor layers 120 may be increased.

한편, 도 3 및 도 4는 도 1의 발광 소자의 반사 전극층의 예들을 나타낸 도면이다. 3 and 4 illustrate examples of the reflective electrode layer of the light emitting device of FIG. 1.

도 3을 참조하면, 상기 반사 전극층(131)은 다층으로 형성될 수 있다. 상기 반사 전극층(131)은 다수의 전도층으로서, 5개 이상 예컨대, 9개의 전도층으로 형성될 수 있다.Referring to FIG. 3, the reflective electrode layer 131 may be formed in multiple layers. The reflective electrode layer 131 may be formed of five or more conductive layers, for example, nine or more conductive layers.

상기 반사 전극층(131)은 오믹 접촉층(31), 제1반사층(32), 제1베리어층(33), 제1보호층(34), 제1접착층(35), 제2베리어층(36), 제2접착층(37), 제2반사층(38), 및 제2보호층(39)을 포함한다. The reflective electrode layer 131 includes an ohmic contact layer 31, a first reflection layer 32, a first barrier layer 33, a first protective layer 34, a first adhesive layer 35, and a second barrier layer 36. ), A second adhesive layer 37, a second reflective layer 38, and a second protective layer 39.

상기 오믹 접촉층(31)은 제1반사층(32)과 제2반도체층(125) 사이에 접착되며, 상기 제2반도체층(125)의 하면과 오믹 접촉된다. 상기 오믹 접촉층(31)의 물질은 C, ITO, Ni, Cr, Cu, Co, Fe, In, Sn, Zn, Pd 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분을 갖는 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 상기 오믹 접촉층(31)의 두께는 1Å~500Å 범위를 포함하며, 바람직하게 5Å~50Å 범위로 형성될 수 있으며, 이러한 두께 범위는 오믹 접착 저항을 낮추어줄 수 있다. The ohmic contact layer 31 is adhered between the first reflective layer 32 and the second semiconductor layer 125 and is in ohmic contact with the bottom surface of the second semiconductor layer 125. The material of the ohmic contact layer 31 may be a metal component having at least one of C, ITO, Ni, Cr, Cu, Co, Fe, In, Sn, Zn, and Pd, or a compound, mixture, or oxide having the metal component. At least one of the. The thickness of the ohmic contact layer 31 may include a range of 1 kPa to 500 kPa, preferably 5 kPa to 50 kPa, and this thickness range may lower the ohmic adhesion resistance.

상기 오믹 접촉층(31)은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택될 수 있다.The ohmic contact layer 31 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and IGTO (IGTO). indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr and their optional compounds Or an alloy.

상기 제1반사층(32)은 상기 오믹 접촉층(31) 아래에 배치되며, 상기 복수의 반도체층(120)을 통해 입사된 광을 반사한다. 상기 제1반사층(32)의 물질은 Ag, Al, Pt, Ru, Rh, Pd 중 적어도 하나를 갖는 금속 성분이거나, 상기의 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 상기 제1반사층(32)은 금속 또는 금속 합금으로서, 그 두께는 1,000 Å ~10,000Å 범위이며, 바람직하게 1,000Å~5,000Å 범위의 두께일 수 있다. The first reflection layer 32 is disposed under the ohmic contact layer 31 and reflects light incident through the plurality of semiconductor layers 120. The material of the first reflective layer 32 is a metal component having at least one of Ag, Al, Pt, Ru, Rh, and Pd, or includes at least one of a compound, a mixture, and an oxide containing the metal component. The first reflection layer 32 is a metal or a metal alloy, the thickness thereof is in the range of 1,000 kPa to 10,000 kPa, and preferably may be in the range of 1,000 kPa to 5,000 kPa.

상기 제1베리어층(33)은 상기 제1반사층(32)과 다른 물질로 형성될 수 있으며, 상기 제1반사층(32)의 물질이 다른 층과 반응하는 것을 차단하여 광 반사도가 저하되는 것을 방지한다. 상기 제1베리어층(33)의 물질은 Ni, Mo, Co, Ta, Ti, W, Pt, Hf 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함할 수 있다. 상기 제1베리어층(33)의 두께는 100Å~10,000Å 범위이며, 바람직하게 500Å~3,000Å 범위로 형성될 수 있다.The first barrier layer 33 may be formed of a material different from that of the first reflection layer 32. The first barrier layer 33 may prevent the material of the first reflection layer 32 from reacting with another layer to prevent the light reflectivity from decreasing. do. The material of the first barrier layer 33 is a metal component having at least one of Ni, Mo, Co, Ta, Ti, W, Pt, and Hf, or at least one of a compound, a mixture, and an oxide containing the metal component. It may include. The thickness of the first barrier layer 33 is in the range of 100 kPa to 10,000 kPa, preferably 500 kPa to 3,000 kPa.

상기 제1보호층(34)은 상기 제1베리어층(33)을 보호하기 위한 층으로서, 제1베리어층(33)과 제1접착층(35) 사이에 배치된다. 상기 제1보호층(34)의 물질은 Au, Pt, Pd, Rh, Ru 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함할 수 있으며, 그 두께는 100Å~10,000Å 범위일 수 있으며, 예컨대 100Å~2,000Å 범위의 두께일 수 있다. 상기 제1보호층(34)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1보호층(34)이 형성되지 않는 경우, 상기 제1베리어층(33)은 제1접착층(35) 또는 제2베리어층(36)과 접촉될 수 있다.The first protective layer 34 is a layer for protecting the first barrier layer 33 and is disposed between the first barrier layer 33 and the first adhesive layer 35. The material of the first protective layer 34 may be a metal component having at least one of Au, Pt, Pd, Rh, and Ru, or may include at least one of a compound, a mixture, and an oxide containing the metal component. The thickness can range from 100 kPa to 10,000 kPa, for example, the thickness can range from 100 kPa to 2,000 kPa. The first protective layer 34 may not be formed, but is not limited thereto. When the first protective layer 34 is not formed, the first barrier layer 33 may be in contact with the first adhesive layer 35 or the second barrier layer 36.

상기 제1접착층(35)은 제1보호층(34)과 제2베리어층(36) 사이에 배치되어 서로 간의 접착력을 강화시켜 주는 층으로 기능하며, 그 물질은 Ti, Ni, Co, Rh, Cr 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 상기 제1접착층(35)의 두께는 50Å~10,000Å 범위이며, 바람직하게 100Å~1,000Å 범위의 두께이다. 상기 제1접착층(35)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The first adhesive layer 35 is disposed between the first protective layer 34 and the second barrier layer 36 to function as a layer to strengthen the adhesion between each other, the material is Ti, Ni, Co, Rh, A metal component having at least one of Cr or at least one of a compound, a mixture, and an oxide containing the metal component. The thickness of the first adhesive layer 35 is in the range of 50 kPa to 10,000 kPa, preferably in the range of 100 kPa to 1,000 kPa. The first adhesive layer 35 may not be formed, but is not limited thereto.

상기 제2베리어층(36)은 제2반사층(38)의 물질이 다른 물질과 반응하여 반사도가 하락되는 것을 막는 층이다. 상기 제2베리어층(36)의 물질은 Ni, Mo, Co, Ta, Ti, W, Pt, Hf 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함할 수 있다. 상기 제2베리어층(36)의 두께는 100Å~10,000Å 범위로 형성되며, 바람직하게 500Å~3,000Å 범위의 두께를 포함한다.The second barrier layer 36 is a layer that prevents the material of the second reflective layer 38 from reacting with other materials to reduce the reflectivity. The material of the second barrier layer 36 is a metal component having at least one of Ni, Mo, Co, Ta, Ti, W, Pt, and Hf, or at least one of a compound, a mixture, and an oxide containing the metal component. It may include. The second barrier layer 36 is formed to have a thickness in the range of 100 kPa to 10,000 kPa, and preferably includes a thickness in the range of 500 kPa to 3,000 kPa.

상기 제2접착층(37)은 제2베리어층(36)과 제2반사층(38)을 서로 부착시켜 준다. 상기 제2접착층(37)의 물질은 Ti, Ni, Co, Rh, Cr 중 적어도 하나를 갖는 금속 성분이거나, 또는 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함할 수 있다. 상기 제2접착층(37)의 두께는 50Å~10,000Å 범위이며, 바람직한 두께는 100Å~1,000Å 범위의 두께이다. The second adhesive layer 37 attaches the second barrier layer 36 and the second reflective layer 38 to each other. The material of the second adhesive layer 37 may be a metal component having at least one of Ti, Ni, Co, Rh, and Cr, or may include at least one of a compound, a mixture, and an oxide containing the metal component. The thickness of the second adhesive layer 37 is in the range of 50 kPa to 10,000 kPa, and the preferred thickness is in the range of 100 kPa to 1,000 kPa.

상기 제2반사층(38)은 외부에서 입사되는 광을 반사시키는 역할을 한다. 상기 제2반사층(38)의 물질은 Ag, Al, Pt, Ru, Rh, Pd 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 상기 제2반사층(38)의 두께는 1,000Å~10,000Å 범위이며, 그 두께는 1,000Å~5,000Å 범위의 두께를 포함한다.The second reflection layer 38 serves to reflect light incident from the outside. The material of the second reflective layer 38 may be a metal component having at least one of Ag, Al, Pt, Ru, Rh, and Pd, or may include at least one of a compound, a mixture, and an oxide included in the metal component. The thickness of the second reflective layer 38 is in the range of 1,000 kPa to 10,000 kPa, and the thickness thereof includes a thickness in the range of 1,000 kPa to 5,000 kPa.

상기 제2보호층(39)는 상기 제2반사층(38)을 보호하기 위한 층이다. 상기 제2보호층(39)의 물질은 C, ITO, In, Sn, Si, Mg, Ti, Zn 중 적어도 하나를 갖는 전도성 성분이거나, 상기 전도성 성분이 포함된 화합물, 혼합물, 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함한다. 상기 제2보호층(39)의 두께는 10Å~10,000Å 범위이며, 바람직하게 10Å~2,500Å 범위의 두께이다.The second protective layer 39 is a layer for protecting the second reflective layer 38. The material of the second protective layer 39 is a conductive component having at least one of C, ITO, In, Sn, Si, Mg, Ti, and Zn, or a compound, mixture, oxide, fluoride, or sulfide containing the conductive component. And at least one of nitride. The thickness of the second protective layer 39 is in the range of 10 kPa to 10,000 kPa, preferably in the range of 10 kPa to 2,500 kPa.

상기 반사 전극층(141)은 제1반사층(32)과 제2반사층(38)을 포함함으로써, 서로 반대측 방향으로 입사된 광을 효과적으로 반사시켜 줄 수 있다.The reflective electrode layer 141 may include the first reflection layer 32 and the second reflection layer 38 to effectively reflect light incident in opposite directions.

도 4는 도 1의 발광 소자의 반사 전극층의 다른 예이다.4 is another example of the reflective electrode layer of the light emitting device of FIG. 1.

도 4를 참조하면, 반사 전극층(131)은 제1반사층(133), 베리어층(135) 및 제2반사층(137)을 포함한다. 상기 제1반사층(133)은 상기 제2반도체층(125)과 베리어층(137) 사이에 배치되며, 상기 복수의 반도체층(120)을 통해 입사된 광을 반사하게 된다. 상기 베리어층(137)은 상기 제1반사층(133)과 제2반사층(137) 사이에 배치되며, 상기 제1 및 제2반사층(133,137) 간의 간섭을 차단하게 된다. 상기 제2반사층(137)은 베리어층(137)과 제1절연층(141) 사이에 배치될 수 있다. 상기 제1반사층(133)과 상기 제2반사층(137)은 Ag, Al, Pt, Ru, Rh, Pd 중 적어도 하나를 갖는 금속 성분을 포함하며, 그 두께는 1,000Å~5,000Å 범위의 두께를 포함한다. 상기 베리어층(135)은 Ni, Mo, Co, Ta, Ti, W, Pt, Hf 중 적어도 하나를 갖는 금속 성분이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함할 수 있다. 상기 베리어층(135)의 두께는 500Å~3,000Å 범위일 수 있다.Referring to FIG. 4, the reflective electrode layer 131 includes a first reflection layer 133, a barrier layer 135, and a second reflection layer 137. The first reflection layer 133 is disposed between the second semiconductor layer 125 and the barrier layer 137 and reflects light incident through the plurality of semiconductor layers 120. The barrier layer 137 is disposed between the first reflective layer 133 and the second reflective layer 137 and blocks the interference between the first and second reflective layers 133 and 137. The second reflection layer 137 may be disposed between the barrier layer 137 and the first insulating layer 141. The first reflection layer 133 and the second reflection layer 137 includes a metal component having at least one of Ag, Al, Pt, Ru, Rh, Pd, the thickness of which is in the range of 1,000 ~ 5,000 Å Include. The barrier layer 135 may be a metal component having at least one of Ni, Mo, Co, Ta, Ti, W, Pt, and Hf, or may include at least one of a compound, a mixture, and an oxide including the metal component. . The barrier layer 135 may have a thickness in the range of 500 kV to 3,000 kPa.

상기 반사 전극층(131)은 제1반사층(133)과 제2반사층(137)에 의해 상기 복수의 반도체층(120)을 통해 입사된 광이나 제1절연층(141)을 통해 입사된 광을 효과적으로 반사시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다.
The reflective electrode layer 131 effectively absorbs light incident through the plurality of semiconductor layers 120 by the first reflection layer 133 and the second reflection layer 137 or light incident through the first insulating layer 141. Can be reflected. Accordingly, the light extraction efficiency can be improved.

도 5는 도 1의 발광 소자의 제1절연층의 일 예를 나타낸 도면이다.5 is a diagram illustrating an example of a first insulating layer of the light emitting device of FIG. 1.

도 5를 참조하면, 상기 제1절연층(141)은 다층을 포함하며, 그 물질은 Si, Mg, Ti, Al, Zn, C, In, Sn 중 적어도 하나의 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함한다. 상기 제1절연층(141)은 자체적으로 광을 반사하도록 형성함으로써, 상기 제1전극(151)의 연결부(153)의 표면에 별도의 반사층을 더 형성하지 않아도 된다.Referring to FIG. 5, the first insulating layer 141 may include a multilayer, and the material may include oxides, fluorides, at least one of Si, Mg, Ti, Al, Zn, C, In, and Sn. At least one of sulfide and nitride. Since the first insulating layer 141 is formed to reflect light by itself, it is not necessary to further form a separate reflective layer on the surface of the connection portion 153 of the first electrode 151.

상기 제1절연층(141)은 서로 다른 굴절률을 갖는 저굴절층(41)과 고굴절층(42)을 포함하며, 상기 저굴절층(41)은 상기 고굴절층(42) 위 또는 아래에 배치될 수 있다. 상기 저굴절층(41)과 고굴절층(42)의 주기는 반복적으로 적층된다. 상기 저굴절층(41)의 제1굴절률과 고굴절층(42)의 제2굴절률의 차이는 0.1 이상의 차이를 가질 수 있으며, 이러한 굴절률 차이가 클수록 상기 제1절연층(141)의 반사도는 증가될 수 있다. 상기 제1절연층(141)의 각 층(41,42)의 두께는 1/(4n)*λ으로 결정될 수 있으며, 상기 n은 각 층의 굴절률이며, 상기 λ은 활성층(123)으로부터 방출된 광의 파장이다. 상기 제1절연층(141)의 저굴절층(41) 및 고굴절층(42)의 적층 주기는 8주기 이하 예컨대, 2~8주기를 포함한다. 상기 제1절연층(141)은 Si, Mg, Ti, Al, Zn, C, In, Sn 중 적어도 하나의 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 갖는 물질 중에서 굴절률 차이가 큰 2개의 층을 교대로 배치하여 형성할 수 있다.
The first insulating layer 141 may include a low refractive index layer 41 and a high refractive index layer 42 having different refractive indices, and the low refractive index layer 41 may be disposed above or below the high refractive index layer 42. Can be. The periods of the low refractive layer 41 and the high refractive layer 42 are repeatedly stacked. The difference between the first index of refraction of the low refractive index layer 41 and the second index of refraction of the high refractive index layer 42 may have a difference of 0.1 or more, and the greater the difference in refractive index, the greater the reflectivity of the first insulating layer 141. Can be. The thickness of each layer 41 and 42 of the first insulating layer 141 may be determined as 1 / (4n) * λ, where n is a refractive index of each layer and λ is emitted from the active layer 123. It is the wavelength of light. The stacking period of the low refractive layer 41 and the high refractive layer 42 of the first insulating layer 141 includes 8 cycles or less, for example, 2 to 8 cycles. The first insulating layer 141 has a large refractive index difference among materials having at least one of oxides, fluorides, sulfides, and nitrides containing at least one of Si, Mg, Ti, Al, Zn, C, In, and Sn. The two layers can be arranged alternately.

도 6은 도 1의 발광 소자의 제1절연층의 다른 예를 나타낸 도면이다.6 is a diagram illustrating another example of the first insulating layer of the light emitting device of FIG. 1.

도 6을 참조하면, 상기 제1절연층(141)은 저 굴절층(46), 반사층(47), 산화 방지층(48), 및 스트레스 완화층(49)을 포함하며, 상기 저 굴절층(46)은 다른 층들(47-49)에 비해 굴절률이 낮은 유전체 박막을 포함한다. 상기 유전체 박막은 굴절률이 2이하인 절연물질을 포함한다. 상기 제1절연층(141)의 저굴절층(46)은 절연 재질로서, 그 물질은 Si, Ti, Mg, Al, Zn, In, Sn, C 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함한다. 상기 저굴절층(46)은 10Å~1,000Å 범위이며, 바람직하게 10Å~500Å 범위를 포함한다. Referring to FIG. 6, the first insulating layer 141 includes a low refractive layer 46, a reflective layer 47, an antioxidant layer 48, and a stress relaxation layer 49, and the low refractive layer 46 ) Includes a dielectric thin film having a lower refractive index than the other layers 47-49. The dielectric thin film includes an insulating material having a refractive index of 2 or less. The low refractive index layer 46 of the first insulating layer 141 is an insulating material, and the material includes Si, Ti, Mg, Al, Zn, In, Sn, and C, including oxides, fluorides, sulfides, and nitrides. At least one. The low refractive index layer 46 is in the range of 10 kV to 1,000 kV, and preferably includes 10 kV to 500 kV.

상기 반사층(47)은 상기 저굴절층(46) 아래에 배치되며 반사층으로 기능하며, 그 물질은 Ag, Al, Pt, Ru, Rh, Pd 중 적어도 하나를 갖는 금속 또는 합금의 금속 성분이거나, 상기 금속 성분을 갖는 산화물, 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 예컨대, 상기 반사층(47)은 반사 금속층으로 형성된다. 상기 반사층(47)의 두께는 1,000Å~10,000Å 범위를 포함하며, 그 두께는 1,000Å~5,000Å 범위를 포함한다. The reflective layer 47 is disposed below the low refractive layer 46 and functions as a reflective layer, and the material is a metal component of a metal or an alloy having at least one of Ag, Al, Pt, Ru, Rh, Pd, or At least one of an oxide, a compound, a mixture, and an oxide having a metal component. For example, the reflective layer 47 is formed of a reflective metal layer. The thickness of the reflective layer 47 includes a range of 1,000 kPa to 10,000 kPa, and the thickness of the reflective layer 47 includes a range of 1,000 kPa to 5,000 kPa.

상기 산화 방지층(48)은 상기 반사층(47)의 금속의 산화를 방지하고, 전기적으로 절연시켜 준다. 상기 산화 방지층(48)의 물질은 Si, Ti, Mg, Al, Zn, In, Sn, C 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함하며, 그 두께는 100Å~20,000Å 범위이며, 바람직한 두께는 2,000Å~10,000Å 범위이다. The antioxidant layer 48 prevents oxidation of the metal of the reflective layer 47 and electrically insulates it. The material of the anti-oxidation layer 48 includes at least one of oxides, fluorides, sulfides, and nitrides containing Si, Ti, Mg, Al, Zn, In, Sn, and C, and the thickness thereof is in the range of 100 kPa to 20,000 kPa. The preferred thickness is in the range of 2,000 kPa to 10,000 kPa.

상기 스트레스 완화층(49)은 상기 산화 방지층(48)에서 발생될 수 있는 스트레스를 완화하기 위한 층이며, 상기 산화 방지층(48)과 다른 물질로 형성될 수 있다. 상기 스트레스 완화층(49)의 물질은 Si, Ti, Mg, Al, Zn, In, Sn, C 중 적어도 하나의 금속 성분이 포함된 화합물 또는 혼합물이거나, 상기의 금속 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함하며, 그 두께는 100Å~20,000Å 범위를 포함하며, 바람직하게 2,000Å~10,000Å 범위를 갖는다. 상기 스트레스 완화층(49)은 형성하지 않을 수 있다.
The stress relief layer 49 is a layer for relieving stress that may occur in the antioxidant layer 48, and may be formed of a material different from that of the antioxidant layer 48. The material of the stress mitigating layer 49 is a compound or mixture containing at least one metal component of Si, Ti, Mg, Al, Zn, In, Sn, C, oxides, fluorides, At least one of sulfide and nitride, the thickness of which is in the range of 100 kPa to 20,000 kPa, and preferably in the range of 2,000 kPa to 10,000 kPa. The stress relief layer 49 may not be formed.

도 7 및 도 8은 도 1의 발광 소자의 제1전극 및 제2전극(171)의 예를 나타낸 도면이다.7 and 8 illustrate examples of the first electrode and the second electrode 171 of the light emitting device of FIG. 1.

도 7 및 도 8을 참조하면, 제1전극(151)은 복수의 전도층을 포함하며, 예컨대 5개 이상의 전도층을 포함한다. 예컨대, 상기 제1전극(151)은 제1내지 제8전도층(51-58)을 포함하며, 제1전도층(51)은 상기 제1반도체층(121)과의 오믹 접촉되며, 제1전극(151)을 제1절연층(141)에 부착시키기 위한 접착제의 역할을 한다. 상기 제1전도층(151)의 물질은 ITO, Ni, Cr, Ti, Hf, Rh, W, Zr, V, Cu, Co, Fe, In, Sn, Zn, Pd 중 적어도 하나의 금속을 포함하거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물, 질화물 중 적어도 하나를 포함할 수 있다. 상기 제1전도층(151)의 두께는 1Å~2,000Å 범위이며, 바람직하게 50Å~1,000Å 범위를 포함한다.7 and 8, the first electrode 151 includes a plurality of conductive layers, for example, five or more conductive layers. For example, the first electrode 151 includes first to eighth conductive layers 51-58, and the first conductive layer 51 is in ohmic contact with the first semiconductor layer 121. It serves as an adhesive for attaching the electrode 151 to the first insulating layer 141. The material of the first conductive layer 151 includes at least one metal of ITO, Ni, Cr, Ti, Hf, Rh, W, Zr, V, Cu, Co, Fe, In, Sn, Zn, Pd or It may include at least one of a compound, a mixture, an oxide, and a nitride including the metal component. The thickness of the first conductive layer 151 is in the range of 1 kPa to 2,000 kPa, and preferably includes 50 kPa to 1,000 kPa.

상기 제2전도층(52)은 베리어층 또는 확산 방지층으로서, 상기 제1전도층(51)과 상기 제3전도층(53) 간의 확산을 방지하게 된다. 상기 제2전도층(52)의 물질은 Ni, Mo, Co, Ta, Ti, W, Pt, Hf 중 적어도 하나를 포함하는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 상기 제2전도층(52)의 두께는 100Å~10,000Å 범위를 포함하며, 바람직한 두께는 500Å~3,000Å 범위의 두께이다.The second conductive layer 52 is a barrier layer or a diffusion barrier layer, and prevents diffusion between the first conductive layer 51 and the third conductive layer 53. The material of the second conductive layer 52 is a metal including at least one of Ni, Mo, Co, Ta, Ti, W, Pt, and Hf, or at least one of a compound, a mixture, and an oxide containing the metal component. Include. The second conductive layer 52 has a thickness in the range of 100 kPa to 10,000 kPa, and the preferred thickness is in the range of 500 kPa to 3,000 kPa.

상기 제3전도층(53)은 모듈 기판이나 리드 프레임 상에 솔더와 접합될 때 UBM(Under Bump Metal)의 역할을 전기적인 배선층으로 기능한다. 상기 제3전도층(53)의 물질은 Cu, W, Mo, Ta, Zr, C 중 적어도 하나를 포함하는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물이 가능하다. 상기 제3전도층(53)의 두께는 2,000Å~50,000Å 범위로 형성될 수 있으며, 바람직한 두께는 8,000Å~20,000Å 범위의 두께로 형성될 수 있다.When the third conductive layer 53 is bonded to the solder on the module substrate or the lead frame, the third conductive layer 53 serves as an electrical wiring layer serving as an under bump metal (UBM). The material of the third conductive layer 53 may be a metal including at least one of Cu, W, Mo, Ta, Zr, and C, or a compound, a mixture, or a carbide containing the metal component. The thickness of the third conductive layer 53 may be formed in the range of 2,000 kPa to 50,000 kPa, and the preferred thickness may be formed in the range of 8,000 kPa to 20,000 kPa.

상기 제4전도층(54)은 상기 제3전도층(53)의 확산을 방지하여 전기적 저항이 증가되는 것을 방지하는 베리어 역할을 한다. 상기 제4전도층(54)의 물질은 Ti, Ni, W, Mo, Ta, Zr 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물 중 적어도 하나를 포함할 수 있다. 상기 제4전도층(54)의 두께는 100Å~10,000Å 범위이며, 바람직한 두께는 200Å~4,000Å 범위를 포함한다.The fourth conductive layer 54 serves as a barrier to prevent the electrical resistance from increasing by preventing diffusion of the third conductive layer 53. The material of the fourth conductive layer 54 may be a metal having at least one of Ti, Ni, W, Mo, Ta, and Zr, or may include at least one of a compound, a mixture, and a carbide including the metal component. The thickness of the fourth conductive layer 54 is in the range of 100 kPa to 10,000 kPa, and the preferred thickness includes the range of 200 kPa to 4,000 kPa.

상기 제5전도층(55)은 제4전도층(54)과 제1절연층(141)을 접착시키는 접착층이며, 그 물질은 Ti, Ni, Cr, Hf, Rh, W, Zr, V, Cu, Co, Fe, In, Sn, Zn 중 적어도 하나를 갖는 금속이거나 상기 금속 성분이 포함된 화합물, 혼합물 중 적어도 하나를 포함한다. 상기 제5전도층(55)의 두께는 1Å~1,000Å 범위이며, 바람직한 두께는 10~300Å 범위이다. The fifth conductive layer 55 is an adhesive layer for bonding the fourth conductive layer 54 and the first insulating layer 141, and the material is Ti, Ni, Cr, Hf, Rh, W, Zr, V, Cu. At least one of a metal having at least one of Co, Fe, In, Sn, and Zn or a compound including the metal component, and a mixture. The thickness of the fifth conductive layer 55 is in the range of 1 kPa to 1,000 kPa, and the preferred thickness is in the range of 10 to 300 kPa.

상기 제6전도층(56)은 제5전도층(55)과 제7전도층(57)을 접착시키는 층이며, 그 물질은 Ni, Cr, Ti, Hf, Rh, W, Zr, V, Cu, Co, Fe, In, Sn, Zn, Pd 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물 중 적어도 하나를 포함한다. 상기 제6전도층(56)의 두께는 1Å~2,000Å 범위이며, 바람직한 두께는 50Å~1,000Å 두께이다.The sixth conductive layer 56 is a layer bonding the fifth conductive layer 55 and the seventh conductive layer 57 to each other, and the material is Ni, Cr, Ti, Hf, Rh, W, Zr, V, Cu. Or a metal having at least one of Co, Fe, In, Sn, Zn, and Pd, or at least one of a compound and a mixture containing the metal component. The thickness of the sixth conductive layer 56 is in the range of 1 kPa to 2,000 kPa, and the preferred thickness is 50 kPa to 1,000 kPa.

상기 제7전도층(57)은 상기 제6전도층(56)과 상기 제8전도층(58)이 서로 확산되는 것을 방지하는 베리어층 또는 확산 방지층이다. 상기 제7전도층(57)의 물질은 Ni, Mo, Co, Ta, Ti, W, Pt, Pd, Hf 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물 중 적어도 하나를 포함한다. 상기 제7전도층(57)의 두께는 1,000Å~30,000Å 범위이며, 바람직한 두께는 1,000Å~3,000Å 범위이다. The seventh conductive layer 57 is a barrier layer or a diffusion barrier layer that prevents the sixth conductive layer 56 and the eighth conductive layer 58 from diffusing to each other. The material of the seventh conductive layer 57 is a metal having at least one of Ni, Mo, Co, Ta, Ti, W, Pt, Pd, and Hf, or at least one of a compound, a mixture, and a carbide containing the metal component. It includes. The thickness of the seventh conductive layer 57 is in the range of 1,000 kPa to 30,000 kPa, and the preferred thickness is in the range of 1,000 kPa to 3,000 kPa.

상기 제8전도층(58)은 상기 제7전도층(57)의 산화를 방지하는 산화 방지층이 될 수 있다. 상기 제8전도층(58)의 물질은 Ag, Au, Pd, Sn, In, Cu 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물 중 적어도 하나를 포함한다. 상기 제8전도층(58)의 두께는 1,000Å~30,000Å 범우이며, 바람직한 두께는 1,000Å~20,000Å 범위의 두께이다. 상기 제8전도층(58)은 상기 제1패드(161)가 형성되지 않는 경우, 본딩층으로 기능할 수 있다.
The eighth conductive layer 58 may be an antioxidant layer that prevents oxidation of the seventh conductive layer 57. The material of the eighth conductive layer 58 is a metal having at least one of Ag, Au, Pd, Sn, In, and Cu, or includes at least one of a compound, a mixture, and a carbide containing the metal component. The eighth conductive layer 58 has a thickness in the range of 1,000 kPa to 30,000 kPa, and the preferred thickness is in the range of 1,000 kPa to 20,000 kPa. When the first pad 161 is not formed, the eighth conductive layer 58 may function as a bonding layer.

상기 제2전극(171)은 도 8과 같이, 복수의 전도층을 포함하며, 상기 복수의 전도층은 5개 이상의 전도층 예컨대, 제1내지 제8전도층(71-78)을 포함한다. 상기 제1내지 제8전도층(71-78)은 도 7의 구성을 참조하기로 하며, 상세한 설명은 생략하기로 한다. 상기 제2전극(171)은 제1전극(151)과 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.As illustrated in FIG. 8, the second electrode 171 includes a plurality of conductive layers, and the plurality of conductive layers include five or more conductive layers, for example, first to eighth conductive layers 71-78. The first to eighth conductive layers 71-78 will be referred to the configuration of FIG. 7, and detailed description thereof will be omitted. The second electrode 171 may have the same stacked structure as the first electrode 151, but is not limited thereto.

상기 제2전극(171)은 상기 제1절연층(141)과 상기 제2패드(181) 사이에 배치될 수 있으며, 상기 제2패드(181)가 형성되지 않는 경우 제8전도층(78)이 제2패드(181)로 기능하게 된다.
The second electrode 171 may be disposed between the first insulating layer 141 and the second pad 181. When the second pad 181 is not formed, the eighth conductive layer 78 may be disposed. It functions as the second pad 181.

도 9는 도 1의 발광 소자의 제1패드 및 제2패드를 나타낸 도면이다.9 is a view illustrating a first pad and a second pad of the light emitting device of FIG. 1.

도 9를 참조하면, 제1패드(161)는 제1 내지 제5전도층을 포함하며, 예컨대 접착층(61), 제1확산 방지층(62), 접합층(63), 제2확산 방지층(64), 및 산호 방지층(65)을 포함한다.Referring to FIG. 9, the first pad 161 includes first to fifth conductive layers, for example, an adhesive layer 61, a first diffusion barrier layer 62, a bonding layer 63, and a second diffusion barrier layer 64. ), And a coral barrier layer 65.

상기 접착층(81)은 상기 제1전극(151)의 제8전도층(58)과 제1패드(161)를 접착시키는 층으로 역할을 한다. 상기 제1접착층(81)의 물질은 Ni, Cr, Ti, Hf, Rh, W, Zr, V, Cu, Co, Fe, In, Sn, Zn, Pd 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물, 질화물 중 적어도 하나를 포함한다. 상기 제1접착층(81)의 두께는 1Å~2,000Å 범위로 형성되며, 바람직한 두께는 50Å~1,000Å 범위일 수 있다.The adhesive layer 81 serves as a layer for bonding the eighth conductive layer 58 and the first pad 161 of the first electrode 151 to each other. The material of the first adhesive layer 81 is a metal having at least one of Ni, Cr, Ti, Hf, Rh, W, Zr, V, Cu, Co, Fe, In, Sn, Zn, Pd, or the metal component It contains at least one of the compound, mixture, oxide, nitride contained. The thickness of the first adhesive layer 81 is formed in the range of 1Å ~ 2,000Å, the preferred thickness may be in the range of 50Å ~ 1,000Å.

상기 제1확산 방지층(62)은 접착층(61)과 접합층(63)이 서로 확산하는 것을 방지하는 역할을 하며, 베리어층으로 정의할 수 있다. 상기 제1확산 방지층(62)의 물질은 Ni, Mo, Co, Ta, Ti, W, Pt, Hf 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 산화물 중 적어도 하나를 포함할 수 있다. 상기 제1확산 방지층(62)의 두께는 100Å~10,000Å 범위로 형성될 수 있으며, 바람직한 두께는 500Å~3,000Å 범위일 수 있다. The first diffusion barrier layer 62 serves to prevent the adhesive layer 61 and the bonding layer 63 from diffusing to each other, and may be defined as a barrier layer. The material of the first diffusion barrier layer 62 is a metal having at least one of Ni, Mo, Co, Ta, Ti, W, Pt, and Hf, or includes at least one of a compound, a mixture, and an oxide containing the metal component. can do. The thickness of the first diffusion barrier layer 62 may be formed in the range of 100 kPa to 10,000 kPa, and the preferred thickness may be in the range of 500 kPa to 3,000 kPa.

상기 접합층(63)은 배선층으로서, 솔더링시 UBM(Under Bump Metal)역할을 한다. 상기 접합층(63)의 물질은 Cu, W, Mo, Ta, Zr, C 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물 중 적어도 하나를 포함한다. 상기 접합층(63)의 두께는 2,000~50,000Å 가능하며, 바람직한 두께는 8,000~20,000Å 두께이다.The bonding layer 63 serves as an under bump metal (UBM) when soldering as a wiring layer. The material of the bonding layer 63 is a metal having at least one of Cu, W, Mo, Ta, Zr, and C, or includes at least one of a compound, a mixture, and a carbide containing the metal component. The bonding layer 63 may have a thickness of 2,000 to 50,000 kPa, and the preferred thickness is 8,000 to 20,000 kPa.

상기 제2확산 방지층(64)은 상기 접합층(63)의 확산을 방지하여 전기적 저항이 증가되는 것을 방지하며, 그 물질은 Ti, Ni, W, Mo, Ta, Zr 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물 중 적어도 하나를 포함한다. 상기 제2확산 방지층(64)의 두께는 100Å~10,000Å 범위가 가능하며, 바람직한 두께는 200Å~4,000Å 범위일 수 있다.The second diffusion barrier layer 64 prevents diffusion of the bonding layer 63 to prevent an increase in electrical resistance, and the material is a metal having at least one of Ti, Ni, W, Mo, Ta, and Zr. , At least one of a compound, a mixture, and a carbide containing the metal component. The thickness of the second diffusion barrier layer 64 may range from 100 kPa to 10,000 kPa, and the preferred thickness may range from 200 kPa to 4,000 kPa.

상기 산화 방지층(65)은 상기 제2확산 방지층(64)의 산화를 방지하며, 솔더링시 젖음성(Wettability)을 확보하며, 볼(ball) 본딩의 경우 범프 볼과의 접합된다. 상기 산화 방지층(65)의 물질은 Ag, Au, Pd, Sn, In, Cu 중 적어도 하나를 갖는 금속이거나, 상기 금속 성분이 포함된 화합물, 혼합물, 탄화물 중 적어도 하나를 포함한다. 상기 산화 방지층(65)의 두께는 1,000Å~30,000Å 범위이며, 바람직한 두께는 1,000Å~20,000Å 범위일 수 있다.The anti-oxidation layer 65 prevents oxidation of the second diffusion prevention layer 64, secures wettability during soldering, and is bonded to the bump ball in the case of ball bonding. The material of the anti-oxidation layer 65 is a metal having at least one of Ag, Au, Pd, Sn, In, Cu, or at least one of a compound, a mixture, and a carbide containing the metal component. The antioxidant layer 65 may have a thickness in the range of 1,000 kPa to 30,000 kPa, and a preferred thickness may range from 1,000 kPa to 20,000 kPa.

상기 제2패드(181)는 상기 제1패드(161)와 층수와 동일한 구성을 갖는 층수를 동일하며, 제2패드(181)의 각 층들(81-85)은 제1패드(161)의 각 층(61-65)들과 각각 대응될 수 있으며, 상세한 설명은 생략하기로 한다.
The second pad 181 has the same number of layers as the first pad 161, and the layers 81-85 of the second pad 181 are each of the first pad 161. Corresponding to the layers 61-65, respectively, detailed description thereof will be omitted.

도 10은 도 1의 발광 소자의 제2절연층(191)을 나타낸 도면이다.FIG. 10 is a view illustrating a second insulating layer 191 of the light emitting device of FIG. 1.

도 10을 참조하면, 제2절연층(191)은 스트레스 완화층(91), 산화 방지층(92), 반사층(93) 및 저 굴절층(94)을 포함한다. Referring to FIG. 10, the second insulating layer 191 includes a stress relaxation layer 91, an antioxidant layer 92, a reflection layer 93, and a low refractive layer 94.

상기 스트레스 완화층(91)은 상기 제1전극(151) 및 제2전극(171) 아래에 배치되며, 상기 산화 방지층(92)에서 발생될 수 있는 스트레스를 완화하기 위한 버퍼층으로서, 형성하지 않을 수 있다. 상기 스트레스 완화층(91)은 상기 산화 방지층(92)의 물질과 다른 물질로 형성될 수 있다. 상기 스트레스 완화층(91)의 물질은 Si, Ti, Mg, Al, Zn, In, Sn, C 성분이 포함된 화합물 또는 혼합물이거나, 상기의 금속 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함하며, 그 두께는 100Å~20,000Å 범위를 포함하며, 바람직하게 2,000Å~10,000Å 범위를 갖는다. The stress relief layer 91 is disposed below the first electrode 151 and the second electrode 171, and may not be formed as a buffer layer for alleviating stress that may be generated in the antioxidant layer 92. have. The stress relaxation layer 91 may be formed of a material different from that of the antioxidant layer 92. The material of the stress mitigating layer 91 is a compound or mixture containing Si, Ti, Mg, Al, Zn, In, Sn, C components, or at least one of oxides, fluorides, sulfides, and nitrides containing the above metal components. One having a thickness of 100 kPa to 20,000 kPa, preferably 2,000 kPa to 10,000 kPa.

상기 산화 방지층(92)은 반사층(93)과 스트레스 완화층(91) 사이에 배치되며, 상기 반사층(93)의 금속의 산화를 방지하고, 전기적으로 절연시켜 준다. 상기 산화 방지층(92)의 물질은 Si, Ti, Mg, Al, Zn, In, Sn, C 중 적어도 하나의 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함하며, 그 두께는 100Å~20,000Å 범위이며, 바람직한 두께는 2,000Å~10,000Å 범위이다. The anti-oxidation layer 92 is disposed between the reflective layer 93 and the stress relaxation layer 91 to prevent oxidation of the metal of the reflective layer 93 and to electrically insulate it. The material of the anti-oxidation layer 92 includes at least one of oxides, fluorides, sulfides, and nitrides containing at least one of Si, Ti, Mg, Al, Zn, In, Sn, and C, and has a thickness of 100 kV. It is in the range of -20,000 kPa, and the preferred thickness is in the range of 2,000 kPa-10,000 kPa.

상기 반사층(93)은 저 굴절층(94)과 산화 방지층(92) 사이에 배치되며 반사하는 층으로 기능하며, 그 물질은 Ag, Al, Pt, Ru, Rh, Pd 중 적어도 하나의 성분을 갖는 금속이거나, 상기 금속 성분을 갖는 산화물, 화합물, 혼합물, 산화물 중 적어도 하나를 포함한다. 예컨대, 상기 반사층(93)은 반사 금속층으로 형성된다. 상기 반사층(93)의 두께는 1,000Å~10,000Å 범위를 포함하며, 그 두께는 1,000Å~5,000Å 범위를 포함한다. 상기 반사층(93)은 저 굴절층(94)을 통해 입사된 광을 반사하게 되므로, 발광 소자의 하부로 입사된 광을 효과적으로 반사시켜 줄 수 있다.The reflective layer 93 is disposed between the low refractive layer 94 and the anti-oxidation layer 92 and functions as a reflective layer, and the material has at least one of Ag, Al, Pt, Ru, Rh, and Pd. Metal or at least one of an oxide, a compound, a mixture, and an oxide having the metal component. For example, the reflective layer 93 is formed of a reflective metal layer. The thickness of the reflective layer 93 includes a range of 1,000 kPa to 10,000 kPa, and the thickness of the reflective layer 93 includes a range of 1,000 kPa to 5,000 kPa. Since the reflective layer 93 reflects the light incident through the low refractive layer 94, the reflective layer 93 may effectively reflect the light incident to the lower portion of the light emitting device.

상기 저 굴절층(94)은 상기 반사층(93) 아래에 배치되며 굴절률이 낮은 유전체 박막을 포함한다. 상기 유전체 박막은 굴절률이 2이하인 절연물질을 포함한다. 상기 저 굴절층(94)은 절연 재질로서, 그 물질은 Si, Ti, Mg, Al, Zn, In, Sn, C 성분이 포함된 산화물, 불화물, 황화물, 질화물 중 적어도 하나를 포함한다. 상기 저 굴절층(94)은 10Å~1,000Å 범위이며, 바람직하게 10Å~500Å 범위를 포함한다. The low refractive layer 94 includes a dielectric thin film disposed below the reflective layer 93 and having a low refractive index. The dielectric thin film includes an insulating material having a refractive index of 2 or less. The low refractive layer 94 is an insulating material, and the material includes at least one of oxides, fluorides, sulfides, and nitrides containing Si, Ti, Mg, Al, Zn, In, Sn, and C components. The low refractive layer 94 is in the range of 10 kV to 1,000 kV, and preferably includes 10 kV to 500 kV.

다른 예로서, 상기 제2절연층(191)은 서로 다른 굴절률을 갖는 두 층이 교대로 배치되는 도 5와 같은 DBR 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
As another example, the second insulating layer 191 may be formed of a DBR structure as shown in FIG. 5 in which two layers having different refractive indices are alternately arranged, but is not limited thereto.

도 11은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 12는 도 11의 발광 소자의 A-A측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.FIG. 11 is a side sectional view showing a light emitting device according to the second embodiment, and FIG. 12 is a sectional view along the A-A side of the light emitting device of FIG. In the description of the second embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 11 및 도 12를 참조하면, 발광 소자(101)는 복수의 반도체층(120) 내에 복수의 제1홀(127)이 형성되며, 상기 복수의 제1홀(127)에는 제1절연층(141)의 연장부(143)이 배치된다. 상기 복수의 제1홀(127)을 통해 상기 제1반도체층(121)의 서로 다른 영역을 오픈시켜 준다. 이에 따라 상기 제1절연층(141)의 연장부(143) 내에는 제1전극(151)의 연결부(153)가 각각 채워짐으로써, 상기 제1전극(151)의 연결부(153)는 제1반도체층(121)과 서로 다른 영역에서 전기적으로 연결된다.11 and 12, in the light emitting device 101, a plurality of first holes 127 are formed in the plurality of semiconductor layers 120, and a first insulating layer is formed in the plurality of first holes 127. An extension 143 of 141 is disposed. Different regions of the first semiconductor layer 121 are opened through the plurality of first holes 127. Accordingly, the connecting portion 153 of the first electrode 151 is filled in the extension portion 143 of the first insulating layer 141, so that the connecting portion 153 of the first electrode 151 is the first semiconductor. The layer 121 is electrically connected in different regions.

상기 제1전극(151)은 복수의 연결부(153)을 연결하기 위한 확장 패턴(152)을 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 151 may include an expansion pattern 152 for connecting the plurality of connection portions 153, but is not limited thereto.

도 12와 같이, 제1반도체층(121) 내에는 제1전극(151)의 접촉부(155)가 격자 구조로 배열되며, 상기 제1전극(151)의 접촉부(155)와 상기 제1반도체층(121) 사이에는 상기 제1절연층(141)의 연장부(143)가 각각 배치된다. 이러한 제1반도체층(121) 내에 복수의 제1전극(151)의 접촉부(155)가 상기 제1반도체층(121)과 접촉됨으로써, 전류를 효과적으로 확산시켜 공급할 수 있다. 이에 따라 활성층(123)의 전 영역으로 균일한 전류가 공급됨으로써, 광 추출 효율은 개선될 수 있다. 상기의 기판(111)은 제거되거나, 상기 제1반도체층(121) 상에 다른 수지층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
As shown in FIG. 12, the contact portions 155 of the first electrode 151 are arranged in a lattice structure in the first semiconductor layer 121, and the contact portions 155 of the first electrode 151 and the first semiconductor layer are arranged in a lattice structure. An extension part 143 of the first insulating layer 141 is disposed between the 121 parts. The contact portions 155 of the plurality of first electrodes 151 are in contact with the first semiconductor layer 121 in the first semiconductor layer 121, so that current can be efficiently diffused and supplied. As a result, a uniform current is supplied to the entire region of the active layer 123, whereby light extraction efficiency can be improved. The substrate 111 may be removed or another resin layer may be further disposed on the first semiconductor layer 121, but is not limited thereto.

도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제3실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.13 is a side sectional view showing a light emitting device according to the third embodiment. In describing the third embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 13을 참조하면, 발광 소자는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함하며, 상기 기판(111) 상에 수지층(201)을 포함한다.Referring to FIG. 13, the light emitting device includes a substrate 111, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, a first electrode 151, a second electrode 171, The second insulating layer 191, the first pad 161, and the second pad 181 are included, and the resin layer 201 is included on the substrate 111.

상기 수지층(201)은 실리콘 또는 에폭시와 같은 투광성 재질을 포함하며, 상기 기판(111)의 굴절률보다 낮거나 높은 굴절률로 형성될 수 있다. 상기 기판(111)의 굴절률은 1.7~1.8로서, 상기 수지층(201)의 굴절률은 1.3~1.7 범위일 수 있다.The resin layer 201 may include a light transmissive material such as silicon or epoxy, and may be formed to have a refractive index lower or higher than that of the substrate 111. The refractive index of the substrate 111 may be 1.7 to 1.8, and the refractive index of the resin layer 201 may be in the range of 1.3 to 1.7.

상기 수지층(201) 내에는 형광체 및 확산제 중 적어도 하나를 포함할 수 있으며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(123)으로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 상기 수지층(201)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 10~100㎛의 두께로 형성될 수 있다. 상기 확산제는 상기 수지층의 굴절률보다 높은 물질 예컨대, Al2O3, TiO2, SiO2, Si3N4 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The resin layer 201 may include at least one of a phosphor and a diffusion agent, and the phosphor may be selectively formed among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of the light emitted from the active layer 123 to emit light at a different wavelength. The resin layer 201 may be formed to have a thickness of 1 to 100,000 μm, and as another example, may have a thickness of 10 to 100 μm. The diffusing agent may include at least one of a material higher than the refractive index of the resin layer, such as Al 2 O 3 , TiO 2 , SiO 2 , and Si 3 N 4 , but is not limited thereto.

상기 수지층(201)의 하면 너비는 상기 기판(111)의 상면 너비와 동일한 너비 또는 더 넓은 너비로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The bottom width of the resin layer 201 may be formed to be the same width or wider than the top width of the substrate 111, but is not limited thereto.

다른 예로서, 상기 기판(111)은 제거될 수 있으며, 그 제거 방법은 물리적인 방법 또는/및 화학적인 방법을 이용할 수 있다. 상기 물리적인 방법은 레이저를 이용하여 LLO(Laser lift off)하는 방법이거나, 습식 에칭을 이용하여 제거할 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(111)이 제거되면, 상기 제1반도체층(121)의 상면에 상기 수지층이 형성될 수 있다. 또한 상기 제1반도체층(121)의 상면 및 상기 수지층의 상면 중 적어도 하나에는 광 추출 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
As another example, the substrate 111 may be removed, and the removal method may use a physical method and / or a chemical method. The physical method may be laser lift off (LLO) using a laser, or may be removed using wet etching, but is not limited thereto. When the substrate 111 is removed, the resin layer may be formed on an upper surface of the first semiconductor layer 121. In addition, a light extraction structure may be formed on at least one of an upper surface of the first semiconductor layer 121 and an upper surface of the resin layer, but is not limited thereto.

도 14는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제4실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.14 is a side sectional view showing a light emitting device according to the fourth embodiment. In describing the fourth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 14를 참조하면, 발광 소자는 제1광 추출 구조(113)을 갖는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제1패드(161), 제2패드(181), 제2절연층(191) 및 수지층(201)을 포함한다. Referring to FIG. 14, a light emitting device includes a substrate 111 having a first light extracting structure 113, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, and a first electrode ( 151, a second electrode 171, a first pad 161, a second pad 181, a second insulating layer 191, and a resin layer 201.

상기 기판(111) 상에는 제1광 추출 구조(113)가 형성되며, 상기 제1광 추출 구조(113)는 복수개의 돌기가 상 방향으로 돌출되고 매트릭스 형태로 배열된다. 상기 제1광 추출 구조(113)는 반구형 또는 볼록 렌즈 형상으로 형성됨으로써, 입사되는 광의 추출 효율을 증가시켜 줄 수 있다. 다른 예로서, 상기 제1광 추출 구조(113)는 복수의 돌기가 상기 복수의 반도체층(120) 방향으로 배치될 수 있으며, 이러한 구조는 입사되는 광을 수평 방향으로 반사시켜 줄 수 있다. A first light extracting structure 113 is formed on the substrate 111, and the first light extracting structure 113 has a plurality of protrusions protruding upward and arranged in a matrix form. The first light extracting structure 113 is formed in a hemispherical or convex lens shape, thereby increasing the extraction efficiency of incident light. As another example, the first light extracting structure 113 may have a plurality of protrusions disposed in the direction of the plurality of semiconductor layers 120, and the structure may reflect incident light in a horizontal direction.

상기 기판(111) 상에는 수지층(201)이 형성되며, 상기 수지층(201)은 투광성의 수지 재질을 포함하며, 내부에 형광체 및 확산제 중 적어도 하나를 포함할 수 있다.
The resin layer 201 is formed on the substrate 111, and the resin layer 201 may include a translucent resin material, and may include at least one of a phosphor and a diffusion agent therein.

도 15는 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제5실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.15 is a side sectional view showing a light emitting device according to the fifth embodiment. In describing the fifth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 15를 참조하면, 발광 소자는 제1광 추출 구조(113)을 갖는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다.Referring to FIG. 15, the light emitting device includes a substrate 111 having a first light extracting structure 113, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, and a first electrode ( 151, a second electrode 171, a second insulating layer 191, a first pad 161, and a second pad 181.

상기 제2절연층(191)는 상기 제1전극(151), 제2전극(171), 반사 전극층(131), 복수의 반도체층(120)의 측면까지 연장된 연장부(195)를 포함하며, 상기 연장부(195)는 상기 복수의 반도체층(120)의 측면을 커버함으로써, 복수의 반도체층(120)의 측면으로의 습기 침투를 억제할 수 있다. 또한 상기 제2절연층(191)의 연장부(195)는 상기 제1전극(151) 및 제2전극(171)의 측면을 커버함으로써, 전기적인 보호를 하는 한편, 상기 복수의 반도체층(120)과의 접촉을 차단할 수 있다. 상기 제2절연층(191)은 투광성 절연 재질로 형성되어, 광 추출 효율이 저감되는 것을 방지할 수 있다.The second insulating layer 191 includes the first electrode 151, the second electrode 171, the reflective electrode layer 131, and an extension 195 extending to side surfaces of the semiconductor layers 120. The extension 195 may cover side surfaces of the plurality of semiconductor layers 120 to suppress moisture penetration into the side surfaces of the plurality of semiconductor layers 120. In addition, the extension 195 of the second insulating layer 191 covers side surfaces of the first electrode 151 and the second electrode 171 to provide electrical protection, and the plurality of semiconductor layers 120 ) Can be blocked. The second insulating layer 191 may be formed of a light transmissive insulating material, thereby preventing the light extraction efficiency from being reduced.

또한 상기 수지층(203)의 일부는 상기 기판(111)의 상면으로부터 측면까지 연장될 수 있으며, 상기 제2절연층(191)의 연장부(195)와 접촉될 수 있다. 이에 따라 발광 소자의 외측 표면에는 절연 물질이 커버하게 된다. A portion of the resin layer 203 may extend from an upper surface of the substrate 111 to a side surface thereof and may be in contact with the extension 195 of the second insulating layer 191. Accordingly, an insulating material covers the outer surface of the light emitting device.

상기 수지층(203) 내에는 형광체 및 확산제 중 적어도 하나를 포함할 수 있으며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(123)으로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 상기 수지층(201)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 10~100㎛의 두께로 형성될 수 있다. 상기 확산제는 상기 수지층의 굴절률보다 높은 물질 예컨대, Al2O3, TiO2, SiO2, Si3N4 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
The resin layer 203 may include at least one of a phosphor and a diffusion agent, and the phosphor may be selectively formed among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of the light emitted from the active layer 123 to emit light at a different wavelength. The resin layer 201 may be formed to have a thickness of 1 to 100,000 μm, and as another example, may have a thickness of 10 to 100 μm. The diffusing agent is a material higher than the refractive index of the resin layer, such as Al 2 O 3 , TiO 2 , SiO 2 , Si 3 N 4 It may include at least one of, but is not limited thereto.

도 16은 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제6실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.16 is a side sectional view showing a light emitting device according to the sixth embodiment. In describing the sixth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 16을 참조하면, 발광 소자는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다. Referring to FIG. 16, the light emitting device includes a substrate 111, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, a first electrode 151, a second electrode 171, The second insulating layer 191, the first pad 161, and the second pad 181 are included.

상기 기판(111) 위에 수지층(201)이 배치될 수 있으며, 상기 수지층(201)은 광 출사면이 될 수 있다. 상기 수지층(201)은 형광체를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The resin layer 201 may be disposed on the substrate 111, and the resin layer 201 may be a light exit surface. The resin layer 201 may include a phosphor, but is not limited thereto.

상기 기판(111) 아래에는 복수의 반도체층(120) 및 반사 전극층(131)이 배치되며, 상기 반사 전극층(131)은 상기 기판(111)의 너비(D1)보다 넓은 너비(D2)로 형성될 수 있다.A plurality of semiconductor layers 120 and reflective electrode layers 131 are disposed below the substrate 111, and the reflective electrode layers 131 may be formed to have a width D2 wider than the width D1 of the substrate 111. Can be.

상기 반사 전극층(131)의 외측부는 상기 복수의 반도체층(120)의 측면보다 더 외측으로 돌출되어, 상기 복수의 반도체층(120)의 측면으로 노출된 광을 효과적으로 반사시켜 줄 수 있다.The outer portion of the reflective electrode layer 131 may protrude outwardly from the side surfaces of the plurality of semiconductor layers 120 to effectively reflect the light exposed to the side surfaces of the plurality of semiconductor layers 120.

또한 상기 반사 전극층(131)의 외측부의 상면(133)은 러프한 면 즉, 요철 면 또는 경사진 면으로 형성될 수 있으며, 이러한 요철 면 또는 경사진 면은 광 추출 효율을 개선시켜 줄 수 있다.In addition, the upper surface 133 of the outer portion of the reflective electrode layer 131 may be formed as a rough surface, that is, uneven surface or inclined surface, the uneven surface or inclined surface may improve the light extraction efficiency.

상기 반사 전극층(131)의 외측부의 아래에는 제1절연층(141)이 연장되어 배치되며, 상기 제1절연층(141)의 아래에는 제1전극(151) 및 제2전극(171)의 외측부가 연장되어 배치된다. 상기 제1전극(151) 및 제2전극(171)의 면적은 상기 반사 전극층(131)의 외측부에 의해 커질 수 있어, 방열 표면적이 증가될 수 있다. The first insulating layer 141 extends under the outer side of the reflective electrode layer 131, and the outer side of the first electrode 151 and the second electrode 171 below the first insulating layer 141. Is extended. The area of the first electrode 151 and the second electrode 171 may be increased by the outer side of the reflective electrode layer 131, so that the heat dissipation surface area may be increased.

상기 제1전극(151)과 상기 제2전극(171)의 하부에는 제2절연층(191)이 형성될 수 있으며, 상기 제2절연층(191)은 상기 제1전극(151)과 제2전극(171)을 보호하게 된다.A second insulating layer 191 may be formed below the first electrode 151 and the second electrode 171, and the second insulating layer 191 may be formed of the first electrode 151 and the second electrode. The electrode 171 is protected.

여기서, 상기 반사 전극층(131)의 외측부 상에는 투광성의 수지층(미도시)이 형성될 수 있으며, 상기 투광성의 수지층은 상기 복수의 반도체층(120)까지 또는 기판(111)의 상면까지 연장될 수 있으며, 이에 대해 한정하지는 않는다.
Here, a transmissive resin layer (not shown) may be formed on an outer portion of the reflective electrode layer 131, and the translucent resin layer may extend to the plurality of semiconductor layers 120 or to an upper surface of the substrate 111. But it is not limited thereto.

도 17은 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제7실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.17 is a side sectional view showing a light emitting device according to a seventh embodiment. In describing the seventh embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 17을 참조하면, 발광 소자는 제1광 추출 구조(115)를 갖는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다. Referring to FIG. 17, the light emitting device includes a substrate 111 having a first light extracting structure 115, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, and a first electrode ( 151, a second electrode 171, a second insulating layer 191, a first pad 161, and a second pad 181.

상기 기판(111)의 두께(T1)는 폴리싱과 같은 연마 과정에 의해 30㎛~70㎛ 범위로 형성될 수 있다. 상기 기판(111)의 두께(T1)가 얇아짐로써, 발광 소자의 두께가 줄어들 수 있다.The thickness T1 of the substrate 111 may be formed in a range of 30 μm to 70 μm by a polishing process such as polishing. As the thickness T1 of the substrate 111 becomes thinner, the thickness of the light emitting device may be reduced.

상기 기판(111)의 상면에는 제광 추출 구조(115)가 형성될 수 있으며, 상기 제1광 추출 구조(115)는 요철 패턴이거나 반구형 또는 렌즈 형상일 수 있으며, 이에 대해 한정하지는 않는다.
A light extraction structure 115 may be formed on an upper surface of the substrate 111. The first light extraction structure 115 may have an uneven pattern, a hemispherical shape, or a lens shape, but is not limited thereto.

도 18은 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제8실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.18 is a side sectional view showing a light emitting device according to an eighth embodiment. In describing the eighth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 18을 참조하면, 발광 소자는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다. Referring to FIG. 18, the light emitting device may include a substrate 111, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, a first electrode 151, a second electrode 171, The second insulating layer 191, the first pad 161, and the second pad 181 are included.

상기 기판(111)의 너비(D1)는 상기 반사 전극층(131) 또는 발광 소자의 하면 너비(D3)보다 좁게 형성될 수 있다. The width D1 of the substrate 111 may be smaller than the width D3 of the reflective electrode layer 131 or the bottom surface of the light emitting device.

상기 복수의 반도체층(120)의 측면(128)은 경사진 면으로 형성될 수 있으며, 상기 경사진 면은 상기 기판(111)의 하면의 연장 선에 대해 90도 미만 예컨대, 60도 내지 89도 범위의 각도(θ1)로 형성될 수 있다. 상기 제1반도체층(121)의 상면은 상기 제2반도체층(125)의 하면보다 좁은 너비로 형성될 수 있다. 즉, 복수의 반도체층(120)은 하 방향으로 갈수록 너비가 점차 넓어질 수 있다. 상기 복수의 반도체층(120)의 측면(128)이 경사진 면으로 형성됨으로써, 상기 경사진 면으로 입사되는 광의 임계각을 변화시켜 주게 되어, 광 추출 효율은 개선될 수 있다.Side surfaces 128 of the plurality of semiconductor layers 120 may be formed as inclined surfaces, and the inclined surfaces are less than 90 degrees, for example, 60 to 89 degrees with respect to the extension line of the bottom surface of the substrate 111. It can be formed at an angle θ1 of the range. An upper surface of the first semiconductor layer 121 may be formed to have a narrower width than a lower surface of the second semiconductor layer 125. That is, the plurality of semiconductor layers 120 may be gradually wider in the downward direction. Since the side surfaces 128 of the plurality of semiconductor layers 120 are formed as inclined surfaces, the critical angles of light incident on the inclined surfaces may be changed, so that light extraction efficiency may be improved.

다른 예로서, 상기 복수의 반도체층(120)의 측면(128)은 계단 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
As another example, the side surfaces 128 of the plurality of semiconductor layers 120 may be formed in a step shape, but embodiments are not limited thereto.

도 19는 제9실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제9실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.19 is a side sectional view showing a light emitting device according to the ninth embodiment. In the description of the ninth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 19를 참조하면, 발광 소자는 기판(111), 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다. Referring to FIG. 19, the light emitting device includes a substrate 111, a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, a first electrode 151, a second electrode 171, The second insulating layer 191, the first pad 161, and the second pad 181 are included.

상기 기판(111)의 너비(D4)는 상기 복수의 반도체층(120)의 하면 즉, 제2반도체층(125)의 하면 너비(D5)보다 넓게 형성될 수 있다. 또한 상기 기판(111)의 너비(D4)는 반사 전극층(131)의 너비(D5)보다 넓게 형성될 수 있다. 이러한 기판(111)의 너비(D4)를 상대적으로 복수의 반도체층(120)의 하면 너비(D5)보다 증가시켜 줌으로써, 광 출사 면의 면적이 증가될 수 있다.The width D4 of the substrate 111 may be formed to be wider than the width D5 of the bottom surface of the plurality of semiconductor layers 120, that is, the bottom surface of the second semiconductor layer 125. In addition, the width D4 of the substrate 111 may be wider than the width D5 of the reflective electrode layer 131. By increasing the width D4 of the substrate 111 relative to the width D5 of the lower surface of the plurality of semiconductor layers 120, the area of the light exit surface may be increased.

상기 복수의 반도체층(120)은 제1반도체층(121)의 상면 너비(D4)가 가장 넓고, 제2반도체층(125)의 하면 너비(D5)가 가장 좁게 형성될 수 있다. 이러한 복수의 반도체층(120)의 측면(129)은 경사진 면으로 형성되고, 상기 경사진 면의 경사진 각도(θ2)는 상기 기판(111)의 하면에 수평한 연장 선에 대해 90도 초과된 각도 예컨대, 91도 내지 120도 범위로 형성될 수 있다. The plurality of semiconductor layers 120 may have the largest width D4 of the first semiconductor layer 121 and the narrowest width D5 of the second semiconductor layer 125. The side surfaces 129 of the plurality of semiconductor layers 120 are formed as inclined surfaces, and the inclined angle θ2 of the inclined surfaces is greater than 90 degrees with respect to an extension line horizontal to the bottom surface of the substrate 111. Angle, for example, may be formed in the range of 91 to 120 degrees.

다른 예로서, 상기 복수의 반도체층(120)은 경사진 측면(129)에 스텝 구조가 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
As another example, the plurality of semiconductor layers 120 may further include a step structure on the inclined side surface 129, but is not limited thereto.

도 20은 제10실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제10실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분은 제1실시 예를 참조하기로 한다.20 is a side cross-sectional view illustrating a light emitting device according to a tenth embodiment. In describing the tenth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 20을를 참조하면, 발광 소자는 기판(111) 아래에 복수의 발광 셀(A1,A2), 상기 복수의 발광 셀(A1,A2) 사이에 보호층(70)을 포함한다. Referring to FIG. 20, the light emitting device includes a plurality of light emitting cells A1 and A2 and a protective layer 70 between the plurality of light emitting cells A1 and A2 under the substrate 111.

상기 기판(111) 아래에는 복수의 발광 셀(A1,A2)이 배열되며, 상기 복수의 발광 셀(A1,A2)은 서로 이격되며, 2개 이상일 수 있으며, 예컨대 라인 형상이거나 매트릭스 형상으로 배열될 수 있다.A plurality of light emitting cells A1 and A2 are arranged below the substrate 111, and the plurality of light emitting cells A1 and A2 may be spaced apart from each other, and may be two or more, for example, line or matrix. Can be.

상기 보호층(70)은 복수의 발광 셀(A1,A2) 사이에 배치되고 상기 복수의 발광 셀들(A1,A2)을 서로 이격시켜 주고, 전기적으로 보호하게 된다. 상기 보호층(70)의 재질은 절열 재질을 포함하며, 이에 대해 한정하지는 않는다.The protective layer 70 is disposed between the plurality of light emitting cells A1 and A2, and spaces the plurality of light emitting cells A1 and A2 from each other and electrically protects the light emitting cells A1 and A2. The material of the protective layer 70 includes a heat cutting material, but is not limited thereto.

상기 보호층(70)은 상기 기판(111)과 상기 복수의 발광 셀(A1,A2)의 측면에 접촉됨으로써, 상기 복수의 발광 셀들(A1,A2)의 유동을 방지할 수 있다.The protective layer 70 may be in contact with the substrate 111 and side surfaces of the light emitting cells A1 and A2, thereby preventing the flow of the light emitting cells A1 and A2.

상기 각 발광 셀(A1,A2)은 복수의 반도체층(120), 반사 전극층(131), 제1절연층(141), 제1전극(151), 제2전극(171), 제2절연층(191), 제1패드(161) 및 제2패드(181)를 포함한다. 이러한 구성은 제1실시 예를 참조하기로 한다.Each of the light emitting cells A1 and A2 includes a plurality of semiconductor layers 120, a reflective electrode layer 131, a first insulating layer 141, a first electrode 151, a second electrode 171, and a second insulating layer. 191, a first pad 161, and a second pad 181. This configuration will be described with reference to the first embodiment.

상기 각 발광 셀에는 제1 및 제2패드(161,181)가 각각 배치됨으로써, 모듈 기판 상에 탑재될 수 있다. 따라서 상기 각 발광 셀(A1,A2)은 모듈 기판의 회로 패턴에 따라 AC 전원에 의해 구동되는 발광 장치로 구현될 수 있으며, 이에 대해 한정하지는 않는다.
First and second pads 161 and 181 are disposed in the light emitting cells, respectively, so that the light emitting cells may be mounted on the module substrate. Accordingly, each of the light emitting cells A1 and A2 may be implemented as a light emitting device driven by an AC power source according to a circuit pattern of a module substrate, but is not limited thereto.

도 21은 실시 예에 따른 발광 소자를 갖는 발광 모듈의 측 단면도이다.21 is a side cross-sectional view of a light emitting module having a light emitting device according to the embodiment.

도 21을 참조하면, 모듈 기판(211) 상에 발광 소자(100)가 탑재되고, 상기 발광 소자(100)의 둘레에 광학 렌즈(221)가 결합된다. Referring to FIG. 21, a light emitting device 100 is mounted on a module substrate 211, and an optical lens 221 is coupled to the circumference of the light emitting device 100.

상기 모듈 기판(211)은 제1배선층(213) 및 제2배선층(215)을 갖는 회로 패턴을 포함한다. 상기 제1배선층(213)은 상기 발광 소자(100)의 제1패드(161)와 전도성 접착부재(223)로 접착되며, 상기 제2배선층(215)은 발광 소자(100)의 제2패드(181)와 전도성 접착 부재(225)로 접착된다. 상기 전도성 접착 부재(223,225)는 솔더와 같은 재질이거나, 범프 볼과 같은 재질을 포함한다.The module substrate 211 includes a circuit pattern having a first wiring layer 213 and a second wiring layer 215. The first wiring layer 213 is bonded to the first pad 161 of the light emitting device 100 by the conductive adhesive member 223, and the second wiring layer 215 is attached to the second pad of the light emitting device 100. 181 and the conductive adhesive member 225. The conductive adhesive members 223 and 225 may be formed of a material such as solder or a material such as bump balls.

상기 모듈 기판(211)은 회로패턴을 포함하는 수지 계열의 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(211)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB), 또는 세라믹 기판을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The module substrate 211 may be a resin-based printed circuit board (PCB) including a circuit pattern. However, the module substrate 211 may include a metal core PCB (MCPCB, Metal Core PCB), flexible PCB (FPCB, Flexible PCB), or a ceramic substrate, but is not limited thereto.

상기 발광 소자(100)의 둘레에는 광학 렌즈(221)가 배치될 수 있으며, 상기 광학 렌즈(221)는 상기 발광 소자(100)의 상면 또는 상면 및 측면에 배치되어, 입사되는 광의 지향각 분포를 조절할 수 있다. An optical lens 221 may be disposed around the light emitting device 100, and the optical lens 221 may be disposed on an upper surface or an upper surface and a side surface of the light emitting device 100, thereby defining a distribution of the direction angle of incident light. I can regulate it.

또한 상기 발광 소자의 제2절연층(191)이 반사재질인 경우, 상기 모듈 기판(211)의 상면으로부터 반사된 광을 반사시켜 줄 수 있어, 광 추출 효율은 개선될 수 있다.In addition, when the second insulating layer 191 of the light emitting device is a reflective material, it is possible to reflect the light reflected from the upper surface of the module substrate 211, the light extraction efficiency can be improved.

상기 발광 소자(100)는 제1패드(161) 및 제2패드(181)의 하면이 동일 평면 상에 배치됨으로써, 모듈 기판(211) 상에 탑재가 용이하다. 또한 제1패드 및 제2패드(161,181)의 면적이 발광 소자(100)의 전체 하면 면적의 50% 이상 예컨대, 70%~90% 범위로 형성됨으로써, 발광 소자(100) 내에서 발생되는 효과적으로 방열할 수 있다.The lower surface of the first pad 161 and the second pad 181 is disposed on the same plane, so that the light emitting device 100 can be easily mounted on the module substrate 211. In addition, since the areas of the first pad and the second pad 161 and 181 are formed in a range of 50% or more, for example, 70% to 90% of the entire lower surface area of the light emitting device 100, the heat dissipation generated in the light emitting device 100 is effectively performed. can do.

상기 발광 소자(100)는 상기 모듈 기판(211) 상에 탑재됨으로써, 방열 효율이 개선될 수 있는 모듈로 제공될 수 있으며, 조명 장치, 표시 장치, 지시 장치와 같은 조명 시스템에 결합될 수 있다.
Since the light emitting device 100 is mounted on the module substrate 211, the light emitting device 100 may be provided as a module that may improve heat dissipation efficiency and may be coupled to a lighting system such as a lighting device, a display device, and an indicator device.

도 22는 실시 예에 따른 복수의 발광 소자의 배열을 나타낸 발광 모듈을 나타낸 도면이다.22 is a view illustrating a light emitting module illustrating an arrangement of a plurality of light emitting devices according to an embodiment.

도 22를 참조하면, 발광 모듈은 모듈 기판(211) 상에 복수의 발광 소자(100)가 소정 간격을 갖고 배열될 수 있다. 상기 발광 소자(100)는 실시 예에 따른 발광 소자를 포함하며, 상기 모듈 기판(211)은 수지 계열의 기판, 금속층을 갖는 금속 기판, 플렉시블 기판 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 복수의 발광 소자(100)는 동일한 피크 파장 또는 서로 다른 피크 파장을 발광 할 수 있으며, 이에 대해 한정하지는 않는다.
Referring to FIG. 22, in the light emitting module, a plurality of light emitting devices 100 may be arranged at a predetermined interval on the module substrate 211. The light emitting device 100 includes a light emitting device according to an embodiment, and the module substrate 211 may include at least one of a resin-based substrate, a metal substrate having a metal layer, and a flexible substrate, but is not limited thereto. Do not. In addition, the plurality of light emitting devices 100 may emit the same peak wavelength or different peak wavelengths, but is not limited thereto.

도 23은 실시 예에 따른 발광 소자를 갖는 발광 모듈의 측 단면도이다. 23 is a side cross-sectional view of a light emitting module having a light emitting device according to the embodiment.

도 23을 참조하면, 발광 소자 패키지는 발광 소자(100), 몸체(231), 상기 몸체(231)에 배치된 제1리드 프레임(241) 및 제2리드 프레임(243), 및 몰딩 부재(251)를 포함한다.Referring to FIG. 23, the light emitting device package may include a light emitting device 100, a body 231, a first lead frame 241 and a second lead frame 243, and a molding member 251 disposed on the body 231. ).

상기 몸체(231)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열, 에폭시 계열, 실리콘 계열 중에서 적어도 하나를 포함하거나, 세라믹 재질을 포함할 수 있다. 상기 몸체(231)는 오목부(232)를 포함하며, 상기 오목부(232)의 발광 소자(100)의 두께보다 깊은 깊이로 형성될 수 있다. The body 231 may include at least one of a highly reflective resin (eg, PPA), a polymer, a plastic, an epoxy, a silicon, or may include a ceramic material. The body 231 may include a concave portion 232, and may be formed to have a depth deeper than the thickness of the light emitting device 100 of the concave portion 232.

상기 오목부(232)의 바닥에는 제1 및 제2리드 프레임(241,243)이 배치되며, 상기 제1 및 제2리드 프레임(241,243)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 2물질의 합금을 포함할 수 있다. 상기 제1 및 제2리드 프레임(241,243)은 어느 한 층이 합금인 경우, 구리(Cu)와 적어도 한 종류의 금속 합금으로서, 예컨대 구리-아연 합금, 구리-철 합금, 구리- 크롬 합금, 구리-은-철과 같은 합금을 포함한다.First and second lead frames 241 and 243 are disposed at the bottom of the concave portion 232, and the first and second lead frames 241 and 243 are made of metal, for example, titanium (Ti) and copper (Cu). ), At least one of nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), or an alloy of two materials It may include. The first and second lead frames 241 and 243 are copper (Cu) and at least one kind of metal alloy when either layer is an alloy, for example, copper-zinc alloy, copper-iron alloy, copper-chromium alloy, copper -Alloys such as silver-iron.

상기 제1 및 제2리드 프레임(241,243) 사이에는 간극부(235)가 배치되며, 상기 간극부(235)는 상기 몸체(231)와 동일한 재질로 형성될 수 있다. 상기 간극부(235)는 절연 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A gap portion 235 is disposed between the first and second lead frames 241 and 243, and the gap portion 235 may be formed of the same material as the body 231. The gap portion 235 may be formed of an insulating material, but is not limited thereto.

상기 제1 및 제2리드 프레임(241,243) 상에는 상기 발광 소자(100)가 대응된다. 상기 발광 소자(100)의 제1패드(161) 및 제2패드는 제1 및 제2리드 프레임(241,243)과 전도성 접합 부재(245,247)로 접착된다. The light emitting device 100 corresponds to the first and second lead frames 241 and 243. The first pad 161 and the second pad of the light emitting device 100 are bonded to the first and second lead frames 241 and 243 and the conductive bonding members 245 and 247.

상기 발광 소자(100)는 상기 제1리드 프레임(241) 및 제2리드 프레임(243) 위에 플립 방식으로 본딩됨으로써, 상기 발광 소자(100)로부터 발생된 열을 효과적으로 전도할 수 있다. 또한 상기 발광 소자(100)의 제2절연층(191)이 반사재질인 경우, 상기 리드 프레임(241,243)으로부터 반사된 광을 반사시켜 줄 수 있어, 광 추출 효율은 개선될 수 있다. 상기 발광 소자(100)는 자외선, 적색, 녹색, 청색, 백색 중 적어도 하나의 빛을 방출할 수 있으며, 예컨대 가시광선 대역 또는 자외선(Ultra Violet) 대역을 발광하는 다이오드로 구현될 수 있으나, 이에 대해 한정하지는 않는다.The light emitting device 100 is flip-bonded on the first lead frame 241 and the second lead frame 243, thereby effectively conducting heat generated from the light emitting device 100. In addition, when the second insulating layer 191 of the light emitting device 100 is a reflective material, the light reflected from the lead frames 241 and 243 may be reflected, so that light extraction efficiency may be improved. The light emitting device 100 may emit at least one of ultraviolet, red, green, blue, and white light, and may be implemented as a diode that emits a visible light band or an ultra violet band, for example. It is not limited.

상기 오목부(232) 내에는 몰딩 부재(251)가 형성되며, 상기 몰딩 부재(251)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다. 상기 형광체는 예를 들면, YAG 계열, 실리케이트(Silicate) 계열, 또는 TAG 계열의 형광 물질을 포함할 수 있다. 상기 발광 소자(100)의 상면에 형광체가 첨가된 수지층이 배치된 경우, 상기 몰딩 부재(251)는 형성하지 않거나, 상기 몰딩 부재(251) 내에 형광체를 첨가하지 않을 수 있다. A molding member 251 is formed in the recess 232, and the molding member 251 may be formed of a light transmissive resin material such as silicon or epoxy, and may include a phosphor. The fluorescent material may include, for example, a YAG-based, a silicate-based, or a TAG-based fluorescent material. When the resin layer to which the phosphor is added is disposed on the upper surface of the light emitting device 100, the molding member 251 may not be formed or the phosphor may not be added to the molding member 251.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몸체(231) 상에는 광학 렌즈(미도시)가 배치될 수 있으며, 상기 광학 렌즈는 상기 오목부(232)로부터 방출된 광의 배광 분포를 조절해 주게 된다.
The light emitting device package may be mounted as one or a plurality of light emitting devices of the above-described embodiments, but is not limited thereto. An optical lens (not shown) may be disposed on the body 231, and the optical lens adjusts a light distribution of light emitted from the recess 232.

도 24는 비교 예 및 실시 예의 실험 예들의 입력 전류에 따른 광 출력을 비교한 그래프이다.24 is a graph comparing light output according to input currents of Comparative Examples and Experimental Examples.

도 24를 참조하면, 비교 예는 도 1의 구조에서 반사 전극층이 없는 구조이며, 실험 예1은 도 1의 구조에서 양면 반사 특성을 갖는 반사 전극층을 갖고 제1절연층이 반사 특성이 없는 구조이다. 실험 예2는 도 1의 구조에서 양면 반사 특성이 아닌 단순한 반사 전극층을 갖고 제1절연층이 반사 특성이 있는 경우이다. 실험 예3은 도 1의 발광 소자와 같이 양면 반사 특성을 갖는 반사 전극층과 반사 특성이 있는 제1절연층을 갖는 경우이다. Referring to FIG. 24, a comparative example is a structure without a reflective electrode layer in the structure of FIG. 1, and Experimental Example 1 is a structure with a reflective electrode layer having double-sided reflective characteristics in the structure of FIG. 1 and the first insulating layer has no reflective characteristics. . Experimental Example 2 is a case in which the structure of FIG. 1 has a simple reflective electrode layer rather than double-sided reflective characteristics and the first insulating layer has reflective characteristics. Experimental Example 3 is a case of having a reflective electrode layer having double-sided reflective characteristics and a first insulating layer having reflective characteristics, as in the light emitting device of FIG.

도 24의 그래프와 같이, 입력 전류에 따른 출력 파워를 보면, 실험예2에서 가장 큰 출력 파워로 출력되며, 또한 실험예 1과 같이 양면 반사 특성을 갖는 반사 전극층을 적용한 경우 비교 예에 비해 최대 5% 정도의 광 추출 효율이 증가됨을 알 수 있고, 또한 실험예2와 같이 제1절연층에 반사 특성을 준 경우 비교 예에 비해 최대 30%까지 광 추출 효율이 증가됨을 알 수 있다. 또한 실험예3과 같이, 양면 반사 전극층과 반사 특성의 제1절연층을 적용한 경우, 비교 예에 비해 최대 35%까지 광 추출 효율이 증가됨을 알 수 있다. As shown in the graph of FIG. 24, when the output power according to the input current is viewed, the output power is output at the largest output value in Experimental Example 2, and when the reflective electrode layer having the double-sided reflection characteristic is applied as in Experimental Example 1, the maximum is 5 compared with the comparative example. It can be seen that the light extraction efficiency of about% is increased, and when the reflection characteristic is given to the first insulating layer as in Experiment 2, the light extraction efficiency is increased by up to 30% compared to the comparative example. In addition, as in Experiment 3, when the double-sided reflective electrode layer and the first insulating layer having reflective properties are applied, the light extraction efficiency is increased by up to 35% compared to the comparative example.

상기 비교 예, 실험 예1,2,3에 적용된 칩 사이즈는 1000㎛ⅹ1000㎛ 사이즈 또는 그 이상이며, 피크 파장은 청색 파장 예컨대, 450nm±2nm 범위이고, 상기 파장의 반치 폭은 18nm±1nm인 경우로서, 이에 대해 한정하지는 않는다.
When the chip size applied to Comparative Examples, Experimental Examples 1, 2, and 3 is 1000 µm to 1000 µm or more, the peak wavelength is in the blue wavelength range, for example, 450 nm ± 2 nm, and the half width of the wavelength is 18 nm ± 1 nm. However, the present invention is not limited thereto.

도 25는 실시 예에 따른 발광 소자의 제1패드 및 제2패드의 적용 여부에 따른 DST(Die shear test) 값을 비교한 도면이다.FIG. 25 is a diagram comparing DST values according to whether a first pad and a second pad of a light emitting device according to an embodiment are applied.

도 25를 참조하면, 발광 소자의 하부에 제1패드 및 제2패드를 배치함으로써, DST 값이 상기 제1 및 제2패드를 적용하지 않는 경우에 비해 114% 증가하며, DST 값의 변동폭도 감소함을 알 수 있다.
Referring to FIG. 25, by arranging the first pad and the second pad under the light emitting device, the DST value is increased by 114% compared with the case where the first and second pads are not applied, and the variation in the DST value is also reduced. It can be seen that.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100,101: 발광 소자 111: 기판
120: 복수의 반도체층 121: 제1반도체층
123: 활성층 125: 제2반도체층
131: 반사 전극층 141: 제1절연층
151: 제1전극 153: 연결부
161: 제1패드 171: 제2전극
181: 제2패드 191: 제2절연층
100,101 light emitting element 111 substrate
120: a plurality of semiconductor layers 121: first semiconductor layer
123: active layer 125: second semiconductor layer
131: reflective electrode layer 141: first insulating layer
151: first electrode 153: connecting portion
161: first pad 171: second electrode
181: second pad 191: second insulating layer

Claims (12)

투광성의 기판;
상기 투광성의 기판 아래에 배치되며, 제1도전형의 제1반도체층, 상기 제1반도체층 아래에 제2도전형의 제2반도체층, 상기 제1반도체층과 제2반도체층 사이에 활성층을 포함하는 복수의 반도체층;
상기 제2반도체층의 아래에 배치된 반사 전극층;
상기 반사 전극층부터 상기 제1반도체층의 일부까지 형성된 적어도 하나의 제1홀;
상기 반사 전극층의 아래에 배치되고, 상기 적어도 하나의 제1홀에 연장된 연장부를 갖는 제1절연층;
상기 제1절연층 아래에 배치되며, 상기 제1절연층의 연장부 내에 상기 제1반도체층과 연결된 연결부를 갖는 제1전극;
상기 제1절연층 아래에 배치되며 상기 반사 전극층과 연결된 제2전극; 및
상기 제1 및 제2전극 사이에 배치된 제2절연층을 포함하며,
상기 제1절연층 및 상기 제1절연층의 연장부는 상기 활성층으로부터 방출된 광을 반사하는 층을 포함하는 발광 소자.
A translucent substrate;
A first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type under the first semiconductor layer, and an active layer between the first semiconductor layer and the second semiconductor layer A plurality of semiconductor layers comprising;
A reflective electrode layer disposed under the second semiconductor layer;
At least one first hole formed from the reflective electrode layer to a part of the first semiconductor layer;
A first insulating layer disposed below the reflective electrode layer and having an extension part extending in the at least one first hole;
A first electrode disposed under the first insulating layer and having a connection portion connected to the first semiconductor layer in an extension of the first insulating layer;
A second electrode disposed under the first insulating layer and connected to the reflective electrode layer; And
A second insulating layer disposed between the first and second electrodes,
And the first insulating layer and the extension part of the first insulating layer include a layer reflecting light emitted from the active layer.
제1항에 있어서, 상기 제1홀은 복수로 배열되며, 상기 제1홀의 둘레는 경사진 면을 포함하는 발광 소자.The light emitting device of claim 1, wherein the first hole is arranged in plural, and the circumference of the first hole includes an inclined surface. 제2항에 있어서, 상기 제1전극 아래에 배치된 제1패드 및 상기 제2전극 아래에 배치된 제2패드를 포함하며,
상기 제1패드 및 제2패드의 하면 면적의 합은 상기 기판의 상면 면적의 70%~95% 범위로 배치되는 발광 소자.
The method of claim 2, further comprising a first pad disposed under the first electrode and a second pad disposed under the second electrode.
The sum of the lower surface areas of the first pad and the second pad is a light emitting device disposed in the range of 70% to 95% of the upper surface area of the substrate.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반사 전극층은,
상기 제2반도체층 아래에 배치된 제1반사층;
상기 제1반사층 아래에 배치된 베리어층; 및
상기 베리어층 아래에 배치된 제2반사층을 포함하는 발광 소자.
The reflective electrode layer according to any one of claims 1 to 3, wherein
A first reflection layer disposed below the second semiconductor layer;
A barrier layer disposed under the first reflection layer; And
A light emitting device comprising a second reflection layer disposed below the barrier layer.
제4항에 있어서, 상기 베리어층은 상기 제1반사층 아래에 배치된 제1베리어층 및 상기 제2반사층 위에 배치된 제2베리어층을 포함하며,
상기 반사 전극층은,
상기 제1반사층과 상기 제2반도체층 사이에 배치된 오믹 접촉층;
상기 제1베리어층과 상기 제2베리어층 사이에 배치된 제1보호층;
상기 제1보호층과 상기 제2베리어층 사이에 배치된 제1접착층; 및
상기 제2반사층 아래에 배치된 제2보호층을 더 포함하는 발광 소자.
The barrier material of claim 4, wherein the barrier layer comprises a first barrier layer disposed below the first reflection layer and a second barrier layer disposed on the second reflection layer.
The reflective electrode layer,
An ohmic contact layer disposed between the first reflection layer and the second semiconductor layer;
A first protective layer disposed between the first barrier layer and the second barrier layer;
A first adhesive layer disposed between the first protective layer and the second barrier layer; And
The light emitting device further comprises a second protective layer disposed under the second reflection layer.
제4항에 있어서, 상기 제1절연층은 제1굴절률을 갖는 저 굴절층과 상기 저 굴절층 아래에 제1굴절률보다 높은 제2굴절률을 갖는 고 굴절층의 주기를 갖고, 2~8주기로 배치되는 발광 소자. The method of claim 4, wherein the first insulating layer has a low refractive index layer having a first refractive index and a high refractive index layer having a second refractive index higher than the first refractive index under the low refractive index, and is disposed at 2 to 8 cycles. Light emitting device. 제4항에 있어서, 상기 제1절연층은,
상기 제2반도체층 아래에 배치된 절연성의 저 굴절층;
상기 저 굴절층 아래에 금속 성분을 갖는 반사층; 및
상기 반사층 아래에 배치된 산화 방지층 및 스트레스 완화층 중 적어도 하나를 포함하는 발광 소자.
The method of claim 4, wherein the first insulating layer,
An insulating low refractive layer disposed under the second semiconductor layer;
A reflective layer having a metal component under the low refractive layer; And
A light emitting device comprising at least one of an anti-oxidation layer and a stress relaxation layer disposed below the reflective layer.
제7항에 있어서, 상기 제2절연층은,
상기 제1 및 제2전극 아래에 스트레이스 완화층;
상기 스트레이스 완화층 아래에 산화 방지층;
상기 산화 방지층 아래에 반사층; 및
상기 반사층 아래에 저 굴절층을 포함하는 발광 소자.
The method of claim 7, wherein the second insulating layer,
A strain mitigating layer under the first and second electrodes;
An anti-oxidation layer under the strain mitigating layer;
A reflective layer under the antioxidant layer; And
A light emitting device comprising a low refractive layer under the reflective layer.
제4항에 있어서, 상기 반사 전극층, 상기 제1절연층, 상기 제1 및 제2전극은 상기 복수의 반도체층의 측면보다 외측으로 연장된 외측부를 포함하는 발광 소자.The light emitting device of claim 4, wherein the reflective electrode layer, the first insulating layer, and the first and second electrodes include an outer portion extending outwardly from side surfaces of the plurality of semiconductor layers. 제4항에 있어서, 상기 기판의 너비는 상기 반사 전극층의 너비보다 넓은 너비를 갖는 발광 소자. The light emitting device of claim 4, wherein a width of the substrate is wider than a width of the reflective electrode layer. 제4항에 있어서, 상기 복수의 반도체층의 측면은 경사진 면을 포함하는 발광 소자. The light emitting device of claim 4, wherein side surfaces of the plurality of semiconductor layers include sloped surfaces. 제4항에 있어서, 상기 기판 상에 투광성의 수지층을 포함하는 발광 소자.
The light emitting device of claim 4, further comprising a translucent resin layer on the substrate.
KR1020120157234A 2012-12-28 2012-12-28 Light emitting device KR101362081B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157234A KR101362081B1 (en) 2012-12-28 2012-12-28 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157234A KR101362081B1 (en) 2012-12-28 2012-12-28 Light emitting device

Publications (1)

Publication Number Publication Date
KR101362081B1 true KR101362081B1 (en) 2014-02-13

Family

ID=50270738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157234A KR101362081B1 (en) 2012-12-28 2012-12-28 Light emitting device

Country Status (1)

Country Link
KR (1) KR101362081B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097021A (en) * 2014-02-17 2015-08-26 삼성전자주식회사 LED package
KR20160028681A (en) * 2014-09-04 2016-03-14 엘지이노텍 주식회사 Light source module
WO2016076637A1 (en) * 2014-11-12 2016-05-19 Seoul Viosys Co., Ltd. Light emitting device
WO2016085297A1 (en) * 2014-11-28 2016-06-02 Iljin Led Co., Ltd. Nitride semiconductor light emitting chip and light emitting device having the same
KR20160099430A (en) * 2015-02-12 2016-08-22 서울바이오시스 주식회사 Light-emitting device including metal bulk
WO2016153213A1 (en) * 2015-03-26 2016-09-29 엘지이노텍(주) Light emitting diode package and lighting device
WO2017025299A1 (en) * 2015-08-12 2017-02-16 Osram Opto Semiconductors Gmbh Semiconductor chip
WO2017171196A1 (en) * 2016-03-28 2017-10-05 Samsung Electronics Co., Ltd. Light emitting diode apparatus and manufacturing method thereof
KR20170124048A (en) * 2016-04-29 2017-11-09 엘지이노텍 주식회사 Light emitting device and display device having thereof
WO2018164371A1 (en) * 2017-03-08 2018-09-13 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
KR20190117317A (en) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same
US10622520B2 (en) 2018-01-25 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor light emitting device with increased reflectance and light emission efficiency, and suppressed peeling or migration of the reflective metal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080024787A (en) * 2006-09-15 2008-03-19 엘지이노텍 주식회사 Semiconductor light-emitting device and manufacturing method thereof
JP2010080532A (en) 2008-09-24 2010-04-08 Fuji Xerox Co Ltd Light emitting element, light emitting element head, and image forming apparatus
KR20120016780A (en) * 2010-08-17 2012-02-27 삼성엘이디 주식회사 Method of manufacturing vertical light emitting diode device
KR20120115775A (en) * 2011-04-11 2012-10-19 서울옵토디바이스주식회사 Light emitting diode and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080024787A (en) * 2006-09-15 2008-03-19 엘지이노텍 주식회사 Semiconductor light-emitting device and manufacturing method thereof
JP2010080532A (en) 2008-09-24 2010-04-08 Fuji Xerox Co Ltd Light emitting element, light emitting element head, and image forming apparatus
KR20120016780A (en) * 2010-08-17 2012-02-27 삼성엘이디 주식회사 Method of manufacturing vertical light emitting diode device
KR20120115775A (en) * 2011-04-11 2012-10-19 서울옵토디바이스주식회사 Light emitting diode and method for fabricating the same

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097021A (en) * 2014-02-17 2015-08-26 삼성전자주식회사 LED package
KR102116986B1 (en) * 2014-02-17 2020-05-29 삼성전자 주식회사 LED package
KR20160028681A (en) * 2014-09-04 2016-03-14 엘지이노텍 주식회사 Light source module
KR102251225B1 (en) * 2014-09-04 2021-05-11 엘지이노텍 주식회사 Light source module
US10249798B2 (en) 2014-11-12 2019-04-02 Seoul Viosys Co., Ltd. Light emitting device
US20160365486A1 (en) * 2014-11-12 2016-12-15 Seoul Viosys Co., Ltd. Light emitting device
WO2016076637A1 (en) * 2014-11-12 2016-05-19 Seoul Viosys Co., Ltd. Light emitting device
WO2016085297A1 (en) * 2014-11-28 2016-06-02 Iljin Led Co., Ltd. Nitride semiconductor light emitting chip and light emitting device having the same
KR102329776B1 (en) * 2015-02-12 2021-11-23 서울바이오시스 주식회사 Light-emitting device including metal bulk
KR20160099430A (en) * 2015-02-12 2016-08-22 서울바이오시스 주식회사 Light-emitting device including metal bulk
WO2016153213A1 (en) * 2015-03-26 2016-09-29 엘지이노텍(주) Light emitting diode package and lighting device
US10381519B2 (en) 2015-03-26 2019-08-13 Lg Innotek Co., Ltd. Light emitting device package and lighting apparatus
WO2017025299A1 (en) * 2015-08-12 2017-02-16 Osram Opto Semiconductors Gmbh Semiconductor chip
US10985306B2 (en) 2015-08-12 2021-04-20 Osram Oled Gmbh Optoelectronic semiconductor chip
WO2017171196A1 (en) * 2016-03-28 2017-10-05 Samsung Electronics Co., Ltd. Light emitting diode apparatus and manufacturing method thereof
US10211384B2 (en) 2016-03-28 2019-02-19 Samsung Electronics Co., Ltd. Light emitting diode apparatus and manufacturing method thereof
KR20170124048A (en) * 2016-04-29 2017-11-09 엘지이노텍 주식회사 Light emitting device and display device having thereof
KR102496616B1 (en) * 2016-04-29 2023-02-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and display device having thereof
WO2018164371A1 (en) * 2017-03-08 2018-09-13 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
US11233176B2 (en) 2017-03-08 2022-01-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package
US10840412B2 (en) 2018-01-25 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US10622520B2 (en) 2018-01-25 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor light emitting device with increased reflectance and light emission efficiency, and suppressed peeling or migration of the reflective metal
KR20190117317A (en) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same
KR102463311B1 (en) 2018-04-06 2022-11-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device package including the same

Similar Documents

Publication Publication Date Title
KR101362081B1 (en) Light emitting device
US8039860B2 (en) Light emitting device, light emitting device package and lighting system
US9172015B2 (en) Light emitting device, light emitting device package, and lighting system
KR101064020B1 (en) Light emitting device and method for fabricating the same
EP3534413B1 (en) Semiconductor device package
US8723213B2 (en) Light emitting device and light emitting device package
EP2362455B1 (en) Light emitting device
EP2565944A2 (en) Semiconductor light emitting device
US9537056B2 (en) Light emitting device
EP2378573B1 (en) Light emitting diode and light emitting diode package
KR101916131B1 (en) Light emitting device, method for fabricating the same and lighting system
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
EP2434545A1 (en) Light emitting device
EP2228840B1 (en) Light emitting device, light emitting device package, and lighting system
KR102407329B1 (en) Light source module and lighting apparatus
CN107735872B (en) Light emitting device and light emitting device package including the same
US8916899B2 (en) Light emitting apparatus and lighting system
KR20170114450A (en) Light emitting device and lighting emitting module
CN108886079A (en) Luminescent device and light emitting module with the luminescent device
KR101734541B1 (en) Light emitting device, light emitting device package
KR101826979B1 (en) Light emitting device and light emitting device package
US20100230703A1 (en) Light emitting device fabrication method thereof, and light emitting apparatus
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120048401A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee