KR102407329B1 - Light source module and lighting apparatus - Google Patents

Light source module and lighting apparatus Download PDF

Info

Publication number
KR102407329B1
KR102407329B1 KR1020150110647A KR20150110647A KR102407329B1 KR 102407329 B1 KR102407329 B1 KR 102407329B1 KR 1020150110647 A KR1020150110647 A KR 1020150110647A KR 20150110647 A KR20150110647 A KR 20150110647A KR 102407329 B1 KR102407329 B1 KR 102407329B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
disposed
reflector
light
Prior art date
Application number
KR1020150110647A
Other languages
Korean (ko)
Other versions
KR20170017150A (en
Inventor
오성주
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150110647A priority Critical patent/KR102407329B1/en
Publication of KR20170017150A publication Critical patent/KR20170017150A/en
Application granted granted Critical
Publication of KR102407329B1 publication Critical patent/KR102407329B1/en

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/64Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction using wavelength conversion means distinct or spaced from the light-generating element, e.g. a remote phosphor layer
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/65Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction specially adapted for changing the characteristics or the distribution of the light, e.g. by adjustment of parts
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00Fastening of light sources or lamp holders
    • F21V19/001Fastening of light sources or lamp holders the light sources being semiconductors devices, e.g. LEDs
    • F21V19/003Fastening of light source holders, e.g. of circuit boards or substrates holding light sources
    • F21V19/0035Fastening of light source holders, e.g. of circuit boards or substrates holding light sources the fastening means being capable of simultaneously attaching of an other part, e.g. a housing portion or an optical component
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V5/00Refractors for light sources
    • F21V5/04Refractors for light sources of lens shape
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00Reflectors for light sources
    • F21V7/04Optical design
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00Reflectors for light sources
    • F21V7/22Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00Point-like light sources

Abstract

실시 예에 따른 광원 모듈은, 발광 칩 및 상기 발광 칩의 표면 상에 형광체층을 포함하는 발광 소자; 상기 발광 칩 아래의 제1영역 및 상기 제1영역의 둘레에 오목부를 갖는 회로기판; 상기 제1영역의 둘레를 따라 상기 오목부 상에 배치된 반사체; 및 상기 형광체층 상에 배치된 광학 렌즈를 포함하며, 상기 광학 렌즈는 상기 형광체층 상에 배치된 입사면 및 상기 입사면으로 입사된 광을 출사하는 출사면을 포함하며, 상기 반사체의 내측부는 상기 광학 렌즈의 입사면에 수직 방향으로 오버랩되게 배치된다. A light source module according to an embodiment includes: a light emitting device including a light emitting chip and a phosphor layer on a surface of the light emitting chip; a circuit board having a first region under the light emitting chip and a concave portion around the first region; a reflector disposed on the concave portion along the periphery of the first region; and an optical lens disposed on the phosphor layer, wherein the optical lens includes an incident surface disposed on the phosphor layer and an exit surface for emitting light incident to the incident surface, and an inner portion of the reflector is the The optical lens is disposed to overlap in the vertical direction on the incident surface.

Description

광원 모듈 및 이를 구비한 조명 장치{LIGHT SOURCE MODULE AND LIGHTING APPARATUS}Light source module and lighting device having same {LIGHT SOURCE MODULE AND LIGHTING APPARATUS}

실시 예는 광원 모듈 및 이를 구비한 조명 장치에 관한 것이다.The embodiment relates to a light source module and a lighting device having the same.

발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다. A light emitting device, for example, a light emitting diode (Light Emitting Device) is a type of semiconductor device that converts electrical energy into light, and has been spotlighted as a next-generation light source by replacing conventional fluorescent lamps and incandescent lamps.

발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.Since light emitting diodes generate light using semiconductor elements, they consume very low power compared to incandescent lamps that generate light by heating tungsten, or fluorescent lamps that generate light by colliding ultraviolet rays generated through high-pressure discharge on phosphors. .

또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.In addition, since the light emitting diode generates light by using the potential gap of the semiconductor device, it has a longer lifespan, faster response characteristics, and environment-friendly characteristics compared to a conventional light source.

이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내 및 실외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다.Accordingly, many studies are being conducted to replace the existing light source with light emitting diodes, and light emitting diodes are increasingly used as light sources for lighting devices such as various lamps, liquid crystal displays, electric signs, and street lights used indoors and outdoors. have.

실시 예는 새로운 광학 특성을 갖는 광원 모듈을 제공한다.The embodiment provides a light source module having novel optical properties.

실시 예는 발광 소자 상에 광학 렌즈를 구비하고, 상기 광학 렌즈의 입사면과 대면하는 회로 기판의 오목부에 반사체를 구비한 광원 모듈을 제공한다.The embodiment provides a light source module including an optical lens on a light emitting element, and a reflector in a concave portion of a circuit board facing the incident surface of the optical lens.

실시 예는 회로 기판의 상면보다 낮은 오목부에 발광 소자의 측면을 통해 방출된 광을 광학 렌즈로 반사하는 반사체를 갖는 광원 모듈을 제공한다.The embodiment provides a light source module having a reflector that reflects light emitted through a side surface of a light emitting device to an optical lens in a concave portion lower than the upper surface of the circuit board.

실시 예는 광학 렌즈의 입사면에 대면하는 반사체의 표면이 요철 패턴을 갖는 광원 모듈을 제공한다. The embodiment provides a light source module in which the surface of the reflector facing the incident surface of the optical lens has a concave-convex pattern.

실시 예는 광원 모듈 및 이를 구비한 라이트 유닛의 전기적인 신뢰성을 개선시켜 줄 수 있다. The embodiment may improve the electrical reliability of the light source module and the light unit having the same.

실시 예에 따른 광원 모듈은, 발광 칩 및 상기 발광 칩의 표면 상에 형광체층을 포함하는 발광 소자; 상기 발광 칩 아래의 제1영역 및 상기 제1영역의 둘레에 오목부를 갖는 회로기판; 상기 제1영역의 둘레를 따라 상기 오목부 상에 배치된 반사체; 및 상기 형광체층 상에 배치된 광학 렌즈를 포함하며, 상기 광학 렌즈는 상기 형광체층 상에 배치된 입사면 및 상기 입사면으로 입사된 광을 출사하는 출사면을 포함하며, 상기 반사체의 내측부는 상기 광학 렌즈의 입사면에 수직 방향으로 오버랩되게 배치된다. A light source module according to an embodiment includes: a light emitting device including a light emitting chip and a phosphor layer on a surface of the light emitting chip; a circuit board having a first region under the light emitting chip and a concave portion around the first region; a reflector disposed on the concave portion along the periphery of the first region; and an optical lens disposed on the phosphor layer, wherein the optical lens includes an incident surface disposed on the phosphor layer and an exit surface for emitting light incident to the incident surface, and an inner portion of the reflector is the The optical lens is disposed to overlap in the vertical direction on the incident surface.

실시 예에 따른 조명 장치는 상기의 광원 모듈을 포함한다.A lighting device according to an embodiment includes the light source module.

실시 예는 발광 소자의 측면 광의 손실 량을 줄여줄 수 있다. The embodiment may reduce the amount of side light loss of the light emitting device.

실시 예는 광원 모듈의 광 효율을 개선시켜 줄 수 있다. The embodiment may improve the light efficiency of the light source module.

실시 예는 회로 기판의 발광 소자 둘레에 요철 패턴을 배치하여, 발광 소자의 측면 광에 대해 전 반사 또는 난반사를 통해 광 효율을 개선시켜 줄 수 있다. In the embodiment, by arranging the concave-convex pattern around the light emitting device of the circuit board, light efficiency may be improved through total reflection or diffuse reflection with respect to side light of the light emitting device.

실시 예는 광원 모듈 및 이를 구비한 조명 장치의 신뢰성을 개선시켜 줄 수 있다.The embodiment may improve the reliability of a light source module and a lighting device having the same.

도 1은 제1실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 2는 도 1의 광원 모듈의 A-A측 단면도이다.
도 3은 도 1의 회로 기판의 평면도이다.
도 4는 도 1에서 광학 렌즈 및 발광 소자의 평면도이다.
도 5는 도 4의 저면도이다.
도 6은 도 2의 광원 모듈의 광 경로를 나타낸 도면이다.
도 7은 도 3의 회로 기판 상의 반사체의 다른 예이다.
도 8은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 9는 도 8에서 광학 렌즈 및 발광 소자의 평면도이다.
도 10은 도 9의 저면도이다.
도 11은 실시 예에 따른 광원 모듈의 반사체의 제1변형 예를 나타낸 도면이다.
도 12는 실시 예에 따른 광원 모듈의 반사체의 제2변형 예를 나타낸 도면이다.
도 13은 실시 예에 따른 광원 모듈의 반사체의 제3변형 예를 나타낸 도면이다.
도 14는 실시 예에 따른 광원 모듈의 반사체의 제4변형 예를 나타낸 도면이다.
도 15는 실시 예에 따른 광학 모듈의 분해 사시도이다.
도 16은 제3실시 예에 따른 광원 모듈을 나타낸 도면이다.
도 17은 도 16의 광원 모듈 상에 광학 시트가 배치된 조명 장치를 나타낸 도면이다.
도 18은 실시 예에 따른 발광 칩을 나타낸 도면이다.
도 19는 실시 예에 따른 발광 칩의 다른 예를 나타낸 도면이다.
1 is a plan view showing a light source module according to a first embodiment.
FIG. 2 is a cross-sectional view on the AA side of the light source module of FIG. 1 .
3 is a plan view of the circuit board of FIG. 1 .
4 is a plan view of an optical lens and a light emitting device in FIG. 1 .
FIG. 5 is a bottom view of FIG. 4 .
FIG. 6 is a view showing an optical path of the light source module of FIG. 2 .
FIG. 7 is another example of a reflector on the circuit board of FIG. 3 .
8 is a plan view illustrating a light source module according to a second embodiment.
9 is a plan view of an optical lens and a light emitting device in FIG. 8 .
FIG. 10 is a bottom view of FIG. 9 .
11 is a view showing a first modified example of the reflector of the light source module according to the embodiment.
12 is a view showing a second modified example of the reflector of the light source module according to the embodiment.
13 is a view showing a third modified example of the reflector of the light source module according to the embodiment.
14 is a view showing a fourth modified example of the reflector of the light source module according to the embodiment.
15 is an exploded perspective view of an optical module according to an embodiment.
16 is a diagram illustrating a light source module according to a third embodiment.
17 is a view illustrating a lighting device in which an optical sheet is disposed on the light source module of FIG. 16 .
18 is a diagram illustrating a light emitting chip according to an embodiment.
19 is a diagram illustrating another example of a light emitting chip according to an embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. Hereinafter, the embodiments will be clearly revealed through the accompanying drawings and description of the embodiments. In the description of the embodiments, each layer (film), region, pattern or structure is “on” or “under/under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being “formed on”, “on” and “under/under” refer to both “directly” or “indirectly” formed through another layer. include In addition, the criteria for the upper / upper or lower / lower of each layer will be described with reference to the drawings. Also, like reference numerals denote like elements throughout the description of the drawings.

이하, 첨부된 도면을 참조하여 실시 예에 따른 광원 모듈을 설명한다.Hereinafter, a light source module according to an embodiment will be described with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 2는 도 1의 광원 모듈의 A-A측 단면도이며, 도 3은 도 1의 회로 기판의 평면도이고, 도 4는 도 1에서 광학 렌즈 및 발광 소자의 평면도이며, 도 5는 도 4의 저면도이고, 도 6은 도 2의 광원 모듈의 광 경로를 나타낸 도면이다.1 is a plan view showing a light source module according to a first embodiment, FIG. 2 is a cross-sectional view on the A-A side of the light source module of FIG. 1, FIG. 3 is a plan view of the circuit board of FIG. 1, and FIG. 4 is an optical lens in FIG. and a plan view of the light emitting device, FIG. 5 is a bottom view of FIG. 4 , and FIG. 6 is a view showing a light path of the light source module of FIG. 2 .

도 1 내지 도 6을 참조하면, 광원 모듈(100)은 회로 기판(110), 상기 회로 기판(110) 상의 제1영역(112)에 배치된 발광 소자(150), 상기 발광 소자(150) 상에 배치된 광학 렌즈(190), 상기 발광 소자(150)의 둘레에 오목부(113), 및 상기 오목부(113) 상에 반사체(121)를 포함한다. 1 to 6 , the light source module 100 includes a circuit board 110 , a light emitting device 150 disposed in a first region 112 on the circuit board 110 , and a light emitting device 150 on the light emitting device 150 . It includes an optical lens 190 disposed on the , a concave portion 113 around the light emitting element 150 , and a reflector 121 on the concave portion 113 .

상기 발광 소자(150)는 상기 회로 기판(110)의 제1영역(112)에 배치된 발광 칩(151), 및 상기 발광 칩(151) 상에 배치된 형광체층(153)을 포함한다. The light emitting device 150 includes a light emitting chip 151 disposed in the first region 112 of the circuit board 110 and a phosphor layer 153 disposed on the light emitting chip 151 .

상기 회로 기판(110)은 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판을 포함할 수 있다. 상기 회로 기판(110)는 내부에 금속층을 갖는 인쇄회로기판을 포함할 수 있다.The circuit board 110 may include a resin-based printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and an FR-4 board. The circuit board 110 may include a printed circuit board having a metal layer therein.

상기 회로 기판(110)은 복수의 패드(115,117)을 포함할 수 있으며, 상기 복수의 패드(115,117)는 상기 회로 기판(110) 상에 배치되며 발광 칩(151)으로 전원을 공급하고, 상기 발광 칩(151)으로부터 발생된 열을 방열하게 된다. The circuit board 110 may include a plurality of pads 115 and 117 , and the plurality of pads 115 and 117 are disposed on the circuit board 110 , supply power to the light emitting chip 151 , and emit the light. The heat generated from the chip 151 is dissipated.

상기 복수의 패드(115,117)는 상기 회로 기판(110) 내의 배선 층에 의해 발광 칩(151)과 전기적으로 연결될 수 있다. 상기 패드(115,117)는 제1 및 제2패드(115,117)로 정의될 수 있으며, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적 합금으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.The plurality of pads 115 and 117 may be electrically connected to the light emitting chip 151 by a wiring layer in the circuit board 110 . The pads 115 and 117 may be defined as first and second pads 115 and 117 , and include titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), and tantalum (Ta). ), platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P) may be formed of at least one or a selective alloy thereof, and may be formed as a single layer or multiple layers.

상기 회로 기판(110)은 예컨대, 전도성 재질의 몸체를 포함한다. 상기 전도성 재질의 몸체는 실리콘 재질을 포함하며, 내부에 n형 불순물 또는 p형 불순물을 포함할 수 있다. 상기 회로 기판(110)이 전도성 재질인 경우, 표면에 절연층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.The circuit board 110 includes, for example, a body made of a conductive material. The body of the conductive material may include a silicon material, and may include n-type impurities or p-type impurities therein. When the circuit board 110 is made of a conductive material, an insulating layer may be further disposed on the surface, but the present invention is not limited thereto.

도 1 내지 도 3과 같이, 상기 회로 기판(110)은 발광 소자(150)가 배치된 제1영역(112) 및 상기 제1영역(112)의 둘레에 오목부(113)를 포함한다. 상기 반사체(121)는 상기 오목부(113) 내에 배치되며, 상기 회로 기판(110)의 상면(111)보다 낮게 배치될 수 있다.1 to 3 , the circuit board 110 includes a first region 112 in which the light emitting device 150 is disposed and a concave portion 113 around the first region 112 . The reflector 121 may be disposed in the concave portion 113 and may be disposed lower than the upper surface 111 of the circuit board 110 .

상기 제1영역(112)은 상기 회로 기판(110)의 상면(111)보다 낮은 영역으로 배치될 수 있다. 상기 제1영역(112)의 상면이 상기 회로 기판(110)의 상면(111)보다 낮게 배치된 경우, 상기 제1영역(112) 상에 배치된 발광 소자(150)의 상면 높이도 낮아지게 되어, 발광 소자(150)의 측면 광 손실을 줄여줄 수 있다. The first region 112 may be disposed to be lower than the upper surface 111 of the circuit board 110 . When the top surface of the first region 112 is disposed lower than the top surface 111 of the circuit board 110 , the top surface height of the light emitting device 150 disposed on the first region 112 is also lowered. , it is possible to reduce side light loss of the light emitting device 150 .

상기 제1영역(112)의 상면은 회로 기판(110)의 상면(111)보다 낮고 상기 오목부(113)의 바닥보다 높게 위치할 수 있다. 이에 따라 상기 제1영역(112) 상에 배치된 발광 소자(150)의 측면은 상기 오목부(113)의 외 측벽과 대면할 수 있어, 상기 발광 소자(150)의 측면 광 손실을 줄여줄 수 있다. The upper surface of the first region 112 may be lower than the upper surface 111 of the circuit board 110 and higher than the bottom of the concave portion 113 . Accordingly, the side surface of the light emitting device 150 disposed on the first region 112 may face the outer side wall of the concave portion 113 , thereby reducing side light loss of the light emitting device 150 . have.

상기 오목부(113)의 바닥은 상기 제1영역(112)의 상면보다 낮게 함몰될 수 있다. 상기 오목부(113)의 바닥은 평탄한 면으로 형성되거나 러프한 면으로 형성될 수 있다. 상기 오목부(113)의 깊이(T3)는 상기 제1영역(112)으로부터 2㎛이상 예컨대, 3㎛ 이상일 수 있다. 상기 오목부(113)의 깊이가 2㎛ 미만인 경우 반사체(121)에 의한 광 반사효과가 미미할 수 있다.A bottom of the concave portion 113 may be depressed lower than an upper surface of the first region 112 . The bottom of the concave portion 113 may be formed of a flat surface or a rough surface. A depth T3 of the concave portion 113 may be 2 μm or more, for example, 3 μm or more from the first region 112 . When the depth of the concave portion 113 is less than 2 μm, the light reflection effect by the reflector 121 may be insignificant.

상기 오목부(113)의 바닥이 상기 제1영역(112)의 상면보다 낮게 배치됨으로써, 상기 오목부(113) 상에 반사체(121)를 배치한 경우, 입사된 광을 효과적으로 반사시켜 줄 수 있다.Since the bottom of the concave portion 113 is disposed lower than the upper surface of the first region 112 , when the reflector 121 is disposed on the concave portion 113 , incident light may be effectively reflected. .

상기 오목부(113)는 상기 발광 소자(150)의 둘레 즉, 상기 제1영역(112)의 둘레를 따라 배치될 수 있다. 도 3과 같이 상기 제1영역(112)의 탑뷰 형상은 다각형 형상일 수 있으며, 상기 오목부(113)의 외곽 형상은 원 형상일 수 있다. The concave portion 113 may be disposed along the circumference of the light emitting device 150 , that is, the circumference of the first region 112 . 3 , the top view shape of the first region 112 may be a polygonal shape, and the outer shape of the concave portion 113 may be a circular shape.

상기 오목부(113)의 표면 중에서 내측부는 상기 광학 렌즈(190)의 입사면(191)과 수직 방향으로 오버랩될 수 있으며, 외측부는 상기 광학 렌즈(190)의 입사면(191)의 에지(edge)보다 더 외측에 배치될 수 있다. Among the surfaces of the concave portion 113 , an inner portion may overlap the incident surface 191 of the optical lens 190 in a vertical direction, and an outer portion may be an edge of the incident surface 191 of the optical lens 190 . ) can be arranged further outside.

상기 오목부(113)의 바닥 너비(D4)는 상기 광학 렌즈(190)의 입사면(191) 중에서 상기 형광체층(153)에 접촉되지 않는 영역의 너비(D5)보다 넓을 수 있다.A bottom width D4 of the concave portion 113 may be wider than a width D5 of a region of the incident surface 191 of the optical lens 190 that does not contact the phosphor layer 153 .

상기 회로 기판(110)의 제1영역(112)은 상기 형광체층(153)의 너비(D2)보다 좁은 너비(D3)이며, 상기 발광 소자(150)의 하면 면적과 동일하거나 큰 면적을 가질 수 있다. 상기 제1영역(112)의 너비(D3)가 상기 형광체층(153)의 너비 이상인 경우, 상기 형광체층(153)을 갖는 발광 소자(150)를 효과적으로 고정시켜 줄 수 있다. The first region 112 of the circuit board 110 may have a width D3 that is narrower than the width D2 of the phosphor layer 153, and may have an area equal to or greater than an area of the lower surface of the light emitting device 150. have. When the width D3 of the first region 112 is greater than or equal to the width of the phosphor layer 153 , the light emitting device 150 having the phosphor layer 153 may be effectively fixed.

여기서, 상기 형광체층(153)의 하면은 상기 제1영역(112)의 표면으로부터 이격될 수 있다. 이는 상기 발광 칩(151)과 상기 제1영역(112)의 패드(115,117) 사이에 접합 부재(119)가 배치될 수 있어, 상기 형광체층(153)의 하면은 상기 제1영역(112)의 표면으로부터 이격될 수 있다. Here, the lower surface of the phosphor layer 153 may be spaced apart from the surface of the first region 112 . In this case, the bonding member 119 may be disposed between the light emitting chip 151 and the pads 115 and 117 of the first region 112 , so that the lower surface of the phosphor layer 153 is the first region 112 . may be spaced apart from the surface.

상기 오목부(113)의 너비(D1)는 상기 광학 렌즈(190)의 입사면(191)의 너비(D2)에 비해 100% 초과 예컨대, 103% 내지 107% 범위로 형성될 수 있다. 상기 오목부(113)의 너비(D1)가 상기 광학 렌즈(190)의 입사면(191)의 너비(D2)보다 100% 이하인 경우, 상기 반사체(121)를 통한 광 효율의 개선 효과가 미미하게 되며, 상기 오목부(113)의 너비(D1)가 상기 광학 렌즈(190)의 입사면(191)의 너비(D2)에 비해 상기 범위를 초과한 경우 손실 광 또는 간섭 광이 증가되는 문제가 발생될 수 있다.The width D1 of the concave portion 113 may be greater than 100% of the width D2 of the incident surface 191 of the optical lens 190, for example, in the range of 103% to 107%. When the width D1 of the concave portion 113 is 100% or less than the width D2 of the incident surface 191 of the optical lens 190, the effect of improving the light efficiency through the reflector 121 is insignificant. When the width D1 of the concave portion 113 exceeds the above range compared to the width D2 of the incident surface 191 of the optical lens 190, there is a problem in that loss or interference light is increased. can be

상기 반사체(121)의 내측부는 상기 제1영역(112)에 인접한 영역으로서, 상기 광학 렌즈(190)의 입사면(191)과 수직 방향으로 오버랩되며, 외측 영역은 상기 광학 렌즈(190)의 입사면과 수직 방향으로 오버랩되지 않을 수 있다.The inner portion of the reflector 121 is a region adjacent to the first region 112 , and overlaps the incident surface 191 of the optical lens 190 in a vertical direction, and the outer region is an incident surface of the optical lens 190 . It may not overlap in the direction perpendicular to the surface.

상기 오목부(113) 내에 배치된 반사체(121)는 상기 회로 기판(110)과 다른 물질로 형성될 수 있다. 상기 반사체(121)는 수지 재질의 반사재질로 형성될 수 있으며, 다른 예로서, 비 금속 또는 금속 재질의 반사 재질, 또는 전도성 또는 절연성 재질의 반사 재질로 이루어질 수 있다. 상기 반사체(121)는, 예컨대 TiO2, SiO2, Al2O3와 같은 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 실리콘 또는 에폭시와 같은 수지 재질 내에 첨가될 수 있다. The reflector 121 disposed in the concave portion 113 may be formed of a material different from that of the circuit board 110 . The reflector 121 may be formed of a reflective material made of a resin material, and as another example, a reflective material made of a non-metal or metallic material, or a reflective material made of a conductive or insulating material. The reflector 121 may include, for example, a metal oxide such as TiO 2 , SiO 2 , Al 2 O 3 . The metal oxide may be added into a resin material such as silicone or epoxy.

상기 반사체(121)는 상기 발광 칩(151)의 상면보다 낮게 배치될 수 있다. 이러한 반사체(121)의 표면(A1)은 요철 패턴을 포함하며, 상기 발광 소자(150)의 측면이나 상기 광학 렌즈(190)의 입사면(191)을 통해 입사된 광을 상기 광학 렌즈(190)의 입사면 방향으로 재 반사시켜 주게 된다. The reflector 121 may be disposed lower than a top surface of the light emitting chip 151 . The surface A1 of the reflector 121 includes a concave-convex pattern, and the light incident through the side surface of the light emitting element 150 or the incident surface 191 of the optical lens 190 is transmitted to the optical lens 190 . is reflected back in the direction of the incident plane of

상기 반사체(121)의 표면(A1)의 요철 패턴은 요 패턴과 철 패턴이 교대로 배치된 구조일 수 있다. 상기 철 패턴은 도 1 및 도 3과 같이, 복수개가 규칙적인 또는 불규칙적인 간격으로 배열될 수 있다. 상기 철 패턴은 측 단면 형상이 다각 뿔 형상, 다각뿔 대 형상, 원뿔 형상, 또는 원뿔 대 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 철 패턴의 하부 너비는 상기 철 패턴의 높이와 다를 수 있으며, 예컨대 상기 철 패턴의 높이가 상기 철 패턴의 하부 너비보다 크게 형성될 수 있다. 이에 따라 상기 철 패턴의 밀도는 높일 수 있고, 상기 철 패턴의 높이에 의해 광 반사 효율은 증가시켜 줄 수 있다. 상기 반사체(121)의 철 패턴은 상기 발광 소자(150)의 측면에 대해 경사진 면으로 제공될 수 있다.The concave-convex pattern of the surface A1 of the reflector 121 may have a structure in which concave and convex patterns are alternately arranged. A plurality of the iron patterns may be arranged at regular or irregular intervals as shown in FIGS. 1 and 3 . The side cross-sectional shape of the iron pattern may be a polygonal pyramid shape, a polygonal pyramid-to-corner shape, a conical shape, or a cone-to-cone shape, but is not limited thereto. The lower width of the iron pattern may be different from the height of the iron pattern, for example, the height of the iron pattern may be greater than the lower width of the iron pattern. Accordingly, the density of the iron pattern may be increased, and light reflection efficiency may be increased by the height of the iron pattern. The iron pattern of the reflector 121 may be provided as a surface inclined with respect to the side surface of the light emitting device 150 .

상기 반사체(121)의 요철 패턴에서 철 패턴의 높이는 7㎛ 이하 예컨대, 3㎛ 내지 5㎛ 범위일 수 있으며, 상기 철 패턴의 높이가 상기 범위를 초과한 경우, 상기 발광 칩(151) 내의 활성층의 위치보다 높게 돌출될 수 있어 광 효율의 개선이 미미할 수 있고, 상기 범위의 미만인 경우 반사된 광이 상기 광학 렌즈(190)의 입사면(191)로 재 입사되는 비율이 낮아질 수 있다. In the concave-convex pattern of the reflector 121 , the height of the convex pattern may be 7 µm or less, for example, 3 µm to 5 µm, and when the height of the convex pattern exceeds the above range, Since it may protrude higher than the position, improvement in light efficiency may be insignificant, and when it is less than the above range, a rate at which the reflected light is re-incident to the incident surface 191 of the optical lens 190 may be reduced.

상기 반사체(121)의 표면(A1)은 상기 발광 칩(151) 내의 활성층의 위치보다 낮게 배치되어, 상기 활성층을 통해 측 방향으로 누설된 광을 최대한 반사시켜 줄 수 있다. 이에 따라 상기 철 패턴은 상기 발광 소자(150)의 측면을 통해 방출된 광을 상기 광학 렌즈(190)의 입사면 방향으로 반사시켜 줄 수 있다. 이에 따라 광원 모듈(100)의 광 효율은 개선될 수 있다. The surface A1 of the reflector 121 may be disposed lower than the position of the active layer in the light emitting chip 151 to reflect light leaking laterally through the active layer as much as possible. Accordingly, the iron pattern may reflect the light emitted through the side surface of the light emitting device 150 in the direction of the incident surface of the optical lens 190 . Accordingly, the light efficiency of the light source module 100 may be improved.

도 2와 같이, 상기 반사체(121)와 상기 오목부(113)의 바닥 사이에는 접착층(131)이 배치될 수 있으며, 상기 접착층(131)은 실리콘 또는 에폭시와 같은 수지 재질의 접착제일 수 있다. 상기 접착층(131)은 상기 반사체(121)를 상기 오목부(113)에 부착시켜 줄 수 있다. 상기 반사체(121)의 하면은 평탄한 면이거나 러프한 면일 수 있으며, 이에 대해 한정하지는 않는다.2 , an adhesive layer 131 may be disposed between the reflector 121 and the bottom of the concave portion 113 , and the adhesive layer 131 may be an adhesive made of a resin material such as silicone or epoxy. The adhesive layer 131 may attach the reflector 121 to the concave portion 113 . The lower surface of the reflector 121 may be a flat surface or a rough surface, but is not limited thereto.

상기 반사체(121)와 상기 광학 렌즈(190)의 입사면(191) 사이의 영역은 에어(Air) 갭 영역일 수 있으며, 이에 대해 한정하지는 않는다.A region between the reflector 121 and the incident surface 191 of the optical lens 190 may be an air gap region, but is not limited thereto.

상기 회로 기판(110)의 제1영역(112)에 배치된 제1 및 제2패드(115,117)에는 발광 칩(151)이 접합 부재(119)에 의해 접합될 수 있다. 상기 발광 칩(151)은 플립 칩 방식으로 상기 회로 기판(110) 상에 배치되므로, 상기 발광 칩(151)으로부터 방출된 대부분의 광을 상 방향으로 방출시켜 주게 된다. The light emitting chip 151 may be bonded to the first and second pads 115 and 117 disposed in the first region 112 of the circuit board 110 by a bonding member 119 . Since the light emitting chip 151 is disposed on the circuit board 110 in a flip chip method, most of the light emitted from the light emitting chip 151 is emitted in an upward direction.

상기 발광 칩(151)은 자외선, 청색, 녹색, 또는 적색의 광을 방출하게 된다. 상기 발광 칩(151)의 표면에는 형광체층(153)이 배치될 수 있다. 상기 형광체층(153)은 상기 발광 칩(151)의 상면 및 측면 상에 배치될 수 있다. 이에 따라 상기 발광 칩(151)의 상면 및 측면을 통해 방출된 일부 광은 상기 형광체층(153)에 의해 파장 변환될 수 있다. 이러한 발광 소자(150)은 적색, 녹색, 청색, 또는 백색 광을 발광할 수 있으며, 이에 대해 한정하지는 않는다. The light emitting chip 151 emits ultraviolet, blue, green, or red light. A phosphor layer 153 may be disposed on the surface of the light emitting chip 151 . The phosphor layer 153 may be disposed on top and side surfaces of the light emitting chip 151 . Accordingly, some light emitted through the top and side surfaces of the light emitting chip 151 may be wavelength-converted by the phosphor layer 153 . The light emitting device 150 may emit red, green, blue, or white light, but is not limited thereto.

상기 형광체층(153)은 투광성 수지 재료 내에 형광체가 첨가된다. 상기 투광성 수지 재료는 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 한 종류 또는 서로 다른 종류의 형광체를 포함할 수 있다.In the phosphor layer 153, a phosphor is added in a light-transmitting resin material. The light-transmitting resin material may include a material such as silicone or epoxy, and the phosphor may be selectively formed from among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, or different kinds of phosphors.

상기 형광체층(153)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층이 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층이 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. The phosphor layer 153 may include different phosphor layers. In the different phosphor layers, a first layer is any one of red, yellow, and green phosphor layers, and a second layer is formed on the first layer. and may be formed of a phosphor layer different from that of the first layer.

상기 광학 렌즈(190)는 상기 발광 칩(151)으로부터 방출된 광의 지향 특성을 조절하게 된다. 이러한 광학 렌즈(190)는 입사면(191)의 반대측 출사면(193)에 의해 광 지향 특성을 조절할 수 있다. The optical lens 190 controls the directivity of the light emitted from the light emitting chip 151 . The optical lens 190 may adjust the light directing characteristic by the emitting surface 193 opposite to the incident surface 191 .

상기 광학 렌즈(190)의 입사면(191)은 상기 발광 소자(150) 예컨대, 상기 형광체층(153) 상에 배치되어, 상기 발광 소자(150) 및 반사체(121)로부터 방출된 광을 입사받게 된다. 상기 입사면(191)은 입사 효율을 위해 러프한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The incident surface 191 of the optical lens 190 is disposed on the light emitting device 150 , for example, the phosphor layer 153 to receive light emitted from the light emitting device 150 and the reflector 121 . do. The incident surface 191 may be formed as a rough surface for incident efficiency, but is not limited thereto.

상기 광학 렌즈(190)의 입사면(191)의 수평한 직선과 상기 회로 기판(110)의 상면(111) 사이의 간격(T1)은 상기 발광 소자(150)의 두께(T3)보다 작을 수 있다. 이는 상기 제1영역(112)에 의해 광학 렌즈(190)의 입사면(191)이 상기 발광 소자(150)의 두께(T3) 이상으로 이격되는 것을 방지할 수 있다. The distance T1 between the horizontal straight line of the incident surface 191 of the optical lens 190 and the upper surface 111 of the circuit board 110 may be smaller than the thickness T3 of the light emitting device 150 . . This may prevent the incident surface 191 of the optical lens 190 from being spaced apart from each other by the thickness T3 or more of the light emitting device 150 by the first region 112 .

상기 광학 렌즈(190)의 입사면(191)은 제1영역(112)보다 상기 회로 기판(110)의 상면(111)에 인접하게 배치되어, 상기 회로 기판(110)의 상면(111)과 상기 광학 렌즈(190)의 입사면(191) 사이의 영역을 통해 손실되는 광을 줄여줄 수 있다.The incident surface 191 of the optical lens 190 is disposed adjacent to the upper surface 111 of the circuit board 110 rather than the first region 112 , and the upper surface 111 of the circuit board 110 and the Light lost through the area between the incident surfaces 191 of the optical lens 190 may be reduced.

상기 광학 렌즈(190)의 출사면(193)은 반구형 형상을 포함하며, 입사된 광을 굴절시켜 준다. 상기 출사면(193)의 센터 영역에는 볼록한 구면이거나 오목한 구면을 포함할 수 있으며, 이에 대해 한정하지는 않는다.The emitting surface 193 of the optical lens 190 has a hemispherical shape and refracts incident light. The center region of the emission surface 193 may include a convex spherical surface or a concave spherical surface, but is not limited thereto.

도 4 및 도 5와 같이, 상기 발광 칩(151)의 탑뷰 형상은 다각 형상 예컨대, 사각형 형상일 수 있으며, 상기 형광체층(153)의 외곽 형상은 다각 형상 예컨대, 사각 형상일 수 있다 상기 광학 렌즈(190)의 탑 뷰(top view) 형상 및 바텀 뷰 (bottom view)형상은 원 형상일 수 있다. 4 and 5 , the top view shape of the light emitting chip 151 may be a polygonal shape, for example, a square shape, and the outer shape of the phosphor layer 153 may be a polygonal shape, for example, a square shape. The optical lens The top view (top view) shape and the bottom view (bottom view) shape of 190 may be a circular shape.

상기 광학 렌즈(190)의 입사면(191)의 면적은 상기 형광체층(153)의 상면 면적보다 크게 배치되어, 상기 형광체층(153)의 상면 및 측면을 통해 누설된 광을 최대한 입사받을 수 있다. The incident surface 191 of the optical lens 190 has an area larger than the upper surface area of the phosphor layer 153, so that light leaked through the upper surface and side surfaces of the phosphor layer 153 can be received as much as possible. .

상기 발광 칩(151)은 하부에 제1및 제2리드 전극(211,213)이 배치되어, 상기 회로 기판(110)의 제1 및 제2패드(115,117) 상에 플립 칩 방식으로 접합될 수 있다. The light emitting chip 151 may have first and second lead electrodes 211 and 213 disposed thereunder, and may be bonded to the first and second pads 115 and 117 of the circuit board 110 in a flip-chip manner.

도 6과 같이, 상기 발광 소자(150)의 측면으로 방출된 광은 반사체(121)의 표면(A1) 즉, 요철 패턴의 표면에 의해 반사되어 상기 광학 렌즈(190)의 입사면으로 입사될 수 있다. 이에 따라 광원 모듈의 광 효율은 개선될 수 있다.As shown in FIG. 6 , the light emitted to the side of the light emitting device 150 is reflected by the surface A1 of the reflector 121 , that is, the surface of the concave-convex pattern to be incident on the incident surface of the optical lens 190 . have. Accordingly, the light efficiency of the light source module may be improved.

도 7은 실시 예에 따른 반사체(121) 형상의 다른 예이다. 도 7을 참조하면, 상기 반사체(121A)의 요철 패턴의 철 패턴은 상기 발광 소자(150)의 둘레에 링 형상으로 배열될 수 있다. 상기 철 패턴은 발광 소자(150)의 중심을 기준으로 동심원 형상으로 배열될 수 있어, 반사체(121A)에 의한 광의 반사 효율을 개선시켜 줄 수 있다. 상기 링 형상은 연속적으로 연결된 링 형상이거나, 불연속적인 링 형상일 수 있으며, 이에 대해 한정하지는 않는다. 7 is another example of the shape of the reflector 121 according to the embodiment. Referring to FIG. 7 , the convex and convex pattern of the reflector 121A may be arranged in a ring shape around the light emitting device 150 . The iron pattern may be arranged in a concentric circle shape with respect to the center of the light emitting device 150 , thereby improving light reflection efficiency by the reflector 121A. The ring shape may be a continuously connected ring shape or a discontinuous ring shape, but is not limited thereto.

도 8은 제2실시 예에 따른 광원 모듈을 나타낸 도면이며, 도 9 및 도 10은 도 8의 광학 렌즈 및 발광 소자의 평면도 및 저면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조하기로 한다.8 is a view showing a light source module according to a second embodiment, and FIGS. 9 and 10 are plan and bottom views of the optical lens and the light emitting device of FIG. 8 . In the description of the second embodiment, the same parts as in the first embodiment will be referred to the description of the first embodiment.

도 8 내지 도 10을 참조하면, 광원 모듈은 회로 기판(110), 상기 회로 기판(110) 상의 제1영역(112)에 배치된 발광 소자(150), 상기 발광 소자(150) 상에 배치된 광학 렌즈(190), 상기 발광 소자(150)의 둘레에 상기 제1영역(112)보다 낮게 배치된 오목부(113), 및 상기 오목부(113) 상에 반사체(121A)를 포함한다. 8 to 10 , the light source module includes a circuit board 110 , a light emitting device 150 disposed on the first region 112 on the circuit board 110 , and a light emitting device disposed on the light emitting device 150 . It includes an optical lens 190 , a concave portion 113 disposed lower than the first region 112 around the light emitting device 150 , and a reflector 121A on the concave portion 113 .

상기 발광 소자(150)는 상기 회로 기판(110)의 제1영역(112)에 배치된 발광 칩(151A), 및 상기 발광 칩(151A) 상에 배치된 형광체층(153A)을 포함한다. The light emitting device 150 includes a light emitting chip 151A disposed in the first region 112 of the circuit board 110 and a phosphor layer 153A disposed on the light emitting chip 151A.

상기 회로 기판(110)은 제1영역(112)의 인접한 영역에 본딩부(118)를 구비할 수 있다. 상기 본딩부(118)는 상기 오목부(113) 및 상기 광학 렌즈(190)의 입사면(191) 아래에 배치될 수 있다. 상기 본딩부(118)는 발광 소자(150)의 발광 칩(151)과 와이어(118A)로 연결될 수 있다. 상기 발광 칩(151)은 두 전극이 서로 반대측에 배치된 수직형 칩 구조일 수 있으며, 상기 수직형 칩은 상기 발광 칩(151)의 하부가 상기 제1영역(112) 상에 본딩되며, 상기 발광 칩(151)의 상부가 상기 본딩부(118)와 와이어(118A)로 연결될 수 있다.The circuit board 110 may include a bonding part 118 in an area adjacent to the first area 112 . The bonding part 118 may be disposed under the concave part 113 and the incident surface 191 of the optical lens 190 . The bonding part 118 may be connected to the light emitting chip 151 of the light emitting device 150 by a wire 118A. The light emitting chip 151 may have a vertical chip structure in which two electrodes are disposed on opposite sides of each other. In the vertical chip, a lower portion of the light emitting chip 151 is bonded to the first region 112 , and the An upper portion of the light emitting chip 151 may be connected to the bonding portion 118 with a wire 118A.

상기 오목부(113) 상에는 반사체(121)의 철 패턴이 링 형상을 갖고 동심원 형상으로 배열될 수 있다. 다른 예로서, 상기 반사체(121)는 복수의 철 패턴이 조밀하게 배열될 수 있으며, 이에 대해 한정하지는 않는다.The iron pattern of the reflector 121 may have a ring shape on the concave part 113 and may be arranged in a concentric circle shape. As another example, a plurality of iron patterns may be densely arranged in the reflector 121 , but the present disclosure is not limited thereto.

도 9와 같이, 광원 렌즈(190)의 입사면(191) 및 상기 형광체층(153)의 외 형상은 원 형상일 수 있으며, 상기 발광 칩(151)은 다각형 형상일 수 있다. 상기 형광체층(153)이 원 형상으로 배치됨으로써, 상기 발광 칩(151)의 각 측면 중심으로 갈수록 상기 형광체층(153)의 측면 두께가 더 두꺼워질 수 있다.9 , the incident surface 191 of the light source lens 190 and the outer shape of the phosphor layer 153 may have a circular shape, and the light emitting chip 151 may have a polygonal shape. Since the phosphor layer 153 is disposed in a circular shape, the side thickness of the phosphor layer 153 may be increased toward the center of each side of the light emitting chip 151 .

도 10과 같이, 발광 소자(150)의 하부 즉, 발광 칩(151)의 하부에는 전도성 지지부재(56)가 배치되어, 회로 기판(110)의 제1영역(112) 상에서 전기적으로 연결될 수 있다. 상기 발광 칩(151)이 전도성 지지부재(56)를 구비하게 되므로, 방열 효율은 개선될 수 있다.10 , a conductive support member 56 is disposed below the light emitting device 150 , that is, under the light emitting chip 151 , and may be electrically connected to the first region 112 of the circuit board 110 . . Since the light emitting chip 151 is provided with the conductive support member 56, heat dissipation efficiency can be improved.

도 11 내지 도 14는 실시 예에 따른 반사체의 변형 예를 나타낸 도면이다. 11 to 14 are views showing modified examples of the reflector according to the embodiment.

도 11을 참조하면, 반사체(121B)의 표면(B1)은 요철 패턴의 철 패턴이 서로 다른 높이를 갖고 배열될 수 있다. 상기 반사체(121B)는 상기 발광 소자(150)로부터 멀어질수록 두께가 점차 두꺼워질 수 있다. 상기 반사체(121B)의 철 패턴의 높이는 상기 발광 소자(150)로부터 멀어질수록 점차 높아질 수 있다. 이러한 반사체(121B)는 서로 다른 높이의 철 패턴에 의해 상기 발광 소자(150)의 측면으로 방출된 광을 효과적으로 광학 렌즈(190)의 입사면으로 반사시켜 줄 수 있다.Referring to FIG. 11 , on the surface B1 of the reflector 121B, the convex and convex patterns may be arranged to have different heights. The reflector 121B may gradually increase in thickness as it moves away from the light emitting device 150 . The height of the iron pattern of the reflector 121B may gradually increase as the distance from the light emitting device 150 increases. The reflector 121B may effectively reflect the light emitted to the side surface of the light emitting device 150 by the iron patterns having different heights to the incident surface of the optical lens 190 .

상기 반사체(121B)의 외측부의 철 패턴의 높이는 상기 제1영역(112)의 상면보다 높게 돌출될 수 있으며, 이에 대해 한정하지는 않는다. The height of the iron pattern on the outer side of the reflector 121B may protrude higher than the upper surface of the first region 112 , but the present invention is not limited thereto.

도 12를 참조하면, 반사체(121C)의 표면(C1)은 곡면을 포함할 수 있다. 상기 표면(C1)은 다수의 변곡점을 갖는 곡면을 포함할 수 있으며, 상기 발광 소자(150)로부터 멀어질수록 상기 곡면의 곡률이 점차 작아질 수 있다. 이에 따라 상기 발광 소자(150)의 측면을 통해 방출된 광을 상기 광학 렌즈(190)의 입사면으로 반사시켜 줄 수 있다. 이러한 반사체(121)의 표면에 미세한 요철 패턴(C2)이 형성되어, 광을 효과적으로 반사할 수 있다.Referring to FIG. 12 , the surface C1 of the reflector 121C may include a curved surface. The surface C1 may include a curved surface having a plurality of inflection points, and the curvature of the curved surface may gradually decrease as the distance from the light emitting device 150 increases. Accordingly, the light emitted through the side surface of the light emitting device 150 may be reflected to the incident surface of the optical lens 190 . A fine concavo-convex pattern C2 is formed on the surface of the reflector 121 to effectively reflect light.

상기 반사체(121C)는 상기 제1영역(112)에 인접한 영역의 두께가 더 얇고 상기 제1영역(112)으로부터 멀어질수록 점차 두꺼워질 수 있다. 상기 반사체(121C)의 외측부는 상기 회로 기판(110)의 상면과 동일한 높이로 돌출될 수 있어, 상기 오목부(113)의 외측벽에 의한 광 손실을 줄일 수 있다.The reflector 121C may have a smaller thickness in a region adjacent to the first region 112 and may gradually increase in thickness as it moves away from the first region 112 . The outer portion of the reflector 121C may protrude at the same height as the top surface of the circuit board 110 , thereby reducing light loss due to the outer wall of the concave portion 113 .

도 13을 참조하면, 반사체(121D)의 표면(D1)은 경사진 면을 포함할 수 있다. 상기 반사체(121D)는 상기 발광 소자(150)로부터 멀어질수록 두께가 점차 두꺼워질 수 있다. 이러한 반사체(121D)의 경사진 표면(D1)에는 요철 패턴(D2)이 형성되어, 상기 발광 소자(150)의 측면으로 방출된 광을 광학 렌즈(190)의 입사면 방향으로 반사할 수 있다. Referring to FIG. 13 , the surface D1 of the reflector 121D may include an inclined surface. The reflector 121D may gradually increase in thickness as it moves away from the light emitting device 150 . A concave-convex pattern D2 is formed on the inclined surface D1 of the reflector 121D to reflect the light emitted from the side surface of the light emitting device 150 in the direction of the incident surface of the optical lens 190 .

상기 반사체(121D)의 외곽부는 상기 회로 기판(110)의 상면과 동일한 두께일 수 있으며, 이에 대해 한정하지는 않는다.The outer portion of the reflector 121D may have the same thickness as the top surface of the circuit board 110 , but is not limited thereto.

도 14를 참조하면, 반사체(121E)는 경사진 내측 영역(E1)과, 요철 패턴을 갖는 외측 영역(E2)을 포함할 수 있다. 상기 내측 영역(E1)은 상기 발광 소자(150)의 측면에 대해 경사진 면을 제공하여, 상기 발광 소자(150)의 측면을 통해 방출된 광을 광학 렌즈(190)의 입사면 방향으로 반사시켜 줄 수 있다. 상기 반사체(121E)의 외측 영역(E2)은 요철 패턴으로 형성되어, 상기 광학 렌즈(190)의 입사면(191)을 통해 누설된 광을 재 반사시켜 줄 수 있다. 상기 외측 영역(E2)의 상면 높이는 상기 회로 기판(110)의 상면 높이와 동일한 높이이거나 상기 광학 렌즈(190)의 입사면(191)에 더 인접하게 배치되어, 측면 광의 손실을 줄여줄 수 있다.Referring to FIG. 14 , the reflector 121E may include an inclined inner region E1 and an outer region E2 having an uneven pattern. The inner region E1 provides an inclined surface with respect to the side surface of the light emitting element 150 to reflect the light emitted through the side surface of the light emitting element 150 in the direction of the incident surface of the optical lens 190 can give The outer region E2 of the reflector 121E may be formed in a concave-convex pattern to re-reflect light leaked through the incident surface 191 of the optical lens 190 . The upper surface height of the outer region E2 may be the same height as the upper surface height of the circuit board 110 or may be disposed closer to the incident surface 191 of the optical lens 190 to reduce side light loss.

도 15는 실시 예에 따른 광원 모듈의 조립 과정을 설명하기 위한 도면이다.15 is a view for explaining a process of assembling a light source module according to an embodiment.

도 15를 참조하면, 회로 기판(110) 상의 제1영역(112)은 상면(111)으로부터 소정 깊이(D5)를 갖도록 형성하고, 상기 제1영역(112)의 둘레에 오목부(113)를 형성하고, 상기 오목부(113)에 반사체(121)를 접착층으로 접착하게 된다. 상기 제1영역(112) 상의 패드(115,117)에 발광 소자(150)의 발광 칩(151)을 접합 부재로 본딩하게 된다. 여기서, 광학 렌즈(190)는 상기 발광 소자(150)를 회로 기판(110) 상에 배치한 후 접착할 수 있고, 회로 기판(110) 상에 발광 소자(150)를 배치하기 전에 접착할 수 있으며, 이에 대해 한정하지는 않는다.15 , the first region 112 on the circuit board 110 is formed to have a predetermined depth D5 from the upper surface 111 , and a recess 113 is formed around the first region 112 . formed, and the reflector 121 is adhered to the concave portion 113 with an adhesive layer. The light emitting chip 151 of the light emitting device 150 is bonded to the pads 115 and 117 on the first region 112 using a bonding member. Here, the optical lens 190 may be adhered after disposing the light emitting device 150 on the circuit board 110 , and may be adhered before disposing the light emitting device 150 on the circuit board 110 , , but is not limited thereto.

도 16을 참조하면, 회로 기판(110) 상에 복수의 제1영역(112)이 배치되며, 상기 제1영역(112) 상에 발광 소자(150)가 각각 배치된다. 상기 발광 소자(150) 간의 간격(F1)은 상기 광학 렌즈(190)의 광학 특성 및 광 효율에 따라 달라질 수 있고 인접한 발광 소자(150) 간의 광 간섭이 최소화될 수 있는 간격으로 배열될 수 있다.Referring to FIG. 16 , a plurality of first regions 112 are disposed on the circuit board 110 , and a light emitting device 150 is disposed on the first region 112 , respectively. The distance F1 between the light emitting devices 150 may vary depending on the optical characteristics and optical efficiency of the optical lens 190 and may be arranged at intervals to minimize optical interference between adjacent light emitting devices 150 .

상기 오목부(113)는 상기 발광 소자(150)의 둘레에 배치되며, 반사체(121)는 상기 오목부(113) 내에 배치되어 상기 발광 소자(150)의 측면으로 방출된 광을 광학 렌즈(190)의 입사면 방향으로 반사시켜 줄 수 있다. 상기 반사체(121)에 의해 발광 소자(150)의 측면 누설 광을 반사시켜 줌으로써, 인접한 발광 소자(150) 간의 광 간섭이 줄어들 수 있다.The concave portion 113 is disposed on the periphery of the light emitting device 150 , and the reflector 121 is disposed within the recess 113 to transmit the light emitted to the side surface of the light emitting device 150 to the optical lens 190 . ) can be reflected in the direction of the incident surface. By reflecting the side leakage light of the light emitting device 150 by the reflector 121 , light interference between adjacent light emitting devices 150 may be reduced.

도 17을 참조하면, 조명 장치는 복수의 발광 소자(150)를 갖는 광원 모듈(100) 상에 광학 시트(141)가 배치될 수 있다. 상기 광학 시트(141)는 상기 광원 모듈의 광학 렌즈(190)를 통해 출사된 광을 면 광원으로 표시 패널에 제공할 수 있다. Referring to FIG. 17 , in the lighting device, an optical sheet 141 may be disposed on the light source module 100 including the plurality of light emitting devices 150 . The optical sheet 141 may provide the light emitted through the optical lens 190 of the light source module as a surface light source to the display panel.

상기 광학 시트(141)는 도광판, 프리즘 시트, 확산 시트 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. The optical sheet 141 may include at least one of a light guide plate, a prism sheet, and a diffusion sheet, but is not limited thereto.

상기 회로 기판(110) 상의 오목부(113)에 반사체(121)를 배치하여, 상기 발광 소자(150)의 측면으로 방출된 광을 상기 광학 시트 방향으로 반사시켜 줌으로써, 인접한 발광 소자(150) 간의 광 간섭을 줄여줄 수 있다. 또한 광학 렌즈(190)로부터 출사된 광의 효율이 개선됨으로써, 회로 기판(110)과 광학 시트(141) 사이의 거리를 줄여줄 수 있고, 백라이트 유닛의 두께를 줄여줄 수 있다. By disposing a reflector 121 in the concave portion 113 on the circuit board 110 to reflect the light emitted from the side surface of the light emitting device 150 in the direction of the optical sheet, between adjacent light emitting devices 150 . It can reduce optical interference. In addition, as the efficiency of the light emitted from the optical lens 190 is improved, the distance between the circuit board 110 and the optical sheet 141 may be reduced, and the thickness of the backlight unit may be reduced.

도 18은 실시 예에 따른 발광 칩의 일 예를 나타낸 도면이다. 도 18의 발광 칩은 제1실시 예에 적용된 발광 칩일 수 있으며, 이에 대해 한정하지는 않는다. 18 is a diagram illustrating an example of a light emitting chip according to an embodiment. The light emitting chip of FIG. 18 may be the light emitting chip applied to the first embodiment, but is not limited thereto.

도 18을 참조하면, 발광 칩(151)은 발광 구조물(225) 및 복수의 전극(21,23)을 포함한다. 상기 발광 구조물(225)은 II족 내지 VI족 원소의 화합물 반도체층 예컨대, III족-V족 원소의 화합물 반도체층 또는 II족-VI족 원소의 화합물 반도체층으로 형성될 수 있다. 상기 복수의 전극(21,23)은 상기 발광 구조물(225)의 반도체층에 선택적으로 연결되며, 전원을 공급하게 된다.Referring to FIG. 18 , the light emitting chip 151 includes a light emitting structure 225 and a plurality of electrodes 21 and 23 . The light emitting structure 225 may be formed of a compound semiconductor layer of a group II to group VI element, for example, a compound semiconductor layer of a group III-V element or a compound semiconductor layer of a group II-VI element. The plurality of electrodes 21 and 23 are selectively connected to the semiconductor layer of the light emitting structure 225 and supply power.

상기 발광 칩은 기판(221)을 포함할 수 있다. 상기 기판(221)은 상기 발광 구조물(225) 위에 배치된다. 상기 기판(221)은 예컨대, 투광성, 절연성 기판, 또는 전도성 기판일 수 있다. 상기 기판(221)은 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(221)의 탑 면 및 바닥면 중 적어도 하나 또는 모두에는 복수의 볼록부(미도시)가 형성되어, 광 추출 효율을 개선시켜 줄 수 있다. 각 볼록부의 측 단면 형상은 반구형 형상, 반타원 형상, 또는 다각형 형상 중 적어도 하나를 포함할 수 있다. 이러한 기판(221)은 제거될 수 있으며, 이에 대해 한정하지는 않는다. The light emitting chip may include a substrate 221 . The substrate 221 is disposed on the light emitting structure 225 . The substrate 221 may be, for example, a light-transmitting, insulating substrate, or a conductive substrate. The substrate 221 may include, for example, at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 . A plurality of convex portions (not shown) may be formed on at least one or both of the top surface and the bottom surface of the substrate 221 to improve light extraction efficiency. A side cross-sectional shape of each convex portion may include at least one of a hemispherical shape, a semi-elliptical shape, and a polygonal shape. The substrate 221 may be removed, but is not limited thereto.

상기 발광 칩(151)은 상기 기판(221)과 상기 발광 구조물(225) 사이에 버퍼층(미도시) 및 언도프드 반도체층(미도시) 중 적어도 하나를 포함할 수 있다. 상기 버퍼층은 상기 기판(221)과 반도체층과의 격자 상수 차이를 완화시켜 주기 위한 층으로서, II족 내지 VI족 화합물 반도체 중에서 선택적으로 형성될 수 있다. 상기 버퍼층 아래에는 언도핑된 III족-V족 화합물 반도체층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(221)은 제거될 수 있다. 상기 기판(221)이 제거된 경우 형광체층(61)은 상기 제1도전형 반도체층(222)의 상면이나 다른 반도체층의 상면에 접촉될 수 있다.The light emitting chip 151 may include at least one of a buffer layer (not shown) and an undoped semiconductor layer (not shown) between the substrate 221 and the light emitting structure 225 . The buffer layer is a layer for alleviating a difference in lattice constant between the substrate 221 and the semiconductor layer, and may be selectively formed from group II to group VI compound semiconductors. An undoped group III-V compound semiconductor layer may be further formed under the buffer layer, but is not limited thereto. The substrate 221 may be removed. When the substrate 221 is removed, the phosphor layer 61 may be in contact with an upper surface of the first conductive semiconductor layer 222 or an upper surface of another semiconductor layer.

상기 발광 구조물(225)은 상기 기판(221) 아래에 배치될 수 있으며, 제1도전형 반도체층(222), 활성층(223) 및 제2도전형 반도체층(224)을 포함한다. 상기 각 층(222,223,224)의 위 및 아래 중 적어도 하나에는 다른 반도체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 225 may be disposed under the substrate 221 , and includes a first conductivity type semiconductor layer 222 , an active layer 223 , and a second conductivity type semiconductor layer 224 . Another semiconductor layer may be further disposed on at least one above and below each of the layers 222 , 223 , and 224 , but the present disclosure is not limited thereto.

상기 제1도전형 반도체층(222)은 기판(221) 아래에 배치되며, 제1도전형 도펀트가 도핑된 반도체 예컨대, n형 반도체층으로 구현될 수 있다. 상기 제1도전형 반도체층(222)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1도전형 반도체층(222)은 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다. 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te 등과 같은 도펀트를 포함한다.The first conductivity type semiconductor layer 222 is disposed under the substrate 221 , and may be implemented as a semiconductor doped with a first conductivity type dopant, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 222 includes a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). The first conductive semiconductor layer 222 may be selected from a group III-V element compound semiconductor, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. . The first conductivity-type dopant is an n-type dopant, and includes dopants such as Si, Ge, Sn, Se, and Te.

상기 활성층(223)은 제1도전형 반도체층(222) 아래에 배치되고, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다.The active layer 223 is disposed under the first conductivity type semiconductor layer 222 and selectively includes a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure. and includes the cycle of the well layer and the barrier layer. The period of the well layer/barrier layer is, for example, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs contains at least one of the pairs of

상기 제2도전형 반도체층(224)은 활성층(223) 아래에 배치된다. 상기 제2도전형 반도체층(224)은 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제2도전형 반도체층(224)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(224)이 p형 반도체층이고, 상기 제1도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. The second conductive semiconductor layer 224 is disposed under the active layer 223 . The second conductivity type semiconductor layer 224 is a semiconductor doped with a second conductivity type dopant, for example, In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤ 1) contains the composition formula. The second conductive semiconductor layer 224 may be formed of at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. The second conductivity-type semiconductor layer 224 is a p-type semiconductor layer, and the first conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

상기 발광 구조물(225)은 다른 예로서, 상기 제1도전형 반도체층(222)이 p형 반도체층, 상기 제2도전형 반도체층(224)은 n형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(224) 아래에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다. 또한 상기 발광 구조물(225)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. As another example of the light emitting structure 225 , the first conductivity-type semiconductor layer 222 may be implemented as a p-type semiconductor layer, and the second conductivity-type semiconductor layer 224 may be implemented as an n-type semiconductor layer. A third conductivity type semiconductor layer having a polarity opposite to that of the second conductivity type semiconductor layer may be formed under the second conductivity type semiconductor layer 224 . In addition, the light emitting structure 225 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 발광 칩(151)은 하부에는 제1 및 제2전극(21,23)이 배치된다. 상기 제1전극(21)은 상기 제1도전형 반도체층(222)과 전기적으로 연결되며, 상기 제2전극(23)은 제2도전형 반도체층(224)과 전기적으로 연결된다. 상기 제1 및 제2전극(21,23)은 바닥 형상이 다각형 또는 원 형상일 수 있다.The first and second electrodes 21 and 23 are disposed on the lower portion of the light emitting chip 151 . The first electrode 21 is electrically connected to the first conductive semiconductor layer 222 , and the second electrode 23 is electrically connected to the second conductive semiconductor layer 224 . The first and second electrodes 21 and 23 may have a polygonal or circular bottom shape.

상기 발광 칩(151)은 제1 및 제2전극층(241,242), 제3전극층(243), 절연층(231,233)을 포함한다. 상기 제1 및 제2전극층(241,242) 각각은 단층 또는 다층으로 형성될 수 있으며, 전류 확산층으로 기능할 수 있다. 상기 제1 및 제2전극층(241,242)은 상기 발광 구조물(225)의 아래에 배치된 제1전극층(241); 및 상기 제1전극층(241) 아래에 배치된 제2전극층(242)을 포함할 수 있다. 상기 제1전극층(241)은 전류를 확산시켜 주게 되며, 상기 제2전극층(241)은 입사되는 광을 반사하게 된다.The light emitting chip 151 includes first and second electrode layers 241,242 , a third electrode layer 243 , and insulating layers 231,233 . Each of the first and second electrode layers 241,242 may be formed as a single layer or multiple layers, and may function as a current diffusion layer. The first and second electrode layers 241,242 may include a first electrode layer 241 disposed under the light emitting structure 225; and a second electrode layer 242 disposed under the first electrode layer 241 . The first electrode layer 241 diffuses the current, and the second electrode layer 241 reflects the incident light.

상기 제1 및 제2전극층(241,242)은 서로 다른 물질로 형성될 수 있다. 상기 제1전극층(241)은 투광성 재질로 형성될 수 있으며, 예컨대 금속 산화물 또는 금속 질화물로 형성될 수 있다. The first and second electrode layers 241,242 may be formed of different materials. The first electrode layer 241 may be formed of a light-transmitting material, for example, a metal oxide or a metal nitride.

상기 제1전극층(241)은 예컨대 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. The first electrode layer 241 is, for example, indium tin oxide (ITO), ITO nitride (ITON), indium zinc oxide (IZO), IZO nitride (IZON), indium zinc tin oxide (IZTO), or indium aluminum zinc oxide (IAZO). , indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), and gallium zinc oxide (GZO).

상기 제2전극층(242)은 상기 제1전극층(241)의 하면과 접촉되며 반사 전극층으로 기능할 수 있다. 상기 제2전극층(242)은 금속 예컨대, Ag, Au 또는 Al를 포함한다. 상기 제2전극층(242)은 상기 제1전극층(241)이 일부 영역이 제거된 경우, 상기 발광 구조물(225)의 하면에 부분적으로 접촉될 수 있다. The second electrode layer 242 may be in contact with a lower surface of the first electrode layer 241 and function as a reflective electrode layer. The second electrode layer 242 includes a metal, for example, Ag, Au, or Al. The second electrode layer 242 may partially contact the lower surface of the light emitting structure 225 when a portion of the first electrode layer 241 is removed.

다른 예로서, 상기 제1 및 제2전극층(241,242)의 구조는 무지향성 반사(ODR: Omni Directional Reflector layer) 구조로 적층될 수 있다. 상기 무지향성 반사 구조는 낮은 굴절률을 갖는 제1전극층(241)과, 상기 제1전극층(241)과 접촉된 고 반사 재질의 금속 재질인 제2전극층(242)의 적층 구조로 형성될 수 있다. 상기 전극층(241,242)은, 예컨대, ITO/Ag의 적층 구조로 이루어질 수 있다. 이러한 상기 제1전극층(241)과 제2전극층(242) 사이의 계면에서 전 방위 반사각을 개선시켜 줄 수 있다. As another example, the structure of the first and second electrode layers 241,242 may be stacked in an omni directional reflector layer (ODR) structure. The non-directional reflective structure may be formed of a stacked structure of a first electrode layer 241 having a low refractive index and a second electrode layer 242 made of a highly reflective metal material in contact with the first electrode layer 241 . The electrode layers 241,242 may have, for example, a stacked structure of ITO/Ag. The omnidirectional reflection angle at the interface between the first electrode layer 241 and the second electrode layer 242 may be improved.

다른 예로서, 상기 제2전극층(242)은 제거될 수 있으며, 다른 재질의 반사층으로 형성될 수 있다. 상기 반사층은 분산형 브래그 반사(distributed bragg reflector: DBR) 구조로 형성될 수 있으며, 상기 분산형 브래그 반사 구조는 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조를 포함하며, 예컨대, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 서로 다른 어느 하나를 각각 포함할 수 있다. 다른 예로서, 상기 전극층(241,242)은 분산형 브래그 반사 구조와 무지향성 반사 구조를 모두 포함할 수 있으며, 이 경우 98% 이상의 광 반사율을 갖는 발광 칩을 제공할 수 있다. 상기 플립 방식으로 탑재된 발광 칩은 상기 제2전극층(242)로부터 반사된 광이 기판(221)을 통해 방출하게 되므로, 수직 상 방향으로 대부분의 광을 방출할 수 있다. As another example, the second electrode layer 242 may be removed, and may be formed of a reflective layer of a different material. The reflective layer may be formed of a distributed bragg reflector (DBR) structure, wherein the distributed Bragg reflector structure includes a structure in which two dielectric layers having different refractive indices are alternately disposed, for example, a SiO 2 layer , Si 3 N 4 layer, TiO 2 layer, Al 2 O 3 layer, and may include a different one of the MgO layer, respectively. As another example, the electrode layers 241,242 may include both a distributed Bragg reflective structure and a non-directional reflective structure, and in this case, a light emitting chip having a light reflectance of 98% or more may be provided. The light emitting chip mounted in the flip method emits light reflected from the second electrode layer 242 through the substrate 221 , so that most of the light may be emitted in the vertical direction.

상기 발광 칩(151)의 측면으로 방출된 광은 실시 예에 따른 반사 부재에 의해 광 출사 영역으로 반사될 수 있다. The light emitted to the side surface of the light emitting chip 151 may be reflected to the light emission area by the reflective member according to the embodiment.

상기 제3전극층(243)은 상기 제2전극층(242)의 아래에 배치되며, 상기 제1 및 제2전극층(241,242)과 전기적으로 절연된다. 상기 제3전극층(243)은 금속 예컨대, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함한다. 상기 제3전극층(243) 아래에는 제1전극(21) 및 제2전극(23)가 배치된다. The third electrode layer 243 is disposed under the second electrode layer 242 and is electrically insulated from the first and second electrode layers 241,242 . The third electrode layer 243 may be formed of a metal, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), or tin (Sn). ), silver (Ag), and phosphorus (P). A first electrode 21 and a second electrode 23 are disposed under the third electrode layer 243 .

상기 절연층(231,233)은 제1 및 제2전극층(241,242), 제3전극층(243), 제1 및 제2전극(21,23), 발광 구조물(225)의 층 간의 불필요한 접촉을 차단하게 된다. 상기 절연층(231,233)은 제1 및 제2절연층(231,233)을 포함한다. 상기 제1절연층(231)은 상기 제3전극층(243)과 제2전극층(242) 사이에 배치된다. 상기 제2절연층(233)은 상기 제3전극층(243)과 제1,2전극(21,23) 사이에 배치된다. The insulating layer 231,233 blocks unnecessary contact between the layers of the first and second electrode layers 241,242 , the third electrode layer 243 , the first and second electrodes 21 and 23 , and the light emitting structure 225 . . The insulating layers 231,233 include first and second insulating layers 231,233. The first insulating layer 231 is disposed between the third electrode layer 243 and the second electrode layer 242 . The second insulating layer 233 is disposed between the third electrode layer 243 and the first and second electrodes 21 and 23 .

상기 제3전극층(243)은 상기 제1도전형 반도체층(222)과 연결된다. 상기 제3전극층(243)의 연결부(244)는 상기 제1, 2전극층(241, 242) 및 발광 구조물(225)의 하부를 통해 비아 구조로 돌출되며 제1도전형 반도체층(222)과 접촉된다. 상기 연결부(244)는 복수로 배치될 수 있다. 상기 제3전극층(243)의 연결부(244)의 둘레에는 상기 제1절연층(231)의 일부(232)가 연장되어 제3전극층(243)과 상기 제1 및 제2전극층(241,242), 제2도전형 반도체층(224) 및 활성층(223) 간의 전기적인 연결을 차단한다. 상기 발광 구조물(225)의 측면에는 측면 보호를 위해 절연 층이 배치될 수 있으며, 이에 대해 한정하지는 않는다. The third electrode layer 243 is connected to the first conductive semiconductor layer 222 . The connection part 244 of the third electrode layer 243 protrudes into a via structure through the lower portions of the first and second electrode layers 241 and 242 and the light emitting structure 225 and is in contact with the first conductive semiconductor layer 222 . do. The connection part 244 may be disposed in plurality. A portion 232 of the first insulating layer 231 extends around the connecting portion 244 of the third electrode layer 243 to include a third electrode layer 243, the first and second electrode layers 241,242, An electrical connection between the second conductive semiconductor layer 224 and the active layer 223 is cut off. An insulating layer may be disposed on a side surface of the light emitting structure 225 to protect the side surface, but is not limited thereto.

상기 제2전극(23)은 상기 제2절연층(233) 아래에 배치되고 상기 제2절연층(233)의 오픈 영역을 통해 상기 제1 및 제2전극층(241, 242) 중 적어도 하나와 접촉되거나 연결된다. 상기 제1전극(21)은 상기 제2절연층(233)의 아래에 배치되며 상기 제2절연층(233)의 오픈 영역을 통해 상기 제3전극층(243)과 연결된다. 이에 따라 상기 제2전극(23)의 돌기(248)는 제1,2전극층(241,242)을 통해 제2도전형 반도체층(224)에 전기적으로 연결되며, 제1전극(21)의 돌기(246)는 제3전극층(243)을 통해 제1도전형 반도체층(222)에 전기적으로 연결된다. The second electrode 23 is disposed under the second insulating layer 233 and makes contact with at least one of the first and second electrode layers 241 and 242 through an open region of the second insulating layer 233 . or connected The first electrode 21 is disposed under the second insulating layer 233 and is connected to the third electrode layer 243 through an open region of the second insulating layer 233 . Accordingly, the protrusion 248 of the second electrode 23 is electrically connected to the second conductive semiconductor layer 224 through the first and second electrode layers 241,242, and the protrusion 246 of the first electrode 21 ) is electrically connected to the first conductivity type semiconductor layer 222 through the third electrode layer 243 .

도 19는 실시 예에 따른 발광 칩의 다른 예이다. 도 19의 발광 칩은 제2실시 예에 적용된 발광 칩일 수 있으며, 이에 대해 한정하지는 않는다.19 is another example of a light emitting chip according to an embodiment. The light emitting chip of FIG. 19 may be the light emitting chip applied to the second embodiment, but is not limited thereto.

도 19를 참조하면, 발광 칩(151A)은 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 제1 전극층(20), 상기 제1전극층(20) 아래에 제2 전극층(50), 상기 제1 및 제2전극층(20,50) 사이에 절연층(41), 및 패드(25)를 포함할 수 있다.Referring to FIG. 19 , the light emitting chip 151A includes a light emitting structure 10 having a plurality of semiconductor layers 11 , 12 , and 13 , a first electrode layer 20 under the light emitting structure 10 , and the first electrode layer A second electrode layer 50 under (20), an insulating layer 41 between the first and second electrode layers 20 and 50, and a pad 25 may be included.

상기 발광구조물(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first semiconductor layer 11 , an active layer 12 , and a second semiconductor layer 13 . The active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13 . The active layer 12 may be disposed under the first semiconductor layer 11 , and the second semiconductor layer 13 may be disposed under the active layer 12 .

예로서, 상기 제1 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 또한 반대로, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first semiconductor layer 11 includes an n-type semiconductor layer to which a first conductivity-type dopant, for example, an n-type dopant is added, and the second semiconductor layer 13 includes a second conductivity-type dopant, for example, p It may include a p-type semiconductor layer to which a type dopant is added. Alternatively, the first semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철 면(11A)는 광 추출 효율을 개선시켜 줄 수 있다. 상기 요철 면(11A)의 측 단면은 다각형 형상, 또는 반구형 형상을 포함할 수 있다.The upper surface of the first semiconductor layer 11 may be formed of a rough uneven portion 11A, and the uneven surface 11A may improve light extraction efficiency. A side cross-section of the concave-convex surface 11A may have a polygonal shape or a hemispherical shape.

상기 제1전극층(20)은 상기 발광 구조물(10)과 제2전극층(50) 사이에 배치되며, 상기 발광 구조물(10)의 제2반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(50)과 전기적으로 절연된다. 상기 제1전극층(20)은 제1 접촉층(15), 반사층(17) 및 캡핑층(19)를 포함하며, 상기 제1 접촉층(15)는 상기 반사층(17)과 제2반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 캡핑층(19) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 캡핑층(19)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 20 is disposed between the light emitting structure 10 and the second electrode layer 50 , is electrically connected to the second semiconductor layer 13 of the light emitting structure 10 , and the second electrode layer (50) and electrically insulated. The first electrode layer 20 includes a first contact layer 15, a reflective layer 17 and a capping layer 19, and the first contact layer 15 includes the reflective layer 17 and a second semiconductor layer ( 13), and the reflective layer 17 is disposed between the first contact layer 15 and the capping layer 19 . The first contact layer 15 , the reflective layer 17 , and the capping layer 19 may be formed of different conductive materials, but are not limited thereto.

상기 제1 접촉층(15)은 상기 제2 반도체층(13)에 접촉되며, 예컨대 상기 제2 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The first contact layer 15 may be in contact with the second semiconductor layer 13 , and for example, an ohmic contact may be formed with the second semiconductor layer 13 . The first contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The first contact layer 15 is, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide) ), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), GZO(Gallium Zinc Oxide) IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, may be formed of at least one of Ti.

상기 반사층(17)은 상기 제1 접촉층(15)과 캡핑층(19)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The reflective layer 17 may be electrically connected to the first contact layer 15 and the capping layer 19 . The reflective layer 17 may serve to increase the amount of light extracted to the outside by reflecting the light incident from the light emitting structure 10 .

상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다. The reflective layer 17 may be formed of a metal having a light reflectance of 70% or more. For example, the reflective layer 17 may be formed of a metal or alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 and the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-) Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It may be formed in multiple layers. For example, in an embodiment, the reflective layer 17 may include at least one of Ag, Al, an Ag-Pd-Cu alloy, or an Ag-Cu alloy. For example, the reflective layer 17 may be formed of an Ag layer and a Ni layer alternately, and may include Ni/Ag/Ni, a Ti layer, or a Pt layer. As another example, the first contact layer 15 may be formed under the reflective layer 17 , and at least a portion may pass through the reflective layer 17 to contact the second semiconductor layer 13 . As another example, the reflective layer 17 may be disposed under the first contact layer 15 , and a portion may pass through the first contact layer 15 to contact the second semiconductor layer 13 . .

실시 예에 따른 발광 칩은 상기 반사층(17) 아래에 배치된 캡핑층(capping layer)(19)을 포함할 수 있다. 상기 캡핑층(19)은 상기 반사층(17)의 하면과 접촉되고, 접촉부(34)가 패드(25)와 결합되어, 상기 패드(25)로부터 공급되는 전원을 전달하는 배선층으로 기능한다. 상기 캡핑층(19)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The light emitting chip according to the embodiment may include a capping layer 19 disposed under the reflective layer 17 . The capping layer 19 is in contact with the lower surface of the reflective layer 17 , and the contact part 34 is coupled to the pad 25 , and functions as a wiring layer that transmits power supplied from the pad 25 . The capping layer 19 may be formed of a metal, for example, may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

상기 캡핑층(19)의 접촉부(34)는 상기 발광 구조물(10)과 수직 방향으로 오버랩되지 않는 영역에 배치되며, 상기 패드(25)와 수직하게 오버랩된다. 상기 캡핑층(19)의 접촉부(34)는 상기 제1 접촉층(15) 및 반사층(17)과 수직 방향으로 오버랩되지 않는 영역에 배치된다. 상기 캡핑층(19)의 접촉부(34)는 상기 발광 구조물(10)보다 낮은 위치에 배치되며, 상기 패드(25)와 직접 접촉될 수 있다.The contact portion 34 of the capping layer 19 is disposed in an area that does not vertically overlap the light emitting structure 10 and vertically overlaps the pad 25 . The contact portion 34 of the capping layer 19 is disposed in a region that does not vertically overlap the first contact layer 15 and the reflective layer 17 . The contact portion 34 of the capping layer 19 may be disposed at a lower position than the light emitting structure 10 and may be in direct contact with the pad 25 .

상기 패드(25)는 단층 또는 다층으로 형성될 수 있으며, 단층은 Au일 수 있고, 다층인 경우 Ti, Ag, Cu, Au 중 적어도 2개를 포함할 수 있다. 여기서, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 상기 반사층(17) 및 상기 제1 접촉층(15) 중 적어도 하나가 패드(25)와 직접 접촉될 수 있으며, 이에 대해 한정하지는 않는다. The pad 25 may be formed of a single layer or multiple layers, and the single layer may be made of Au, and in the case of a multilayer, it may include at least two of Ti, Ag, Cu, and Au. Here, in the case of a multi-layer structure, it may be a Ti/Ag/Cu/Au stacked structure or a Ti/Cu/Au stacked structure. At least one of the reflective layer 17 and the first contact layer 15 may be in direct contact with the pad 25 , but is not limited thereto.

상기 패드(25)는 제1전극층(20)의 외 측벽과 상기 발광 구조물(10) 사이의 영역(A1)에 배치될 수 있다. 상기 패드(25)의 둘레에는 상기 보호층(30) 및 투광층(45)이 접촉될 수 있다.The pad 25 may be disposed in the area A1 between the outer sidewall of the first electrode layer 20 and the light emitting structure 10 . The protective layer 30 and the light-transmitting layer 45 may contact the periphery of the pad 25 .

보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.The protective layer 30 is disposed on the lower surface of the light emitting structure 10 , and may be in contact with the lower surface of the second semiconductor layer 13 and the first contact layer 15 , and may be in contact with the reflective layer 17 . can be

상기 보호층(30) 중 상기 발광 구조물(10)과 수직 방향으로 오버랩되는 내측부는 상기 돌출부(16)의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 보호층(30)의 외측부는 상기 캡핑층(19)의 접촉부(34) 위로 연장되며 상기 접촉부(34)와 수직 방향으로 오버랩되게 배치된다. 상기 보호층(30)의 외측부는 상기 패드(25)와 접촉될 수 있으며, 예컨대 상기 패드(25)의 둘레 면에 배치될 수 있다.An inner portion of the protective layer 30 that vertically overlaps with the light emitting structure 10 may be disposed to vertically overlap with the region of the protrusion 16 . The outer portion of the protective layer 30 extends over the contact portion 34 of the capping layer 19 and is disposed to vertically overlap the contact portion 34 . The outer portion of the protective layer 30 may be in contact with the pad 25 , for example, may be disposed on a peripheral surface of the pad 25 .

상기 보호층(30)의 내측부는 상기 발광 구조물(10)과 상기 제1전극층(20) 사이에 배치되며, 외측부는 투광층(45)과 상기 캡핑층(19)의 접촉부(34) 사이에 배치될 수 있다. 상기 보호층(30)의 외측부는 상기 발광구조물(10)의 측벽보다 외측 영역으로 연장되어, 습기가 침투하는 것을 방지할 수 있다. The inner portion of the protective layer 30 is disposed between the light emitting structure 10 and the first electrode layer 20 , and the outer portion is disposed between the light transmitting layer 45 and the contact portion 34 of the capping layer 19 . can be The outer portion of the protective layer 30 may extend to an area outside the sidewall of the light emitting structure 10 to prevent moisture from penetrating.

상기 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 보호층(30)은 투명한 재질로 형성될 수 있다.The protective layer 30 may be defined as a channel layer, a low refractive material, or an isolation layer. The protective layer 30 may be implemented with an insulating material, for example, it may be implemented with an oxide or nitride. For example, the protective layer 30 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed. The protective layer 30 may be formed of a transparent material.

실시 예에 따른 발광 칩은 상기 제1 전극층(20)과 상기 제2 전극층(50)을 전기적으로 절연시키는 절연층(41)을 포함할 수 있다. 상기 절연층(41)은 상기 제1 전극층(20)과 상기 제2 전극층(50) 사이에 배치될 수 있다. 상기 절연층(41)의 상부는 상기 보호층(30)에 접촉될 수 있다. 상기 절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. The light emitting chip according to the embodiment may include an insulating layer 41 electrically insulating the first electrode layer 20 and the second electrode layer 50 . The insulating layer 41 may be disposed between the first electrode layer 20 and the second electrode layer 50 . An upper portion of the insulating layer 41 may be in contact with the passivation layer 30 . The insulating layer 41 may be formed of, for example, oxide or nitride. For example, the insulating layer 41 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed.

상기 절연층(41)은 예로서 100nm 내지 2000nm의 두께로 형성될 수 있다. 상기 절연층(41)의 두께가 100nm 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 절연층(41)의 두께가 2000nm 초과로 형성될 경우에 후 공정 단계에서 깨짐이 발생 될 수 있다. 상기 절연층(41)은 상기 제1 전극층(20)의 하면과 상기 제2전극층(50)의 상면에 접촉되며, 상기 보호층(30), 캡핑층(19), 접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있다.The insulating layer 41 may be formed to a thickness of, for example, 100 nm to 2000 nm. When the thickness of the insulating layer 41 is formed to be less than 100 nm, a problem may occur in insulating properties, and when the thickness of the insulating layer 41 is formed to exceed 2000 nm, cracks may occur in a post-processing step have. The insulating layer 41 is in contact with the lower surface of the first electrode layer 20 and the upper surface of the second electrode layer 50 , and includes the protective layer 30 , the capping layer 19 , the contact layer 15 , and the reflective layer. (17) It may be formed to be thicker than each thickness.

상기 제2 전극층(50)은 상기 절연층(41) 아래에 배치된 확산 방지층(52), 상기 확산 방지층(52) 아래에 배치된 본딩층(54) 및 상기 본딩층(54) 아래에 배치된 전도성 지지부재(56)를 포함할 수 있으며, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(50)은 상기 확산 방지층(52), 상기 본딩층(54), 상기 전도성 지지부재(56) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 확산 방지층(52) 또는 상기 본딩층(54) 중 적어도 하나는 형성하지 않을 수 있다.The second electrode layer 50 includes a diffusion barrier layer 52 disposed under the insulating layer 41 , a bonding layer 54 disposed under the diffusion barrier layer 52 , and a bonding layer 54 disposed below the diffusion barrier layer 52 . It may include a conductive support member 56 , and may be electrically connected to the first semiconductor layer 11 . In addition, the second electrode layer 50 selectively includes one or two of the diffusion barrier layer 52 , the bonding layer 54 , and the conductive support member 56 , and the diffusion barrier layer 52 or At least one of the bonding layers 54 may not be formed.

상기 확산 방지층(52)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 확산 방지층(52)은 절연층(41)과 본딩층(54) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 확산 방지층(52)은 본딩층(54) 및 전도성 지지부재(56)와 전기적으로 연결되고, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다.The diffusion barrier layer 52 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The diffusion barrier layer 52 may function as a diffusion barrier layer between the insulating layer 41 and the bonding layer 54 . The diffusion barrier layer 52 may be electrically connected to the bonding layer 54 and the conductive support member 56 , and may be electrically connected to the first semiconductor layer 11 .

상기 확산 방지층(52)은 상기 본딩층(54)이 제공되는 공정에서 상기 본딩층(54)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 방지층(52)은 상기 본딩층(54)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The diffusion barrier layer 52 may function to prevent the material included in the bonding layer 54 from being diffused in the direction of the reflective layer 17 in the process in which the bonding layer 54 is provided. The diffusion barrier layer 52 may prevent a material such as tin (Sn) included in the bonding layer 54 from affecting the reflective layer 17 .

상기 본딩층(54)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(56)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(54)은 시드(seed) 층을 포함할 수도 있다.The bonding layer 54 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. may include The conductive support member 56 may support the light emitting structure 10 according to an embodiment and perform a heat dissipation function. The bonding layer 54 may include a seed layer.

상기 전도성 지지부재(56)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 전도성 지지부재(56)은 발광 소자(100)를 지지하기 위한 층으로서, 그 두께는 제2전극층(50)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다.The conductive support member 56 is a metal or carrier substrate, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or a semiconductor substrate implanted with impurities (eg, Si, Ge) , GaN, GaAs, ZnO, SiC, SiGe, etc.) may be formed of at least one. The conductive support member 56 is a layer for supporting the light emitting device 100 , and the thickness thereof is 80% or more of the thickness of the second electrode layer 50 , and may be formed to be 30 μm or more.

한편, 제2접촉층(33)은 상기 제1 반도체층(11)의 내부에 배치되고 상기 제1반도체층(11)과 접촉된다. 상기 제2접촉층(33)의 상면은 상기 제1반도체층(11)의 하면보다 위에 배치될 수 있으며, 제1반도체층(11)과 전기적으로 연결되고, 상기 활성층(12) 및 제2반도체층(13)과 절연된다.Meanwhile, the second contact layer 33 is disposed inside the first semiconductor layer 11 and is in contact with the first semiconductor layer 11 . The upper surface of the second contact layer 33 may be disposed above the lower surface of the first semiconductor layer 11 , and electrically connected to the first semiconductor layer 11 , and the active layer 12 and the second semiconductor layer It is insulated from the layer 13 .

상기 제2 접촉층(33)은 상기 제2 전극층(50)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(33)은 상기 제1전극층(20), 상기 활성층(12) 및 상기 제2반도체층(15)을 관통하여 배치될 수 있다. 상기 제2 접촉층(33)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(2)에 배치되고, 상기 활성층(12) 및 제2반도체층(15)과 보호층(30)에 의해 절연된다. 상기 제2 접촉층(33)는 복수개가 서로 이격되어 배치될 수 있다. The second contact layer 33 may be electrically connected to the second electrode layer 50 . The second contact layer 33 may be disposed through the first electrode layer 20 , the active layer 12 , and the second semiconductor layer 15 . The second contact layer 33 is disposed in a recess 2 disposed in the light emitting structure 10 , and is disposed in the active layer 12 , the second semiconductor layer 15 , and the protective layer 30 . insulated by A plurality of the second contact layers 33 may be disposed to be spaced apart from each other.

상기 제2 접촉층(33)은 제2전극층(50)의 돌기(51)에 연결될 수 있으며, 상기 돌기(51)는 상기 확산 방지층(52)으로부터 돌출될 수 있다. 상기 돌기(51)은 절연층(41) 및 보호층(30) 내에 배치된 홀(41A)을 통해 관통되고, 제1전극층(20)과 절연될 수 있다. The second contact layer 33 may be connected to the protrusion 51 of the second electrode layer 50 , and the protrusion 51 may protrude from the diffusion barrier layer 52 . The protrusion 51 may penetrate through the hole 41A disposed in the insulating layer 41 and the protective layer 30 , and may be insulated from the first electrode layer 20 .

상기 제2 접촉층(33)는 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 돌기(501)는 다른 예로서, 상기 확산 방지층(52) 및 본딩층(54)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 돌기(51)은 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.The second contact layer 33 may include, for example, at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo. As another example, the protrusion 501 may include at least one of a material constituting the diffusion barrier layer 52 and the bonding layer 54 , but is not limited thereto. For example, the protrusion 51 may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta.

패드(25)는 상기 제1 전극층(20)에 전기적으로 연결되며, 상기 발광구조물(10)의 측벽 외측의 영역(A1)에 노출될 수 있다. 상기 패드(25)는 하나 또는 복수로 배치될 수 있다. 상기 패드(25)는 예컨대 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The pad 25 is electrically connected to the first electrode layer 20 and may be exposed in the area A1 outside the sidewall of the light emitting structure 10 . One or a plurality of the pads 25 may be disposed. The pad 25 may include, for example, at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

투광층(45)은 상기 발광구조물(10)의 표면을 보호하고, 상기 패드(91)와 상기 발광구조물(10)의 사이를 절연시킬 수 있고, 상기 보호층(30)의 주변부와 접촉될 수 있다. 상기 투광층(45)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 투광층(45)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 투광층(45)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 투광층(45)은 설계에 따라 생략될 수도 있다. 실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(20)과 상기 제2 전극층(50)에 의해 구동될 수 있다. The light-transmitting layer 45 may protect the surface of the light-emitting structure 10 , insulate between the pad 91 and the light-emitting structure 10 , and may come into contact with the peripheral portion of the protective layer 30 . have. The light-transmitting layer 45 has a lower refractive index than a material of the semiconductor layer constituting the light-emitting structure 10 , and may improve light extraction efficiency. The light-transmitting layer 45 may be formed of, for example, oxide or nitride. For example, the light-transmitting layer 45 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed. Meanwhile, the light-transmitting layer 45 may be omitted depending on the design. According to an embodiment, the light emitting structure 10 may be driven by the first electrode layer 20 and the second electrode layer 50 .

상기에 개시된 실시 예(들)의 광원 모듈은, 라이트 유닛 등과 같은 조명 시스템에 제공될 수 있다. 상기 광원 모듈은 광 출사 영역에 도광판, 확산 시트 및 프리즘 시트 중 적어도 하나를 포함할 수 있다. 상기 조명 시스템은 조명등, 신호등, 차량 전조등, 전광판일 수 있다.The light source module of the embodiment(s) disclosed above may be provided in a lighting system such as a light unit. The light source module may include at least one of a light guide plate, a diffusion sheet, and a prism sheet in the light emission area. The lighting system may be a lighting lamp, a traffic light, a vehicle headlamp, or an electric sign.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiment has been described above, it is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications that have not been made are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

110: 회로 기판
113: 오목부
121,121A,121B,121C,121D,121E: 반사체
115: 제1패드
117: 제2패드
131: 접착층
141: 광학 시트
150: 발광 소자
151: 발광 칩
153: 형광체층
190: 광학 렌즈
110: circuit board
113: recess
121,121A,121B,121C,121D,121E: Reflector
115: first pad
117: second pad
131: adhesive layer
141: optical sheet
150: light emitting element
151: light emitting chip
153: phosphor layer
190: optical lens

Claims (13)

발광 칩 및 상기 발광 칩의 표면 상에 형광체층을 포함하는 발광 소자;
상기 발광 칩 아래의 제1영역 및 상기 제1영역의 둘레에 오목부를 갖는 회로기판;
상기 회로기판의 제1영역의 둘레를 따라 상기 오목부 상에 배치된 반사체; 및
상기 형광체층 상에 배치된 광학 렌즈를 포함하며,
상기 광학 렌즈는 상기 형광체층 및 상기 오목부 상에 배치된 입사면 및 상기 입사면으로 입사된 광을 출사하는 출사면을 포함하며,
상기 형광체층의 상면 면적은 상기 발광 칩의 상면 면적보다 크며,
상기 광학 렌즈의 입사면의 하면 면적은 상기 형광체층의 상면 면적보다 크며,
상기 반사체의 내측부는 상기 광학 렌즈의 입사면에 수직 방향으로 오버랩되게 배치되며,
상기 반사체의 표면은 상기 발광 칩 내의 활성층의 위치보다 낮게 배치되는 광원 모듈.
a light emitting device comprising a light emitting chip and a phosphor layer on a surface of the light emitting chip;
a circuit board having a first region under the light emitting chip and a concave portion around the first region;
a reflector disposed on the concave portion along the periphery of the first region of the circuit board; and
An optical lens disposed on the phosphor layer,
The optical lens includes an incident surface disposed on the phosphor layer and the concave portion, and an exit surface for emitting light incident to the incident surface,
The upper surface area of the phosphor layer is larger than the upper surface area of the light emitting chip,
The lower surface area of the incident surface of the optical lens is larger than the upper surface area of the phosphor layer,
The inner portion of the reflector is disposed to overlap in the vertical direction to the incident surface of the optical lens,
The surface of the reflector is disposed lower than the position of the active layer in the light emitting chip.
제1항에 있어서,
상기 반사체와 상기 오목부의 바닥 사이에 접착층을 포함하며,
상기 오목부는 연속적으로 연결된 링 형상을 포함하며,
상기 반사체는 표면이 요철 패턴을 갖는 광원 모듈.
According to claim 1,
an adhesive layer between the reflector and the bottom of the recess;
The concave portion comprises a continuously connected ring shape,
The reflector is a light source module having a surface uneven pattern.
제2항에 있어서,
상기 반사체는 상기 발광 소자로부터 멀어질수록 점차 두꺼운 두께를 가지며,
상기 오목부의 깊이는 상기 반사체의 내측 두께보다 두꺼운 광원 모듈.
3. The method of claim 2,
The reflector has a gradually thicker thickness as it goes away from the light emitting device,
The depth of the concave portion is thicker than the inner thickness of the light source module of the reflector.
제2항에 있어서,
상기 반사체는 상기 발광 소자의 둘레에 동심원 형상을 갖는 패턴을 갖는 광원 모듈.
3. The method of claim 2,
The reflector is a light source module having a pattern having a concentric circle shape around the light emitting element.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 오목부의 외측 영역은 상기 광학 렌즈의 입사면보다 외측에 배치되며,
상기 오목부의 외곽 형상은 상기 광학 렌즈의 입사면의 외곽 형상과 동일한 형상을 가지며,
상기 회로 기판의 제1영역은 상기 회로 기판의 상면보다 낮고 상기 오목부의 바닥보다 높게 위치하며,
상기 형광체층은 상기 발광 칩의 상면 및 측면에 배치되며,
상기 형광체층의 너비는 상기 광학 렌즈의 입사면의 너비보다 작은 광원 모듈.
5. The method according to any one of claims 1 to 4,
The outer region of the concave portion is disposed outside the incident surface of the optical lens,
The outer shape of the concave portion has the same shape as the outer shape of the incident surface of the optical lens,
The first region of the circuit board is lower than the top surface of the circuit board and is located higher than the bottom of the concave part,
The phosphor layer is disposed on the upper surface and the side surface of the light emitting chip,
The width of the phosphor layer is smaller than the width of the incident surface of the optical lens module.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150110647A 2015-08-05 2015-08-05 Light source module and lighting apparatus KR102407329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150110647A KR102407329B1 (en) 2015-08-05 2015-08-05 Light source module and lighting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110647A KR102407329B1 (en) 2015-08-05 2015-08-05 Light source module and lighting apparatus

Publications (2)

Publication Number Publication Date
KR20170017150A KR20170017150A (en) 2017-02-15
KR102407329B1 true KR102407329B1 (en) 2022-06-13

Family

ID=58111788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110647A KR102407329B1 (en) 2015-08-05 2015-08-05 Light source module and lighting apparatus

Country Status (1)

Country Link
KR (1) KR102407329B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6932019B2 (en) * 2017-03-31 2021-09-08 日機装株式会社 Light emitting device
KR102356216B1 (en) 2017-05-30 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package and light unit
WO2018221789A1 (en) * 2017-05-30 2018-12-06 엘지이노텍 주식회사 Light-emitting device package and light source device
KR102432213B1 (en) * 2017-09-12 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package
KR102401826B1 (en) * 2017-09-15 2022-05-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package and lighting apparatus
KR102613886B1 (en) * 2018-08-06 2023-12-15 서울바이오시스 주식회사 Light emitting device and light irradiator having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238846A (en) * 2009-03-31 2010-10-21 Nichia Corp Light-emitting device
WO2011099384A1 (en) 2010-02-09 2011-08-18 日亜化学工業株式会社 Light emitting device and method for manufacturing light emitting device
KR101283282B1 (en) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 Light emitting device package and method for manufacturing the same
JP2013219397A (en) * 2013-07-24 2013-10-24 Nichia Chem Ind Ltd Light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283282B1 (en) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 Light emitting device package and method for manufacturing the same
JP2010238846A (en) * 2009-03-31 2010-10-21 Nichia Corp Light-emitting device
WO2011099384A1 (en) 2010-02-09 2011-08-18 日亜化学工業株式会社 Light emitting device and method for manufacturing light emitting device
JP2013219397A (en) * 2013-07-24 2013-10-24 Nichia Chem Ind Ltd Light-emitting device

Also Published As

Publication number Publication date
KR20170017150A (en) 2017-02-15

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
EP2381490B1 (en) Light emitting device with electrode material having different plasmon frequency differing from emitted light
US20190221714A1 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
KR101081062B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US9929327B2 (en) Light-emitting device package and light-emitting module including the same
EP3534413B1 (en) Semiconductor device package
EP2362455B1 (en) Light emitting device
KR102407329B1 (en) Light source module and lighting apparatus
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
US9190578B2 (en) Lamp unit
CN108885351A (en) Optical module
US20110193117A1 (en) Light emitting device and light emitting device package having the same
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR102378952B1 (en) Light emitting device and light emitting device including the same
KR20120048413A (en) Light emitting device and light emitting device package
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101734541B1 (en) Light emitting device, light emitting device package
JP2011146707A (en) Light emitting element chip, and plight emitting element package
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR102251225B1 (en) Light source module
KR20120045635A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101991033B1 (en) Light emitting device package
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant