KR102496616B1 - Light emitting device and display device having thereof - Google Patents

Light emitting device and display device having thereof Download PDF

Info

Publication number
KR102496616B1
KR102496616B1 KR1020160053611A KR20160053611A KR102496616B1 KR 102496616 B1 KR102496616 B1 KR 102496616B1 KR 1020160053611 A KR1020160053611 A KR 1020160053611A KR 20160053611 A KR20160053611 A KR 20160053611A KR 102496616 B1 KR102496616 B1 KR 102496616B1
Authority
KR
South Korea
Prior art keywords
layer
ohmic
semiconductor layer
light emitting
electrode
Prior art date
Application number
KR1020160053611A
Other languages
Korean (ko)
Other versions
KR20170124048A (en
Inventor
박덕현
고은빈
정병학
홍기용
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160053611A priority Critical patent/KR102496616B1/en
Priority to US16/094,985 priority patent/US10615311B2/en
Priority to PCT/KR2017/004295 priority patent/WO2017183944A1/en
Priority to CN201780024951.4A priority patent/CN109075221B/en
Publication of KR20170124048A publication Critical patent/KR20170124048A/en
Application granted granted Critical
Publication of KR102496616B1 publication Critical patent/KR102496616B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

실시 예는, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 타측에 배치되는 절연층; 상기 절연층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 상기 절연층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 상기 제1도전형 반도체층과 전기적으로 연결되는 제1오믹전극; 및 상기 제2도전형 반도체층과 전기적으로 연결되는 제2오믹전극을 포함하고, 상기 활성층은 적색 파장대의 광을 방출하고, 상기 제1도전형 반도체층은 상기 제1오믹전극과 접촉하는 제1오믹층을 포함하고, 상기 제1오믹층은 GaAs 조성을 갖는 발광소자 및 이를 포함하는 표시장치를 개시한다.Embodiments include a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; an insulating layer disposed on the other side of the light emitting structure; a first electrode electrically connected to the first conductive semiconductor layer through the insulating layer; a second electrode electrically connected to the second conductive type semiconductor layer through the insulating layer; a first ohmic electrode electrically connected to the first conductive semiconductor layer; and a second ohmic electrode electrically connected to the second conductivity type semiconductor layer, wherein the active layer emits light in a red wavelength range, and the first conductivity type semiconductor layer has a first ohmic electrode in contact with the first ohmic electrode. It includes an ohmic layer, and the first ohmic layer discloses a light emitting device having a GaAs composition and a display device including the same.

Description

발광소자 및 이를 포함하는 표시장치{LIGHT EMITTING DEVICE AND DISPLAY DEVICE HAVING THEREOF}Light emitting device and display device including the same {LIGHT EMITTING DEVICE AND DISPLAY DEVICE HAVING THEREOF}

실시 예는 발광소자 및 이를 포함하는 표시장치에 관한 것이다.The embodiment relates to a light emitting device and a display device including the same.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.A light emitting diode (LED) is one of light emitting devices that emits light when a current is applied thereto. A light emitting diode can emit light with high efficiency at a low voltage and thus has an excellent energy saving effect. Recently, the luminance problem of light emitting diodes has been greatly improved, and they are applied to various devices such as backlight units of liquid crystal display devices, electronic signboards, displays, and home appliances.

AlGaInP를 갖는 발광 다이오드는 GaAs 기판을 성장기판으로 사용하나, 플립칩 타입으로 제작하기 위해서는 광 흡수를 방지하기 위해 GaAs 기판을 제거할 필요가 있다. 그러나, GaAs 기판은 기존의 LLO(Laser Lift-Off) 공정으로 제거하기 어려운 문제가 있다. 따라서, AlGaInP를 갖는 발광 다이오드는 대부분 수직형 타입으로 제작되고 있다.A light emitting diode having AlGaInP uses a GaAs substrate as a growth substrate, but in order to manufacture a flip chip type, it is necessary to remove the GaAs substrate to prevent light absorption. However, the GaAs substrate has a problem in that it is difficult to remove the existing LLO (Laser Lift-Off) process. Therefore, light emitting diodes having AlGaInP are mostly manufactured in a vertical type.

실시 예는 플립칩 타입의 적색 발광소자를 제공한다.The embodiment provides a flip chip type red light emitting device.

또한, 광 추출 효율이 우수한 발광소자를 제공한다.In addition, a light emitting device having excellent light extraction efficiency is provided.

또한, 전류 분산 효과가 우수한 발광소자를 제공한다.In addition, a light emitting device having excellent current spreading effect is provided.

또한, 오믹 컨택이 우수한 발광소자를 제공한다.In addition, a light emitting device having excellent ohmic contact is provided.

본 발명의 일 실시 예는, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 타측에 배치되는 절연층; 상기 절연층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 상기 절연층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 상기 제1도전형 반도체층과 전기적으로 연결되는 제1오믹전극; 및 상기 제2도전형 반도체층과 전기적으로 연결되는 제2오믹전극을 포함하고, 상기 활성층은 적색 파장대의 광을 방출하고, 상기 제1도전형 반도체층은 상기 제1오믹전극과 접촉하는 제1오믹층을 포함하고, 상기 제1오믹층은 GaAs 조성을 갖는다. One embodiment of the present invention, a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; an insulating layer disposed on the other side of the light emitting structure; a first electrode electrically connected to the first conductive semiconductor layer through the insulating layer; a second electrode electrically connected to the second conductive type semiconductor layer through the insulating layer; a first ohmic electrode electrically connected to the first conductive semiconductor layer; and a second ohmic electrode electrically connected to the second conductivity type semiconductor layer, wherein the active layer emits light in a red wavelength range, and the first conductivity type semiconductor layer has a first ohmic electrode in contact with the first ohmic electrode. An ohmic layer is included, and the first ohmic layer has a GaAs composition.

상기 발광 구조물의 일 측에 배치되는 투광 기판을 포함할 수 있다.A light transmitting substrate disposed on one side of the light emitting structure may be included.

상기 발광 구조물을 덮는 광학층을 포함하고, 상기 투광 기판은 상기 광학층 상에 배치될 수 있다.An optical layer covering the light emitting structure may be included, and the light transmitting substrate may be disposed on the optical layer.

상기 제1도전형 반도체층은 제1클래드층, 제1전류확산층, 및 상기 제1오믹전극과 접촉하는 제1오믹층을 포함할 수 있다.The first conductive semiconductor layer may include a first cladding layer, a first current spreading layer, and a first ohmic layer contacting the first ohmic electrode.

상기 제1전류확산층은 상기 제1클래드층보다 에너지 밴드갭이 작고, 상기 제1오믹층보다 에너지 밴드갭이 클 수 있다.The first current spreading layer may have a smaller energy band gap than the first cladding layer and a larger energy band gap than the first ohmic layer.

상기 제1클래드층 및 제1전류확산층은 Al, In, P를 포함할 수 있다.The first cladding layer and the first current spreading layer may include Al, In, or P.

상기 제1오믹층은 도펀트를 포함할 수 있다.The first ohmic layer may include a dopant.

상기 제1오믹층은 상기 제1도전형 반도체층 내에서 도핑 농도가 가장 높을 수 있다.The first ohmic layer may have the highest doping concentration in the first conductivity type semiconductor layer.

상기 제2도전형 반도체층은 제2클래드층, 제2전류확산층, 및 제2오믹층을 포함할 수 있다.The second conductive semiconductor layer may include a second cladding layer, a second current diffusion layer, and a second ohmic layer.

상기 제2클래드층은 Al, In, P를 포함할 수 있다.The second cladding layer may include Al, In, and P.

상기 제2전류확산층과 제2오믹층은 Ga, P를 포함할 수 있다.The second current spreading layer and the second ohmic layer may include Ga and P.

상기 제2오믹층은 카본을 포함할 수 있다.The second ohmic layer may include carbon.

상기 카본의 농도는 5×1019/cm3내지 2×1020/cm3일 수 있다.The concentration of the carbon may be 5×10 19 /cm 3 to 2×10 20 /cm 3 .

본 발명의 일 실시 예에 따른 패널은, 어레이 기판; 상기 어레이 기판에 형성되는 공통배선; 상기 어레이 기판에 형성되는 복수 개의 구동배선; 상기 어레이 기판에 실장되는 복수 개의 발광소자를 포함하고, 상기 발광소자는, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 타측에 배치되는 절연층; 상기 절연층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 상기 절연층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 상기 제1도전형 반도체층과 전기적으로 연결되는 제1오믹전극; 및 상기 제2도전형 반도체층과 전기적으로 연결되는 제2오믹전극을 포함하고, 상기 활성층은 적색 파장대의 광을 방출하고, 상기 제1도전형 반도체층은 상기 제1오믹전극과 접촉하는 제1오믹층을 포함하고, 상기 제1오믹층은 GaAs 조성을 갖는다.A panel according to an embodiment of the present invention includes an array substrate; a common wiring formed on the array substrate; a plurality of driving wires formed on the array substrate; a light emitting structure comprising a plurality of light emitting elements mounted on the array substrate, wherein the light emitting elements include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; an insulating layer disposed on the other side of the light emitting structure; a first electrode electrically connected to the first conductive semiconductor layer through the insulating layer; a second electrode electrically connected to the second conductive type semiconductor layer through the insulating layer; a first ohmic electrode electrically connected to the first conductive semiconductor layer; and a second ohmic electrode electrically connected to the second conductivity type semiconductor layer, wherein the active layer emits light in a red wavelength range, and the first conductivity type semiconductor layer has a first ohmic electrode in contact with the first ohmic electrode. An ohmic layer is included, and the first ohmic layer has a GaAs composition.

실시 예에 따르면, 적색 발광소자를 플립칩 형태로 구현할 수 있다.According to an embodiment, the red light emitting device may be implemented in a flip chip form.

또한, 광 추출 효율이 우수한 발광 소자를 제작할 수 있다.In addition, a light emitting device having excellent light extraction efficiency can be manufactured.

또한, 오믹 컨택이 우수한 발광소자를 제작할 수 있다.In addition, a light emitting device having excellent ohmic contact can be manufactured.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various advantageous advantages and effects of the present invention are not limited to the above description, and will be more easily understood in the process of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 발광소자의 개념도이고,
도 2a 내지 도 2i는 발광 구조물의 다양한 실시 예이고,
도 3a 내지 도 3e는 제2도전형 반도체층에 삽입되는 버퍼층의 다양한 변형예이고,
도 4는 본 발명의 다른 실시 예에 따른 발광소자의 개념도이고,
도 5 내지 도 9는 본 발명의 일 실시 예에 따른 발광소자 제조방법을 보여주는 도면이고,
도 10 내지 도 13은 본 발명의 다른 실시 예에 따른 발광소자 제조방법을 보여주는 도면이다.
도 14는 본 발명의 일 실시 예에 따른 표시장치의 개념도이다.
1 is a conceptual diagram of a light emitting device according to an embodiment of the present invention;
2a to 2i are various embodiments of a light emitting structure,
3A to 3E are various modified examples of the buffer layer inserted into the second conductivity type semiconductor layer;
4 is a conceptual diagram of a light emitting device according to another embodiment of the present invention;
5 to 9 are views showing a method of manufacturing a light emitting device according to an embodiment of the present invention,
10 to 13 are views showing a method of manufacturing a light emitting device according to another embodiment of the present invention.
14 is a conceptual diagram of a display device according to an embodiment of the present invention.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or combined with each other, and the scope of the present invention is not limited to each of the embodiments described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if a matter described in a specific embodiment is not described in another embodiment, it may be understood as a description related to another embodiment, unless there is a description contrary to or contradictory to the matter in another embodiment.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the characteristics of component A are described in a specific embodiment and the characteristics of component B are described in another embodiment, the opposite or contradictory description even if the embodiment in which components A and B are combined is not explicitly described. Unless there is, it should be understood as belonging to the scope of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where an element is described as being formed “on or under” of another element, on or under (on or under) or under) includes both elements formed by directly contacting each other or by indirectly placing one or more other elements between the two elements. In addition, when expressed as "on or under", it may include the meaning of not only the upward direction but also the downward direction based on one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 일 실시 예에 따른 발광소자의 개념도이다.1 is a conceptual diagram of a light emitting device according to an embodiment of the present invention.

도 1을 참고하면, 발광소자(100A)는 발광 구조물(P1), 발광 구조물(P1)의 타 측(P12)에 배치되는 절연층(190), 절연층(190)을 관통하여 제1도전형 반도체층(120)과 전기적으로 연결되는 제1전극(182), 및 절연층(190)을 관통하여 제2도전형 반도체층(140)과 전기적으로 연결되는 제2전극(181)을 포함한다.Referring to FIG. 1 , the light emitting device 100A penetrates the light emitting structure P1, the insulating layer 190 disposed on the other side P12 of the light emitting structure P1, and the insulating layer 190 to pass through the first conductive type. It includes a first electrode 182 electrically connected to the semiconductor layer 120 and a second electrode 181 electrically connected to the second conductive semiconductor layer 140 through the insulating layer 190 .

발광 구조물(P1)은 제1도전형 반도체층(120), 활성층(130), 및 제2도전형 반도체층(140)을 포함한다. 발광 구조물(P1)의 파장 종류는 특별히 한정하지 않는다. 이하에서는 발광 구조물(P1)에서 출사되는 광은 적색 파장대의 광으로 설명한다.The light emitting structure P1 includes a first conductive semiconductor layer 120 , an active layer 130 , and a second conductive semiconductor layer 140 . The wavelength type of the light emitting structure P1 is not particularly limited. Hereinafter, light emitted from the light emitting structure P1 will be described as light in a red wavelength band.

복수 개의 제1오믹전극(170)은 절연층(190) 관통하여 제1도전형 반도체층(120)과 접촉할 수 있다. 제1도전형 반도체층(120)의 제1오믹층(121)은 에너지 밴드갭이 낮은 GaAs 조성을 가질 수 있다. 따라서, 제1도전형 반도체층(120)과 제1오믹전극(170)의 접촉 저항을 줄일 수 있다. 제1오믹층(121)은 적색 파장대의 광을 흡수하므로 제1오믹전극(170)이 형성된 영역 이외의 영역은 제거할 수 있다. 제1오믹층(121)의 면적은 제2도전형 반도체층(140)의 전체 면적의 2% 내지 7%일 수 있다.The plurality of first ohmic electrodes 170 may pass through the insulating layer 190 and contact the first conductive type semiconductor layer 120 . The first ohmic layer 121 of the first conductivity-type semiconductor layer 120 may have a GaAs composition having a low energy band gap. Accordingly, contact resistance between the first conductive semiconductor layer 120 and the first ohmic electrode 170 may be reduced. Since the first ohmic layer 121 absorbs light in the red wavelength band, an area other than the area where the first ohmic electrode 170 is formed may be removed. The area of the first ohmic layer 121 may be 2% to 7% of the total area of the second conductive semiconductor layer 140 .

제1도전형 반도체층(120)상에는 반사전극층(150)이 배치될 수 있다. 반사전극층(150)은 제1오믹전극(170)을 전체적으로 덮을 수 있다. 반사전극층(150)은 투명전극층과 반사층을 포함할 수 있다. A reflective electrode layer 150 may be disposed on the first conductive semiconductor layer 120 . The reflective electrode layer 150 may entirely cover the first ohmic electrode 170 . The reflective electrode layer 150 may include a transparent electrode layer and a reflective layer.

투명 전극층은 외부로부터 주입된 전류가 수평적으로 골고루 퍼질 수 있도록 우수한 전기 전도성을 갖는 물질로 형성될 수 있다. 투명 전극층은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.The transparent electrode layer may be formed of a material having excellent electrical conductivity so that current injected from the outside can be evenly spread horizontally. The transparent electrode layer may be formed of a transparent conductive oxide (TCO). The transparent conductive oxide film is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.

반사층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있다.The reflective layer is formed of a material with high reflectivity, such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf, or a material with high reflectance and IZO, IZTO, IAZO, IGZO, or IGTO. , AZO, may be formed by mixing transparent conductive materials such as ATO.

절연층(190)은 발광 구조물(P1)의 타 측(P12)에 전체적으로 배치될 수 있다. 절연층(190)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다. 절연층(190)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 절연층(190)은 Si 산화물이나 Ti 화합물 등으로 된 DBR 구조일 수도 있다.The insulating layer 190 may be entirely disposed on the other side P12 of the light emitting structure P1. The insulating layer 190 may be formed by selecting at least one from the group consisting of SiO 2 , SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN, and the like, but is not limited thereto. The insulating layer 190 may be formed as a single layer or multiple layers. Illustratively, the insulating layer 190 may also have a DBR structure made of Si oxide or a Ti compound.

절연층(190)은 발광 구조물(P1)에 형성된 관통홀의 측벽에 형성되어 제2전극(181)과 활성층(130)을 전기적으로 절연시킬 수 있다.The insulating layer 190 may be formed on the sidewall of the through hole formed in the light emitting structure P1 to electrically insulate the second electrode 181 from the active layer 130 .

제2오믹전극(160)은 제2도전형 반도체층(140)과 접촉할 수 있다. 제2오믹전극(160)과 접촉하는 제2도전형 반도체층(140)은 GaP 조성을 가질 수 있다. 따라서, 제2도전형 반도체층(140)과 제2오믹전극(160)의 접촉 저항이 낮아질 수 있다. 제2오믹전극(160)과 제1도전형 반도체층(20) 사이의 두께(d1)는 150nm 내지 4250nm일 수 있다.The second ohmic electrode 160 may contact the second conductivity type semiconductor layer 140 . The second conductivity type semiconductor layer 140 contacting the second ohmic electrode 160 may have a GaP composition. Accordingly, contact resistance between the second conductive semiconductor layer 140 and the second ohmic electrode 160 may be reduced. A thickness d1 between the second ohmic electrode 160 and the first conductive semiconductor layer 20 may range from 150 nm to 4250 nm.

제1오믹전극(170)과 제2오믹전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The first ohmic electrode 170 and the second ohmic electrode 160 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and indium gallium oxide (IGZO). zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In -Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, It may be formed including at least one of In, Ru, Mg, Zn, Pt, Au, and Hf, but is not limited to these materials.

광학층(112)은 발광 구조물(P1)의 일 측(P11)에 형성되어 투광 기판(111)과 발광 구조물(P1)을 접착시킬 수 있다. 광학층(112)은 PC(Polycarbonates), PMMA(Poly-methyl-methacrylate)와 같은 레진일 수 있으며, OCA(optical clear adhesive)일 수도 있다. 광학층(112)은 가시광에 대해 투광성을 갖는 재질이면 특별히 제한되지 않는다.The optical layer 112 may be formed on one side P11 of the light emitting structure P1 to adhere the light transmitting substrate 111 and the light emitting structure P1. The optical layer 112 may be a resin such as polycarbonates (PC) or poly-methyl-methacrylate (PMMA), or may be an optical clear adhesive (OCA). The optical layer 112 is not particularly limited as long as it is made of a material that transmits visible light.

투광 기판(111)은 절연성 기판일 수 있다. 투광 기판(111)은 사파이어(Al2O3), SiC, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으나, 가시광을 투과시키는 재질이면 특별히 한정하지는 않는다. The light transmission substrate 111 may be an insulating substrate. The light transmitting substrate 111 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaN, ZnO, Si, GaP, InP, and Ge, but is not particularly limited as long as it transmits visible light.

투광 기판(111)의 두께는 100um 내지 1000um일 수 있다. 따라서, 투광 기판(111)의 측면으로도 광이 출사되어 광 추출 효율이 향상될 수 있다. 투광 기판(111)에는 복수의 요철부가 형성될 수도 있다. 요철부는 광 추출 효율을 개선할 수 있다.The light transmitting substrate 111 may have a thickness of 100 um to 1000 um. Accordingly, light is emitted to the side of the light-transmissive substrate 111, and light extraction efficiency can be improved. A plurality of concavo-convex portions may be formed on the light-transmitting substrate 111 . The uneven portion may improve light extraction efficiency.

도 2a 내지 도 2i는 발광 구조물의 다양한 실시 예이고, 도 3a 내지 도 3e는 버퍼층의 다양한 변형예이다.2a to 2i are various examples of light emitting structures, and FIGS. 3a to 3e are various modified examples of a buffer layer.

도 2를 참고하면, 발광 구조물(P1)은 제1도전형 반도체층(120), 활성층(130), 제2도전형 반도체층(140)을 포함할 수 있다.Referring to FIG. 2 , the light emitting structure P1 may include a first conductive semiconductor layer 120 , an active layer 130 , and a second conductive semiconductor layer 140 .

제1도전형 반도체층(120)은 제1도전형의 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. The first conductivity type semiconductor layer 120 may be implemented with at least one of group III-V and II-VI compound semiconductors doped with a first conductivity type dopant.

제1도전형 반도체층(120)은 예컨대, InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. The first conductivity-type semiconductor layer 120 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1).

제1도전형 반도체층(120)은 예를 들어 AlGaInP, AlInP, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 중에서 적어도 하나를 포함할 수 있다. The first conductive semiconductor layer 120 may include, for example, at least one of AlGaInP, AlInP, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, and GaAsP.

제1도전형 반도체층(120)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 제1도전형 반도체층(120)은 단층 또는 다층으로 배치될 수 있다. The first conductive semiconductor layer 120 may be an n-type semiconductor layer doped with an n-type dopant such as Si, Ge, Sn, Se, or Te. The first conductive type semiconductor layer 120 may be disposed in a single layer or multiple layers.

실시 예에 따른 제1도전형 반도체층(120)은 제1클래드층(123), 제1전류확산층(122), 및 제1오믹층(121)을 포함할 수 있다.The first conductive semiconductor layer 120 according to the embodiment may include a first cladding layer 123 , a first current diffusion layer 122 , and a first ohmic layer 121 .

제1클래드층(123)은 n형 캐리어 주입층일 수 있으며, AlInP를 포함할 수 있다. Al의 농도는 0.2 내지 0.7일 수 있다. 제1클래드층(123)의 두께는 300nm 내지 700nm일 수 있다. 제1클래드층(123)은 Al의 농도가 상대적으로 높아 적색 파장대의 광에 대한 투과율이 가장 높은 층일 수 있다. 도펀트의 도핑 농도는 4.0×1017/cm3내지 6.0×1017/cm3일 수 있다.The first cladding layer 123 may be an n-type carrier injection layer and may include AlInP. The concentration of Al may be 0.2 to 0.7. The thickness of the first cladding layer 123 may be 300 nm to 700 nm. The first cladding layer 123 may be a layer having the highest transmittance of light in the red wavelength band because the concentration of Al is relatively high. Doping concentration of the dopant may be 4.0×10 17 /cm 3 to 6.0×10 17 /cm 3 .

제1전류확산층(122)은 전극을 통해 주입된 전류를 확산시키는 역할을 수행한다. 제1전류확산층(122)은 제1클래드층(123)에 비해 에너지 밴드갭이 작고 제1오믹층(121)에 비해서는 에너지 밴드갭이 클 수 있다. The first current spreading layer 122 serves to spread the current injected through the electrode. The first current spreading layer 122 may have a smaller energy bandgap than the first cladding layer 123 and a larger energy bandgap than the first ohmic layer 121 .

제1전류확산층(122)은 AlGaInP를 포함할 수 있다. Al의 농도가 높아질수록 투과율은 높아지나 저항도 높아질 수 있다. 제1전류확산층(122)은 제1클래드층(123)에 비해 Al의 농도가 낮아 저저항층의 역할을 수행할 수 있다. 도펀트의 도핑 농도는 0.8.0×1018/cm3내지 1.2×1018/cm3일 수 있다.The first current spreading layer 122 may include AlGaInP. As the concentration of Al increases, the transmittance increases, but the resistance may also increase. The first current diffusion layer 122 has a lower Al concentration than the first cladding layer 123 and can serve as a low resistance layer. Doping concentration of the dopant may be 0.8.0×10 18 /cm 3 to 1.2×10 18 /cm 3 .

제1전류확산층(122)의 두께는 2500nm 내지 3000nm일 수 있다. 제1전류확산층(122)의 표면에는 요철이 형성되어 광 추출 효율을 높일 수 있다. 요철은 드라이 에칭에 의해 형성될 수 있다.The thickness of the first current spreading layer 122 may be 2500 nm to 3000 nm. The surface of the first current diffusion layer 122 has irregularities to increase light extraction efficiency. The irregularities may be formed by dry etching.

제1오믹층(121)은 Ga(갈륨)와 As(비소)를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 제1오믹층(121)의 두께는 약 20nm 내지 80nm일 수 있다. 제1오믹층(121)은 제1전류확산층(122)에 비해 에너지 밴드갭이 작으므로 전극과 오믹 컨택이 용이해질 수 있다. The first ohmic layer 121 may include Ga (gallium) and As (arsenic), and may be doped with an n-type dopant such as Si, Ge, Sn, Se, or Te. The thickness of the first ohmic layer 121 may be about 20 nm to about 80 nm. Since the energy band gap of the first ohmic layer 121 is smaller than that of the first current spreading layer 122, ohmic contact with the electrode may be facilitated.

예시적으로 제1오믹층(121)은 에너지 밴드갭이 1.4eV일 수 있다. 제1오믹층(121)은 도펀트의 도핑 농도가 4.0×1018/cm3내지 6.0×1019/cm3로 제1도전형 반도체층(120)내에서 가장 높을 수 있다. 따라서, 오믹 전극과의 접촉 저항을 낮출 수 있다.For example, the first ohmic layer 121 may have an energy band gap of 1.4 eV. The doping concentration of the dopant of the first ohmic layer 121 is 4.0×10 18 /cm 3 to 6.0×10 19 /cm 3 , which may be the highest in the first conductivity-type semiconductor layer 120 . Therefore, contact resistance with the ohmic electrode can be lowered.

그러나, 반드시 이에 한정되는 것은 아니고, 제1도전형 반도체층(120)의 구조는 다양하게 변형될 수 있다. 예시적으로, 도 2b와 같이 제1도전형 반도체층(120)은 제1클래드층(123)과 제1전류확산층(122)을 포함할 수 있고, 도 2d와 같이 제1오믹층(121)과 제1클래드층(123)을 포함할 수도 있다.However, it is not necessarily limited thereto, and the structure of the first conductivity type semiconductor layer 120 may be modified in various ways. Illustratively, as shown in FIG. 2B, the first conductivity-type semiconductor layer 120 may include a first cladding layer 123 and a first current diffusion layer 122, and as shown in FIG. 2D, the first ohmic layer 121 and a first clad layer 123.

활성층(130)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자선(Quantum-Wire) 구조, 또는 양자점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다. The active layer 130 may be formed of at least one of a single well, a single quantum well, a multi-well, a multi-quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. .

활성층(130)은 제1도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(130)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. In the active layer 130, electrons (or holes) injected through the first conductive semiconductor layer 120 and holes (or electrons) injected through the second conductive semiconductor layer 140 meet each other, thereby forming the active layer 130. It is a layer that emits light by the band gap difference according to the forming material.

활성층(130)은 화합물 반도체로 구현될 수 있다. 활성층(130)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. The active layer 130 may be implemented as a compound semiconductor. For example, the active layer 130 may be implemented with at least one of group II-VI and group III-V compound semiconductors.

도 2e를 참고하면, 활성층(130)은 교대로 배치된 복수의 우물층(131)과 복수의 장벽층(132)을 포함하며, 우물층(131)/장벽층(132)의 페어는 2~30주기로 형성될 수 있다. 우물층(131)/장벽층(132)의 주기는 예를 들어, AlInGaP/AlInGaP, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, 또는 InP/GaAs의 페어 중 적어도 하나를 포함한다. Referring to FIG. 2E , the active layer 130 includes a plurality of well layers 131 and a plurality of barrier layers 132 alternately disposed, and the number of well layer 131/barrier layer 132 pairs is 2 to 100. It can be formed in 30 cycles. The period of the well layer 131/barrier layer 132 is, for example, AlInGaP/AlInGaP, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, and at least one of InGaP/GaP, AlInGaP/InGaP, or InP/GaAs pairs.

우물층(131)은 InxAlyGa1-x-yP (0<x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 장벽층(132)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. The well layer 131 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yP (0<x≤1, 0≤y≤1, 0≤x+y<1). The barrier layer 132 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y<1).

우물층(131)의 두께는 약 5nm 내지 10nm일 수 있고, 장벽층(132)의 두께는 10 내지 20nm일 수 있다. The thickness of the well layer 131 may be about 5 nm to about 10 nm, and the thickness of the barrier layer 132 may be about 10 to 20 nm.

활성층(130)은 제1도전형 반도체층(120) 및 제2도전형 반도체층(140)에 인접 배치된 최외각 장벽층(133a, 133b)을 포함할 수 있다. 최외각 장벽층(133a, 133b)은 AlGaInP의 조성을 가질 수 있고, 두께는 40nm 내지 60nm일 수 있다.The active layer 130 may include outermost barrier layers 133a and 133b disposed adjacent to the first conductive semiconductor layer 120 and the second conductive semiconductor layer 140 . The outermost barrier layers 133a and 133b may have a composition of AlGaInP and may have a thickness of 40 nm to 60 nm.

제2도전형 반도체층(140)은 예컨대, InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. The second conductivity-type semiconductor layer 140 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1).

제2도전형 반도체층(140)은 예를 들어 AlInP, GaP, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaAs, GaAsP, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Mg와 같은 p형 도펀트가 도핑된 p형 반도체층이 될 수 있다. The second conductive semiconductor layer 140 may include, for example, at least one of AlInP, GaP, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaAs, GaAsP, or AlGaInP, and Mg and The same p-type dopant can be a doped p-type semiconductor layer.

제2도전형 반도체층(140)은 단층 또는 다층으로 배치될 수 있다. 제2도전형 반도체층(140)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다.The second conductive type semiconductor layer 140 may be disposed in a single layer or multiple layers. The second conductivity-type semiconductor layer 140 may have a superlattice structure in which at least two different layers are alternately disposed.

제2도전형 반도체층(140)은 제2클래드층(142), 제2전류확산층(148), 및 제2오믹층(149)을 포함할 수 있다.The second conductive semiconductor layer 140 may include a second cladding layer 142 , a second current diffusion layer 148 , and a second ohmic layer 149 .

제2클래드층(142)은 P형 캐리어 주입층일 수 있으며, AlInP를 포함할 수 있다. Al의 농도는 0.2 내지 0.7일 수 있다. 제2클래드층(142)의 두께는 300nm 내지 700nm일 수 있다. 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다.The second cladding layer 142 may be a P-type carrier injection layer and may include AlInP. The concentration of Al may be 0.2 to 0.7. The second clad layer 142 may have a thickness of 300 nm to 700 nm. Doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

제2전류확산층(148)은 전극을 통해 주입된 전류를 확산시키는 역할을 수행한다. 제2전류확산층(148)은 제2클래드층(142)에 비해 에너지 밴드갭이 작고 제2오믹층(149)에 비해서는 에너지 밴드갭이 클 수 있다. 제2전류확산층(148)은 GaP를 포함할 수 있다. The second current spreading layer 148 serves to spread the current injected through the electrode. The second current spreading layer 148 may have a smaller energy bandgap than the second cladding layer 142 and a larger energy bandgap than the second ohmic layer 149 . The second current spreading layer 148 may include GaP.

제2전류확산층(148)의 두께는 3000nm 내지 4000nm일 수 있다. 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다.The second current spreading layer 148 may have a thickness of 3000 nm to 4000 nm. Doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

제2오믹층(149)은 GaP를 포함할 수 있으며, 카본이 도핑될 수 있다. 제2오믹층(149)의 두께는 약 150nm 내지 250nm일 수 있다. 카본의 도핑 농도는 5.0×1019/cm3내지 2.0×1020/cm3일 수 있다. 카본의 도핑 농도가 5.0×1019/cm3 내지 2.0×1020/cm3인 경우 금속 또는 ITO와의 오믹 컨택이 개선될 수 있다. 카본의 농도는 활성층(130)과 멀어질수록 높아질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 카본이 도핑되지 않을 수도 있다.The second ohmic layer 149 may include GaP and may be doped with carbon. The second ohmic layer 149 may have a thickness of about 150 nm to about 250 nm. The doping concentration of carbon may be 5.0×10 19 /cm 3 to 2.0×10 20 /cm 3 . The doping concentration of carbon is 5.0×10 19 /cm 3 to 2.0×10 20 /cm 3 , ohmic contact with metal or ITO may be improved. The concentration of carbon may increase as the distance from the active layer 130 increases. However, it is not necessarily limited thereto, and carbon may not be doped.

제2전류확산층(148)의 두께는 3000nm 내지 4000nm이고 제2오믹층(149)의 두께는 150nm 내지 250nm이므로 제2오믹전극(160)과 광학층(112) 사이에 잔존 잔존하는 제2도전형 반도체층(140)의 두께(도 1의 d1)는 150nm 내지 4250nm일 수 있다. 잔존하는 제2도전형 반도체층(140)의 두께(도 1의 d1)가 250nm이하인 경우에는 제2오믹층(149)과 접촉하여 접촉 저항이 더 낮아질 수 있다.Since the second current diffusion layer 148 has a thickness of 3000 nm to 4000 nm and the thickness of the second ohmic layer 149 has a thickness of 150 nm to 250 nm, the second conductivity type remains between the second ohmic electrode 160 and the optical layer 112. The thickness of the semiconductor layer 140 (d1 in FIG. 1 ) may be 150 nm to 4250 nm. When the thickness of the remaining second conductive semiconductor layer 140 (d1 in FIG. 1 ) is 250 nm or less, contact resistance may be lowered due to contact with the second ohmic layer 149 .

그러나, 반드시 이에 한정되는 것은 아니고, 제2도전형 반도체층(140)의 구조는 다양하게 변형될 수 있다. 예시적으로, 도 2g와 같이 제2도전형 반도체층(140)은 제2클래드층(142)과 제2오믹층(148)을 포함할 수 있다. 또는 도 2h와 같이 제2도전형 반도체층(140)은 제2클래드층(142)과 제2전류확산층(148)을 포함할 수 있고 제2전류확산층(148)에는 카본이 도핑될 수 있다.However, it is not necessarily limited thereto, and the structure of the second conductivity type semiconductor layer 140 may be modified in various ways. Illustratively, as shown in FIG. 2G , the second conductivity type semiconductor layer 140 may include a second cladding layer 142 and a second ohmic layer 148 . Alternatively, as shown in FIG. 2H, the second conductive semiconductor layer 140 may include a second cladding layer 142 and a second current diffusion layer 148, and the second current diffusion layer 148 may be doped with carbon.

도 3a를 참고하면, 제2클래드층(142)과 제2전류확산층(148) 사이에는 복수 개의 버퍼층이 배치될 수 있다. Referring to FIG. 3A , a plurality of buffer layers may be disposed between the second clad layer 142 and the second current diffusion layer 148 .

제1버퍼층(143)의 조성은 AlGaInP일 수 있고, 두께는 150nm 내지 250nm이고, 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다. 제2버퍼층(144)의 조성은 AlGaInP일 수 있고, 두께는 10nm 내지 15nm이고, 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다. The composition of the first buffer layer 143 may be AlGaInP, the thickness may be 150 nm to 250 nm, and the doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 . The second buffer layer 144 may have a composition of AlGaInP, a thickness of 10 nm to 15 nm, and a dopant concentration of 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

제1버퍼층(143)과 제2버퍼층(144)은 Al의 농도를 점차 줄여가면서 AlInP와 GaP 사이의 에너지 밴드갭 차이를 완화시킬 수 있다.The first buffer layer 143 and the second buffer layer 144 can alleviate the energy bandgap difference between AlInP and GaP while gradually reducing the concentration of Al.

제3버퍼층(145)의 조성은 GaInP일 수 있고, 두께는 20nm 내지 40nm이고, 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다. 제3버퍼층(145)은 AlGaP와 GaP 사이의 결정 격자 차이에 의한 응력(strain)을 완화시킬 수 있다.The composition of the third buffer layer 145 may be GaInP, the thickness may be 20 nm to 40 nm, and the doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 . The third buffer layer 145 can alleviate strain caused by a crystal lattice difference between AlGaP and GaP.

제4버퍼층(146)은 GaP 조성을 갖고, 성장 속도 및 성장 온도를 조절하여 제2전류확산층(148)의 막질을 개선할 수 있다. The fourth buffer layer 146 has a GaP composition, and the film quality of the second current diffusion layer 148 may be improved by controlling a growth rate and a growth temperature.

제4-1버퍼층(146a)의 두께는 10nm 내지 15nm이고, 제4-2버퍼층(146b)의 두께는 40nm 내지 60nm이고, 제4-3버퍼층(146c)의 두께는 60nm 내지 80nm일 수 있다. 제4-1 내지 제4-3버퍼층(146c)의 도핑 농도는 모두 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다.The thickness of the 4-1st buffer layer 146a may be 10 nm to 15 nm, the thickness of the 4-2 buffer layer 146b may be 40 nm to 60 nm, and the thickness of the 4-3 buffer layer 146c may be 60 nm to 80 nm. All of the doping concentrations of the 4-1st to 4-3rd buffer layers 146c may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

제2확산 방지층(147)은 도핑 농도가 2.0×1017/cm3내지 3.0×1017/cm3로 저농도로 제작되어 마그네슘과 같은 도펀트가 확산되는 것을 방지할 수 있다. 제2확산 방지층(147)의 두께는 150nm 내지 250nm일 수 있다.The second anti-diffusion layer 147 has a low doping concentration of 2.0×10 17 /cm 3 to 3.0×10 17 /cm 3 and can prevent diffusion of a dopant such as magnesium. The second diffusion barrier layer 147 may have a thickness of 150 nm to 250 nm.

활성층(130)과 제2도전형 반도체층(140)의 사이에도 제1확산 방지층(141)이 배치될 수 있다. 제1확산 방지층(141)은 제2도전형 반도체층(140)의 도펀트가 활성층(130)으로 확산되는 것을 방지할 수 있다. 제1확산 방지층(141)의 조성은 AlInP일 수 있고, 두께는 200nm 내지 300nm일 수 있다.A first diffusion barrier layer 141 may also be disposed between the active layer 130 and the second conductive semiconductor layer 140 . The first diffusion barrier layer 141 can prevent the dopant of the second conductive semiconductor layer 140 from diffusing into the active layer 130 . The composition of the first diffusion barrier layer 141 may be AlInP, and the thickness may be 200 nm to 300 nm.

그러나, 반드시 이에 한정되는 것은 아니고, 제2도전형 반도체층(140) 사이에 배치되는 버퍼층은 도 3b 내지 도 3e와 같이 다양하게 변형될 수 있다.However, it is not necessarily limited thereto, and the buffer layer disposed between the second conductive type semiconductor layers 140 may be variously modified as shown in FIGS. 3B to 3E.

도 4는 본 발명의 다른 실시 예에 따른 발광소자의 개념도이다.4 is a conceptual diagram of a light emitting device according to another embodiment of the present invention.

도 4를 참고하면, 실시 예에 따른 발광소자(100B)는 제2오믹전극(163)을 발광 구조물(163) 상에 전체적으로 형성할 수 있다. 제2오믹전극(163)은 투명 전도성 산화막일 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.Referring to FIG. 4 , in the light emitting device 100B according to the embodiment, the second ohmic electrode 163 may be entirely formed on the light emitting structure 163 . The second ohmic electrode 163 may be a transparent conductive oxide layer. The transparent conductive oxide film is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.

발광 구조물의 구조는 도 2 및 도 3에서 설명한 구조가 모두 적용될 수 있다. 따라서, 제2도전형 반도체층(140)의 표면층(활성층과 가장 먼 층)에는 카본을 포함하고 있으므로 ITO와 같은 투명전극과 오믹 컨택 효율이 향상될 수 있다.The structure of the light emitting structure may be applied to both structures described in FIGS. 2 and 3 . Therefore, since the surface layer (the layer farthest from the active layer) of the second conductive semiconductor layer 140 contains carbon, ohmic contact efficiency with a transparent electrode such as ITO can be improved.

제2전극(181)은 발광 구조물(P1)을 관통(181a)하여 그 위에 형성된 제2오믹전극(163)과 전기적으로 연결될 수 있다.The second electrode 181 may pass through (181a) the light emitting structure P1 and be electrically connected to the second ohmic electrode 163 formed thereon.

실시 예에 따르면, 발광 구조물 상에 투명한 오믹전극을 형성하므로 전류 분산이 용이하면서도 광 흡수를 최소화할 수 있다. According to the embodiment, since a transparent ohmic electrode is formed on the light emitting structure, it is possible to minimize light absorption while facilitating current distribution.

도 5 내지 도 9는 본 발명의 일 실시 예에 따른 발광소자 제조방법을 보여주는 도면이다.5 to 9 are views showing a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 5 및 도 6을 참고하면, 성장 기판(10) 상에 식각 방지층(20)을 형성하고 그 위에 발광 구조물(P1)을 성장시킬 수 있다.Referring to FIGS. 5 and 6 , an anti-etching layer 20 may be formed on the growth substrate 10 and the light emitting structure P1 may be grown thereon.

성장 기판(10)은 GaAs 기판일 수 있다. 기판의 두께는 0.5 내지 0.8mm일 수 있다. 성장 기판(10)의 오프 앵글(평탄면을 기준으로 웨이퍼 잉곳을 자른 각도)은 15도일 수 있다. 오프 앵글이 15도인 경우에는 에피 성장 속도가 빨라질 수 있다. The growth substrate 10 may be a GaAs substrate. The thickness of the substrate may be 0.5 to 0.8 mm. An off-angle of the growth substrate 10 (an angle at which the wafer ingot is cut with respect to a flat surface) may be 15 degrees. When the off-angle is 15 degrees, the epi growth rate may be increased.

이후, 성장 기판(10)을 예열하고 응력완화층(11, 12)을 형성한다. 응력완화층(11, 12)은 GaAs의 조성을 갖고, 두께는 200nm 내지 400nm일 수 있다. 필요에 따라 n형 도펀트를 도핑할 수 있다. Thereafter, the growth substrate 10 is preheated and stress relieving layers 11 and 12 are formed. The stress relief layers 11 and 12 have a composition of GaAs and may have a thickness of 200 nm to 400 nm. An n-type dopant may be doped as needed.

이후, 식각 방지층(20)을 형성할 수 있다. 식각 방지층(20)은 GaInP의 조성을 가질 수 있고, 필요에 따라 n 도펀트를 도핑할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 P계열의 다양한 반도체층(예: InP 등)을 식각 방지층으로 이용할 수 있다. 식각 방지층(20)은 약 100nm 내지 200nm의 두께로 형성할 수 있다.Thereafter, an anti-etching layer 20 may be formed. The anti-etching layer 20 may have a composition of GaInP, and may be doped with an n dopant as needed. However, it is not necessarily limited thereto, and various P-based semiconductor layers (eg, InP, etc.) may be used as the etch stop layer. The anti-etching layer 20 may be formed to a thickness of about 100 nm to about 200 nm.

제1오믹층(121)은 GaAs를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 제1오믹층(121)의 두께는 약 20nm 내지 50nm일 수 있다. 제1오믹층(121)은 제1전류확산층(122)에 비해 에너지 밴드갭이 작아 오믹 컨택이 용이해질 수 있다. 예시적으로, 제1오믹층(121)은 에너지 밴드갭이 1.4eV일 수 있다. The first ohmic layer 121 may include GaAs and may be doped with an n-type dopant such as Si, Ge, Sn, Se, or Te. The thickness of the first ohmic layer 121 may be about 20 nm to about 50 nm. The first ohmic layer 121 has a smaller energy bandgap than the first current diffusion layer 122 , and ohmic contact may be facilitated. For example, the first ohmic layer 121 may have an energy band gap of 1.4 eV.

제1전류확산층(122)은 전극을 통해 주입된 전류를 확산시키는 역할을 수행한다. 제1전류확산층(122)은 제1클래드층(123)에 비해 에너지 밴드갭이 작고 제1오믹층(121)에 비해서는 에너지 밴드갭이 클 수 있다. 제1전류확산층(122)은 AlGaInP를 포함할 수 있다. The first current spreading layer 122 serves to spread the current injected through the electrode. The first current spreading layer 122 may have a smaller energy bandgap than the first cladding layer 123 and a larger energy bandgap than the first ohmic layer 121 . The first current spreading layer 122 may include AlGaInP.

제1전류확산층(122)의 두께는 2500nm 내지 3000nm로 제작할 수 있다. 제1전류확산층(122)의 표면에는 요철을 형성하여 광 추출 효율을 높일 수 있다. 요철은 드라이 에칭에 의해 형성할 수 있다.The thickness of the first current diffusion layer 122 may be manufactured to be 2500 nm to 3000 nm. Light extraction efficiency may be increased by forming irregularities on the surface of the first current diffusion layer 122 . The unevenness can be formed by dry etching.

제1클래드층(123)은 n형 캐리어 주입층일 수 있으며, AlInP를 포함할 수 있다. Al의 농도는 0.2 내지 0.7일 수 있다. 제1클래드층(123)의 두께는 300nm 내지 700nm일 수 있다.The first cladding layer 123 may be an n-type carrier injection layer and may include AlInP. The concentration of Al may be 0.2 to 0.7. The thickness of the first cladding layer 123 may be 300 nm to 700 nm.

활성층(130)은 복수의 우물층(131)과 복수의 장벽층(132)을 교대로 형성할 수 있다. 각 층의 개수는 20쌍일 수 있으나 반드시 이에 한정되는 것은 아니다.The active layer 130 may alternately form a plurality of well layers 131 and a plurality of barrier layers 132 . The number of each layer may be 20 pairs, but is not necessarily limited thereto.

우물층(131)의 두께는 약 5nm 내지 10nm일 수 있고, 장벽층(132)의 두께는 10 내지 20nm일 수 있다. The thickness of the well layer 131 may be about 5 nm to about 10 nm, and the thickness of the barrier layer 132 may be about 10 to 20 nm.

활성층(130)은 제1도전형 반도체층(120) 및 제2도전형 반도체층(140)에 인접 배치된 최외각 장벽층(133a, 133b)을 포함할 수 있다. The active layer 130 may include outermost barrier layers 133a and 133b disposed adjacent to the first conductive semiconductor layer 120 and the second conductive semiconductor layer 140 .

활성층(130)과 제2도전형 반도체층(140)의 사이에는 확산 방지층(141)을 형성할 수 있다. 확산 방지층(141)은 제2도전형 반도체층(140)의 도펀트가 활성층(130)으로 확산되는 것을 방지할 수 있다. A diffusion barrier layer 141 may be formed between the active layer 130 and the second conductive semiconductor layer 140 . The diffusion barrier layer 141 may prevent the dopant of the second conductive semiconductor layer 140 from diffusing into the active layer 130 .

제2도전형 반도체층(140)은 예컨대, InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성할 수 있다. The second conductivity-type semiconductor layer 140 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1).

제2클래드층(142)은 P형 캐리어 주입층일 수 있으며, AlInP를 포함할 수 있다. Al의 농도는 0.2 내지 0.7일 수 있다. 제2클래드층(142)의 두께는 300nm 내지 700nm일 수 있다. 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다.The second cladding layer 142 may be a P-type carrier injection layer and may include AlInP. The concentration of Al may be 0.2 to 0.7. The second clad layer 142 may have a thickness of 300 nm to 700 nm. Doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

제2전류확산층(148)은 전극을 통해 주입된 전류를 확산시키는 역할을 수행한다. 제2전류확산층(148)은 제2클래드층(142)에 비해 에너지 밴드갭이 작고 제2오믹층(149)에 비해서는 에너지 밴드갭이 클 수 있다. 제2전류확산층(148)은 GaP를 포함할 수 있다. The second current spreading layer 148 serves to spread the current injected through the electrode. The second current spreading layer 148 may have a smaller energy bandgap than the second cladding layer 142 and a larger energy bandgap than the second ohmic layer 149 . The second current spreading layer 148 may include GaP.

제2전류확산층(148)의 두께는 3000nm 내지 4000nm일 수 있다. 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다.The second current spreading layer 148 may have a thickness of 3000 nm to 4000 nm. Doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

제2오믹층(149)은 GaP를 포함할 수 있으며, 카본이 도핑될 수 있다. 제2오믹층(149)의 두께는 약 150nm 내지 250nm일 수 있다. 카본의 도핑 농도는 5.0×1019/cm3내지 2.0×1020/cm3일 수 있다. 카본의 도핑 농도가 5.0×1019/cm3 내지 2.0×1020/cm3인 경우 높아져 금속 또는 투명전극(예: ITO)과 오믹 컨택이 개선될 수 있다.The second ohmic layer 149 may include GaP and may be doped with carbon. The second ohmic layer 149 may have a thickness of about 150 nm to about 250 nm. The doping concentration of carbon may be 5.0×10 19 /cm 3 to 2.0×10 20 /cm 3 . The doping concentration of carbon is 5.0×10 19 /cm 3 to 2.0×10 20 /cm 3 , the ohmic contact with a metal or transparent electrode (eg, ITO) may be improved.

제2클래드층(142)과 제2전류확산층(148) 사이에는 복수 개의 버퍼층이 배치될 수 있다. 제1버퍼층(143)의 조성은 AlGaInP일 수 있고, 두께는 150nm 내지 250nm이고, 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다. 제2버퍼층(144)의 조성은 AlGaInP일 수 있고, 두께는 10nm 내지 15nm이고, 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다. 제1버퍼층(143)과 제2버퍼층(144)은 AlInP와 GaP 사이의 에너지 밴드갭 차이를 완화시킬 수 있다.A plurality of buffer layers may be disposed between the second clad layer 142 and the second current diffusion layer 148 . The composition of the first buffer layer 143 may be AlGaInP, the thickness may be 150 nm to 250 nm, and the doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 . The second buffer layer 144 may have a composition of AlGaInP, a thickness of 10 nm to 15 nm, and a dopant concentration of 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 . The first buffer layer 143 and the second buffer layer 144 can alleviate the energy bandgap difference between AlInP and GaP.

제3버퍼층(145)의 조성은 GaInP일 수 있고, 두께는 20nm 내지 40nm이고, 도펀트의 도핑 농도는 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다. 제3버퍼층(145)은 AlGaP와 GaP 사이의 결정 격자 차이에 의한 응력을 완화시킬 수 있다.The composition of the third buffer layer 145 may be GaInP, the thickness may be 20 nm to 40 nm, and the doping concentration of the dopant may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 . The third buffer layer 145 can alleviate stress due to a crystal lattice difference between AlGaP and GaP.

제4버퍼층(146)은 GaP 조성을 갖고, 성장 속도 및 성장 온도를 조절하여 제2전류확산층(148)의 막질을 개선할 수 있다. The fourth buffer layer 146 has a GaP composition, and the film quality of the second current diffusion layer 148 may be improved by controlling a growth rate and a growth temperature.

제4-1버퍼층(146a)의 두께는 10nm 내지 15nm이고, 제4-2버퍼층(146b)의 두께는 40nm 내지 60nm이고, 제4-3버퍼층(146c)의 두께는 60nm 내지 80nm일 수 있다. 제4-1 내지 제4-3버퍼층(146c)의 도핑 농도는 모두 1.0×1018/cm3내지 2.0×1018/cm3일 수 있다.The thickness of the 4-1st buffer layer 146a may be 10 nm to 15 nm, the thickness of the 4-2 buffer layer 146b may be 40 nm to 60 nm, and the thickness of the 4-3 buffer layer 146c may be 60 nm to 80 nm. All of the doping concentrations of the 4-1st to 4-3rd buffer layers 146c may be 1.0×10 18 /cm 3 to 2.0×10 18 /cm 3 .

확산 방지층(147)은 도핑 농도가 2.0×1017/cm3내지 3.0×1017/cm3로 저농도로 제작되어 마그네슘과 같은 도펀트가 확산되는 것을 방지할 수 있다. 확산 방지층(147)의 두께는 150nm 내지 250nm일 수 있다.The anti-diffusion layer 147 is fabricated at a low doping concentration of 2.0×10 17 /cm 3 to 3.0×10 17 /cm 3 to prevent diffusion of a dopant such as magnesium. The thickness of the anti-diffusion layer 147 may be 150 nm to 250 nm.

도 7을 참고하면, 광학층(112)과 투광 기판(111)을 형성할 수 있다. 구체적으로 PC, PMMA, 실리콘과 같은 레진을 발광 구조물(P1)상에 도포한 후, 그 위에 투광 기판(111)을 덮고 경화시킬 수 있다.Referring to FIG. 7 , an optical layer 112 and a light transmission substrate 111 may be formed. Specifically, after coating a resin such as PC, PMMA, or silicon on the light emitting structure P1, the light transmitting substrate 111 may be covered and cured thereon.

투광 기판(111)은 사파이어(Al2O3), SiC, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 가시광을 투과시키는 재질이면 특별히 한정하지는 않는다.The light transmitting substrate 111 may be formed of a material selected from among sapphire (Al 2 O 3 ), SiC, GaN, ZnO, Si, GaP, InP, and Ge, and is not particularly limited as long as it transmits visible light.

이후, 성장 기판(10)을 제거할 수 있다. 성장 기판(10)은 ? 에칭(Wet-etching) 방법을 이용하여 제거할 수 있다. 에칭 용액은 GaAs를 선택적으로 제거할 수 있는 다양한 에칭 용액이 선택될 수 있다. 예시적으로 에칭 용액은 암모니아 용액일 수 있다. Thereafter, the growth substrate 10 may be removed. What is the growth substrate 10? It can be removed using a wet-etching method. As the etching solution, various etching solutions capable of selectively removing GaAs may be selected. Illustratively, the etching solution may be an ammonia solution.

에칭 용액은 GaAs는 제거할 수 있으나 GaInP는 에칭시키지 않는다. 따라서, 에칭 용액을 이용하여 성장 기판(10)을 선택적으로 제거할 수 있다. 이후, 식각 방지층(20)을 제거할 수 있다. 식각 방지층(20)을 제거하는 방법은 특별히 제한되지 않는다. 예시적으로 폴리싱을 이용하여 식각 방지층(20)을 제거할 수 있다.The etching solution can remove GaAs but does not etch GaInP. Therefore, the growth substrate 10 may be selectively removed using an etching solution. Thereafter, the anti-etching layer 20 may be removed. A method of removing the etch-stop layer 20 is not particularly limited. Illustratively, the anti-etching layer 20 may be removed using polishing.

도 8을 참고하면, 제1도전형 반도체층(120)의 제1오믹층(121)상에 제1오믹전극(170)을 형성한 후 그 위에 반사전극층(150)을 형성할 수 있다. 이때, 제1오믹층(121)은 GaAs로 이루어져 적색광을 흡수하므로 제1오믹전극(170)이 형성되지 않은 영역은 삭제할 수 있다. 이후, 제1도전형 반도체층(120) 및 활성층(130)을 식각하여 제1관통홀(H1)을 형성하고 제2오믹전극(160)을 형성한다.Referring to FIG. 8 , after forming the first ohmic electrode 170 on the first ohmic layer 121 of the first conductivity-type semiconductor layer 120, the reflective electrode layer 150 may be formed thereon. At this time, since the first ohmic layer 121 is made of GaAs and absorbs red light, the region where the first ohmic electrode 170 is not formed can be deleted. Thereafter, the first through hole H1 is formed by etching the first conductive semiconductor layer 120 and the active layer 130 and the second ohmic electrode 160 is formed.

제2오믹전극(160)상에는 반사전극층(150)을 형성하고, 그 위에 전체적으로 절연층(190)을 형성한다. A reflective electrode layer 150 is formed on the second ohmic electrode 160, and an insulating layer 190 is formed thereon as a whole.

이후, 도 9와 같이 절연층(190)을 관통하여 제1전극(182)과 제1도전형 반도체층(120)을 전기적으로 연결하고, 제2전극(181)을 제2도전형 반도체층(140)과 전기적으로 연결할 수 있다.Then, as shown in FIG. 9, the first electrode 182 and the first conductive semiconductor layer 120 are electrically connected through the insulating layer 190, and the second electrode 181 is connected to the second conductive semiconductor layer ( 140) and can be electrically connected.

도 10 내지 도 13은 본 발명의 다른 실시 예에 따른 발광소자 제조방법을 보여주는 도면이다.10 to 13 are views showing a method of manufacturing a light emitting device according to another embodiment of the present invention.

도 10을 참고하면, 발광 구조물(P1) 상에 제2오믹전극(163)을 형성한다. 제2오믹전극(163)은 ITO와 같은 투명 전극일 수 있다. Referring to FIG. 10 , a second ohmic electrode 163 is formed on the light emitting structure P1. The second ohmic electrode 163 may be a transparent electrode such as ITO.

이때, 제2도전형 반도체층(140)의 표면층은 카본을 도핑할 수 있다. 카본의 도핑 농도는 5.0×1019/cm3내지 2.0×1020/cm3일 수 있다. 카본의 도핑 농도가 5.0×1019/cm3 내지 2.0×1020/cm3인 경우 높아져 금속 또는 투명전극(예: ITO)과 오믹 컨택이 개선될 수 있다. 이후, 도 11과 같이 광학층(112) 및 투광 기판(111)을 형성한다.In this case, the surface layer of the second conductive semiconductor layer 140 may be doped with carbon. The doping concentration of carbon may be 5.0×10 19 /cm 3 to 2.0×10 20 /cm 3 . When the doping concentration of carbon is 5.0×10 19 /cm 3 to 2.0×10 20 /cm 3 , ohmic contact with a metal or a transparent electrode (eg, ITO) may be improved. Thereafter, as shown in FIG. 11 , an optical layer 112 and a light transmitting substrate 111 are formed.

도 12를 참고하면, 발광 구조물(P1)에 관통홀(H1)을 형성하여 제2오믹전극(163)을 노출시킬 수 있다. 이후, 도 13과 같이 제2전극(181)을 형성하여 제2오믹전극(163)과 전기적으로 연결시킨다.Referring to FIG. 12 , a through hole H1 may be formed in the light emitting structure P1 to expose the second ohmic electrode 163 . Then, as shown in FIG. 13 , a second electrode 181 is formed and electrically connected to the second ohmic electrode 163 .

도 14는 본 발명의 일 실시 예에 따른 표시장치의 개념도이다.14 is a conceptual diagram of a display device according to an embodiment of the present invention.

도 14를 참고하면, 표시장치는 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 어레이 기판(200), 및 픽셀영역(P)에 각각 배치되는 발광소자 패키지(60)를 포함하는 패널(40), 공통배선(241)에 구동신호를 인가하는 제1드라이버(32), 구동배선(242)에 구동신호를 인가하는 제2드라이버(31), 및 제1드라이버(20)와 제2드라이버(31)를 제어하는 컨트롤러(50)를 포함할 수 있다.Referring to FIG. 14 , the display device includes an array substrate 200 in which a plurality of common wires 241 and driving wires 242 intersect, and light emitting device packages 60 respectively disposed in a pixel area P. The panel 40, the first driver 32 for applying a driving signal to the common wiring 241, the second driver 31 for applying a driving signal to the driving wiring 242, and the first driver 20 2 may include a controller 50 that controls the driver 31 .

어레이 기판(200)은 발광소자 패키지(60)가 실장되는 회로기판일 수 있다. 어레이 기판(200)은 단층 또는 다층의 리지드(rigid) 기판이거나 연성 기판일 수 있다. 어레이 기판(200)에는 공통배선(241)과 구동배선(242)이 형성될 수 있다.The array substrate 200 may be a circuit board on which the light emitting device package 60 is mounted. The array substrate 200 may be a single layer or multi-layer rigid substrate or a flexible substrate. A common wiring 241 and a driving wiring 242 may be formed on the array substrate 200 .

픽셀영역(P)은 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 영역으로 정의할 수 있으며, 픽셀영역(P)은 RGB 서브 픽셀을 포함하는 개념일 수 있다. 픽셀영역(P)에는 제1 내지 제3발광소자(100-1, 100-2, 100-3)가 배치된 발광소자 패키지(60)가 실장되어 RGB 서브 픽셀 역할을 수행할 수 있다. 이하에서는 3개의 발광소자가 RGB 서브 픽셀로 기능하는 것으로 설명하나, 필요에 따라 발광소자의 개수는 조절될 수 있다.The pixel area P may be defined as an area where a plurality of common wires 241 and driving wires 242 intersect, and the pixel area P may include RGB sub-pixels. The light emitting device package 60 in which the first to third light emitting devices 100-1, 100-2, and 100-3 are disposed is mounted in the pixel area P, and may serve as an RGB sub-pixel. Hereinafter, three light emitting devices will be described as functioning as RGB sub-pixels, but the number of light emitting devices can be adjusted as needed.

제1발광소자(100-1)는 청색 파장대의 광을 출력하는 제1서브픽셀의 역할을 수행할 수 있다. 제2발광소자(100-2)는 녹색 파장대의 광을 출력하는 제2서브픽셀의 역할을 수행할 수 있다. 제3발광소자(100-3)는 적색 파장대의 광을 출력하는 제3서브픽셀의 역할을 수행할 수 있다. 제1 내지 제3발광소자(100A 내지 100C)는 모두 플립칩 타입일 수 있다.The first light emitting device 100-1 may serve as a first subpixel outputting light in a blue wavelength range. The second light emitting device 100-2 may serve as a second subpixel outputting light in a green wavelength range. The third light emitting device 100-3 may serve as a third subpixel outputting light in a red wavelength range. All of the first to third light emitting devices 100A to 100C may be of a flip chip type.

공통배선(241)은 제1방향(X방향)으로 배치된 복수 개의 픽셀영역(P)에 배치된 발광소자들과 전기적으로 연결될 수 있다. The common wire 241 may be electrically connected to the light emitting elements disposed in the plurality of pixel regions P disposed in the first direction (X direction).

공통배선(241)과 발광소자들(100A, 100B, 100C)의 전기적 연결 방법은 제한되지 않는다. 예시적으로, 관통전극을 이용하거나 기판의 리드전극을 이용하여 공통배선(241)과 발광소자를 전기적으로 연결할 수도 있다. An electrical connection method between the common wire 241 and the light emitting devices 100A, 100B, and 100C is not limited. Illustratively, the common wire 241 and the light emitting element may be electrically connected using a through electrode or a lead electrode of a substrate.

제1 내지 제3구동배선(243, 244, 245)은 제2방향(Y방향)으로 배치된 복수 개의 픽셀영역(P)에 배치된 발광소자들과 전기적으로 연결될 수 있다. The first to third driving wires 243 , 244 , and 245 may be electrically connected to light emitting elements disposed in a plurality of pixel regions P disposed in the second direction (Y direction).

제1구동배선(243)은 제1발광소자(100-1)와 전기적으로 연결되고, 제2구동배선(244)은 제2발광소자(100-2)와 전기적으로 연결되고, 제3구동배선은 제3발광소자(100-3)와 전기적으로 연결될 수 있다. The first driving wiring 243 is electrically connected to the first light emitting device 100-1, the second driving wiring 244 is electrically connected to the second light emitting device 100-2, and the third driving wiring may be electrically connected to the third light emitting device 100-3.

구동배선(242)과 발광소자들(100A, 100B, 100C)의 전기적 연결 방법은 제한되지 않는다. 예시적으로, 관통전극을 이용하거나 기판의 리드전극을 이용하여 구동배선(242)과 발광소자를 전기적으로 연결할 수도 있다.An electrical connection method between the driving wire 242 and the light emitting devices 100A, 100B, and 100C is not limited. Illustratively, the drive wire 242 and the light emitting element may be electrically connected using a through electrode or a lead electrode of a substrate.

보호층(47)은 발광소자 패키지(60) 사이에 배치될 수 있다. 보호층(47)은 발광소자 패키지(60) 및 어레이 기판(200)의 회로 패턴을 보호할 수 있다.The protective layer 47 may be disposed between the light emitting device packages 60 . The protective layer 47 may protect the circuit patterns of the light emitting device package 60 and the array substrate 200 .

보호층(47)은 솔더 레지스트와 같은 재질로 형성되거나 절연 재질로 형성될 수 있다. 보호층(47)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있다. The protective layer 47 may be formed of a material such as solder resist or an insulating material. The protective layer 47 may include at least one of SiO2, Si3N4, TiO2, Al2O3, and MgO.

보호층(47)은 블랙 매트릭스 재질을 포함할 수도 있다. 보호층(47)이 블랙 매트릭스 재질인 경우, 예컨대 카본 블랙(carbon black), 그라파이트(Graphite) 또는 폴리 피롤(poly pyrrole)로 구현될 수 있다.The protective layer 47 may include a black matrix material. When the protective layer 47 is made of a black matrix material, it may be made of, for example, carbon black, graphite, or polypyrrole.

컨트롤러(50)는 공통배선(241)과 제1 내지 제3구동배선(243, 244, 245)에 선택적으로 전원이 인가되도록 제1, 2드라이버(20, 30)에 제어신호를 출력함으로써 하나의 픽셀(P) 내의 제1 내지 제3발광소자(100-1, 100-2, 100-3)를 개별적으로 제어할 수 있다.The controller 50 outputs a control signal to the first and second drivers 20 and 30 so that power is selectively applied to the common wire 241 and the first to third drive wires 243, 244 and 245, The first to third light emitting devices 100-1, 100-2, and 100-3 in the pixel P may be individually controlled.

표시 장치는 SD(Standard Definition)급 해상도(760×480), HD(High definition)급 해상도(1180×720), FHD(Full HD)급 해상도(1920×1080), UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)으로 구현될 수 있다. 이때, 실시 예에 따른 제1 내지 제3발광소자(100-1, 100-2, 100-3)는 해상도에 맞게 복수로 배열되고 연결될 수 있다.The display device has SD (Standard Definition) resolution (760 × 480), HD (High definition) resolution (1180 × 720), FHD (Full HD) resolution (1920 × 1080), UH (Ultra HD) resolution ( 3480×2160), or UHD-level or higher resolution (eg, 4K (K=1000), 8K, etc.). In this case, the first to third light emitting devices 100-1, 100-2, and 100-3 according to the embodiment may be arranged and connected in plurality according to the resolution.

표시 장치는 대각선 크기가 100인치 이상의 전광판이나 TV일 수 있으며, 픽셀을 발광다이오드(LED)로 구현할 수도 있다. 따라서, 전력 소비가 낮아지며 낮은 유지 비용으로 긴 수명으로 제공될 수 있고, 고휘도의 자발광 디스플레이로 제공될 수 있다.The display device may be an electronic display board or TV having a diagonal size of 100 inches or more, and pixels may be implemented as light emitting diodes (LEDs). Therefore, it can be provided with low power consumption, low maintenance cost, long lifespan, and a high-brightness self-luminous display.

실시 예는 발광소자 패키지(60)를 이용하여 영상 및 이미지를 구현하므로 색순도(color purity) 및 색재현성(color reproduction)이 우수한 장점을 갖는다.Since the embodiment implements videos and images using the light emitting device package 60, it has excellent advantages in color purity and color reproduction.

실시 예는 직진성이 우수한 발광소자 패키지를 이용하여 영상 및 이미지를 구현하므로 선명한 100인치 이상의 대형 표시장치를 구현할 수 있다.Since the embodiment implements videos and images using a light emitting device package having excellent linearity, a clear large display of 100 inches or more can be implemented.

실시 예는 저비용으로 고해상도의 100인치 이상의 대형 표시장치를 구현할 수 있다.The embodiment can implement a large display device of 100 inches or more with high resolution at low cost.

실시 예에 따른 발광소자 패키지(60)는 상기 표시장치뿐만 아니라 조명 유 닛, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device package 60 according to the embodiment may be applied not only to the display device but also to a lighting unit, an indicator device, a lamp, a street light, a vehicle lighting device, a vehicle display device, and a smart watch, but is not limited thereto.

Claims (15)


제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광 구조물;
상기 발광 구조물의 타측에 배치되는 절연층;
상기 절연층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극;
상기 절연층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극;
상기 제1도전형 반도체층과 전기적으로 연결되는 제1오믹전극; 및
상기 제2도전형 반도체층과 전기적으로 연결되는 제2오믹전극을 포함하고,
상기 활성층은 적색 파장대의 광을 방출하고,
상기 제1도전형 반도체층은 상기 제1오믹전극과 접촉하는 제1오믹층을 포함하고, 상기 제1오믹층은 GaAs 조성을 갖으며,
상기 제1 도전형 반도체층 상에 반사 전극층이 배치되며,
상기 반사 전극층은 상기 제1 오믹전극의 상면 및 측면을 덮으며,
상기 반사 전극층은 투명 전극층과 반사층을 포함하는 발광소자.

A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
an insulating layer disposed on the other side of the light emitting structure;
a first electrode electrically connected to the first conductive semiconductor layer through the insulating layer;
a second electrode electrically connected to the second conductive type semiconductor layer through the insulating layer;
a first ohmic electrode electrically connected to the first conductive semiconductor layer; and
A second ohmic electrode electrically connected to the second conductive semiconductor layer;
The active layer emits light in a red wavelength range,
The first conductivity-type semiconductor layer includes a first ohmic layer in contact with the first ohmic electrode, and the first ohmic layer has a GaAs composition;
A reflective electrode layer is disposed on the first conductivity type semiconductor layer,
The reflective electrode layer covers upper and side surfaces of the first ohmic electrode,
The reflective electrode layer includes a transparent electrode layer and a reflective layer.
제1항에 있어서,
상기 제1도전형 반도체층은 제1클래드층, 제1전류확산층, 및 상기 제1오믹전극과 접촉하는 제1오믹층을 포함하고,
상기 제1전류확산층은 상기 제1클래드층보다 에너지 밴드갭이 작고, 상기 제1오믹층보다 에너지 밴드갭이 큰 발광소자.
According to claim 1,
The first conductive semiconductor layer includes a first cladding layer, a first current spreading layer, and a first ohmic layer contacting the first ohmic electrode;
The first current diffusion layer has a smaller energy band gap than the first cladding layer and a larger energy band gap than the first ohmic layer.
제2항에 있어서,
상기 제1클래드층 및 제1전류확산층은 Al, In, P를 포함하고,
상기 제1오믹층은 상기 제1도전형 반도체층 내에서 도핑 농도가 가장 높은 발광소자.
According to claim 2,
The first cladding layer and the first current diffusion layer include Al, In, and P,
The first ohmic layer has the highest doping concentration in the first conductivity type semiconductor layer.
제1항에 있어서,
상기 제2도전형 반도체층은 제2클래드층, 제2전류확산층, 및 제2오믹층을 포함하고,
상기 제2클래드층은 Al, In, P를 포함하고,
상기 제2전류확산층과 제2오믹층은 Ga, P를 포함하는 발광소자.
According to claim 1,
The second conductive semiconductor layer includes a second cladding layer, a second current diffusion layer, and a second ohmic layer,
The second cladding layer includes Al, In, and P,
The second current diffusion layer and the second ohmic layer include Ga and P.
제4항에 있어서,
상기 제2오믹층은 카본을 포함하고,
상기 카본의 농도는 5×1019/cm3내지 2×1020/cm3인 발광소자.
According to claim 4,
The second ohmic layer includes carbon,
The carbon concentration is 5×10 19 /cm 3 to 2×10 20 /cm 3 Light emitting device.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020160053611A 2016-04-22 2016-04-29 Light emitting device and display device having thereof KR102496616B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160053611A KR102496616B1 (en) 2016-04-29 2016-04-29 Light emitting device and display device having thereof
US16/094,985 US10615311B2 (en) 2016-04-22 2017-04-21 Light emitting device and display comprising same
PCT/KR2017/004295 WO2017183944A1 (en) 2016-04-22 2017-04-21 Light emitting device and display comprising same
CN201780024951.4A CN109075221B (en) 2016-04-22 2017-04-21 Light emitting device and display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053611A KR102496616B1 (en) 2016-04-29 2016-04-29 Light emitting device and display device having thereof

Publications (2)

Publication Number Publication Date
KR20170124048A KR20170124048A (en) 2017-11-09
KR102496616B1 true KR102496616B1 (en) 2023-02-06

Family

ID=60385850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053611A KR102496616B1 (en) 2016-04-22 2016-04-29 Light emitting device and display device having thereof

Country Status (1)

Country Link
KR (1) KR102496616B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148662A (en) * 2018-10-17 2019-01-04 河北工业大学 Light emitting diode and preparation method thereof with homogeneous electrode field distribution
KR20220086167A (en) * 2020-12-16 2022-06-23 주식회사 에스엘바이오닉스 Semiconductor light emitting device
EP4266386A1 (en) * 2021-06-30 2023-10-25 Samsung Electronics Co., Ltd. Inorganic light-emitting element, display module, and manufacturing method therefor
KR102557328B1 (en) * 2021-10-26 2023-07-19 주식회사 에스엘에너지 Semiconductor light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103538A (en) * 2005-09-30 2007-04-19 Toshiba Corp Light emitting diode and method of manufacturing same
JP2012190985A (en) 2011-03-10 2012-10-04 Stanley Electric Co Ltd Semiconductor light-emitting element and manufacturing method for the same
KR101362081B1 (en) * 2012-12-28 2014-02-13 주식회사 위뷰 Light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564303B1 (en) * 2003-07-15 2006-03-29 주식회사 옵토웰 Light emitting diode and fabrication method thereof
KR101734541B1 (en) * 2010-07-12 2017-05-24 엘지이노텍 주식회사 Light emitting device, light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103538A (en) * 2005-09-30 2007-04-19 Toshiba Corp Light emitting diode and method of manufacturing same
JP2012190985A (en) 2011-03-10 2012-10-04 Stanley Electric Co Ltd Semiconductor light-emitting element and manufacturing method for the same
KR101362081B1 (en) * 2012-12-28 2014-02-13 주식회사 위뷰 Light emitting device

Also Published As

Publication number Publication date
KR20170124048A (en) 2017-11-09

Similar Documents

Publication Publication Date Title
CN109075221B (en) Light emitting device and display including the same
US10790330B2 (en) Semiconductor device and display device comprising same
CN109417082B (en) Semiconductor device and display apparatus including the same
KR102462658B1 (en) Light emitting device and display device having thereof
CN103579429B (en) Luminescent device
KR101998763B1 (en) Light emittng device
US8907319B2 (en) Light emitting device package
CN101901859B (en) Light emitting device and light emitting device package having the same
KR102496616B1 (en) Light emitting device and display device having thereof
KR20170139355A (en) Light emitting device and display device having thereof
US20120187369A1 (en) Light emitting device
KR102639100B1 (en) Semiconductor device package and display device including the same
KR102465400B1 (en) Light emitting device and method of fabricating the same
US11450788B2 (en) Semiconductor device
KR20170120962A (en) Light emitting device and display device having thereof
KR102458090B1 (en) light emitting device
KR20130043708A (en) Light emitting device
KR102385209B1 (en) Semiconductor device
KR20130023939A (en) Light emitting device
KR102367758B1 (en) Semiconductor device
KR101500029B1 (en) Light emitting device
KR102584464B1 (en) Semiconductor device
KR102489464B1 (en) Light emitting device and method of fabricating the same
KR20170124047A (en) Light emitting device and display device having thereof
KR102462718B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant