KR102639100B1 - Semiconductor device package and display device including the same - Google Patents

Semiconductor device package and display device including the same Download PDF

Info

Publication number
KR102639100B1
KR102639100B1 KR1020160157703A KR20160157703A KR102639100B1 KR 102639100 B1 KR102639100 B1 KR 102639100B1 KR 1020160157703 A KR1020160157703 A KR 1020160157703A KR 20160157703 A KR20160157703 A KR 20160157703A KR 102639100 B1 KR102639100 B1 KR 102639100B1
Authority
KR
South Korea
Prior art keywords
layer
wavelength conversion
light emitting
emitting units
semiconductor device
Prior art date
Application number
KR1020160157703A
Other languages
Korean (ko)
Other versions
KR20180058565A (en
Inventor
박선우
김청송
문지형
이상열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160157703A priority Critical patent/KR102639100B1/en
Priority to EP17872964.6A priority patent/EP3547376B1/en
Priority to PCT/KR2017/013560 priority patent/WO2018097667A1/en
Priority to CN201780072900.9A priority patent/CN110024142B/en
Priority to US16/463,730 priority patent/US10790330B2/en
Priority to JP2019527891A priority patent/JP7171568B2/en
Priority to EP23165030.0A priority patent/EP4224526A1/en
Publication of KR20180058565A publication Critical patent/KR20180058565A/en
Application granted granted Critical
Publication of KR102639100B1 publication Critical patent/KR102639100B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

실시 예는, 복수 개의 발광부; 상기 복수 개의 발광부 상에 배치되는 파장 변환층; 상기 파장 변환층상에 배치되는 컬러 필터층; 및 상기 파장 변환층과 컬러 필터층 사이에 배치되는 제1 중간층을 포함하고, 상기 파장 변환층은 상기 복수 개의 발광부상에 각각 배치되는 복수 개의 파장 변환층을 포함하고, 상기 컬러 필터층은 상기 복수 개의 파장 변환층상에 각각 배치되는 복수 개의 컬러필터를 포함하고, 상기 제1 중간층은 산화물 또는 질화물을 포함하는 반도체 소자를 개시한다.An embodiment includes a plurality of light emitting units; a wavelength conversion layer disposed on the plurality of light emitting units; a color filter layer disposed on the wavelength conversion layer; and a first intermediate layer disposed between the wavelength conversion layer and the color filter layer, wherein the wavelength conversion layer includes a plurality of wavelength conversion layers respectively disposed on the plurality of light emitting units, and the color filter layer includes the plurality of wavelength conversion layers. A semiconductor device includes a plurality of color filters each disposed on a conversion layer, and the first intermediate layer includes oxide or nitride.

Description

반도체 소자 및 이를 포함하는 표시 장치{SEMICONDUCTOR DEVICE PACKAGE AND DISPLAY DEVICE INCLUDING THE SAME}Semiconductor device and display device including the same {SEMICONDUCTOR DEVICE PACKAGE AND DISPLAY DEVICE INCLUDING THE SAME}

실시 예는 반도체 소자 및 이를 포함하는 표시장치에 관한 것이다.The embodiment relates to a semiconductor device and a display device including the same.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.Light Emitting Diode (LED) is one of the light emitting devices that emits light when current is applied. Light-emitting diodes can emit high-efficiency light at low voltage, providing excellent energy savings. Recently, the luminance problem of light emitting diodes has been greatly improved, and they are being applied to various devices such as backlight units of liquid crystal displays, electronic signs, indicators, and home appliances.

일반적인 액정표시장치는 발광 다이오드로부터 방출된 광과 액정의 투과율을 제어하여 컬러필터를 통과하는 빛으로 이미지 또는 영상을 표시한다. 최근에는 HD 이상의 고화질 및 대 화면의 표시장치가 요구되고 있으나, 일반적으로 주로 사용되고 있는 복잡한 구성들을 갖는 액정표시장치 및 유기전계 표시장치는 수율 및 비용에 의해 고화질의 대화면 표시장치를 구현하기에 어려움이 있다.A typical liquid crystal display device controls the light emitted from a light emitting diode and the transmittance of the liquid crystal to display an image or video using light that passes through a color filter. Recently, there has been a demand for high-definition and large-screen displays of HD or higher, but it is difficult to implement high-definition large-screen displays due to yield and cost for the commonly used liquid crystal displays and organic electric field displays with complex configurations. there is.

실시 예는 색순도가 향상된 반도체 소자를 제공한다.An embodiment provides a semiconductor device with improved color purity.

실시 예는 광도가 향상된 반도체 소자를 제공한다.Embodiments provide a semiconductor device with improved luminance.

실시 예는 개별적으로 구동되는 제1 내지 제3 발광부를 포함하는 칩 레벨의 발광 소자가 표시 장치의 픽셀로 제공될 수 있다. 이 때, 제1 내지 제3 발광부가 픽셀의 각 서브 픽셀로 기능하여 고해상도의 대형 표시 장치를 구현할 수 있다.In an embodiment, chip-level light emitting devices including first to third light emitting units that are individually driven may be provided as pixels of a display device. At this time, the first to third light emitting units function as each subpixel of the pixel, so that a high-resolution, large-sized display device can be implemented.

실시 예에서 해결하고자 하는 과제는 이에 한정 되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and also includes purposes and effects that can be understood from the means of solving the problem or the embodiment described below.

본 발명의 일 실시예에 따른 반도체 소자는 복수 개의 발광부; 상기 복수 개의 발광부 상에 배치되는 파장 변환층; 상기 파장 변환층상에 배치되는 컬러 필터층; 및 상기 파장 변환층과 컬러 필터층 사이에 배치되는 제1 중간층을 포함하고, 상기 제1 중간층은 산화물 또는 질화물을 포함한다.A semiconductor device according to an embodiment of the present invention includes a plurality of light emitting units; a wavelength conversion layer disposed on the plurality of light emitting units; a color filter layer disposed on the wavelength conversion layer; and a first intermediate layer disposed between the wavelength conversion layer and the color filter layer, wherein the first intermediate layer includes oxide or nitride.

상기 제1 중간층은 실리콘 계열의 수지를 포함하는 상기 파장 변환층과 아크릴 계열의 수지를 포함하는 상기 컬러 필터층을 접합하는 역할을 수행할 수 있다.The first intermediate layer may serve to bond the wavelength conversion layer containing a silicone-based resin and the color filter layer containing an acrylic-based resin.

상기 제1 중간층은 투광도가 70% 이상일 수 있다.The first intermediate layer may have a light transmittance of 70% or more.

상기 제1 중간층의 두께는 5nm 내지 1,000nm일 수 있다.The thickness of the first intermediate layer may be 5 nm to 1,000 nm.

상기 제1 중간층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, ZnO, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 중 적어도 하나를 포함할 수 있다.The first intermediate layer is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin oxide (IGTO). , AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, It may include at least one of NiO, RuOx/ITO, ZnO, SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , and AlN.

상기 파장 변환층은 상기 복수 개의 발광부 상에 각각 배치되는 복수 개의 파장 변환층을 포함하고, 상기 컬러 필터층은 상기 복수 개의 파장 변환층 상에 각각 배치되는 복수 개의 컬러 필터를 포함할 수 있다.The wavelength conversion layer may include a plurality of wavelength conversion layers respectively disposed on the plurality of light emitting units, and the color filter layer may include a plurality of color filters respectively disposed on the plurality of wavelength conversion layers.

상기 제1 중간층과 상기 파장 변환층 사이에 배치되는 제2 중간층을 포함할 수 있다.It may include a second intermediate layer disposed between the first intermediate layer and the wavelength conversion layer.

상기 제2 중간층은 상기 파장 변환층과 동일한 계열의 수지를 포함할 수 있다.The second intermediate layer may include the same type of resin as the wavelength conversion layer.

상기 제2 중간층의 두께는 3,000nm 내지 20,000nm일 수 있다.The thickness of the second intermediate layer may be 3,000 nm to 20,000 nm.

상기 각각의 발광부는, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함할 수 있다.Each of the light emitting units may include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer.

상기 복수 개의 발광부의 제1도전형 반도체층에 공통적으로 연결되는 제1 범프 전극; 및 상기 복수 개의 발광부의 제2 도전형 반도체층에 각각 전기적으로 연결되는 복수 개의 제2 범프 전극을 포함할 수 있다.a first bump electrode commonly connected to the first conductive semiconductor layer of the plurality of light emitting units; and a plurality of second bump electrodes each electrically connected to the second conductive semiconductor layer of the plurality of light emitting units.

상기 복수 개의 발광부의 제1 도전형 반도체층을 전기적으로 연결하는 제1 전극을 포함하고, 상기 제1 범프 전극은 상기 제1 전극과 전기적으로 연결될 수 있다.It includes a first electrode electrically connecting the first conductivity type semiconductor layer of the plurality of light emitting units, and the first bump electrode may be electrically connected to the first electrode.

상기 복수 개의 발광부의 제1도전형 반도체층에 각각 연결되는 복수 개의 제1 범프 전극; 및 상기 복수 개의 발광부의 제2 도전형 반도체층에 공통적으로 연결되는 제2 범프 전극을 포함할 수 있다.a plurality of first bump electrodes each connected to a first conductive semiconductor layer of the plurality of light emitting units; and a second bump electrode commonly connected to the second conductive semiconductor layer of the plurality of light emitting units.

상기 복수 개의 발광부의 제2 도전형 반도체층을 전기적으로 연결하는 제2 전극을 포함하고, 상기 제2 범프 전극은 상기 제2 전극에 전기적으로 연결될 수 있다.It includes a second electrode electrically connecting the second conductivity type semiconductor layer of the plurality of light emitting units, and the second bump electrode may be electrically connected to the second electrode.

실시 예의 반도체 소자는 색순도가 향상될 수 있다.The semiconductor device of the embodiment may have improved color purity.

실시 예의 반도체 소자는 상대적 광도가 향상될 수 있다.The relative brightness of the semiconductor device of the embodiment may be improved.

실시 예의 반도체 소자는 개별적으로 구동되는 제1 내지 제3 발광부를 포함하는 칩 레벨의 발광 소자가 표시 장치의 픽셀로 제공될 수 있다. 이 때, 제1 내지 제3 발광부가 픽셀의 각 서브 픽셀로 기능하여 고해상도의 대형 표시 장치를 구현할 수 있다.In the semiconductor device of the embodiment, a chip-level light emitting device including first to third light emitting units that are individually driven may be provided as a pixel of a display device. At this time, the first to third light emitting units function as each subpixel of the pixel, so that a high-resolution, large-sized display device can be implemented.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and beneficial advantages and effects of the present invention are not limited to the above-described content, and may be more easily understood through description of specific embodiments of the present invention.

도 1은 본 발명의 제1실시예에 따른 반도체 소자의 평면도이고,
도 2는 도 1의 A-A 방향 단면도이고,
도 3은 본 발명의 제2실시예에 따른 반도체 소자의 단면도이고,
도 4a 및 도 4b는 실시 예에 따른 반도체 소자의 격벽의 폭에 따른 광속 및 색순도의 변화를 측정한 그래프이고,
도 5는 본 발명의 제3실시예에 따른 반도체 소자의 단면도이고,
도 6은 도 5의 변형예이고,
도 7a 내지 도 7f는 제3실시 예에 따른 반도체 소자의 제조 방법을 보여주는 도면이고,
도 8은 본 발명의 제4실시 예에 따른 반도체 소자의 단면도이고,
도 9a 내지 도 9d는 제4실시 예에 따른 반도체 소자의 제조 방법을 보여주는 도면이고,
도 10은 도 8에 도시한 제4실시 예에 따른 반도체 소자의 변형예의 단면도이고,
도 11은 본 발명의 제5실시 예에 따른 반도체 소자의 단면도이고,
도 12는 본 발명의 제6실시 예에 따른 반도체 소자의 단면도이고,
도 13은 본 발명의 제7실시 예에 따른 반도체 소자의 단면도이고,
도 14는 본 발명의 일 실시 예에 따른 디스플레이 장치의 평면도이고,
도 15는 반도체 소자와 회로기판이 전기적으로 연결된 상태를 보여주는 도면이다.
1 is a plan view of a semiconductor device according to a first embodiment of the present invention;
Figure 2 is a cross-sectional view taken along the AA direction of Figure 1;
3 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention;
4A and 4B are graphs measuring changes in luminous flux and color purity according to the width of the barrier rib of a semiconductor device according to an embodiment;
5 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention;
Figure 6 is a modified example of Figure 5,
7A to 7F are diagrams showing a method of manufacturing a semiconductor device according to a third embodiment;
8 is a cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention;
9A to 9D are diagrams showing a method of manufacturing a semiconductor device according to a fourth embodiment;
Figure 10 is a cross-sectional view of a modified example of the semiconductor device according to the fourth embodiment shown in Figure 8;
11 is a cross-sectional view of a semiconductor device according to a fifth embodiment of the present invention;
Figure 12 is a cross-sectional view of a semiconductor device according to a sixth embodiment of the present invention;
13 is a cross-sectional view of a semiconductor device according to a seventh embodiment of the present invention;
14 is a top view of a display device according to an embodiment of the present invention;
Figure 15 is a diagram showing a state in which a semiconductor device and a circuit board are electrically connected.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if matters described in a specific embodiment are not explained in other embodiments, they may be understood as descriptions related to other embodiments, as long as there is no explanation contrary to or contradictory to the matter in the other embodiments.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a feature for configuration A is described in a specific embodiment and a feature for configuration B is described in another embodiment, the description is contrary or contradictory even if an embodiment in which configuration A and configuration B are combined is not explicitly described. Unless otherwise stated, it should be understood as falling within the scope of the rights of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, when an element is described as being formed “on or under” another element, or under) includes both elements that are in direct contact with each other or one or more other elements that are formed (indirectly) between the two elements. Additionally, when expressed as "on or under," it can include not only the upward direction but also the downward direction based on one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention.

반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제1 도전형 반도체층(110a, 110b, 110c)과 활성층(120a, 120b, 120c) 및 제2 도전형 반도체층(130a, 130b, 130c)을 포함할 수 있다.The semiconductor device may include various electronic devices such as light-emitting devices and light-receiving devices, and both the light-emitting devices and light-receiving devices include first conductive semiconductor layers (110a, 110b, 110c), active layers (120a, 120b, 120c), and second It may include conductive semiconductor layers 130a, 130b, and 130c.

본 실시 예에 따른 반도체 소자는 발광 소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.Light-emitting devices emit light when electrons and holes recombine, and the wavelength of this light is determined by the material's inherent energy band gap. Accordingly, the light emitted may vary depending on the composition of the material.

이하, 첨부된 도면을 참조하여 실시 예의 반도체 소자를 상세히 설명하면 다음과 같다.Hereinafter, the semiconductor device of the embodiment will be described in detail with reference to the attached drawings.

도 1은 본 발명의 제1실시 예에 따른 반도체 소자의 평면도이고, 도 2는 도 1의 A-A 방향 단면도이다. Figure 1 is a plan view of a semiconductor device according to a first embodiment of the present invention, and Figure 2 is a cross-sectional view taken along the line A-A of Figure 1.

도 1을 참고하면, 반도체 소자는 복수 개의 발광부(P1, P2, P3)를 포함할 수 있다. 복수 개의 발광부(P1, P2, P3)는 각각 동일하거나 또는 다른 파장의 광을 출사할 수 있다. 복수 개의 발광부(P1, P2, P3)는 서로 독립적으로 제어될 수 있는 영역으로 정의할 수 있다. 예시적으로 복수 개의 발광부(P1, P2, P3) 중에서 선택적으로 전류를 인가하여 제1 내지 제3 발광부(P1, P2, P3) 중 어느 하나만을 독립적으로 점등할 수 있다.Referring to FIG. 1, a semiconductor device may include a plurality of light emitting units (P1, P2, and P3). Each of the plurality of light emitting units (P1, P2, and P3) may emit light of the same or different wavelengths. The plurality of light emitting units (P1, P2, and P3) can be defined as areas that can be controlled independently from each other. For example, by selectively applying current among the plurality of light emitting units (P1, P2, and P3), only one of the first to third light emitting units (P1, P2, and P3) can be turned on independently.

복수 개의 발광부(P1, P2, P3)는 제1파장대의 광을 출사하는 제1발광부(P1), 제2파장대의 광을 출사하는 제2발광부(P2), 및 제3파장대의 광을 출사하는 제3발광부(P3)를 포함할 수 있다. The plurality of light emitting units (P1, P2, P3) include a first light emitting unit (P1) that emits light in a first wavelength band, a second light emitting unit (P2) that emits light in a second wavelength band, and a third light emitting unit (P2) that emits light in a second wavelength band. It may include a third light emitting unit (P3) that emits light.

제1발광부(P1)는 녹색광을 출사할 수 있으며, 제2발광부(P2)와 제3발광부(P3)는 청색광을 출사할 수 있으나 이에 한정하지 않는다. 예시적으로 제1발광부(P1)는 청색광을 출사하고, 제2발광부(P2)와 제3발광부(P3)는 녹색광을 출사할 수도 있다. 또한, 제1 내지 제3 발광부(P1, P2, P3)는 모두 청색광을 출사할 수도 있다. 제1 내지 제3 발광부(P1, P2, P3)는 주입되는 전류에 따라 서로 다른 파장대의 광을 출사할 수도 있다.The first light emitting unit (P1) may emit green light, and the second light emitting unit (P2) and the third light emitting unit (P3) may emit blue light, but are not limited thereto. For example, the first light emitting unit (P1) may emit blue light, and the second light emitting unit (P2) and the third light emitting unit (P3) may emit green light. Additionally, the first to third light emitting units P1, P2, and P3 may all emit blue light. The first to third light emitting units (P1, P2, and P3) may emit light of different wavelengths depending on the injected current.

도 2를 참조하면, 반도체 소자(1A)는 제1 내지 제3 발광부(P1, P2, P3), 분리된 제1 도전형 반도체층(110a, 110b, 110c)을 전기적으로 연결하는 제1 전극(151)과, 제1 전극(151)에 연결된 제1 범프 전극(150), 및 분리된 제2 도전형 반도체(130a, 130b, 130c)와 각각 전기적으로 연결된 복수의 제2 범프 전극(160a, 160b, 160c)을 포함할 수 있다.Referring to FIG. 2, the semiconductor device 1A includes a first electrode electrically connecting the first to third light emitting units P1, P2, and P3 and the separated first conductive semiconductor layers 110a, 110b, and 110c. 151, the first bump electrode 150 connected to the first electrode 151, and a plurality of second bump electrodes 160a each electrically connected to the separated second conductive semiconductors 130a, 130b, and 130c. 160b, 160c) may be included.

반도체 소자의, 제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)은 복수 개의 발광부(P1, P2, P3)의 하부에 배치될 수 있다. 도면에서는 제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)은 제2도전형 반도체층(130a, 130b, 130c)의 하부에 배치된 것으로 도시하였으나 반드시 이에 한정하지 않는다. 예시적으로 제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)이 제1 도전형 반도체층(110a, 110b, 110c)의 상부에 배치될 수도 있다.The first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c of the semiconductor device may be disposed below the plurality of light emitting units P1, P2, and P3. In the drawing, the first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c are shown as disposed below the second conductive semiconductor layers 130a, 130b, and 130c, but they are not necessarily limited to this. For example, the first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c may be disposed on the first conductive semiconductor layer 110a, 110b, and 110c.

제1 내지 제3발광부(P1, P2, P3)는 각각 제1 도전형 반도체층(110a, 110b, 110c), 활성층(120a, 120b, 120c) 및 제2 도전형 반도체층(130a, 130b, 130c)을 포함할 수 있다.The first to third light emitting units (P1, P2, P3) include first conductivity type semiconductor layers (110a, 110b, 110c), active layers (120a, 120b, 120c), and second conductivity type semiconductor layers (130a, 130b, 130c) may be included.

예시적으로 제1발광부(P1)는 제1 도전형 반도체층(110a), 활성층(120a) 및 제2 도전형 반도체층(130a)을 포함하고, 제2발광부(P2)는 제1 도전형 반도체층(110b), 활성층(120b) 및 제2 도전형 반도체층(130b)을 포함하고, 제3발광부(P3)는 제1 도전형 반도체층(110c), 활성층(120c) 및 제2 도전형 반도체층(130c)을 포함할 수 있다.Exemplarily, the first light emitting unit (P1) includes a first conductive semiconductor layer (110a), an active layer (120a), and a second conductive semiconductor layer (130a), and the second light emitting unit (P2) includes a first conductive semiconductor layer (110a). It includes a semiconductor layer 110b, an active layer 120b, and a second conductive semiconductor layer 130b, and the third light emitting part P3 includes a first conductive semiconductor layer 110c, an active layer 120c, and a second conductive semiconductor layer 130b. It may include a conductive semiconductor layer 130c.

제1 내지 제3발광부(P1, P2, P3)의 제1 도전형 반도체층(110a, 110b, 110c)은 상부로 갈수록 폭이 좁아지게 배치될 수 있고, 제1 내지 제3발광부(P1, P2, P3)의 제2 도전형 반도체층(130a, 130b, 130c)은 하부로 갈수록 폭이 좁아지게 배치될 수 있다. 즉, 제1도전형 반도체층(110a, 110b, 110c)과 제2도전형 반도체층(130a, 130b, 130c)은 서로 반대 방향으로 갈수록 폭이 좁아지게 제작될 수 있다.The first conductive semiconductor layers 110a, 110b, and 110c of the first to third light emitting units P1, P2, and P3 may be arranged to become narrower toward the top, and the first to third light emitting units P1 to third light emitting units P1 , P2, P3) of the second conductive semiconductor layers 130a, 130b, and 130c may be arranged so that their width becomes narrower toward the bottom. That is, the first conductive semiconductor layers 110a, 110b, and 110c and the second conductive semiconductor layers 130a, 130b, and 130c may be manufactured to have narrower widths in opposite directions.

제1 도전형 반도체층(110a, 110b, 110c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, n형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(110a, 110b, 110c)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 InxAlyGa1 -x- yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 예를 들어, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있으나, 이에 한정하지 않는다. n형 도펀트는 Si, Ge, Sn, Se, Te 등에서 선택될 수 있으며, 이에 한정하지 않는다.The first conductive semiconductor layers 110a, 110b, and 110c may be implemented with a compound semiconductor such as group III-V or group II-VI, and may be doped with an n-type dopant. The first conductive semiconductor layers (110a, 110b, 110c) have a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may be formed of a semiconductor material or a semiconductor material with the composition formula In x Al y Ga 1 -x- y P (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, it may be formed of a material selected from AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP, but is not limited thereto. The n-type dopant may be selected from Si, Ge, Sn, Se, Te, etc., but is not limited thereto.

활성층(120a, 120b, 120c)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(120a, 120b, 120c)의 구조는 이에 한정하지 않는다. 활성층(120a, 120b, 120c)이 우물 구조로 형성되는 경우, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다.The active layers 120a, 120b, and 120c may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, The structure of the active layers 120a, 120b, and 120c is not limited to this. When the active layers 120a, 120b, and 120c are formed in a well structure, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1) Single or both having a well layer with a composition formula and a barrier layer with a composition formula In a Al b Ga 1 -a- b N (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1) It can have a well structure.

또한, 활성층(120a, 120b, 120c)은 우물층의 조성이 (AlpGa1 -p)qIn1 - qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 장벽층의 조성이 (Alp1Ga1 -p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다. 예컨대, 활성층(120a, 120b, 120c)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.In addition, the active layers 120a, 120b, and 120c may have a well layer composition of (Al p Ga 1 -p ) q In 1 - q P layer (however, 0≤p≤1, 0≤q≤1), The composition of the barrier layer may be (Al p1 Ga 1 -p1 ) q1 In 1 - q1 P layer (however, 0≤p1≤1, 0≤q1≤1), but is not limited thereto. For example, the active layers 120a, 120b, and 120c may be formed in a pair structure of one or more of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, and GaP(InGaP)/AlGaP. However, it is not limited to this. The well layer may be formed of a material having a band gap smaller than that of the barrier layer.

활성층(120a, 120b, 120c)은 제1 도전형 반도체층(110a, 110b, 110c)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(130a, 130b, 130c)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(120a, 120b, 120c)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 예를 들어, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 활성층(120a, 120b, 120c)은 청색 파장대의 광을 생성할 수 있다.The active layers 120a, 120b, and 120c are composed of electrons (or holes) injected through the first conductive semiconductor layers 110a, 110b, and 110c and holes injected through the second conductive semiconductor layers 130a, 130b, and 130c. This is the layer where (or electrons) meet. The active layers 120a, 120b, and 120c transition to a low energy level as electrons and holes recombine, and can generate light with a corresponding wavelength. For example, the active layers 120a, 120b, and 120c of the first, second, and third light emitting units P1, P2, and P3 may generate light in the blue wavelength range.

제2 도전형 반도체층(130a, 130b, 130c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, p형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(130a, 130b, 130c)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 InxAlyGa1 -x- yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 예를 들어, 제2 도전형 반도체층(130a, 130b, 130c) 은 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있으나 이에 한정하지 않는다. P형 도펀트는 Mg, Zn, Ca, Sr, Ba 등에서 선택될 수 있으며, 이에 한정하지 않는다.The second conductive semiconductor layers 130a, 130b, and 130c may be implemented with a compound semiconductor such as group III-V or group II-VI, and may be doped with a p-type dopant. The second conductive semiconductor layers 130a, 130b, and 130c have a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may be formed of a semiconductor material or a semiconductor material having the composition formula In x Al y Ga 1 -x- y P (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the second conductive semiconductor layers 130a, 130b, and 130c may be formed of a material selected from AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP, but are not limited thereto. The P-type dopant may be selected from Mg, Zn, Ca, Sr, Ba, etc., but is not limited thereto.

제 1 내지 제 3 발광부(P1, P2, P3)는 제1 도전형 반도체층(110a, 110b, 110c)을 통해 청색 파장대의 광이 방출될 수 있다.The first to third light emitting units P1, P2, and P3 may emit light in a blue wavelength range through the first conductive semiconductor layers 110a, 110b, and 110c.

제1 절연층(140)은 제1 내지 제3 발광부(P1, P2, P3) 하부에 배치될 수 있다. 제 1 절연층(140)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다. 제1 절연층(140)은 제1 전극(151)을 제2도전형 반도체층(130a, 130b, 130c) 및 활성층(120a, 120b, 120c)과 전기적으로 절연시킬 수 있다.The first insulating layer 140 may be disposed below the first to third light emitting units (P1, P2, and P3). The first insulating layer 140 may be formed by selecting at least one selected from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, etc. It is not limited. The first insulating layer 140 may electrically insulate the first electrode 151 from the second conductive semiconductor layers 130a, 130b, and 130c and the active layers 120a, 120b, and 120c.

제1절연층(140)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(140)은 다양한 반사 구조를 포함할 수 있다.The first insulating layer 140 may be a distributed Bragg reflector (DBR) with a multilayer structure containing Si oxide or Ti compound. However, the first insulating layer 140 is not necessarily limited to this and may include various reflective structures.

제1 전극(151)은 분리된 제1 도전형 반도체층(110a, 110b, 110c) 사이에 배치될 수 있다. 그리고 제1 전극(151)은 분리된 제1 도전형 반도체층(110a, 110b, 110c)을 전기적으로 연결할 수 있다. 예를 들어, 제1 전극(151)은 제1 절연층(140)을 관통하여 제1 도전형 반도체층(110a, 110b, 110c)과 전기적으로 연결될 수 있다.The first electrode 151 may be disposed between the separated first conductive semiconductor layers 110a, 110b, and 110c. And the first electrode 151 can electrically connect the separated first conductive semiconductor layers 110a, 110b, and 110c. For example, the first electrode 151 may penetrate the first insulating layer 140 and be electrically connected to the first conductive semiconductor layers 110a, 110b, and 110c.

제1 전극(151)은 제2 범프 전극(160a, 160b, 160c)과 이격 배치될 수 있다. 그리고 제1 전극(151)은 각 발광구조물의 제1 도전형 반도체층(110a, 110b, 110c)을 전기적으로 연결할 수 있다. 제1 전극(151)은 제1 도전형 반도체층(110a, 110b, 110c)과 일부 중첩되게 배치되어 전기적으로 연결될 수 있다. 제1 전극(151)은 오믹 전극일 수도 있으나, 이에 한정하지 않는다.The first electrode 151 may be spaced apart from the second bump electrodes 160a, 160b, and 160c. And the first electrode 151 can electrically connect the first conductive semiconductor layers 110a, 110b, and 110c of each light emitting structure. The first electrode 151 may be disposed to partially overlap the first conductive semiconductor layers 110a, 110b, and 110c and be electrically connected to them. The first electrode 151 may be an ohmic electrode, but is not limited thereto.

제1 범프 전극(150)은 제1 전극(151)과 전기적으로 연결될 수 있다. 따라서, 서로 이격되어 배치된 제1 도전형 반도체층(110a, 110b, 110c)은 제1 범프 전극(150)과 전기적으로 연결될 수 있다. 제1 범프 전극(150)과 제1 전극(151)은 공통 전극으로 기능할 수 있으나, 이에 한정하지 않는다.The first bump electrode 150 may be electrically connected to the first electrode 151. Therefore, the first conductive semiconductor layers 110a, 110b, and 110c arranged to be spaced apart from each other are the first It may be electrically connected to the bump electrode 150. The first bump electrode 150 and the first electrode 151 may function as a common electrode, but are not limited to this.

복수 개의 제2 범프 전극(160a, 160b, 160c)은 제2 도전형 반도체층(130a, 130b, 130c)과 전기적으로 연결될 수도 있다. 예시적으로 제2-1 범프 전극(160a)은 제2-1 도전형 반도체층(130a)과 전기적으로 연결되고, 제2-2 범프 전극(160b)은 제2-2 도전형 반도체층(130b)과 전기적으로 연결되고, 제2-3 범프 전극(160c)은 제2-3 도전형 반도체층(130c)과 전기적으로 연결될 수 있다.The plurality of second bump electrodes 160a, 160b, and 160c may be electrically connected to the second conductive semiconductor layers 130a, 130b, and 130c. For example, the 2-1 bump electrode 160a is electrically connected to the 2-1 conductivity type semiconductor layer 130a, and the 2-2 bump electrode 160b is electrically connected to the 2-2 conductivity type semiconductor layer 130b. ), and the 2-3rd bump electrode 160c may be electrically connected to the 2-3rd conductivity type semiconductor layer 130c.

제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu 등과 같은 금속으로 형성될 수 있다. 또한, 제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)은 전도성 산화막과 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.The first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c are formed of metal such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu, etc. It can be. Additionally, the first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c may be formed of one or more layers of a mixture of a conductive oxide film and a metal, but are not limited thereto.

제2 도전형 반도체층(130a, 130b, 130c) 하부에는 반사층이 더 배치될 수 있으나, 이에 한정되지 않는다.A reflective layer may be further disposed below the second conductive semiconductor layers 130a, 130b, and 130c, but is not limited to this.

복수 개의 제2 범프 전극(160a, 160b, 160c)과 제2 도전형 반도체층(130a, 130b, 130c) 사이에는 제2 전극(161a, 161b, 161c)이 배치될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 제2 범프 전극(160a, 160b, 160c)이 제2 도전형 반도체층(130a, 130b, 130c)과 오믹 접촉하는 물질을 포함할 수도 있다.Second electrodes 161a, 161b, and 161c may be disposed between the plurality of second bump electrodes 160a, 160b, and 160c and the second conductive semiconductor layers 130a, 130b, and 130c. However, it is not necessarily limited to this, and the second bump electrodes 160a, 160b, and 160c may include a material in ohmic contact with the second conductive semiconductor layers 130a, 130b, and 130c.

지지층(170)은 절연층(140), 제1 전극(151), 제1 도전형 반도체층(110a, 110b, 110c), 활성층(120a, 120b, 120c) 및 제2 도전형 반도체층(130a, 130b, 130c)를 지지하도록 반도체 소자의 하부에 배치될 수 있다. 또한, 지지층(170)은 빛의 투과도가 낮고, 광반사층 및/또는 광흡수층의 역할을 수행할 수 있다.The support layer 170 includes an insulating layer 140, a first electrode 151, a first conductive semiconductor layer (110a, 110b, 110c), an active layer (120a, 120b, 120c), and a second conductive semiconductor layer (130a, It may be disposed below the semiconductor device to support 130b, 130c). Additionally, the support layer 170 has low light transmittance and may function as a light reflection layer and/or a light absorption layer.

지지층(170)은 기재에 반사 입자가 분산된 구조일 수 있다. 기재는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다. 반사 입자는 TiO2 또는 SiO2와 같은 무기물 입자를 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 지지층은 EMC(Epoxy Molding Compound) 또는 SMC(Silicone Molding Compound) 수지일 수도 있다.The support layer 170 may have a structure in which reflective particles are dispersed in a substrate. The substrate may be any one or more of epoxy resin, silicone resin, polyimide resin, urea resin, and acrylic resin. As an example, the polymer resin may be a silicone resin. Reflective particles may include inorganic particles such as TiO 2 or SiO 2 . However, it is not necessarily limited to this, and the support layer may be EMC (Epoxy Molding Compound) or SMC (Silicone Molding Compound) resin.

지지층(170)은 10 내지 50wt%, 또는 15 내지 30wt%의 무기물 입자를 포함할 수 있다. 입자의 함량이 10wt%보다 작은 경우 투과도를 20%이하로 제어하기 어렵고 함량이 50 wt%보다 큰 경우 무기물 입자의 함량이 높아 크랙이 발생할 수 있다.The support layer 170 may include 10 to 50 wt%, or 15 to 30 wt% of inorganic particles. If the particle content is less than 10 wt%, it is difficult to control the permeability below 20%, and if the content is greater than 50 wt%, cracks may occur due to the high content of inorganic particles.

지지층(170)은 열 팽창 계수(CTE)가 50ppm/℃ 이하일 수 있다. 지지층(170)의 두께가 70㎛ 이상인 경우에 지지층(170)의 투과도는 20% 이하일 수 있다. 이로써, 지지층(170)은 제1 내지 제 3 발광부(P1, P2, P3)에서 발생한 빛이 제1 도전형 반도체층(110a, 110b, 110c)의 상부를 향해 반사될 수 있다. 이로써, 실시 예에 따른 반도체 소자는 향상된 발광 효율을 제공할 수 있다.The support layer 170 may have a coefficient of thermal expansion (CTE) of 50 ppm/°C or less. When the thickness of the support layer 170 is 70㎛ or more, the transmittance of the support layer 170 may be 20% or less. As a result, the support layer 170 can reflect light generated from the first to third light emitting units P1, P2, and P3 toward the top of the first conductive semiconductor layers 110a, 110b, and 110c. As a result, the semiconductor device according to the embodiment can provide improved luminous efficiency.

도 3은 본 발명의 제2실시 예에 따른 반도체 소자의 단면도이고, 도 4a 및 도 4b는 실시 예에 따른 반도체 소자의 격벽의 폭에 따른 광속 및 색순도의 변화를 측정한 그래프이다.Figure 3 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, and Figures 4A and 4B are graphs measuring changes in luminous flux and color purity according to the width of the partition of the semiconductor device according to the embodiment.

도 3을 참조하면, 제2 실시 예에 따른 반도체 소자(1B)는 제1 내지 제3 발광부(P1, P2, P3) 상에 배치된 파장 변환층(181, 182, 183), 및 격벽(190)을 더 포함할 수 있다.Referring to FIG. 3, the semiconductor device 1B according to the second embodiment includes wavelength conversion layers 181, 182, and 183 disposed on the first to third light emitting units P1, P2, and P3, and a partition wall ( 190) may further be included.

파장 변환층(181, 182, 183)은 제1 내지 제3 발광부(P1, P2, P3)에서 방출되는 광의 파장을 변환할 수 있다. The wavelength conversion layers 181, 182, and 183 may convert the wavelength of light emitted from the first to third light emitting units P1, P2, and P3.

예시적으로 제1파장 변환층(181)은 제1발광부(P1)에서 출사되는 광을 녹색광으로 변환할 수 있고, 제2파장 변환층(182)은 제2발광부(P2)에서 출사되는 광을 적색광으로 변환할 수 있고, 제3파장 변환층(183)은 제3발광부(P3)에서 출사되는 광을 청색광으로 변환할 수 있다. 만약 제3발광부(P3)에서 청색광을 출사하는 경우 제3파장 변환층(183)은 파장을 변화시키지 않거나 배치되지 않을 수도 있다.For example, the first wavelength conversion layer 181 may convert the light emitted from the first light emitting unit (P1) into green light, and the second wavelength conversion layer 182 may convert the light emitted from the second light emitting unit (P2) into green light. The light can be converted into red light, and the third wavelength conversion layer 183 can convert the light emitted from the third light emitting unit P3 into blue light. If the third light emitting unit P3 emits blue light, the third wavelength conversion layer 183 may not change the wavelength or may not be disposed.

그러나, 반드시 이에 한정하는 것은 아니고, 제1 내지 제3파장 변환층(181, 182, 183)은 제1 내지 제3 발광부(P1, P2, P3)에서 방출되는 청색(B) 파장대의 광을 흡수하여 백색(White: W) 파장대의 광으로 변환할 수도 있다.However, it is not necessarily limited to this, and the first to third wavelength conversion layers 181, 182, and 183 convert the blue (B) wavelength light emitted from the first to third light emitting units P1, P2, and P3. It can be absorbed and converted into light in the white (W) wavelength range.

파장 변환층(181, 182, 183)은 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 등에서 선택된 고분자 수지에 파장 변환 입자가 분산된 구조일 수 있으며, 이에 한정하지 않는다.The wavelength conversion layers 181, 182, and 183 may have a structure in which wavelength conversion particles are dispersed in a polymer resin selected from epoxy resin, silicone resin, polyimide resin, urea resin, and acrylic resin, but are not limited to this.

파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다. 이하에서는 파장 변환 입자를 형광체로 설명한다.The wavelength conversion particles may include one or more of phosphors and QDs (Quantum Dots). Hereinafter, wavelength conversion particles are described as phosphors.

형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광 물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 제한되지 않는다. The phosphor may include any one of YAG-based, TAG-based, silicate-based, sulfide-based, or nitride-based fluorescent materials, but the embodiment is not limited to the type of phosphor.

예시적으로, YAG 및 TAG계 형광 물질은 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택될 수 있으며, Silicate계 형광 물질은 (Sr, Ba, Ca, Mg)2SiO4:(Eu, F, Cl) 중에서 선택 사용 가능하다. 또한, Sulfide계 형광 물질은 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중 선택 가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16일 수 있다. 이 때, M은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3을 만족하는 형광체 성분 중에서 선택될 수 있다.Exemplarily, YAG and TAG-based fluorescent materials may be selected from (Y, Tb, Lu, Sc, La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12 :Ce. Silicate-based fluorescent materials can be selected from (Sr, Ba, Ca, Mg) 2 SiO 4 : (Eu, F, Cl). In addition, sulfide-based fluorescent materials can be selected from (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga) 2 S 4 :Eu, and nitride-based phosphors can be selected from (Sr, Ca, Si, Al) , O)N:Eu (e.g., CaAlSiN 4 :Eu β-SiAlON:Eu) or Ca-α SiAlON:Eu (Cax,My)(Si,Al) 12 (O,N) 16 . At this time, M is at least one of Eu, Tb, Yb, or Er and may be selected from phosphor components satisfying 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3.

상기와 같은 파장 변환층(181, 182, 183)은 격벽(190)에 의해 제1 내지 제3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 격벽(190)은 파장 변환층(181, 182, 183) 사이 및 발광부(P1, P2, P3) 사이에 배치될 수 있다. 격벽(190)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. The wavelength conversion layers 181, 182, and 183 as described above may be separated by the partition 190 into areas that overlap in the vertical direction with the first to third light emitting units P1, P2, and P3. The partition wall 190 may be disposed between the wavelength conversion layers 181, 182, and 183 and between the light emitting units P1, P2, and P3. The partition 190 may include a light absorbing material such as carbon black or graphite, or may also include a reflective material that reflects light.

격벽(190)은 기재에 반사 입자가 분산된 구조일 수 있다. 기재는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다. 반사 입자는 TiO2 또는 SiO2와 같은 무기물 입자를 포함할 수 있으나, 이에 한정하지 않는다.The partition wall 190 may have a structure in which reflective particles are dispersed in a substrate. The substrate may be any one or more of epoxy resin, silicone resin, polyimide resin, urea resin, and acrylic resin. As an example, the polymer resin may be a silicone resin. Reflective particles may include inorganic particles such as TiO 2 or SiO 2 , but are not limited thereto.

격벽(190)은 무기물 입자를 20wt% 이상 포함할 수 있다. 예시적으로 격벽의 무기물 입자는 20wt% 내지 70wt%일 수 있다. 무기물 입자를 20wt% 미만으로 포함하는 경우 격벽(190)의 반사도가 낮아져 색순도가 낮아지는 문제가 있다. 예를 들면, 제1 발광부(P1)만을 점등시켜 녹색광을 출력하는 경우 제1 발광부(P1)에서 출사된 광의 일부는 격벽(190)을 통과하여 제2파장 변환층(182)에 의해 적색광으로 변환될 수 있다. 이로 인하여 색순도가 낮아질 수 있다. 격벽(190)은 무기물 입자가 70wt%를 초과하면 고분자 수지의 함량이 작아지므로 크랙(Crack)이 발생할 수 있다. The partition wall 190 may contain 20 wt% or more of inorganic particles. For example, the inorganic particles of the partition wall may be 20 wt% to 70 wt%. When inorganic particles are included in an amount of less than 20 wt%, there is a problem in that the reflectivity of the partition wall 190 is lowered and the color purity is lowered. For example, when green light is output by turning on only the first light emitting unit (P1), part of the light emitted from the first light emitting unit (P1) passes through the partition wall 190 and is converted into red light by the second wavelength conversion layer 182. can be converted to This may lower color purity. If the inorganic particles in the partition 190 exceed 70 wt%, the content of the polymer resin decreases, so cracks may occur.

격벽(190)은 파장 변환층(181, 182, 183) 사이에 배치되는 제1 영역, 및 제1 내지 제3 발광부(P1, P2, P3) 사이에 배치되는 제2 영역을 포함할 수 있다. The partition 190 may include a first region disposed between the wavelength conversion layers 181, 182, and 183, and a second region disposed between the first to third light emitting units P1, P2, and P3. .

예시적으로 제1 영역의 폭(d1)은 제2 영역의 폭(d2)보다 클 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1 영역의 폭(d1)과 제2 영역의 폭(d2)은 동일할 수도 있다. For example, the width d1 of the first area may be greater than the width d2 of the second area. However, it is not necessarily limited to this, and the width d1 of the first area and the width d2 of the second area may be the same.

제1 영역과 제2 영역의 폭(d1, d2)은 복수 개의 발광부(P1, P2, P3)의 두께 방향과 수직한 방향(X축 방향)의 거리일 수 있다.The widths d1 and d2 of the first and second regions may be a distance in a direction perpendicular to the thickness direction of the plurality of light emitting parts P1, P2, and P3 (X-axis direction).

격벽(190)의 제1 영역의 폭(d1)은 10㎛이상 일 수 있다. 제1 영역의 폭(d1)은 10㎛ 내지 50 ㎛일 수 있다. 제1 영역의 폭(d1)이 10㎛ 이상인 경우에, 격벽(190)은 제1 내지 제3 발광부(P1, P2, P3)에서 방출되는 광을 차단하여 색순도를 향상시킬 수 있다.The width d1 of the first region of the partition wall 190 may be 10 μm or more. The width d1 of the first region may be 10 ㎛ to 50 ㎛. When the width d1 of the first area is 10 μm or more, the partition wall 190 can improve color purity by blocking light emitted from the first to third light emitting units P1, P2, and P3.

예시적으로 무기물 입자의 함량이 20wt%이상이고 두께가 30㎛이상인 경우, 격벽(190)은 제1 내지 제3 발광부(P1, P2, P3)에서 방출되는 광을 차단하여 광의 중첩 및 혼색을 방지할 수 있다.For example, when the content of inorganic particles is more than 20wt% and the thickness is more than 30㎛, the partition wall 190 blocks the light emitted from the first to third light emitting units (P1, P2, and P3) to prevent overlapping and color mixing of light. It can be prevented.

제1 영역의 폭(d1)이 50㎛보다 큰 경우, 제1 내지 제3 발광부(P1, P2, P3) 사이의 폭이 넓어져 반도체 소자의 사이즈가 커질 수 있다. 격벽(190)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 격벽(190)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.When the width d1 of the first region is greater than 50 μm, the width between the first to third light emitting units P1, P2, and P3 is widened, thereby increasing the size of the semiconductor device. The method of forming the partition wall 190 is not particularly limited. For example, the partition wall 190 can be formed using photolithography, imprinting, roll-to-roll printing, and inkjet printing.

제1 영역의 폭(d1)은 제2 영역의 최대 폭(d2)보다 클 수 있다. 따라서, 각각의 제1 내지 제3 파장 변환층(181, 182, 183)의 X축 방향 폭은 제1 내지 제3발광부(P1, P2, P3)의 폭보다 작을 수 있다. 이러한 구성에 의하면, 반도체 소자의 사이즈를 동일하게 제작하면서도 격벽의 폭(d1)을 증가시킬 수 있다. 예시적으로 각각의 제1 내지 제3 파장 변환층(181, 182, 183)의 X축 방향 폭은 제1 내지 제3발광부(P1, P2, P3)의 폭의 80% 내지 90%일 수 있다.The width d1 of the first area may be greater than the maximum width d2 of the second area. Accordingly, the width of each of the first to third wavelength conversion layers 181, 182, and 183 in the X-axis direction may be smaller than the width of the first to third light emitting units P1, P2, and P3. According to this configuration, the width d1 of the barrier rib can be increased while manufacturing the semiconductor device the same size. Exemplarily, the width of each of the first to third wavelength conversion layers 181, 182, and 183 in the there is.

도 4a 및 도 4b를 참조하면, 제1 영역의 폭이 증가할수록 복수 개의 발광부의 광속은 다소 감소하나, 색 순도가 크게 향상됨을 확인할 수도 있다. 즉, 제1 영역의 폭이 20㎛인 경우 색순도는 102% 향상되고, 제1 영역의 폭이 30㎛인 경우 105%로, 제1 영역의 폭이 50㎛인 경우 106%로 향상되었다. Referring to FIGS. 4A and 4B, it can be seen that as the width of the first region increases, the luminous flux of the plurality of light emitting units decreases somewhat, but color purity is greatly improved. That is, when the width of the first region was 20㎛, color purity improved by 102%, when the width of the first region was 30㎛, it improved by 105%, and when the width of the first region was 50㎛, it improved by 106%.

도 5는 본 발명의 제3실시 예에 따른 반도체 소자의 단면도이고, 도 6은 도 5의 변형예이다.Figure 5 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention, and Figure 6 is a modified example of Figure 5.

도 5를 참조하면, 제3실시 예에 따른 반도체 소자(1C)는 파장 변환층(181, 182, 183) 및 격벽(190) 상에 배치된 컬러 필터층(220)을 포함할 수 있다. Referring to FIG. 5 , the semiconductor device 1C according to the third embodiment may include wavelength conversion layers 181, 182, and 183 and a color filter layer 220 disposed on the partition wall 190.

컬러 필터층(220)은 복수의 컬러필터(221, 222, 223)와 블랙 매트릭스(224)를 포함할 수 있다. 컬러 필터층(220)에는 제1 내지 제3 컬러 필터(221, 222, 223)가 배치될 수 있다. 예시적으로 제1 컬러 필터(221)는 녹색 필터일 수도 있고, 제2 컬러 필터(222)는 적색 필터일 수도 있고, 제3 컬러 필터(223)는 청색 필터일 수 있다.The color filter layer 220 may include a plurality of color filters 221, 222, and 223 and a black matrix 224. First to third color filters 221, 222, and 223 may be disposed in the color filter layer 220. For example, the first color filter 221 may be a green filter, the second color filter 222 may be a red filter, and the third color filter 223 may be a blue filter.

복수 개의 컬러 필터(221, 222, 223)는 Methylmethacrylate-Butadiene-Styrene(MBS)와 같은 아크릴 계열의 수지에 녹색/적색/청색 피그먼트(pigment)를 혼합하여 제작할 수 있다. 예시적으로 컬러 필터층(220)은 포토레지스트에 분산된 안료 조성물을 코팅, 노광, 현상 및 경화(소성)함으로써 형성할 수 있다.A plurality of color filters 221, 222, and 223 can be produced by mixing green/red/blue pigments with an acrylic resin such as Methylmethacrylate-Butadiene-Styrene (MBS). For example, the color filter layer 220 may be formed by coating, exposing, developing, and curing (firing) a pigment composition dispersed in photoresist.

컬러 필터층(220)은 파장 변환층(181, 182, 183)에 의해 변환된 광의 색순도를 향상시킬 수 있다. 예시적으로 제1 컬러 필터(221)는 제1파장 변환층(181)에 의해 변환된 녹색광 이외의 광을 차단하여 녹색 광의 색순도를 향상시킬 수 있다.The color filter layer 220 can improve the color purity of light converted by the wavelength conversion layers 181, 182, and 183. For example, the first color filter 221 may improve the color purity of green light by blocking light other than the green light converted by the first wavelength conversion layer 181.

또한, 파장 변환층(181, 182, 183)이 제1 내지 제3 발광부(P1, P2, P3)의 광을 백색광으로 변환한 경우, 컬러 필터층(220)은 백색(W) 파장대의 광을 청색(B), 녹색(G) 및 적색(R) 파장대의 광으로 분리할 수 있다.Additionally, when the wavelength conversion layers 181, 182, and 183 convert the light of the first to third light emitting units P1, P2, and P3 into white light, the color filter layer 220 converts the light in the white (W) wavelength range into white light. It can be separated into blue (B), green (G), and red (R) wavelength bands.

컬러 필터층(220)은 제 1 내지 제3 컬러 필터(221, 222, 223) 사이에 배치되는 블랙 매트릭스(224)를 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제 1 내지 제3 컬러 필터(221, 222, 223) 사이에 배치되어 구획할 수 있는 구조이면 특별히 제한하지 않는다.The color filter layer 220 may include a black matrix 224 disposed between the first to third color filters 221, 222, and 223. However, it is not necessarily limited to this, and is not particularly limited as long as it has a structure that can be disposed and partitioned between the first to third color filters 221, 222, and 223.

블랙 매트릭스(224)의 두께는 5㎛ 내지 55 ㎛일 수 있다. 두께가 5㎛보다 작은 경우 너무 얇아 제 1 내지 제3 컬러 필터(221, 222, 223)를 구획하지 못할 수 있고, 두께가 55㎛보다 큰 경우 전체적인 필터의 두께가 두꺼워지는 문제가 있다. 그러나, 블랙 매트릭스(224)의 두께는 반드시 이에 한정하지 않는다.The thickness of the black matrix 224 may be 5 μm to 55 μm. If the thickness is less than 5㎛, it may be too thin to partition the first to third color filters 221, 222, and 223, and if the thickness is greater than 55㎛, the overall thickness of the filter becomes thick. However, the thickness of the black matrix 224 is not necessarily limited to this.

제1 중간층(210)은 컬러 필터층(220)과 파장 변환층(181, 182, 183) 사이에 배치되어 이들을 접착하는 역할을 수행할 수 있다. 전술한 바와 같이 컬러 필터(221, 222, 223)는 아크릴 수지를 주 원료로 사용하고, 격벽과 파장 변환층(181, 182, 183)은 실리콘 수지를 주 원료로 사용할 수 있다. 그러나, 아크릴 수지와 실리콘 수지는 물성 차이에 의해 접착성이 좋지 않으므로 파장 변환층(181, 182, 183) 상에 직접 컬러 필터(221, 222, 223)를 제작하는 것이 용이하지 않을 수 있다.The first intermediate layer 210 may be disposed between the color filter layer 220 and the wavelength conversion layers 181, 182, and 183 to bond them. As described above, the color filters 221, 222, and 223 may use acrylic resin as their main raw material, and the partition walls and wavelength conversion layers 181, 182, and 183 may use silicone resin as their main raw material. However, since acrylic resin and silicone resin have poor adhesion due to differences in physical properties, it may not be easy to manufacture the color filters 221, 222, and 223 directly on the wavelength conversion layers 181, 182, and 183.

제1 중간층(210)은 무기질 재료로서 산화물 또는 질화물을 포함할 수 있다. 예시적으로, 제1 중간층(210)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, ZnO, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 중 적어도 하나를 포함하여 단층 또는 다층으로 형성할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1 중간층(210)은 아크릴 수지 및 실리콘 수지와 모두 접착력이 우수한 물질이면 제한없이 선택될 수 있다.The first intermediate layer 210 is an inorganic material and may include oxide or nitride. For example, the first intermediate layer 210 is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and IGTO. (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), In a single layer or multilayer , including at least one of ZnO, IrOx, RuOx , NiO, RuOx/ITO, ZnO, SiO 2 , Si can be formed. However, it is not necessarily limited to this, and the first intermediate layer 210 may be selected without limitation as long as it is a material that has excellent adhesion to both acrylic resin and silicone resin.

제1 중간층(210)의 두께는 5nm 내지 1,000nm, 또는 40nm 내지 200nm일 수 있다. 두께가 5nm보다 작은 경우 아크릴 수지가 형광체로 확산되는 것을 방지하기 어렵고, 두께가 1000nm보다 큰 경우 투과율이 70%보다 작아져 광속이 감소하는 문제가 있다.The thickness of the first intermediate layer 210 may be 5 nm to 1,000 nm, or 40 nm to 200 nm. If the thickness is less than 5nm, it is difficult to prevent the acrylic resin from diffusing into the phosphor, and if the thickness is greater than 1000nm, the transmittance becomes less than 70%, which causes a decrease in the luminous flux.

격벽(190), 제1 중간층(210), 컬러 필터층(220) 및 봉지층(230)의 전체 두께(L1)은 30㎛ 내지 100㎛일 수 있다. 이때, 격벽(190), 제1 중간층(210), 컬러 필터층(220) 및 봉지층(230)의 전체 두께(L1)가 30㎛보다 작은 경우, 파장 변환층(181, 182, 183) 내의 입자 수가 적어 색 변환 적어질 수 있으며, 공정이 어려울 수 있다. 그리고 격벽(190), 제1 중간층(210), 컬러 필터층(220) 및 봉지층(230)의 전체 두께(L1)가 100㎛보다 큰 경우, 두께에 따른 광 투과도가 감소할 수 있다. 여기서, 두께는 Y축 방향 거리를 의미한다.The total thickness (L 1 ) of the partition wall 190, the first intermediate layer 210, the color filter layer 220, and the encapsulation layer 230 may be 30 μm to 100 μm. At this time, when the total thickness (L 1 ) of the partition 190, the first intermediate layer 210, the color filter layer 220, and the encapsulation layer 230 is less than 30㎛, the wavelength conversion layers 181, 182, and 183 As the number of particles is small, color conversion may be reduced, and the process may be difficult. In addition, when the total thickness (L 1 ) of the partition wall 190, the first intermediate layer 210, the color filter layer 220, and the encapsulation layer 230 is greater than 100 μm, light transmittance may decrease depending on the thickness. Here, thickness means distance in the Y-axis direction.

도 6을 참고하면, 변형예의 반도체 소자(1C')는 제2 중간층(240)이 제1 중간층(210)과 파장 변환층(181, 182, 183) 사이에 배치될 수 있다. 파장 변환층(181, 182, 183)은 공정에 의해 또는 수지에 형광체 입자가 분산되므로 표면이 평탄하지 않을 수 있다. 따라서, 파장 변환층(181, 182, 183)의 표면 위에 컬러 필터층을 형성하는 경우 신뢰성이 저하되는 문제가 있다. 제1 중간층(210)은 제2 중간층(240) 상에 배치되어 평탄면을 제공할 수 있다. Referring to FIG. 6, in the semiconductor device 1C' of the modified example, the second intermediate layer 240 may be disposed between the first intermediate layer 210 and the wavelength conversion layers 181, 182, and 183. The surfaces of the wavelength conversion layers 181, 182, and 183 may not be flat due to the process or because the phosphor particles are dispersed in the resin. Therefore, when forming a color filter layer on the surface of the wavelength conversion layers 181, 182, and 183, there is a problem of reduced reliability. The first intermediate layer 210 may be disposed on the second intermediate layer 240 to provide a flat surface.

그러나, 반드시 이에 한정되는 것은 아니고 제2 중간층(240)의 구성은 생략될 수도 있다. 예시적으로, 파장 변환층(181, 182, 183) 및 격벽(190)의 표면 거칠기가 10㎛이하 또는 5㎛ 이하인 경우 제2 중간층(240)은 생략될 수도 있다. 이때, 제1 중간층(210)의 표면 거칠기는 파장 변환층(181, 182, 183) 및 격벽(190)의 표면 거칠기에 의해 결정될 수 있다. 파장 변환층(181, 182, 183) 및 격벽(190)의 표면 거칠기를 제어하기 위해 레벨링 또는 연마 공정을 수행할 수 있다.However, it is not necessarily limited to this, and the configuration of the second intermediate layer 240 may be omitted. For example, if the surface roughness of the wavelength conversion layers 181, 182, 183 and the partition wall 190 is 10 μm or less or 5 μm or less, the second intermediate layer 240 may be omitted. At this time, the surface roughness of the first intermediate layer 210 may be determined by the surface roughness of the wavelength conversion layers 181, 182, and 183 and the partition wall 190. A leveling or polishing process may be performed to control the surface roughness of the wavelength conversion layers 181, 182, and 183 and the partition wall 190.

제2 중간층(240)은 파장 변환층(181, 182, 183)과의 접착력을 위해 동일한 재질을 포함할 수 있다. 예시적으로, 제2 중간층(240)과 파장 변환층(181, 182, 183)은 모두 실리콘 수지를 포함할 수 있다.The second intermediate layer 240 may include the same material for adhesion to the wavelength conversion layers 181, 182, and 183. Exemplarily, the second intermediate layer 240 and the wavelength conversion layers 181, 182, and 183 may both include silicone resin.

제2 중간층(240)의 두께는 3,000nm 내지 20,000nm일 수 있다. 제2 중간층(240)의 두께가 3,000nm보다 작은 경우 표면의 평탄화가 불량할 수 있으며, 두께가 20,000nm보다 큰 경우 광 투과율이 감소하는 문제가 있다. 따라서, 제1 중간층(210)과 제2 중간층(240)의 두께 비는 1:4000 내지 1:3일 수 있다.The thickness of the second intermediate layer 240 may be 3,000 nm to 20,000 nm. If the thickness of the second intermediate layer 240 is less than 3,000 nm, surface planarization may be poor, and if the thickness is greater than 20,000 nm, there is a problem of reduced light transmittance. Accordingly, the thickness ratio of the first intermediate layer 210 and the second intermediate layer 240 may be 1:4000 to 1:3.

봉지층(230)은 컬러 필터층(220) 상에 배치될 수 있다. 봉지층(230)은 화소와 반도체 소자를 덮도록 컬러 필터층(220) 상에 배치되어, 복수 개의 발광부(P1, P2, P3), 파장 변환층(181, 182, 183) 및 격벽(190)을 보호할 수 있다.The encapsulation layer 230 may be disposed on the color filter layer 220 . The encapsulation layer 230 is disposed on the color filter layer 220 to cover the pixel and the semiconductor device, and forms a plurality of light emitting units (P1, P2, P3), wavelength conversion layers 181, 182, 183, and a partition wall 190. can protect.

봉지층(230)은 열 및/또는 광 경화성 수지로 이루어져 액상 상태로 컬러 필터층(220) 상에 코팅되고, 열 및/또는 광을 이용한 경화 공정에 의해 경화될 수 있다. 이때, 봉지층(230)은 외부의 눌림을 완충하는 역할도 할 수 있다.The encapsulation layer 230 is made of a heat and/or light curable resin and is coated on the color filter layer 220 in a liquid state, and may be cured through a curing process using heat and/or light. At this time, the encapsulation layer 230 may also serve to buffer external pressure.

도 7a 내지 도 7f는 제3실시 예에 따른 반도체 소자의 제조 방법을 보여주는 도면이다.7A to 7F are diagrams showing a method of manufacturing a semiconductor device according to a third embodiment.

도 7a를 참고하면, 기판(1)상에 제1 도전형 반도체층(110), 활성층(120), 및 제2 도전형 반도체층(130)을 순차로 형성할 수 있다. 기판(1)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 7A, a first conductivity type semiconductor layer 110, an active layer 120, and a second conductivity type semiconductor layer 130 may be sequentially formed on the substrate 1. The substrate 1 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.

도시하지는 않았으나, 제 1 도전형 반도체층(110)과 기판(1) 사이에 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 제 1 도전형 반도체층(110), 활성층(120)(120) 및 제 2 도전형 반도체층(130)과 기판(1) 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.Although not shown, a buffer layer (not shown) may be further provided between the first conductive semiconductor layer 110 and the substrate 1. The buffer layer can alleviate lattice mismatch between the first conductive semiconductor layer 110, the active layer 120, 120, and the second conductive semiconductor layer 130 and the substrate 1. The buffer layer may be a combination of group III and group V elements or may include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The buffer layer may be doped with a dopant, but is not limited to this.

제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있으며, 이에 한정하지 않는다.The first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 are formed using Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), or plasma. It can be formed using methods such as plasma-enhanced chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), and sputtering. It can be done, but is not limited to this.

도 7b를 참고하면, 제2 도전형 반도체층(130) 상에 제1 절연층(140), 제1 전극(151), 및 제2 전극(161a, 161b, 161c)을 형성할 수 있다. 이후, 지지층(170)을 형성한 후 제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)를 관통 형성할 수 있다. 다만, 이에 한정되지 않으며, 제1 범프 전극(150)과 제2 범프 전극(160a, 160b, 160c)를 형성하고, 이후에 지지층(170)을 형성할 수도 있다.Referring to FIG. 7B, the first insulating layer 140, the first electrode 151, and the second electrodes 161a, 161b, and 161c may be formed on the second conductive semiconductor layer 130. Thereafter, after forming the support layer 170, the first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c can be formed through. However, the present invention is not limited to this, and the first bump electrode 150 and the second bump electrodes 160a, 160b, and 160c may be formed, and then the support layer 170 may be formed.

이때, 제2 도전형 반도체층(130a, 160b, 160c)과 활성층(120a, 120b, 120c)은 메사 식각되어 서로 분리될 수 있다. 따라서, 제2 도전형 반도체층(130a, 160b, 160c) 과 활성층(120a, 120b, 120c)은 기판(1)과 멀어지는 방향으로 폭이 좁아지게 형성될 수 있다.At this time, the second conductive semiconductor layers 130a, 160b, and 160c and the active layers 120a, 120b, and 120c may be mesa-etched to be separated from each other. Accordingly, the second conductive semiconductor layers 130a, 160b, and 160c and the active layers 120a, 120b, and 120c may be formed to have a narrow width in the direction away from the substrate 1.

도 7c를 참고하면, 기판(1)을 제거할 수 있다. 기판(1)은 레이저 리프트 오프(LLO) 방식을 이용할 수 있으나 반드시 이에 한정하지 않는다. 이후, 제1 도전형 반도체층(110)을 각 발광부(P1, P2, P3) 단위로 분리할 수 있다. 따라서, 제1 도전형 반도체층(110)은 메사 식각하는 과정에서 제2 도전형 반도체층(130)과 반대 방향으로 폭이 좁아지게 형성될 수 있다. Referring to FIG. 7C, the substrate 1 can be removed. The substrate 1 may use a laser lift-off (LLO) method, but is not necessarily limited to this. Thereafter, the first conductive semiconductor layer 110 can be separated into each light emitting unit (P1, P2, and P3). Accordingly, the first conductive semiconductor layer 110 may be formed to have a narrow width in the opposite direction to the second conductive semiconductor layer 130 during the mesa etching process.

도 7d를 참고하면, 제1 도전형 반도체층(110) 상에 파장 변환층(181, 182, 183)과 격벽(190)을 형성할 수 있다. 이때, 파장 변환층(181, 182, 183)을 먼저 형성한 후 격벽(190)을 형성할 수도 있으나 반드시 이에 한정되는 것은 아니고, 격벽(190)을 먼저 형성한 후 관통홀을 형성하여 그 안에 파장 변환층(181, 182, 183)을 형성할 수도 있다.Referring to FIG. 7D, wavelength conversion layers 181, 182, and 183 and a partition wall 190 may be formed on the first conductive semiconductor layer 110. At this time, the wavelength conversion layers 181, 182, and 183 may be formed first and then the barrier rib 190 may be formed, but this is not necessarily limited. The barrier rib 190 is first formed and then a through hole is formed to allow the wavelength to pass through the barrier wall 190. Conversion layers 181, 182, and 183 may be formed.

도 7e를 참고하면, 파장 변환층(181, 182, 183) 상에 제1 중간층(210)을 형성하고, 그 위에 제1 내지 제3 컬러 필터(221, 222, 223)를 형성할 수 있다. 이때, 블랙 매트릭스를 먼저 형성하여 파장 변환층(181, 182, 183)과 정렬한 후, 제1 내지 제3 컬러 필터(221, 222, 223)를 형성할 수도 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 7E, a first intermediate layer 210 may be formed on the wavelength conversion layers 181, 182, and 183, and first to third color filters 221, 222, and 223 may be formed thereon. At this time, the black matrix may be first formed and aligned with the wavelength conversion layers 181, 182, and 183, and then the first to third color filters 221, 222, and 223 may be formed, but the method is not limited thereto.

구체적으로, 녹색 안료(pigment)를 스핀코팅(spin coating) 또는, 바 코팅(bar coating) 등의 방법으로 전면 도포하고, 마스크 공정을 진행하여 제1 파장 변환층(181)과 대응되는 영역에 제1 컬러 필터(221)를 형성할 수 있다. Specifically, green pigment is applied to the entire surface using a method such as spin coating or bar coating, and a mask process is performed to apply the green pigment to the area corresponding to the first wavelength conversion layer 181. 1 A color filter 221 can be formed.

이후, 적색 안료(pigment)를 스핀코팅(spin coating) 또는, 바 코팅(bar coating) 등의 방법으로 전면 도포하고, 마스크 공정을 진행하여 제2 파장 변환층(182)과 대응되는 영역에 제2 컬러 필터(222)를 형성할 수 있다. Thereafter, red pigment is applied to the entire surface using a method such as spin coating or bar coating, and a mask process is performed to form a second layer in the area corresponding to the second wavelength conversion layer 182. A color filter 222 may be formed.

또한, 청색 안료(pigment)를 스핀코팅(spin coating) 또는, 바 코팅(bar coating) 등의 방법으로 전면 도포하고, 마스크 공정을 진행하여 제3 파장 변환층(183)과 대응되는 영역에 제3 컬러 필터(223)를 형성할 수 있다. 이후, 도 7f와 같이 컬러 필터층(220) 상에 봉지층(230)을 형성할 수 있다.In addition, blue pigment is applied to the entire surface using a method such as spin coating or bar coating, and a mask process is performed to form a third layer in the area corresponding to the third wavelength conversion layer 183. A color filter 223 may be formed. Afterwards, the encapsulation layer 230 may be formed on the color filter layer 220 as shown in FIG. 7F.

도 8은 본 발명의 제4실시 예에 따른 반도체 소자의 단면도이다.Figure 8 is a cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention.

도 8을 참조하면, 반도체 소자(1D)는 파장 변환층(181, 182, 183)의 사이, 및 제1 내지 제3 발광부(P1, P2, P3)의 사이에 배치된 차단층(200)을 더 포함할 수 있다. 차단층(200)은 제1 절연층(140)상에도 배치될 수 있다.Referring to FIG. 8, the semiconductor device 1D has a blocking layer 200 disposed between the wavelength conversion layers 181, 182, and 183 and between the first to third light emitting units P1, P2, and P3. It may further include. The blocking layer 200 may also be disposed on the first insulating layer 140.

차단층(200)은 제1 내지 제3 발광부(P1, P2, P3)로부터 방출된 광이 인접한 파장 변환층(181, 182, 183)으로 방출되는 것을 차단할 수 있다. 예시적으로 차단층(200)은 제1 발광부(P1)에서 방출된 광이 제2 파장 변환층(182)으로 입사하는 것을 방지할 수 있다. 이러한 구성에 의하여, 차단층(200)은 광의 중첩 및 혼색을 방지할 수 있다.The blocking layer 200 may block light emitted from the first to third light emitting units P1, P2, and P3 from being emitted to the adjacent wavelength conversion layers 181, 182, and 183. For example, the blocking layer 200 may prevent light emitted from the first light emitting unit P1 from entering the second wavelength conversion layer 182. With this configuration, the blocking layer 200 can prevent overlapping and color mixing of light.

차단층(200)은 금속을 포함할 수 있다. 차단층(200)은 광을 반사시키는 금속을 포함하여 인접한 파장 변환층(181, 182, 183)으로 이동하는 광을 반사시킬 수 있다. 일예로, 금속은 Ag, Ni, Ti, Al를 포함할 수 있으나, 이에 한정되는 것은 아니다. The blocking layer 200 may include metal. The blocking layer 200 includes a metal that reflects light and can reflect light moving to the adjacent wavelength conversion layers 181, 182, and 183. For example, the metal may include Ag, Ni, Ti, and Al, but is not limited thereto.

차단층(200)의 폭(d3)은 20㎚ 이상일 수 있다, 바람직하게, 차단층(200)의 폭(d3)은 100㎚ 내지 1000㎚일 수 있다. 차단층(200)의 폭(d3)이 100㎚ 보다 작은 경우 차단층(200)의 고정이 어려워 표면 거칠기가 커질 수 있다. 또한, 차단층(200)의 폭(d3)이 1000㎚보다 크면 무게 등에 의한 스트레스로 박리가 발생할 수 있다.The width d3 of the blocking layer 200 may be 20 nm or more. Preferably, the width d3 of the blocking layer 200 may be 100 nm to 1000 nm. If the width d3 of the blocking layer 200 is less than 100 nm, it may be difficult to fix the blocking layer 200 and the surface roughness may increase. Additionally, if the width d3 of the blocking layer 200 is greater than 1000 nm, peeling may occur due to stress due to weight, etc.

차단층(200)은 금속의 증착에 의해 이루어질 수 있으나, 이에 한정되는 것은 아니다.The blocking layer 200 may be formed by depositing metal, but is not limited thereto.

컬러 필터층(220)은 복수의 컬러필터(221, 222, 223)와 블랙 매트릭스(224)를 포함할 수 있다. 컬러 필터층(220)에는 제1 내지 제3 컬러 필터(221, 222, 223)가 배치될 수 있다. 예시적으로 제1 컬러 필터(221)는 녹색 필터일 수도 있고, 제2 컬러 필터(222)는 적색 필터일 수도 있고, 제3 컬러 필터(223)는 청색 필터일 수 있다.The color filter layer 220 may include a plurality of color filters 221, 222, and 223 and a black matrix 224. First to third color filters 221, 222, and 223 may be disposed in the color filter layer 220. For example, the first color filter 221 may be a green filter, the second color filter 222 may be a red filter, and the third color filter 223 may be a blue filter.

제1 중간층(210)은 컬러 필터층(220)과 파장 변환층(181, 182, 183) 사이에 배치되어 이들을 접착하는 역할을 수행할 수 있다. 컬러 필터층(220)과 제1 중간층(210)은 도 5에서 설명한 특징이 그대로 적용될 수 있다. 또한, 도 6의 제2중간층이 더 배치될 수도 있다.The first intermediate layer 210 may be disposed between the color filter layer 220 and the wavelength conversion layers 181, 182, and 183 to bond them. The characteristics described in FIG. 5 may be applied to the color filter layer 220 and the first intermediate layer 210 as is. Additionally, a second intermediate layer in FIG. 6 may be further disposed.

도 9a 내지 도 9d는 제4실시 예에 따른 반도체 소자의 제조 방법을 보여주는 도면이다.9A to 9D are diagrams showing a method of manufacturing a semiconductor device according to a fourth embodiment.

도 9a에 따른 발광소자는 도 7a 내지 도 7c에서 설명한 제조 과정이 그대로 적용될 수 있다. 즉, 기판을 제거한 후, 제1 도전형 반도체층(110)을 각 발광부(P1, P2, P3) 단위로 분리할 수 있다. 따라서, 제1 도전형 반도체층(110)은 메사 식각하는 과정에서 제2 도전형 반도체층(130)과 반대 방향으로 폭이 좁아지게 형성될 수 있다. The manufacturing process described in FIGS. 7A to 7C can be applied to the light emitting device according to FIG. 9A as is. That is, after removing the substrate, the first conductive semiconductor layer 110 can be separated into each light emitting unit (P1, P2, and P3). Accordingly, the first conductive semiconductor layer 110 may be formed to have a narrow width in the opposite direction to the second conductive semiconductor layer 130 during the mesa etching process.

도 9b를 참조하면, 제1 도전형 반도체층(110) 상에 파장 변환층(181, 182, 183)과 감광층(S)을 형성할 수 있다. 이때, 파장 변환층(181, 182, 183)을 먼저 형성한 후 감광층(S)을 형성할 수도 있으나 반드시 이에 한정되는 것은 아니고, 감광층(S)을 먼저 형성한 후 관통홀을 형성하여 그 안에 파장 변환층(181, 182, 183)을 형성할 수도 있다.Referring to FIG. 9B, wavelength conversion layers 181, 182, and 183 and a photosensitive layer (S) may be formed on the first conductive semiconductor layer 110. At this time, the wavelength conversion layers 181, 182, and 183 may be formed first, and then the photosensitive layer (S) may be formed, but this is not necessarily limited, and the photosensitive layer (S) may be formed first, and then the through hole may be formed. Wavelength conversion layers 181, 182, and 183 may be formed therein.

도 9c를 참조하면, 파장 변환층(181, 182, 183), 제1 내지 제3 발광부(P1, P2, P3) 및 제1 전극(151)과 격벽(190) 사이에 차단층(200)이 형성될 수 있다. 일 예로, 차단층(200)은 감광층(S)을 제거한 후에 증착될 수 있다. Referring to FIG. 9C, a blocking layer 200 is formed between the wavelength conversion layers 181, 182, and 183, the first to third light emitting units (P1, P2, and P3), and the first electrode 151 and the partition wall 190. This can be formed. As an example, the blocking layer 200 may be deposited after removing the photosensitive layer (S).

차단층(200)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있으며, 이에 한정하지 않는다.The blocking layer 200 can be formed using methods such as Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), and sputtering, but is not limited thereto.

차단층(200)이 형성되고 차단층(200) 상에 격벽(190)이 형성될 수 있다.A blocking layer 200 may be formed and a partition wall 190 may be formed on the blocking layer 200 .

도 9d를 참조하면, 파장 변환층(181, 182, 183), 격벽(190) 및 차단층(200)의 각각이 상부면에 노출되도록 파장 변환층(181, 182, 183), 격벽(190) 및 차단층(200)의 일부를 제거할 수 있다. 제거 방법은 레벨링, 폴리싱 공정을 적용할 수 있으나, 반드시 이에 한정되는 것은 아니다.Referring to FIG. 9D, the wavelength conversion layers 181, 182, 183, the barrier rib 190, and the barrier layer 200 are formed so that each of the wavelength conversion layers 181, 182, and 183 is exposed to the upper surface. And a portion of the blocking layer 200 may be removed. The removal method may apply a leveling or polishing process, but is not necessarily limited thereto.

도 10은 도 8에 도시한 제4실시 예에 따른 반도체 소자의 변형예의 단면도이다. FIG. 10 is a cross-sectional view of a modified example of the semiconductor device according to the fourth embodiment shown in FIG. 8.

도 10을 참조하면, 반도체 소자(1D')의 차단층(200)은 파장 변환층(181, 182, 183) 및 제1 내지 제3 발광부(P1, P2, P3)과 격벽(190) 사이에 배치될 수 있다. 이때, 제1 절연층(140)은 차단층(200) 사이로 노출될 수 있다. Referring to FIG. 10, the blocking layer 200 of the semiconductor device 1D' is between the wavelength conversion layers 181, 182, 183, the first to third light emitting units P1, P2, and P3, and the partition wall 190. can be placed in At this time, the first insulating layer 140 may be exposed between the blocking layers 200.

차단층(200)은 제1 내지 제3 발광부(P1, P2, P3)로부터 방출된 광이 인접한 파장 변환층(181, 182, 183)으로 방출되는 것을 차단할 수 있다. 이러한 구성에 의하여, 차단층(200)은 광의 중첩 및 혼색 방지를 제공할 수 있다. 차단층(200)은 상기 설명이 동일하게 적용될 수 있다.The blocking layer 200 may block light emitted from the first to third light emitting units P1, P2, and P3 from being emitted to the adjacent wavelength conversion layers 181, 182, and 183. With this configuration, the blocking layer 200 can prevent light from overlapping and mixing colors. The above description may be equally applied to the blocking layer 200.

도 11는 본 발명의 제5실시 예에 따른 반도체 소자의 단면도이다. Figure 11 is a cross-sectional view of a semiconductor device according to a fifth embodiment of the present invention.

도 11을 참조하면, 반도체 소자(1E)는 제1 발광부 내지 제3 발광부(P1, P2, P3), 이격된 제1 도전형 반도체층(110a, 110b, 110c)과 각각 전기적으로 연결된 제1 범프 전극(150a, 150b, 150c), 분리된 제2 도전형 반도체층(130a, 130b, 130c)를 전기적으로 연결하는 제2 전극(162), 및 제2 전극(162)과 전기적으로 연결된 제2 범프 전극(160)를 포함할 수 있다.Referring to FIG. 11, the semiconductor element 1E is electrically connected to the first to third light emitting units P1, P2, and P3 and spaced apart first conductive semiconductor layers 110a, 110b, and 110c, respectively. 1 Bump electrodes 150a, 150b, 150c, a second electrode 162 electrically connecting the separated second conductive semiconductor layers 130a, 130b, 130c, and a second electrode electrically connected to the second electrode 162. It may include 2 bump electrodes 160.

실시 예에 따른 반도체 소자(1E)는 제1 범프 전극(150a, 150b, 150c)이 제1 도전형 반도체층(110a, 110b, 110c)에 각각 전기적으로 연결되고, 제2 범프 전극(160)은 제2 전극(162)을 통해 제2 도전형 반도체층(130a, 130b, 130c)과 전기적으로 연결될 수 있다.In the semiconductor device 1E according to the embodiment, the first bump electrodes 150a, 150b, and 150c are electrically connected to the first conductive semiconductor layers 110a, 110b, and 110c, respectively, and the second bump electrode 160 is It may be electrically connected to the second conductive semiconductor layers 130a, 130b, and 130c through the second electrode 162.

제2 전극(162)은 제1 내지 제3 발광부(P1, P2, P3)에서 이격된 제2 도전형 반도체층 사이(130a, 130b, 130c)에 배치될 수 있다. 그리고 제2 전극(162)은 이격된 제2 도전형 반도체층(130a, 130b, 130c)을 전기적으로 연결할 수 있다.The second electrode 162 may be disposed between the second conductive semiconductor layers 130a, 130b, and 130c spaced apart from the first to third light emitting units P1, P2, and P3. And the second electrode 162 can electrically connect the spaced apart second conductive semiconductor layers 130a, 130b, and 130c.

또한, 제1 내지 제3 발광부(P1, P2, P3) 하부에 제1 절연층(140)이 배치될 수 있다. 그리고 제2 도전형 반도체층(130a, 130b, 130c) 하부에는 반사 전극(161)이 배치될 수 있다.Additionally, a first insulating layer 140 may be disposed below the first to third light emitting units (P1, P2, and P3). Additionally, a reflective electrode 161 may be disposed below the second conductive semiconductor layers 130a, 130b, and 130c.

일 예로, 제1 발광부 내지 제3 발광부(P1, P2, P3)의 제1 도전형 반도체층(110a, 110b, 110c)과 제1 범프 전극(150a, 150b, 150c) 사이에는 각각 제1 전극(151a, 151b, 151c)이 배치될 수 있다. 반사 전극(161)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 전도성 물질이 혼합되어 단층 또는 다층으로 형성될 수 있으며, 이에 한정하지 않는다.For example, between the first conductive semiconductor layers 110a, 110b, and 110c of the first to third light emitting units P1, P2, and P3 and the first bump electrodes 150a, 150b, and 150c, respectively, a first Electrodes 151a, 151b, and 151c may be disposed. The reflective electrode 161 is formed of a highly reflective material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf, or is made of the high reflective material and IZO, IZTO, IAZO. , IGZO, IGTO, AZO, ATO, etc. may be mixed to form a single layer or multilayer, but is not limited thereto.

그리고 제2 전극(162)은 반사 전극(161) 사이에 배치되어 제2 도전형 반도체층(130a, 130b, 130c)과 제2 범프 전극(160)를 전기적으로 연결할 수 있다. 제2 전극(162)은 제1 내지 제3발광부(P1, P2, P3)에 전원을 인가하는 공통전극 역할을 수행할 수 있다. And the second electrode 162 is disposed between the reflective electrodes 161 to electrically connect the second conductive semiconductor layers 130a, 130b, and 130c and the second bump electrode 160. The second electrode 162 may serve as a common electrode that applies power to the first to third light emitting units (P1, P2, and P3).

다시 도 11를 참고하면, 제1 절연층(140)은 제1 내지 제3 발광부(P1, P2, P3) 하부를 덮도록 배치될 수 있다. 제2 절연층(141)은 제1 전극(151a, 151b, 151c)의 일부, 반사전극(161)의 일부, 및 제2 전극(162)의 전체를 덮을 수 있다.Referring again to FIG. 11, the first insulating layer 140 may be arranged to cover the lower portions of the first to third light emitting units (P1, P2, and P3). The second insulating layer 141 may cover part of the first electrodes 151a, 151b, and 151c, part of the reflective electrode 161, and the entire second electrode 162.

제1 절연층(140)과 제2 절연층(141)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다. The first insulating layer 140 and the second insulating layer 141 are at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, etc. It may be selected and formed, but is not limited thereto.

제1절연층(140)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(140)은 다양한 반사 구조를 포함할 수 있다.The first insulating layer 140 may be a distributed Bragg reflector (DBR) with a multilayer structure containing Si oxide or Ti compound. However, the first insulating layer 140 is not necessarily limited to this and may include various reflective structures.

지지층(170)은 복수 개의 발광부(P1, P2, P3)와 제2 전극(162)을 지지하도록 복수 개의 발광부(P1, P2, P3)의 하부에 배치될 수 있다. 또한, 지지층(170)은 빛의 투과도가 낮고, 광반사층 및/또는 광흡수층의 역할을 수행할 수 있다.The support layer 170 may be disposed below the plurality of light emitting units P1, P2, and P3 to support the plurality of light emitting units P1, P2, and P3 and the second electrode 162. Additionally, the support layer 170 has low light transmittance and may function as a light reflection layer and/or a light absorption layer.

지지층(170)은 기재에 반사 입자가 분산된 구조일 수 있다. 기재는 광 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다. 반사 입자는 TiO2 또는 SiO2와 같은 무기물 입자를 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 지지층은 EMC(Epoxy Molding Compound) 또는 SMC(Silicone Molding Compound) 수지일 수도 있다.The support layer 170 may have a structure in which reflective particles are dispersed in a substrate. The substrate may be any one or more of light-transmissive epoxy resin, silicone resin, polyimide resin, urea resin, and acrylic resin. As an example, the polymer resin may be a silicone resin. Reflective particles may include inorganic particles such as TiO 2 or SiO 2 . However, it is not necessarily limited to this, and the support layer may be EMC (Epoxy Molding Compound) or SMC (Silicone Molding Compound) resin.

지지층(170)은 10 내지 50wt%, 또는 15 내지 30wt%의 무기물 입자를 포함할 수 있다. 입자의 함량이 10wt%보다 작은 경우 투과도를 20%이하로 제어하기 어렵고 함량이 50 wt%보다 큰 경우 무기물 입자의 함량이 높아 크랙이 발생할 수 있다.The support layer 170 may include 10 to 50 wt%, or 15 to 30 wt% of inorganic particles. If the particle content is less than 10 wt%, it is difficult to control the permeability below 20%, and if the content is greater than 50 wt%, cracks may occur due to the high content of inorganic particles.

지지층(170)은 열 팽창 계수(CTE)가 50ppm/℃ 이하일 수 있다. 이에, 지지층(170)의 두께가 70㎛ 이상인 경우에 지지층(170)의 투과도는 20% 이하일 수 있다. 이로써, 지지층(170)은 제1 내지 제 3 발광부(P1, P2, P3)에서 발생한 빛이 제1 도전형 반도체층(110a, 110b, 110c)의 상부를 향해 반사될 수 있다. 이로써, 일 실시 예에 따른 반도체 소자는 향상된 발광 효율을 제공할 수 있다.The support layer 170 may have a coefficient of thermal expansion (CTE) of 50 ppm/°C or less. Accordingly, when the thickness of the support layer 170 is 70 μm or more, the transmittance of the support layer 170 may be 20% or less. As a result, the support layer 170 can reflect light generated from the first to third light emitting units P1, P2, and P3 toward the top of the first conductive semiconductor layers 110a, 110b, and 110c. As a result, the semiconductor device according to one embodiment can provide improved luminous efficiency.

제1 범프 전극(150a, 150b, 150c)은 지지층(170)을 관통하여 제1 전극(151a, 151b, 151c)과 전기적으로 연결될 수 있다.The first bump electrodes 150a, 150b, and 150c may penetrate the support layer 170 and be electrically connected to the first electrodes 151a, 151b, and 151c.

제2 범프 전극(160)은 지지층(170)을 관통하여 반사 전극(161)과 전기적으로 연결될 수 있다. 반사 전극(161)은 제2 전극(162)에 의해 서로 전기적으로 연결될 수 있다. 다만, 이에 한정되는 것은 아니다.The second bump electrode 160 may penetrate the support layer 170 and be electrically connected to the reflective electrode 161. The reflective electrodes 161 may be electrically connected to each other by the second electrode 162. However, it is not limited to this.

그리고 제2 범프 전극(160)은 반사 전극(161)과 제2 전극(162)을 통해 제1 내지 제3 발광부(P1, P2, P3)의 제2 도전형 반도체층(130a, 130b, 130c)과 전기적으로 연결될 수 있다.And the second bump electrode 160 is connected to the second conductive semiconductor layers 130a, 130b, and 130c of the first to third light emitting units (P1, P2, and P3) through the reflective electrode 161 and the second electrode 162. ) can be electrically connected to.

도 12는 본 발명의 제6실시 예에 따른 반도체 소자의 단면도이고, 도 13은 본 발명의 제7실시 예에 따른 반도체 소자의 단면도이다.FIG. 12 is a cross-sectional view of a semiconductor device according to a sixth embodiment of the present invention, and FIG. 13 is a cross-sectional view of a semiconductor device according to a seventh embodiment of the present invention.

도 12를 참조하면, 실시 예에 따른 반도체 소자(1F)는 제1 내지 제3 발광부(P1, P2, P3) 상에 배치된 파장 변환층(181, 182, 183), 및 격벽(190)을 더 포함할 수 있다.Referring to FIG. 12, the semiconductor device 1F according to the embodiment includes wavelength conversion layers 181, 182, and 183 disposed on the first to third light emitting units P1, P2, and P3, and a partition wall 190. It may further include.

파장 변환층(181, 182, 183)은 제1 내지 제3 발광부(P1, P2, P3)에서 방출되는 광의 파장을 변환할 수 있다. The wavelength conversion layers 181, 182, and 183 may convert the wavelength of light emitted from the first to third light emitting units P1, P2, and P3.

예시적으로 제1파장 변환층(181)은 제1발광부(P1)에서 출사되는 광을 녹색광으로 변환할 수 있고, 제2파장 변환층(182)은 제2발광부(P2)에서 출사되는 광을 적색광으로 변환할 수 있고, 제3파장 변환층(183)은 제3발광부(P3)에서 출사되는 광을 청색광으로 변환할 수 있다. 만약 제3발광부(P3)에서 청색광을 출사하는 경우 제3파장 변환층(183)은 파장을 변화시키지 않을 수도 있다.For example, the first wavelength conversion layer 181 may convert the light emitted from the first light emitting unit (P1) into green light, and the second wavelength conversion layer 182 may convert the light emitted from the second light emitting unit (P2) into green light. The light can be converted into red light, and the third wavelength conversion layer 183 can convert the light emitted from the third light emitting unit P3 into blue light. If the third light emitting unit P3 emits blue light, the third wavelength conversion layer 183 may not change the wavelength.

그러나, 반드시 이에 한정하는 것은 아니고, 제1 내지 제3파장 변환층(181, 182, 183)은 제1 내지 제3 발광부(P1, P2, P3)에서 방출되는 청색(B) 파장대의 광을 흡수하여 백색(White: W) 파장대의 광으로 변환할 수도 있다.However, it is not necessarily limited to this, and the first to third wavelength conversion layers 181, 182, and 183 convert the blue (B) wavelength light emitted from the first to third light emitting units P1, P2, and P3. It can be absorbed and converted into light in the white (W) wavelength range.

파장 변환층(181, 182, 183)은 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 등에서 선택된 고분자 수지에 파장 변환 입자가 분산된 구조일 수 있으며, 이에 한정하지 않는다.The wavelength conversion layers 181, 182, and 183 may have a structure in which wavelength conversion particles are dispersed in a polymer resin selected from transparent epoxy resin, silicone resin, polyimide resin, urea resin, and acrylic resin, but are not limited to this.

파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다. 이하에서는 파장 변환 입자를 형광체로 설명한다.The wavelength conversion particles may include one or more of phosphors and QDs (Quantum Dots). Hereinafter, wavelength conversion particles are described as phosphors.

형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광 물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 제한되지 않는다. The phosphor may include any one of YAG-based, TAG-based, silicate-based, sulfide-based, or nitride-based fluorescent materials, but the embodiment is not limited to the type of phosphor.

예시적으로, YAG 및 TAG계 형광 물질은 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택될 수 있으며, Silicate계 형광 물질은 (Sr, Ba, Ca, Mg)2SiO4:(Eu, F, Cl) 중에서 선택 사용 가능하다. 또한, Sulfide계 형광 물질은 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중 선택 가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16일 수 있다. 이 때, M은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3을 만족하는 형광체 성분 중에서 선택될 수 있다.Exemplarily, YAG and TAG-based fluorescent materials may be selected from (Y, Tb, Lu, Sc, La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12 :Ce. Silicate-based fluorescent materials can be selected from (Sr, Ba, Ca, Mg) 2 SiO 4 : (Eu, F, Cl). In addition, sulfide-based fluorescent materials can be selected from (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga) 2 S 4 :Eu, and nitride-based phosphors can be selected from (Sr, Ca, Si, Al) , O)N:Eu (e.g., CaAlSiN 4 :Eu β-SiAlON:Eu) or Ca-α SiAlON:Eu (Cax,My)(Si,Al) 12 (O,N) 16 . At this time, M is at least one of Eu, Tb, Yb, or Er and may be selected from phosphor components satisfying 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3.

상기와 같은 파장 변환층(181, 182, 183)은 격벽(190)에 의해 제1 내지 제3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 격벽(190)은 파장 변환층(181, 182, 183) 사이 및 발광부(P1, P2, P3) 사이에 배치될 수 있다. 격벽(190)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. The wavelength conversion layers 181, 182, and 183 as described above may be separated by the partition 190 into areas that overlap in the vertical direction with the first to third light emitting units P1, P2, and P3. The partition wall 190 may be disposed between the wavelength conversion layers 181, 182, and 183 and between the light emitting units P1, P2, and P3. The partition 190 may include a light absorbing material such as carbon black or graphite, or may also include a reflective material that reflects light.

격벽(190)은 기재에 반사 입자가 분산된 구조일 수 있다. 기재는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다. 반사 입자는 TiO2 또는 SiO2와 같은 무기물 입자를 포함할 수 있으나, 이에 한정하지 않는다.The partition wall 190 may have a structure in which reflective particles are dispersed in a substrate. The substrate may be any one or more of epoxy resin, silicone resin, polyimide resin, urea resin, and acrylic resin. As an example, the polymer resin may be a silicone resin. Reflective particles may include inorganic particles such as TiO 2 or SiO 2 , but are not limited thereto.

격벽(190)은 무기물 입자를 20wt% 이상 포함할 수 있다. 예시적으로 격벽의 무기물 입자는 20wt% 내지 70wt%일 수 있다. 무기물 입자를 20wt% 미만으로 포함하는 경우 격벽(190)의 반사도가 낮아져 색순도가 낮아지는 문제가 있다. 예를 들면, 제1 발광부(P1)만을 점등시켜 녹색광을 출력하는 경우 제1 발광부(P1)에서 출사된 광의 일부는 격벽(190)을 통과하여 제2파장 변환층(182)에 의해 적색광으로 변환됨될 수 있다. 이로 인하여 색순도가 낮아질 수 있다. 격벽(190)은 무기물 입자가 70wt%를 초과하면 크랙(Crack)이 발생할 수 있다. The partition wall 190 may contain 20 wt% or more of inorganic particles. For example, the inorganic particles of the partition wall may be 20 wt% to 70 wt%. When inorganic particles are included in an amount of less than 20 wt%, there is a problem in that the reflectivity of the partition wall 190 is lowered and the color purity is lowered. For example, when green light is output by turning on only the first light emitting unit (P1), part of the light emitted from the first light emitting unit (P1) passes through the partition wall 190 and is converted into red light by the second wavelength conversion layer 182. It can be converted to . This may lower color purity. Cracks may occur in the partition wall 190 if the inorganic particles exceed 70wt%.

격벽(190)은 파장 변환층(181, 182, 183) 사이에 배치되는 제1 영역, 및 제1 내지 제3 발광부(P1, P2, P3) 사이에 배치되는 제2 영역을 포함할 수 있다. 격벽(190)에 대한 설명은 상기와 동일하게 적용될 수 있다.The partition 190 may include a first region disposed between the wavelength conversion layers 181, 182, and 183, and a second region disposed between the first to third light emitting units P1, P2, and P3. . The description of the partition wall 190 can be applied in the same way as above.

도 13을 참조하면, 실시 예에 따른 반도체 소자(1G)는 파장 변환층(181, 182, 183) 및 격벽(190) 상에 배치된 컬러 필터층(220)을 포함할 수 있다. Referring to FIG. 13 , the semiconductor device 1G according to the embodiment may include wavelength conversion layers 181, 182, and 183 and a color filter layer 220 disposed on the partition wall 190.

컬러 필터층(220)은 제1 내지 제3 컬러 필터(221, 222, 223)가 배치될 수 있다. 예시적으로 제1 컬러 필터(221)는 녹색 필터일 수도 있고, 제2 컬러 필터(222)는 적색 필터일 수도 있고, 제3 컬러 필터(223)는 청색 필터일 수 있다.The color filter layer 220 may include first to third color filters 221, 222, and 223. For example, the first color filter 221 may be a green filter, the second color filter 222 may be a red filter, and the third color filter 223 may be a blue filter.

컬러 필터층(220)은 Methylmethacrylate-Butadiene-Styrene(MBS)와 같은 아크릴 수지에 녹색/적색/청색 피그먼트(pigment)를 혼합하여 제작할 수 있다. 예시적으로 컬러 필터층(220)은 포토레지스트에 분산된 안료 조성물을 코팅, 노광, 현상 및 경화(소성)함으로써 형성할 수 있다.The color filter layer 220 can be produced by mixing green/red/blue pigment with an acrylic resin such as Methylmethacrylate-Butadiene-Styrene (MBS). For example, the color filter layer 220 may be formed by coating, exposing, developing, and curing (firing) a pigment composition dispersed in photoresist.

컬러 필터층(220)은 파장 변환층(181, 182, 183)에 의해 변환된 광의 색순도를 향상시킬 수 있다. 예시적으로 제1 컬러 필터(221)는 제1파장 변환층(181)에 의해 변환된 녹색광 이외의 광을 차단하여 녹색 광의 색순도를 향상시킬 수 있다.The color filter layer 220 can improve the color purity of light converted by the wavelength conversion layers 181, 182, and 183. For example, the first color filter 221 may improve the color purity of green light by blocking light other than the green light converted by the first wavelength conversion layer 181.

또한, 파장 변환층(181, 182, 183)이 제1 내지 제3 발광부(P1, P2, P3)의 광을 백색광으로 변환한 경우, 컬러 필터층(220)은 백색(W) 파장대의 광을 청색(B), 녹색(G) 및 적색(R) 파장대의 광으로 분리할 수 있다.Additionally, when the wavelength conversion layers 181, 182, and 183 convert the light of the first to third light emitting units P1, P2, and P3 into white light, the color filter layer 220 converts the light in the white (W) wavelength range into white light. It can be separated into blue (B), green (G), and red (R) wavelength bands.

컬러 필터층(220)은 제 1 내지 제3 컬러 필터(221, 222, 223) 사이에 배치되는 블랙 매트릭스(224)을 포함할 수 있다.The color filter layer 220 may include a black matrix 224 disposed between the first to third color filters 221, 222, and 223.

제1 중간층(210)은 컬러 필터층(220)과 파장 변환층(181, 182, 183) 사이에 배치될 수 있다. 전술한 바와 같이 컬러 필터층(220)은 아크릴 수지를 주 원료로 사용하고, 격벽과 파장 변환층(181, 182, 183)은 실리콘 수지를 주 원료로 사용할 수 있다. 그러나, 아크릴 수지와 실리콘 수지의 접착성이 좋지 않으므로 파장 변환층(181, 182, 183) 상에 직접 컬러 필터층(220)을 제작하는 것이 용이하지 않을 수 있다.The first intermediate layer 210 may be disposed between the color filter layer 220 and the wavelength conversion layers 181, 182, and 183. As described above, the color filter layer 220 may use acrylic resin as its main raw material, and the partition walls and wavelength conversion layers 181, 182, and 183 may use silicone resin as its main raw material. However, since the adhesion between acrylic resin and silicone resin is poor, it may not be easy to manufacture the color filter layer 220 directly on the wavelength conversion layers 181, 182, and 183.

제1 중간층(210)은 무기질 재료로서 산화물 또는 질화물을 포함할 수 있다. 예시적으로, 제1 중간층(210)은 ITO, ZnO, AZO, SiO2를 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1 중간층(210)은 아크릴 수지 및 실리콘 수지와 모두 접착력이 우수한 물질이 선택될 수 있다.The first intermediate layer 210 is an inorganic material and may include oxide or nitride. By way of example, the first intermediate layer 210 may include ITO, ZnO, AZO, and SiO 2 . However, it is not necessarily limited to this, and the first intermediate layer 210 may be selected from a material that has excellent adhesion to both acrylic resin and silicone resin.

제1 중간층(210)의 두께는 5nm 내지 1000nm, 또는 40nm 내지 200nm일 수 있다. 두께가 5nm보다 작은 경우 아크릴 수지가 형광체로 확산되는 것을 방지하기 어렵고, 두께가 1000nm보다 큰 경우 투과율이 70%보다 작아져 광속이 감소하는 문제가 있다. 도시하지는 않았으나 제1 중간층(210)과 파장 변환층(181, 182, 183) 사이에는 제2 중간층이 배치될 수도 있다.The thickness of the first intermediate layer 210 may be 5 nm to 1000 nm, or 40 nm to 200 nm. If the thickness is less than 5nm, it is difficult to prevent the acrylic resin from diffusing into the phosphor, and if the thickness is greater than 1000nm, the transmittance becomes less than 70%, which causes a decrease in the luminous flux. Although not shown, a second intermediate layer may be disposed between the first intermediate layer 210 and the wavelength conversion layers 181, 182, and 183.

봉지층(230)은 컬러 필터층(220) 상에 배치될 수 있다. 봉지층(230)은 화소와 반도체 소자를 덮도록 컬러 필터층(220) 상에 배치되어, 복수 개의 발광부(P1, P2, P3), 파장 변환층(181, 182, 183) 및 격벽(190)을 보호할 수 있다.The encapsulation layer 230 may be disposed on the color filter layer 220 . The encapsulation layer 230 is disposed on the color filter layer 220 to cover the pixel and the semiconductor device, and forms a plurality of light emitting units (P1, P2, P3), wavelength conversion layers 181, 182, 183, and a partition wall 190. can protect.

봉지층(230)은 열 및/또는 광 경화성 수지로 이루어져 액상 상태로 컬러 필터층(220) 상에 코팅되고, 열 및/또는 광을 이용한 경화 공정에 의해 경화될 수 있다. 이때, 봉지층(230)은 외부의 눌림을 완충하는 역할도 한다.The encapsulation layer 230 is made of a heat and/or light curable resin and is coated on the color filter layer 220 in a liquid state, and may be cured through a curing process using heat and/or light. At this time, the encapsulation layer 230 also serves to buffer external pressure.

도 14는 본 발명의 일 실시 예에 따른 디스플레이 장치의 평면도이고, 도 15는 반도체 소자와 회로기판이 전기적으로 연결된 상태를 보여주는 도면이다.Figure 14 is a plan view of a display device according to an embodiment of the present invention, and Figure 15 is a diagram showing a state in which a semiconductor element and a circuit board are electrically connected.

도 14 및 도 15를 참고하면, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 반도체 소자, 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.Referring to FIGS. 14 and 15 , the display device includes a panel 40 including a plurality of pixel regions defined as areas where common wiring 41 and driving wiring 42 intersect, and semiconductor elements disposed in each pixel region. , a first driver 30 applying a driving signal to the common wiring 41, a second driver 20 applying a driving signal to the driving wiring 42, and the first driver 30 and the second driver 20 ) may include a controller 50 that controls.

패널(40)에 배치된 제 2 격벽 (46)은 각 픽셀 영역에 배치된 반도체 소자 사이에 배치되어, 반도체 소자, 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다.The second partition 46 disposed on the panel 40 is disposed between the semiconductor devices disposed in each pixel area and can support the semiconductor devices, the common wiring 41, the driving wiring 42, etc. Accordingly, even if the panel 44 has a large area, disconnection of the common wiring 41 and the driving wiring 42 can be prevented. The second partition 46 is made of a material such as carbon black, graphite, etc., and can prevent light leakage between adjacent pixel areas, but is not limited to this.

공통 배선(41)은 반도체 소자의 제 1 전극(150)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(160a, 160b, 160c)과 각각 전기적으로 연결될 수 있다. The common wiring 41 may be electrically connected to the first electrode 150 of the semiconductor device. And, the first, second, and third driving wires 43, 44, and 45 are connected to the second electrodes 160a, 160b, and 160c of the first, second, and third light emitting units P1, P2, and P3, respectively. Can be electrically connected.

제 1 전극(150)과 제 2 전극(160a, 160b, 160c)이 활성층(120a, 120b, 120c)을 기준으로 모두 반도체 소자의 제2 도전형 반도체층(130a, 130b, 130c)이 배치된 방향에서 노출되므로, 공통 배선(41)과 구동 배선(42)은 적어도 하나의 절연막을 사이에 두고 분리된 구조일 수 있으며, 이에 한정하지 않는다. 실시 예에서는 제 1, 제 2 절연막(1a, 1b)을 도시하였다.The direction in which the first electrode 150 and the second electrodes 160a, 160b, and 160c are disposed with respect to the active layers 120a, 120b, and 120c are the second conductive semiconductor layers 130a, 130b, and 130c of the semiconductor device. Since the common wiring 41 and the driving wiring 42 are exposed, the common wiring 41 and the driving wiring 42 may have a structure separated by at least one insulating film, but are not limited to this. In the embodiment, the first and second insulating films 1a and 1b are shown.

반도체 소자는 패널(40)의 픽셀 영역 마다 배치될 수 있다. 하나의 반도체 소자가 표시 장치의 픽셀로 기능할 수 있다. 그리고, 반도체 소자의 제 1 내지 제 3 발광부(P1, P2, P3)는 제 1, 제 2, 제 3 서브 픽셀로 기능할 수 있다. 예를 들어, 제 1 발광부(P1)는 청색 서브 픽셀로 기능할 수 있고, 제 2 발광부(P2)는 녹색 서브 픽셀로 기능할 수 있으며, 제 3 발광부(P3)는 적색 서브 픽셀로 기능할 수 있다. 따라서, 상기와 같은 하나의 반도체 소자에서 방출되는 청색, 녹색 및 적색 파장대의 광을 혼합하여 백색 광을 구현할 수 있다.Semiconductor devices may be arranged in each pixel area of the panel 40. One semiconductor device can function as a pixel of a display device. Additionally, the first to third light emitting units (P1, P2, and P3) of the semiconductor device may function as first, second, and third subpixels. For example, the first light emitter P1 may function as a blue subpixel, the second light emitter P2 may function as a green subpixel, and the third light emitter P3 may function as a red subpixel. It can function. Accordingly, white light can be generated by mixing light in the blue, green, and red wavelength ranges emitted from one semiconductor device as described above.

또한, 반도체 소자는 기판 상에 칩 단위 패키지 (Chip Scale Package, CSP)로 배치될 수 있다.Additionally, semiconductor devices may be placed on a substrate in a chip scale package (CSP).

컨트롤러(50)는 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 반도체 소자의 제 1 내지 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다.The controller 50 may output a control signal to the first and second drivers 30 and 20 so that power is selectively applied to the common wiring 41 and the driving wiring 42. Accordingly, the first to third light emitting units (P1, P2, and P3) of the semiconductor device can be individually controlled.

일반적인 표시 장치는 픽셀의 각 서브 픽셀마다 발광 소자를 개별적으로 배치하거나, 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 패키징 공정을 통해 패키징된 두 개 이상의 발광 소자를 포함하는 반도체 소자를 픽셀에 배치할 수 있다. 따라서, 일반적인 표시 장치는 패키징 면적을 고려해야 하므로, 패널의 전체 면적 중 실제로 발광하는 영역의 면적이 좁아 발광 효율이 낮다.A typical display device individually arranges a light-emitting device for each subpixel of a pixel, or uses a semiconductor device containing two or more light-emitting devices packaged through additional packaging processes such as die-bonding and wire bonding to form a pixel. It can be placed. Therefore, since a typical display device must consider the packaging area, the area of the area that actually emits light out of the total area of the panel is narrow, resulting in low luminous efficiency.

반면에, 실시 예의 표시 장치는 픽셀 영역에 칩 레벨의 반도체 소자가 배치되고, 반도체 소자의 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 R, G, B의 제 1 내지 제 3 서브 픽셀로 기능할 수 있다. 따라서, 제 1 내지 제 3 서브 픽셀로 기능하는 제 1 내지 제 3 발광부(P1, P2, P3)를 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 공정으로 패키징할 필요가 없다. 이에 따라, 와이어 본딩 등을 수행할 면적이 제거되어, 반도체 소자의 제 1 내지 제 3 발광부(P1, P2, P3) 사이의 폭이 감소할 수 있다. 즉, 서브 픽셀 및 픽셀 영역의 피치 폭이 감소하여 표시 장치의 픽셀 밀도 및 해상도가 향상될 수 있다.On the other hand, in the display device of the embodiment, a chip-level semiconductor device is disposed in the pixel area, and the first, second, and third light emitting units (P1, P2, and P3) of the semiconductor device emit the first to third lights of R, G, and B. It may function as a third subpixel. Accordingly, there is no need to package the first to third light emitting units P1, P2, and P3 serving as the first to third subpixels through additional processes such as die-bonding and wire bonding. Accordingly, the area for performing wire bonding, etc. is removed, and the width between the first to third light emitting units P1, P2, and P3 of the semiconductor device may be reduced. That is, the pitch width of the subpixel and pixel area can be reduced, thereby improving the pixel density and resolution of the display device.

특히, 제 1 전극(150)과 제 2 전극(160a, 160b, 160c)이 복수 개의 발광부(P1, P2, P3)와 수직 방향으로 중첩되므로, 실시 예의 반도체 소자는 상술한 패드 영역을 확보할 필요가 없다. 따라서, 발광 효율이 높으며, 상술한 바와 같이 제 1 내지 제 3 발광부(P1, P2, P3) 사이의 폭이 감소되어 반도체 소자의 크기를 감소시킬 수 있다.In particular, since the first electrode 150 and the second electrodes 160a, 160b, and 160c overlap the plurality of light emitting portions P1, P2, and P3 in the vertical direction, the semiconductor device of the embodiment can secure the above-described pad area. no need. Therefore, luminous efficiency is high, and as described above, the width between the first to third light emitting units (P1, P2, and P3) is reduced, thereby reducing the size of the semiconductor device.

따라서, 실시 예의 반도체 소자를 포함하는 실시 예의 표시 장치는 SD(Standard Definition)급 해상도(760×480), HD(High definition)급 해상도(1180×720), FHD(Full HD)급 해상도(1920×1080), UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)로 구현하는데 제약이 없다.Accordingly, the display device of the embodiment including the semiconductor device of the embodiment has SD (Standard Definition) resolution (760×480), HD (High definition) resolution (1180×720), and FHD (Full HD) resolution (1920× 1080), UH (Ultra HD) resolution (3480×2160), or UHD or higher resolution (e.g. 4K (K=1000), 8K, etc.).

더욱이, 실시 예의 표시 장치는 대각선 크기가 100인치 이상의 전광판이나 TV에도 적용할 수 있다. 이는 상술한 바와 같이 실시 예에 따른 반도체 소자가 각 픽셀로 기능하여, 전력 소비가 낮고, 낮은 유지 비용으로 긴 수명을 가질 수 있기 때문이다.Moreover, the display device of the embodiment can be applied to an electronic signboard or TV with a diagonal size of 100 inches or more. This is because, as described above, the semiconductor device according to the embodiment functions as each pixel, has low power consumption, and can have a long lifespan with low maintenance costs.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on examples, this is only an example and does not limit the present invention, and those skilled in the art will understand that the examples are as follows without departing from the essential characteristics of the present example. You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

1A, 1B, 1C, 1D, 1E, 1F, 1G: 반도체 소자
110a, 110b, 110c: 제1 도전형 반도체층
120: 활성층
130a, 130b, 130c: 제2 도전형 반도체층
140: 제1 절연층
141: 제2 절연층
150: 제1 범프 전극
160: 제2 범프 전극
1A, 1B, 1C, 1D, 1E, 1F, 1G: Semiconductor devices
110a, 110b, 110c: first conductive semiconductor layer
120: active layer
130a, 130b, 130c: second conductive semiconductor layer
140: first insulating layer
141: second insulating layer
150: first bump electrode
160: second bump electrode

Claims (15)

복수 개의 발광부;
상기 복수 개의 발광부 상에 배치되는 파장 변환층;
상기 파장 변환층상에 배치되는 컬러 필터층; 및
상기 파장 변환층과 컬러 필터층 사이에 배치되는 제1 중간층을 포함하고,
상기 복수 개의 발광부 중 적어도 하나의 발광부는 다른 크기로 배치되고,
상기 복수 개의 발광부 각각은,
제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
상기 파장 변환층을 향한 상기 제1 도전형 반도체층의 폭은 연속적으로 감소하며,
상기 파장 변환층은 상기 복수 개의 발광부상에 각각 배치되는 복수 개의 파장 변환층을 포함하고,
상기 복수 개의 파장 변환층의 폭은 각각의 파장 변환층이 배치된 상기 제1도전형 반도체층의 폭보다 작고,
상기 컬러 필터층은 상기 복수 개의 파장 변환층상에 각각 배치되는 복수 개의 컬러필터를 포함하고,
상기 제1 중간층은 산화물 또는 질화물을 포함하는 반도체 소자.
a plurality of light emitting units;
a wavelength conversion layer disposed on the plurality of light emitting units;
a color filter layer disposed on the wavelength conversion layer; and
It includes a first intermediate layer disposed between the wavelength conversion layer and the color filter layer,
At least one light emitting unit among the plurality of light emitting units is arranged in different sizes,
Each of the plurality of light emitting units,
It includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
The width of the first conductive semiconductor layer toward the wavelength conversion layer continuously decreases,
The wavelength conversion layer includes a plurality of wavelength conversion layers respectively disposed on the plurality of light emitting units,
The width of the plurality of wavelength conversion layers is smaller than the width of the first conductive semiconductor layer on which each wavelength conversion layer is disposed,
The color filter layer includes a plurality of color filters respectively disposed on the plurality of wavelength conversion layers,
A semiconductor device wherein the first intermediate layer includes oxide or nitride.
제1항에 있어서,
상기 파장 변환층은 실리콘 수지를 포함하고, 상기 컬러필터는 아크릴 수지를 포함하는 반도체 소자.
According to paragraph 1,
A semiconductor device wherein the wavelength conversion layer includes a silicone resin, and the color filter includes an acrylic resin.
제1항에 있어서,
상기 제1 중간층은 투광도가 70% 이상인 반도체 소자.
According to paragraph 1,
The first intermediate layer is a semiconductor device having a light transmittance of 70% or more.
제1항에 있어서,
상기 제1 중간층의 두께는 5nm 내지 1,000nm인 반도체 소자.
According to paragraph 1,
A semiconductor device wherein the first intermediate layer has a thickness of 5 nm to 1,000 nm.
제1항에 있어서,
상기 제1 중간층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, ZnO, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 중 적어도 하나를 포함하는 반도체 소자.
According to paragraph 1,
The first intermediate layer is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin oxide (IGTO). , AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, A semiconductor device containing at least one of NiO, RuOx/ITO, ZnO, SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , and AlN.
제1항에 있어서,
상기 컬러 필터층은 상기 복수 개의 컬러필터 사이에 배치되는 블랙 매트릭스를 포함하는 반도체 소자.
According to paragraph 1,
The color filter layer is a semiconductor device including a black matrix disposed between the plurality of color filters.
제1항에 있어서,
상기 제1 중간층과 상기 파장 변환층 사이에 배치되는 제2 중간층을 포함하는 반도체 소자.
According to paragraph 1,
A semiconductor device comprising a second intermediate layer disposed between the first intermediate layer and the wavelength conversion layer.
제7항에 있어서,
상기 제2 중간층은 상기 파장 변환층과 동일한 계열의 수지를 포함하는 반도체 소자.
In clause 7,
The second intermediate layer is a semiconductor device including a resin of the same series as the wavelength conversion layer.
제7항에 있어서,
상기 제2 중간층의 두께는 3,000nm 내지 20,000nm인 반도체 소자.
In clause 7,
A semiconductor device wherein the second intermediate layer has a thickness of 3,000 nm to 20,000 nm.
삭제delete 제1항에 있어서,
상기 복수 개의 발광부의 상기 제1도전형 반도체층에 공통적으로 연결되는 제1 범프 전극; 및
상기 복수 개의 발광부의 상기 제2 도전형 반도체층에 각각 전기적으로 연결되는 복수 개의 제2 범프 전극을 포함하는 반도체 소자.
According to paragraph 1,
a first bump electrode commonly connected to the first conductive semiconductor layer of the plurality of light emitting units; and
A semiconductor device comprising a plurality of second bump electrodes each electrically connected to the second conductive semiconductor layer of the plurality of light emitting units.
제11항에 있어서,
상기 복수 개의 발광부의 상기 제1 도전형 반도체층을 전기적으로 연결하는 제1 전극을 포함하고,
상기 제1 범프 전극은 상기 제1 전극과 전기적으로 연결되는 반도체 소자.
According to clause 11,
It includes a first electrode electrically connecting the first conductivity type semiconductor layer of the plurality of light emitting units,
The first bump electrode is a semiconductor device electrically connected to the first electrode.
제1항에 있어서,
상기 복수 개의 발광부의 상기 제1도전형 반도체층에 각각 연결되는 복수 개의 제1 범프 전극; 및
상기 복수 개의 발광부의 상기 제2 도전형 반도체층에 공통적으로 연결되는 제2 범프 전극을 포함하는 반도체 소자.
According to paragraph 1,
a plurality of first bump electrodes each connected to the first conductive semiconductor layer of the plurality of light emitting units; and
A semiconductor device comprising a second bump electrode commonly connected to the second conductive semiconductor layer of the plurality of light emitting units.
제13항에 있어서,
상기 복수 개의 발광부의 상기 제2 도전형 반도체층을 전기적으로 연결하는 제2 전극을 포함하고,
상기 제2 범프 전극은 상기 제2 전극에 전기적으로 연결되는 반도체 소자.
According to clause 13,
It includes a second electrode electrically connecting the second conductivity type semiconductor layer of the plurality of light emitting units,
The second bump electrode is a semiconductor device electrically connected to the second electrode.
복수 개의 공통 배선과 복수 개의 구동 배선이 교차하여 정의된 복수 개의 픽셀 영역을 포함하는 패널; 및
상기 픽셀 영역에 배치되는 반도체 소자를 포함하고,
상기 반도체 소자는,
복수 개의 발광부;
상기 복수 개의 발광부 상에 배치되는 파장 변환층;
상기 파장 변환층상에 배치되는 컬러 필터층; 및
상기 복수 개의 발광부 중 적어도 하나의 발광부는 다른 크기로 배치되고,
상기 복수 개의 발광부 각각은,
제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
상기 파장 변환층을 향한 상기 제1 도전형 반도체층의 폭은 연속적으로 감소하며,
상기 파장 변환층과 컬러 필터층 사이에 배치되는 제1 중간층을 포함하고,
상기 파장 변환층은 상기 복수 개의 발광부상에 각각 배치되는 복수 개의 파장 변환층을 포함하고,
상기 복수 개의 파장 변환층의 폭은 각각의 파장 변환층이 배치된 상기 제1도전형 반도체층의 폭보다 작고,
상기 컬러 필터층은 상기 복수 개의 파장 변환층상에 각각 배치되는 복수 개의 컬러필터를 포함하고,
상기 제1 중간층은 산화물 또는 질화물을 포함하는 표시 장치.
A panel including a plurality of pixel areas defined by intersections of a plurality of common wires and a plurality of driving wires; and
Including a semiconductor element disposed in the pixel area,
The semiconductor device is,
a plurality of light emitting units;
a wavelength conversion layer disposed on the plurality of light emitting units;
a color filter layer disposed on the wavelength conversion layer; and
At least one light emitting unit among the plurality of light emitting units is arranged in different sizes,
Each of the plurality of light emitting units,
It includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
The width of the first conductive semiconductor layer toward the wavelength conversion layer continuously decreases,
It includes a first intermediate layer disposed between the wavelength conversion layer and the color filter layer,
The wavelength conversion layer includes a plurality of wavelength conversion layers respectively disposed on the plurality of light emitting units,
The width of the plurality of wavelength conversion layers is smaller than the width of the first conductive semiconductor layer on which each wavelength conversion layer is disposed,
The color filter layer includes a plurality of color filters respectively disposed on the plurality of wavelength conversion layers,
A display device wherein the first intermediate layer includes oxide or nitride.
KR1020160157703A 2016-11-24 2016-11-24 Semiconductor device package and display device including the same KR102639100B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160157703A KR102639100B1 (en) 2016-11-24 2016-11-24 Semiconductor device package and display device including the same
EP17872964.6A EP3547376B1 (en) 2016-11-24 2017-11-24 Semiconductor device and display device comprising same
PCT/KR2017/013560 WO2018097667A1 (en) 2016-11-24 2017-11-24 Semiconductor device and display device comprising same
CN201780072900.9A CN110024142B (en) 2016-11-24 2017-11-24 Semiconductor device and display device including the same
US16/463,730 US10790330B2 (en) 2016-11-24 2017-11-24 Semiconductor device and display device comprising same
JP2019527891A JP7171568B2 (en) 2016-11-24 2017-11-24 Semiconductor device and display device including the same
EP23165030.0A EP4224526A1 (en) 2016-11-24 2017-11-24 Semiconductor device and display device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160157703A KR102639100B1 (en) 2016-11-24 2016-11-24 Semiconductor device package and display device including the same

Publications (2)

Publication Number Publication Date
KR20180058565A KR20180058565A (en) 2018-06-01
KR102639100B1 true KR102639100B1 (en) 2024-02-22

Family

ID=62635301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157703A KR102639100B1 (en) 2016-11-24 2016-11-24 Semiconductor device package and display device including the same

Country Status (1)

Country Link
KR (1) KR102639100B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102660614B1 (en) * 2018-09-10 2024-04-26 삼성전자주식회사 Display apparatus and manufacturing method thereof
KR102617089B1 (en) 2018-11-05 2023-12-27 삼성전자주식회사 Led lighting device package and display apparatus using the same
JP2021071645A (en) * 2019-10-31 2021-05-06 シャープ福山セミコンダクター株式会社 Display device and manufacturing method therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010039A (en) * 2008-06-30 2010-01-14 Sharp Corp Image display device
JP2015535144A (en) * 2012-11-07 2015-12-07 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Light emitting device including filter and protective layer
US20150362165A1 (en) * 2014-06-14 2015-12-17 Hiphoton Co., Ltd. Light Engine Array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010039A (en) * 2008-06-30 2010-01-14 Sharp Corp Image display device
JP2015535144A (en) * 2012-11-07 2015-12-07 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Light emitting device including filter and protective layer
US20150362165A1 (en) * 2014-06-14 2015-12-17 Hiphoton Co., Ltd. Light Engine Array

Also Published As

Publication number Publication date
KR20180058565A (en) 2018-06-01

Similar Documents

Publication Publication Date Title
JP7171568B2 (en) Semiconductor device and display device including the same
US9799809B2 (en) Light-emitting diode (LED), LED package and apparatus including the same
CN109417082B (en) Semiconductor device and display apparatus including the same
TWI459590B (en) Light-emitting device
US10615311B2 (en) Light emitting device and display comprising same
CN102255017B (en) Luminescent device
KR102462658B1 (en) Light emitting device and display device having thereof
KR102573586B1 (en) Display device and method of fabricating the same
KR102573587B1 (en) Semiconductor device and display device having thereof
KR102639100B1 (en) Semiconductor device package and display device including the same
KR20170139355A (en) Light emitting device and display device having thereof
KR102496616B1 (en) Light emitting device and display device having thereof
US10734550B2 (en) Semiconductor device
KR20170011824A (en) Light emitting device package
KR20180060816A (en) Semiconductor device package and display device including the same
KR102367758B1 (en) Semiconductor device
KR20170120962A (en) Light emitting device and display device having thereof
KR20130017357A (en) Light emitting device
KR102528386B1 (en) Semiconductor device
KR102507444B1 (en) Light emitting device and display device including the same
KR20170043312A (en) Light emitting device package
KR20190038105A (en) Light emitting device package and method of manufacturing the same
KR102415244B1 (en) Semiconductor device
KR20170085307A (en) Light emitting device package
KR102358689B1 (en) Light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right