KR101350490B1 - 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판 - Google Patents

직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판 Download PDF

Info

Publication number
KR101350490B1
KR101350490B1 KR1020100064202A KR20100064202A KR101350490B1 KR 101350490 B1 KR101350490 B1 KR 101350490B1 KR 1020100064202 A KR1020100064202 A KR 1020100064202A KR 20100064202 A KR20100064202 A KR 20100064202A KR 101350490 B1 KR101350490 B1 KR 101350490B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
substrate
printing
polyamic acid
Prior art date
Application number
KR1020100064202A
Other languages
English (en)
Other versions
KR20100080589A (ko
Inventor
허순영
박성실
Original Assignee
조근호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조근호 filed Critical 조근호
Priority to KR1020100064202A priority Critical patent/KR101350490B1/ko
Publication of KR20100080589A publication Critical patent/KR20100080589A/ko
Application granted granted Critical
Publication of KR101350490B1 publication Critical patent/KR101350490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0386—Paper sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판에 관한 것으로, 기판; 상기 기판 상에 도전성 입자, 폴리아믹산 및 용매를 포함하는 페이스트 조성물로 회로 패턴을 인쇄하고 상기 폴리아믹산을 이미드화되도록 가열하여 형성되는 인쇄한 회로; 및 상기 회로 위에 전해도금에 의한 도금층을 포함하는 인쇄회로기판을 제공한다.
본 발명에 의한 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)의 제조는 가법(加法; additive)을 적용하여, 제조공정을 단순화하고 공정비용 및 제조시간을 절감할 수 있으며, 폐수발생을 최소화 할 수 있다.

Description

직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판{A printed circuit boards for forming circuits by direct printing}
본 발명은 직접인쇄방식에 의하여 회로가 형성되는 인쇄회로기판에 관한 것이다.
전자제품의 가장 기본적인 부품인 인쇄회로기판(PCB)과 연성인쇄회로기판(FPCB)은 각각 기판에 동박이 적층되어 있는 동박적층판(CCL)과 연성동박적층판(FCCL)을 소정의 패턴에 따라 에칭 방법으로 회로 또는 패턴을 형성하여 제조된다. 에칭공정에 의하여 패턴을 형성하는 이러한 방법을 감법(減法; subtractive)이라고 칭할 수 있다. 이러한 인쇄회로기판(PCB)과 연성인쇄회로기판(FPCB)은 전자제품의 작동에 필요한 여러 가지 부품이 실장 되어 전자제품의 주요 부품으로 기능하게 된다.
최근에는 에칭공정에 의하여 패턴을 형성하는 감법(減法; subtractive)이 가지는 공정의 복잡성과 다량의 에칭 폐수 발생의 문제점을 피하고 인쇄회로기판(PCB)과 연성인쇄회로기판(FPCB)을 경제적으로 제조하기 위하여 도전성 패턴을 기판에 직접 인쇄하여 형성하는 기술, 소위 말하는 가법(加法; additive)이 시도되고 있다. 그러나 인쇄회로기판(PCB)과 연성인쇄회로기판(FPCB)에는 많은 소자와 부품이 솔더링에 의하여 실장이 되므로 도전성 패턴을 직접인쇄방식으로 형성하는 데는 접착력과 내열성의 문제점을 극복하여야 한다. 예를 들면, 한국특허공개 제 10-2008-0013207호에는 은 암모늄카바메이트를 주성분으로 하는 은 페이스트 조성물을 이용하여 직접적으로 인쇄하여 도전성 패턴을 형성하고 그 외측에 금속을 전해도금하여 저저항 금속패턴을 형성하는 방법에 관하여 기술하고 있다. 이러한 도전성 패턴은 전자부품을 실장하기 위한 솔더링 공정을 적용하기에는 도전성 패턴의 기판에 대한 접착력과 바인더의 내열성에 근본적인 취약점이 있다.
본 발명은 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)을 제공하기 위한 것이다.
본 발명에 의하여, 1) 기판에 도전성 입자, 폴리아믹산 및 용매를 포함하는 페이스트 조성물로 패턴을 인쇄하는 단계; 2) 상기 기판을 가열하여 건조하고 폴리아믹산을 이미드화하는 단계; 및 3) 상기 기판을 전해도금하는 단계를 포함하는 직접인쇄방법으로 제조되는 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)이 제공된다. 이러한 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)은 절연층을 형성하는 단계와 상기 1), 2)와 3)단계를 반복함으로써 다층 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)이 제공될 수 있다. 또한, 이러한 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)은 사전에 필요한 곳에 구멍을 형성하고 이면에 상기 1), 2)와 3)단계를 한 번 더 수행함으로써 얻어지는 스루홀(through hole) 도전이 가능한 양면 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)일 수 있다. 본 발명에서 회로기판이라 함은, 달리 설명이 없으면, 회로와 안테나를 포함하는 도전성 패턴이 형성된 기판을 의미한다.
본 발명에서, 도전성 패턴 형성용 페이스트 조성물은, 바람직하게는, 도전성 입자 0.01 내지 96 중량부, 폴리아믹산 0.5 내지 96 중량부 및 용매 잔량으로 이루어진다. 필요한 경우에 상기 페이스트 조성물은 금속전구체를 더 포함할 수 있다. 본 발명에서 폴리아믹산은 바람직하게는 하기 식1의 구조를 갖는다.
Figure 112010043189550-pat00001
상기 식1에서 R1과 R2는 각각 탄화수소 체인 또는 질소, 산소 또는 황이 포함된 헤테로 원자 체인이거나 벤젠고리가 브릿지 또는 융합된 상태를 나타낸다. 상기 식1에서 R1과 R2는, 예를 들면, 각각 CO-, -SO2-, -CH2-, -C2H4-, -C3H6- 또는 -O- 이다. 이러한 폴리아믹산은 하기 식a의 방향족 이산 무수물과 하기 식b의 방향족 디아민을 중합하여 제조한다. 용매로는 상기 방향족 이무수물과 상기 방향족 디아민을 용해할 수 있는 용매, 예를 들면, N,N-디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸피롤리돈(NMP), 테트라메틸우레아(TMU), 디메틸술폭사이드(DMSO) 또는 이들의 혼합물 등이 사용된다. 방향족 이무수물 용액과 방향족 디아민 용액을 혼합하여 폴리아믹산 바인더를 제조한다. 방향족 이무수물과 방향족 디아민은 바람직하게는 동일한 용매를 사용하며 페이스트의 용매로 그대로 사용된다.
Figure 112010043189550-pat00002
상기 식a의 방향족 이산 무수물은, 예를 들면, 1,2,4,5-벤젠 테트라카르복실 디무수산과 3,3', 4,4'-벤조페논테트라카르복실디무수산(BTDA), 옥시디프탈릭무수산(ODPA), 3,3', 4,4'-디페닐술폰테트라카르복실디무수산(DSDA), 바이페닐테트라카르복실디무수산(BPDA), 3-히드로퀴논-o,o' -디아세트무수산(HQDA) 또는 2,2-비스[4-3,4-디카르복시페녹실페닐]프로판디무수산(BPADA)이다. 상기 식b의 방향족 디아민은, 예를 들면, m-페닐렌디아민, p-페닐렌디아민, 옥시디아닐린, 4,4'-디아미노디페닐술폰 또는 4,4'-디아미노벤조페논이다.
본 발명에서, 도전성 입자라고 함은 전기 전도성이 있는 물질의 입자로서 특별히 제한되지 않으며 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 도전성 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자이다. 탄소계 도전성 입자로는 예를 들면, 천연 흑연 분말, 팽창된 흑연, 그라펜, 카본블랙, 나노카본, 카본나노튜브 등이다. 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.
본 발명에서 금속 전구체 라고 하면 금속이 헤테로 원자 P, S, O와 N를 통하여 착체를 형성하여 금속 용융 온도보다 낮은 온도에서 금속화되는 것을 말한다. 이러한 유기 금속은, 예를 들면, 금속과 케톤기, 머캅토기, 카르복실기, 아닐린기, 에테르기 또는 아황산기 등으로 결합되어 있다.
직접인쇄방식은 기판에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어인쇄, 옵셋 인쇄, 잉크젯 또는 디스펜서 등의 인쇄 방법 등을 포함한다.
본 발명에서 사용되는 기판은 경성기판 외에 다양한 연성기판이 사용될 수 있다. 연성기판의 예로는 종이, 폴리에스테르필름, 폴리이미드 필름 등이다.
본 발명에서, 상기 2) 단계의 열처리는 기판에 도전성 패턴으로 인쇄된 페이스트를 상온 이상의 온도에서 건조한 다음 200 ℃ 내지 350 ℃의 범위에서 이루어져 폴리아믹산 바인더를 이미드화한다. 금속전구체를 사용하는 경우에는 금속화 온도를 감안하여 별도로 금속화 열처리를 하거나 200 ℃ 내지 350 ℃의 범위에서 금속화와 폴리아믹산의 이미드화를 동시에 진행할 수 있다. 이러한 열처리에 의하여 금속전구체는 금속화하고 폴리아믹산 바인더는 폐환하여 기판에 고착된다. 이미드화된 바인더는 400 ℃ 이상의 내열성을 나타낸다.
본 발명에서는 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)에서 상기 1), 2)와 3)단계에 의하여 단층 회로를 형성한 다음, 절연층을 형성하는 단계와 상기 1), 2)와 3)단계를 반복함으로써 다층 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)을 제공할 수 있다. 또한, 이러한 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)은 사전에 필요한 곳에 구멍을 형성하고 이면에 상기 1), 2)와 3)단계를 한 번 더 수행함으로써 스루홀(through hole) 도전이 가능한 양면 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)을 스루홀의 도전처리공정 없이 손쉽게 제공할 수 있다.
본 발명에 의한 직접인쇄방식의 인쇄회로기판(PCB) 또는 연성회로기판(FPCB)의 제조는 가법(加法; additive)을 적용하여, 제조공정을 단순화하고 공정비용 및 제조시간을 절감할 수 있으며, 폐수발생을 최소화 할 수 있다.
도 1은 본 발명의 제조예1에서 인쇄한 패턴 및 도금 후의 그림이다.
도 2는 본 발명의 실시예2에서 인쇄한 패턴 및 도금 후의 그림이다.
도 3은 다층 연성회로기판을 인쇄하는 방법을 보여주는 플로우 차트이다.
도 4는 양면 연성회로기판을 인쇄하는 방법을 보여주는 플로우 차트이다.
도 5는 실시예4에서 폴리이미드 필름 위에 인쇄된 안테나를 보여주는 그림이다.
이하 본 발명을 실시예에 의하여 상세히 설명한다. 이러한 실시예는 본 발명을 예시하기 위한 것으로 본 발명의 보호범위를 제한하는 것으로 해석되어서는 아니 된다.
제조예1 내지 7
와코사의 특급시약 4,4'-디아미노디페닐에테르(ODA) 19.2중량부를 칭량하여 준세이사의 특급시약 N-메틸 피롤리돈(NMP) 80 중량부에 용해하여 준비한다. 와코사의 특급시약 피로멜리틱디무수산 (PMDA) 20.9중량부를 N-메틸 피롤리돈 80 중량부에 분산시킨다. 분산된 PMDA에 ODA용액을 2시간동안 적가한다. 반응물을 상온에서 24시간 반응하여 폴리아믹산 바인더를 제조한다. 평균입자크기가 2㎛인 판형(직경이 두께의 50배) 은 파우더 150중량부~210중량부와 메틸피롤리돈 0~30부, 폴릭아믹산(PAA) 바인더 60~150중량부를 넣어 완전히 혼합하여 은페이스트를 제조한다. 제조된 은 페이스트의 조성을 표 1에 표시하였다. 폴리이미드 필름에 스크린인쇄기를 이용하여 도1의 타입으로 인쇄한다. 인쇄물은 기재와 함께 200 ℃에서 10분 간 건조하여 페이스트 내부의 유기물을 제거한다. 형성된 패턴의 전기저항, 접착력, 경도, 열안정성 등을 측정하여 표 2에 표시하였다. 형성된 패턴의 전기저항을 표 3에 표시하였다. 접착력은 테이프 테스트를, 경도는 연필경도측정법을, 열안정성은 400 ℃에서 납땜 했을 때 녹거나 변형되는 정도를 나타내었다.
제조예 Paste No. PAA Binder NMP Ag powder
1 AP-A 60 30 210
2 AP-B 75 15 210
3 AP-C 90 - 210
4 AP-D 105 - 195
5 AP-E 120 - 180
6 AP-F 135 - 165
7 AP-G 150 - 150
제조예 Paste No. 전기저항
(×10-2 Ω/□)		 접착력 경도 열안정성
1 AP-A 4.094 5B 5H ○
2 AP-B 3.428 5B 5H ○
3 AP-C 2.287 5B 5H ◎
4 AP-D 3.512 5B 5H ◎
5 AP-E 5.254 5B 5H ◎
6 AP-F 7.882 5B 5H ◎
7 AP-G 9.883 5B 5H ◎
◎ 매우우수, ○ 우수, △ 보통, × 나쁨
Figure 112010043189550-pat00003
실시예1
제조예5에 제조된 은 페이스트를 스크린인쇄기를 이용하여 도1과 도2와 같이 회로 패턴을 폴리이미드 기재에 인쇄한다. 인쇄물은 기재와 함께 200℃에서 10분 간 건조하여 페이스트 내부의 유기물을 제거한다. 인쇄한 회로에 전해구리도금을 다음과 같이 도금액을 제조하고 도금층을 형성한다. 준세이사의 황산동 220부를 순수 600부에 완전히 녹인다. 활성탄 2부를 첨가하여 3시간 교반 후 여과한다. 여액에 준세이사의 황산 66부를 첨가하여 교반한다. 첨가제로 IBC사의 건욕제 5007-MU를 10부 첨가하고 5000-A 0.5부 및 5007-B 0.5부를 첨가하여 교반한다. 염화나트륨을 0.00166부 첨가한 후 전체양이 1L가 되도록 순수를 첨가하여 교반하여 구리도금용액을 제조한다. 인쇄한 회로에 구리 도금층을 형성시키기 위하여 양극에 동판을 부착하고 음극에 인쇄된 패턴을 연결하여 0.5~5A/dm2의 정전류를 가하여 1~30분간 도금을 실시한다. 도1의 패턴 블록 도금층에 400 ℃의 인두를 이용하여 적층세라믹콘덴서(1005)를 부착하여 부착강도를 측정한 결과를 0.9 kgf의 접착강도 보였다.
실시예 2
실시예1과 같이 인쇄회로기판을 제조한 후에 2층 연성회로 기판을 제작하기 위하여 절연층을 인쇄하여 경화한다. 1층의 회로와 연결이 될 수 있도록 홀의 위치를 맞추어 2층의 회로를 인쇄한다. 인쇄물은 기재와 함께 200℃에서 10분 간 건조하여 페이스트 내부의 유기물을 제거한다. 패턴형성 과정을 도3에 나타내었다. 인쇄한 회로에 실시예1과 같이 도금층을 형성한다. 도금층에 400 ℃의 인두를 이용하여 적층세라믹콘덴서(1005)를 부착하여 부착강도를 측정한 결과를 0.85 kgf의 접착강도를 나타내었다.
실시예 3
실시예1과 같이 연성회로기판을 제조한 후에 양면 연성회로기판을 제작하기 위하여 이면에 표면 회로와 연결이 될 수 있도록 홀의 위치를 맞추어 회로를 인쇄한다. 인쇄물은 기재와 함께 200℃에서 10분 간 건조하여 페이스트 내부의 유기물을 제거한다. 패턴형성 과정을 도4에 나타내었다. 인쇄한 회로에 실시예1과 같이 전해구리도금을 실시하여 도금층을 형성한다. 도금층에 400 ℃의 인두를 이용하여 적층세라믹콘덴서(1005)를 부착하여 부착강도를 측정한 결과를 0.91 kgf의 접착강도를 나타내었다.
실시예 4
제조예5에 제조된 은 페이스트를 스크린인쇄기를 이용하여 모바일용 루프안테나 패턴을 폴리이미드 기재에 인쇄한다(도5). 인쇄물은 기재와 함께 200℃에서 10분 간 건조하여 페이스트 내부의 유기물을 제거한다. 실시예1과 같이 구리전해도금을 실시한다. 400 ℃의 인두를 이용하여 적층세라믹콘덴서(1005)를 부착하여 부착강도를 측정한 결과 1.1kgf의 접착강도를 보였다.

Claims (6)

  1. 기판; 상기 기판 상에 도전성 입자, 폴리아믹산 및 용매를 포함하는 페이스트 조성물로 회로 패턴을 인쇄하고 상기 폴리아믹산을 이미드화되도록 가열하여 형성되는 인쇄한 회로; 및 상기 회로 위에 전해도금에 의한 도금층을 포함하는 인쇄회로기판
  2. 제1항에 있어서, 상기 회로 패턴의 인쇄는 스크린인쇄, 그라비어인쇄, 옵셋인쇄, 플렉소인쇄, 디스펜싱, 로타리스크린인쇄법 또는 잉크젯프린팅으로 이루어지는 인쇄회로기판
  3. 제1항에 있어서, 상기 기판이 연성기판이고 상기 인쇄회로기판이 연성회로기판인 인쇄회로기판
  4. 제3항에 있어서, 상기 기판이 종이, 폴리에스테르필름 또는 폴리이미드 필름인 인쇄회로기판
  5. 제3항에 있어서, 상기 기판은 필요한 곳에 한 개 이상의 홀을 갖고 이면 하에 상기 홀에 맞추어 도전성 입자, 폴리아믹산 및 용매를 포함하는 페이스트 조성물로 회로 패턴을 인쇄하고 상기 폴리아믹산을 이미드화되도록 가열하여 형성되는 인쇄한 회로와 상기 회로 하에 전해도금에 의한 도금층을 더 포함하는 스루홀(through hole) 도전이 가능한 인쇄회로기판
  6. 제 4항에 있어서, 상기 회로 패턴이 Rfid 안테나인 인쇄회로기판
KR1020100064202A 2010-07-05 2010-07-05 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판 KR101350490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064202A KR101350490B1 (ko) 2010-07-05 2010-07-05 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064202A KR101350490B1 (ko) 2010-07-05 2010-07-05 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080122951A Division KR100983219B1 (ko) 2008-12-05 2008-12-05 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20100080589A KR20100080589A (ko) 2010-07-09
KR101350490B1 true KR101350490B1 (ko) 2014-01-15

Family

ID=42641356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064202A KR101350490B1 (ko) 2010-07-05 2010-07-05 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101350490B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681663B1 (ko) 2016-07-12 2016-12-12 문길환 전도성 패턴 적층체 및 이의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101342524B1 (ko) * 2011-03-28 2014-01-10 서문규 연성 회로 기판을 이용한 안테나 및 이의 제조 방법
US9648753B2 (en) * 2012-12-31 2017-05-09 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734234B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
KR100815251B1 (ko) 2006-10-17 2008-03-19 이종욱 인터페이스에프피씨비
KR20080066033A (ko) * 2005-10-12 2008-07-15 이 아이 듀폰 디 네모아 앤드 캄파니 폴리이미드 및 소수성 에폭시를 포함하는 조성물, 및 그와관련된 방법
KR20080082365A (ko) * 2007-03-08 2008-09-11 삼성전자주식회사 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080066033A (ko) * 2005-10-12 2008-07-15 이 아이 듀폰 디 네모아 앤드 캄파니 폴리이미드 및 소수성 에폭시를 포함하는 조성물, 및 그와관련된 방법
KR100734234B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
KR100815251B1 (ko) 2006-10-17 2008-03-19 이종욱 인터페이스에프피씨비
KR20080082365A (ko) * 2007-03-08 2008-09-11 삼성전자주식회사 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681663B1 (ko) 2016-07-12 2016-12-12 문길환 전도성 패턴 적층체 및 이의 제조방법

Also Published As

Publication number Publication date
KR20100080589A (ko) 2010-07-09

Similar Documents

Publication Publication Date Title
KR100983219B1 (ko) 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JP2010135752A5 (ko)
TWI395525B (zh) 銅配線聚醯亞胺膜之製造方法
JP4913663B2 (ja) 回路基板の製造方法
WO2008016148A1 (fr) Pâte conductrice, film de revêtement conducteur et film conducteur l'utilisant
US20060083939A1 (en) Light activatable polyimide compositions for receiving selective metalization, and methods and compositions related thereto
WO2007111268A1 (ja) 銅配線ポリイミドフィルムの製造方法および銅配線ポリイミドフィルム
EP2192598A1 (en) Paste composition for forming heat-resistant conductive patterns on substrate
JP2004189981A (ja) 熱可塑性ポリイミド樹脂材料および積層体およびプリント配線板の製造方法
JP3356568B2 (ja) 新規なフレキシブル銅張積層板
JP4544588B2 (ja) 積層体
JP3934057B2 (ja) 電子材料用積層体
KR100999820B1 (ko) 직접인쇄방법으로 기판에 내열성 도전성 패턴을 형성하기 위한 페이스트 조성물
JP2010126725A5 (ko)
KR101350490B1 (ko) 직접인쇄방법에 의하여 회로가 형성되는 인쇄회로기판
WO2020121651A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2006225625A (ja) 半導電性樹脂組成物および配線回路基板
JP4872185B2 (ja) 金属張り積層体
JP2004244674A (ja) 孔内メッキ方法及び配線基板
JPH05110218A (ja) リサイクル可能な積層板及びそれを用いたプリント配線板
JP2005116660A (ja) 導電性ペースト充填基板およびその製造方法
KR102491338B1 (ko) 연성금속박적층체 및 연성금속박적층체용 열가소성 폴리이미드 전구체 조성물
KR20210053937A (ko) 적층체
KR102521460B1 (ko) 연성금속박적층체, 이를 포함하는 연성인쇄회로기판 및 폴리이미드 전구체 조성물
JP4179696B2 (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee