KR101346910B1 - 인터페이스 장치 및 배선 기판 - Google Patents

인터페이스 장치 및 배선 기판 Download PDF

Info

Publication number
KR101346910B1
KR101346910B1 KR1020120035403A KR20120035403A KR101346910B1 KR 101346910 B1 KR101346910 B1 KR 101346910B1 KR 1020120035403 A KR1020120035403 A KR 1020120035403A KR 20120035403 A KR20120035403 A KR 20120035403A KR 101346910 B1 KR101346910 B1 KR 101346910B1
Authority
KR
South Korea
Prior art keywords
serial communication
communication interface
pci
usb
side connection
Prior art date
Application number
KR1020120035403A
Other languages
English (en)
Other versions
KR20120117645A (ko
Inventor
도모끼 나까지마
마사유끼 조노
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20120117645A publication Critical patent/KR20120117645A/ko
Application granted granted Critical
Publication of KR101346910B1 publication Critical patent/KR101346910B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Abstract

PCI-e나 USB 3.0 등의 규격이 다른 2개의 시리얼 통신 인터페이스를 실장할 때에, 설계 변경 등에 대해 유연한 대응을 가능하게 하고, 기판 면적을 작게 한다. 인터페이스 장치는, PCI-e I/F와, PCI-e I/F와 특성 임피던스 및 전기적 특성이 동등한 USB 3.0 I/F와, PCI-e I/F 및 USB 3.0 I/F가 설치된 컨트롤러를 구비한다. 인터페이스 장치는, PCI-e I/F와 USB 3.0 I/F를 선택적으로 전환하는 PHY 버스 스위치를 구비하고, PCI-e I/F와 PHY 버스 스위치를 접속하는 배선과, USB 3.0 I/F와 PHY 버스 스위치를 접속하는 배선이 공용 배선으로 공용화되어 있다.

Description

인터페이스 장치 및 배선 기판{INTERFACE DEVICE AND WIRING BOARD}
본 발명은, 인터페이스 장치 및 배선 기판에 관한 것으로, 보다 상세하게는, 고속 시리얼 전송이 가능한 PCI-Express나 USB 3.0 등의 인터페이스 장치 및 해당 장치가 실장된 배선 기판에 관한 것이다.
최근, 퍼스널 컴퓨터(PC)를 비롯한 정보 처리 장치의 분야에 있어서, PCI-Express(Peripheral Component Interconnect Express, 이하, PCI-e라 함)나, USB(Universal Serial Bus) 3.O 등의 고속 시리얼 전송 방식을 이용한 인터페이스 장치가 제품화되어 있다. 이 PCI-e는, 종래의 패러렐 전송 방식이 아닌, 시리얼 전송 방식을 채용하고 있고, PCI-e의 시리얼 통신선 1개를 레인이라 부르고, 필요에 따라 복수의 레인을 사용해서 고속화를 도모하고 있다. PCI-eGen2에서는, 최대 5Gbps의 데이터 전송 속도가 실현되어 있다.
또한, USB 3.0은, 상기의 PCI-eGen2의 기술을 베이스로 개발되어, 이전 버전의 USB 2.0의 최대 480Mbps에 대하여, 최대 5Gbps의 데이터 전송 속도가 실현되고 있어, 대폭적인 고속화가 도모되고 있다. USB 2.0에서는 1개의 차동 전송로를 상향과 하향 쌍방향으로 전환하여 사용하고 있었지만, USB 3.0에서는 상향과 하향 각각에 전용의 차동 전송로를 사용하여, 쌍방의 통신을 동시에 행할 수 있도록 하고 있다. 이 기술은, PCI-e 등의 고속 시리얼 통신에서는 일반적인 방법이다.
USB 3.0과 PCI-e는 몇개의 공통의 기술이 채용되어 있는데, 예를 들면, 고속화를 위한 기술로서, LVDS(Low Voltage Differential Signaling)나, CRU(Clock Recovery Unit) 등의 기술이 채용되어 있다. LVDS는, 2개의 전송로를 사용하는 차동 신호 전송 방식이며, 패러렐 신호를 저전압 차동의 시리얼 신호로 변환하여 전송하는 방식이다. USB 3.0에서는, PCI-e와 마찬가지로, 차동 신호의 진폭에서 최저 0.8V, 최고 1.2V로 규정되어 있다. 또한, CRU에 관해서, USB 3.0에서는, PCI-e와 마찬가지로, 클럭이 데이터 신호에 매립되어 있는 임베디드·클럭이라고 하는 방식이 채용되어 있다. 이들의 기술은 어느 것이나 규격상 정해져 있다.
상기의 USB는, PC와 주변 기기를 접속하기 위한 범용 인터페이스로서 보급되어 있지만, 지금까지의 PC의 대부분은 USB 2.0을 표준 장비하고 있고, USB 3.0에 대해서도 금후 보급되어 질 것으로 생각된다. 또한, 이 USB 이외에도 PCI-e를 표준 장비한 PC도 있는데, 예를 들면, 일본 특허 출원 공개 제2009-9564호 공보에는, PCI-e용의 커넥터와 USB 2.0용의 커넥터를 공용화하는 기술이 기재되어 있다. 이것에 의하면, 1개의 커넥터를 규격이 다른 PCI-e와 USB 2.0에서 공용화함으로써, PCI-e 대응의 외부 디바이스 또는 USB 2.0 대응의 외부 디바이스를 선택적으로 접속할 수 있다.
여기서, 전술한 PCI-e와 USB 3.0은, 데이터 전송을 고속으로 행하기 때문에, 데이터 신호가 노이즈의 영향을 받기 쉽고, 기판의 배선에 엄격한 제약이 있다. 따라서, 이들 2개의 인터페이스를 PC 등의 정보 처리 장치에 실장하려고 했을 경우, PCI-e, USB 3.0 각각에 대해서 1계통씩 합계 2계통의 배선을 행할 필요가 있고, 또한, 2계통 모두 배선 상의 제약을 받기 때문에, 기판 면적이 커지게 되는 문제가 있다.
이 제약의 하나는, 특성 임피던스(차동 임피던스 라고도 함)이며, 규격상, PCI-e의 차동 임피던스는, 제조상의 오차를 포함하여 1OOΩ±1O％로 규정되어 있다. USB 3.0의 차동 임피던스에 대해서도 이것과 동등한 90Ω±7Ω로 규정되어 있다. 또한, 상기 제약에는, 동작 전압 등의 전기적 특성도 포함되지만, PCI-e와 USB 3.0에서는 동등한 전기적 특성이 규정되어 있다.
PCI-e와 USB 3.0을 실장하는 경우에는, 특성 임피던스의 조건을 충족시키도록, 기판 배선에 있어서의 층 구성, 패턴 폭, 패턴 간격 등을 결정할 필요가 있다. 이것은, 특성 임피던스가 동등하면, 기판 배선을 동일하게 할 수 있다고 하는 것 일 수도 있다. 즉, PCI-e의 배선과 USB 3.0의 배선은, 특성 임피던스의 조건을 충족시키고 있으면, 공용화할 수가 있어, 이에 의해 기판 면적을 작게 할 수 있다고 생각된다.
또한, PCI-e와 USB 3.0의 어느 한쪽을 제품에 탑재하는 것을 상정했을 경우에, 일단 PCI-e의 배선을 행하면, 당연히 USB 3.0은 사용할 수는 없다. 이 때문에, 나중에 설계 변경이 발생하고, USB 3.0의 배선으로 변경하는 경우에는, 배선을 다시 하게 된다. 이와 같은 경우에 대하여도, PCI-e의 배선과 USB 3.0의 배선을 공용화해서 어느 한쪽의 인터페이스를 선택할 수 있도록 하면, 나중에 설계 변경에 대하여 유연하게 대응할 수 있다고 생각된다.
그러나, 지금까지의 종래 기술에 있어서, PCI-e의 배선과 USB 3.0의 배선을 공용화한다고 하는 기술 사상은 제안되어 있지 않기 때문에, 상기한 바와 같은 문제를 해결할 수는 없다. 또한, 전술의 일본 특허 출원 공개 제2009-9564호 공보에 기재된 기술은, PCI-e의 커넥터와 USB 2.0의 커넥터를 공용화하고 있는 것에 지나지 않고, PCI-e의 배선과 USB 3.0의 배선의 공용화에 대해서는 언급한 것은 없다.
본 발명은, PCI-e나 USB 3.0 등의 규격이 다른 2개의 시리얼 통신 인터페이스를 실장할 때에, 설계 변경 등에 대하여 유연한 대응을 가능하게 하고, 기판 면적을 작게 할 수 있는 인터페이스 장치 및 해당 장치가 실장된 배선 기판을 제공하는 것을 목적으로 한다.
본 발명의 목적은, 제1 시리얼 통신 인터페이스와, 상기 제1 시리얼 통신 인터페이스와 특성 임피던스 및 전기적 특성이 동등한 제2 시리얼 통신 인터페이스와, 상기 제1 시리얼 통신 인터페이스 및 상기 제2 시리얼 통신 인터페이스가 설치된 컨트롤러를 구비한 인터페이스 장치로서, 상기 제1 시리얼 통신 인터페이스와 상기 제2 시리얼 통신 인터페이스를 선택적으로 전환하는 스위치부를 구비하고, 상기 제1 시리얼 통신 인터페이스와 상기 스위치부를 접속하는 배선과, 상기 제2 시리얼 통신 인터페이스와 상기 스위치부를 접속하는 배선이 공용화되어 있는 것을 특징으로 한 인터페이스 장치를 제공하는 것이다.
본 발명의 다른 목적은, 상기 스위치부가, 상기 제1 시리얼 통신 인터페이스에 대응하는 제1 디바이스를 접속하기 위한 제1 디바이스측 접속부와, 상기 제2 시리얼 통신 인터페이스에 대응하는 제2 디바이스를 접속하기 위한 제2 디바이스측 접속부와, 상기 제1 시리얼 통신 인터페이스 및 상기 제2 시리얼 통신 인터페이스를 상기 공용화된 배선을 통하여 접속하는 컨트롤러측 접속부를 구비하고, 상기 제1 시리얼 통신 인터페이스로 전환하는 경우, 상기 제1 디바이스측 접속부와 상기 컨트롤러측 접속부를 접속하고, 상기 제2 시리얼 통신 인터페이스로 전환하는 경우, 상기 제2 디바이스측 접속부와 상기 컨트롤러측 접속부를 접속하는 것을 특징으로 한 인터페이스 장치를 제공하는 것이다.
본 발명의 다른 목적은, 상기 컨트롤러가, 상기 제1 시리얼 통신 인터페이스와 상기 제2 시리얼 통신 인터페이스를 전환하기 위한 전환 신호를 출력하는 전환 신호 출력부를 구비하고, 상기 스위치부는, 상기 전환 신호 출력부로부터 출력된 전환 신호에 기초하여, 상기 제1 시리얼 통신 인터페이스와 상기 제2 시리얼 통신 인터페이스를 전환하는 것을 특징으로 한 인터페이스 장치를 제공하는 것이다.
본 발명의 다른 목적은, 상기 제1 시리얼 통신 인터페이스가, PCI-Express 방식의 인터페이스이고, 상기 제2 시리얼 통신 인터페이스는, USB 3.0 방식의 인터페이스인 것을 특징으로 한 인터페이스 장치를 제공하는 것이다.
본 발명의 다른 목적은, 인터페이스 장치가 실장된 배선 기판을 제공하는 것이다.
도 1은 본 발명에 따른 인터페이스 장치를 구비한 정보 처리 장치의 구성예를 도시하는 블록도.
도 2는 인터페이스 장치에 있어서 PCI-e 인터페이스가 선택된 상태를 도시하는 블록도.
도 3은 인터페이스 장치에 있어서 USB 3.0 인터페이스가 선택된 상태를 도시하는 블록도.
이하, 첨부 도면을 참조하면서, 본 발명의 인터페이스 장치 및 해당 장치가 실장된 배선 기판에 따른 적합한 실시 형태에 대해서 설명한다.
도 1은 본 발명에 따른 인터페이스 장치를 구비한 정보 처리 장치의 구성예를 나타내는 블록도이다. 이 정보 처리 장치는, 일반적인 PC 등이며, 인터페이스 장치(1), CPU(5), 메모리(6), SSD(Solid State Drive)(7), 및 HDD(Hard Disk Drive)(8)를 구비해서 구성된다. 인터페이스 장치(1)는, 컨트롤러(2), PHY 버스 스위치(3), 및 공용 배선(4)으로 구성되며, 컨트롤러(2)에는 CPU(5) 및 메모리(6)가 접속되며, PHY 버스 스위치(3)에는 SSD(7) 및 HDD(8)가 접속되어 있다. SSD(7)는 PCI-e 대응의 디바이스의 일례이며, HDD(8)는 USB 3.0 대응의 디바이스의 일례이다.
공용 배선(4)은, 컨트롤러(2)에 설치된 PCI-e 인터페이스의 배선과 USB 3.0 인터페이스의 배선을 공용화한 것이며, 이 공용 배선(4)을 개재하여, 컨트롤러(2)와 PHY 버스 스위치(3)가 접속된다. 또한, PHY 버스 스위치(3)의 "PHY"는, 물리층(PHYsica1 layer)을 의미한다.
도 2 및 도 3은 도 1에 나타내는 인터페이스 장치(1)의 상세 구성예를 도시하는 블록도이다. 도 2는 PCI-e 인터페이스가 선택된 상태를 나타내고, 도 3은 USB 3.0 인터페이스가 선택된 상태를 나타낸다.
컨트롤러(2)는, PCI-e 인터페이스(이하, PCI-e I/F)(21)와, 이 PCI-e I/F(21)와 특성 임피던스 및 전기적 특성이 동등한 USB 3.0 인터페이스(이하, USB 3.0 I/F)(22)와, 신호 통신부(23)를 구비한다. PCI-e I/F(21)는, 본 발명의 제1 시리얼 통신 I/F의 일례이며, USB 3.0 I/F(22)는, 본 발명의 제2 시리얼 통신 I/F의 일례이다. 또한, PCI-e I/F(21)와 특성 임피던스(차동 임피던스) 및 전기적 특성이 동등하면, USB 3.0 이외의 시리얼 통신 I/F를 적용할 수 있다.
PCI-e I/F(21)는, 차동 송신부(이하, 송신부 TX+, TX-라고 함)와, 차동 수신부(이하, 수신부 RX+, RX-로 함)를 구비한다. 마찬가지로, USB 3.0 I/F(22)는, 차동 송신부(송신부 TX+, TX-)와, 차동 수신부(수신부 RX+, RX-)를 구비한다. 이들 PCI-e I/F(21) 및 USB 3.0 I/F(22)는, 특성 임피던스 및 전기적 특성이 동등하기 때문에, 기판 배선을 공용화할 수 있다. 이 특성 임피던스는, 전술한 바와 같이, PCI-e에서 100Ω±10％, USB 3.0에서 90Ω±7Ω로 규격으로 정해지고 있다.
도 2, 도 3에 도시한 바와 같이, PCI-e I/F(21)와 PHY 버스 스위치(3)를 접속하는 배선과, USB 3.0 I/F(22)와 PHY 버스 스위치(3)를 접속하는 배선이 공용 배선(4)으로서 공용화되어 있다. 이 공용 배선(4)은, 예를 들면, 절연층을 사이에 두고 복층화(2층화) 혹은 기판의 이면을 사용하는 등의 방법에 의해 공용화하는 것이 생각된다.
PHY 버스 스위치(3)는, 본 발명의 스위치부에 상당하고, PCI-e I/F(21)와 USB 3.0 I/F(22)를 선택적으로 전환하기 위한 경로 전환부(32)를 구비한다. PCI-e I/F(21)로 전환하는 경우, 경로 전환부(32)가 PCI-e 디바이스측 접속부(33)와 컨트롤러측 접속부(31)를 접속하고, USB 3.0 I/F(22)로 전환하는 경우, 경로 전환부(32)가 USB 3.0 디바이스측 접속부(34)와 컨트롤러측 접속부(31)를 접속한다.
PHY 버스 스위치(3)는, PCI-e I/F(21)에 대응하는 SSD(7)를 접속하기 위한PCI-e 디바이스측 접속부(33)와, USB 3.0 I/F(22)에 대응하는 HDD(8)를 접속하기 위한 USB 3.0 디바이스측 접속부(34)와, 공용 배선(4)을 개재해서 PCI-e I/F(21) 및 USB 3.0 I/F(22)를 접속하는 컨트롤러측 접속부(31)를 구비한다. 또한, SSD(7)는 본 발명의 제1 디바이스, PCI-e 디바이스측 접속부(33)는 본 발명의 제1 디바이스측 접속부에 상당하고, HDD(8)는 본 발명의 제2 디바이스, USB 3.0 디바이스측 접속부(34)는 본 발명의 제2 디바이스측 접속부에 상당한다.
PCI-e 디바이스측 접속부(33), USB 3.0 디바이스측 접속부(34) 및 컨트롤러측 접속부(31)는, 각각 차동 송신부(송신부 TX+, TX-)와, 차동 수신부(수신부 RX+, RX-)를 구비한다. 또한, SSD(7) 및 HDD(8)에 대해서도 마찬가지로 차동 송신부(송신부 TX+, TX-)와, 차동 수신부(수신부 RX+, RX-)를 구비한다.
PCI-e 및 USB 3.0에서는, 소위 플러그 앤드 플레이 기능이 서포트되어 있기 때문에, 대응 디바이스가 접속되면, 이것을 자동적으로 인식할 수 있다. 본 예의 경우, PHY 버스 스위치(3)의 PCI-e 디바이스측 접속부(33) 및 USB 3.0 디바이스측 접속부(34)가 슬롯으로 되어 있고, 각각의 슬롯에 SSD(7), HDD(8)이 장착되면, 경로 전환부(32)가 이것을 자동적으로 인식하고, 디바이스의 접속이 있었던 것을 신호 통신부(35)에 통지한다.
예를 들면, 경로 전환부(32)는, PCI-e 디바이스측 접속부(33)와의 접속(도 2의 상태), USB 3.0 디바이스측 접속부(34)와의 접속(도 3의 상태)을 일정 간격으로 교대로 반복하고, 경로 전환부(32)가 SSD(7)의 접속을 검출했을 경우, SSD(7)의 접속이 있었던 것을 신호 통신부(35)에 통지한다. 이 통지를 받은 신호 통신부(35)는, SSD(7)의 접속을 나타내는 접속 신호를 컨트롤러(2)측의 신호 통신부(23)에 송신한다. 이에 의해, 컨트롤러(2)는, SSD(7)의 접속을 인식할 수 있다. HDD(8)에 대해서도 마찬가지로 접속을 인식할 수 있다.
또한, SSD(7)의 접속이 해제되었을 경우도 기본적으로 마찬가지이지만, 이 경우, 경로 전환부(32)가 SSD(7)의 접속 해제를 검출한다. 그리고, SSD(7)의 접속 해제가 있었던 것을 신호 통신부(35)에 통지한다. 이 통지를 받은 신호 통신부(35)는, SSD(7)의 접속 해제를 나타내는 해제 신호를 컨트롤러(2)측의 신호 통신부(23)에 송신한다. 이에 의해, 컨트롤러(2)는, SSD(7)의 접속 해제를 인식할 수 있다. HDD(8)에 대해서 마찬가지로 접속 해제를 인식할 수 있다.
상기한 바와 같이 하여, 컨트롤러(2)에서는, PCI-e 디바이스측 접속부(33), USB 3.0 디바이스측 접속부(34) 각각에 대하여 대응 디바이스가 접속되어 있는 지의 여부의 접속 상태를 인식할 수 있다. 그리고, 컨트롤러(2)의 신호 통신부(23)는, 본 발명의 전환 신호 출력부에 상당하고, PCI-e I/F(21)의 경로와 USB 3.0 I/F(22)의 경로를 전환하기 위한 전환 신호를 출력한다. PHY 버스 스위치(3)의 신호 통신부(35)는, 신호 통신부(23)로부터의 전환 신호를 수신하면, 수신한 전환 신호에 기초하여, 경로 전환부(32)에 커맨드 신호(High/Low)를 송출하고, 이 커맨드 신호를 받은 경로 전환부(32)가 PCI-e I/F(21)와 SSD(7)를 연결하는 경로와 USB 3.0 I/F(22)와 HDD(8)를 연결하는 경로를 전환한다.
구체적으로는, SSD(7) 혹은 HDD(8)에 데이터(차동 신호)를 송신하는 경우, 유저의 조작 등에 의해 데이터의 송신처가 되는 디바이스(SSD(7) 혹은 HDD(8))를 지정한다. 또한, SSD(7) 혹은 HDD(8)로부터 데이터를 수신할 경우, 마찬가지로 유저의 조작 등에 의해 데이터의 송신원이 되는 디바이스(SSD(7) 혹은 HDD(8))를 지정한다. 그리고, 컨트롤러(2)측의 신호 통신부(23)는, 상기에서 지정된 디바이스의 시리얼 통신 I/F에 따른 전환 신호를 PHY 버스 스위치(3)에 출력한다.
예를 들면, SSD(7)에 데이터를 송신하는 경우, 도 2에 예시하는 바와 같이, 컨트롤러(2)측의 신호 통신부(23)는, PCI-e 전환 신호를 PHY 버스 스위치(3)에 출력한다. PHY 버스 스위치(3)에서는, 신호 통신부(35)에서 이 PCI-e 전환 신호를 수신하고, 수신한 PCI-e 전환 신호에 따른 "High"를 경로 전환부(32)에 출력한다. 경로 전환부(32)는, 신호 통신부(35)로부터의 "High"에 따라, 컨트롤러측 접속부(31)와 PCI-e 디바이스측 접속부(33)가 접속되도록, PHY 버스 스위치(3)의 내부 배선을 전환하고, PCI-e I/F(21)와 SSD(7)와의 경로를 확립한다. 이에 의해, PCI-e 대응의 디바이스인 SSD(7)에 데이터를 송신할 수 있다.
또한, HDD(8)에 데이터를 송신하는 경우, 도 3에 예시하는 바와 같이, 컨트롤러(2)측의 신호 통신부(23)는, USB 3.0 전환 신호를 PHY 버스 스위치(3)에 출력한다. PHY 버스 스위치(3)에서는, 신호 통신부(35)에서 이 USB 3.0 전환 신호를 수신하고, 수신한 USB 3.0 전환 신호에 따른 "Low"를 경로 전환부(32)에 출력한다. 경로 전환부(32)는, 신호 통신부(35)로부터의 "Low"에 따라, 컨트롤러측 접속부(31)와 USB 3.0 디바이스측 접속부(34)가 접속되도록, PHY 버스 스위치(3)의 내부 배선을 전환하고, USB 3.0 I/F(22)와 HDD(8)와의 경로를 확립한다. 이에 의해, USB 3.0 대응의 디바이스인 HDD(8)에 데이터를 송신할 수 있다.
SSD(7) 혹은 HDD(8)로부터 데이터를 수신할 경우도 기본적으로 마찬가지지만, SSD(7)로부터 데이터를 수신할 경우, 도 2에 예시하는 바와 같이, 컨트롤러(2)측의 신호 통신부(23)는, PCI-e 전환 신호를 PHY 버스 스위치(3)에 출력한다. PHY 버스 스위치(3)에서는, 신호 통신부(35)에서 이 PCI-e 전환 신호를 수신하고, 수신한 PCI-e 전환 신호에 따른 "High"를 경로 전환부(32)에 출력한다. 경로 전환부(32)는, 신호 통신부(35)로부터의 "High"에 따라, 컨트롤러측 접속부(31)와 PCI-e 디바이스측 접속부(33)가 접속되도록, PHY 버스 스위치(3)의 내부 배선을 전환하여, PCI-e I/F(21)와 SSD(7)와의 경로를 확립한다. 이에 의해, PCI-e 대응의 디바이스인 SSD(7)로부터 데이터를 수신할 수 있다.
또한, HDD(8)로부터 데이터를 수신할 경우, 도 3에 예시하는 바와 같이, 컨트롤러(2)측의 신호 통신부(23)는, USB 3.0 전환 신호를 PHY 버스 스위치(3)에 출력한다. PHY 버스 스위치(3)에서는, 신호 통신부(35)에서 이 USB 3.0 전환 신호를 수신하고, 수신한 USB 3.0 전환 신호에 따른 "Low"를 경로 전환부(32)에 출력한다. 경로 전환부(32)는, 신호 통신부(35)로부터의 "Low"에 따라, 컨트롤러측 접속부(31)와 USB 3.0 디바이스측 접속부(34)가 접속되도록, PHY 버스 스위치(3)의 내부 배선을 전환하고, USB 3.0 I/F(22)와 HDD(8)와의 경로를 확립한다. 이에 의해, USB 3.0 대응의 디바이스인 HDD(8)로부터 데이터를 수신할 수 있다.
전술한 바와 같이, 컨트롤러(2)는, 유저에 의한 조작에 따라, 전환 신호를 PHY 버스 스위치(3)에 출력하고, 경로 전환부(32)의 경로를 전환할 수 있다. 컨트롤러(2)는, 도 1의 정보 처리 장치측의 CPU(5)와 접속되어 있기 때문에, 유저가 조작부(도시하지 않음)로부터 디바이스를 지정했을 때에, CPU(5)가 이것을 검지하고, CPU(5)가 컨트롤러(2)를 제어한다. 예를 들면, 유저에 의해 HDD(8)가 지정되었을 경우에는, CPU(5)는, HDD(8)에 대응하는 USB 3.0 전환 신호를 출력하도록 컨트롤러(2)에 지시한다.
여기서, 컨트롤러(2)가 SSD(7) 혹은 HDD(8)로부터 데이터를 수신할 경우, 데이터는 PCI-e I/F(21) 및 USB 3.0 I/F(22)의 양방에서 수신되지만, 수신한 데이터에 대응하는 시리얼 통신 I/F만이 데이터의 처리를 행하고, 대응하지 않고 있는 시리얼 통신 I/F는 데이터를 무시하도록 제어된다. 예를 들면, SSD(7)로부터 PCI-e의 데이터가 수신되었을 경우, PCI-e I/F(21)만이 데이터를 인식하여, 이후의 처리를 행하고, USB 3.0 I/F(22)에서는 데이터가 무시되기 때문에, 이후의 처리는 행해지지 않는다. 또한 반대로, 데이터가 HDD(8)로부터의 USB 3.0의 신호이면, USB 3.0 I/F(22)만이 데이터를 인식하여, 이후의 처리를 행하고, PCI-e I/F(21)에서는 데이터가 무시되기 때문에, 이후의 처리는 행해지지 않는다.
이상, 인터페이스 장치(1), 인터페이스 장치(1)를 구비한 정보 처리 장치의 실시 형태에 대해서 설명했지만, 인터페이스 장치(1)는 배선 기판 상에 실장할 수 있기 때문에, 본 발명은, 인터페이스 장치(1)가 실장된 배선 기판의 형태로 할 수도 있다. 구체적으로는, 인터페이스 장치(1)를 구성하는 컨트롤러(2) 및 PHY 버스 스위치(3)가 실장된 배선 기판의 형태로 할 수 있다.
이와 같이, 본 발명에 따르면, PCI-e I/F와 USB 3.0 I/F에서는, 임피던스의 제약 및 전기적 특성이 동등하기 때문에, 기판 배선을 공용화할 수 있다. 이에 의해, 용장 배선을 삭감할 수가 있어, 기판 면적을 작게 하는 것이 가능하게 된다. 또한, PCI-e I/F의 경로와 USB 3.0 I/F의 경로를 선택적으로 전환하기 위한 PHY 버스 스위치를 설치했기 때문에, 설계 변경 등에 대하여 유연하게 대응하는 것이 가능하게 된다.
이상, 본 발명에 의하면, PCI-e나 USB 3.0 등의 규격이 다른 2개의 시리얼 통신 인터페이스를 실장 할 때에, PCI-e의 배선과 USB 3.0의 배선을 공용화함과 함께, PCI-e와 USB 3.0를 선택적으로 전환하는 스위치부를 설치함으로써, 설계 변경 등에 대하여 유연한 대응을 가능하게 하고, 기판 면적을 작게 할 수 있다.

Claims (5)

  1. 제1 시리얼 통신 인터페이스와, 상기 제1 시리얼 통신 인터페이스와 특성 임피던스 및 전기적 특성이 동등한 제2 시리얼 통신 인터페이스와, 상기 제1 시리얼 통신 인터페이스 및 상기 제2 시리얼 통신 인터페이스가 설치된 컨트롤러를 구비한 인터페이스 장치로서,
    상기 제1 시리얼 통신 인터페이스와 상기 제2 시리얼 통신 인터페이스를 선택적으로 전환하는 스위치부를 구비하고, 상기 제1 시리얼 통신 인터페이스와 상기 스위치부를 접속하는 배선과, 상기 제2 시리얼 통신 인터페이스와 상기 스위치부를 접속하는 배선이 공용화되어 있고,
    상기 스위치부는, 상기 제1 시리얼 통신 인터페이스에 대응하는 제1 디바이스를 접속하기 위한 제1 디바이스측 접속부와, 상기 제2 시리얼 통신 인터페이스에 대응하는 제2 디바이스를 접속하기 위한 제2 디바이스측 접속부와, 상기 제1 시리얼 통신 인터페이스 및 상기 제2 시리얼 통신 인터페이스를 상기 공용화된 배선을 통하여 접속하는 컨트롤러측 접속부를 구비하고, 상기 제1 시리얼 통신 인터페이스로 전환하는 경우, 상기 제1 디바이스측 접속부와 상기 컨트롤러측 접속부를 접속하고, 상기 제2 시리얼 통신 인터페이스로 전환하는 경우, 상기 제2 디바이스측 접속부와 상기 컨트롤러측 접속부를 접속하며,
    상기 스위치부가 경로 전환부를 구비하고, 상기 경로 전환부는 상기 컨트롤러측 접속부와 상기 제1 디바이스측 접속부의 접속과, 상기 컨트롤러측 접속부와 상기 제2 디바이스측 접속부의 접속을 일정 간격으로 번갈아 반복하여, 상기 제1 디바이스측 접속부 및 상기 제2 디바이스측 접속부에 대하여 대응 디바이스가 접속되어 있는지 여부의 접속 상태를 인식하는 것을 특징으로 하는 인터페이스 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 컨트롤러는, 상기 제1 시리얼 통신 인터페이스와 상기 제2 시리얼 통신 인터페이스를 전환하기 위한 전환 신호를 출력하는 전환 신호 출력부를 구비하고, 상기 스위치부는, 상기 전환 신호 출력부로부터 출력된 전환 신호에 기초하여, 상기 제1 시리얼 통신 인터페이스와 상기 제2 시리얼 통신 인터페이스를 전환하는 것을 특징으로 하는 인터페이스 장치.
  4. 제1항에 있어서,
    상기 제1 시리얼 통신 인터페이스는, PCI-Express 방식의 인터페이스이고, 상기 제2 시리얼 통신 인터페이스는, USB 3.0 방식의 인터페이스인 것을 특징으로 하는 인터페이스 장치.
  5. 제1항에 기재된 인터페이스 장치가 실장된 배선 기판.
KR1020120035403A 2011-04-15 2012-04-05 인터페이스 장치 및 배선 기판 KR101346910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011090658A JP5346978B2 (ja) 2011-04-15 2011-04-15 インターフェイス装置、配線基板、及び情報処理装置
JPJP-P-2011-090658 2011-04-15

Publications (2)

Publication Number Publication Date
KR20120117645A KR20120117645A (ko) 2012-10-24
KR101346910B1 true KR101346910B1 (ko) 2014-01-02

Family

ID=46992535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035403A KR101346910B1 (ko) 2011-04-15 2012-04-05 인터페이스 장치 및 배선 기판

Country Status (5)

Country Link
US (1) US20120265918A1 (ko)
JP (1) JP5346978B2 (ko)
KR (1) KR101346910B1 (ko)
CN (1) CN102737002B (ko)
TW (1) TWI454961B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140201413A1 (en) * 2013-01-11 2014-07-17 Broadcom Corporation Method and Apparatus for Backplane Support of 100/1000 Ethernet
US9672183B2 (en) 2014-12-01 2017-06-06 Western Digital Technologies, Inc. Integration of downstream ports in a multiple interface device
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9602648B2 (en) 2015-04-30 2017-03-21 Keyssa Systems, Inc. Adapter devices for enhancing the functionality of other devices
WO2018140045A1 (en) 2017-01-28 2018-08-02 Hewlett-Packard Development Company, L.P. Adaptable connector with external i/o port
CN107124819A (zh) * 2017-06-08 2017-09-01 郑州云海信息技术有限公司 一种实现不同阻抗信号线走线共用的方法及pcb板
JP2019096007A (ja) * 2017-11-21 2019-06-20 富士ゼロックス株式会社 電子装置及び画像形成システム
EP3842951B1 (en) * 2018-09-28 2023-04-05 Panasonic Intellectual Property Management Co., Ltd. Communication device and communication method
US10789188B1 (en) * 2019-02-08 2020-09-29 Facebook, Inc. Systems and methods for providing semi-custom printed circuit boards based on standard interconnections
CN113552818B (zh) * 2020-04-24 2024-03-22 京东方科技集团股份有限公司 通信模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298689A (ja) * 1995-04-27 1996-11-12 Omron Corp 通信処理装置、及びこれを有するプログラマブルコントローラ
JP2000148316A (ja) * 1998-11-06 2000-05-26 Matsushita Electric Ind Co Ltd 携帯端末装置、携帯端末装置のインタフェース切替方法および記録媒体
JP2001307025A (ja) * 2000-04-21 2001-11-02 Toshiba Corp Ｉ／ｏ装置および電子機器
KR20090028469A (ko) * 2007-09-14 2009-03-18 소니 가부시끼 가이샤 카드형 주변 장치

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564740Y2 (ja) * 1991-06-26 1998-03-09 日本電気株式会社 端末アダプタ
US5761209A (en) * 1996-03-15 1998-06-02 Nec Corporation Method of transmitting digital signals, transmitter and receiver used therefor
JP3489503B2 (ja) * 1998-09-01 2004-01-19 ヤマハ株式会社 音信号分析装置、音信号分析方法及び記憶媒体
US7007099B1 (en) * 1999-05-03 2006-02-28 Lucent Technologies Inc. High speed multi-port serial-to-PCI bus interface
JP3718768B2 (ja) * 2001-10-17 2005-11-24 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ
US7953074B2 (en) * 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
US6854984B1 (en) * 2003-09-11 2005-02-15 Super Talent Electronics, Inc. Slim USB connector with spring-engaging depressions, stabilizing dividers and wider end rails for flash-memory drive
US7047350B2 (en) * 2003-10-10 2006-05-16 Freescale Semiconductor, Inc. Data processing system having a serial data controller
US20050138288A1 (en) * 2003-12-23 2005-06-23 Horng-Yee Chou Dual mode USB and PCI express device
TWM249116U (en) * 2004-01-08 2004-11-01 Uis Abler Electronics Co Ltd Switching device for RS-232 serial port and USB serial port
US7069369B2 (en) * 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
JP2005346582A (ja) * 2004-06-04 2005-12-15 Canon Inc システムｌｓｉ及び画像処理装置
JP2007018085A (ja) * 2005-07-05 2007-01-25 Tamagawa Seiki Co Ltd トラックボール装置
US7571271B2 (en) * 2005-09-28 2009-08-04 Ati Technologies Ulc Lane merging
US8189573B2 (en) * 2005-12-22 2012-05-29 Intel Corporation Method and apparatus for configuring at least one port in a switch to be an upstream port or a downstream port
US20080065805A1 (en) * 2006-09-11 2008-03-13 Cameo Communications, Inc. PCI-Express multimode expansion card and communication device having the same
CN101287333A (zh) * 2007-04-13 2008-10-15 鸿富锦精密工业（深圳）有限公司 芯片共用电路及共用电路布线方法
CN101335736B (zh) * 2007-06-28 2011-05-25 联想(北京)有限公司 高速外设互联接口
US8582448B2 (en) * 2007-10-22 2013-11-12 Dell Products L.P. Method and apparatus for power throttling of highspeed multi-lane serial links
JP4399001B2 (ja) * 2007-10-26 2010-01-13 古河電気工業株式会社 加入者宅側光回線終端装置及び光伝送システム
TW200931422A (en) * 2008-01-04 2009-07-16 Afa Technologies Inc A high-speed flash memory storage device
TW200945043A (en) * 2008-04-28 2009-11-01 Alcor Micro Corp Bridge device for transmitting data, its control chip and method thereof
JP2010039767A (ja) * 2008-08-05 2010-02-18 Canon Inc 組込みシステム
TW201020794A (en) * 2008-11-20 2010-06-01 Via Tech Inc Computer interface kit and computer interface device thereof
TW201027351A (en) * 2009-01-08 2010-07-16 Innostor Technology Corp Signal converter of all-in-one USB connector
CN101782879B (zh) * 2009-01-16 2013-06-26 银灿科技股份有限公司 多合一序列总线连接器的信号转换装置
US8468417B2 (en) * 2009-02-18 2013-06-18 Micron Technology, Inc. Data integrity in memory controllers and methods
US7996596B2 (en) * 2009-07-17 2011-08-09 Dell Products, Lp Multiple minicard interface system and method thereof
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
TWM375925U (en) * 2009-11-13 2010-03-11 Star Laser Fabrication Co Ltd G Externally connecting system containing USB 3.0 and PCI-E interfaces
US8086765B2 (en) * 2010-04-29 2011-12-27 Hewlett-Packard Development Company, L.P. Direct I/O device access by a virtual machine with memory managed using memory disaggregation
US8548011B2 (en) * 2010-12-02 2013-10-01 Plx Technology, Inc. Dynamic host clock compensation
US8645746B2 (en) * 2010-12-03 2014-02-04 International Business Machines Corporation Cable redundancy and failover for multi-lane PCI express IO interconnections
US8706944B2 (en) * 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
EP2666091A2 (en) * 2011-01-18 2013-11-27 LSI Corporation Higher-level redundancy information computation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298689A (ja) * 1995-04-27 1996-11-12 Omron Corp 通信処理装置、及びこれを有するプログラマブルコントローラ
JP2000148316A (ja) * 1998-11-06 2000-05-26 Matsushita Electric Ind Co Ltd 携帯端末装置、携帯端末装置のインタフェース切替方法および記録媒体
JP2001307025A (ja) * 2000-04-21 2001-11-02 Toshiba Corp Ｉ／ｏ装置および電子機器
KR20090028469A (ko) * 2007-09-14 2009-03-18 소니 가부시끼 가이샤 카드형 주변 장치

Also Published As

Publication number Publication date
JP5346978B2 (ja) 2013-11-20
TW201248451A (en) 2012-12-01
TWI454961B (zh) 2014-10-01
JP2012226407A (ja) 2012-11-15
KR20120117645A (ko) 2012-10-24
CN102737002B (zh) 2015-04-08
US20120265918A1 (en) 2012-10-18
CN102737002A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
KR101346910B1 (ko) 인터페이스 장치 및 배선 기판
KR101347016B1 (ko) 인터페이스 장치 및 배선 기판
US10417166B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
JP6407934B2 (ja) 非対称ユニバーサルシリアルバス通信
WO2015179283A1 (en) Switchless usb c-connector hub
CA2692395A1 (en) Unidirectional usb port
JP2014523556A (ja) Ｕｓｂ２．０高速モードを有するｕｓｂアイソレータ集積回路および自動速度検出
WO2012087956A2 (en) Differential signal crosstalk reduction
CN104133799A (zh) 一种多网卡ncsi管理系统
WO2013048508A1 (en) Bandwidth configurable io connector
JP2013161477A (ja) 拡張コネクタを備えたマザーボード
US10275387B2 (en) Method and associated interface circuit for mitigating interference due to signaling of a bus
US8995147B2 (en) Connection assembly and electronic device
US20130073774A1 (en) Electric device with multiple data connection ports
US9021173B2 (en) High speed differential wiring strategy for serially attached SCSI systems
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
US20150186321A1 (en) Interface device
US9037769B1 (en) SAS expander with multimode phys
TW201516695A (zh) 硬碟擴展裝置
TWI697782B (zh) 基板管理控制器切換共享網路通訊協定的方法
TWI475392B (zh) 雙模式電子裝置、電子系統以及主控端判斷方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 4