KR101319323B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101319323B1
KR101319323B1 KR1020060137644A KR20060137644A KR101319323B1 KR 101319323 B1 KR101319323 B1 KR 101319323B1 KR 1020060137644 A KR1020060137644 A KR 1020060137644A KR 20060137644 A KR20060137644 A KR 20060137644A KR 101319323 B1 KR101319323 B1 KR 101319323B1
Authority
KR
South Korea
Prior art keywords
gate
gate line
gate lines
pixel cell
lines
Prior art date
Application number
KR1020060137644A
Other languages
English (en)
Other versions
KR20080062184A (ko
Inventor
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060137644A priority Critical patent/KR101319323B1/ko
Publication of KR20080062184A publication Critical patent/KR20080062184A/ko
Application granted granted Critical
Publication of KR101319323B1 publication Critical patent/KR101319323B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines

Abstract

본 발명은 비용을 줄일 수 있고 화소셀간의 휘도차를 방지하여 화상의 품질을 향상시킬 수 있는 액정표시장치에 관한 것으로. 데이터 라인을 따라 일방향으로 배열된 다수의 단위 화소들; 상기 각 단위 화소내에 포함되며, 상기 데이터 라인에 공통으로 접속된 적색 화소셀, 녹색 화소셀, 및 청색 화소셀; 상기 적색 화소셀, 녹색 화소셀, 및 청색 화소셀에 개별적으로 각각 접속된 다수의 게이트 라인들; 상기 게이트 라인들의 일측에 구비되어, 상기 게이트 라인들 중 일부의 게이트 라인들을 구동하는 제 1 게이트 구동부; 상기 게이트 라인들의 타측에 구비되어, 상기 일부를 제외한 나머지 게이트 라인들을 구동하는 제 2 게이트 구동부를 포함하며; 그리고, 동일한 색상을 표현하기 위한 적어도 한 종류의 화소셀들이 접속된 게이트 라인들이, 동일한 게이트 구동부에 의해 구동됨을 그 특징으로 한다.
액정표시장치, 화소셀, 휘도차, 게이트 구동부, 데이터 구동부

Description

액정표시장치{A liquid crystal display device}
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면
도 2는 도 1의 게이트 라인들에 공급되는 스캔펄스의 타이밍도를 나타낸 도면
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면
도 4는 본 발명이 제 3 실시예에 따른 액정표시장치를 나타낸 도면
도 5는 본 발명의 제 4 실시예에 따른 액정표시장치를 나타낸 도면
도 6은 도 5의 제 1 및 제 2 게이트 구동부에 구비된 제 1 및 제 2 쉬프트 레지스터를 나타낸 도면
도 7은 본 발명의 제 5 실시예에 따른 액정표시장치를 나타낸 도면
도 8은 본 발명의 제 6 실시예에 따른 액정표시장치를 나타낸 도면
도 9는 본 발명의 제 7 실시예에 따른 액정표시장치를 나타낸 도면
도 10은 본 발명의 제 8 실시예에 따른 액정표시장치를 나타낸 도면
도 11은 본 발명의 제 9 실시예에 따른 액정표시장치를 나타낸 도면
도 12는 본 발명의 제 10 실시예에 따른 액정표시장치를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
DD : 데이터 구동부 GD : 게이트 구동부
DL : 데이터 라인 GL : 게이트 라인
PXL : 단위 화소 R : 적색 화소셀
G : 녹색 화소셀 B : 청색 화소셀
200 : 액정패널
본 발명은 액정표시장치에 관한 것으로, 특히 비용을 줄일 수 있고 화소셀간의 휘도차를 방지하여 화상의 품질을 향상시킬 수 있는 액정표시장치에 대한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 화소셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
이러한 액정표시장치는 서로 교차하도록 배열된 다수의 게이트 라인들과 다수의 데이터 라인들을 포함한다.
일반적으로, 종래의 액정표시장치는 가로형으로 배열된 적색, 녹색, 및 청색 화소셀들을 갖는다.
각 색상의 화소셀은 서로 다른 데이터 라인에 개별적으로 접속된다.
예를 들어, 상기 적색 화소셀들은 제 1 데이터 라인에 공통으로 접속되며, 상기 녹색 화소셀은 제 2 데이터 라인에 공통으로 접속되며, 그리고 상기 청색 화소셀은 제 3 데이터 라인에 공통으로 접속된다.
그리고, 상기 적색, 녹색, 및 청색 화소셀들은 하나의 게이트 라인에 공통으로 접속된다.
이와 같이 종래의 액정표시장치는 상기 각 색상 화소셀별로 데이터 라인이 구비되어야 하기 때문에, 상기 데이터 라인의 수는 상기 게이트 라인의 수에 비하여 훨씬 많을 수 밖에 없다.
상기 데이터 라인들은 데이터 구동부에 구비된 다수의 데이터 드라이브 IC(Intergrated Circuit)에 의해 구동되며, 상기 게이트 라인들은 게이트 구동부에 구비된 다수의 게이트 드라이브 IC에 의해 구동된다.
상기 데이터 드라이브 IC의 수는 상기 데이터 라인의 수에 비례하여 증가하며, 상기 게이트 드라이브 IC의 수는 상기 게이트 라인의 수에 비례하여 증가한다.
일반적으로, 상기 데이터 드라이브 IC의 가격은 상기 게이트 드라이브 IC의 가격에 비하여 더 높다. 이에 따라, 상기 데이터 라인 수의 증가는 곧 액정표시장치의 가격을 높이는 요소로 작용한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 액정표시장치의 적색, 녹색, 및 청색 화소셀을 세로로 배열하여 게이트 라인의 수를 증가시키는 대신에 상대적으로 데이터 라인의 수를 줄임으로써 데이터 드라이브 IC의 수를 감소시킬 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 데이터 라인을 따라 일방향으로 배열된 다수의 단위 화소들; 상기 각 단위 화소내에 포함되며, 상기 데이터 라인에 공통으로 접속된 적색 화소셀, 녹색 화소셀, 및 청색 화소셀; 상기 적색 화소셀, 녹색 화소셀, 및 청색 화소셀에 개별적으로 각각 접속된 다수의 게이트 라인들; 상기 게이트 라인들의 일측에 구비되어, 상기 게이트 라인들 중 일부의 게이트 라인들을 구동하는 제 1 게이트 구동부; 상기 게이트 라인들의 타측에 구비되어, 상기 일부를 제외한 나머지 게이트 라인들을 구동하는 제 2 게이트 구동부를 포함하며; 그리고, 동일한 색상을 표현하기 위한 적어도 한 종류의 화소셀들이 접속된 게이트 라인들이, 동일한 게이트 구동부에 의해 구동됨을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면이고, 도 2는 도 1의 게이트 라인들에 공급되는 스캔펄스의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 1에 도시된 바와 같이, 화상을 표시하기 위한 다수의 단위 화소(PXL)가 형성된 액정패널(200)과, 상기 액정패널(200)을 구동하기 위한 제 1 게이트 구동부(GD1), 제 2 게이트 구동부(GD2), 및 데이터 구동부(DD)를 갖는다.
상기 액정패널(200)에는 서로 교차하는 다수의 게이트 라인들(GL1 내지 GLn)과 다수의 데이터 라인들(DL1 내지 DLm)이 형성되어 있다.
상기 각 데이터 라인(DL1 내지 DLm)의 우측에는 상기 데이터 라인(DL1 내지 DLm)의 길이 방향을 따라 다수의 단위 화소(PXL)들이 배열된다. 상기 데이터 라인의 길이 방향을 따라 배열된 단위 화소(PXL)들은 이들의 좌측에 위치한 데이터 라인에 공통으로 접속된다.
상기 각 단위 화소(PXL)는 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)을 포함한다.
상기 적색 화소셀(R)은 적색에 해당하는 데이터 신호를 공급받아 적색에 해당하는 화상을 표시하는 화소셀을 의미하며, 상기 녹색 화소셀(G)은 녹색에 해당하는 데이터 신호를 공급받아 녹색에 해당하는 화상을 표시하는 화소셀을 의미하며, 그리고 상기 청색 화소셀(B)은 청색에 해당하는 데이터 신호를 공급받아 청색에 해당하는 화상을 표시하는 화소셀을 의미한다.
도면에 도시하지 않았지만, 각 화소셀(R, G, B)은 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스(Vout1 내지 Voutn)에 응답하여 데이터 라인으로부터의 데이터 신호를 스위칭하는 박막트랜지스터와, 상기 박막트랜지스터로부터의 데이터 신호를 공급받는 화소전극과, 상기 화소전극과 대향하여 위치한 공통전극과, 상기 화소전극과 공통전극 사이에 위치하여 상기 두 전극 사이에서 발생되는 전계에 따라 광 투과량을 조절하는 액정층을 포함한다.
하나의 단위 화소(PXL)에 포함된 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)은 하나의 데이터 라인에 공통으로 접속됨과 아울러, 서로 다른 게이트 라인에 개별적으로 접속된다. 이때, 서로 다른 데이터 라인에 접속되며, 동일한 수평라인상에 형성된 화소셀들은 서로 동일한 게이트 라인에 공통으로 접속된다.
이와 같이 본 발명에서는 하나의 데이터 라인에 적색, 녹색, 및 청색 화소셀(R, G, B)이 공통으로 접속되고, 세 개의 게이트 라인에 개별적으로 적색, 녹색, 및 청색 화소셀(R, G, B)이 접속됨에 따라 종래에 비하여 게이트 라인의 수가 증가하는 대신에 데이터 라인의 수를 감소시킬 수 있다.
각 단위 화소(PXL)내의 화소셀들(R, G, B)은 상기 데이터 라인의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다. 이 데이터 라인들(DL1 내지 DLm)의 상측 끝단은 데이터 구동부(DD)에 접속되어 있는데, 하나의 단위 화소(PXL)내에서 적색 화소셀(R)이 상기 데이터 라인의 상측 끝단에 가장 근접하여 위치하고 있으며, 청색 화소셀(B)이 상기 데이터 라인의 상측 끝단으로부터 가장 멀리 떨어져 있다.
제 1 및 제 2 게이트 구동부(GD1, GD2)는 상기 게이트 라인들(GL1 내지 GLn)에, 도 2에 도시된 바와 같은 스캔펄스(Vout1 내지 Voutn)를 공급함으로써, 상기 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동한다. 즉, 상기 제 1 및 제 2 게이트 구동부(GD1, GD2)는 한 기간에 한 게이트 라인씩 차례로 구동한다.
상기 제 1 게이트 구동부(GD1)는 상기 게이트 라인들(GL1 내지 GLn)의 일측에 구비되어 있다. 이 제 1 게이트 구동부(GD1)는 상기 게이트 라인들(GL1 내지 GLn) 중 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)의 일측 끝단에 접속되어, 상기 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 차례로 스캔펄스(Vout1, Vout3, ..., Voutn-1)를 공급한다.
상기 제 2 게이트 구동부(GD2)는 상기 게이트 라인들(GL1 내지 GLn)의 타측에 구비되어 있다. 이 제 2 게이트 구동부(GD2)는 상기 게이트 라인들(GL1 내지 GLn) 중 우수번째 게이트 라인들(GL2, GL4, ..., GLn)의 타측 끝단에 접속되어, 상기 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 스캔펄스(Vout2, Vout4, ..., Voutn)를 차례로 공급한다.
이에 따라, 상기 기수번째 게이트 라인(GL1, GL3, ..., GLn-1)과 우수번째 게이트 라인(GL2, GL4, ..., GLn)은 매 기간마다 교번하여 구동된다. 예를 들어, 기수번째 게이트 라인이 먼저 구동되고, 이후 우수번째 게이트 라인이 구동되고, 다시 기수번째 게이트 라인이 구동된다.
한편, 이와 같이 구성된 본 발명의 제 1 실시예에 따른 액정표시장치는 다음과 같은 문제점을 갖는다.
상기 제 1 게이트 구동부와 제 2 게이트 구동부(GD1, GD2)는 그 출력 특성이 완전히 동일할 수 없기 때문에, 상기 제 1 게이트 구동부(GD1)로부터 출력되는 스캔펄스(Vout1, Vout3, ..., Voutn-1)와, 제 2 게이트 구동부(GD2)로부터 출력되는 스캔펄스(Vout2, Vout4, ..., Voutn)간의 크기가 약간씩 달라질 수 있다.
이에 따라, 상기 제 1 게이트 구동부(GD1)에 의해 구동되는 기수번째 게이트 라인(GL1, GL3, ..., GLn-1)에 접속된 화소셀들과, 상기 제 2 게이트 구동부(GD2)에 의해 구동되는 우수번째 게이트 라인(GL2, GL4, ..., GLn)에 접속된 화소셀들간 에 휘도차이가 발생할 수 있으며, 이에 따라 화질이 저하되는 문제점이 발생할 수 있다.
특히, 도 1에 도시된 바와 같이, 적색, 녹색, 및 청색 화소셀(R, G, B)은 모두 다른 게이트 구동부에 의해 구동되므로, 상술한 문제점을 더욱 클 수 밖에 없다.
즉, 제 1 게이트 라인(GL1)에 접속된 적색 화소셀(R)들은 제 1 게이트 구동부(GD1)에 의해 구동되며, 제 4 게이트 라인(GL4)에 접속된 적색 화소셀(R)들은 제 2 게이트 구동부(GD2)에 의해 구동된다. 다시말하면, 적색 화소셀(R)들이 한 종류의 게이트 구동부에 의해 구동되지 않고, 제 1 게이트 구동부(GD1)와 제 2 게이트 구동부(GD2)에 의해 교번적으로 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간에 휘도 차이가 발생할 수 있다.
이와 마찬가지로, 각 게이트 라인별로 녹색 화소셀(G)들이 서로 다른 게이트 구동부에 의해 교번적으로 구동되므로, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간에 휘도 차이가 발생할 수 있다.
또한, 각 게이트 라인별로 청색 화소셀(B)들이 서로 다른 게이트 구동부에 의해 교번적으로 구동되므로, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에 휘도 차이가 발생할 수 있다.
이와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치에서는 각 색상별 모든 화소셀들이 서로 다른 게이트 구동부에 의해 구동되므로, 화질저하 문제가 심해진다.
이하, 상술한 문제점을 해결할 수 있는 본 발명의 제 2 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
이와 같은 문제점은 동일한 색상을 표현하기 위한 적어도 한 종류의 화소셀들이 접속된 게이트 라인들이, 동일한 게이트 구동부에 의해 구동되도록 각 단위 화소(PXL)내의 적색, 녹색, 및 청색 화소셀(R, G, B)의 배열 순서를 변경하거나 또는 상기 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 위치를 조절함으로써 해결할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 서로 인접한 단위 화소(PXL)내의 화소셀들의 배열이 서로 다르다는 특징을 갖는다.
예를 들어, 제 1 데이터 라인(DL1)에 접속된 제 1 단위 화소(PXL)에 포함된 화소셀들의 배열 순서와, 상기 제 1 데이터 라인(DL1)에 접속됨과 아울러 상기 제 1 단위 화소(PXL)에 인접한 제 2 단위 화소(PXL)에 포함된 화소셀들의 배열 순서를 살펴보면 다음과 같다.
상기 제 1 단위 화소(PXL)내의 화소셀들은 상기 제 1 데이터 라인(DL1)의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다. 이에 대하여, 상기 제 2 단위 화소(PXL)내의 화소셀들은 상기 제 1 데이터 라인(DL1)의 상측에서 하측 방향을 따라 청색 화소셀(B), 녹색 화소셀(G), 및 적색 화소셀(R) 순서로 배열되어 있다.
이와 같은 본 발명의 제 2 실시예에 의한 배열순서에 따라, 각 단위 화 소(PXL)내의 각 녹색 화소셀(G)은 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 속한 게이트 라인들에 접속되게 된다.
즉, 각 단위 화소(PXL)내의 녹색 화소셀(G)은 6k+2 번째 게이트 라인(k는 0을 포함한 자연수)과, 6k+6 번째 게이트 라인에 접속된다.
상기 6k+2 번째 게이트 라인 및 6k+6 번째 게이트 라인들은 모두 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 포함되는 게이트 라인들로서, 이 우수번째 게이트 라인들(GL2, GL4, ..., GLn)은 제 2 게이트 구동부(GD2)에 의해 구동된다. 다시말하면, 모든 녹색 화소셀(G)들은 제 2 게이트 구동부(GD2)에 의해서만 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차를 방지할 수 있다.
또한, 상술한 제 2 실시예에 의한 배열 순서에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인들에 접속된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인과, 6k+5 번째 게이트 라인에 접속된다.
상기 6k+1 번째 게이트 라인 및 6k+5 번째 게이트 라인들은 모두 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 포함되는 게이트 라인들로서, 이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)은 제 1 게이트 구동부(GD1)에 의해 구동된다. 다시말하면, 모든 적색 화소셀(R)들은 제 1 게이트 구동부(GD1)에 의해서만 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차 를 방지할 수 있다.
또한, 상술한 제 2 실시예에 의한 배열 순서에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인들과, 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 속한 게이트 라인들에 접속된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인과, 6k+4 번째 게이트 라인에 접속된다.
상기 6k+3 번째 게이트 라인들은 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인들로서, 이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)은 제 1 게이트 구동부(GD1)에 의해 구동된다. 그리고, 상기 6k+4 번째 게이트 라인들은 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 포함되는 게이트 라인들로서, 이 우수번째 게이트 라인들(GL2, GL4, ..., GLn)은 제 2 게이트 구동부(GD2)에 의해 구동된다. 다시말하면, 모든 청색 화소셀(B)들은 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 적색 화소셀(R)들의 휘도차가 방지되므로, 본 발명의 제 2 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다. 특히, 녹색은, 적색 및 청색에 비하여 높은 시감도를 갖기 때문에 이 녹색에 대한 화상을 표시하는 녹색 화소셀(G)들간의 휘도차를 줄이는 것이 화질을 향상시키기 위한 가장 중요한 부분이다. 본 발명의 모든 실시예에서는 특히 녹색 화소셀(G)들을 항상 동일한 게이트 구동부로 구동함으로써 상술한 화질 저하 현상을 방지하고 있으며, 부수적으로 나머지 적색 및 녹색 화소셀(G)들을 동일한 게이트 구동부로 구동함으로써 더 우수한 화질 향상 효과를 꾀하고 있다.
이하, 본 발명의 제 3 실시예에 따른 액정표시장치를 설명하면 다음과 같다.
도 4는 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 3 실시예에 따른 액정표시장치는, 도 4에 도시된 바와 같이, 서로 인접한 단위 화소(PXL)내의 화소셀들의 배열이 서로 다르다는 특징을 갖는다.
예를 들어, 제 1 데이터 라인(DL1)에 접속된 제 1 단위 화소(PXL)에 포함된 화소셀들의 배열 순서와, 상기 제 1 데이터 라인(DL1)에 접속됨과 아울러 상기 제 1 단위 화소(PXL)에 인접한 제 2 단위 화소(PXL)에 포함된 화소셀들의 배열 순서를 살펴보면 다음과 같다.
상기 제 1 단위 화소(PXL)내의 화소셀들은 상기 제 1 데이터 라인(DL1)의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다. 이에 대하여, 상기 제 2 단위 화소(PXL)내의 화소셀들은 상기 제 1 데이터 라인(DL1)의 상측에서 하측 방향을 따라 적색 화소셀(R), 청색 화소셀(B), 및 녹색 화소셀(G) 순서로 배열되어 있다.
이와 같은 본 발명의 제 3 실시예에 의한 배열순서에 따라, 각 단위 화소(PXL)내의 각 녹색 화소셀(G)은 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 속한 게이트 라인들에 접속되게 된다.
즉, 각 단위 화소(PXL)내의 녹색 화소셀(G)은 6k+2 번째 게이트 라인(k는 0 을 포함한 자연수)과, 6k+6 번째 게이트 라인에 접속된다.
상기 6k+2 번째 게이트 라인 및 6k+6 번째 게이트 라인들은 모두 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 포함되는 게이트 라인들로서, 이 우수번째 게이트 라인들(GL2, GL4, ..., GLn)은 제 2 게이트 구동부(GD2)에 의해 구동된다. 다시말하면, 모든 녹색 화소셀(G)들은 제 2 게이트 구동부(GD2)에 의해서만 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차를 방지할 수 있다.
또한, 상술한 제 3 실시예에 의한 배열 순서에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인에 접속된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인과, 6k+5 번째 게이트 라인에 접속된다.
상기 6k+3 번째 게이트 라인 및 6k+5 번째 게이트 라인들은 모두 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인들로서, 이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)은 제 1 게이트 구동부(GD1)에 의해 구동된다. 다시말하면, 모든 청색 화소셀(B)들은 제 1 게이트 구동부(GD1)에 의해서만 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간의 휘도차를 방지할 수 있다.
또한, 상술한 제 3 실시예에 의한 배열 순서에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인들과, 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 속한 게이트 라인들에 접속된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인들과, 6k+4 번째 게이트 라인들에 접속된다.
상기 6k+1 번째 게이트 라인들은 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 속한 게이트 라인들로서, 이 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)은 제 1 게이트 구동부(GD1)에 의해 구동된다. 그리고, 상기 6k+4 번째 게이트 라인들은 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 속한 게이트 라인들로서, 이 우수번째 게이트 라인들(GL2, GL4, ..., GLn)은 제 2 게이트 구동부(GD2)에 의해 구동된다. 다시말하면, 모든 적색 화소셀(R)들은 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 청색 화소셀(B)들의 휘도차가 방지되므로, 본 발명의 제 3 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다.
이하, 본 발명의 제 4 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 제 4 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 4 실시예에 따른 액정표시장치는, 도 5에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+2 번째 게이트 라인, 6k+3 번째 게이트 라인, 6k+5 번째 게이트 라인을 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+1 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동한다.
상술한 제 4 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 4 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들 및 6k+4 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 4 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동되고, 6k+6 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 적색 화소셀(R)들의 휘도차가 방지되므로, 본 발명의 제 4 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다.
한편, 이러한 출력 발생을 위해 상기 제 1 및 제 2 게이트 구동부(GD1, GD2)는 다음과 같은 구성을 가질 수 있다.
도 6은 도 5의 제 1 및 제 2 게이트 구동부에 구비된 제 1 및 제 2 쉬프트 레지스터를 나타낸 도면이다.
도 6에 도시된 바와 같이, 제 1 게이트 구동부(GD1)는 제 1 쉬프트 레지스터(SR1)를 포함하며, 제 2 게이트 구동부(GD2)는 제 2 쉬프트 레지스터(SR2)를 포함한다.
상기 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)는 다수의 스테이지들을 갖는다.
즉, 제 1 쉬프트 레지스터는, 제 2, 제 3, 제 5 스테이지 등(ST2, ST3, ST5,...)을 구비하며, 제 2 쉬프트 레지스터(SR2)는, 제 1, 제 4, 및 제 6 스테이지 등(ST1, ST4, ST6)을 구비한다.
각 스테이지(ST1 내지 STn)는 번호순대로 차례로 스캔펄스(Vout1 내지 Voutn)를 출력한다.
즉, 먼저, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(Vout3)를 출력하고, ...., 마지막으로 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한다.
제 1 쉬프트 레지스터(SR1)의 스테이지들(ST2, ST3, ST5, ...)은 제 2, 제 3, 및 제 5 클럭펄스들(CLK2, CLK3, CLK5) 중 하나를 공급받아 이를 스캔펄스로서 출력한다. 그리고, 제 2 쉬프트 레지스터(SR2)는 제 1, 제 4, 및 제 6 클럭펄스들(CLK1, CLK4, CLK6) 중 하나를 공급받아 이를 스캔펄스로서 출력한다.
제 1 쉬프트 레지스터(SR1)에 구비된 스테이지들(ST2, ST3, ST5, ...)은 전단 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다. 그리고, 제 2 쉬프트 레지스터(SR2)에 구비된 스테이지들(ST1, ST4, ST6, ...)은 전단 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
한편, 제 1 쉬프트 레지스터(SR1)의 가장 상측에 위치한 제 2 스테이지(ST2)와, 상기 제 2 쉬프트 레지스터(SR2)의 가장 상측에 위치한 제 1 스테이지(ST1)는 각각 스타트 펄스(Vst)에 응답하여 인에이블된다.
상기 제 1 내지 제 6 클럭펄스(CLK1 내지 CLK6)는 서로 위상차를 갖고 출력된다. 즉, 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 3 클럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 5 클럭펄스(CLK5)는 상기 제 4 클럭펄스(CLK4)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 6 클럭펄스(CLK6)는 상기 제 5 클럭펄스(CLK5)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 1 클럭펄스(CLK1)는 상기 제 6 클럭펄스(CLK6)보다 한 펄스폭만큼 위상지연되어 출력된다.
이하, 본 발명의 제 5 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 7은 본 발명의 제 5 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 5 실시예에 따른 액정표시장치는, 도 7에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+2 번째 게이트 라인 및 6k+5 번째 게이트 라인을 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+1 번째 게이트 라인, 6k+3 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동한다.
상술한 제 5 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 5 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들 및 6k+4 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 5 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들 및 6k+6 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간의 휘도차가 방지된다.
이와 같이, 본 발명의 제 5 실시예에 따른 액정표시장치는 적색, 녹색, 및 청색 화소셀(R, G, B) 모두의 휘도차를 방지할 수 있다.
이하, 본 발명의 제 6 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 8은 본 발명의 제 6 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 6 실시예에 따른 액정표시장치는, 도 8에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+1 번째 게이트 라인, 6k+2 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+5 번째 게이트 라인 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+3 번째 게이트 라인 및 6k+6 번째 게이트 라인을 구동한다.
상술한 제 6 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 6 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들 및 6k+4 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 6 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들 및 6k+6 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간의 휘도차가 방지된다.
이와 같이, 본 발명의 제 6 실시예에 따른 액정표시장치는 적색, 녹색, 및 청색 화소셀(R, G, B) 모두의 휘도차를 방지할 수 있다.
도 9는 본 발명의 제 7 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 7 실시예에 따른 액정표시장치는, 도 9에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+2 번째 게이트 라인, 6k+3 번째 게이트 라인, 및 6k+5 번째 게이트 라인 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+1 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동한다.
상술한 제 7 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 7 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들 및 6k+4 번째 게이트 라인들 은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 7 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동되고, 6k+6 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 적색 화소셀(R)들의 휘도차가 방지되므로, 본 발명의 제 7 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다.
도 10은 본 발명의 제 8 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 8 실시예에 따른 액정표시장치는 상술한 제 1 실시예의 액정표시장치와 거의 동일한 구성을 가지며, 도 10에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 청색 화소셀(B), 녹색 화소셀(G), 및 적색 화소셀(R) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+2 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+5 번째 게이트 라인 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+1 번째 게이트 라인, 6k+3 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동한다.
상술한 제 8 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 8 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들 및 6k+6 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 8 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동되고, 6k+4 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 적색 화소셀(R)들의 휘도차가 방지되므로, 본 발명의 제 8 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다.
도 11은 본 발명의 제 9 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 9 실시예에 따른 액정표시장치는 상술한 제 1 실시예의 액정표시장치와 거의 동일한 구성을 가지며, 도 11에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 청색 화소셀(B), 녹색 화소셀(G), 및 적색 화소셀(R) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+1 번째 게이트 라인, 6k+2 번째 게이트 라인, 및 6k+5 번째 게이트 라인 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+3 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동한다.
상술한 제 9 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 9 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들 및 6k+6 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 9 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동되고, 6k+4 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 적색 화소셀(R)들의 휘도차가 방지되므로, 본 발명의 제 9 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다.
도 12는 본 발명의 제 10 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 10 실시예에 따른 액정표시장치는 상술한 제 1 실시예의 액정표시장치와 거의 동일한 구성을 가지며, 도 12에 도시된 바와 같이, 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력이 불규칙하다는 특징을 갖는다.
각 단위 화소(PXL)내의 화소셀들은 모두 동일한 순서로 배열되어 있다.
즉, 각 단위 화소(PXL)내의 화소셀들은 데이터 라인의 상측에서 하측 방향을 따라 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 배열되어 있다.
상기 제 1 게이트 구동부(GD1)는 6k+2 번째 게이트 라인, 6k+5 번째 게이트 라인, 및 6k+6 번째 게이트 라인 구동하며; 상기 제 2 게이트 구동부(GD2)는 6k+1 번째 게이트 라인, 6k+3 번째 게이트 라인, 및 6k+4 번째 게이트 라인을 구동한다.
상술한 제 10 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)이 제 1 게이트 구동부(GD1)에 의해 구동된다.
즉, 상기 각 녹색 화소셀(G)은 6k+2 번째 게이트 라인들과 6k+5 번째 게이트 라인들에 접속되는데, 상기 6k+2 번째 게이트 라인들 및 6k+5 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 녹색 화소셀(G)들간의 휘도차가 방지된다.
또한, 상술한 제 10 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 적색 화소셀(R)이 제 2 게이트 구동부(GD2)에 의해 구동된다.
즉, 상기 각 적색 화소셀(R)은 6k+1 번째 게이트 라인들과 6k+4 번째 게이트 라인들에 접속되는데, 상기 6k+1 번째 게이트 라인들 및 6k+4 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 적색 화소셀(R)들간의 휘도차가 방지된다.
또한, 상술한 제 10 실시예에 의한 제 1 및 제 2 게이트 구동부(GD1, GD2)의 출력 특성에 따라, 각 단위 화소(PXL)내의 청색 화소셀(B)이 제 1 및 제 2 게이트 구동부(GD1, GD2)에 의해 구동된다.
즉, 상기 각 청색 화소셀(B)은 6k+3 번째 게이트 라인들과 6k+6 번째 게이트 라인들에 접속되는데, 상기 6k+3 번째 게이트 라인들은 제 2 게이트 구동부(GD2)에 의해서 구동되고, 6k+6 번째 게이트 라인들은 제 1 게이트 구동부(GD1)에 의해서 구동된다. 이에 따라, 서로 다른 게이트 라인에 접속된 청색 화소셀(B)들간에는 약간의 휘도차가 발생할 수 있다.
그러나, 녹색 화소셀(G)들 및 적색 화소셀(R)들의 휘도차가 방지되므로, 본 발명의 제 10 실시예에 따른 액정표시장치는 전체적으로 우수한 화질의 화상을 제공할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치에는 있어서는 다음과 같은 효과가 있다.
첫째, 적색, 녹색, 및 청색 화소셀을 세로로 배열하여 게이트 라인의 수를 증가시키는 대신에 상대적으로 데이터 라인의 수를 줄임으로써 데이터 드라이브 IC의 수를 감소시킬 수 있다. 이에 따라, 비용을 줄일 수 있다.
둘째, 적어도 한 종류의 화소셀들이 접속된 게이트 라인들이, 동일한 게이트 구동부에 의해 구동되도록 각 단위 화소내의 적색, 녹색, 및 청색 화소셀의 배열 순서를 변경하거나 또는 상기 제 1 및 제 2 게이트 구동부의 출력 위치를 조절함으로써, 동일 색상의 화소셀들간의 휘도차를 방지할 수 있다. 이에 따라, 화질을 향상시킬 수 있다.

Claims (32)

  1. 데이터 라인을 따라 일방향으로 배열된 다수의 단위 화소들;
    상기 각 단위 화소내에 포함되며, 상기 데이터 라인에 공통으로 접속된 적색 화소셀, 녹색 화소셀, 및 청색 화소셀;
    상기 적색 화소셀, 녹색 화소셀, 및 청색 화소셀에 개별적으로 각각 접속된 다수의 게이트 라인들;
    상기 게이트 라인들의 일측에 구비되어, 상기 게이트 라인들 중 일부의 게이트 라인들을 구동하는 제 1 게이트 구동부;
    상기 게이트 라인들의 타측에 구비되어, 상기 일부를 제외한 나머지 게이트 라인들을 구동하는 제 2 게이트 구동부를 포함하며;
    동일한 색상을 표현하기 위한 적어도 한 종류의 화소셀들이 접속된 게이트 라인들이, 동일한 게이트 구동부에 의해 구동되며; 그리고,
    상기 게이트 라인들은 상기 적색 화소셀들만이 접속된 다수의 적색 게이트 라인들, 상기 녹색 화소셀들만이 접속된 다수의 녹색 게이트 라인들 및 상기 청색 화소셀들만이 접속된 다수의 청색 게이트 라인들로 분류되며; 그리고,
    상기 적색 게이트 라인들, 녹색 게이트 라인들 및 청색 게이트 라인들 중 적어도 한 종류의 동일 색상의 게이트 라인들이 선택되고, 그 선택된 게이트 라인들이 동일한 색상의 것들끼리 동일한 게이트 구동부에 의해 구동됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 기수번째 게이트 라인들을 구동하고, 상기 제 2 게이트 구동부는 우수번째 게이트 라인들을 구동하며;
    상기 각 단위 화소내의 녹색 화소셀이 우수번째 게이트 라인들에 포함된 게이트 라인에 접속됨을 특징으로 액정표시장치.
  3. 제 2 항에 있어서,
    각 단위 화소내의 녹색 화소셀이 6k+2 번째 게이트 라인(k는 0을 포함한 자연수)과, 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    각 단위 화소내의 적색 화소셀이 기수번째 게이트 라인들에 포함된 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 각 적색 화소셀이 6k+1 번째 게이트 라인(k는 0을 포함한 자연수)과, 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  6. 제 2 항에 있어서,
    각 단위 화소내의 청색 화소셀이 기수번째 게이트 라인들에 포함된 게이트 라인과, 우수번째 게이트 라인들에 포함된 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 각 청색 화소셀이 6k+3 번째 게이트 라인(k는 0을 포함한 자연수)과, 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  8. 제 2 항에 있어서,
    각 단위 화소내의 청색 화소셀이 기수번째 게이트 라인들에 포함된 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 각 청색 화소셀이 6k+3 번째 게이트 라인(k는 0을 포함한 자연수)과, 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  10. 제 2 항에 있어서,
    각 단위 화소내의 적색 화소셀이 기수번째 게이트 라인들에 포함된 게이트 라인과, 우수번째 게이트 라인들에 포함된 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 각 적색 화소셀이 6k+1 번째 게이트 라인(k는 0을 포함한 자연수)과, 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+2 번째 게이트 라인, 6k+3 번째 게이트 라인, 6k+5 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+1 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    각 적색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  14. 제 12 항에 있어서,
    각 청색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  15. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+2 번째 게이트 라인 및 6k+5 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+1 번째 게이트 라인, 6k+3 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라 인에 접속됨을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서,
    각 적색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  17. 제 15 항에 있어서,
    각 청색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  18. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+1 번째 게이트 라인, 6k+2 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+5 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+3 번째 게이트 라인 및 6k+6 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    각 적색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라 인에 접속됨을 특징으로 하는 액정표시장치.
  20. 제 18 항에 있어서,
    각 청색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  21. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+2 번째 게이트 라인, 6k+3 번째 게이트 라인, 6k+5 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+1 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  22. 제 21 항에 있어서,
    각 적색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  23. 제 21 항에 있어서,
    각 청색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라 인에 접속됨을 특징으로 하는 액정표시장치.
  24. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+2 번째 게이트 라인, 6k+4 번째 게이트 라인, 6k+5 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+1 번째 게이트 라인, 6k+3 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  25. 제 24 항에 있어서,
    각 적색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  26. 제 24 항에 있어서,
    각 청색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  27. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+1 번째 게이트 라인, 6k+2 번째 게이트 라인, 6k+5 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+3 번째 게이트 라인, 6k+4 번째 게이트 라인, 및 6k+6 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  28. 제 27 항에 있어서,
    각 적색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  29. 제 27 항에 있어서,
    각 청색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  30. 제 1 항에 있어서,
    상기 제 1 게이트 구동부는 6k+2 번째 게이트 라인, 6k+5 번째 게이트 라인, 6k+6 번째 게이트 라인을 구동하며;
    상기 제 2 게이트 구동부는 6k+1 번째 게이트 라인, 6k+3 번째 게이트 라인, 및 6k+4 번째 게이트 라인을 구동하며; 그리고,
    각 녹색 화소셀이 상기 6k+2 번째 게이트 라인과, 상기 6k+5 번째 게이트 라 인에 접속됨을 특징으로 하는 액정표시장치.
  31. 제 30 항에 있어서,
    각 적색 화소셀이 상기 6k+1 번째 게이트 라인과, 상기 6k+4 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
  32. 제 30 항에 있어서,
    각 청색 화소셀이 상기 6k+3 번째 게이트 라인과, 상기 6k+6 번째 게이트 라인에 접속됨을 특징으로 하는 액정표시장치.
KR1020060137644A 2006-12-29 2006-12-29 액정표시장치 KR101319323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137644A KR101319323B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137644A KR101319323B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080062184A KR20080062184A (ko) 2008-07-03
KR101319323B1 true KR101319323B1 (ko) 2013-10-16

Family

ID=39814340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137644A KR101319323B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Country Status (1)

Country Link
KR (1) KR101319323B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120134804A (ko) * 2011-06-03 2012-12-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5982833B2 (ja) * 2012-01-20 2016-08-31 セイコーエプソン株式会社 表示装置、及び電子機器
KR102342743B1 (ko) * 2017-04-04 2021-12-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096859A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20060106748A (ko) * 2005-03-31 2006-10-12 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
KR20060109652A (ko) * 2005-04-18 2006-10-23 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치
KR20070001485A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096859A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20060106748A (ko) * 2005-03-31 2006-10-12 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
KR20060109652A (ko) * 2005-04-18 2006-10-23 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치
KR20070001485A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법

Also Published As

Publication number Publication date
KR20080062184A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR101082909B1 (ko) 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
US8922603B2 (en) Multi-primary color display device
CN101295483B (zh) 液晶显示器件及其驱动方法
TWI414865B (zh) 具多點反轉之液晶顯示器
TWI386742B (zh) 液晶顯示器及其液晶顯示面板的驅動方法
KR101319331B1 (ko) 액티브 매트릭스 표시장치
WO2020107578A1 (zh) 显示面板的驱动方法
KR20120002883A (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR101327839B1 (ko) 액정표시장치
KR101560236B1 (ko) 액정표시장치
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
KR101319323B1 (ko) 액정표시장치
KR101351386B1 (ko) 액정표시장치 및 이의 구동방법
JP2011180548A (ja) 表示装置および電子機器
JP2011039234A (ja) 表示装置
KR101351376B1 (ko) 액정표시장치 및 이의 구동방법
KR101192800B1 (ko) 액정표시장치 및 이의 구동방법
KR101264710B1 (ko) 액정표시장치 및 이의 구동방법
KR101441390B1 (ko) 액정표시장치 및 이의 구동방법
KR101166813B1 (ko) 표시장치 및 이의 구동방법
KR101441389B1 (ko) 액정표시장치 및 이의 구동방법
KR101222964B1 (ko) 액정표시장치 및 이의 구동방법
KR101352101B1 (ko) 액정표시장치 및 이의 구동방법
KR101127858B1 (ko) 액정표시장치
KR101244659B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7