KR101298514B1 - 연성회로기판의 보강대 누락 검사방법 - Google Patents

연성회로기판의 보강대 누락 검사방법 Download PDF

Info

Publication number
KR101298514B1
KR101298514B1 KR1020120078058A KR20120078058A KR101298514B1 KR 101298514 B1 KR101298514 B1 KR 101298514B1 KR 1020120078058 A KR1020120078058 A KR 1020120078058A KR 20120078058 A KR20120078058 A KR 20120078058A KR 101298514 B1 KR101298514 B1 KR 101298514B1
Authority
KR
South Korea
Prior art keywords
test circuit
connector
circuit board
reinforcing bar
coverlay
Prior art date
Application number
KR1020120078058A
Other languages
English (en)
Inventor
이평재
신윤철
박상준
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020120078058A priority Critical patent/KR101298514B1/ko
Application granted granted Critical
Publication of KR101298514B1 publication Critical patent/KR101298514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Operations Research (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 연성회로기판의 보강대 누락 검사방법으로써, 연성회로기판의 제작시 커넥터에 보강대가 누락된 연성회로기판을 판별하여 검출할 수 있는 연성회로기판의 보강대 누락 검사방법에 관한 것이다.
본 발명의 연성회로기판의 보강대 누락 검사방법은, 연성회로기판과 상기 연성회로기판이 장착되어 있는 스트립(strip) 사이에 테스트회로를 형성하고, 상기 스트립에 상기 테스트회로의 양 끝단과 각각 연결된 체크포인트를 형성하는 테스트회로 형성단계; 커넥터의 상면에 개구부가 형성되어 있는 커버레이(coverlay)를 부착하여 상기 테스트회로를 덮는 커버레이 부착단계; 상기 커버레이가 부착되어 있는 커넥터에 상기 보강대를 부착하여 상기 개구부를 덮는 보강대 부착단계; 상기 보강대가 부착된 커넥터에 에칭액을 도포하는 에칭액 도포단계; 상기 체크포인트를 통해 상기 테스트회로를 통전시켜 상기 보강대의 누락을 판별하는 전기검사단계; 를 포함하여 이루어지되, 상기 커버레이 부착단계에서는 상기 개구부를 상기 테스트회로의 상부에 배치하여, 상기 개구부에 의해 상기 테스트회로가 외부로 노출되도록 하고, 상기 보강대 부착단계에서 상기 보강대의 누락시, 상기 에칭액 도포단계에서 상기 테스트회로는 상기 개구부를 통해 침투된 에칭액에 의해 부식되어 단선되는 것을 특징으로 한다.

Description

연성회로기판의 보강대 누락 검사방법{ Method for detecting reinforcement of FPCB }
본 발명은 연성회로기판의 보강대 누락 검사방법으로써, 연성회로기판의 제작시 커넥터에 보강대가 누락된 연성회로기판을 판별하여 검출할 수 있는 연성회로기판의 보강대 누락 검사방법에 관한 것이다.
일반적으로 연성회로기판(FPCB:Flexible Printed Circuit Board)은 전자산업의 경박 단소화와 고밀도화 추세에 따라 기술의 고속화, 집적화에 대응할 수 있도록 부품의 소형화와 제품의 경량화를 가능하게 하는 전자부품이다.
연성회로기판은 복잡한 회로가 유연한 절연 필름 위에 형성된 회로기판으로 상기 연성회로기판의 재료는 연성 재료인 PET(Polyester) 또는 PI(Polyimide) 등과 같은 내열성 플라스틱 필름이 사용된다.
상기 연성회로기판을 전자기기에 장착하여 연결하기 위해서 상기 연성회로기판에 커넥터가 실장되는데, 상기 커넥터의 파손을 방지하기 위하여 상기 커넥터가 실장된 면의 반대면에 보강대가 설치된다.
그리고 상기 커넥터에 상기 보강대가 설치되어 상기 커넥터의 두께를 상기 커넥터가 삽입되는 소켓에 맞게 보강함으로써, 상기 커넥터와 소켓의 접속을 용이게 해준다.
공개특허공보 제10-2009-0005721호에는 이러한 보강대가 설치된 연성회로기판이 개시되어 있다.
도 1은 종래의 보강대가 설치되어 있는 연성회로기판의 사시도이다.
도 1에 도시된 바와 같이 종래의 연성회로기판(20)은 상기 연성회로기판(20)에 커넥터(30)가 실장되고, 상기 커넥터(30)가 실장된 반대면에 보강대(10)가 설치된다.
상기 보강대(10)는 연성회로기판(20)의 두께를 최소화하기 위하여 투명하고 얇은 재료를 사용하고 있다.
그러나 상기 보강대(10)는 얇고 투명하기 때문에 검사자가 제작된 상기 연성회로기판(20)을 검사할 때 검사자의 육안으로 상기 보강대(10)의 누락을 판별하기 매우 어렵다.
따라서 종래에는 제작된 연성회로기판의 검사에 많은 노력과 시간이 소모되었으며, 보강대가 누락된 연성회로기판이 유출되어 제품의 신뢰성이 떨어지게 되는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 연성회로기판의 제작시 커넥터에 보강대가 누락된 연성회로기판을 검출하여 불량제품의 유출을 방지하고 제품의 신뢰성을 향상시킬 수 있는 연성회로기판의 보강대 누락 검사방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 연성회로기판의 보강대 누락 검사방법은, 연성회로기판과 상기 연성회로기판이 장착되어 있는 스트립(strip) 사이에 테스트회로를 형성하고, 상기 스트립에 상기 테스트회로의 양 끝단과 각각 연결된 체크포인트를 형성하는 테스트회로 형성단계; 커넥터의 상면에 개구부가 형성되어 있는 커버레이(coverlay)를 부착하여 상기 테스트회로를 덮는 커버레이 부착단계; 상기 커버레이가 부착되어 있는 커넥터에 상기 보강대를 부착하여 상기 개구부를 덮는 보강대 부착단계; 상기 보강대가 부착된 커넥터에 에칭액을 도포하는 에칭액 도포단계; 상기 체크포인트를 통해 상기 테스트회로를 통전시켜 상기 보강대의 누락을 판별하는 전기검사단계; 를 포함하여 이루어지되, 상기 커버레이 부착단계에서는 상기 개구부를 상기 테스트회로의 상부에 배치하여, 상기 개구부에 의해 상기 테스트회로가 외부로 노출되도록 하고, 상기 보강대 부착단계에서 상기 보강대의 누락시, 상기 에칭액 도포단계에서 상기 테스트회로는 상기 개구부를 통해 침투된 에칭액에 의해 부식되어 단선된다.
상기 전기검사단계에서는, 상기 테스트회로가 단락되어 있으면 상기 커넥터에 상기 보강대가 부착되어 있는 것으로 판단하고, 상기 테스트회로가 단선되어 있으면 상기 커넥터에 상기 보강대가 누락되어 있는 것으로 판단한다.
상기 스트립은 다층 구조로 이루어지고, 상기 테스트회로는, 상기 스트립의 내부에 형성되는 삽입부와; 상기 삽입부에 연결되고 상기 커넥터 방향으로 돌출되어 상기 연성회로기판과 스트립 사이의 이격 공간에 배치되는 식별부; 로 이루어지되, 상기 커버레이 부착단계에서 상기 개구부는 상기 식별부의 상부에 배치되고, 상기 체크포인트는 상기 삽입부에 연결되며, 상기 스트립에 형성되어 있는 비아홀(via hole)을 통해 상기 스트립의 외부로 노출된다.
본 발명에 따른 연성회로기판의 보강대 누락 검사방법은 다음과 같은 효과가 있다.
연성회로기판과 스트립 사이에 테스트회로를 형성하고, 커넥터의 상부에 개구부가 형성된 커버레이를 부착하여 개구부를 테스트회로의 상부에 배치하며, 커넥터에 에칭액을 도포하여 커넥터에 부착되는 보강대의 유무에 따라 테스트회로가 단락 또는 단선됨으로써, 전기검사로 보강대의 누락을 쉽게 판별하여 불량제품의 유출을 방지하고 제품의 신뢰성을 향상시킬 수 있다.
도 1은 종래의 보강대가 설치되어 있는 연성회로기판의 사시도,
도 2는 본 발명의 실시예에 따른 연성회로기판의 보강대 누락 검사방법의 순서도,
도 3은 본 발명의 실시예에 따른 테스트회로가 형성되어 있는 연성회로기판 및 스트립을 도시한 도면,
도 4는 본 발명의 실시예에 따른 커넥터에 커버레이가 부착된 상태를 나타낸 도면,
도 5는 본 발명의 실시예에 따른 커넥터에 보강대가 부착되어 있는 상태를 나타낸 도면,
도 6은 본 발명의 실시예에 따른 커넥터에 보강대가 누락되어 있는 상태를 나타낸 도면,
도 2는 본 발명의 실시예에 따른 연성회로기판의 보강대 누락 검사방법의 순서도이고, 도 3은 본 발명의 실시예에 따른 연성회로기판이 장착되어 있는 스트립을 도시한 도면이며, 도 4(a)는 본 발명의 실시예에 따른 커넥터에 커버레이가 부착된 상태를 나타낸 도면이고, 도 4(b)는 도 4(a)의 A-A선을 취하여 본 단면도이며, 도 5(a)는 본 발명의 실시예에 따른 커넥터에 보강대가 부착되어 있는 상태를 나타낸 도면이고, 도 5(b)는 도 5(a)의 B-B선을 취하여 본 단면도이며, 도 6(a)는 본 발명의 실시예에 따른 커넥터에 보강대가 누락되어 있는 상태를 나타낸 도면이고, 도 6(b)는 도 6(a)의 C-C선을 취하여 본 단면도이다.
본 발명의 실시예에 따른 연성회로기판의 보강대 누락 검사방법은 도 2에 도시된 바와 같이, 테스트회로 형성단계(S101), 커버레이 부착단계(S102), 보강대 부착단계(S103), 에칭액 도포단계(S104) 및 전기검사단계(S105)를 포함하여 이루어진다.
상기 테스트회로 형성단계(S101)에서는 도 3에 도시된 바와 같이 연성회로기판(110)과 상기 연성회로기판(110)이 장착되어 있는 스트립(strip)(120) 사이에 테스트회로(130)를 형성하고, 상기 스트립(120)에 상기 테스트회로(130)의 양 끝단과 각각 연결된 체크포인트(140)를 형성한다.
상기 테스트회로(130)는 도전성 패턴으로 이루어지고, 전기검사(BBT : Bare Board Test)시 단락 또는 단선됨에 따라 보강대(160)의 유무를 판별할 수 있다.
이러한 상기 테스트회로(130)는 삽입부(131)와 식별부(132)로 이루어진다.
상기 삽입부(131)는 다층 구조로 이루어진 상기 스트립(120)의 내부에 형성된다.
그리고 상기 식별부(132)는 상기 삽입부(131)에 연결되고 상기 연성회로기판(110)의 커넥터(111) 방향으로 돌출되어 상기 연성회로기판(110)과 스트립(120) 사이의 이격 공간에 배치된다.
상기 체크포인트(140)는 상기 삽입부(131)에 연결되고, 상기 스트립(120)에 형성되어 있는 비아홀(via hole)(121)을 통해 상기 스트립(120)의 외부로 노출된다.
상기 체크포인트(140)는 상기 전기검사단계(S105)에서 전기검사장치(미도시)의 단자부와 접촉하여 상기 테스트회로(130)에 전류가 흐르게 된다.
상기 스트립(120)에는 다수의 연성회로기판(110)이 장착되어 제작될 수 있으며, 상기 연성회로기판(110)의 제작이 완료된 후에는 상기 연성회로기판(110)을 상기 스트립(120)에서 분리할 수 있다.
따라서 상기 전기검사단계(S105) 후에 상기 테스트회로(130)는 상기 연성회로기판(110)과 분리되게 된다.
상기 커버레이 부착단계(S102)에서는 도 4에 도시된 바와 같이 상기 커넥터(111)의 상면에 개구부(151)가 형성되어 있는 커버레이(coverlay)(150)를 부착한다.
이때, 상기 커버레이(150)는 상기 테스트회로(130)를 함께 덮는다.
즉, 상기 커버레이(150)는 상기 커넥터(111)에 부착되어 상기 식별부(132)를 덮고, 상기 개구부(151)는 상기 식별부(132)의 상부에 배치되어, 상기 식별부(132)가 상기 개구부(151)를 통해 외부로 노출된다.
상기 식별부(132)는 반드시 전체가 외부로 노출될 필요는 없으며, 일부분이 상기 개구부(151)를 통해 외부로 노출되는 것으로 충분하다.
상기 보강대 부착단계(S103)에서는 도 5에 도시된 바와 같이 상기 커버레이(150)가 부착되어 있는 상기 커넥터(111)에 상기 보강대(160)를 부착하여 상기 개구부(151)를 덮는다.
상기 보강대(160)는 상기 보강대 부착단계(S103)에서 상기 커넥터(111)에 부착되지만, 상기 보강대 부착단계(S103)에서 부착되지 않고 누락된 상태로 회로기판의 제작 공정이 진행될 수도 있다.
이와 같이 상기 보강대(160)가 상기 커넥터(111)에 부착되지 않고 누락될 수도 있기 때문에, 상기 보강대(160)가 누락된 회로기판을 검출하기 위하여 일반적으로 검사 공정을 실시하고 있다.
그러나 상기 보강대(160)는 얇고 투명하기 때문에 제작이 완료된 연성회로기판(110)을 검사할 때 검사자의 육안으로 상기 보강대(160)의 누락을 판별하기 매우 어렵다.
따라서 종래에는 연성회로기판(110)의 검사에 많은 노력과 시간이 소모되었으며, 상기 보강대(160)가 누락된 연성회로기판(110)이 유출되어 제품의 신뢰성이 떨어지게 되는 문제점이 있었다.
상기 에칭액 도포단계(S104)에서는 상기 보강대(160)가 부착된 커넥터(111)에 에칭액을 도포한다.
상기 에칭액은 별도의 약품처리가 되지 않은 도전성 패턴을 부식시킨다.
이에 따라 도 5에 도시된 바와 같이 정상적으로 상기 보강대 부착단계(S103)에서 상기 보강대(160)가 상기 커넥터(111)에 부착되면 상기 식별부(132)가 상기 보강대(160)에 덮여 있기 때문에, 상기 식별부(132)가 에칭액에 의한 영향을 받지 않는다.
그러나 상기 보강대 부착단계(S103)에서 상기 보강대(160)가 상기 커넥터(111)에 부착되지 않고 누락되면, 도 6에 도시된 바와 같이 상기 식별부(132)는 상기 개구부(151)에 의해 외부로 노출되어 있기 때문에 상기 개구부(151)를 통해 침투된 에칭액에 의해 부식되어 단선이 발생하게 된다.
상기 에칭액 도포단계(S104)는 상기 연성회로기판(110)의 여러 제작 단계 중에 포함되어 있는 단계로, 상기 보강대(160) 누락의 판별을 위한 독립적인 단계로 포함될 수도 있지만, 상기 연성회로기판(110)에 도전패턴을 형성하기 위한 에칭액의 도포시 함께 이루어질 수도 있다.
상기 연성회로기판(110)은 단일층의 도전 패턴이 형성되는 단면 구조뿐만 아니라, 다층의 도전 패턴이 형성되어 있는 양면 또는 다층 구조로 이루어질 수 있다.
상기 전기검사단계(S105)에서는 상기 체크포인트(140)를 통해 상기 테스트회로(130)를 통전시켜 상기 보강대(160)의 누락을 판별한다.
구체적으로 상기 전기검사단계(S105)에서는 전기검사장치를 상기 체크포인트(140)에 각각 접촉시켜 상기 테스트회로(130)에 전류를 흘려보낸다.
이때, 도 5에 도시된 바와 같이, 상기 커넥터(111)에 상기 보강대(160)가 부착되어 있으면 상기 테스트회로(130)는 전류가 흘러 단락되기 때문에, 검사자가 상기 회로기판에 상기 보강대(160)가 부착되어 있는 것을 쉽게 확인할 수 있다.
반면, 도 6에 도시된 바와 같이 상기 보강대(160)가 누락되면, 상기 에칭액 도포단계(S104)에서 상기 테스트회로(130)의 식별부(132)는 상기 개구부(151)를 통해 침투된 에칭액에 의해 부식되어 단선되어 있기 때문에, 상기 전기검사단계(S105)에서 검사자가 상기 연성회로기판(110)에 상기 보강대(160)가 누락되어 있는 것을 쉽게 확인할 수 있다.
상술한 바와 같이 상기 커버레이(150)가 부착된 상기 커넥터(111)에 에칭액을 도포하여 상기 커넥터(111)에 부착되는 상기 보강대(160)의 유무에 따라 상기 식별부(132)가 단락 또는 단선됨으로써, 전기검사로 상기 보강대(160)의 누락을 쉽게 판별하여 불량제품의 유출을 방지하고 제품의 신뢰성을 향상시킬 수 있다.
본 발명인 연성회로기판의 보강대 누락 검사방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용되는 범위 내에서 다양하게 변형하여 실시할 수 있다.
S101 : 테스트회로 형성단계, S102 : 커버레이 부착단계, S103 : 보강대 부착단계, S104 : 에칭액 도포단계, S105 : 전기검사단계,
110 : 연성회로기판, 111 : 커넥터, 120 : 스트립, 121 : 비아홀, 130 : 테스트회로, 131 : 삽입부, 132 : 식별부, 140 : 체크포인트, 150 : 커버레이, 151 : 개구부, 160 : 보강대,

Claims (3)

  1. 연성회로기판의 커넥터에 부착되는 보강대의 누락을 판별하는 연성회로기판의 보강대 누락 검사방법에 있어서,
    상기 연성회로기판과 상기 연성회로기판이 장착되어 있는 스트립(strip) 사이에 테스트회로를 형성하고, 상기 스트립에 상기 테스트회로의 양 끝단과 각각 연결된 체크포인트를 형성하는 테스트회로 형성단계;
    상기 커넥터의 상면에 개구부가 형성되어 있는 커버레이(coverlay)를 부착하여 상기 테스트회로를 덮는 커버레이 부착단계;
    상기 커버레이가 부착되어 있는 커넥터에 상기 보강대를 부착하여 상기 개구부를 덮는 보강대 부착단계;
    상기 보강대가 부착된 커넥터에 에칭액을 도포하는 에칭액 도포단계;
    상기 체크포인트를 통해 상기 테스트회로를 통전시켜 상기 보강대의 누락을 판별하는 전기검사단계; 를 포함하여 이루어지되,
    상기 커버레이 부착단계에서는 상기 개구부를 상기 테스트회로의 상부에 배치하여, 상기 개구부에 의해 상기 테스트회로가 외부로 노출되도록 하고,
    상기 보강대 부착단계에서 상기 보강대의 누락시, 상기 에칭액 도포단계에서 상기 테스트회로는 상기 개구부를 통해 침투된 에칭액에 의해 부식되어 단선되는 것을 특징으로 하는 연성회로기판의 보강대 누락 검사방법.
  2. 청구항 1에 있어서,
    상기 전기검사단계에서는, 상기 테스트회로가 단락되어 있으면 상기 커넥터에 상기 보강대가 부착되어 있는 것으로 판단하고, 상기 테스트회로가 단선되어 있으면 상기 커넥터에 상기 보강대가 누락되어 있는 것으로 판단하는 것을 특징으로 하는 연성회로기판의 보강대 누락 검사방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 스트립은 다층 구조로 이루어지고,
    상기 테스트회로는,
    상기 스트립의 내부에 형성되는 삽입부와;
    상기 삽입부에 연결되고 상기 커넥터 방향으로 돌출되어 상기 연성회로기판과 스트립 사이의 이격 공간에 배치되는 식별부; 로 이루어지되,
    상기 커버레이 부착단계에서 상기 개구부는 상기 식별부의 상부에 배치되고,
    상기 체크포인트는 상기 삽입부에 연결되며, 상기 스트립에 형성되어 있는 비아홀(via hole)을 통해 상기 스트립의 외부로 노출되는 것을 특징으로 하는 연성회로기판의 보강대 누락 검사방법.
KR1020120078058A 2012-07-18 2012-07-18 연성회로기판의 보강대 누락 검사방법 KR101298514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120078058A KR101298514B1 (ko) 2012-07-18 2012-07-18 연성회로기판의 보강대 누락 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120078058A KR101298514B1 (ko) 2012-07-18 2012-07-18 연성회로기판의 보강대 누락 검사방법

Publications (1)

Publication Number Publication Date
KR101298514B1 true KR101298514B1 (ko) 2013-08-22

Family

ID=49220948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120078058A KR101298514B1 (ko) 2012-07-18 2012-07-18 연성회로기판의 보강대 누락 검사방법

Country Status (1)

Country Link
KR (1) KR101298514B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321468A (ja) * 1994-05-25 1995-12-08 Nec Corp 多層印刷配線板およびその製造方法
JP2006066632A (ja) * 2004-08-26 2006-03-09 Denso Corp 回路基板とその検査方法
JP2010177274A (ja) * 2009-01-27 2010-08-12 Oki Electric Ind Co Ltd 電子部品実装基板及び電子部品実装基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321468A (ja) * 1994-05-25 1995-12-08 Nec Corp 多層印刷配線板およびその製造方法
JP2006066632A (ja) * 2004-08-26 2006-03-09 Denso Corp 回路基板とその検査方法
JP2010177274A (ja) * 2009-01-27 2010-08-12 Oki Electric Ind Co Ltd 電子部品実装基板及び電子部品実装基板の製造方法

Similar Documents

Publication Publication Date Title
US7381903B2 (en) Printed circuit board and inspection method therefor
US7371971B2 (en) Wired circuit board and producing method thereof
US20090260855A1 (en) Wired circuit board assembly sheet
KR20060046257A (ko) 도체 패턴의 전기검사용 전처리 방법, 도체 패턴의전기검사 방법, 도체 패턴의 전기검사용 전처리 장치, 도체패턴의 전기검사 장치, 검사완료 프린트 배선판, 및검사완료 반도체 장치
KR101298514B1 (ko) 연성회로기판의 보강대 누락 검사방법
US9462680B2 (en) Printed circuit board
JP4772702B2 (ja) プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法
CN104819931A (zh) 一种电路板盲孔可靠性的检测方法
KR100645645B1 (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
JP2008028213A (ja) 回路基板及びその検査方法
KR100807469B1 (ko) Ｚｉｆ 커넥터용 기판 및 이의 검사 방법
US20080017508A1 (en) Non-contact type single side probe structure
JP5593835B2 (ja) フレキシブルフラットケーブル
JP2006220590A (ja) 可撓性プリント基板の電気検査装置
JP2006064637A (ja) プリント基板の検査用治具
KR200425961Y1 (ko) 비접촉식 검사장치
TWI386129B (zh) 電路板文字漏印之檢測方法
US20220201847A1 (en) Control unit for a motor vehicle and method for producing and measuring the tightness of a control unit
JP2008270553A (ja) リード部品およびそのはんだ付け状態の検査方法
JP3842506B2 (ja) 車両用水没検出センサの製造方法
KR101255936B1 (ko) 회로기판 및 회로기판 검사 방법
JP4008450B2 (ja) テストフィクスチャ
KR101489492B1 (ko) 플랫 케이블 전원용 커넥터
JPH0477680A (ja) Ｔａｂテープの検査方法
JP2001147249A (ja) プリント配線板の電気検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee