KR101294435B1 - 반도체 웨이퍼의 배면 연마용 점착 시트 및 이를 이용한 반도체 웨이퍼의 배면 연마 방법 - Google Patents

반도체 웨이퍼의 배면 연마용 점착 시트 및 이를 이용한 반도체 웨이퍼의 배면 연마 방법 Download PDF

Info

Publication number
KR101294435B1
KR101294435B1 KR1020090016880A KR20090016880A KR101294435B1 KR 101294435 B1 KR101294435 B1 KR 101294435B1 KR 1020090016880 A KR1020090016880 A KR 1020090016880A KR 20090016880 A KR20090016880 A KR 20090016880A KR 101294435 B1 KR101294435 B1 KR 101294435B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
adhesive sheet
adhesive
layer
polishing
Prior art date
Application number
KR1020090016880A
Other languages
English (en)
Other versions
KR20090093878A (ko
Inventor
노리요시 카와시마
후미테루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090093878A publication Critical patent/KR20090093878A/ko
Application granted granted Critical
Publication of KR101294435B1 publication Critical patent/KR101294435B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29Laminated material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00Presence of polyolefin
    • C09J2423/006Presence of polyolefin in the substrate
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2431/00Presence of polyvinyl acetate
    • C09J2431/006Presence of polyvinyl acetate in the substrate
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00Presence of (meth)acrylic polymer
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00Presence of (meth)acrylic polymer
    • C09J2433/006Presence of (meth)acrylic polymer in the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 점착층, 중간층 및 기판을 회로 형성 표면에서부터 이 순서로 포함하고, 중간층의 JIS-A 경도가 55 초과 80 미만이고, 중간층의 두께가 300 내지 600 ㎛인, 반도체 웨이퍼의 배면을 연마할 때 반도체 웨이퍼의 회로 형성 표면에 점착되는 반도체 웨이퍼의 배면 연마용 점착 시트를 제공한다. 뿐만 아니라, 본 발명은 또한 상기 언급된 점착 시트를 반도체 웨이퍼의 회로 형성 표면에 점착시키고, 이어서 반도체 웨이퍼의 배면을 연마하는 것을 포함하는 반도체 웨이퍼의 배면 연마 방법을 제공한다.
반도체 웨이퍼, 점착 시트, 반도체 웨이퍼의 배면 연마용 점착 시트, 반도체 웨이퍼의 배면 연마 방법

Description

반도체 웨이퍼의 배면 연마용 점착 시트 및 이를 이용한 반도체 웨이퍼의 배면 연마 방법{ADHESIVE SHEET FOR GRINDING BACK SURFACE OF SEMICONDUCTOR WAFER AND METHOD FOR GRINDING BACK SURFACE OF SEMICONDUCTOR WAFER USING THE SAME}
본 발명은 표면 위에 요부와 철부를 갖는 반도체 웨이퍼의 배면 연마용 점착 시트 및 점착 시트를 이용한 반도체 웨이퍼의 배면 연마 방법에 관한 것이다.
표면 위에 요부와 철부를 갖는 반도체 웨이퍼의 배면을 연마할 때, 웨이퍼 표면 위의 요부 및 철부의 손상 또는 웨이퍼의 연마 분진 또는 연마수로 인한 웨이퍼 표면의 오염을 방지하기 위해 웨이퍼 표면을 보호할 필요가 있다. 추가로, 연마 후의 웨이퍼 자체는 얇고 부서지기 쉬울 뿐만 아니라, 웨이퍼의 표면이 요부와 철부를 갖고 있기 때문에, 웨이퍼가 약한 외력에도 쉽게 손상되는 문제가 있다.
반도체 웨이퍼의 배면 연마 중에 웨이퍼의 손상을 방지하고, 웨이퍼의 표면을 보호하기 위해 점착 시트를 웨이퍼의 표면에 점착시키는 방법이 공지되어 있다. 예를 들어, JP-A-2000-17239는 JIS-A 경도가 10 내지 55이고, 열가소성 수지를 포함하는 중간층이 기판층과 점착층 사이에 제공되는, 반도체 웨이퍼의 배면 연마용 점착 필름을 제시한다. 그러나 최근 몇 년 사이에, 얇은 두께를 갖는 반도체 웨이 퍼가 요구되어 왔고, 동시에 연마 후 웨이퍼 배면의 면내 두께 정밀도가 좋게 유지되도록 요구되어 왔다.
본 발명은 상기 과제에 감안하여 이루어진 것이며, 본 발명의 목적은 웨이퍼 표면 위에 요부와 철부가 있는 반도체 웨이퍼의 배면을 연마할 때, 웨이퍼 표면 위의 요부와 철부를 보호하고, 연마 분진 또는 연마수의 웨이퍼 표면으로의 유입을 방지하고, 연마 후에 웨이퍼의 손상을 방지하고, 그리고 추가적으로 웨이퍼 배면의 면내 두께 정밀도를 좋게 유지할 수 있는 반도체 웨이퍼의 배면 연마용 점착 시트; 및 점착 시트를 이용한 반도체 웨이퍼의 배면 연마 방법을 제공하는 것이다.
본 발명은 반도체 웨이퍼의 배면을 연마할 때, 반도체 웨이퍼의 회로 형성 표면에 점착되는 반도체 웨이퍼의 배면 연마용 점착 시트를 제공하는데, 이 점착 시트는 점착층, 중간층 및 기판을 회로 형성 표면에서부터 이 순서대로 포함하고, 중간층의 JIS-A 경도는 55 초과 80 미만이며, 두께는 300 내지 600 ㎛이다.
본원에 사용된 중간층의 JIS-A 경도는 55 초과 80 미만이고, 바람직하게는 58 초과 80 미만, 더욱 바람직하게는 60 초과 80 미만이어서, 본 발명에 따른 점착 시트가 반도체 웨이퍼 표면에 점착될 때, 웨이퍼 표면 위의 돌출부가 중간층에 의해 고정됨에 따라 웨이퍼의 배면 연마시 돌출부의 손상을 방지할 수 있다. 추가로, 점착 시트는 배면의 연마 후에도 높은 강도를 갖기 때문에 웨이퍼가 단단히 고정되고 웨이퍼의 손상을 막을 수 있다. 뿐만 아니라, 중간층은 완충층으로 작용하며, 반도체 웨이퍼의 표면에, 예를 들어 200 내지 300 ㎛의 돌출부가 있을 때에도, 이것은 웨이퍼 배면에서부터 연마를 할 때에 웨이퍼 표면에 돌출부가 있는 곳 및 돌출부가 없는 곳에 작용하는 응력을 흡수하고, 그에 의해 면내 두께 정밀도의 저하를 막을 수 있다. 더욱이 중간층은 반도체 웨이퍼 표면 위의 돌출부들 사이에 빈 공간 없이 채워지고, 따라서 웨이퍼의 연마 분진 또는 연마수가 웨이퍼 표면과 점착 시트 사이에 유입되는 것을 방지할 수 있다. 이와 관련하여, 본원에 언급된 "JIS-A 경도"는 하기에 기재된 본 명세서의 "실시예" 부분에 기재된 측정 방법에 따라 정의된다.
게다가, 본 발명에 따른 점착 시트의 중간층의 두께는 300 내지 600 ㎛이다.
중간층의 두께가 300 내지 600 ㎛로, 바람직하게는 400 내지 600 ㎛로 조절되면, 반도체 웨이퍼 표면 위의 큰 돌출부에 대한 점착 시트의 추적 특성(follow-up properties) 또한 향상될 수 있다. 추가로, 웨이퍼의 배면 연마 중에 균열 또는 딤플(dimples)의 발생을 방지할 수 있다. 뿐만 아니라, 점착 시트를 점착시키는데 필요한 시간도 감소시킬 수 있고, 따라서 작업 효율도 증가한다. 그에 더하여, 점착 시트를 반도체 웨이퍼로부터 박리할 때, 점착 시트의 굽힘 응력(bending stress)으로 인해, 배면 연마 후의 얇은 웨이퍼가 손상되는 것을 방지할 수 있다.
게다가, 웨이퍼 홀딩(wafer-holding) 특성, 웨이퍼로부터의 박리성, 웨이퍼 표면의 오염 방지 등의 관점에서 보면, 중간층은 최소한 열가소성 수지를 포함하는 것이 바람직하다.
추가로, 본 발명에 따른 점착 시트의 중간층은 밀도가 0.89 g/cm3 미만인 저 밀도 폴리에틸렌; 30 내지 50 중량 %의 비닐 아세테이트 함량을 갖는 에틸렌-비닐 아세테이트 공중합체; 30 내지 50 중량 %의 알킬 아크릴레이트 단위 함량을 갖는 에틸렌-알킬 아크릴레이트 공중합체 (이때 알킬기는 1 내지 4개의 탄소 원자를 가짐)로 이루어진 군으로부터 선택된 1 이상의 구성원을 포함하는 것이 바람직하다.
추가로, 본 발명에 따른 점착 시트의 점착층에는 아크릴계 점착제를 사용하는 것이 바람직하다.
점착층이 아크릴계 점착제를 포함하면, 연마 후 웨이퍼 배면으로부터 점착 시트를 박리할 때, 점착제로 인한 웨이퍼 표면의 오염을 감소시킬 수 있게 된다.
뿐만 아니라 본 발명에 따른 점착 시트의 점착층의 두께는 30 내지 60 ㎛가 바람직하다.
점착층의 두께가 30 내지 60 ㎛로, 바람직하게는 33 내지 57 ㎛로, 더욱 바람직하게는 35 내지 55 ㎛로 조절되면, 반도체 웨이퍼 표면 위의 돌출부에 대한 시트의 추적 특성이 향상될 수 있고, 그에 따라 반도체 웨이퍼 배면의 연마시에 발생하는 연마 분진 또는 연마수가 반도체 웨이퍼의 표면 및 점착 시트 사이에 유입되는 것을 방지할 수 있다.
뿐만 아니라 본 발명에 따른 점착 시트는 5 내지 15 N/25 mm의 점착력을 갖는 것이 바람직하다. 이와 관련하여, 본원에 언급된 "점착력"은 하기에 기재된 본 명세서의 "실시예" 부분에 기재된 측정 방법에 따라 정의된다.
점착력이 5 내지 15 N/25 mm로, 바람직하게는 7 내지 15 N/25 mm, 그리고 더욱 바람직하게는 9 내지 15 N/25 mm로 조절되는 경우에, 점착 시트를 웨이퍼의 배 면 연마 후에 반도체 웨이퍼 표면으로부터 박리할 때 반도체 웨이퍼 표면 위의 돌출부의 손상 없이 점착 시트를 박리하는 것이 가능해진다. 추가로, 반도체 웨이퍼의 배면 연마 중에 연마수가 점착 시트 및 반도체 웨이퍼의 표면 사이에 유입되는 것을 방지할 수 있고, 점착 시트를 박리할 때 반도체 웨이퍼 표면 위의 돌출부에 대한 하중(load)이 감소될 수 있다.
게다가, 본 발명은 또한 상기 언급된 점착 시트를 반도체 웨이퍼의 회로 형성 표면에 점착시키고, 이어서 반도체 웨이퍼의 배면을 연마하는 것을 포함하는 반도체 웨이퍼의 배면 연마 방법을 제공한다.
본 발명에 따르면, 반도체 웨이퍼의 표면 위에 요철을 갖는 반도체 웨이퍼의 배면 연마시 웨이퍼의 손상을 방지할 수 있고, 면내 두께 정밀도의 저하 방지 및 웨이퍼의 연마 분진 또는 연마수의 웨이퍼 표면과 점착 시트 사이로의 유입 방지가 가능하다. 또한 반도체 웨이퍼의 배면 연마 중의 균열 또는 딤플의 발생 방지가 가능하며, 점착층이 아크릴계 점착제를 포함하는 경우 연마 후 웨이퍼 배면으로부터 점착 시트를 박리할 때, 점착제로 인한 웨이퍼 표면의 오염의 감소 등이 가능하다.
본 발명의 실시 태양은 필요한 경우 도면을 참조하여, 하기에 상세히 기재될 것이다. 도 1은 본 발명의 반도체 웨이퍼의 배면 연마용 점착 시트의 예를 보여주는 단면도이다.
도 1의 반도체 웨이퍼의 배면 연마용 점착 시트(4)는 반도체 웨이퍼(6)의 회로 형성 표면(5)에 점착되는 점착 시트이며, 점착층(3), 중간층(2) 및 기판(1)을 회로 형성 표면(5)에서부터 이 순서대로 포함한다.
기판(1)을 구성하는 재료로, 예를 들어 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET); 폴리올레핀 수지, 예를 들어 폴리에틸렌(PE) 및 폴리프로필렌(PP); 폴리이미드(PI); 폴리에테르 에테르 케톤(PEEK); 폴리비닐 클로라이드-기재 수지, 예를 들어 폴리비닐 클로라이드(PVC); 폴리비닐리덴 클로라이드-기재 수지; 폴리아미드-기재 수지; 폴리우레탄; 폴리스티렌계 수지; 아크릴계 수지; 불소수지; 셀룰로오스계 수지; 열경화성 수지; 금속박(metal foils); 종이 등을 예로 들 수 있다. 부수적으로, 기판(1)을 구성하는 재료로서, 후에 중간층(2)을 구성하는 열가소성 수지의 재료로서 예시된 수지가 또한 사용될 수 있다. 이 재료는 단독으로 또는 2 이상 조합되어 사용될 수 있다. 기판(1)은 동일하거나 상이할 수 있는 다수의 층을 포함하는 다층 구조를 가질 수 있다.
반도체 웨이퍼-홀딩 특성, 웨이퍼로부터의 박리성, 웨이퍼 표면의 오염 방지 등의 관점에서 보면, 중간층(2)은 최소한 열가소성 수지를 포함하는 것이 바람직하다. 열가소성 수지는 단독으로 또는 2 이상의 조합물로서 사용될 수 있다.
열가소성 수지의 전형적인 예로는 폴리에틸렌(PE); 폴리부텐; 에틸렌 공중합체, 예를 들어 에틸렌-프로필렌 공중합체(EPM), 에틸렌-프로필렌-디엔 공중합체(EPDM), 에틸렌-에틸 아크릴레이트 공중합체(EEA), 에틸렌-아크릴레이트-말레산 무수물 공중합체(EEAMAH), 에틸렌-글리시딜 메타크릴레이트 공중합체 (EGMA), 에틸 렌-메타크릴산 공중합체(EMAA) 및 에틸렌-비닐 아세테이트 공중합체(EVA); 폴리올레핀계 공중합체; 열가소성 탄성체, 예를 들어 부타디엔-기재 탄성체, 에틸렌-이소프렌-기재 탄성체 및 에스테르-기재 탄성체; 열가소성 폴리에스테르; 폴리아미드-기재 수지, 예를 들어 폴리아미드 12-기재 공중합체; 폴리우레탄; 폴리스티렌계 수지; 셀로판; 아크릴계 수지, 예를 들어 폴리아크릴 에스테르 및 폴리메틸 메타크릴레이트; 및 폴리비닐 클로라이드-기재 수지, 예를 들어 비닐 클로라이드-비닐 아세테이트 공중합체를 들 수 있다. 특히, 에틸렌-비닐 아세테이트 공중합체 (비닐 아세테이트 함량: 30 내지 50 중량 %), 30 내지 50 중량 %의 알킬 아크릴레이트 단위 함량을 갖는 에틸렌-알킬 아크릴레이트 공중합체 (알킬기는 1 내지 4개의 탄소 원자를 가짐) 및 밀도가 0.89g/cm3 미만인 저밀도 폴리에틸렌으로부터 선택된 1 이상의 구성원을 갖는 것이 바람직하다.
추가로, 중간층(2)은 경도와 같은 특징들이 악화되지만 않는다면 또 다른 성분을 포함할 수 있다. 이러한 성분은, 예를 들어 점착 부여제(tackifier), 가소제, 연화제, 필러(filler), 항산화제 등을 포함한다. 열가소성 수지를 포함하는 중간층(2)은 단일층으로 구성될 수 있으나, 동일하거나 상이할 수 있는 다수의 층을 포함하는 다층 구조를 가질 수 있다.
웨이퍼-홀딩 특성 및 웨이퍼-보호 특성이 악화되지만 않는다면 중간층(2)의 두께를 적절히 선택할 수 있지만, 본 발명에서는, 300 내지 600 ㎛, 바람직하게는 400 내지 600 ㎛ 범위 내로 설정되도록 한다. 중간층의 두께가 이 범위 내로 조절 되면, 반도체 웨이퍼 표면 위의 큰 돌출부에 대한 시트의 추적 특성 또한 향상될 수 있다. 추가로, 웨이퍼의 배면 연마 중의 균열 또는 딤플의 발생을 방지할 수 있다. 뿐만 아니라, 점착 시트를 점착시키는데 필요한 시간을 감소시킬 수 있고, 따라서 작업 효율도 증가한다. 이러한 점에서, 중간층이 다층 구조를 갖는 경우, 중간층의 두께는 다수의 층의 전체 두께를 의미한다.
점착층(3)을 구성하는 점착제의 예로는 통상의 점착제, 예를 들어 아크릴계 단량체의 공중합체 (아크릴계 점착제), 실리콘-기재 점착제 및 고무-기재 점착제를 들 수 있다. 점착제는 단독으로 또는 2 이상의 혼합물로서 사용될 수 있다. 특히, 아크릴계 점착제를 점착층(3)에 사용하는 것이 바람직하다. 점착층이 아크릴계 점착제를 포함하면, 연마 후에 웨이퍼 표면으로부터 점착 시트를 박리할 때, 점착으로 인한 웨이퍼 표면의 오염을 감소시킬 수 있게 된다.
추가로, 점착제를 구성하는 중합체는 가교 결합 구조를 가질 수 있다. 이러한 중합체는 가교제의 존재 하에 작용기, 예를 들어 카르복실기, 히드록실기, 에폭시기 또는 아미노기 (예를 들어 아크릴계 단량체)를 갖는 단량체를 포함하는 단량체 혼합물을 중합함으로써 얻는다. 가교 결합 구조를 갖는 중합체를 포함하는 점착층(3)을 갖는 점착 시트에서, 자기지지 특성이 향상되고, 따라서 점착 시트의 변형을 방지할 수 있고, 점착 시트의 평판 상태(flat state)가 유지될 수 있다. 따라서, 점착 시트는 자동 점착 장치를 이용하여 반도체 웨이퍼에 정확하고 간단하게 점착될 수 있다.
추가로, 점착제로서 자외선 경화성 점착제를 또한 사용할 수 있다. 이러한 자외선 경화성 점착제는, 예를 들어 점착성 물질 중에 자외선 조사에 의해 경화되어 저-점착성 물질을 형성할 수 있는 올리고머 성분을 혼합함으로써 얻는다. 점착층(3)이 자외선 경화성 점착제로 구성되면, 상기 언급된 올리고머 성분으로 인하여, 가소성 유동성이 점착제에 부여된다. 따라서 점착 시트의 점착이 용이해진다. 동시에, 점착 시트를 박리할 때, 자외선 조사에 의해 저-점착성 물질이 형성되고, 이에 따라 웨이퍼로부터 쉽게 박리할 수 있다.
점착제를 구성하는 주된 단량체의 전형적인 예로는 메틸 아크릴레이트, 메틸 메타크릴레이트, 에틸 아크릴레이트, 에틸 메타크릴레이트, 부틸 아크릴레이트, 부틸 메타크릴레이트, 2-에틸헥실 아크릴레이트, 및 2-에틸헥실 메타크릴레이트를 들 수 있다. 이들은 단독으로 또는 2 이상의 혼합물로서 사용될 수 있다. 일반적으로, 주된 단량체는 점착성 중합체를 위한 원료로서 사용되는 모든 단량체의 전체 양에 대해 60 내지 99 중량 % 범위의 양만큼 포함되는 것이 바람직하다.
주된 단량체와 공중합하고 가교제와 반응할 수 있는 작용기를 갖는 공단량체의 예로는 아크릴산, 메타크릴산, 이타콘산, 메사콘산, 시트라콘산, 푸마르산, 말레산, 이타콘산 모노알킬 에스테르, 메사콘산 모노알킬 에트세르, 시트라콘산 모노알킬 에스테르, 푸마르산 모노알킬 에스테르, 말레산 모노알킬 에스테르, 2-히드록시에틸 아크릴레이트, 2-히드록시에틸 메타크릴레이트, 아크릴아미드, 메타크릴아미드, t-부틸아미노에틸 아크릴레이트, 및 t-부틸아미노에틸 메타크릴레이트를 들 수 있다. 이들 중 하나를 상기 언급된 주된 단량체와 공중합하거나, 이들 중 2 이상을 상기 언급된 주된 단량체와 함께 공중합할 수 있다. 일반적으로, 가교제와 반응할 수 있는 작용기를 갖는 공단량체는 점착성 중합체를 위한 원료로서 사용되는 모든 단량체의 전체 양에 대해 1 내지 40 중량 % 범위의 양만큼 포함되는 것이 바람직하다.
점착층(3)의 두께는 바람직하게는 30 내지 60 ㎛, 더욱 바람직하게는 33 내지 57 ㎛, 더욱더 바람직하게는 35 내지 55 ㎛이다.
상기 언급된 구성을 갖는 본 발명의 최상의 실시 태양에서 반도체 웨이퍼의 배면 연마용 점착 시트는 기판(1) 및 중간층(2)의 적층체를 준비하고, 이어서 적층체의 중간층(2) 쪽에 점착층(3)을 형성함으로써 제조된다.
적층체의 중간층(2) 쪽에 점착층(3)을 형성하는 방법은 박리 필름의 한 표면에 점착제 조성물을 적용하고, 이어서 건조시켜 점착층(3)을 형성하고, 그 다음에 결과 형성된 점착층(3)을 적층체의 중간층(2) 쪽에 전달하는 방법 및 적층체의 중간층(2) 쪽에 점착제 조성물을 적용하고, 이어서 건조시켜 점착층(3)을 형성하는 방법을 포함한다.
기판(1)과 중간층(2) 사이의 점착력을 증가시키기 위해, 그들 사이에 점착층을 추가적으로 제공할 수 있다. 추가로, 중간층(2)과 점착층(3) 사이의 점착력을 증가시키기 위해서는 점착층(3)이 제공될 중간층(2)의 표면 위에 코로나 처리, 화학 처리 등을 수행하는 것이 바람직하다. 추가로, 중간층(2)과 점착층(3) 사이에 언더코트 층(undercoat layer)을 제공할 수 있다.
점착층(3)을 보호하기 위해 박리 필름 또한 사용할 수 있다. 그 예로는 실리콘 처리 또는 불소 처리된 플라스틱 필름 (예를 들어, 폴리에틸렌 테레프탈레이 트 필름 및 폴리프로필렌 필름); 종이; 비극성 물질 (특히 비극성 중합체), 예를 들어 폴리에틸렌 및 폴리프로필렌의 필름을 들 수 있다.
본 발명은 하기의 실시예를 참조하여 더욱 상세히 기재될 것이나, 그것으로 제한되는 것으로 해석되어서는 안 된다.
반도체 웨이퍼의 배면 연마용 점착 시트의 점착
반도체 웨이퍼의 배면 연마용 점착 시트를 다음의 조건 하에서 제조하고, 이어서 그 위에 높이 200 ㎛의 범프(bump)가 형성되어 있고 두께 750 ㎛ (범프 제외) 및 직경 8 인치를 갖는 반도체 웨이퍼의 표면에 점착하였다. 니토 세키 사(Nitto Seiki Co., Ltd.)에 의해 제조된 DR-3000Ⅱ를 점착 시트의 점착을 위해 사용하였다.
반도체 웨이퍼의 배면 연마 방법
점착 시트를 반도체 웨이퍼의 표면에 점착하고, 이어서 웨이퍼의 배면을 디스코 사(DISCO Corporation)에 의해 제조된 실리콘 웨이퍼 연마 장치를 이용하여 두께 250 ㎛로 연마하였다.
반도체 웨이퍼의 배면 연마용 점착 시트의 박리 방법
반도체 웨이퍼의 배면 연마가 완료된 후에, 460 mJ/cm2의 자외선을 점착 시트 쪽에서부터 조사하여 점착층을 경화시켰다. 이어서, 점착 시트를 박리하기 위한 시트를 점착 시트에 점착시킨 후, 점착 시트를 박리하기 위한 시트와 점착 시트를 함께 박리하였다. 점착 시트를 박리하기 위해 니토 세키 사(Nitto Seiki Co., Ltd.)에 의해 제조된 HR-8500Ⅱ를 사용하였다.
점착층
실시예와 비교예의 점착 시트에 사용된 점착제로서, 다음의 것이 사용되었다.
에틸 아크릴레이트 78부, 부틸 아크릴레이트 100부 및 2-히드록시에틸 아크릴레이트 40부를 포함하는 배합된 혼합물을 톨루엔 용액 내에서 공중합하여 수 평균 분자량 300,000인 아크릴계 공중합체를 얻었다. 이어서, 중합체 분자의 측쇄 내에 탄소-탄소 이중 결합을 도입하기 위하여 이 공중합체와 함께 2-메타크릴로일옥시에틸 이소시아네이트 43부를 첨가 반응시켰다. 이 중합체 100부에 기초하여, 폴리이소시아네이트-기재 가교제 1부 및 아세톤페논-기재 광중합 개시제 3부를 함께 추가로 혼합하였고, 결과 혼합물을 박리 처리된 필름에 적용해, 점착층을 준비하였다.
중간층의 JIS-A 경도 측정
원료 수지 펠렛을 틀(form)에 넣고, 120 내지 160℃에서 가열하여 2 mm 두께를 갖는 압축 시트를 준비하였다. 준비된 시편들을 14 mm 두께로 적층하였다. 적층 후에 JIS-K-6301-1995에 기술된 방법에 따라서 측정을 하였다.
점착력의 측정
하기에 기술된 조건들을 제외하고, JIS Z-0237-1991에 기술된 방법에 따라 측정을 하였다. 점착 시트를 SUS 304-BA 판의 표면에 부착하고, 1시간 동안 정치하였다. 점착 시트의 일부를 떼어내고, 박리 각 180 도 및 박리 속도 300 mm/min 에서 SUS 304-BA 판의 표면으로부터 시트를 박리하였다. 이때의 응력을 측정하고, N/25 mm 단위의 점착력으로 변환하였다.
실시예 1
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 60의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 450 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 35 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 8.5 N/25 mm였다.
실시예 2
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 68의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 500 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 35 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 9.2 N/25 mm였다.
실시예 3
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 60의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 350 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 45 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 6.3 N/25 mm였다.
실시예 4
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 72의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 550 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 45 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 10.2 N/25 mm였다.
비교예 1
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 38의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 450 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 40 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 7.4 N/25 mm였다.
비교예 2
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 58의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 280 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 25 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 4.8 N/25 mm였다.
비교예 3
기판을 위한 수지로서, 폴리에틸렌 테레프탈레이트를 사용하였다. 중간층을 위한 수지로서, JIS-A 경도 38의 에틸렌-비닐 아세테이트 공중합체 수지를 사용하였다. 이들로부터 두께 38 ㎛의 기판 및 두께 250 ㎛의 중간층으로 된 적층체를 적층 방법에 의해 준비하였다. 이어서, 점착층이 제공될 중간층의 표면 위에 코로나 처리를 수행하고, 두께 20 ㎛의 점착층을 중간층의 코로나 처리된 표면으로 이동하였다. 이동 후에, 45℃에서 24시간 동안 가열하고, 이어서 실온으로 냉각하여, 반도체 웨이퍼의 배면 연마용 점착 시트를 얻었다. 점착 시트의 점착력은 4.2 N/25 mm였다.
실시예와 비교예의 점착 시트의 구성 및 점착력의 측정 결과를 표 1에 나타내었다.
Figure 112009012349440-pat00001
추가로, 반도체 웨이퍼의 배면 연마 후에 웨이퍼 표면과 점착 시트 사이에 연마수 유입의 존재 또는 부재 및 웨이퍼 배면의 연마로 인한 웨이퍼 균열의 존재 또는 부재를 관찰하였다. 연마 후의 웨이퍼의 최대 두께와 최소 두께의 차이를 면내 두께 정밀도로서 채택하였다. 그 차이가 20 ㎛ 이상인 경우는 현실적인 문제가 있는 것으로 평가되었다. 그 결과를 표 2에 나타내었다.
Figure 112009012349440-pat00002
본 발명을 상세히, 그의 특정 실시 태양을 참조로 하여 기재하였지만, 그것의 범위로부터 벗어나지 않고 그에 대한 변화 및 변형이 이루어질 수 있음은 당업자에게 명백하다.
이 출원은 전체 내용이 본원에 참고 문헌으로 도입되어 있는, 2008년 2월 29일자로 출원된 일본 특허 출원 제 2008-049878호에 기초한다.
추가로, 본원에 인용된 모든 참고 문헌은 전체로서 도입되어 있다.
도 1은 반도체 웨이퍼의 회로 표면에 점착되는, 본 발명의 반도체 웨이퍼의 배면 연마용 점착 시트를 보여주는 단면도이다.
도면의 주요 부분에 대한 부호의 설명
1. 기판
2. 중간층
3. 점착층
4. 반도체 웨이퍼의 배면 연마용 점착 시트
5. 반도체 웨이퍼의 회로 표면
6. 반도체 웨이퍼

Claims (6)

  1. 점착층, 중간층 및 기판을 회로 형성 표면으로부터 이 순서로 포함하고,
    상기 중간층의 JIS-A 강도가 55 초과 80 미만이고,
    상기 중간층의 두께가 300 내지 600 ㎛인,
    반도체 웨이퍼의 배면 연마시 반도체 웨이퍼의 회로 형성 표면에 부착되는 반도체 웨이퍼의 배면 연마용 점착 시트.
  2. 제1항에 있어서, 상기 중간층이 밀도가 0 초과 0.89 g/cm3 미만인 저-밀도 폴리에틸렌; 30 내지 50 중량 %의 비닐 아세테이트 함량을 갖는 에틸렌-비닐 아세테이트 공중합체; 및 30 내지 50 중량 %의 알킬 아크릴레이트 단위 함량을 갖고 알킬기가 1 내지 4개의 탄소 원자를 갖는 에틸렌-알킬 아크릴레이트 공중합체로 이루어진 군으로부터 선택된 1 이상의 구성원을 포함하는 점착 시트.
  3. 제1항에 있어서, 상기 점착층이 아크릴계 점착제를 포함하는 점착 시트.
  4. 제1항에 있어서, 상기 점착층의 두께가 30 내지 60 ㎛인 점착 시트.
  5. 제1항에 있어서, 상기 점착 시트가 5 내지 15 N/25 mm의 점착력을 갖는 점착 시트.
  6. 제1항에 따른 점착 시트를 반도체 웨이퍼의 회로 형성 표면에 점착시키고, 이어서 반도체 웨이퍼의 배면을 연마하는 것을 포함하는, 반도체 웨이퍼의 배면 연마 방법.
KR1020090016880A 2008-02-29 2009-02-27 반도체 웨이퍼의 배면 연마용 점착 시트 및 이를 이용한 반도체 웨이퍼의 배면 연마 방법 KR101294435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-049878 2008-02-29
JP2008049878A JP5318435B2 (ja) 2008-02-29 2008-02-29 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法

Publications (2)

Publication Number Publication Date
KR20090093878A KR20090093878A (ko) 2009-09-02
KR101294435B1 true KR101294435B1 (ko) 2013-08-07

Family

ID=40677773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016880A KR101294435B1 (ko) 2008-02-29 2009-02-27 반도체 웨이퍼의 배면 연마용 점착 시트 및 이를 이용한 반도체 웨이퍼의 배면 연마 방법

Country Status (7)

Country Link
US (1) US20090221215A1 (ko)
EP (1) EP2096153B1 (ko)
JP (1) JP5318435B2 (ko)
KR (1) KR101294435B1 (ko)
CN (1) CN101518887B (ko)
AT (1) ATE554149T1 (ko)
TW (1) TWI459455B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705447B2 (ja) * 2010-03-31 2015-04-22 古河電気工業株式会社 表面保護用粘着テープ
CN103026469B (zh) * 2010-07-28 2016-06-15 三井-杜邦聚合化学株式会社 层合膜及使用其的半导体制造用膜
JP6230354B2 (ja) * 2013-09-26 2017-11-15 株式会社ディスコ デバイスウェーハの加工方法
JP6595296B2 (ja) 2015-10-19 2019-10-23 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6940217B2 (ja) 2017-05-18 2021-09-22 株式会社ディスコ ウェハ処理に使用する為の保護シーティング、ウェハ、ウェハ及び保護シーティングの組合せの取扱いシステム
KR101982197B1 (ko) * 2017-09-26 2019-05-24 에스케이씨 주식회사 반도체용 테이프
CN109825215A (zh) * 2017-11-23 2019-05-31 上海海优威新材料股份有限公司 用于晶圆研磨的多层复合膜及其制备方法
JP7147163B2 (ja) * 2017-12-21 2022-10-05 昭和電工マテリアルズ株式会社 仮固定用樹脂フィルム、仮固定用樹脂フィルムシート、及び半導体装置の製造方法
JP7218514B2 (ja) * 2018-08-03 2023-02-07 住友ベークライト株式会社 仮固定用テープ
JP7164351B2 (ja) * 2018-08-07 2022-11-01 日東電工株式会社 バックグラインドテープ
KR20220152328A (ko) * 2020-05-22 2022-11-15 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 적층 필름 및 전자 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260629A (ja) * 1985-05-15 1986-11-18 Mitsui Toatsu Chem Inc ウエハ加工用フイルム
JPH09186121A (ja) * 1995-12-28 1997-07-15 Mitsui Toatsu Chem Inc 半導体ウエハの裏面研削方法
JP2006335787A (ja) * 2005-05-31 2006-12-14 Denki Kagaku Kogyo Kk 粘着シート及び電子部品製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149586A (en) * 1987-07-08 1992-09-22 Furukawa Electric Co., Ltd. Radiation-curable adhesive tape
JP3773358B2 (ja) * 1998-07-01 2006-05-10 三井化学株式会社 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
CN1137028C (zh) * 1998-11-20 2004-02-04 琳得科株式会社 压敏粘合片及其使用方法
US6730595B2 (en) * 2000-12-12 2004-05-04 Mitsui Chemicals, Inc. Protecting method for semiconductor wafer and surface protecting adhesive film for semiconductor wafer used in said method
JP4170839B2 (ja) * 2003-07-11 2008-10-22 日東電工株式会社 積層シート
TWI402325B (zh) * 2005-05-12 2013-07-21 Nitto Denko Corp 切割用黏著片以及使用此黏著片的切割方法
JP2007084722A (ja) * 2005-09-22 2007-04-05 Nitto Denko Corp 粘着シートとその製造方法、及び、製品の加工方法
JP2008049878A (ja) 2006-08-25 2008-03-06 Hino Motors Ltd アクスルの取付構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260629A (ja) * 1985-05-15 1986-11-18 Mitsui Toatsu Chem Inc ウエハ加工用フイルム
JPH09186121A (ja) * 1995-12-28 1997-07-15 Mitsui Toatsu Chem Inc 半導体ウエハの裏面研削方法
JP2006335787A (ja) * 2005-05-31 2006-12-14 Denki Kagaku Kogyo Kk 粘着シート及び電子部品製造方法

Also Published As

Publication number Publication date
CN101518887A (zh) 2009-09-02
US20090221215A1 (en) 2009-09-03
EP2096153B1 (en) 2012-04-18
ATE554149T1 (de) 2012-05-15
EP2096153A3 (en) 2010-07-21
KR20090093878A (ko) 2009-09-02
CN101518887B (zh) 2013-04-24
JP2009206435A (ja) 2009-09-10
TWI459455B (zh) 2014-11-01
EP2096153A2 (en) 2009-09-02
TW200952058A (en) 2009-12-16
JP5318435B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101294435B1 (ko) 반도체 웨이퍼의 배면 연마용 점착 시트 및 이를 이용한 반도체 웨이퍼의 배면 연마 방법
JP5501060B2 (ja) 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
KR101488047B1 (ko) 다이싱-다이본딩 테이프 및 반도체 칩의 제조 방법
JP5823591B1 (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP5117630B1 (ja) 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
JP7092526B2 (ja) バックグラインド用粘着テープ
JP2001203255A (ja) 半導体ウエハ保持保護用粘着シート
KR20180132813A (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
WO2016140176A1 (ja) 半導体ウェハ表面保護用粘着テープおよび半導体ウェハの加工方法
KR20140005812A (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 제조방법
JP5415833B2 (ja) 半導体固定用粘着テープ、およびその製造方法
WO2017159343A1 (ja) 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JP5997478B2 (ja) 表面保護用シート
TWI625376B (zh) 黏著片
JP7162612B2 (ja) ワーク加工用シートおよび加工済みワークの製造方法
TW202017028A (zh) 背面研磨帶
JP2014192204A (ja) 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
JP2011129605A (ja) 感圧型半導体ウエハ表面保護用粘着テープ
JP7393994B2 (ja) 半導体加工用テープの粘着力の評価方法、半導体加工用テープの製造方法、及び半導体加工用テープ
CN111164737B (zh) 工件加工用片及已加工工件的制造方法
TWI605502B (zh) Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method
JPWO2019111758A1 (ja) ワーク加工用シートおよび加工済みワークの製造方法
JP7200260B2 (ja) ワーク加工用シートおよび加工済みワークの製造方法
TW202334358A (zh) 黏著帶
CN116814178A (zh) 支撑片、工件加工物的制造方法及支撑片的再生方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6