KR101291977B1 - Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel - Google Patents

Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel Download PDF

Info

Publication number
KR101291977B1
KR101291977B1 KR1020087011741A KR20087011741A KR101291977B1 KR 101291977 B1 KR101291977 B1 KR 101291977B1 KR 1020087011741 A KR1020087011741 A KR 1020087011741A KR 20087011741 A KR20087011741 A KR 20087011741A KR 101291977 B1 KR101291977 B1 KR 101291977B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
indium
film
amorphous
Prior art date
Application number
KR1020087011741A
Other languages
Korean (ko)
Other versions
KR20080069607A (en
Inventor
고끼 야노
가즈요시 이노우에
노부오 다나까
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20080069607A publication Critical patent/KR20080069607A/en
Application granted granted Critical
Publication of KR101291977B1 publication Critical patent/KR101291977B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00Compounds of gallium, indium or thallium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00Physical properties of inorganic compounds
    • C01P2006/40Electric properties
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)

Abstract

본 발명은 비교적 저온에서 제조할 수 있고, 굴곡성이 있는 수지 기판 상에도 형성 가능한 반도체 박막이며, 가시광에 대하여 안정적이고, 트랜지스터 특성 등의 소자 특성이 높으며, 표시 장치를 구동하는 스위칭 소자로서 이용했을 때에 화소부와 중첩되어도 표시 패널의 휘도를 저하시키지 않는 반도체 박막으로서, 캐리어 밀도가 10+17 cm-3 이하, 홀 이동도가 2 ㎠/V·초 이상, 에너지 밴드갭이 2.4 EV 이상이 되도록 산화아연과 산화인듐을 함유하는 비정질막을 성막한 후, 산화 처리하여 투명 반도체 박막 (40)을 형성한다.INDUSTRIAL APPLICABILITY The present invention is a semiconductor thin film that can be manufactured at a relatively low temperature and that can be formed on a flexible resin substrate. A semiconductor thin film that does not lower the brightness of the display panel even when overlapped with the pixel portion, and is oxidized so that the carrier density is 10 +17 cm -3 or less, the hole mobility is 2 cm 2 / V sec or more, and the energy band gap is 2.4 EV or more After the amorphous film containing zinc and indium oxide is formed into a film, it is oxidized and the transparent semiconductor thin film 40 is formed.

반도체 박막, 박막 트랜지스터, 액티브 매트릭스 구동 표시 패널 Semiconductor Thin Film, Thin Film Transistor, Active Matrix Drive Display Panel

Description

반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브 매트릭스 구동 표시 패널{SEMICONDUCTOR THIN FILM, METHOD FOR PRODUCING SAME, THIN FILM TRANSISTOR AND ACTIVE-MATRIX-DRIVEN DISPLAY PANEL}Semiconductor thin film, manufacturing method thereof, thin film transistor, and active matrix drive display panel {SEMICONDUCTOR THIN FILM, METHOD FOR PRODUCING SAME, THIN FILM TRANSISTOR AND ACTIVE-MATRIX-DRIVEN DISPLAY PANEL}

본 발명은 산화아연과 산화인듐을 함유하는 비정질막으로 이루어지는 반도체 박막, 그의 제조 방법 및 이러한 반도체 박막을 이용한 박막 트랜지스터, 이러한 박막 트랜지스터를 적용한 활성 매트릭스 구동 표시 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor thin film made of an amorphous film containing zinc oxide and indium oxide, a method for manufacturing the same, a thin film transistor using the semiconductor thin film, and an active matrix drive display panel employing the thin film transistor.

전계 효과형 트랜지스터는 반도체 메모리 집적 회로의 단위 전자 소자, 고주파 신호 증폭 소자, 액정 구동용 소자 등으로서 널리 이용되고 있어, 현재 가장 많이 실용화되고 있는 전자 디바이스이다. Background Art [0002] Field-effect transistors are widely used as unit electronic devices, high-frequency signal amplifying devices, liquid crystal driving devices, and the like in semiconductor memory integrated circuits, and are currently the most widely used electronic devices.

그 중에서도, 최근 표시 장치의 눈부신 발전에 따라, 액정 표시 장치(LCD)뿐만 아니라, 전계 발광 표시 장치(EL)나 필드에미션 디스플레이(FED) 등의 각종 표시 장치에서 표시 소자에 구동 전압을 인가하여 표시 장치를 구동시키는 스위칭 소자로서 박막 트랜지스터(TFT)가 다용되고 있다. In recent years, in accordance with the remarkable development of display devices, a driving voltage is applied not only to a liquid crystal display (LCD) but also to various display devices such as an electroluminescence display device (EL) and a field emission display (FED) A thin film transistor (TFT) is often used as a switching element for driving a display device.

또한, 그 재료로는 실리콘 반도체 화합물이 가장 널리 이용되고 있는데, 일반적으로 고속 동작이 필요한 고주파 증폭 소자, 집적 회로용 소자 등에는 실리콘 단결정이 이용되고, 액정 구동용 소자 등에는 대면적화의 요구에 따라 비정질 실리 콘이 이용되고 있다. As the material, silicon semiconductor compounds are most widely used. Generally, silicon single crystals are used for high frequency amplification devices and integrated circuit devices that require high-speed operation, and liquid crystal driving devices are required for large area. Amorphous silicon is used.

그러나 결정성의 실리콘계 박막은 결정화를 도모할 때에, 예를 들면 800 ℃ 이상의 고온이 필요해져, 유리 기판 상이나 유기물 기판 상으로의 구성이 곤란하다. 이 때문에, 실리콘 웨이퍼나 석영 등의 내열성이 높은 고가의 기판 상에만 형성할 수 있을 뿐만 아니라, 제조시에 많은 에너지와 공정수를 요하는 등의 문제가 있었다. However, when the crystalline silicon-based thin film is crystallized, a high temperature of 800 ° C. or higher is required, for example, and the structure on the glass substrate or the organic substrate is difficult. For this reason, not only can it be formed only on a high-priced substrate having high heat resistance such as a silicon wafer or quartz, but also has a problem of requiring a lot of energy and process water at the time of manufacturing.

한편, 비교적 저온에서 형성할 수 있는 비정질성의 실리콘 반도체(비정질 실리콘)는 결정성의 것에 비하여 스위칭 속도가 느리기 때문에, 표시 장치를 구동하는 스위칭 소자로서 사용했을 때에, 고속인 동화상의 표시에 추종할 수 없는 경우가 있다. On the other hand, an amorphous silicon semiconductor (amorphous silicon) that can be formed at a relatively low temperature has a slower switching speed than that of a crystalline one. Therefore, when used as a switching device for driving a display device, There is a case.

또한, 반도체 활성층에 가시광이 조사되면 도전성을 나타내고, 누설 전류가 발생하여 오동작의 우려가 있는 등, 스위칭 소자로서의 특성이 열화한다는 문제도 있다. 이 때문에, 가시광을 차단하는 차광층을 설치하는 방법이 알려져 있고, 예를 들면 차광층으로는 금속 박막이 이용되고 있다. Further, when the semiconductor active layer is irradiated with visible light, it exhibits conductivity, and leakage current is generated, thereby causing malfunction. Therefore, a method of providing a light shielding layer for blocking visible light is known, and for example, a metal thin film is used as the light shielding layer.

그러나 금속 박막으로 이루어지는 차광층을 설치하면 공정이 증가할 뿐만 아니라 부유 전위를 갖게 되기 때문에, 차광층을 그라운드 수준으로 할 필요가 있고, 그 경우에도 기생 용량이 발생한다는 문제가 있다. However, if a light-shielding layer made of a metal thin film is provided, not only the process is increased but also floating potential is obtained, it is necessary to set the light-shielding layer to the ground level, and parasitic capacitance also occurs in this case.

또한, 가시광의 투과율이 낮기 때문에, 반도체층이 전극부에 벗어나면 표시부의 투과율이 낮아지고, 백 라이트에 의한 조명 효율이 저하되고, 화면이 어두워질 우려가 있으며, 가공 정밀도의 공차가 작아 비용 상승의 한 원인이 되고 있었 다. In addition, since the transmittance of visible light is low, when the semiconductor layer deviates from the electrode portion, the transmittance of the display portion is lowered, the illumination efficiency due to the backlight is lowered, the screen may be darkened, and the tolerance of processing accuracy is small, thereby increasing the cost. Was causing one.

또한, 현재 표시 장치를 구동시키는 스위칭 소자로는 실리콘계의 반도체막을 이용한 소자가 주류를 차지하고 있지만, 이는 실리콘 박막의 안정성, 가공성의 장점 이외에 스위칭 속도가 빠르다는 등, 여러 가지 성능이 양호하기 때문이다. 그리고, 이러한 실리콘계 박막은 일반적으로 화학 증기 석출법(CVD법)에 의해 제조되고 있다. In addition, devices using a silicon-based semiconductor film occupy the mainstream as a switching device for driving the display device at present, but this is because the silicon thin film has various advantages such as a high switching speed in addition to the advantages of stability and processability. Such a silicon-based thin film is generally manufactured by chemical vapor deposition (CVD).

또한, 종래의 박막 트랜지스터(TFT)는 유리 등의 기판 상에 게이트 전극, 게이트 절연층, 수소화 비정질 실리콘(a-Si:H) 등의 반도체층, 소스 및 드레인 전극을 적층한 역스태거 구조로 되어 있고, 이미지 센서를 비롯하여 대면적 디바이스의 분야에서 액티브 매트릭스형의 액정 디스플레이로 대표되는 평판 디스플레이 등의 구동 소자로서 이용되고 있다. 이들 용도에서는 종래 비정질 실리콘을 이용한 것이어도 고기능화에 따라 작동의 고속화가 요구되고 있다. In addition, a conventional thin film transistor (TFT) has a reverse stagger structure in which a gate electrode, a gate insulating layer, a semiconductor layer such as hydrogenated amorphous silicon (a-Si: H), and a source and a drain electrode are stacked on a substrate such as glass And is used as a driving device for a flat panel display represented by an active matrix type liquid crystal display in the field of a large area device including an image sensor. In these applications, the use of amorphous silicon has been required to increase the operation speed as the functions of the amorphous silicon are increased.

이러한 상황하에 최근에는 실리콘계 반도체 박막보다도 안정성이 우수한 것으로서, 산화아연 등의 금속 산화물을 포함하는 투명 반도체 박막, 특히 산화아연 결정을 포함하는 투명 반도체 박막이 주목받고 있다. Under these circumstances, in recent years, attention has been paid to a transparent semiconductor thin film containing a metal oxide such as zinc oxide, in particular a transparent semiconductor thin film containing zinc oxide crystals, as having better stability than a silicon-based semiconductor thin film.

예를 들면, 특허 문헌 1이나 특허 문헌 2 등에는, 산화아연을 고온으로 결정화하여 박막 트랜지스터를 구성하는 방법이 기재되어 있다. For example, Patent Document 1, Patent Document 2, and the like describe a method of forming a thin film transistor by crystallizing zinc oxide at a high temperature.

특허 문헌 1: 일본 특허 공개 제2003-86808호 공보 Patent Document 1: JP-A-2003-86808

특허 문헌 2: 일본 특허 공개 제2004-273614호 공보 Patent Document 2: Japanese Patent Application Laid-Open No. 2004-273614

<발명의 개시><Start of invention>

<발명이 해결하고자 하는 과제>[PROBLEMS TO BE SOLVED BY THE INVENTION]

그러나 산화아연을 이용한 반도체 박막은 정밀한 결정화 제어를 행하지 않으면 홀 이동도가 낮아지기 때문에, 전계 효과 이동도가 저하되어 스위칭 속도가 낮아진다는 문제가 있었다. 그리고, 결정성을 높이기 위해서는, 실리콘계 박막과 마찬가지로 결정성이 높은 특수한 기판 상에 성막하거나, 500 ℃ 이상의 고온 처리를 행할 필요가 있었다. 이 때문에, 대면적으로 균일하게 행하는 것, 특히 유리 기판 상에서 행하는 것은 곤란하며, 액정 패널로는 실용화가 어려웠다. However, the semiconductor thin film using zinc oxide has a problem that the hole mobility is lowered unless precise crystallization control is performed, so that the field effect mobility is lowered and the switching speed is lowered. And in order to improve crystallinity, it was necessary to form into a special board | substrate with high crystallinity like a silicon-based thin film, or to perform high temperature processing of 500 degreeC or more. For this reason, it is difficult to perform uniformly in large area, especially on a glass substrate, and it was difficult to put it into practical use with a liquid crystal panel.

본 발명은 상기한 사정을 감안하여 이루어진 것으로, 비교적 저온에서 제조할 수 있으며 굴곡성이 있는 수지 기판 상에도 형성 가능한 반도체 박막이며, 가시광에 대하여 안정적이고, 트랜지스터 특성 등의 소자 특성이 높으며, 표시 장치를 구동하는 스위칭 소자로서 이용했을 시 화소부와 중첩되어도 표시 패널의 휘도를 저하시키지 않는 반도체 박막, 이러한 반도체 박막의 제조 방법, 및 이러한 반도체 박막을 이용하여, 전계 효과 이동도와 온-오프(on-off) 비가 높음과 동시에 누설 전류의 발생 등과 같은 조사광에 의한 영향을 작게 하여 소자 특성을 향상시킨 박막 트랜지스터, 이러한 박막 트랜지스터를 적용한 활성 매트릭스 구동 표시 패널의 제공을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is a semiconductor thin film that can be manufactured at a relatively low temperature and that can be formed on a flexible resin substrate, which is stable against visible light, and has high device characteristics such as transistor characteristics. When used as a switching element for driving, a semiconductor thin film that does not lower the brightness of the display panel even when overlapped with the pixel portion, a method of manufacturing such a semiconductor thin film, and a field effect mobility and on-off using the semiconductor thin film It is an object of the present invention to provide a thin film transistor having a high ratio and a small effect of irradiated light such as generation of a leakage current to improve device characteristics, and an active matrix driving display panel employing the thin film transistor.

<과제를 해결하기 위한 수단>MEANS FOR SOLVING THE PROBLEMS [

상기 과제를 해결하는 본 발명에 따른 반도체 박막은 산화아연과 산화인듐을 함유하는 비정질막으로 이루어지는 반도체 박막으로서, 캐리어 밀도가 10+17 cm-3 이 하, 홀 이동도가 2 ㎠/V·초 이상, 에너지 밴드갭이 2.4 eV 이상인 구성이다.The semiconductor thin film according to the present invention to solve the above problems is a semiconductor thin film composed of an amorphous film containing zinc oxide and indium oxide, the carrier density is 10 + 17 cm -3 or less , the hole mobility is 2 cm 2 / V · sec In the above, the energy band gap is 2.4 eV or more.

이러한 구성으로 함으로써, 본 발명에 따른 반도체 박막은 넓은 온도 범위에서 반도체 박막을 제조하기 쉬워짐과 동시에, 대면적에서 균일한 물성을 발현하기 쉬워지기 때문에, 표시 패널 등의 용도에 바람직해진다. With such a configuration, the semiconductor thin film according to the present invention becomes easy to manufacture a semiconductor thin film in a wide temperature range and at the same time, it becomes easy to express uniform physical properties in a large area, and therefore it is suitable for applications such as display panels.

본 발명에 따른 반도체 박막에서 캐리어 밀도가 10+17 cm-3보다 커지면, 박막 트랜지스터 (1) 등의 소자를 구성했을 때에, 누설 전류가 발생됨과 동시에, 노멀온(normal on)이 되거나, 온-오프 비가 작아짐으로써, 양호한 트랜지스터 성능을 발휘할 수 없을 우려가 있다. In the semiconductor thin film according to the present invention, when the carrier density is larger than 10 +17 cm -3 , when a device such as the thin film transistor 1 is constituted, leakage current is generated and at the same time, it is normally on or is turned on. When the off ratio is small, there is a fear that good transistor performance cannot be exhibited.

또한, 홀 이동도가 2 ㎠/Vs보다 작으면, 박막 트랜지스터 (1)의 전계 효과 이동도가 작아지고, 표시 소자를 구동하는 스위칭 소자로서 이용하는 경우에, 비정질 실리콘과 마찬가지로 스위칭 속도가 느리고, 고속인 동화상의 표시에 추종할 수 없을 우려가 있다. In addition, when the hole mobility is less than 2 cm 2 / Vs, the field effect mobility of the thin film transistor 1 becomes small, and when used as a switching element for driving the display element, the switching speed is slow and high speed as in the case of amorphous silicon. It may not be able to follow the display of a moving picture.

또한, 에너지 밴드갭이 2.4 eV보다 작으면, 가시광이 조사되었을 때에, 가전자대의 전자가 여기되어 도전성을 나타내고, 누설 전류가 발생되기 쉬워질 우려가 있다. If the energy bandgap is smaller than 2.4 eV, when visible light is irradiated, electrons in the valence band are excited to exhibit conductivity, and there is a fear that leakage current is likely to occur.

또한, 본 발명에 따른 반도체 박막은 대면적 상에 균일한 비정질의 막을 형성할 수 있음과 동시에, 막질이 불균일이 되는 것을 회피하기 위해서 상기 비정질막 중 아연[Zn]과 인듐[In]의 원자비가 Zn/(Zn+In)=0.10 내지 0.82로 하는 것이 바람직하고, 상기 비정질막 중 아연 Zn과 인듐 In의 원자비가 Zn/(Zn+In)=0.51 내지 0.80으로 하는 것이 보다 바람직하다. In addition, the semiconductor thin film according to the present invention can form a uniform amorphous film on a large area and at the same time, the atomic ratio of zinc [Zn] and indium [In] in the amorphous film is increased so as to avoid unevenness of the film quality. It is preferable to set Zn / (Zn + In) = 0.10 to 0.82, and more preferably set the atomic ratio of Zn / (Zn + In) = 0.51 to 0.80 in the amorphous film to Zn / (Zn + In).

또한, 본 발명에 따른 반도체 박막은 파장 550 nm에서의 투과율이 75 % 이상인 것이 바람직하고, 이와 같이 함으로써 반도체 박막이 화소 전극부에 벗어나는 경우에도 투과율 및 휘도의 저하나 색조의 변화와 같은 결점을 유효하게 회피할 수 있다. In addition, the semiconductor thin film according to the present invention preferably has a transmittance of 75% or more at a wavelength of 550 nm. By doing so, defects such as a decrease in transmittance and luminance or a change in color tone are effective even when the semiconductor thin film leaves the pixel electrode portion. Can be avoided.

또한, 본 발명에 따른 반도체 박막은 일함수가 3.5 내지 6.5 eV의 비축퇴 반도체 박막인 것이 바람직하다. 일함수를 상기 범위로 함으로써, 누설 전류가 발생하거나, 에너지 장벽 등이 발생하는 것에 의한 트랜지스터의 특성 저하를 유효하게 회피할 수 있다. 또한, 축퇴 반도체이면 캐리어 농도를 저농도로 안정적으로 제어할 수 없을 우려가 있지만, 본 발명에 따른 반도체 박막을 비축퇴 반도체 박막으로 함으로써, 이러한 결점을 유효하게 회피할 수도 있다. 여기서 비축퇴 반도체 박막은 캐리어 농도가 온도에 의존하여 변화하는 반도체 박막을 말하며, 캐리어 농도의 온도 의존성은 홀 측정으로부터 구할 수 있다. In addition, the semiconductor thin film according to the present invention is preferably a non-degenerate semiconductor thin film having a work function of 3.5 to 6.5 eV. By setting the work function in the above range, it is possible to effectively avoid deterioration of the transistor due to leakage current or energy barrier. In addition, there is a possibility that the carrier concentration cannot be stably controlled at low concentration in a degenerate semiconductor. However, by making the semiconductor thin film according to the present invention a non-degenerate semiconductor thin film, such a defect can be effectively avoided. Here, the non-retentive semiconductor thin film refers to a semiconductor thin film in which the carrier concentration varies depending on the temperature, and the temperature dependence of the carrier concentration can be obtained from the hole measurement.

또한, 본 발명에 따른 반도체 박막은 비정질막에 나노결정이 분산되어 있는 것이 바람직하고, 비정질막 중에 나노결정이 분산되어 있으면 홀 이동도가 향상되고, 전계 효과 이동도가 높아져 트랜지스터 특성이 향상되는 경우가 있어 바람직하다. In addition, in the semiconductor thin film according to the present invention, it is preferable that nanocrystals are dispersed in an amorphous film, and when the nanocrystals are dispersed in the amorphous film, the hole mobility is improved, and the field effect mobility is increased, thereby improving transistor characteristics. It is preferable because there is.

또한, 본 발명에 따른 반도체 박막은 본 발명의 효과를 손상시키지 않는 범위에서 산화인듐, 산화아연 이외의 제3 금속 원소[M]나 그의 화합물을 함유할 수도 있고, 이 경우 상기 제3 금속 원소[M]와 인듐[In]의 원자비[M/(M+In)]는 0 내지 0.5인 것이 바람직하고, 상기 제3 금속 원소[M]와 인듐[In]의 원자비[M/(M+In)]는 0 내지 0.3인 것이 보다 바람직하다. Further, the semiconductor thin film according to the present invention may contain a third metal element [M] or a compound thereof other than indium oxide and zinc oxide in a range that does not impair the effects of the present invention. In this case, the third metal element [ The atomic ratio [M / (M + In)] of M] and indium [In] is preferably 0 to 0.5, and the atomic ratio [M / (M +) of the third metal element [M] and indium [In]. In)] is more preferably 0 to 0.3.

또한, 본 발명에 따른 반도체 박막은 X선 산란 측정으로부터 구해지는 운동 직경 분포 함수 (RDF)에서의 원자간 거리가 0.3 내지 0.36 nm 사이의 RDF의 최대값을 A, 원자간 거리가 0.36 내지 0.42 nm 사이의 RDF의 최대값을 B로 했을 때에, A/B>0.8의 관계를 만족시키는 것이 바람직하고, 이 비율(A/B)은 인듐-산소-인듐의 결합 형태가 모서리 공유와 정점 공유를 이루는 비율 또는 단거리 질서의 유지 비율을 나타내고 있는 것으로 추정된다. In addition, the semiconductor thin film according to the present invention is the maximum value of the RDF between 0.3 to 0.36 nm between the atomic distances in the motion diameter distribution function (RDF) obtained from the X-ray scattering measurement, and the distance between the atoms is 0.36 to 0.42 nm. When the maximum value of RDF is set to B, it is preferable to satisfy the relationship of A / B> 0.8, and this ratio (A / B) is such that the indium-oxygen-indium bond forms the edge sharing and the vertex sharing. It is estimated that the ratio or the maintenance ratio of the short-range order is shown.

그리고, 이 비율이 0.8 이하이면 홀 이동도나 전계 효과 이동도가 저하될 우려가 있다. And when this ratio is 0.8 or less, there exists a possibility that hole mobility and field effect mobility may fall.

또한, 본 발명에 따른 반도체 박막의 제조 방법은 상술한 바와 같은 반도체 박막을 제조함에 있어서, 분위기 가스 중 물 H2O의 분압이 10-3 Pa 이하가 되는 조건으로, 산화아연과 산화인듐을 함유하는 비정질막을 성막하는 방법으로 할 수 있다. In addition, the method for producing a semiconductor thin film according to the present invention contains zinc oxide and indium oxide on the condition that the partial pressure of water H 2 O in the atmospheric gas is 10 −3 Pa or less in the production of the semiconductor thin film as described above. The amorphous film can be formed by forming a film.

이러한 방법으로 함으로써, 홀 이동도가 저하될 우려가 있다는 결점을 유효하게 회피할 수 있다. By this method, it is possible to effectively avoid the disadvantage that the hole mobility may decrease.

또한, 본 발명에 따른 반도체 박막의 제조 방법은, 기판 온도 200 ℃ 이하에서 물리 성막한 상기 비정질막을 산화 처리하는 공정을 포함하는 방법으로 하는 것이 바람직하고, 기판 온도가 200 ℃보다 높으면, 산화 처리하여도 캐리어 농도가 낮아지지 않거나, 또는 수지제 기판을 이용한 경우 변형이나 치수 변화를 일으킬 우려가 있다. In addition, the method for manufacturing a semiconductor thin film according to the present invention is preferably a method including a step of oxidizing the amorphous film physically formed at a substrate temperature of 200 ° C. or lower. When the substrate temperature is higher than 200 ° C., oxidation treatment is performed. Also, the carrier concentration does not decrease, or there is a fear of causing deformation or dimensional change when a resin substrate is used.

또한, 상기 범위에서 성막한 반도체 박막을 산소 존재하의 열 처리나 오존 처리 등의 산화 처리를 하는 것이 캐리어 밀도를 안정화시키기 위해서 바람직하다. Further, it is preferable to stabilize the carrier density by subjecting the semiconductor thin film formed in the above range to oxidation treatment such as heat treatment or ozone treatment in the presence of oxygen.

열 처리를 하는 경우는, 열 처리시 막면의 온도가 성막시의 기판 온도보다 100 내지 270 ℃ 높은 쪽이 바람직하다. 이 온도차가 100 ℃보다 작으면 열 처리 효과가 없고, 270 ℃보다 높으면 기판이 변형되거나 반도체 박막 계면이 변질되어 반도체 특성이 저하될 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는, 성막시의 기판 온도보다 열 처리시의 막면의 온도가 130 내지 240 ℃ 높은 것이 보다 바람직하고, 160 내지 210 ℃ 높은 것이 특히 바람직하다. When heat-processing, it is preferable that the temperature of the film surface at the time of heat processing is 100-270 degreeC higher than the board | substrate temperature at the time of film-forming. If the temperature difference is less than 100 ° C., there is no heat treatment effect. If the temperature difference is higher than 270 ° C., the substrate may be deformed or the semiconductor thin film interface may be deteriorated, resulting in deterioration of semiconductor characteristics. In order to avoid this defect more effectively, it is more preferable that the temperature of the film surface at the time of heat processing is 130-240 degreeC higher than the substrate temperature at the time of film-forming, and it is especially preferable that 160-210 degreeC high.

또한, 본 발명에 따른 박막 트랜지스터는 상술한 바와 같은 반도체 박막을 갖는 구성으로 할 수 있고, 상기 반도체 박막이 수지 기판 상에 설치되어 있는 구성으로 할 수 있다. Moreover, the thin film transistor which concerns on this invention can be set as the structure which has a semiconductor thin film as mentioned above, and can be set as the structure in which the said semiconductor thin film is provided on a resin substrate.

또한, 본 발명에 따른 활성 매트릭스 구동 표시 패널은 상술한 바와 같은 박막 트랜지스터를 갖는 구성으로 할 수 있다. In addition, the active matrix drive display panel according to the present invention can be configured to have the thin film transistor as described above.

<발명의 효과>EFFECTS OF THE INVENTION [

이상과 같이 본 발명에 따르면, 유리 기판이나 수지 기판 등에 넓은 온도 범위에서 형성할 수 있을 뿐만 아니라, 가시광에 대하여 안정적이므로 오작동을 일으키기 어렵고, 누설 전류가 작은 우수한 전계 효과형 트랜지스터를 구성하는 반도체 박막을 제공할 수 있다. 또한, 본 발명의 반도체 박막은 비교적 저온에서 형성할 수 있기 때문에, 수지 기판 상에 형성하여, 굴곡성이 있는 박막 트랜지스터 등을 제공할 수도 있다.As described above, according to the present invention, a semiconductor thin film constituting an excellent field effect transistor which can be formed not only in a wide temperature range of glass substrates, resin substrates, etc., but also is stable to visible light, is hard to cause malfunction, and has a small leakage current. Can provide. In addition, since the semiconductor thin film of the present invention can be formed at a relatively low temperature, it can be formed on a resin substrate to provide a flexible thin film transistor or the like.

[도 1] 본 발명에 따른 박막 트랜지스터의 실시 형태의 개략을 나타내는 설명도이다. BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing which shows the outline of embodiment of the thin film transistor which concerns on this invention.

<도면의 주요 부분에 대한 부호의 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

1: 박막 트랜지스터1: thin film transistor

40: 투명 반도체 박막 40: transparent semiconductor thin film

<발명을 실시하기 위한 최선의 형태>BEST MODE FOR CARRYING OUT THE INVENTION [

이하, 본 발명의 바람직한 실시 형태에 대해서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, preferable embodiment of this invention is described.

또한, 도 1은 본 발명에 따른 박막 트랜지스터의 실시 형태의 개략을 나타내는 설명도이다. 1 is explanatory drawing which shows the outline of embodiment of the thin film transistor which concerns on this invention.

도시하는 예에서, 전계 효과형 트랜지스터로서의 박막 트랜지스터 (1)은 기판 (60) 상에 드레인 전극 (10)과 소스 전극 (20)을 이격하여 형성함과 동시에, 드레인 전극 (10)과 소스 전극 (20)의 각각의 적어도 일부와 접하도록 투명 반도체 박막 (40)을 형성하고, 투명 반도체 박막 (40) 상에 게이트 절연막 (50), 게이트 전극 (30)을 이 순서대로 추가로 형성하여 이루어지는 상부 게이트형의 박막 트랜지스터 (1)로서 구성되어 있다. In the illustrated example, the thin film transistor 1 as a field effect transistor is formed on the substrate 60 while being spaced apart from the drain electrode 10 and the source electrode 20, and the drain electrode 10 and the source electrode ( An upper gate formed by forming a transparent semiconductor thin film 40 so as to be in contact with at least a portion of each of 20, and further forming a gate insulating film 50 and a gate electrode 30 on the transparent semiconductor thin film 40 in this order. It is comprised as the thin film transistor 1 of a type | mold.

본 실시 형태에서 기판 (60)으로는 유리 기판 이외에 폴리에틸렌 테레프탈레이트(PET), 폴리카르보네이트(PC) 등으로 이루어지는 수지제 기판을 이용할 수도 있다. In the present embodiment, a resin substrate made of polyethylene terephthalate (PET), polycarbonate (PC), or the like may be used as the substrate 60 in addition to the glass substrate.

또한, 게이트 전극 (30), 소스 전극 (20), 드레인 전극 (10)의 각 전극을 형성하는 재료에 특별히 제한은 없고, 본 실시 형태의 효과를 잃지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, ITO, IZO, ZnO, SnO2 등의 투명 전극이나, Al, Ag, Cr, Ni, Mo, Au, Ti, Ta 등의 금속 전극, 또는 이들을 포함하는 합금의 금속 전극을 사용할 수 있다. The material for forming each of the electrodes of the gate electrode 30, the source electrode 20, and the drain electrode 10 is not particularly limited and may be selected arbitrarily from those generally used within the range not to lose the effect of the present embodiment . For example, transparent electrodes such as ITO, IZO, ZnO and SnO 2 , metal electrodes such as Al, Ag, Cr, Ni, Mo, Au, Ti and Ta, .

게이트 전극 (30), 소스 전극 (20), 드레인 전극 (10)의 각 전극은 다른 2층 이상의 도전층을 적층한 다층 구조로 할 수도 있는데, 도시하는 예에서는 각 전극 (30), (20), (10)은 제1 도전층 (31), (21), (11)과 제2 도전층 (32), (22), (12)로 각각 구성되어 있다. Each electrode of the gate electrode 30, the source electrode 20 and the drain electrode 10 may have a multi-layer structure in which two or more different conductive layers are laminated. In the illustrated example, the electrodes 30, And 10 are composed of the first conductive layers 31, 21 and 11 and the second conductive layers 32, 22 and 12, respectively.

또한, 게이트 절연막 (50)을 형성하는 재료에도 특별히 제한은 없다. 본 실시 형태의 발명의 효과를 잃지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예를 들면, SiO2, SiNx, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, Hf2O3, CaHfO3 등의 산화물을 사용할 수 있다. 이들 중에서도, SiO2, SiNx, Al2O3, Y2O3, Hf2O3, CaHfO3을 이용하는 것이 바람직하고, 보다 바람직하게는 SiO2, SiNx, Y2O3, Hf2O3, CaHfO3이고, 특히 바람직하게는 SiO2, SiNx이다. The material for forming the gate insulating film 50 is not particularly limited. Those generally used in the range of not losing the effect of the invention of the present embodiment can be arbitrarily selected. For example, SiO 2, SiNx, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, Sc 2 O 3 , Y 2 O 3 , Hf 2 O 3 , and CaHfO 3 can be used. Of these, SiO 2 , SiN x, Al 2 O 3 , Y 2 O 3 , Hf 2 O 3 and CaHfO 3 are preferably used, and SiO 2 , SiN x, Y 2 O 3 , Hf 2 O 3 , CaHfO and 3, and particularly preferably SiO 2, SiNx.

이러한 게이트 절연막 (50)은 다른 2층 이상의 절연막을 적층한 구조일 수도 있다. 또한, 게이트 절연막 (50)은 결정질이거나 비정질일 수도 있지만, 공업적으로 제조하기 쉬운 비정질인 것이 바람직하다. The gate insulating film 50 may have a structure in which two or more insulating films are stacked. In addition, although the gate insulating film 50 may be crystalline or amorphous, it is preferable that it is amorphous which is easy to manufacture industrially.

본 실시 형태에서 투명 반도체 박막 (40)은 산화아연과 산화인듐을 함유하는 비정질을 포함하며, 홀 측정으로 구한 캐리어 밀도가 10+17 cm-3 이하, 홀 이동도가 2 ㎠/Vs 이상, 전도대와 가전자대와의 에너지 밴드갭이 2.4 eV 이상이 되도록 형성되어 있다. In the present embodiment, the transparent semiconductor thin film 40 includes amorphous containing zinc oxide and indium oxide, and has a carrier density of 10 +17 cm -3 or less, hole mobility of 2 cm 2 / Vs or more, and conduction band obtained by hole measurement. The energy band gap between the valence band and the valence band is formed to be 2.4 eV or more.

이러한 산화아연과 산화인듐을 함유하는 비정질막은 넓은 온도 범위에서 제조하기 쉬울 뿐만 아니라, 비정질막으로 함으로써 대면적으로 균일한 물성을 발현하기 쉬워지기 때문에, 표시 패널 등의 용도에서 특히 바람직하고, 예를 들면 활성 매트릭스 구동 표시 패널에 바람직하게 이용할 수 있다. Such an amorphous film containing zinc oxide and indium oxide is not only easy to be manufactured in a wide temperature range, but is also particularly preferable in applications such as a display panel because the amorphous film easily exhibits large area uniform physical properties. For example, it can use suitably for an active matrix drive display panel.

또한, 비정질막인 것은 X선 회절로 명확한 피크가 나타나지 않음으로써 확인할 수 있다. Further, the amorphous film can be confirmed by not showing a clear peak by X-ray diffraction.

여기서 캐리어 밀도가 10+17 cm-3보다 커지면 박막 트랜지스터 (1) 등의 소자를 구성했을 때에, 누설 전류가 발생됨과 동시에, 노멀온이 되거나, 온-오프 비가 작아짐으로써, 양호한 트랜지스터 성능을 발휘할 수 없을 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는, 캐리어 밀도는 10+16 cm-3 이하로 하는 것이 바람직하고, 보다 바람직하게는 10+15 cm-3 이하이며, 10+14 cm-3 이하로 하는 것이 특히 바람직하다. Here, when the carrier density is larger than 10 + 17 cm &lt;&quot; 3 &gt;, leak current is generated when elements such as the thin film transistor 1 are formed, and normal-on or a small on-off ratio is achieved, There is a risk of not being able to. In order to more effectively avoid this drawback, the carrier density is preferred to be more than 10 +16 cm -3, and more preferably 10 +15 cm -3 or less, not more than 10 +14 cm -3, particularly desirable.

또한, 홀 이동도가 2 ㎠/Vs보다 작으면 박막 트랜지스터 (1)의 전계 효과 이동도가 작아지며, 표시 소자를 구동하는 스위칭 소자로서 이용하는 경우에 비정질 실리콘과 마찬가지로 스위칭 속도가 느리고, 고속인 동화상의 표시에 추종할 수 없을 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는, 홀 이동도는 5 ㎠/Vs 이상으로 하는 것이 바람직하고, 보다 바람직하게는 8 ㎠/Vs 이상, 더욱 바람직하게는 11 ㎠/Vs 이상이고, 14 ㎠/Vs 이상으로 하는 것이 특히 바람직하다. In addition, when the hole mobility is less than 2 cm 2 / Vs, the field effect mobility of the thin film transistor 1 becomes small, and when used as a switching element for driving a display element, the switching speed is slow and high-speed moving picture is similar to that of amorphous silicon. There is a possibility that it cannot be followed. In order to avoid such defects more effectively, the hole mobility is preferably 5 cm 2 / Vs or more, more preferably 8 cm 2 / Vs or more, still more preferably 11 cm 2 / Vs or more, and 14 cm 2 / Vs It is especially preferable to make it the above.

이와 같이, 투명 반도체 박막 (40)을 캐리어 밀도가 10+17 cm-3 이하, 홀 이동도가 2 ㎠/Vs 이상으로 형성함으로써, 전계 효과 이동도와 동시에 온-오프 비도 높고, 노멀오프(normal off)를 나타내고, 핀치오프(pinch-off)가 명료하며, 종래의 비정질 실리콘을 이용한 전계 효과형 트랜지스터 대신에 대면적화가 가능한, 새로운 우수한 전계 효과형 트랜지스터를 얻을 수 있다. In this manner, the transparent semiconductor thin film 40 is formed with a carrier density of 10 +17 cm -3 or less and a hole mobility of 2 cm 2 / Vs or more, so that the field effect mobility and the on-off ratio are high and normal off. ), The pinch-off is clear, and a new excellent field effect transistor can be obtained in which a large area can be obtained in place of the conventional field effect transistor using amorphous silicon.

또한, 에너지 밴드갭이 2.4 eV보다 작으면, 가시광이 조사되었을 때에 가전자대의 전자가 여기되어 도전성을 나타내고, 누설 전류가 발생하기 쉬워질 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는, 에너지 밴드갭은 바람직하게는 2.6 eV 이상, 보다 바람직하게는 2.8 eV 이상, 더욱 바람직하게는 3.0 eV 이상이고, 3.2 eV 이상이 특히 바람직하다. When the energy band gap is smaller than 2.4 eV, electrons in the valence band are excited when visible light is irradiated to exhibit conductivity, and there is a fear that leakage current tends to occur. In order to avoid such a drawback more effectively, the energy band gap is preferably 2.6 eV or more, more preferably 2.8 eV or more, still more preferably 3.0 eV or more, particularly preferably 3.2 eV or more.

또한, 투명 반도체 박막 (40)의 비저항은 통상 10-1 내지 10+8 Ωcm이지만, 10-1 내지 10+8 Ωcm인 것이 바람직하고, 100 내지 10+6 Ωcm인 것이 보다 바람직하며, 10+1 내지 10+4 Ωcm인 것이 더욱 바람직하고, 10+2 내지 10+3 Ωcm인 것이 특히 바람직하다. In addition, the specific resistance of the transparent semiconductor thin film 40 is usually 10 -1 to 10 +8 Ωcm, but is preferably 10 -1 to 10 +8 Ωcm, more preferably 10 0 to 10 +6 Ωcm, more preferably 10 + 1 to 10 +4 Ωcm is more preferably, particularly preferably from 10 to 10 +2 +3 Ωcm.

또한, 투명 반도체 박막 (40)에 산화인듐을 함유시킴으로써 높은 홀 이동도를 실현함과 동시에, 성막시에서의 분위기 가스 중 산소 분압이나 분위기 가스 중 물 H2O 또는 수소 H2의 함유량을 제어함으로써 홀 이동도를 제어할 수 있다. In addition, indium oxide is included in the transparent semiconductor thin film 40 to realize high hole mobility, and control the oxygen partial pressure in the atmospheric gas and the content of water H 2 O or hydrogen H 2 in the atmospheric gas during film formation. Hall mobility can be controlled.

산화인듐과 함께 산화아연을 함유시키는 것이 유효한 이유는 결정화시에 정3가의 인듐 사이트로 치환함으로써 캐리어 트랩을 발생시키고, 홀 이동도를 너무 저하시키지 않고 캐리어 밀도를 낮추고 있기 때문인 것으로 추정된다. The reason why containing zinc oxide together with indium oxide is effective is that the carrier trap is generated by substituting with a trivalent indium site at the time of crystallization, and the carrier density is lowered without too lowering the hole mobility.

그리고, 정3가 원소인 인듐에 대하여 정2가 원소인 아연을 함유시킴으로써 캐리어 농도를 감소시킴과 동시에, 후술하는 바와 같이 성막 후에 산화 처리를 실시함으로써 홀 이동도를 저하시키지 않고 캐리어 농도를 제어하는 것도 가능해진다.The carrier concentration is reduced by incorporating zinc as the divalent element with respect to indium as the trivalent element, and the carrier concentration is controlled without lowering the hole mobility by performing an oxidation treatment after film formation as described later. It is also possible.

또한, 반도체 박막 (50) 중에 함유되는 인듐[In]과 아연[Zn]의 원자비[Zn/(Zn+In)]는 0.10 내지 0.82로 할 수 있다. In addition, the atomic ratio [Zn / (Zn + In)] of indium [In] and zinc [Zn] contained in the semiconductor thin film 50 can be 0.10 to 0.82.

원자비[Zn/(Zn+In)]가 0.10보다 작고, 아연의 함유율이 적으면 결정화하기 쉬워지고, 적정한 제조 조건을 선정하지 않으면 대면적 상에 균일한 비정질의 막이 얻어지지 않을 우려가 있다. If the atomic ratio [Zn / (Zn + In)] is less than 0.10 and the zinc content is small, crystallization becomes easy, and there is a possibility that a uniform amorphous film cannot be obtained on a large area unless proper production conditions are selected.

한편, 원자비[X/(X+In)]가 0.82보다 커지고, 아연의 함유율이 지나치게 되면 내약품성이 저하되거나, 산화아연의 결정이 생성되어 막질이 불균일해질 우려가 있다. On the other hand, if the atomic ratio [X / (X + In)] is greater than 0.82 and the zinc content is too high, chemical resistance may decrease, or zinc oxide crystals may form, resulting in uneven film quality.

본 실시 형태에서 상기한 바와 같은 결점을 보다 유효하게 회피하기 위해서는, 원자비[X/(X+In)]는 0.51 내지 0.80인 것이 바람직하고, 보다 바람직하게는 0.55 내지 0.80이며, 0.6 내지 0.75가 특히 바람직하다. In order to more effectively avoid the above-described drawbacks in the present embodiment, the atomic ratio [X / (X + In)] is preferably 0.51 to 0.80, more preferably 0.55 to 0.80, and 0.6 to 0.75 Particularly preferred.

또한, 투명 반도체 박막 (40)은 파장 550 nm에서의 투과율이 75 % 이상인 것이 바람직하다. 파장 550 nm에서의 투과율이 75 %보다 작으면 반도체 박막이 화소 전극부에 벗어나는 경우에 투과율을 저하시키고, 휘도가 저하되거나 색조가 변화될 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는 파장 550 nm에서의 투과율은 80 % 이상이 바람직하고, 85 % 이상이 특히 바람직하다. The transparent semiconductor thin film 40 preferably has a transmittance of 75% or more at a wavelength of 550 nm. If the transmittance at a wavelength of 550 nm is smaller than 75%, the transmittance is lowered when the semiconductor thin film deviates from the pixel electrode portion, and the luminance may be lowered or the color tone may be changed. In order to avoid such drawbacks more effectively, the transmittance at a wavelength of 550 nm is preferably 80% or more, and particularly preferably 85% or more.

또한, 투명 반도체 박막 (40)은 일함수가 3.5 내지 6.5 eV인 것이 바람직하다. 일함수가 3.5 eV보다 작으면 게이트 절연막과의 계면에서 전하의 주입 등이 발생하거나 누설 전류가 발생하는 등, 트랜지스터 특성이 저하될 우려가 있다. 한편, 6.5 eV보다 크면 게이트 절연막과의 계면에서 에너지 장벽 등이 발생하여 핀치오프 특성이 악화되는 등 트랜지스터 특성이 저하될 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는 일함수는 3.8 내지 6.2 eV가 바람직하고, 4.0 내지 6.0 eV가 보다 바람직하며, 4.3 내지 5.7 eV가 더욱 바람직하고, 4.5 내지 5.5 eV가 특히 바람직하다. The transparent semiconductor thin film 40 preferably has a work function of 3.5 to 6.5 eV. If the work function is less than 3.5 eV, the characteristics of the transistor may be deteriorated, such as charge injection at the interface with the gate insulating film, leakage current, or the like. On the other hand, when it is larger than 6.5 eV, there exists a possibility that a transistor characteristic may fall, such as an energy barrier etc. generate | occur | produce in the interface with a gate insulating film, and a pinch-off characteristic deteriorates. To more effectively avoid such drawbacks, the work function is preferably 3.8 to 6.2 eV, more preferably 4.0 to 6.0 eV, even more preferably 4.3 to 5.7 eV, particularly preferably 4.5 to 5.5 eV.

또한, 투명 반도체 박막 (40)은 비축퇴 반도체 박막인 것이 바람직하고, 축퇴 반도체이면 캐리어 농도를 저농도로 안정적으로 제어할 수 없을 우려가 있다. In addition, it is preferable that the transparent semiconductor thin film 40 is a non-degenerate semiconductor thin film, and if it is a degenerate semiconductor, there exists a possibility that carrier concentration cannot be controlled stably at low concentration.

여기서 비축퇴 반도체 박막이란, 캐리어 농도가 온도에 의존하여 변화하는 반도체 박막이고, 이에 대하여 축퇴 반도체 박막이란, 캐리어 농도가 온도에 의존하지 않고 일정한 값을 나타내는 반도체 박막의 것을 말한다. 이 캐리어 농도의 온도 의존성은 홀 측정으로부터 구할 수 있다. Here, the nonaxis semiconductor thin film is a semiconductor thin film in which the carrier concentration varies depending on the temperature. On the other hand, the degenerative semiconductor thin film means a semiconductor thin film whose carrier concentration has a constant value without depending on the temperature. The temperature dependency of the carrier concentration can be obtained from the hole measurement.

또한, 투명 반도체 박막 (40)은 비정질막에 나노결정이 분산되어 있는 것이 바람직하다. 비정질막 중에 나노결정이 분산되어 있으면, 홀 이동도가 향상되고 전계 효과 이동도가 높아져 트랜지스터 특성이 향상되는 경우가 있어 바람직하다. 나노결정의 존재는 TEM에서 관찰하는 것으로 확인할 수 있다. In the transparent semiconductor thin film 40, it is preferable that nanocrystals are dispersed in an amorphous film. If the nanocrystals are dispersed in the amorphous film, the hole mobility may be improved, the field effect mobility may be increased, and the transistor characteristics may be improved. The presence of nanocrystals can be confirmed by observation in TEM.

여기서 투명 반도체 박막 (40)에는, 본 실시 형태의 효과를 손상시키지 않는 범위에서 산화인듐, 산화아연 이외의 제3 금속 원소나 그의 화합물이 포함될 수도 있다.The transparent semiconductor thin film 40 may include a third metal element other than indium oxide and zinc oxide or a compound thereof in a range that does not impair the effects of the present embodiment.

단, 이 경우에는 인듐[In]과 제3 금속 원소[M]의 원자비[M/(M+In)]를 0 내지 0.5로 한다. 원자비[M/(M+In)]가 0.5를 초과하면 홀 이동도가 저하될 우려가 있다. 이는 주원소간의 결합수가 감소하고, 삼투(percolation) 전도가 곤란해지기 때문인 것으로 추정된다. In this case, however, the atomic ratio [M / (M + In)] between indium [In] and the third metal element [M] is set to 0 to 0.5. If the atomic ratio [M / (M + In)] exceeds 0.5, there is a fear that the hole mobility is lowered. This is presumably because the number of bonds between the main elements decreases and osmotic conduction becomes difficult.

이러한 결점을 보다 유효하게 회피하기 위해서는, 원자비[M/(M+In)]는 0 내지 0.3인 것이 바람직하다. In order to more effectively avoid such a defect, it is preferable that atomic ratio [M / (M + In)] is 0-0.3.

또한, 투명 반도체 박막 (40)은 X선 산란 측정으로부터 구해지는 운동 직경 분포 함수(RDF)에서의 원자간 거리가 0.3 내지 0.36 nm 사이의 RDF의 최대값을 A, 원자간 거리가 0.36 내지 0.42 nm 사이의 RDF의 최대값을 B로 했을 때에, A/B>0.8의 관계를 만족시키는 것이 바람직하다. In addition, the transparent semiconductor thin film 40 has a maximum value of RDF between 0.3 to 0.36 nm in inter-atomic distance in the RDF, which is obtained from X-ray scattering measurement, and an interatomic distance of 0.36 to 0.42 nm. When the maximum value of RDF is set to B, it is preferable to satisfy the relationship of A / B> 0.8.

이 비율(A/B)은, 인듐-산소-인듐의 결합 형태가 모서리 공유와 정점 공유를 이루는 비율 또는 단거리 질서의 유지 비율을 나타내고 있는 것으로 추정되고, 이 비율(A/B)이 0.8 이하이면 홀 이동도나 전계 효과 이동도가 저하될 우려가 있다. It is estimated that this ratio (A / B) represents the ratio where the indium-oxygen-indium bond forms a corner share and a peak share, or the maintenance ratio of short-range order, and this ratio (A / B) is 0.8 or less There is a possibility that the hole mobility and the field effect mobility may decrease.

이러한 결점을 보다 유효하게 회피하기 위해서는, 비율(A/B)은 A/B>0.9를 만족시키고 있는 것이 보다 바람직하고, 더욱 바람직하게는 A/B>1.0이며, A/B>1.1을 만족시키는 것이 가장 바람직하고, 비율(A/B)이 큰 것은 짧은 거리의 인듐-인듐의 단거리 질서가 유지되고 있는 것으로 추정된다. 이 때문에, 전자의 이동 경로가 확보되어, 홀 이동도나 전계 효과 이동도의 향상이 기대된다. In order to avoid this defect more effectively, it is more preferable that the ratio (A / B) satisfies A / B> 0.9, more preferably A / B> 1.0, and satisfies A / B> 1.1. It is most preferable that the ratio (A / B) is large, and it is assumed that the short-range order of indium-indium at a short distance is maintained. For this reason, an electron movement path is secured and improvement of hole mobility and electric field efficiency ³¼ mobility is expected.

본 실시 형태에서 투명 반도체 박막 (40)을 형성하는 성막 방법으로는, 분무법, 침지법, CVD법 등의 화학적 성막 방법 이외에 물리적 성막 방법도 이용할 수 있다. 캐리어 밀도의 제어나, 막질의 향상이 용이하다는 관점에서 물리적 성막 방법이 바람직하다. As the film forming method for forming the transparent semiconductor thin film 40 in the present embodiment, a physical film forming method other than the chemical film forming method such as the spray method, the dipping method, and the CVD method can also be used. From the viewpoint of control of the carrier density and improvement of the film quality, the physical film formation method is preferable.

물리적 성막 방법으로는, 예를 들면 스퍼터법, 진공 증착법, 이온 플레이팅법, 펄스 레이저 증착법 등을 들 수 있지만, 공업적으로는 양산성이 높은 스퍼터링법이 바람직하다. As a physical film forming method, for example, a sputtering method, a vacuum deposition method, an ion plating method, a pulse laser deposition method and the like can be mentioned, but a sputtering method with high productivity is industrially preferable.

스퍼터법으로는, 예를 들면 DC 스퍼터법, RF 스퍼터법, AC 스퍼터법, ECR 스퍼터법, 대향 타겟 스퍼터법 등을 들 수 있다. 이들 중에서도, 공업적으로 양산성이 높으며, RF 스퍼터법보다도 캐리어 농도를 낮추기 쉬운 DC 스퍼터법이나 AC 스퍼터법이 바람직하다. 또한, 성막에 의한 계면의 열화 및 누설 전류를 억제하거나, 온-오프 비 등의 투명 반도체 박막 (40)의 특성을 향상시키기 위해서는, 막질의 제어가 용이한 ECR 스퍼터법이나 대향 타겟 스퍼터법이 바람직하다. Examples of the sputtering method include a DC sputtering method, an RF sputtering method, an AC sputtering method, an ECR sputtering method, and a counter-target sputtering method. Among these, the DC sputtering method and the AC sputtering method which are industrially high in mass productivity and which tend to lower carrier concentration than the RF sputtering method are preferable. In addition, in order to suppress degradation of the interface due to film formation and leakage current, or to improve the characteristics of the transparent semiconductor thin film 40 such as an on-off ratio, an ECR sputtering method or an easy target sputtering method that allows easy control of film quality is preferable. Do.

스퍼터법을 이용하는 경우, 산화인듐과 산화아연을 함유하는 소결 타겟을 이용하여도, 산화인듐을 함유하는 소결 타겟과 산화아연을 함유하는 소결 타겟을 이용하여 모두 스퍼터할 수도 있다. 또한, 인듐이나 아연을 포함하는 금속 타겟 또는 합금 타겟을 이용하여 산소 등의 가스를 도입하면서 반응성 스퍼터를 행할 수도 있다. When using the sputtering method, even if the sintering target containing indium oxide and zinc oxide is used, it can also sputter | spatter using both the sintering target containing indium oxide and the sintering target containing zinc oxide. In addition, a reactive sputtering may be performed while introducing a gas such as oxygen using a metal target or an alloy target containing indium or zinc.

재현성, 대면적에서의 균일성으로부터 산화인듐과 정2가 원소의 산화물을 함유하는 소결 타겟을 이용하는 것이 바람직하다. It is preferable to use a sintering target containing indium oxide and an oxide of a tetravalent element from the reproducibility and the uniformity in a large area.

스퍼터법을 이용하는 경우, 분위기 가스 중에 포함되는 물 H2O의 분압이 10-3 Pa 이하가 되도록 한다. 물 H2O의 분압이 10-3 Pa보다 크면 홀 이동도가 저하될 우려가 있다. 이는 수소가 빅스바이트(bixbite) 구조의 인듐 또는 산소와 결합하여 산소-인듐 결합의 모서리 공유 부분을 정점 공유화하기 때문인 것으로 추정된다. 이러한 결점을 보다 유효하게 회피하기 위해서는, H2O의 분압은 바람직하게는 8×10-4 Pa 이하, 보다 바람직하게는 6×10-4 Pa 이하, 더욱 바람직하게는 4×10-4 Pa 이하이고, 2×10-4 Pa 이하가 특히 바람직하다. In the case of using the sputtering method, the partial pressure of water H 2 O contained in the atmosphere gas is set to 10 −3 Pa or less. There is a fear that the partial pressure of the water is H 2 O is greater than the hole mobility decreased 10 -3 Pa. This is presumably because hydrogen combines with indium or oxygen of the bixbite structure and vertex-covalently forms the edge sharing portion of the oxygen-indium bond. In order to avoid such defects more effectively, the partial pressure of H 2 O is preferably 8 × 10 -4 Pa or less, more preferably 6 × 10 -4 Pa or less, still more preferably 4 × 10 -4 Pa or less And 2 × 10 -4 Pa or less is particularly preferable.

또한, 분위기 가스 중 수소 H2 분압은 통상 10-2 Pa 이하, 5×10-3 Pa 이하가 바람직하고, 10-3 Pa 이하가 보다 바람직하며, 5×10-4 Pa 이하가 더욱 바람직하고, 2×10-4 Pa 이하가 특히 바람직하다. 분위기 가스 중에 H2가 존재하면 캐리어 농도가 증가할 뿐만 아니라, 홀 이동도가 저하될 우려가 있다. Further, the hydrogen H 2 partial pressure in the atmosphere gas is usually preferably 10 −2 Pa or less, 5 × 10 −3 Pa or less, more preferably 10 −3 Pa or less, still more preferably 5 × 10 −4 Pa or less, Particularly preferred is 2 × 10 −4 Pa or less. The presence of H 2 in the atmosphere gas not only increases the carrier concentration but also reduces the hole mobility.

또한, 분위기 가스 중 산소 O2 분압은 통상 40×10-3 Pa 이하로 한다. 분위기 가스 중 산소 분압이 40×10-3 Pa보다 크면, 홀 이동도가 저하되거나 홀 이동도나 캐리어 농도가 불안정해질 우려가 있다. 이는 성막시에 분위기 가스 중 산소가 지나치게 많으면, 결정 격자 사이에 혼입되는 산소가 많아져 산란의 원인이 되거나, 또는 막 중에서 용이하게 이탈하여 불안정화하기 때문인 것으로 추정된다. In addition, the oxygen O 2 partial pressure in the atmospheric gas is usually 40 × 10 -3 Pa or less. If the oxygen partial pressure in the atmosphere gas is greater than 40 × 10 −3 Pa, there is a risk that the hole mobility will decrease or the hole mobility or carrier concentration will become unstable. It is presumed that this is because if the oxygen in the atmosphere gas is excessively large at the time of film formation, the oxygen mixed in between the crystal lattice increases, which causes scattering, or easily escapes and destabilizes in the film.

이러한 결점을 보다 유효하게 회피하기 위해서는, 분위기 가스 중 산소 분압은 바람직하게는 15×10-3 Pa 이하, 보다 바람직하게는 7×10-3 Pa 이하이고, 1×10-3 Pa 이하인 것이 특히 바람직하다. In order to more effectively avoid such drawbacks, the oxygen partial pressure in the atmospheric gas is preferably 15 x 10-3 Pa or less, more preferably 7 x 10-3 Pa or less, particularly preferably 1 x 10-3 Pa or less Do.

또한, 도달 진공도는 통상 10-5 Pa 이하로 한다. 도달 진공도가 10-5 Pa보다 크면 물 H2O의 분압이 높아지고, 물 H2O의 분압을 10-3 Pa 이하로 할 수 없게 될 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는, 도달 압력은 바람직하게는 5×10-6 Pa 이하이고, 10-6 Pa 이하인 것이 특히 바람직하다. In addition, the attained vacuum degree is usually 10 -5 Pa or less. Increasing the vacuum degree reached 10 -5 Pa is greater than the partial pressure of water H 2 O, there is a fear that can not be the partial pressure of water H 2 O to less than 10 -3 Pa. In order to avoid this defect more effectively, the attained pressure is preferably 5 × 10 −6 Pa or less, and particularly preferably 10 −6 Pa or less.

또한, 대면적을 스퍼터법으로 성막하는 경우, 막질의 균일성을 갖게 하기 위해서, 기판을 고정시킨 폴더는 회전시키고, 마그네트를 움직여 침식 범위를 넓히는 등의 방법을 취하는 것이 바람직하다. Further, in the case of forming a large area by the sputtering method, it is preferable to take a method such as rotating the folder on which the substrate is fixed and moving the magnet to widen the erosion range in order to obtain uniformity of the film quality.

이러한 성막 공정에서 통상은 기판 온도 200 ℃ 이하로 물리 성막하고, 성막 공정을 끝낸 후에, 산화인듐과 산화아연을 함유하는 박막에 대하여 산화 처리를 실시함으로써, 투명 반도체 박막 (40) 중 캐리어 농도를 제어할 수 있다. In such a film forming step, the physical film is usually formed at a substrate temperature of 200 ° C. or lower, and after the film forming step is completed, the carrier concentration in the transparent semiconductor thin film 40 is controlled by performing an oxidation treatment on the thin film containing indium oxide and zinc oxide. can do.

여기서, 성막시에 기판 온도가 200 ℃보다 높으면, 산화 처리하여도 캐리어 농도가 낮아지지 않거나 수지제 기판을 이용한 경우에 변형이나 치수 변화를 일으킬 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서는 기판 온도는 바람직하게는 180 ℃ 이하, 보다 바람직하게는 150 ℃ 이하, 더욱 바람직하게는 120 ℃ 이하이고, 90 ℃ 이하인 것이 특히 바람직하다. Here, if the substrate temperature is higher than 200 DEG C during the film formation, there is a fear that the carrier concentration does not decrease even if it is oxidized or that deformation or dimensional change may occur when a resin substrate is used. In order to avoid such defects more effectively, the substrate temperature is preferably 180 ° C or lower, more preferably 150 ° C or lower, even more preferably 120 ° C or lower, and particularly preferably 90 ° C or lower.

이러한 성막 공정을 끝낸 후에, 본 실시 형태에서는 산화인듐과 산화아연을 함유하는 박막에 대하여 산화 처리를 실시함으로써, 투명 반도체 박막 (40) 중 캐리어 농도를 제어할 수 있다. After finishing such a film forming process, in this embodiment, by performing an oxidation process on the thin film containing indium oxide and zinc oxide, carrier concentration in the transparent semiconductor thin film 40 can be controlled.

또한, 성막시에 산소 등의 가스 성분의 농도를 제어하여 캐리어 농도를 제어하는 방법도 있지만, 이러한 방법으로는 홀 이동도가 저하될 우려가 있다. 이는 캐리어 제어를 위해서 도입한 가스 성분이 막 중에 혼입되어 산란 인자로 되어 있기 때문인 것으로 추정된다. Moreover, although the method of controlling a carrier density | concentration by controlling the density | concentration of gas components, such as oxygen, at the time of film-forming, there exists a possibility that hole mobility may fall by such a method. This is presumably because the gas component introduced for the carrier control is mixed in the film and becomes a scattering factor.

또한, 산화 처리로는 산소 존재하에서 통상 80 내지 650 ℃, 0.5 내지 12000 분의 조건으로 열 처리한다. In addition, as an oxidation process, it heat-processes normally at 80-650 degreeC and 0.5-12000 minutes in presence of oxygen.

열 처리의 온도가 80 ℃보다 낮으면 처리 효과가 발현하지 않거나 시간이 지나치게 걸릴 우려가 있고, 650 ℃보다 높으면 기판이 변형될 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서, 처리 온도는 바람직하게는 120 내지 500 ℃, 보다 바람직하게는 150 내지 450 ℃, 더욱 바람직하게는 180 내지 350 ℃이고, 200 내지 300 ℃가 특히 바람직하다. If the temperature of the heat treatment is lower than 80 ° C., the treatment effect may not be expressed or the time may be too long. If the temperature of the heat treatment is higher than 650 ° C., the substrate may be deformed. In order to more effectively avoid this drawback, the treatment temperature is preferably 120 to 500 ° C, more preferably 150 to 450 ° C, still more preferably 180 to 350 ° C, and particularly preferably 200 to 300 ° C.

또한, 열 처리의 시간이 0.5 분보다 짧으면 내부까지 전열하는 시간이 부족하여 처리가 불충분해질 우려가 있고, 12000 분보다 길면 처리 장치가 커져 공업적으로 사용할 수 없거나 처리 중에 기판이 파손·변형될 우려가 있다. 이러한 결점을 보다 유효하게 회피하기 위해서, 처리 시간은 바람직하게는 1 내지 600 분, 보다 바람직하게는 5 내지 360 분, 더욱 바람직하게는 15 내지 240 분이고, 30 내지 120 분이 특히 바람직하다. In addition, if the heat treatment time is shorter than 0.5 minutes, there is a fear that the heat treatment to the inside is insufficient, and if the heat treatment time is longer than 12000 minutes, the treatment apparatus may become large, which may not be used industrially or the substrate may be damaged or deformed during the treatment. There is. In order to more effectively avoid this defect, the treatment time is preferably 1 to 600 minutes, more preferably 5 to 360 minutes, still more preferably 15 to 240 minutes, and particularly preferably 30 to 120 minutes.

또한, 산화 처리로는 산소 존재하에 램프 어닐링 장치(LA; Lamp Annealer), 급속 열 어닐링 장치(RTA; Rapid Thermal Annealer) 또는 레이저 어닐링 장치에 의해 열 처리할 수 있고, 산화 처리로서 오존 처리 또한 적용할 수도 있다.Further, the oxidation treatment may be heat treated by a lamp annealing device (LA), a rapid thermal annealing device (RTA) or a laser annealing device in the presence of oxygen, and ozone treatment may also be applied as the oxidation treatment. It may be.

이하, 구체적인 실시예를 들어 본 발명을 보다 상세히 설명한다. Hereinafter, the present invention will be described in more detail with reference to specific examples.

[실시예 1]Example 1

(1) 스퍼터링 타겟의 제조, 및 평가(1) Preparation and Evaluation of Sputtering Targets

1. 타겟의 제조1. Manufacture of target

원료로서 평균 입경이 3.4 ㎛인 산화인듐과, 평균 입경이 0.6 ㎛인 산화아연을 원자비〔In/(In+Zn)〕가 0.28, 원자비〔Zn/(In+Zn)〕가 0.72가 되도록 혼합하여 이것을 습식 볼밀에 공급하고, 72 시간 동안 혼합 분쇄하여 원료 미분말을 얻었다. As a raw material, indium oxide having an average particle diameter of 3.4 µm and zinc oxide having an average particle diameter of 0.6 µm were used so that the atomic ratio [In / (In + Zn)] was 0.28 and the atomic ratio [Zn / (In + Zn)] was 0.72. The mixture was fed to a wet ball mill and mixed and ground for 72 hours to obtain a raw fine powder.

얻어진 원료 미분말을 조립한 후, 직경 10 cm, 두께 5 mm의 치수에 프레스 성형하고, 이것을 소성로에 넣고, 산소 가스 가압하에서 1,400 ℃, 48 시간의 조건으로 소성하여 소결체(타겟)를 얻었다. 이 때, 승온 속도는 3 ℃/분이었다. After the obtained raw fine powder was granulated, it was press-molded to the diameter of 10 cm and the thickness of 5 mm, it was put into the kiln, and it baked under the conditions of 1,400 degreeC and 48 hours under oxygen gas pressurization, and obtained the sintered compact (target). At this time, the temperature raising rate was 3 ° C / min.

2. 타겟의 평가2. Evaluation of the target

얻어진 타겟에 대해서 밀도, 벌크 저항값을 측정하였다. 그 결과, 이론 상대 밀도는 99 %이고, 사 프로브법에 의해 측정한 벌크 저항값은 0.8 mΩ였다. The density and bulk resistance values of the obtained targets were measured. As a result, the theoretical relative density was 99%, and the bulk resistance value measured by the yarn probe method was 0.8 mΩ.

(2) 투명 반도체 박막의 성막(2) Film formation of a transparent semiconductor thin film

상기 (1)에서 얻어진 스퍼터링 타겟을 DC 스퍼터법의 하나인 DC 마그네트론 스퍼터링법의 성막 장치에 장착하고, 유리 기판(코닝 1737) 상에 투명 도전막을 성막하였다. The sputtering target obtained in the above (1) was mounted on a film forming apparatus of the DC magnetron sputtering method which is one of the DC sputtering methods, and a transparent conductive film was formed on a glass substrate (Corning 1737).

여기서의 스퍼터 조건으로는 기판 온도; 25 ℃, 도달 압력; 1×10-3 Pa, 분위기 가스; Ar 100 %, 스퍼터 압력(전압); 4×10-1 Pa, 투입 전력 100 W, 성막 시간 20 분간으로 하였다. Sputtering conditions here include substrate temperature; 25 ° C., reaching pressure; 1 × 10 −3 Pa, atmospheric gas; Ar 100%, sputter pressure (voltage); It was set as 4 * 10 <-1> Pa, input electric power 100W, and film forming time 20 minutes.

이 결과, 유리 기판 상에 막 두께가 약 100 nm의 투명 도전성 산화물이 형성된 투명 도전 유리가 얻어졌다. As a result, a transparent conductive glass in which a transparent conductive oxide having a film thickness of about 100 nm was formed on a glass substrate was obtained.

또한, 얻어진 막 조성을 ICP법으로 분석한 바, 원자비〔In/(In+Zn)〕가 0.28, 원자비〔Zn/(In+Zn)〕가 0.72였다. Moreover, when the obtained film composition was analyzed by ICP method, atomic ratio [In / (In + Zn)] was 0.28, and atomic ratio [Zn / (In + Zn)] was 0.72.

(3) 투명 반도체 박막의 산화 처리(3) Oxidation treatment of transparent semiconductor thin film

상기 (2)에서 얻어진 투명 반도체 박막을 대기중(산소 존재하) 150 ℃에서 100 시간 동안 가열(대기하 열 처리)함으로써 산화 처리를 행하였다. The transparent semiconductor thin film obtained in the above (2) was subjected to oxidation treatment by heating (atmospheric heat treatment) at 150 ° C for 100 hours in the air (in the presence of oxygen).

(4) 투명 반도체 박막의 물성의 평가(4) Evaluation of physical properties of a transparent semiconductor thin film

상기 (3)에서 얻어진 투명 반도체 박막의 캐리어 농도 및 홀 이동도를 홀 측정 장치에 의해 측정하였다. 캐리어 농도는 2×1015 cm-3, 홀 이동도 16 ㎠/Vs였다. 또한, 사단자법에 의해 측정한 비저항값은 200 Ωcm였다. The carrier concentration and hole mobility of the transparent semiconductor thin film obtained in (3) above were measured by a hole measuring apparatus. Carrier concentration was 2 * 10 <15> cm <-3> , hole mobility 16cm <2> / Vs. In addition, the specific resistance measured by the four-terminal method was 200 Ωcm.

또한, X선 회절로 비정질막인 것을 확인하였다. It was confirmed by X-ray diffraction that the film was an amorphous film.

홀 측정 장치 및 그 측정 조건은 하기와 같다.The hole measuring apparatus and the measurement conditions thereof are as follows.

[홀 측정 장치][Hole measuring device]

도요 테크니카제: 레시 테스트(Resi Test) 8310Toyo Technicaze: Resi Test 8310

[측정 조건][Measuring conditions]

실온(25 ℃), 0.5[T], AC 자장 홀 측정 Room temperature (25 ° C), 0.5 [T], AC magnetic field measurement

또한, 이 투명 도전성 산화물의 투명성에 대해서는 분광 광도계에 의해 파장 550 nm에서의 광선에 대한 광선 투과율이 85 %이고, 투명성도 우수한 것이었다. 또한, 에너지 밴드갭은 3.3 eV로 충분히 컸다. Moreover, about the transparency of this transparent conductive oxide, the light transmittance with respect to the light ray in wavelength 550nm was 85% with the spectrophotometer, and it was also excellent in transparency. In addition, the energy band gap was sufficiently large to be 3.3 eV.

[실시예 2 내지 7, 비교예 1 내지 4][Examples 2 to 7, Comparative Examples 1 to 4]

원료의 조성비, 성막 조건, 산화 처리 조건을 표 1과 같이 조정한 것 이외에는 실시예 1과 동일하게 제조 평가하였다. Production evaluation was carried out similarly to Example 1 except having adjusted the composition ratio, film-forming conditions, and oxidation process conditions of a raw material as Table 1.

Figure 112008034797215-pct00001
Figure 112008034797215-pct00001

또한, 실시예 및 비교예의 반도체 박막에 대해서 이하와 같이 박막 트랜지스터를 제조하고, 그 평가를 행하였다. Moreover, about the semiconductor thin film of an Example and a comparative example, the thin film transistor was produced as follows and the evaluation was performed.

[상부 게이트형 투명 박막 트랜지스터] [Upper Gate Type Transparent Thin Film Transistor]

PET 기판 상에, 성막 시간 이외에는 상기 실시예 1 내지 7, 비교예 1 내지 4와 동일한 조건으로 제조한 30 nm의 투명 반도체 박막을 이용하여, 도 1과 같은 구성으로 채널 길이 L=10 ㎛, 채널폭 W=150 ㎛의 상부 게이트형의 박막 트랜지스터를 구성하였다. On the PET substrate, except for the deposition time, a channel length L = 10 μm and a channel in the same configuration as in FIG. 1 using a 30 nm transparent semiconductor thin film manufactured under the same conditions as in Examples 1 to 7, and Comparative Examples 1 to 4 above. An upper gate thin film transistor having a width of W = 150 μm was constructed.

이 때, 게이트 절연막으로서 유전율이 높은 산화이트륨을 두께 170 nm로 적층하여 이용하였다. 또한, 게이트 전극, 소스 전극, 드레인 전극의 각 전극으로서 두께 150 nm의 IZO를 이용하였다. At this time, yttrium oxide having a high dielectric constant was laminated at a thickness of 170 nm as a gate insulating film. In addition, IZO having a thickness of 150 nm was used as each electrode of the gate electrode, the source electrode, and the drain electrode.

얻어진 박막 트랜지스터에 대해서 이하의 기준으로 평가하였다. 그 결과를 온-오프 비와 함께 표 1에 통합하여 나타낸다. The following references | standards evaluated the obtained thin film transistor. The results are shown in Table 1 together with the on-off ratio.

[평가 기준][Evaluation standard]

양호: 10회 이상 동작을 반복하여도 1-V 특성의 이력 현상이 작다.Good: Even if the operation is repeated 10 times or more, the hysteresis of the 1-V characteristic is small.

약간 양호: 10회 이상 동작을 반복하면 1-V 특성에 큰 이력 현상이 발생한다. Slightly good: Repeated operation 10 times or more leads to a large hysteresis in the 1-V characteristic.

불량: 10회 미만의 동작의 반복으로 I-V 특성에 큰 이력 현상이 발생한다. Poor: A large hysteresis occurs in I-V characteristics with repetition of less than 10 operations.

이상, 본 발명에 대해서 바람직한 실시 형태를 나타내고 설명했지만, 본 발명은 상술한 실시 형태에만 한정되는 것은 아니고, 본 발명의 범위에서 여러 가지 변경 실시가 가능한 것은 물론이다. As mentioned above, although preferred embodiment was shown and demonstrated about this invention, this invention is not limited only to embodiment mentioned above, Of course, various changes can be made in the range of this invention.

예를 들면, 상술한 실시 형태에서는 박막 트랜지스터를 예로 들었지만, 본 발명에 따른 반도체 박막은 여러 가지 전계 효과형 트랜지스터에 적용할 수 있다. For example, although the thin film transistor is taken as an example in the above-described embodiment, the semiconductor thin film according to the present invention can be applied to various field effect transistors.

본 발명에서의 반도체 박막은 박막 트랜지스터 등의 전계 효과형 트랜지스터에 이용하는 반도체 박막으로서 널리 이용할 수 있다. The semiconductor thin film in the present invention can be widely used as a semiconductor thin film used for a field effect transistor such as a thin film transistor.

Claims (14)

산화아연과 산화인듐을 함유하는 비정질막으로 이루어지며, 캐리어 밀도가 10+17 cm-3 이하, 홀 이동도가 2 ㎠/V·초 이상, 에너지 밴드갭이 2.4 eV 이상이고,An amorphous film containing zinc oxide and indium oxide, having a carrier density of 10 +17 cm -3 or less, a hole mobility of 2 cm 2 / V · sec or more, an energy band gap of 2.4 eV or more, X선 산란 측정으로부터 구해지는 운동 직경 분포 함수(RDF)에서의 원자간 거리가 0.3 내지 0.36 nm 사이의 RDF의 최대값을 A, 원자간 거리가 0.36 내지 0.42 nm 사이의 RDF의 최대값을 B로 했을 때에, A/B>0.8의 관계를 만족시키는 것을 특징으로 하는 반도체 박막. The maximum value of RDF between 0.3 to 0.36 nm for interatomic distance and the maximum value of RDF between 0.36 to 0.42 nm for Atomic distance in RDF obtained from X-ray scattering measurement When satisfy | filling, the semiconductor thin film characterized by satisfy | filling the relationship of A / B> 0.8. 제1항에 있어서, 상기 비정질막 중 아연[Zn]과 인듐[In]의 원자비가 Zn/(Zn+In)=0.10 내지 0.82인 것을 특징으로 하는 반도체 박막. The semiconductor thin film according to claim 1, wherein an atomic ratio of zinc [Zn] and indium [In] in the amorphous film is Zn / (Zn + In) = 0.10 to 0.82. 제1항에 있어서, 상기 비정질막 중 아연[Zn]과 인듐[In]의 원자비가 Zn/(Zn+In)=0.51 내지 0.80인 것을 특징으로 하는 반도체 박막. The semiconductor thin film according to claim 1, wherein an atomic ratio of zinc [Zn] and indium [In] in the amorphous film is Zn / (Zn + In) = 0.51 to 0.80. 제1항 내지 제3항 중 어느 한 항에 있어서, 파장 550 nm에서의 투과율이 75 % 이상인 것을 특징으로 하는 반도체 박막. The semiconductor thin film according to any one of claims 1 to 3, wherein the transmittance at a wavelength of 550 nm is 75% or more. 제1항 내지 제3항 중 어느 한 항에 있어서, 일함수가 3.5 내지 6.5 eV의 비축퇴 반도체 박막인 것을 특징으로 하는 반도체 박막.The semiconductor thin film according to any one of claims 1 to 3, wherein the work function is a 3.5 to 6.5 eV non-degenerate semiconductor thin film. 제1항 내지 제3항 중 어느 한 항에 있어서, 비정질막에 나노결정이 분산되어 있는 것을 특징으로 하는 반도체 박막.The semiconductor thin film according to any one of claims 1 to 3, wherein nanocrystals are dispersed in an amorphous film. 제1항 내지 제3항 중 어느 한 항에 있어서, 제3 금속 원소[M]를 함유하며, 상기 제3 금속 원소[M]와 인듐[In]의 원자비[M/(M+In)]가 0.5를 초과하지 않는 것을 특징으로 하는 반도체 박막.The atomic ratio [M / (M + In) of the third metal element [M] to indium [In] according to any one of claims 1 to 3, which contains a third metal element [M]. The semiconductor thin film, characterized in that does not exceed 0.5. 제1항 내지 제3항 중 어느 한 항에 있어서, 제3 금속 원소[M]를 함유하며, 상기 제3 금속 원소[M]와 인듐[In]의 원자비[M/(M+In)]가 0.3을 초과하지 않는 것을 특징으로 하는 투명 산화물 반도체 박막.The atomic ratio [M / (M + In) of the third metal element [M] to indium [In] according to any one of claims 1 to 3, which contains a third metal element [M]. A transparent oxide semiconductor thin film, characterized in that does not exceed 0.3. 제1항 내지 제3항 중 어느 한 항에 기재된 반도체 박막을 제조함에 있어서, 분위기 가스 중 물 H2O의 분압이 10-3 Pa 이하가 되는 조건으로 산화아연과 산화인듐을 함유하는 비정질막을 성막하는 것을 특징으로 하는 반도체 박막의 제조 방법.In manufacturing the semiconductor thin film according to any one of claims 1 to 3, an amorphous film containing zinc oxide and indium oxide is formed under conditions such that the partial pressure of water H 2 O in the atmospheric gas is 10 −3 Pa or less. The manufacturing method of the semiconductor thin film characterized by the above-mentioned. 제9항에 있어서, 기판 온도 200 ℃ 이하에서 물리 성막한 상기 비정질막을 산화 처리하는 공정을 포함하는 것을 특징으로 하는 반도체 박막의 제조 방법. The method for manufacturing a semiconductor thin film according to claim 9, comprising the step of oxidizing the amorphous film formed by physically forming the film at a substrate temperature of 200 ° C or lower. 산화아연과 산화인듐을 함유하는 비정질막으로 이루어지며, 캐리어 밀도가 10+17 cm-3 이하, 홀 이동도가 2 ㎠/V·초 이상, 에너지 밴드갭이 2.4 eV 이상이고,An amorphous film containing zinc oxide and indium oxide, having a carrier density of 10 +17 cm -3 or less, a hole mobility of 2 cm 2 / V · sec or more, an energy band gap of 2.4 eV or more, X선 산란 측정으로부터 구해지는 운동 직경 분포 함수(RDF)에서의 원자간 거리가 0.3 내지 0.36 nm 사이의 RDF의 최대값을 A, 원자간 거리가 0.36 내지 0.42 nm 사이의 RDF의 최대값을 B로 했을 때에, A/B>0.8의 관계를 만족시키는 반도체 박막을 갖는 것을 특징으로 하는 박막 트랜지스터.The maximum value of RDF between 0.3 to 0.36 nm for interatomic distance and the maximum value of RDF between 0.36 to 0.42 nm for Atomic distance in RDF obtained from X-ray scattering measurement The thin film transistor which has a semiconductor thin film which satisfy | fills the relationship of A / B> 0.8 when it carries out. 제11항에 있어서, 상기 반도체 박막이 수지 기판 상에 설치되어 있는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor according to claim 11, wherein the semiconductor thin film is provided on a resin substrate. 제11항 또는 제12항에 기재된 박막 트랜지스터를 갖는 것을 특징으로 하는 활성 매트릭스 구동 표시 패널.An active matrix drive display panel comprising the thin film transistor according to claim 11. 삭제delete
KR1020087011741A 2005-11-18 2006-11-16 Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel KR101291977B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00334501 2005-11-18
JP2005334501A JP5376750B2 (en) 2005-11-18 2005-11-18 Semiconductor thin film, manufacturing method thereof, thin film transistor, active matrix drive display panel
PCT/JP2006/322808 WO2007058231A1 (en) 2005-11-18 2006-11-16 Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel

Publications (2)

Publication Number Publication Date
KR20080069607A KR20080069607A (en) 2008-07-28
KR101291977B1 true KR101291977B1 (en) 2013-08-09

Family

ID=38048615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011741A KR101291977B1 (en) 2005-11-18 2006-11-16 Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel

Country Status (5)

Country Link
JP (1) JP5376750B2 (en)
KR (1) KR101291977B1 (en)
CN (1) CN101309863B (en)
TW (1) TWI412135B (en)
WO (1) WO2007058231A1 (en)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5215589B2 (en) 2007-05-11 2013-06-19 キヤノン株式会社 Insulated gate transistor and display device
JP5241143B2 (en) * 2007-05-30 2013-07-17 キヤノン株式会社 Field effect transistor
JP5242083B2 (en) * 2007-06-13 2013-07-24 出光興産株式会社 Crystalline oxide semiconductor and thin film transistor using the same
JP5354999B2 (en) * 2007-09-26 2013-11-27 キヤノン株式会社 Method for manufacturing field effect transistor
CN103258857B (en) * 2007-12-13 2016-05-11 出光兴产株式会社 Field-effect transistor using oxide semiconductor and method for manufacturing same
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP5219529B2 (en) * 2008-01-23 2013-06-26 キヤノン株式会社 Field effect transistor and display device including the field effect transistor
GB2457872A (en) * 2008-02-13 2009-09-02 Univ Ind & Acad Collaboration Thin-film transistor using nano-crystalline thin-film as active layer, and method for fabricating the same
KR100918404B1 (en) 2008-03-03 2009-09-24 삼성모바일디스플레이주식회사 Organic thin film transistor and a flat panel display employing the same
US8017045B2 (en) 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
JP5510767B2 (en) * 2008-06-19 2014-06-04 出光興産株式会社 Thin film transistor and manufacturing method thereof
JP5322530B2 (en) * 2008-08-01 2013-10-23 富士フイルム株式会社 Thin film field effect transistor manufacturing method and thin film field effect transistor manufactured by the manufacturing method
JP5480554B2 (en) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 Semiconductor device
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JPWO2010032422A1 (en) 2008-09-19 2012-02-02 出光興産株式会社 Oxide sintered body and sputtering target
KR102094683B1 (en) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR101961632B1 (en) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
CN101719493B (en) 2008-10-08 2014-05-14 株式会社半导体能源研究所 Display device
KR101667909B1 (en) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (en) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN103730509B (en) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 Semiconductor devices
TWI536577B (en) * 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing the same
TWI606593B (en) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing the same
TWI585955B (en) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 Photosensor and display device
JP5515281B2 (en) * 2008-12-03 2014-06-11 ソニー株式会社 THIN FILM TRANSISTOR, DISPLAY DEVICE, ELECTRONIC DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI654689B (en) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing same
KR101017494B1 (en) * 2009-02-20 2011-02-25 연세대학교 산학협력단 InZnO THIN FILM AND FABRICATION METHOD THEREOF
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101834009B (en) * 2009-03-13 2013-05-01 中国科学院福建物质结构研究所 Low-indium doping amount zinc oxide transparent conducting film and preparation method thereof
US8378342B2 (en) 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR101681884B1 (en) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic appliance
TWI489628B (en) 2009-04-02 2015-06-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
KR101457837B1 (en) * 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101782176B1 (en) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
WO2011024501A1 (en) 2009-08-31 2011-03-03 シャープ株式会社 Oxide semiconductor, thin film transistor, and display device
KR20230165355A (en) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR102111264B1 (en) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
KR102443297B1 (en) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film and semiconductor device
KR101877149B1 (en) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor layer, semiconductor device and manufacturing method thereof
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101801540B1 (en) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic device including the liquid crystal display device
KR101933841B1 (en) 2009-10-16 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic apparatus having the same
KR102023128B1 (en) * 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Analog circuit and semiconductor device
KR101801959B1 (en) * 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic device including the same
KR101835155B1 (en) 2009-10-30 2018-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device, driving method of the same, and electronic appliance including the same
KR101770981B1 (en) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit and semiconductor device
KR102484475B1 (en) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR102329497B1 (en) * 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the same
KR101799265B1 (en) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20190093705A (en) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180030255A (en) 2009-11-30 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device, method for driving the same, and electronic device including the same
KR102117506B1 (en) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101857693B1 (en) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101804589B1 (en) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20120101716A (en) 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR102069496B1 (en) 2010-01-24 2020-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US8947337B2 (en) 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102163691A (en) * 2010-02-22 2011-08-24 复旦大学 Mixed type oxide thin film transistor and preparation method thereof
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
JP5491258B2 (en) * 2010-04-02 2014-05-14 出光興産株式会社 Method for forming oxide semiconductor
US9349325B2 (en) * 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8416622B2 (en) * 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5718072B2 (en) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Thin film transistor oxide for semiconductor layer and sputtering target, and thin film transistor
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
CN105336791B (en) 2010-12-03 2018-10-26 株式会社半导体能源研究所 Oxide semiconductor film and semiconductor device
GB201021855D0 (en) 2010-12-23 2011-02-02 Element Six Ltd Microwave power delivery system for plasma reactors
GB201021870D0 (en) 2010-12-23 2011-02-02 Element Six Ltd A microwave plasma reactor for manufacturing synthetic diamond material
GB201021865D0 (en) 2010-12-23 2011-02-02 Element Six Ltd A microwave plasma reactor for manufacturing synthetic diamond material
GB201021860D0 (en) 2010-12-23 2011-02-02 Element Six Ltd A microwave plasma reactor for diamond synthesis
GB201021853D0 (en) 2010-12-23 2011-02-02 Element Six Ltd A microwave plasma reactor for manufacturing synthetic diamond material
US9637838B2 (en) 2010-12-23 2017-05-02 Element Six Limited Methods of manufacturing synthetic diamond material by microwave plasma enhanced chemical vapor deposition from a microwave generator and gas inlet(s) disposed opposite the growth surface area
GB201021913D0 (en) 2010-12-23 2011-02-02 Element Six Ltd Microwave plasma reactors and substrates for synthetic diamond manufacture
JP5975635B2 (en) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 Semiconductor device
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5189674B2 (en) * 2010-12-28 2013-04-24 出光興産株式会社 Laminated structure having oxide semiconductor thin film layer, method for producing laminated structure, thin film transistor, and display device
KR101891650B1 (en) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 OXIDE SEMICONDUCTOR, THIN FILM TRANSISTOR INCLUDING THE SAME AND THIN FILM TRANSISTOR array PANEL INCLUDING THE SAME
KR20130049620A (en) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 Display device
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102509735B (en) * 2011-12-27 2013-10-02 武汉大学 Amorphous indium zinc oxide/indium oxide nanocrystalline homogeneous composite thin film transistor and preparation method thereof
JP6220526B2 (en) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (en) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 Thin film transistor, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
KR20130129674A (en) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 Thin film transistor and thin film transistor array panel including the same
JP6351947B2 (en) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
DE112013005331T5 (en) 2012-11-08 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method of forming a metal oxide film
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP5581416B2 (en) * 2013-04-03 2014-08-27 出光興産株式会社 Crystalline oxide semiconductor and thin film transistor using the same
TWI652822B (en) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 Oxide semiconductor film and formation method thereof
TWI608523B (en) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6264090B2 (en) * 2013-07-31 2018-01-24 株式会社リコー FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING FIELD EFFECT TRANSISTOR
JP5678149B2 (en) * 2013-08-26 2015-02-25 出光興産株式会社 Semiconductor thin film, manufacturing method thereof, thin film transistor, active matrix drive display panel
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN115995242A (en) 2016-03-18 2023-04-21 株式会社半导体能源研究所 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN111302786B (en) * 2020-03-27 2022-06-21 宁波南海泰格尔陶瓷有限公司 Preparation method of transparent zinc oxide ceramic

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105054A1 (en) * 2003-05-20 2004-12-02 Idemitsu Kosan Co. Ltd. Amorphous transparent conductive film, sputtering target as its raw material, amorphous transparent electrode substrate, process for producing the same and color filter for liquid crystal display
US20050199959A1 (en) 2004-03-12 2005-09-15 Chiang Hai Q. Semiconductor device
WO2005088726A1 (en) 2004-03-12 2005-09-22 Japan Science And Technology Agency Amorphous oxide and thin film transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60041353D1 (en) * 1999-11-25 2009-02-26 Idemitsu Kosan Co SPUTTERTARGET, TRANSPARENT CONDUCTIVE OXID AND PREPARATION PROCESS FOR SPUTTERTARGET
JP2003016858A (en) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd Manufacturing method of indium tin oxide film
JP4515676B2 (en) * 2001-09-20 2010-08-04 帝人株式会社 Transparent conductive laminate
JP2002319682A (en) * 2002-01-04 2002-10-31 Japan Science & Technology Corp Transistor and semiconductor device
JP2003347400A (en) * 2002-05-30 2003-12-05 Asahi Kasei Corp Method of forming semiconductor pattern
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (en) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP4166105B2 (en) * 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP5126730B2 (en) * 2004-11-10 2013-01-23 キヤノン株式会社 Method for manufacturing field effect transistor
JP4981282B2 (en) * 2005-09-06 2012-07-18 キヤノン株式会社 Thin film transistor manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105054A1 (en) * 2003-05-20 2004-12-02 Idemitsu Kosan Co. Ltd. Amorphous transparent conductive film, sputtering target as its raw material, amorphous transparent electrode substrate, process for producing the same and color filter for liquid crystal display
US20050199959A1 (en) 2004-03-12 2005-09-15 Chiang Hai Q. Semiconductor device
WO2005088726A1 (en) 2004-03-12 2005-09-22 Japan Science And Technology Agency Amorphous oxide and thin film transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Akihiro Takagi etc,Carrier transport and electronic structure in amorphous oxide semiconductor, a-InGaZnO4,thin solid films,2005.02.12.,486(2005) pp.38-41 *
Akihiro Takagi etc,Carrier transport and electronic structure in amorphous oxide semiconductor, a-InGaZnO4,thin solid films,2005.02.12.,486(2005) pp.38-41*

Also Published As

Publication number Publication date
WO2007058231A1 (en) 2007-05-24
KR20080069607A (en) 2008-07-28
TWI412135B (en) 2013-10-11
TW200725907A (en) 2007-07-01
JP5376750B2 (en) 2013-12-25
JP2007142195A (en) 2007-06-07
CN101309863A (en) 2008-11-19
CN101309863B (en) 2011-12-28

Similar Documents

Publication Publication Date Title
KR101291977B1 (en) Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel
US7998372B2 (en) Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
KR101398332B1 (en) Semiconductor thin film and method for manufacturing same, and thin film transistor
KR101263538B1 (en) Semiconductor thin film method for producing same and thin film transistor
JP5829659B2 (en) Sputtering target and manufacturing method thereof
US8668849B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
JP5466939B2 (en) Semiconductor device, polycrystalline semiconductor thin film, method for manufacturing polycrystalline semiconductor thin film, field effect transistor, and method for manufacturing field effect transistor
JP5307144B2 (en) Field effect transistor, manufacturing method thereof, and sputtering target
JP2009253204A (en) Field-effect transistor using oxide semiconductor, and its manufacturing method
JPWO2009081885A1 (en) Oxide semiconductor field effect transistor and manufacturing method thereof
JP2009231664A (en) Field-effect transistor, and manufacturing method thereof
JP5702447B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
JP5678149B2 (en) Semiconductor thin film, manufacturing method thereof, thin film transistor, active matrix drive display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 7