KR101290502B1

KR101290502B1 - 제어 장치, 주사형 노광 장치, 장치 제조 방법 및 제어 방법

Info

Publication number: KR101290502B1
Application number: KR1020100009367A
Authority: KR
Inventors: 기요시 다까기
Original assignee: 캐논 가부시끼가이샤
Priority date: 2009-02-03
Filing date: 2010-02-02
Publication date: 2013-07-26
Also published as: KR20100089771A; TW201030486A; TWI425333B; US20100198371A1; US8244385B2; JP2010181955A; JP5235707B2

Abstract

제어 장치는, 동기 오차가 입력되는 제1 학습 필터와 제2 학습 필터를 포함하고, 제1 학습 필터의 출력에 기초하여 제1 제어 대상으로 제어 입력을 피드 포워드 하고, 제2 학습 필터의 출력에 기초하여 제2 제어 대상으로 제어 입력을 피드 포워드하도록 구성된 반복 학습 제어 회로를 포함한다. 제1 학습 필터 및 제2 학습 필터 각각은 제1 제어 대상과 제2 제어 대상의 전달 함수와, 제1 제어 회로와 제2 제어 회로의 제어기의 전달 함수를 포함한다.

Description

제어 장치, 주사형 노광 장치, 장치 제조 방법 및 제어 방법{CONTROL DEVICE, SCANNING EXPOSURE APPARATUS, DEVICE MANUFACTURING METHOD AND CONTROL METHOD}

본 발명은 제어 장치에 관한 것이다.

주사형 노광 장치 또는 갠트리형(gantry-type) 기계 툴에서는, 복수의 이동체의 위치 또는 복수의 제어 축의 위치가 고정밀도로 동기 제어되어야 한다. 따라서, 종래에는, 마스터-슬레이브 동기 제어가 행하여져 왔다. 마스터-슬레이브 동기 제어에서는, 복수의 이동체들 중 하나가 마스터로서의 역할을 하고, 다른 이동체들은 슬레이브들로서의 역할을 하며, 마스터에서 외란이 발생할 때, 슬레이브들은 마스터의 변위를 추종한다. 이러한 방식으로, 동기의 정밀도가 향상된다. 슬레이브에서 발생하는 외란은 슬레이브의 제어에 의해 저감된다.

또한, 웨이퍼 스테이지와 레티클 스테이지 사이의 동기 정밀도를 더욱 향상시키기 위해, 바이래터럴(bilateral) 동기 제어가 제안되었다(일본 특허 출원 공개 제 08-241126호 공보). 바이래터럴 동기 제어에서는, 외란이 제어 대상(control target)들 중 어느 한쪽에서 발생하는 경우, 마스터와 슬레이브가 서로를 구별하지 않고 동기 오차를 양자가 동시에 보상하도록 동작한다. 또한, 일본 특허 출원 제2006-310849호는, 반복 학습 제어가 적용되는 마스터-슬레이브 동기를 개시하고 있다.

바이래터럴 동기 제어(또는 유사하게 2개 이상의 제어 축에 대한 멀티-래터럴(multi-lateral) 동기 제어)의 동기 성능은 마스터-슬레이브 동기 제어의 성능보다 우수한 것으로 여겨지고 있다. 그러나, 바이래터럴 동기 제어의 제어 시스템은 복잡한 구성을 가지며 제어 시스템을 도출하거나 조정하는 것이 곤란하다. 그 결과, 동기 정밀도를 향상시키는 것이 곤란하다.

본 발명은, 바이래터럴(멀티-래터럴) 동기 제어에서, 제어 시스템의 도출이나 조정을 간이화하면서도, 동기 정밀도를 향상시키는 제어 장치에 관한 것이다.

본 발명의 일 양태에 따르면, 제어 장치는, 제1 제어 대상의 위치를 제어하도록 구성된 제1 제어 회로; 제2 제어 대상의 위치를 제어하도록 구성된 제2 제어 회로; 상기 제1 제어 대상과 상기 제2 제어 대상 사이의 동기 오차를 산출하도록 구성된 산출 유닛; 및 상기 동기 오차가 입력되는 제1 학습 필터와 제2 학습 필터를 포함하고, 상기 제1 학습 필터의 출력에 기초하여 상기 제1 제어 대상으로 제어 입력을 피드 포워드 하고, 상기 제2 학습 필터의 출력에 기초하여 상기 제2 제어 대상으로 제어 입력을 피드 포워드하도록 구성된 반복 학습 제어 회로를 포함한다.

본 발명의 추가적인 특징 및 양태는 첨부된 도면을 참조하고 실시예들의 상세한 설명으로부터 명백해질 것이다.

본 명세서의 일부를 구성하고 이에 통합되어 있는 첨부 도면은 본 발명의 실시예, 특징 및 양태들을 설명하며, 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.

본 발명에 따르면, 바이래터럴(멀티-래터럴) 동기 제어에서, 제어 시스템의 도출이나 조정을 간이화하면서도, 동기 정밀도를 향상시키는 효과를 획득할 수 있다.

도 1은 제1 실시예에 따른 반복 학습 제어를 나타내는 블록도.
도 2는 제1 실시예에 따른 반복 학습 제어를 나타내는 흐름도.
도 3a, 3b 및 3c는 도 1에 나타낸 학습 필터의 상세한 구성을 나타내는 블록도.
도 4는 웨이퍼 스테이지와 레티클 스테이지의 변위와, 출력으로서의 동기 오차에 대한 확장된 시스템을 나나태는 블록도.
도 5는 도 4에 나타낸 확장된 시스템을 사용하여, 바이래터럴 반복 학습 제어를 나타내는 블록도.
도 6은 도 4에 나타낸 확장된 시스템과 피드백 제어 시스템의 조합인 폐루프 시스템을 나타내는 블록도.
도 7은 반복 학습 필터를 도출하는 데 사용되는 일반화된 플랜트를 나타내는 블록도.
도 8은 도출된 학습 필터의 이득을 나타내는 도면.
도 9는 웨이퍼 스테이지와 레티클 스테이지의 대상 궤적을 나타내는 도면.
도 10a 내지 10d는 제1 실시예에 따른 시뮬레이션 응답으로서의 추종 오차를 나타내는 도면.
도 11a 내지 11d는 독립 반복 학습 제어 시뮬레이션의 응답으로서의 추종 오차를 나타내는 도면.
도 12는 제1 실시예에 따른 시뮬레이션 응답으로서의 동기 오차를 나타내는 도면.
도 13a 내지 13d는 제1 실시예에서 외란이 발생한 경우, 시뮬레이션 응답으로서의 추종 오차를 나타내는 도면.
도 14a 내지 14d는 외란이 가해졌을 경우, 독립 반복 학습 제어의 응답으로서의 추종 오차를 나타내는 도면.
도 15는 제1 실시예에서 외란이 발생한 경우, 시뮬레이션 응답으로서의 동기 오차를 나타내는 도면.
도 16은 제1 실시예에 따른 시뮬레이션 응답으로서의 동기 오차를 나타내는 도면.
도 17은 제2 실시예에 따른 반복 학습 제어를 나타내는 블록도.
도 18은 도 17에 나타낸 제어 시스템(P_S)의 상세한 구성을 나타내는 도면.
도 19는 도 18에 나타낸 반복 학습 제어 회로(ILC)의 상세한 구성을 나타내는 도면.
도 20은 제2 실시예에 따른 반복 학습 제어가 수행되지 않을 경우, 시뮬레이션 응답으로서의 추종 오차를 나타내는 도면.
도 21은 제2 실시예에 따른 반복 학습 제어가 수행되지 않을 경우, 시뮬레이션 응답으로서의 동기 오차를 나타내는 도면.
도 22는 제2 실시예에 따른 시뮬레이션 응답으로서의 추종 오차를 나타내는 도면.
도 23은 제2 실시예에 따른 시뮬레이션 응답으로서의 동기 오차를 나타내는 도면.
도 24는 노광 장치를 나타내는 도면.

이하 제1 실시예에 대하여 설명한다.

도 1은 반도체 노광 장치에서 웨이퍼 스테이지와 레티클 스테이지의 위치를 동기 제어하는 제어 장치를 나타내는 블록도이다. 제어 장치는, 웨이퍼 스테이지의 위치를 제어하는 제어 회로(7)(제1 제어 회로)와, 레티클 스테이지의 위치를 제어하는 제어 회로(8)(제2 제어 회로)를 포함하고, 2개의 제어 회로를 동기화한다.

검출 유닛(11, 12)은 제어 대상인 웨이퍼 스테이지(제1 제어 대상)와 레티클 스테이지(제2 제어 대상)의 위치인 y_W 및 y_R을 검출한다. 웨이퍼 스테이지의 전달 함수를 P_W로 상정하고, 레티클 스테이지의 전달 함수를 P_R이라 상정한다. 감산 유닛(13, 14)은 대상 궤적(r 및 Nr)(N은 노광 배율임)에서 검출 유닛의 출력을 감산하여, 그 사이의 편차인 e_W 및 e_R이 피드백 제어기(전달 함수를 K_W 및 K_R이라 함)에 입력된다. 산출 유닛(15)은 출력인 Ny_W와 y_R 사이의 차분인 동기 오차 y_S _[k]를 산출하여, 동기 오차가 반복 학습 제어 회로(ILC)에 입력된다. 반복 학습 제어 회로(ILC)의 출력은 피드백 제어기인 K_W 및 K_R의 출력인 u_W 및 u_R에 가산되어, 가산된 값이 제어 대상으로 주어진다.

이와 같이, 본 발명의 본 실시예에서는, 동기 오차 보상이 웨이퍼 스테이지 P_W 및 레티클 스테이지 P_R의 양측에 대하여, 바이래터럴 동기 제어를 수행함으로써 수행된다. 또한, 동기 오차 보상을 위해 반복 학습 제어가 수행된다. 반복 학습 제어는 대상 궤적에 대한 추종 제어를 반복적으로 수행하여, 동기 오차를 저감시킨다. 다음으로, 도 1에 도시한 제어 블록과 도 2에 도시한 흐름도를 참조하여 반복 학습 제어를 설명한다. 반복 학습 제어 회로(ILC)는, 입력 신호가 동기 오차(y_S[k])인 학습 필터(L)와, 학습에 불필요한 주파수 대역을 통과시키지 않는 안정화 필터(Q_W 및 Q_R)와, 안정화 필터로부터의 출력을 기억하는 메모리(1 및 2)를 포함한다.

스텝 S1에서, 제1 동작이 수행된다. 이 스텝에서는, 반복 학습 제어 회로로부터의 어떠한 입력도 없이, 웨이퍼 스테이지와 레티클 스테이지가 제어된다. 동기 오차(y_S[1])가 학습 필터(L)에 입력되고, 학습 필터(L)의 출력이 안정화 필터(Q_W 및 Q_R)(제1 안정화 필터 및 제2 안정화 필터)를 통해 f_W _[2] 및 f_R _[2]로서 메모리(1 및 2)(제1 메모리 장치 및 제2 메모리 장치)에 기억된다. 스텝 S2에서, k회째(k>1) 동작이 개시된다. 이 경우, 디지털 제어가 수행되므로, k회째 동작 동안 i번째 샘플에 대한 제어 입력을 f_W _[k]i 및 f_R _[k]i라 하고, 그 동기 오차를 y_S _[k]i라 한다. 여기에서, 1회의 동작에서의 총 샘플 수를 j라 상정한다. 초기 조건은 이하와 같다: 동기 오차의 최대값(y_Smax)은 제로(0)이고; 샘플 수 i는 제로이다. 스텝 S3에서, 이전에 메모리에 기억된 제어 입력(f_W _[k]i 및 f_R[k]i)가 피드 포워드되어(fed forward) 출력(u_Wi 및 u_Ri)에 가산된다. 이와 같이 하여, k회째 동작에서 제어 대상이 제어된다.

k회째 동작에서, (k+1)회째 제어 입력이 스텝 S4에서 생성된 후, 메모리(1 및 2)에 기억된다. 보다 구체적으로, 동기 오차(y_S[k]i)가 학습 필터(L)에 입력되고, 학습 필터의 출력이 가산부(16 및 17)에 의해 제어 입력(f_W _[k]i 및 f_R[k]i)에 가산된다. 그 후, 가산된 값들은 안정화 필터(Q_W 및 Q_R)를 통해 f_W _[k+1]i 및 f_R _[k+1]i로서 메모리(1 및 2)에 기억된다. 스텝 S5에서, 동기 오차(y_S[k]i)는 동기 오차의 최대값(y_Smax)과 비교된다. 동기 오차(y_S[k]i)가 동기 오차의 최대값(y_Smax)보다 크면, 최대값(y_Smax)이 갱신된다. 스텝 S6에서, j<i이면(스텝 S6에서의 예) 절차는 스텝 S7로 진행된다. j>i이면(스텝 S6에서의 아니오) i=i+1이 성립되고, 절차는 스텝 S3으로 진행된다. 스텝 S7에서, k회째 동작이 종료된다. 스텝 S8에서, 동기 오차의 최대값(y_Smax)이 미리 설정된 값과 비교된다. 최대값(y_Smax)이 설정된 값보다 작다면(스텝 S8에서의 예), 편차가 충분히 작다고 판단되어 학습이 종료된다. 동기 오차의 최대값(y_Smax)이 설정된 값보다 크다면(스텝 S8에서의 아니오), k=k+1이 성립되고 절차는 스텝 S2로 진행된다.

도 3a는 학습 필터(L)의 상세한 구성을 도시하는 블록도이다. 학습 필터(L)는 이하의 식 (1) 및 (2)와 실질적으로 동등한 전달 함수를 포함하는 제1 학습 필터(L₁)와 제2 학습 필터(L₂)를 포함한다.

식 (1) 및,

식 (2)

또한, 학습 필터(L)는 제1 학습 필터(L₁)의 출력을 제2 학습 필터(L₂)의 출력에 가산하는 필터(F₁)와, 제2 학습 필터(L₂)의 출력을 제1 학습 필터(L₁)에 가산하는 필터(F₂)를 포함한다. 동기 오차는 학습 필터(L₁ 및 L₂)에 입력된다. 학습 필터(L₁)의 출력은 필터(F₁)를 통과하여, 학습 필터(L₂)의 출력에 가산된다. 마찬가지로, 학습 필터(L₂)의 출력은 필터(F₂)를 통과하여, 학습 필터(L₁)의 출력에 가산된다. 따라서, 2개의 학습 필터 중 한 쪽의 출력의 일부가 다른 쪽의 학습 필터의 출력에 가산된다. 필터(F₂)의 출력이 가산된 학습 필터(L₁)의 출력은 가산기(16)에 입력되고, 필터(F₁)의 출력이 가산된 학습 필터(L₂)의 출력은 가산기(17)에 입력된다.

도 3b는 도 3a에 도시된 학습 필터의 변형을 나타내는 블록도를 도시한다. 학습 필터(L)는, 식 (1) 및 식 (2)와 실질적으로 동등한 전달 함수를 포함하는 제1 학습 필터(L₁)와 제2 학습 필터(L₂)를 포함한다. 또한, 학습 필터(L)는 필터(F₁')와 필터(F₂')를 포함하고, 서로 직렬로 접속된 학습 필터(L₁)와 필터(F₁')와 학습 필터(L₂)를 포함하는 제어 블록군(A)과, 서로 직렬로 접속된 학습 필터(L₂)와 필터(F₂')와 학습 필터(L₁)를 포함하는 제어 블록군(B)으로 분류된다. 더욱 구체적으로, 학습 필터(L₁)의 출력이 학습 필터(L₂)의 출력에 승산된다. 동기 오차는 2개의 제어 블록군에 입력된다. 제어 블록군(A)의 출력이 가산기(16)에 입력되고, 제어 블록군(B)의 출력이 가산기(17)에 입력된다.

학습 필터는 도 3c에 도시된 구성을 가질 수 있다. 학습 필터(L)는 제1 학습 필터(71)와 제2 학습 필터(72)를 포함한다. 학습 필터(71)는 웨이퍼 스테이지 및 레티클 스테이지의 전달 함수(P_W 및 P_R)와, 피드백 제어기의 전달 함수(K_W 및 K_R)를 포함한다. 또한, 학습 필터(72)는 웨이퍼 스테이지 및 레티클 스테이지의 전달 함수(P_W 및 P_R)와, 피드백 제어기의 전달 함수(K_W 및 K_R)를 포함한다. 학습 필터(71)의 출력은 가산기(16)에 입력되고, 학습 필터(72)의 출력은 가산기(17)에 입력된다. 도 3a에 도시된 L₁+L₂F₂가 학습 필터(71)이고, 도 3a에 도시된 L₂+L₁F₁이 학습 필터(72)라면, 도 3a에 도시된 구성은 도 3c에 도시된 구성에 포함된다. 마찬가지로, 도 3b에 도시된 제어 블록군(A)이 학습 필터(71)이고 도 3b에 도시된 제어 블록 군(B)이 학습 필터(72)라면, 도 3b에 도시된 구성 또한 도 3c에 도시된 구성에 포함된다.

다음으로, 학습 필터를 도출하는 방법에 대하여 설명한다. 우선, 학습 필터(L)를 도출하기 위하여 제어 대상의 모델링이 수행된다. 웨이퍼 스테이지와 레티클 스테이지가 1-질점계(one-mass system)이고, 웨이퍼 스테이지와 레티클 스테이지의 변위가 x_W 및 x_R이고, 제어 입력이 u_W 및 u_R이고, 그 질량이 m_W 및 m_R이라고 하면, 웨이퍼 스테이지와 레티클 스테이지는 다음과 같은 운동 방정식으로 나타내어진다.

식 (3)

식 (4)

상태 벡터는 다음과 같이 나타내어진다:

식 (5)

식 (3) 및 식 (4)에 의해 획득되는 이하의 상태 방정식 및 출력 방정식은 다음과 같이 나타내어진다:

식 (6)

식 (7)

식 (8)

식 (9)

바이래터럴 반복 학습 제어 시스템을 도출하기 위해서 도 4에 나타낸 확장된 시스템이 도출되며, 여기에서 관측 출력은 웨이퍼 스테이지의 변위(y_W), 레티클 스테이지의 변위(y_R), 및 웨이퍼 스테이지와 레티클 스테이지 사이의 동기 오차(y_S)이다. 도 4에서, P_W는 식 (6) 및 식 (7)에 나타낸 웨이퍼 스테이지의 모델을 나타내고, P_R은 식 (8) 및 식 (9)에 나타낸 레티클 스테이지의 모델을 나타낸다. N이 투영 배율이므로, 웨이퍼 스테이지와 레티클 스테이지 사이의 동기 오차(y_s)는, Ny_W-y_R로서 표현된다. 확장된 시스템

의 상태 방정식 및 출력 방정식은 다음과 같이 나타내어진다.

식 (10)

식 (11)

식 (12)

도 5는 반복 학습 제어가 적용된 동기 제어에 대한 블록도를 도시한다.

는 식 (10)에 의해 나타내어지는 확장된 시스템이다. k회째 반복 동작에서, 피드백 제어기

는 제어 입력(u_W _[k] 및 u_R[k])을 출력하여, 웨이퍼 스테이지 및 레티클 스테이지의 대상 궤적(r 및 Nr)을 추종한다. e_W _[k] 및 e_R _[k]는 대상 궤적(r 및 Nr)과, 웨이퍼 스테이지 및 레티클 스테이지의 변위(y_W _[k] 및 y_R[k])의 추종 오차를 나타낸다. 웨이퍼 스테이지와 레티클 스테이지 사이의 동기 오차(y_S[k])는 학습 필터(L)에 입력된다. 학습 필터의 출력은, k회째 반복 동작에서 피드 포워드 입력(f_W _[k] 및 f_R[k])에 가산된 후, 학습에 불필요한 주파수 대역을 통과시키지 않는 이하의 안정화 필터(

)를 통해 (k+1)회째 피드 포워드 입력(f_W _[k+1] 및 f_R[k+1])으로서 메모리(m)에 기억된다.

식 (13)

이 경우, 반복 학습 제어의 학습 룰은 이하와 같이 정의된다.

식 (14)

여기에서,

식 (15)

폐루프 시스템(P_cl)은 도 6에서 도시한 바와 같이 정의되며, 여기에서,

는 확장된 시스템을 의미하고

는 피드백 제어 시스템을 의미한다. 도 5에 도시된 블록도는 폐루프 시스템(P_cl)을 사용하여 도 7에 도시된 구성으로 등가 변환된다. 폐루프 시스템(P_cl)의 출력은 동기 오차(y_S[k]) 뿐이지만, 안정화 필터(

)로의 입력은 웨이퍼 스테이지와 레티클 스테이지에 대한 피드 포워드 입력이다. 따라서, 1 입력 2 출력의 학습 필터(L)가 도출되어야 한다. 다음의 식은 도 6으로부터 성립된다:

식 (16)

f_[k+1]과 f_[k] 사이의 다음의 관계는 식 (14)에 의해 성립된다:

식 (17)

동기 오차(y_S[k])의 수렴이, 반복 학습 제어에 의한 피드 포워드 입력의 수렴과 등가라고 고려하면, 이하의 조건이 만족될 수 있다:

식 (18)

상술한 조건을 만족하는 다입력 다출력(multi-input multi-output) 학습 필터(L)는 도 7의 점선으로 둘러싸인 부분을 일반화된 플랜트로서 사용하고, H∞ 제어 이론을 사용함으로써 도출된다.

본 실시예에서, 웨이퍼 스테이지와 레티클 스테이지의 질량(m_W 및 m_R)은 40kg이라고 상정한다. 웨이퍼 스테이지와 레티클 스테이지의 설계가능한 서보 대역폭은 메커니즘의 조건에 따라 서로 다른 것으로 상정되고, 피드백 제어 시스템(

)은 서보 대역폭이 350Hz 및 250Hz이도록 설계된다. 여기에서, 피드백 제어 시스템(

)은 각 스테이지에 대한 분산 제어 시스템이고, 피드백 제어 시스템의 바이래터럴 특성은 고려하지 않는 것으로 상정한다. 피드백 제어 시스템의 바이래터럴 특성이 고려되는 경우, 이하와 같이 시스템을 마찬가지로 설계할 수도 있다. 우선, 웨이퍼 스테이지와 레티클 스테이지에 대한 안정화 필터(Q_W 및 Q_R) 둘 모두는 300Hz의 컷오프 주파수를 갖는 5차 버터워스(Butterworth) 필터를 사용하여 설계된다. 다음으로, 도 6에 도시된 바와 같이, 확장된 시스템(P_cl)이 도출된다. 다음으로, 식 (13)에 나타낸 바와 같이, 안정화 필터(

)가 형성되고, 도 7의 점선에 의해 나타내어진 일반화된 플랜트가 확장된 시스템(P_cl) 및 안정화 필터(

)를 사용하여 창설된다. 마지막으로, 학습 필터(L)가 H∞ 제어 이론을 사용하여 도출된다.

도 8은 도출된 학습 필터의 이득을 나타내는 도면이다. 동기 오차에 따라 웨이퍼 스테이지와 레티클 스테이지에 대한 피드 포워드 입력을 생성하는 학습 필터가 각각 실선 및 점선으로 나타내어진다.

다음으로, 본 실시예에 따른 제어 장치를 사용하여 웨이퍼 스테이지와 레티클 스테이지를 동기 제어하는 시뮬레이션 응답에 대하여 설명한다. 시뮬레이션에서, 위치 프로파일의 2차 미분에 의해 획득된 가속도에 질량을 승산함으로써 획득된, 추종 대상 구동에 대한 피드 포워드 입력이 반복 학습 제어 및 피드백 제어에 더하여 주어진다. 또한, 시뮬레이션에서, 안정화 필터(Q_W 및 Q_R)로서, 제로(0)-위상 로우 패스 필터가 사용된다. 제로-위상 로우 패스 필터는 실시간으로 데이터를 필터링할 수 없으므로, 동기 오차(y_S)가 메모리(1 및 2)에 기억되고, 식 (14)에 나타낸 학습이 1회의 반복 동작이 종료할 때마다 수행된다.

도 9는 웨이퍼 스테이지와 레티클 스테이지의 대상 궤적인 위치 프로파일을 나타내는 도면이다. 투영 배율은 1/4이다. 도 10a 내지 10d는 1회 내지 4회의 동작이 수행될 때 시뮬레이션의 응답을 나타낸다. 실선은 웨이퍼 스테이지의 대상 궤적에 대한 추종 오차를 나타내고, 점선은 레티클 스테이지의 대상 궤적에 대한 추종 오차를 나타낸다. 웨이퍼 스테이지의 추종 오차는 4배이다.

도 11a 내지 11d는, 반복 학습 제어가 웨이퍼 스테이지와 레티클 스테이지에 대하여 독립적으로 수행되었을 경우(즉, 마스터-슬레이브 동기 제어 또는 바이래터럴 동기 제어가 수행되지 않음), 1회 내지 4회의 동작이 수행되었을 때의 시뮬레이션의 응답을 나타낸다. 이하, 이러한 제어를 독립 반복 학습 제어라 하며, 마스터-슬레이브 동기 제어 또는 바이래터럴 동기 제어와 구별된다.

도 10a 내지 11d에서 알 수 있는 바와 같이, 본 실시예에 따르면, 반복 횟수가 증가하면, 웨이퍼 스테이지의 추종 오차가 레티클 스테이지의 추종 오차에 더 근접하게 된다.

본 실시예에서는, 레티클 스테이지의 서보 대역폭보다 웨이퍼 스테이지의 서보 대역폭이 더 높게 설정된다. 따라서, 외란이 발생하지 않으면, 마스터로서의 역할을 하는 레티클 스테이지와 슬레이브로서의 역할을 하는 웨이퍼 스테이지가 서로 동기화될 수 있다. 반복 학습 제어가 적용되는 바이래터럴 동기 제어에서, 웨이퍼 스테이지의 변위가 레티클 스테이지의 변위를 자동적으로 추종하도록 학습이 수행되어 동기 오차를 저감시킨다.

도 12에서, 실선은 도 10a 내지 10d에 나타낸 반복 학습 제어가 적용되는 바이래터럴 동기 제어에 의한 동기 오차를 나타내고, 점선은 도 11a 내지 11d에 나타낸 독립 반복 학습 제어에 의한 동기 오차를 나타낸다. 도 12에서, 횡축은 시간을 나타낸다. 도 12는 0.1초까지의 4회째의 동작의 응답을 나타낸다.

독립 반복 학습 제어에서, 동기 오차는 약 0.09초까지 남아 있다. 하지만, 반복 학습 제어가 적용되는 바이래터럴 동기 제어에서는 동기 오차가 0.07초에서 거의 제로이다. 보다 구체적으로, 반복 학습 제어가 적용되는 바이래터럴 동기 제어에서, 동일한 반복 횟수로 신속하게 동기 오차를 수렴시킬 수 있다.

반복 학습 제어가 적용되는 바이래터럴 동기 제어에서, 도 6에 나타낸 피드백 제어 시스템을 포함하는 스테이지들 사이의 동적 특성(dynamic characteristics)을 고려한 모델을 사용하여 학습 필터가 설계된다. 한편, 종래의 기술에 따른 바이래터럴 동기 제어에서는, 스테이지의 동적 특성과 피드백 제어 시스템의 변경에 따라 동기 경로 제어기가 시행 착오적으로 조정되어야 한다. 그러나, 본 발명의 본 실시예에서는, 학습 필터가 스테이지의 모델과 제어 시스템만으로 기초하여 설계되고, 적절한 동기 제어가 반복 동작만으로 달성된다. 따라서, 동기 제어 시스템을 비교적 용이하게 도출하거나 조정할 수 있다.

다음으로, 정현파 외란이 웨이퍼 스테이지에 가해졌을 경우, 동기 제어 시뮬레이션의 응답에 대하여 설명한다. 도 13a 내지 13d는, 반복 학습 제어가 적용되는 바이래터럴 동기 제어에서 1회 내지 4회째 동작이 수행되는 경우, 시뮬레이션의 응답을 나타낸다. 도 13a 내지 13d에서, 실선은 웨이퍼 스테이지의 추종 오차를 나타내고, 점선은 레티클 스테이지의 추종 오차를 나타낸다. 도 14a 내지 14d는, 비교예인, 독립 반복 학습 제어로 1회 내지 4회째 동작이 수행되는 경우, 시뮬레이션의 응답을 나타낸다.

외란이 웨이퍼 스테이지에 가해지면, 웨이퍼 스테이지의 제어성이 열화된다. 이 경우, 반복 학습 제어가 적용되는 바이래터럴 동기 제어에서는, 웨이퍼 스테이지에 가해진 외란으로 인해 발생하는 동기 오차가 레티클 스테이지에 대한 제어 입력에 의해 보상된다. 따라서, 레티클 스테이지가 동기화되어 웨이퍼 스테이지를 추종하고, 고주파수 대역 내에서 0.05초까지의 동작 동안, 웨이퍼 스테이지는 레티클 스테이지를 추종한다. 이와 같이, 바이래터럴 동기 제어는, 스테이지가 마스터와 슬레이브를 구별하지 않고, 그 사이의 동기 오차를 보상하는 것에 특징이 있다. 종래 기술에서는, 바이래터럴 동기 제어의 제어 시스템을 조정하는 것이 곤란하였다. 하지만, 본 발명의 본 실시예에서는, 반복 동작을 반복적으로 수행함으로써 제어 시스템을 용이하게 조정할 수 있다.

도 15에서, 실선은 도 13a 내지 13d에 나타낸 반복 학습 제어가 적용되는 바이래터럴 동기 제어에 의한 동기 오차를 나타내고, 점선은 도 14a 내지 14d에 나타낸 독립 반복 학습 제어에 의한 동기 오차를 나타낸다. 외란이 없을 경우와 마찬가지로, 반복 학습 제어가 적용되는 바이래터럴 동기 제어에서는, 독립 반복 학습 제어에 비해 동일한 반복 횟수로 동기 오차를 신속하게 수렴시킬 수 있다.

도 16은 반복 학습 제어가 적용되는 바이래터럴 동기 제어와 반복 학습 제어가 적용되는 마스터-슬레이브 동기 제어의 응답 사이의 비교를 나타낸다. 도 16에서, 실선은 반복 학습 제어가 적용되는 바이래터럴 동기 제어의 동기 오차를 나타낸다. 굵은 점선은 반복 학습 제어가 적용되는 마스터-슬레이브 동기 제어의 동기 오차를 나타내고, 가는 점선은 독립 반복 학습 제어의 동기 오차를 나타낸다.

도 16은 0.05초 내지 0.07초의 구간 동안의 응답을 나타낸다. 여기에서, 웨이퍼 스테이지와 레티클 스테이지에 대한 안정화 필터(Q_W 및 Q_R)는 동일한 컷오프 주파수를 갖고, 반복 학습 제어가 적용되는 바이래터럴 동기 제어는 반복 학습 제어가 적용되는 마스터-슬레이브 동기 제어보다 약간 우수하지만, 그 사이에 큰 차이는 없다. 그것은, 레티클 스테이지가 마스터로서의 역할을 하고, 웨이퍼 스테이지가 슬레이브로서의 역할을 하여, 바이래터럴 동기 제어의 효과가 거의 드러나지 않기 때문이다. 따라서, 레티클 스테이지의 안정화 필터(Q_R)의 컷오프 주파수가 357Hz로 변경되어 학습 필터가 재설계된다.

이러한 방식으로, 보다 넓은 주파수 성분을 갖는 피드 포워드 입력이 레티클 스테이지에 인가되고, 레티클 스테이지의 동기 오차의 바이래터럴 보상이 향상된다. 이 경우, 레티클 스테이지의 서보 대역폭을 넘는 피드 포워드 입력이 생성된다. 따라서, 레티클 스테이지의 진동 모드를 여기하지 않도록 피드 포워드 입력이 조정되어야 한다. 마스터-슬레이브 동기 제어에서, 레티클 스테이지에 대한 피드 포워드 입력이 없으므로, 이러한 조정을 수행할 필요가 없다. 그 결과, 도 16에 나타낸 바와 같이, 반복 학습 제어가 적용되는 바이래터럴 동기 제어가 동기 오차를 최소화시킬 수 있다.

도 24는 본 발명의 실시예에 따른 제어 장치를 포함하는 주사형 노광 장치를 개략적으로 도시하는 도면이다. 본 실시예에 따른 노광 장치는 단지 일례일 뿐이며, 본 발명은 이에 한정되지 않는다. 조명 광학 시스템(181)으로부터 발광된 광은 원판(orginal plate)인 레티클(182) 위에 조사된다. 레티클(182)의 패턴은 축소 투영 렌즈(184)의 투영 배율로 축소 투영되어, 패턴 화상이 화상 표면에 형성된다.

레티클(182)은 이동 가능한 레티클 스테이지(183) 상에 탑재되어, 레티클 스테이지(183)의 위치 정보가 레이저 간섭계(190)에 의해 항상 측정된다. 간섭계의 측정 광을 반사하기 위한 미러(189)가 레티클 스테이지(183) 상에 고정된다. 노광될 기판인 웨이퍼(185)의 표면에 레지스트(resist)가 도포되어, 노광 공정에서 형성된 숏(shot)이 웨이퍼 표면에 배열된다. 웨이퍼(185)는 이동 가능한 웨이퍼 스테이지(186) 상에 탑재되어, 웨이퍼 스테이지(186)의 위치 정보가 간섭계(188)에 의해 항상 측정된다. 간섭계의 측정 광을 반사하기 위한 미러(187)가 웨이퍼 스테이지(186)에 고정된다. 주사(노광) 동안, 웨이퍼 스테이지(186)와 레티클 스테이지(183)는 동기되어 제어된다.

본 발명의 실시예에 따른 반복 학습 제어 장치(180)는 간섭계(190) 및 간섭계(188)로부터 출력되는 위치 정보에 기초하여 제어 신호를 생성한다. 그리고, 반복 학습 제어 장치(180)는 레티클 스테이지(183)와 웨이퍼 스테이지(186)의 위치를 제어하고, 노광 개시 전에 수회 반복 동작을 수행하고, 제어 입력을 생성한다. 노광 개시 후에, 반복 학습 제어 장치(180)는 제어 입력을 갱신할 수 있거나 하지 않을 수도 있다.

다음으로, 본 발명의 실시예에 따른 장치(예를 들어, 반도체 장치 또는 액정 표시 장치)를 제조하는 방법에 대하여 설명한다. 여기에서는, 반도체 장치를 제조하는 방법을 예로 들어 설명한다.

반도체 장치는 웨이퍼 상에 집적 회로를 형성하는 전공정과, 웨이퍼 상에 집적 회로 칩을 제품으로서 형성하는 후공정에 의해 제조된다. 전공정은 상술한 노광 장치를 사용하여 그 위에 감광제가 도포된 웨이퍼를 노광하는 공정과, 웨이퍼를 현상하는 공정을 포함한다. 후공정은 어셈블리 공정(다이싱 및 본딩 공정)과 패키징 공정(패키지)을 포함한다. 액정 표시 장치는 투명 전극을 형성하는 공정에 의해 제조된다. 투명 전극을 형성하는 공정은 투명 도전막이 가열 부착된 유리 기판에 감광제를 도포하는 공정과, 상술한 노광 장치를 사용하여 감광제가 도포된 유리 기판을 노광하는 공정과, 유리 기판을 현상하는 공정을 포함한다.

본 실시예의 장치 제조 방법에 따르면, 종래의 기술에 비해, 높은 품질의 장치를 제조할 수 있다.

제1 실시예는 바이래터럴 동기 제어에 관한 것이다. 제2 실시예에서는, 멀티-래터럴 동기 제어의 예를 설명한다. 제2 실시예에서, 제1 실시예에서의 요소와 동일한 요소의 설명은 생략한다.

도 17은 제2 실시예에 따른 제어 장치를 나타내는 제어 블록도이다. 제어 장치는 복수의 제어 대상을 포함하는 제어 시스템(P_S)과 반복 학습 제어 회로(ILC)를 포함한다. 제어 시스템(P_S)은 w₁, w₂,···, w_n(n은 동기화되는 축들의 개수)을 출력하고, 연산 유닛(31, 32 및 33)은 동기 오차(h₁, h₂,···, h_n _-1)를 산출한다. 동기 오차(h₁, h₂,···, h_n _-1)는 반복 학습 제어 회로(ILC)에 입력된다. 반복 학습 제어 회로(ILC)는 이러한 입력에 기초하여 피드 포워드 제어 입력(f₁, f₂,···, f_m)을 생성하고, 생성된 제어 입력을 제어 시스템(P_S)으로 출력한다.

도 18은 제어 시스템(P_S)의 상세한 구성을 나타내는 블록도이다. 제어 시스템은 m 입력 l 출력(m 및 l은 2 이상의 자연수)을 갖는 제어 대상(P)과, 제어 대상의 위치(y)를 검출하는 검출 유닛(6)과, l 입력 m 출력을 갖는 피드백 제어기(K)와, 대상 궤적(r)으로부터 검출 유닛의 출력을 감산하는 감산 유닛(5)을 포함한다. 피드 포워드 제어 입력은 가산부(4)를 통하여 제어 대상에 입력된다. 제어 시스템(P_S)은 제어 대상의 l개의 출력 중 동기화되어야 하는 n개의 출력(n은 2 이상의 자연수)을 취득하여, 취득된 출력을 임의로 배열하기 위한 행렬(C_W)을 산출한다.

도 19는 반복 학습 제어 회로(ILC)의 상세한 구성을 나타내는 도면이다. 반복 학습 제어 회로는 제1 실시예와 마찬가지로 대상 궤적에 대한 추종 제어를 반복적으로 수행한다. 모든 이동체(제어 축)는 동일한 대상 궤적(r)을 갖거나, 하나의 이동체(제어 축)의 대상 궤적은 다른 이동체(제어 축)의 위치의 실수배이다.

반복 학습 제어 회로(ILC)는 학습 필터(L)와, 학습 필터(L)의 학습에 불필요한 주파수 대역을 차단하는 m개의 안정화 필터군(Q₁, Q₂,···, Q_m)과, 안정화 필터의 출력을 기억하는 기억 장치(91 내지 94)를 포함한다.

학습 반복 동작의 횟수가 k라면, 학습 필터(L)는 입력인 n-1개의 동기 오차(h₁ _[k], h₂ _[k],···, h_n _-1[k])에 기초하여 m개의 제어 입력(f₁ _[k], f₂ _[k],···, f_m[k])을 생성한다. 생성된 입력은 각 제어 입력에 대응하는 이동체(제어 축)로 피드 포워드된다.

따라서, 본 실시예에서는, 제어 입력과 동기 오차가 이하와 같이 나타내어진다:

식 (19) , 그리고

식 (20)

제1 실시예와 마찬가지로 디지털 제어가 수행되므로, k회째 동작에서 i번째 샘플의 제어 입력과 동기 오차를 f_[k]i 및 h_[k]i라 한다.

제2 실시예에 따른 공정의 흐름은 제1 실시예에 따른 공정의 흐름과 실질적으로 동일하므로, 그 상세한 설명을 반복하지 않는다. 우선, k회째(k>2) 동작에서, 제어 입력(f_[k]i)이 제어 대상으로 인가된다. 이 경우, 동기 오차(h_[k]i)가 학습 필터(L)에 입력된다. 학습 필터(L)의 출력은 가산부(81 내지 84)에 의해 제어 입력(f_[k]i)에 가산되고, 가산된 값이 안정화 필터(Q₁, Q₂,···, Q_m)를 통하여 이하의 (k+1)회째 제어 입력으로서 메모리에 기억된다.

식 (21)

그리고, 일회의 동작 동안 모든 동기 오차의 최대값(h_max)이 충분히 작다고 판단될 때까지 동작이 반복적으로 수행된다.

다음으로, 멀티-래터럴 반복 학습 제어 시뮬레이션의 결과에 대하여 설명한다. 시뮬레이션에서, 제어 대상은 4개의 축을 갖는다. 각 축은 1-질점계로 상정되고, 그 질량은 40kg이다.

축들의 출력을 w₁, w₂, w₃ 및 w₄라고 표현하면, 축들 사이의 동기 오차는 이하와 같이 기재된다.

식 (22),

식 (23), 그리고

식 (24)

피드백 제어기는 각 축에 대하여 설계되고, 그 서보 대역폭은 355Hz, 306Hz, 217Hz 및 177Hz이다. 안정화 필터 모두는 300Hz의 컷오프 주파수를 갖는 5차 버터워스 필터이고, 제1 실시예에서와 동일한 공정에 의해 3 입력 4 출력을 갖는 학습 필터가 도출된다.

도 22는, 상술한 제어 장치가 모든 축들을 대상 궤적을 추정하도록 제어하는 데 사용하는 경우 5회째 반복 동작의 추종 오차를 나타낸다. 도 9의 실선에 의해 나타내어지는 대상 궤적이 사용된다. 제1 축은 실선에 의해 나타내어지고, 제2 축은 굵은 점선에 의해 나타내어지고, 제3 축은 1점 쇄선에 의해 나타내어지고, 제4 축은 점선에 의해 나타내어진다. 다른 주파수를 갖는 정현파 외란이 제1 축과 제3 축에 인가된다. 도 20은 비교예인, 반복 학습 제어가 수행되기 전의 추종 오차를 나타낸다.

도 23은 5회째 반복 동작에서의 축들 간의 동기 오차를 나타낸다. 제1 축과 제2 축 사이의 동기 오차는 실선으로 나타내어지고, 제2 축과 제3 축 사이의 동기 오차는 점선으로 나타내어지고, 제3 축과 제4 축 사이의 동기 오차를 1점 쇄선으로 나타내어진다. 도 21은 비교예인, 반복 학습 제어가 수행되기 전의 동기 오차를 나타낸다.

도 22에서 알 수 있는 바와 같이, 모든 축들의 추종 오차는 서로 실질적으로 동일하다. 도 23에서 알 수 있는 바와 같이, 축들 사이의 동기 오차가 저감된다. 도 22와 도 20 사이의 비교에서 알 수 있는 바와 같이, 다른 축이 추종하는 특정한 축은 존재하지 않는다. 즉, 멀티-래터럴 동기 제어는 반복 학습 제어에 의해 달성된다.

본 실시예에 따르면, 바이래터럴(멀티-래터럴) 동기 제어에서, 제어 시스템을 단순히 도출하거나 조정하면서, 동기 정확도를 향상시킬 수 있다.

본 발명이 실시예를 참조하여 설명되었지만, 본 발명은 개시된 실시예에 한정되지 않는다는 것이 이해되어야 한다. 이하의 청구항들의 범위는 모든 수정, 동등한 구성 및 기능을 포함하도록 최광의의 해석에 따라야 한다.

1, 2: 메모리
7: 제1 제어 회로
8: 제2 제어 회로
11, 12: 검출 유닛
13, 14: 감산 유닛
15: 산출 유닛
16, 17: 가산부

Claims

제1 제어 대상(a first control target)의 위치를 제어하도록 구성된 제1 제어 회로;
제2 제어 대상의 위치를 제어하도록 구성된 제2 제어 회로;
상기 제1 제어 대상과 상기 제2 제어 대상 사이의 동기 오차를 산출하도록 구성된 산출 유닛; 및
상기 동기 오차가 입력되는 제1 학습 필터와 제2 학습 필터를 포함하고, 상기 제1 학습 필터의 출력에 기초하여 상기 제1 제어 대상으로의 제어 입력을 피드 포워드(feed forward) 하고, 상기 제2 학습 필터의 출력에 기초하여 상기 제2 제어 대상으로의 제어 입력을 피드 포워드하도록 구성된 반복 학습 제어 회로
를 포함하고,
상기 제1 학습 필터 및 상기 제2 학습 필터 각각은 상기 제1 제어 대상과 상기 제2 제어 대상의 전달 함수와, 상기 제1 제어 회로와 상기 제2 제어 회로의 제어기의 전달 함수를 포함하는, 제어 장치.
삭제
삭제
제1 제어 대상(a first control target)의 위치를 제어하도록 구성된 제1 제어 회로;
제2 제어 대상의 위치를 제어하도록 구성된 제2 제어 회로;
상기 제1 제어 대상과 상기 제2 제어 대상 사이의 동기 오차를 산출하도록 구성된 산출 유닛; 및
상기 동기 오차가 입력되는 제1 학습 필터와 제2 학습 필터를 포함하고, 상기 제1 학습 필터의 출력에 기초하여 상기 제1 제어 대상으로의 제어 입력을 피드 포워드(feed forward) 하고, 상기 제2 학습 필터의 출력에 기초하여 상기 제2 제어 대상으로의 제어 입력을 피드 포워드하도록 구성된 반복 학습 제어 회로
를 포함하고,
상기 제1 학습 필터는 상기 제1 제어 대상의 전달 함수와 상기 제1 제어 회로의 제어기의 전달 함수를 포함하고,
상기 제2 학습 필터는 상기 제2 제어 대상의 전달 함수와 상기 제2 제어 회로의 제어기의 전달 함수를 포함하고,
상기 제1 학습 필터의 출력의 일부가 상기 제2 학습 필터의 출력에 가산되고,
상기 제2 학습 필터의 출력의 일부가 상기 제1 학습 필터의 출력에 가산되는, 제어 장치.
제1항에 있어서,
상기 반복 학습 제어 회로는,
상기 제1 학습 필터의 출력 중 소정의 대역을 통과시키도록 구성된 제1 안정화 필터; 및
상기 제2 학습 필터의 출력 중 소정의 대역을 통과시키도록 구성된 제2 안정화 필터
를 포함하는, 제어 장치.
제1항에 있어서,
상기 반복 학습 제어 회로는,
상기 제1 학습 필터의 출력을 기억하도록 구성된 제1 메모리 장치; 및
상기 제2 학습 필터의 출력을 기억하도록 구성된 제2 메모리 장치
를 포함하는, 제어 장치.
복수의 제어 대상들 각각의 위치를 제어하도록 구성된 제어 회로;
n개의 제어 대상들 중 2개의 제어 대상의 동기 오차를 n-1개 산출하도록 구성된 산출 유닛; 및
상기 동기 오차가 입력되는 n-1개의 학습 필터들을 포함하고, 상기 학습 필터들 각각의 출력에 기초하여 각 학습 필터들에 대응하는 제어 대상으로의 제어 입력을 피드 포워드하도록 구성된 반복 학습 제어 회로
를 포함하고,
상기 n-1개의 학습 필터들 각각은 상기 n개의 제어 대상들의 전달 함수와 복수의 제어 회로들의 제어기의 전달 함수를 포함하는, 제어 장치.
삭제
제7항에 있어서,
학습 필터들 각각의 출력은 다른 학습 필터들의 출력에 가산되는, 제어 장치.
제1항 또는 제4항에 따른 제어 장치를 포함하고,
상기 제어 장치에 의해, 기판이 탑재된 스테이지와, 원판(orginal plate)이 탑재된 스테이지를 서로 동기화시키는, 주사형 노광 장치.
제10항에 따른 주사형 노광 장치를 사용하여, 기판에 패턴을 노광하는 단계; 및
노광된 기판을 현상하는 단계
를 포함하는, 장치 제조 방법.
제1 제어 회로를 사용하여 제1 제어 대상의 위치를 제어하는 단계;
제2 제어 회로를 사용하여 제2 제어 대상의 위치를 제어하는 단계;
상기 제1 제어 대상과 상기 제2 제어 대상 사이의 동기 오차를 산출하는 단계;
상기 동기 오차를 제1 학습 필터와 제2 학습 필터에 입력하는 단계; 및
상기 제1 학습 필터의 출력에 기초하여 상기 제1 제어 대상으로의 제어 입력을 피드 포워드 하고, 상기 제2 학습 필터의 출력에 기초하여 상기 제2 제어 대상으로의 제어 입력을 피드 포워드하는 단계
를 포함하고,
상기 제1 학습 필터 및 상기 제2 학습 필터 각각은 상기 제1 제어 대상과 상기 제2 제어 대상의 전달 함수와, 상기 제1 제어 회로와 상기 제2 제어 회로의 제어기의 전달 함수를 포함하는, 제어 방법.
삭제
삭제
제1 제어 회로를 사용하여 제1 제어 대상의 위치를 제어하는 단계;
제2 제어 회로를 사용하여 제2 제어 대상의 위치를 제어하는 단계;
상기 제1 제어 대상과 상기 제2 제어 대상 사이의 동기 오차를 산출하는 단계;
상기 동기 오차를 제1 학습 필터와 제2 학습 필터에 입력하는 단계; 및
상기 제1 학습 필터의 출력에 기초하여 상기 제1 제어 대상으로의 제어 입력을 피드 포워드 하고, 상기 제2 학습 필터의 출력에 기초하여 상기 제2 제어 대상으로의 제어 입력을 피드 포워드하는 단계
를 포함하고,
상기 제어 입력을 피드 포워드하는 단계는,
제1 학습 필터의 출력의 일부를 상기 제2 학습 필터의 출력에 가산하는 단계; 및
상기 제2 학습 필터의 출력의 일부를 상기 제1 학습 필터의 출력에 가산하는 단계를 더 포함하고,
상기 제1 학습 필터는 상기 제1 제어 대상의 전달 함수와 상기 제1 제어 회로의 제어기의 전달 함수를 포함하고,
상기 제2 학습 필터는 상기 제2 제어 대상의 전달 함수와 상기 제2 제어 회로의 제어기의 전달 함수를 포함하는, 제어 방법.
제12항에 있어서,
상기 제어 입력을 피드 포워드하는 단계는,
상기 제1 학습 필터의 출력 중 소정의 대역을 통과시키는 단계; 및
상기 제2 학습 필터의 출력 중 소정의 대역을 통과시키는 단계를 더 포함하는, 제어 방법.
제12항에 있어서,
상기 제1 학습 필터의 출력을 기억하는 단계; 및
상기 제2 학습 필터의 출력을 기억하는 단계를 더 포함하는, 제어 방법.