KR101284527B1

KR101284527B1 - 역치 에지 검출을 이용한 상 변화 메모리 상태 판정

Info

Publication number: KR101284527B1
Application number: KR1020110095861A
Authority: KR
Inventors: 아스윈 티루벤가담
Original assignee: 마이크론 테크놀로지, 인크.
Priority date: 2010-09-23
Filing date: 2011-09-22
Publication date: 2013-07-16
Also published as: TWI474322B; JP2012099205A; CN102411992B; CN102411992A; KR20120031261A; DE102011082182A1; TW201234373A; US8194441B2; US20120075923A1; DE102011082182B4

Abstract

여기에 개시된 본 발명은 상 변화 메모리의 리셋 상태의 역치 에지 현상을 포함하는 메모리 셀을 판독하는 기술들에 관한 것이다.

Description

역치 에지 검출을 이용한 상 변화 메모리 상태 판정{PHASE CHANGE MEMORY STATE DETERMINATION USING THRESHOLD EDGE DETECTION}

분야

여기에 개시된 본 발명은 상 변화 메모리(phase change memory)의 리셋 상태의 역치 에지 현상(threshold edge phenomenon)을 포함하는 메모리 셀을 판독하는 기술들에 관한 것이다.

정보

상 변화 메모리(PCM)는 몇 가지 예를 들자면, 칼코겐화 유리(chalcogenide glass) 및/또는 게르마늄 안티몬 텔루르화물(germanium antimony telluride)(GST)과 같은 하나 이상의 특정 상 변화 재료들의 동작들 및 특성들에 적어도 부분적으로 기초하여 작동한다. 이러한 재료들의 결정과 비결정 상태는 상이한 전기 저항률을 가지며 이에 의해서 정보가 저장될 수 있는 기반을 나타낸다. 높은 저항 상태의 비결정은 저장된 제 1 이진 상태(first binary state)를 나타낼 수 있고 낮은 저항 상태의 결정은 저장된 제 2 이진 상태(second binary state)를 나타낼 수 있다. 물론, 저장된 정보의 이러한 이진 표시는 단지 예시이며, PCM은 또한 예를 들면 상 변화 재료 저항률의 정도를 가변함으로써 나타나는 다중 메모리 상태들을 저장하는데 사용될 수 있다.

PCM 셀의 상태의 판정은 PCM 셀의 상태들의 상이한 전기 저항률들에 적어도 부분적으로 기초하여 이루어질 수 있다. 예를 들면, PCM 셀의 RESET와 SET 사이의 구별은 PCM 셀의 상이한 저항을 판정하는 것을 포함할 수 있다. 그러나, 새로운 PCM 재료들의 도입 및/또는 PCM 크기의 계속된 감소는 상태들(예를 들면, RESET과 SET 상태들) 사이에서 윈도(window)의 판독이나 PCM의 저항 마진에 영향을 줄 수 있다. 예를 들면, 감소된 프로그래밍 윈도는 SET과 RESET 상태들 사이에서 독출 마진을 더 협소하게 한다. 감소된 판독 윈도를 갖는 PCM은 더 큰 판독 윈도를 갖는 PCM에 비해서 더 많은 수의 판독 에러를 경험할 수 있다.

일부 실시예들을 첨부된 도면을 참조하여 설명하지만 이에 한정되지 않고, 또한 달리 특정하지 않는 한 각종 도면 전체에 걸쳐 동일한 부분에는 동일한 참조 번호가 부여된다.
도 1은 실시예에 따라 상 변화 메모리의 일부를 개략적으로 나타낸 도면.
도 2는 실시예에 따라 바이어스 신호 파형 및 메모리 셀 전압/전류의 특성들을 나타낸 플롯(plot)들을 포함한 도면.
도 3은 실시예에 따라 시간에 대한 메모리 셀의 특성들을 나타낸 플롯.
도 4는 실시예에 따라 메모리 셀의 특성들을 측정하는 전기 회로를 개략적으로 나타낸 도면.
도 5는 실시예에 따라 측정 파라미터들 및 메모리 셀의 특성들을 나타낸 플롯.
도 6은 다른 실시예에 따라 측정 파라미터들과 메모리 셀의 특성들을 나타낸 플롯.
도 7은 실시예에 따라 메모리 셀을 판독하는 처리의 순서도.
도 8은 컴퓨팅 시스템의 예시적인 실시예를 개략적으로 나타낸 도면.

본 명세서의 전체에 걸쳐 참조되고 있는 "일 실시예" 또는 "실시예"는, 실시예에 관련하여 설명된 특정한 특징, 구조 또는 특성이 청구된 범위의 적어도 일 실시예에 포함되어 있는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 여러 곳에서 "일 실시예에서" 또는 "실시예"란 구절의 표시는 모두 반드시 동일한 실시예로 간주되는 것은 아니다. 또한, 특정 특징들, 구조들 또는 특성들은 하나 이상의 실시예들에 결합될 수 있다.

일 실시예에서, 정보를 상 변화 메모리(PCM) 셀에 기입하는 처리는 PCM 셀을 하나의 상태 또는 다른 상태로 세트 또는 리셋하는 것을 포함할 수 있다. 예를 들면, PCM 셀은 비교적 진폭이 높고 비교적 지속 기간이 짧은 전기 프로그래밍 펄스를 인가함으로써 상 변화 재료를 용융시킴으로써 리셋될 수 있다. 반대로, PCM 셀은 비교적 지속 기간이 길고 비교적 서브 용융(sub-melt) 진폭이 작은 전기 프로그래밍 펄스를 인가함으로써 세트될 수 있고, 이 펄스는 예를 들면 비교적 급강할 수 있다. PCM 셀은 또한 오버 용융(over-melt) 진폭이 보다 큰 전기 프로그래밍 펄스를 인가함으로써 세트될 수 있고, 이 펄스는 가능한 한 전압 또는 전류가 시간에 대하여 완만하게 경사져 하강하여 용융 상 변화 재료를 결정화시킨다. 이러한 리셋 및/또는 세트 펄스 및 처리는 "기입" 또는 "프로그램" 펄스 및 "기입" 또는 "프로그램" 처리로서 적용될 수 있다.

일 실시예에서, PCM 셀에 저장된 정보를 판독하는 처리는 PCM 셀이 SET 상태, RESET 상태, 또는 다른 상태(예를 들면, 다중 레벨 PCM의 경우에)에 있는지를 판정하는 것을 포함할 수 있다. 이러한 상태들은 특정한 PCM 저항률들에 대응할 수 있고, 상태 판정은 PCM 셀의 저항을 판정하는 것을 포함할 수 있다. PCM 셀의 저항은 메모리 셀에 포함된 상 변화 재료가 상술한 바와 같이 비결정 위상 및/또는 결정 위상으로 존재하는 지에 적어도 부분적으로 의존할 수 있다.

실시예에서, 예를 들면 PCM 셀의 비결정 또는 RESET 상태에 있는 재료들에 발생할 수 있는 역치 에지 현상이 PCM 셀의 상태를 판정하는데 사용될 수 있다. 역치 에지는 RESET 상태에 있는 PCM 셀에 바이어스 신호를 인가함으로써 형성될 수 있다. PCM 셀의 비트라인(bitline)에 인가될 수 있는 이러한 바이어스 신호는 이하 더 상세하게 설명된 바와 같이 경사 전압/전류 펄스를 포함할 수 있다. 이러한 바이어스 신호의 진폭이 증가함에 따라(예를 들면, 경사 상승) 역치 에지가 형성될 수 있고, 이때 바이어스 신호 진폭이 증가하는 특정 기간 동안 PCM 셀의 저항률이 가파르게 떨어진다. 반대로, 결정 또는 SET 상태에 있는 PCM 셀은 이러한 역치 에지를 경험할 수 없다. 예를 들면, 바이어스 신호의 진폭이 증가함에 따라(예를 들면, 경사 상승), SET 상태에 있는 PCM 셀의 저항률은 실질적으로 일정하게 유지될 수 있다.

실시예에서, PCM 셀의 상태를 판정하는 처리는 PCM 셀이 역치 에지를 경험하는 지를 검출하는 것을 포함할 수 있다. 예를 들면, 이러한 역치 에지가 검출되면, PCM 셀은 RESET 상태에 있는 것으로 상정할 수 있다. 반대로, 이러한 역치 에지가 검출되지 않으면, PCM 셀은 SET 상태에 있는 것으로 상정할 수 있다. 일 구현에서, PCM 셀에 인가되는 바이어스 신호의 전압이 경사 상승하는 동안 PCM 셀이 역치 에지를 경험하는지의 여부를 검출하는 것이 수행될 수 있다. 역치 에지의 발생은 바이어스 신호 전압(예를 들면 전계)과 시간의 함수가 될 수 있다. 따라서, 바이어스 전압이 경사 상승하거나 또는 바이어스 전압이 특정 양의 시간 동안 일정하게 유지되는지를 스냅백(snapback)으로 측정될 수 있다. 물론, 역치 에지 현상의 이러한 상세는 단지 예시들이고, 청구된 범위를 한정하는 것이 아니다.

실시예에서, PCM 셀의 상태를 판정하는 방법은 판독 명령에 응답하여 PCM 셀에 인가되는 바이어스 신호의 진폭(예를 들면, 전압 또는 전류)을 증가시키는 것과, PCM 셀의 셀 전류 및/또는 셀 전압을 측정함으로써 PCM 셀의 저항값을 추론하는 것을 포함한다. 이 방법은 또한 바이어스 신호의 진폭을 증가시키는 동안, PCM 셀 저항에 실질적인 감소가 일어나는지를 판정하는 것과, 옴 법칙에 따라 PCM 셀 저항에 실질적인 감소가 일어나는 지에 대한 판정에 적어도 부분적으로 기초하여 PCM 셀의 상태를 판정하는 것을 포함할 수 있다. 일 구현에서, PCM 셀의 상태는, 저항에 실질적인 감소가 일어나지 않으면 SET 상태에 있는 것으로 판정될 수 있고, 반면에 저항에 실질적인 감소가 일어나면 RESET 상태에 있는 것으로 판정될 수 있다. 다른 구현에서, PCM 셀 저항에 실질적인 감소가 일어나는지에 대한 판정은, PCM 셀 전류 및/또는 전압의 적어도 하나의 이전 측정값으로 유지하는 것과, PCM 셀 전류 및/또는 전압의 적어도 하나의 이전 측정값과 PCM 셀 전류 및/또는 전압의 후속하는 측정값을 비교하는 것을 포함할 수 있다.

도 1은 실시예에 따른 상 변화 메모리(100)의 일부분을 개략적으로 나타낸 도면이다. 이 일부분은 두 개의 메모리 셀들을 포함하는 것으로 도시되어 있고, 각 메모리 셀은 설명을 목적으로 상이한 메모리 상태에 있다. 반도체 기판(150)은 N-도핑 영역들(155)을 포함할 수 있지만, 예를 들면 P-도핑 영역들의 사용을 포함하는 다른 구성들이 사용될 수 있다. 상 변화 메모리(100)는 워드 라인들(160), 비트 라인(105) 및 비트 라인 콘택트(110)를 포함할 수 있다. 비트 라인(105)은 예를 들면 센스 증폭기에 전기적으로 연결될 수 있다. 하나의 메모리 상태를 표시하기 위해, 상 변화 재료(125)의 일부를 접촉하는 히터(145)가 상 변화 재료(125)의 일부(140)를 용융하도록 가열할 수 있고, 그 후 예를 들면 비결정 GST를 포함하도록 비교적 빠르게 냉각될 수 있다. 이러한 비결정 재료는 비교적 높은 저항률이 될 수 있고(예를 들면, RESET 상태), 결과적으로 콘택트(120)에 대하여 고 저항 연결이 이루어진다. 다른 메모리 상태를 나타내기 위해서, 상 변화 재료(115)의 일부를 접촉하고 있는 히터(135)가 상 변화 재료(115)의 일부를 용융하도록 가열할 수 있고, 그 후 비교적 천천히 냉각되어 다결정 저(low) 저항 재료를 제공한다(예를 들면, SET 상태). 이러한 다결정 상 변화 재료(115)는 따라서 콘택트(120)와 저 저항 연결이 이루어질 수 있다. 물론, 이러한 PCM의 일부분의 상세는 단지 예시들이고, 청구된 범위를 이에 한정하는 것이 아니다.

상술한 바와 같이, RESET 상태에 있는 상 변화 재료(125)는, 바이어스 신호가 비트 라인(105)에 인가되는 동안 역치 에지를 경험할 수 있다. 결과적으로, 상 변화 재료(125)를 포함하는 PCM 셀의 저항률이 변경될 수 있다. 따라서, PCM 셀을 가로질러 형성되는 전압 또는 전류는 대응하여 변경될 수 있다. 역치 에지가 일어나는 지의 여부를 검출하고 및 이에 따라 PCM 셀이 RESET 상태 또는 SET 상태에 있는지를 검출하기 위한 처리에서 전류 또는 전압에서의 이러한 변경이 측정될 수 있다. 일 구현에서, 예를 들면 비트 라인(105)과 콘택트(120)를 가로질러 전압이 측정될 수 있지만, 청구된 범위는 이에 한정되지 않는다.

도 2는 실시예에 따라 바이어스 신호 파형 및 메모리 셀 전압/저항의 특성들을 나타낸 플롯들을 포함한 도면이다. 플롯(200)에서, 바이어스 신호(210)는 PCM 셀에 인가되는 전압 또는 전류 펄스를 포함할 수 있다. 일 구현에서, 바이어스 신호(210)는 PCM 셀의 비트 라인에 인가될 수 있다. 바이어스 신호(210)는 경사 펄스를 포함할 수 있고, 이 경사 펄스는 포인트(215)의 전압/전류 크기에서 시작하여 포인트(220)의 상부 전압/전류 크기까지 증가한다.

플롯(250)은 바이어스 신호(210)를 인가함으로써 PCM 셀을 가로질러 형성되는 전압의 예시들을 포함한다. 비록 PCM 셀을 가로질러 형성되는 전압을 설명하였지만, PCM 셀을 통해 대응하는(예를 들면, 옴 법칙을 통해 관련된) 전류가 존재하는 것으로 이해된다. 특히, 전압 곡선(270)은 SET 상태에 있는 PCM 셀을 가로질러 형성되는 전압을 나타낼 수 있고, 전압 곡선(260)은 RESET 상태에 있는 PCM 셀을 가로질러 형성되는 전압을 나타낼 수 있다. 플롯(250)에서, 전압 곡선(260)과 전압 곡선(270)의 수직 크기는 상이할 수 있는 것으로 이해된다. 전압 곡선(260)과 전압 곡선(270)은 일부 서로 겹치지만 단지 다음과 같은 특성들에 있어서 실질적으로 상이함을 나타낸다. 전압 곡선(270)은 SET 상태에 있는 PCM 셀을 가로질러 형성되는 전압이 PCM 셀에 인가되는 바이어스 신호(210)로 가변하는 것을 나타낸다. 반대로, 일반적으로 바이어스 신호(210)로 가변하는 전압 곡선(260)은 전압 피크(265)와 전압 딥(dip)(268)까지의 비교적 가파른 전압 강하와 같은 특징들을 포함한다. 이러한 특징들은 RESET 상태에 있는 PCM 셀에서 일어날 수 있는 역치 에지로부터 이루어질 수 있다. 예를 들면, 전압 피크(265)로부터 전압 딥(268)까지 PCM 셀을 가로질러 형성되는 전압의 변경은 상술한 바와 같이 PCM 셀 저항에 있어서의 비교적 갑작스런 감소로부터 이루어질 수 있다. 특히, 경사 바이어스 신호(210)가 특정 크기(217)에 도달하고, 경사 바이어스 신호(210)가 계속해서 증가함에 따라 PCM 셀의 저항은 하강하기 시작한다. 다음으로, 경사 바이어스 신호(210)가 특정 크기(218)에 도달함에 따라, PCM 셀의 저항은 낮은 값(예를 들면, 스냅백이 비교적 높아지기 전의 PCM 셀의 저항)으로 하강할 수 있다. 물론, 바이어스 신호들과 역치 에지 영향들의 이러한 상세는 주로 예시들이고 청구된 범위는 이에 한정되는 것은 아니다.

도 3은 실시예에 따라 PCM 셀의 시간에 대한 특성들을 나타낸 플롯(300)이다. 이러한 특성들은 PCM 셀에 인가되는 실질적으로 일정한 바이어스 신호로부터 이루어질 수 있다. PCM 메모리 셀을 가로질러 형성되는 전압은 플롯(300)의 수직 축을 따라 측정될 수 있다. 일 구현에서, 플롯(300)은 특정 PCM 메모리 디바이스에 배치된 RESET 상태에 있는 PCM 셀의 측정을 포함할 수 있다. 전압 곡선(360)은 PCM 셀에 의해서 경험되는 역치 에지로부터 이루어지는 특징들을 포함할 수 있다. 특히, 전압 곡선(360)은 전압 피크(365) 및 비교적 가파른 전압 강하(367)를 포함한다. 상술한 바와 같이, 전압 피크(365)에서 PCM 셀을 가로질러 형성되는 전압의 변경은, 역치 에지의 발생으로부터 이루어지는 PCM 셀 저항에 있어서의 비교적 갑작스런 감소로부터 이루어질 수 있다.

도 4는 실시예에 따라 메모리 셀의 특성들을 측정하는 전기 회로(400)를 개략적으로 나타낸 도면이다. 이러한 전기 회로는 예를 들면, 메모리 셀의 상태를 검출하는데 사용되는 센스 증폭기 회로의 일부를 포함할 수 있다. 상술한 바와 같이, PCM 셀의 상태를 판정하는 처리는 PCM 셀이 역치 에지를 경험하는지의 여부를 검출하는 것을 포함할 수 있다. 예를 들면, 역치가 검출되면, PCM 셀이 RESET 상태에 있는 것으로 상정될 수 있다. 일 구현에서, 전기 회로(400)는 이러한 검출을 수행하는 처리에 포함될 수 있다. 바이어스 전압은 노드(410)에 인가될 수 있다. 이러한 바이어스 전압은 예를 들면 도 2에 도시된 바이어스 신호(210)와 마찬가지일 수 있다. 부하 저항(420) 및 PCM 셀 저항(425)은 전압 분할 회로를 형성할 수 있다. 따라서, PCM 셀 저항(425)의 변화를 검출하기 위해서 노드(430)에서 측정된 전압이 사용될 수 있다. 예를 들면, 일 구현에서, 노드 430에서 측정된 전압은 도 1에 도시된 바와 같이 비트 라인(105) 및 콘택트(120)를 가로질러 측정된 전압을 포함할 수 있지만, 청구된 범위는 이에 한정되지 않는다. 이러한 변경은 예를 들면 역치 에지로부터 결과적으로 형성될 수 있다.

일 구현에서, 노드(430)에서의 전압은 에지 트리거 래치 회로(edge triggered latch circuit)(도시 생략)의 입력단에 제공될 수 있다. 이러한 경우에, 에지 트리거 래치 회로는 노드(430)에서의 전압의 천이에 응답할 수 있다. 예를 들면, 이러한 에지 트리거 래치 회로는 비교적 빠르게 변화하는(예를 들면, 천이) 노드(430)에서의 전압에 응답하여 하나의 특정 신호를 생성할 수 있다. 반대로, 에지 트리거 래치는 노드(430)에서의 전압이 비교적 느리게 변화하면 다른 특정 신호를 생성할 수 있다. 일 구현에서, 에지 트리거 래치 회로 또는 다른 회로는 노드(430)에서의 현재보다 이전의 전압들과 관련한 정보를 유지할 수 있다. 예를 들면, 논리 및/또는 용량성 회로는 정보의 보유를 수행하도록 결합될 수 있다. 이러한 정보는 노드(430)에서 나타난 전압들과 후속적으로 비교될 수 있다. 이러한 비교는 노드(430)에서의 전압들이 변화할 수 있는 속도(rate)를 판정하는데 사용될 수 있다. 비교적 빠른 속도는 역치 에지의 발생을 나타낼 수 있고, 이때 PCM 셀은 RESET 상태에 있을 수 있다. 한편, 비교적 느린 속도는 역치 에지의 부재를 나타낼 수 있다. 이 경우에, 이하 상세하게 설명하는 바와 같이, PCM 셀에 인가되는 바이어스 펄스는, 역치 에지가 검출될 때까지(PCM 셀이 RESET 상태에 있는지) 또는 특정 바이어스 크기가 도달할 때까지 더 증가(예를 들면, 경사 상승)할 수 있다. 물론, 역치 에지를 측정하기 위해 사용되는 회로의 이러한 상세는 단지 예시들이고, 청구된 범위는 이에 한정되지 않는다.

도 5는 실시예에 따라 RESET 상태에 있는 메모리 셀의 특성들을 나타낸 플롯(500)이다. 특히, 곡선(560)은 PCM 셀에 인가되는 바이어스 신호에 응답하여 셀 전압의 함수로서 PCM 셀 전류를 나타낼 수 있다. 예를 들면, 도 2에 도시된 바이어스 신호(210)와 같은 바이어스 신호는 경사 펄스를 포함할 수 있다. 플롯(500)에 나타난 곡선(560) 부분은, 플롯(200)에서 포인트(215)로부터 포인트(220)까지와 같은 바이어스 신호(210)의 경사 부분 동안 PCM 셀의 셀 전압과 셀 전류를 나타낼 수 있다. 바이어스 신호의 크기가 증가함에 따라, 셀 전압과 셀 전류는 포인트(565)까지 대응하여 증가한다. 바이어스 신호의 크기가 더 증가함에 따라, 역치 에지는 바로 직전의 포인트(565)에 도달할 수 있다. 결과적으로, 바이어스 신호의 크기가 여전히 더 증가함에 따라, 셀 전압은 급격하게 하강하고 셀 전류는 포인트(568)까지 증가한다. 전압에 있어서의 이러한 급격한 하강은 "스냅백"이라고 할 수 있다. 일 구현에서, 스냅백이 일어나는 지의 여부를 검출하고 이에 따라 PCM 셀이 RESET 상태에 있는지의 여부를 검출하는 기술은, 셀 전압에서의 특정한 변화에 대하여 셀 전류에서의 변화를 측정하는 것을 포함할 수 있다. 예를 들면, 셀 전압들(502 및 504) 사이에서의 전압 변화(586) 동안 스냅백이 일어나기 때문에, 셀 전류(512)로부터 셀 전류(514)까지의 전류에서의 대응하는 변화(580)는 비교적 커질 수 있다. 한편, 셀 전압들(506 및 502) 사이의 이러한 전압 변화(584) 동안 스냅백이 일어나지 않으면, 셀 전류(516)로부터 셀 전류(512)까지의 전류에 있어서의 대응하는 변화(582)는 비교적 작을 수 있다. 물론 메모리 셀의 특성들의 이러한 상세는 단지 예시들이고, 청구된 범위는 이에 한정되지 않는다.

도 6은 실시예에 따라 RESET 상태에 있는 메모리 셀의 특성들을 나타낸 플롯(600)이다. 도 5에 도시된 바와 마찬가지로, 곡선(560)은 PCM 셀에 인가되는 바이어스 신호에 응답하여 셀 전압의 함수로서 PCM 셀 전류를 나타낼 수 있다. 그러나, 도 5의 경우에, 바이어스 신호를 PCM 셀에 인가하기 위해 전압 공급이 이용될 수 있고, 도 6의 경우에는, 바이어스 신호를 PCM 셀에 인가하기 위해서 전압 공급 대신에 전류 공급이 이용될 수 있다. 따라서, 일 구현에서, 스냅백이 일어나는 지의 여부를 검출하고 이에 따라서 PCM 셀이 RESET 상태에 있는 지의 여부를 검출하는 기술은, 셀 전류에서의 특정한 변화에 대하여 셀 전압에서의 변화를 측정하는 것을 포함할 수 있다. 특히, 이러한 기술은 셀 전류가 증가하는 동안 셀 전압에서의 변화가 증가 또는 감소하는 지를 측정하는 것을 포함할 수 있다. 예를 들면, 셀 전류(612)로부터 셀 전류(614)까지 셀 전류가 증가하는 동안 스냅백이 일어나기 때문에, 셀 전압(604)으로부터 셀 전압(602)까지 전압의 대응하는 감소(680)가 일어날 수 있다. 한편, 셀 전류(616)로부터 셀 전류(612)까지의 셀 전류에 있어서 증가하는 동안과 같은, 전류에서의 특정한 증가 동안 스냅백이 일어나지 않으면, 셀 전류(602)로부터 셀 전류(604)까지 전압의 대응하는 증가(684)가 일어날 수 있다. 따라서, 스냅백(예를 들면, 역치 에지)이 일어나는 지의 여부를 판정하는 것은 인가된 셀 전류에서의 증가에 대하여 결과적인 전압이 증가 또는 감소하는 지를 판정하는 것에 적어도 부분적으로 기초할 수 있다. 물론, 메모리 셀의 특성들의 상세 및 역치 에지 검출의 이러한 기술들은 단지 예시들이고, 청구된 범위는 이에 한정되지 않는다.

도 7은 실시예에 따라 메모리 셀을 판독하는 처리(700)의 순서도를 나타낸 도면이다. 블록(710)에서, 바이어스 신호는 PCM 셀에 인가될 수 있다. 일 구현에서, 이러한 바이어스 신호는 전압 공급에 의해서 생성되는 경사 구형파(square-wave) 펄스를 포함할 수 있다. 다른 구현에서, 이러한 바이어스 신호는 도 6에 관련하여 상술한 경우에서와 같이, 전류 공급에 의해서 생성된 경사 구형파 펄스를 포함할 수 있다. 물론, 청구된 범위는 임의 특정 타입의 전원 또는 바이어스 신호 특성들에 한정되는 것은 아니다. 블록(720)에서, PCM 셀에 인가되는 바이어스 신호로부터 결과적으로 형성되는 셀 전류 및/또는 셀 전압이 측정될 수 있다. 이러한 측정은 예를 들면 상술한 바와 같은 기술들을 포함하는 다수의 방법으로 수행될 수 있다. 다이아몬드(730)에서, 역치 에지가 일어났는 지를 판정하는 처리가 수행될 수 있다. 이러한 판정은 상술한 기술들을 이용하여 수행될 수 있지만, 청구된 범위는 이에 한정되지 않는다. 역치 에지의 발생이 검출되면, 처리(700)는 블록(735)으로 진행하고 여기서 PCM 셀이 RESET 상태에 있는 것으로 판정될 수 있다. 한편, 역치 에지가 검출되지 않으면, 처리(700)는 다이아몬드(740)로 진행하고, 여기서 예를 들면, 도 2에 나타낸 바이어스 신호(210)의 포인트(220)와 같이 인가된 바이어스 신호가 상단 크기(upper magnitude)에 도달했는지에 대하여 판정이 이루어질 수 있다. 바이어스 신호가 상단 크기에 도달했다면, 처리(700)는 블록(745)으로 진행할 수 있고, 여기서, PCM 셀은 SET 상태에 있는 것으로 판정될 수 있다(역치 에지가 검출되지 않았기 때문임). 한편, 인가된 바이어스 신호가 상단 크기에 도달하지 못했다면, 처리(700)는 블록(750)으로 진행할 수 있고, 여기서 바이어스 신호는 더 경사질 수 있다. 그 다음 처리(700)는 블록(720)으로 되돌아가고, 여기서 증가된 바이어스 신호로부터 결과적으로 형성된 셀 전류 및/또는 셀 전압이 측정될 수 있다. 처리(700)는 역치 에지가 검출되거나 또는 경사 바이어스 신호의 상단 크기가 도달할 때까지 이러한 방식이 계속될 수 있지만, 청구된 범위는 이에 한정되지 않는다. 물론, 처리(700)의 이러한 상세는 단지 예시들이고, 청구된 범위는 이에 한정되지 않는다.

도 8은 메모리 디바이스(810)를 포함하는 컴퓨팅 시스템(800)의 예시적인 실시예를 개략적으로 나타낸 도면이다. 이러한 컴퓨팅 디바이스는 예를 들면 애플리케이션 및/또는 다른 코드를 실행하기 위한 하나 이상의 처리들을 포함할 수 있다. 예를 들면, 메모리 디바이스(810)는 도 1에 도시된 PCM(100)의 일부를 포함하는 메모리를 포함할 수 있다. 컴퓨팅 디바이스(804)는 메모리 디바이스(810)를 관리하도록 구성될 수 있는 임의 디바이스, 응용품, 또는 기계를 대표할 수 있다. 메모리 디바이스(810)는 메모리 컨트롤러(815) 및 메모리(822)를 포함할 수 있다. 예로서 이에 한정되지 않는, 컴퓨팅 디바이스(804)는 예를 들면, 데스크탑 컴퓨터, 랩탑 컴퓨터, 워크스테이션, 서버 디바이스 등과 같은 하나 이상의 컴퓨팅 디바이스들 및/또는 플랫폼; 예를 들면, PDA(personal digital assistant), 모바일 통신 디바이스 등과 같은 하나 이상의 개인용 컴퓨팅 또는 통신 디바이스들 또는 응용품들; 예를 들면, 데이터 베이스 또는 데이터 저장 서비스 제공자/시스템과 같은 컴퓨팅 시스템 및/또는 관련 서비스 제공자 능력; 및/또는 이들의 임의 조합을 포함할 수 있다.

시스템(800)에 나타난 각종 디바이스들의 전부 또는 일부 및 여기서 또한 기술된 처리들 및 방법들은 하드웨어, 펌웨어, 소프트웨어 또는 이들의 임의 조합을 이용하여 또는 이를 포함하여 구현될 수 있다. 따라서, 예로서 이에 한정되지 않는 컴퓨팅 디바이스(804)는 버스(840) 및 호스트 또는 메모리 컨트롤러(815)를 통해 메모리(822)에 동작가능하게 연결된 적어도 하나의 처리 유닛(820)을 포함할 수 있다. 처리 유닛(820)은 데이터 컴퓨팅 절차 또는 처리의 적어도 일부를 수행하도록 구성할 수 있는 하나 이상의 회로들을 대표한다. 예로서 이에 한정되지 않는, 처리 유닛(820)은 하나 이상의 프로세서들, 컨트롤러들, 마이크로 프로세서들, 마이크로컨트롤러들, 주문형 집적 회로, 디지털 신호 처리기들, 프로그램 가능 논리 디바이스들, 필드 프로그램 가능한 게이트 어레이들 등 또는 이들의 임의 조합을 포함할 수 있다. 처리 유닛(820)은 메모리 컨트롤러(815)와 통신하도록 구성된 운영 시스템을 포함할 수 있다. 이러한 운영 시스템은 예를 들면 버스(840)를 통해 메모리 컨트롤러(815)로 전송될 명령들을 생성할 수 있다. 이러한 명령들은 판독 및/또는 기입 명령들을 포함할 수 있다. 판독 명령에 응답하여, 예를 들면, 메모리 컨트롤러(815)가 상술한 바와 같이 처리(700)를 수행하여 PCM 셀의 상태를 판정할 수 있다. 일 구현에서, 메모리 컨트롤러(815)는 판독 명령에 응답하여 PCM 셀들의 어레이 중 적어도 하나에 인가된 바이어스 신호의 크기를 증가시키고, PCM 셀들의 결과적인 전류 및/또는 전압을 측정함으로써 PCM 셀들의 저항값들을 추론할 수 있다. 바이어스 신호들의 크기를 증가시키는 동안, 메모리 컨트롤러는 PCM 저항에서의 실질적인 감소가 일어나는지를 판정할 수 있다. 메모리 컨트롤러(815)는 저항에서의 실질적인 감소가 일어나는 지에 대한 판정에 적어도 부분적으로 기초하여 PCM 셀들의 상태를 판정할 수 있다.

메모리(822)는 임의 데이터 저장 메카니즘을 대표한다. 메모리(822)는 예를 들면, 1차 메모리(824) 및/또는 2차 메모리(826)를 포함할 수 있다. 1차 메모리(824)는 예를 들면, RAM(random access memory), ROM(read only memory) 등을 포함할 수 있다. 본 예에서 처리 유닛(820)과 별도로 이루어진 것으로 설명하였지만, 1차 메모리(824)의 전부 또는 일부는 처리 유닛(820) 내에 제공되거나 또는 함께 위치/연결될 수 있는 것으로 이해되어야 한다.

2차 메모리(826)는 예를 들면, 1차 메모리와 동일하거나 또는 유사한 타입의 메모리 및/또는 예를 들면 디스크 드라이브, 광학 디스크 드라이브, 테이프 드라이브, 고체 상태 메모리 드라이브, 등과 같은 하나 이상의 저장 디바이스들 또는 시스템들을 포함할 수 있다. 임의 구현에서, 2차 메모리(826)는 컴퓨터 판독 가능한 매체(828)를 동작가능하게 받아들일 수 있거나 또는 이에 연결하도록 구성할 수 있다. 컴퓨터 판독 가능한 매체(828)는 예를 들면 시스템(800) 내에서 하나 이상의 디바이스들에 대하여 액세스 가능한 데이터, 코드 및/또는 명령들을 전달 및/또는 만들 수 있는 임의 매체를 포함할 수 있다.

컴퓨팅 디바이스(804)는 예를 들면 입력/출력(832)을 포함할 수 있다. 입력/출력(832)은 사람 및/또는 기계 입력들을 받아들이거나 또는 유도하도록 구성할 수 있는 하나 이상의 디바이스들 또는 특정 시설들, 및/또는 사람 및/또는 기계 출력을 위해서 전달 또는 제공하도록 구성할 수 있는 하나 이상의 디바이스들 또는 특정 시설들을 대표할 수 있다. 예시지만 이에 한정되지 않는 입력/출력 디바이스(832)는 동작가능하게 구성된 디스플레이, 스피커, 키보드, 마우스, 트랙볼, 터치 스크린, 데이터 포트, 등을 포함할 수 있다.

여기에 사용된 용어 "및", "및/또는" 및 "또는"은 이것이 사용되는 문맥을 적어도 부분적으로 따르는 각종 의미들을 포함할 수 있다. 전형적으로, "및/또는" 뿐만 아니라 "또는"은, A, B, 또는 C와 같이 리스트와 관련하여 사용되는 경우, 내포 의미로서 여기에 사용되는 A, B 및 C를 의미하는 것뿐만 아니라 배타적 의미로서 여기에 사용되는 A, B 또는 C를 의미하는 것을 의도한다. 본 명세서 전체에 걸쳐 사용하는 "일 실시예" 또는 "실시예"는 실시예와 연계하여 설명한 특정한 특징, 구조 또는 특성은, 청구된 범위의 적어도 하나의 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서 전체에 여러 곳에서 나타나는 구문 "일 실시에에서" 또는 "실시예"는 반드시 모두 동일한 실시예를 참조하는 것은 아니다. 더욱이, 특정한 특징, 구조 또는 특성들은 하나 이상의 실시예들에 결합될 수 있다.

현재 예시적인 실시예들로 상정된 것이 설명 및 기술되어 있지만, 청구된 범위로부터 벗어나지 않고 각종 다른 수정이 이루어질 수 있고 등가물이 대체될 수 있다는 것은 당해 분야에서 숙련된 자에 의해서 이해될 것이다. 부가적으로, 여기에 기술된 주된 개념으로부터 벗어나지 않고 청구된 범위의 기술들에 대하여 특정 상태를 적용시키기 위해서 많은 수정이 이루어질 수 있다. 따라서, 청구된 범위는 개시된 특정 실시예들에 한정되지 않고 이들 청구된 범위는 또한 첨부된 청구범위 및 그 등가물의 범주내에 있는 모든 실시예들을 포함할 수 있는 것을 의도한다.

Claims

판독 명령에 응답하여 상 변화 메모리(PCM: phase change memory) 셀에 인가되는 바이어스 신호의 크기를 증가시키는 단계;
상기 PCM 셀의 셀 전류 및/또는 전압의 측정에 적어도 부분적으로 기초하여 상기 PCM 셀의 저항의 값을 추론하는 단계; 및
상기 크기가 증가하는 동안 일어나는 상기 저항의 값에서의 변화에 적어도 부분적으로 기초하여 상기 PCM 셀의 상태를 판정하는 단계
를 포함하는 방법.
제 1 항에 있어서,
상기 PCM 셀의 상태를 판정하는 단계는,
상기 상태가, 상기 크기가 증가하는 동안 상기 저항의 값에서의 감소가 없는 세트 상태를 포함하는 것으로 판정하는 단계; 및
상기 상태가, 상기 크기가 증가하는 동안 상기 저항의 값에서의 감소가 있는 리셋 상태를 포함하는 것으로 판정하는 단계를 더 포함하는 방법.
제 2 항에 있어서,
상기 세트 상태는 상기 PCM 셀의 결정 상태에 대응하고, 상기 리셋 상태는 상기 PCM 셀의 비결정 상태에 대응하는 방법.
제 1 항에 있어서,
상기 저항의 값에서의 상기 변화가 일어나는 지를 판정하는 단계는,
상기 셀 전류 또는 전압의 적어도 하나의 이전 측정값을 유지하는 단계; 및
상기 셀 전류 또는 전압의 상기 적어도 하나의 이전 측정값을 상기 셀 전류 또는 전압의 후속하는 측정값과 비교하는 단계를 더 포함하는 방법.
제 1 항에 있어서,
상기 저항의 값에서의 상기 변화는 상기 PCM 셀의 비결정 상태의 역치 에지(threshold edge)에 대응하는 방법.
제 1 항에 있어서,
상기 바이어스 신호는 단일 경사 펄스를 포함하는 방법.
제 1 항에 있어서,
상기 바이어스 신호는 상기 PCM 셀의 비트 라인에 인가되는 방법.
상 변화 메모리(PCM) 셀들의 어레이에 연결되는 적어도 하나의 인터페이스; 및
판독 명령에 응답하여 PCM 셀들의 상기 어레이의 적어도 하나에 인가되는 바이어스 신호의 크기를 증가시키고,
상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 셀 전류 및/또는 전압의 측정에 적어도 부분적으로 기초하여 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 저항의 값을 추론하고,
상기 크기가 증가하는 동안 일어나는 상기 저항의 값에서의 변화에 적어도 부분적으로 기초하여 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 상태를 판정하는 전자 회로
를 포함하는 비휘발성 메모리 컨트롤러.
제 8 항에 있어서,
상기 상태는, 상기 크기가 증가하는 동안 상기 저항의 값에서의 감소가 없는 세트 상태를 포함하고, 상기 상태는, 상기 크기가 증가하는 동안 상기 저항의 값에서의 감소가 있는 리셋 상태를 포함하는 비휘발성 메모리 컨트롤러.
제 9 항에 있어서,
상기 세트 상태는 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 결정 상태에 대응하고, 상기 리셋 상태는 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 비결정 상태에 대응하는 비휘발성 메모리 컨트롤러.
제 8 항에 있어서,
상기 셀 전류 또는 전압의 적어도 하나의 이전 측정값을 유지하고;
상기 셀 전류 또는 전압의 상기 적어도 하나의 이전 측정값을 상기 셀 전류 또는 전압의 후속하는 측정값과 비교하는
회로를 더 포함하는 비휘발성 메모리 컨트롤러.
제 8 항에 있어서,
상기 저항의 값에서의 상기 변화는 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 비결정 상태의 역치 에지에 대응하는 비휘발성 메모리 컨트롤러.
제 8 항에 있어서,
상기 바이어스 신호는 단일 경사 펄스를 포함하는 비휘발성 메모리 컨트롤러.
상 변화 재료를 포함하는 상 변화 메모리(PCM) 셀들의 어레이를 포함하는 메모리 디바이스 - 상기 메모리 디바이스는,
판독 명령에 응답하여 상기 PCM 셀들의 적어도 하나의 PCM 셀에 인가되는 바이어스 신호의 크기를 증가시키고,
상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 셀 전류 및/또는 전압의 측정에 적어도 부분적으로 기초하여 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 저항의 값을 추론하고,
상기 크기가 증가하는 동안 일어나는 상기 저항의 값에서의 변화에 적어도 부분적으로 기초하여 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 상태를 판정하는
메모리 컨트롤러를 더 포함함 - ; 및
하나 이상의 애플리케이션들을 호스팅(hosting)하고, 상기 메모리 컨트롤러에 대하여 상기 판독 명령을 발하여, 상기 메모리 셀 어레이의 상기 메모리 셀들에 액세스를 제공하는 프로세서
를 포함하는 시스템.
제 14 항에 있어서,
상기 상태는, 상기 크기가 증가하는 동안 상기 저항의 값에서의 감소가 없는 세트 상태를 포함하고, 상기 상태는, 상기 크기가 증가하는 동안 상기 저항의 값에서의 감소가 있는 리셋 상태를 포함하는 시스템.
제 15 항에 있어서,
상기 세트 상태는 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 결정 상태에 대응하고, 상기 리셋 상태는 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 비결정 상태에 대응하는 시스템.
제 14 항에 있어서,
상기 셀 전류 또는 전압의 적어도 하나의 이전 측정값을 유지하고,
상기 셀 전류 또는 전압의 상기 적어도 하나의 이전 측정값을 상기 셀 전류 또는 전압의 후속하는 측정값과 비교하는
회로를 더 포함하는 시스템.
제 14 항에 있어서,
상기 저항의 값에서의 상기 변화는 상기 PCM 셀들의 상기 적어도 하나의 PCM 셀의 비결정 상태의 역치 에지에 대응하는 시스템.
제 14 항에 있어서,
상기 바이어스 신호는 단일 경사 펄스를 포함하는 시스템.
제 14 항에 있어서,
상기 바이어스 신호는 상기 PCM 셀들의 적어도 하나의 PCM 셀의 비트 라인에 인가되는 시스템.