CN102411992A - 使用阈值边缘检测的相变存储器状态确定 - Google Patents

使用阈值边缘检测的相变存储器状态确定 Download PDF

Info

Publication number
CN102411992A
CN102411992A CN201110290677XA CN201110290677A CN102411992A CN 102411992 A CN102411992 A CN 102411992A CN 201110290677X A CN201110290677X A CN 201110290677XA CN 201110290677 A CN201110290677 A CN 201110290677A CN 102411992 A CN102411992 A CN 102411992A
Authority
CN
China
Prior art keywords
value
pcm
pcm unit
state
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110290677XA
Other languages
English (en)
Other versions
CN102411992B (zh
Inventor
阿斯温·提鲁文加达姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102411992A publication Critical patent/CN102411992A/zh
Application granted granted Critical
Publication of CN102411992B publication Critical patent/CN102411992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本文中所揭示的标的物涉及用于读取存储器单元的技术，所述技术涉及相变存储器的复位状态的阈值边缘现象。

Description

使用阈值边缘检测的相变存储器状态确定
技术领域
本文中所揭示的标的物涉及用于读取存储器单元的技术，所述技术涉及相变存储器的复位状态的阈值边缘现象。
背景技术
相变存储器(PCM)可至少部分地基于一个或一个以上特定相变材料的行为及性质操作，例如硫属化物玻璃及/或碲化锗锑(GST)，仅列举几个实例。此类材料的结晶及非晶状态具有不同的电阻率，因此呈现可借以存储信息的基础。非晶、高电阻状态可表示所存储的第一二进制状态且结品、低电阻状态可表示所存储的第二二进制状态。当然，所存储的信息的此二进制表示仅为实例：PCM也可用来存储由(例如)不同程度的相变材料电阻率表示的多个存储器状态。
PCM单元的状态的确定可至少部分地基于所述PCM单元的状态的电阻率的不同。举例来说，PCM单元的RESET状态与SET状态之间的区分可涉及确定所述PCM单元的电阻的不同。然而，新PCM材料的引入及/或PCM大小的持续减小可影响状态(例如，RESET状态与SET状态)之间的PCM电阻容限或读取窗口。举例来说，减小的编程窗口可导致SET状态与RESET状态之间的较窄读出容限。与具有较大读取窗口的PCM相比，具有减小的读出窗口的PCM可经历较大数目的读取错误。
附图说明
将参考以下各图描述非限制性及非穷尽性实施例，其中除非另外说明，否则所有各图中相似参考编号指代相似部件。
图1是根据实施例的相变存储器的一部分的示意图。
图2包含根据实施例显示偏置信号波形及存储器单元电压/电流的特性的图表。
图3是根据实施例显示存储器单元对时间的特性的图表。
图4是根据实施例用于测量存储器单元的特性的电路的示意图。
图5是根据实施例显示存储器单元的特性及测量参数的图表。
图6是根据另一实施例显示存储器单元的特性及测量参数的图表。
图7是根据实施例用于读取存储器单元的过程的流程图。
图8是图解说明计算系统的实例性实施例的示意图。
具体实施方式
此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包含在所请求的标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必完全指代同一实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
在实施例中，用于将信息写入到相变存储器(PCM)单元的过程可包括将所述PCM单元设定或复位为一个状态或另一状态。举例来说，可通过施加相对高幅值、相对短持续时间的电编程脉冲来熔化相变材料而复位PCM单元。相反，可通过施加具有相对长持续时间的相对小亚熔化幅值电编程脉冲来设定PCM单元，举例来说，所述脉冲可包含相对陡峭的下降。也可通过施加较高过熔化幅值电编程脉冲(可能具有随时间逐渐倾斜下降的电压或电流)以允许熔化的相变材料结晶来设定PCM单元。可施加此复位及/或设定脉冲及过程作为“写入”或“编程”脉冲及“写入”或“编程”过程。
在实施例中，用于读取存储于PCM单元中的信息的过程可包括确定所述PCM单元是处于SET状态、RESET状态还是其它状态(例如，在多电平PCM情况下)。由于此些状态可对应于特定PCM电阻率，因此状态确定可涉及确定PCM单元的电阻。PCM单元的电阻可至少部分地相依于存储器单元中所包含的相变材料是否以非晶相及/或结晶相存在，如上文所论述。
在实施例中，举例来说，可使用PCM单元的处于非晶或RESET状态的材料可发生的阈值边缘现象来确定所述PCM单元的状态。阈值边缘可由将偏置信号施加到处于RESET状态的PCM单元而产生。可施加到PCM单元的位线的此偏置信号可包括斜坡电压/电流脉冲，如下文进一步详细描述。随着此偏置信号的幅值增加(例如，斜升)，可遭遇阈值边缘，其中PCM单元的电阻率在增加的偏置信号幅值的特定跨度期间急剧下降。相反，处于结晶或SET状态的PCM单元可不经历此阈值边缘。举例来说，随着偏置信号的幅值增加(例如，斜升)，处于SET状态的PCM单元的电阻率可保持实质恒定。
在实施例中，确定PCM单元的状态的过程可涉及检测PCM单元是否经历阈值边缘。举例来说，如果检测到此阈值边缘，那么可认为PCM单元处于RESET状态。相反，如果未检测到此阈值边缘，那么可认为PCM单元处于SET状态。在实施方案中，可在当使施加到PCM单元的偏置信号的电压向上斜升时执行检测PCM单元是否经历阈值边缘。阈值边缘的出现可随偏置信号电压(例如，电场)及时间而变。因此，如果使偏置电压斜升或如果将偏置电压保持恒定达特定时间量，那么可测量到快速恢复(snapback)。当然，阈值边缘现象的此些细节仅为实例，且所请求的标的物并不限于此。
在实施例中，用于确定PCM单元的状态的方法可包含：响应于读取命令增加施加到所述PCM单元的偏置信号的量值(例如，电压或电流)，及通过测量所述PCM单元的单元电流及/或单元电压来推测所述PCM单元的电阻的值。所述方法可进一步包含：在增加所述偏置信号的所述量值时，确定是否发生所述PCM单元电阻的实质降低，且根据欧姆定律至少部分地基于确定是否发生所述PCM单元电阻的所述实质降低来确定所述PCM单元的状态。在一个实施方案中，如果未发生所述电阻的所述实质降低，那么可确定所述PCM单元的所述状态处于SET状态，而如果发生所述电阻的所述实质降低，那么可确定所述PCM单元的所述状态处于RESET状态。在另一实施方案中，确定是否发生PCM单元电阻的实质降低可包括维持PCM单元电流及/或电压测量的至少一个先前值且将PCM单元电流及/或电压测量的至少一个先前值与所述PCM单元电流及/或电压的随后测量的值相比较。
图1是根据实施例的相变存储器100的一部分的示意图。将此一部分显示为包含两个存储器单元，出于说明性目的，每一存储器单元处于不同的存储器状态。半导体衬底150可包含N型掺杂区155，但可使用包含使用(举例来说)P型掺杂区的其它配置。相变存储器100可包含字线160、位线105及位线接触件110。举例来说，位线105可电连接到感测放大器。为表示一个存储器状态，接触相变材料125的一部分的加热器145可加热以熔化相变材料125的一部分140，接着可相对快速地将其冷却以包括(举例来说)非晶GST。此非晶材料可具有相对高的电阻性(例如，RESET状态)，从而导致到接触件120的高电阻连接。为表示另一存储器状态，接触相变材料115的一部分的加热器135可加热以熔化相变材料115的一部分，接着可相对慢地将其冷却以提供结晶、低电阻材料(例如，SET状态)。此结晶相变材料115可因此导致到接触件120的低电阻连接。当然，PCM的此一部分的细节仅为实例，且所请求的标的物并不限于此。
如上文所阐释，当将偏置信号施加到位线105时，处于RESET状态的相变材料125可经历阈值边缘。因此，包括相变材料125的PCM单元的电阻率可改变。因此，PCM单元上的电压或电流可相应地改变。可在用于检测是否发生阈值边缘且因此PCM单元是处于RESET状态还是SET状态的过程中测量电流或电压的此改变。在一个实施方案中，举例来说，可跨越位线105及接触件120测量电压，但所请求的标的物在此方面并不受限。
图2包含根据实施例显示偏置信号波形及存储器单元电压/电阻的特性的图表。在图表200中，偏置信号210可包括施加到PCM单元的电压或电流脉冲。在一个实施方案中，可将偏置信号210施加到PCM单元的位线。偏置信号210可包括斜坡脉冲，其中所述斜坡脉冲开始于点215的电压/电流量值处且增加到点220的顶部电压/电流量值。
图表250包含由施加偏置信号210产生的PCM单元上的电压的实例。尽管可论述PCM单元上的电压，但应了解，存在穿过所述PCM单元的对应电流(例如，经由欧姆定律相关)。特定来说，电压曲线270可表示处于SET状态的PCM单元上的电压，而电压曲线260可表示处于RESET状态的PCM单元上的电压。在图表250中，应了解，电压曲线260及电压曲线270的垂直标度可为不同的。电压曲线260及电压曲线270稍微叠加于彼此之上仅是为了显示特性的实质不同(如下)。电压曲线270证明处于SET状态的PCM单元上的电压随着施加到所述PCM单元的偏置信号210而变化。相反，尽管电压曲线260大体随着偏置信号210变化，但所述电压曲线包含例如电压峰值265及到电压突降268的相对急剧压降的特征。此些特定可由可发生在处于RESET状态的PCM单元中的阈值边缘产生。举例来说，PCM单元上的电压从电压峰值265到电压突降268的改变可由PCM单元电阻的相对突然降低产生，如上文所论述。特定来说，当斜坡偏置信号210达到特定量值217时，随着斜坡偏置信号210继续增加，PCM单元的电阻可开始下降。接下来，当斜坡偏置信号210达到特定量值218时，PCM单元的电阻可下降到低值(例如，快速恢复之前PCM单元的电阻可係相对高)。当然，偏置信号及阈值边缘效应的此些细节仅为实例，且所请求的标的物并不限于此。
图3是根据实施例显示PCM单元对时间的特性的图表300。此特性可由施加到PCM单元的实质恒定偏置信号产生。可沿图表300的垂直轴测量PCM存储器单元上的电压。在一个实施方案中，图表300可包括安置在特定PCM存储器装置中的处于RESET状态的PCM单元的测量。电压曲线360可包含由PCM单元所经历的阈值边缘产生的特征。特定来说，电压曲线360包含电压峰值365及相对急剧的压降367。如上文所阐释，PCM单元上的电压在电压峰值365处的改变可由因阈值边缘的出现导致的PCM单元电阻的相对突然降低而产生。
图4是根据实施例用于测量存储器单元的特性的电路400的示意图。举例来说，此电路可包括用于检测存储器单元的状态的感测放大器电路的一部分。如上文所论述，确定PCM单元的状态的过程可涉及检测PCM单元是否经历阈值边缘。举例来说，如果检测到阈值边缘，那么可认为PCM单元处于RESET状态。在实施方案中，在用于执行此检测的过程中可涉及电路400。可将偏置电压施加到节点410。举例来说，此偏置电压可类似于图2中所示的偏置信号210。负载电阻420及PCM单元电阻425可形成分压器电路。因此，在节点430处测量的电压可用来检测PCM单元电阻425的改变。举例来说，在一个实施方案中，在节点430处测量的电压可包括跨越位线105及接触件120测量的电压(如图1中所述)，但所请求的标的物在此方面并不受限。举例来说，此改变可由阈值边缘产生。
在一个实施方案中，可将节点430处的电压提供到边缘触发锁存器电路(未显示)的输入端子。在此情况下，边缘触发锁存器电路可响应于节点430处的电压的转变。举例来说，此边缘触发锁存器电路可响应于节点430处相对迅速地改变(例如，转变)的电压而产生一个特定信号。相反，如果节点430处的电压相对慢地改变，那么所述边缘触发锁存器可产生另一特定信号。在实施方案中，边缘触发锁存器电路或其它电路可保留关于节点430处早于当前的电压的信息。举例米说，可并入逻辑及/或电容性电路以执行信息保留。随后，可将此信息与节点430处的当前电压相比较。此比较可用来确定节点430处的电压可改变的速率。相对迅速的速率可指示阈值边缘的出现，其中PCM单元可处于RESET状态。另一方面，相对慢的速率可指示没有阈值边缘。在此情况下，可进一步增加(例如，向上斜升)正施加到PCM单元的偏置脉冲直到检测到阈值边缘为止(如果PCM单元处于RESET状态)或直到达到特定偏置量值为止，如下文详细描述。当然，用于测量阈值边缘的电路的此些细节仅为实例，且所请求的标的物并不限于此。
图5是根据实施例显示处于RESET状态的存储器单元的特性的图表500。特定来说，曲线560可表示响应于施加到PCM单元的偏置信号随单元电压而变的PCM单元电流。举例来说，偏置信号(例如图2中所示的偏置信号210)可包括斜坡脉冲。曲线560显示于图表500中的部分可表示在偏置信号210的斜升部分(例如，图表200中的从点215到点220)期间PCM单元的单元电压及单元电流。随着偏置信号的量值增加，单元电压及单元电流对应地增加到点565。随着偏置信号的量值进一步增加，刚越过点565即可达到阈值边缘。因此，随着偏置信号的量值仍然进一步增加，单元电压陡峭地下降且单元电流增加到点568。电压的此陡峭下降可称作“快速恢复”。在一个实施方案中，用于检测是否发生快速恢复且因此PCM单元是否处于RESET状态的技术可涉及针对单元电压的特定改变测量单元电流的改变。举例来说，由于快速恢复发生在单元电压502与504之间的电压改变586期间，因此电流从单元电流512到单元电流514的对应改变580可为相对大。另一方面，如果(例如)在单元电压506与502之间的电压改变584期间未曾发生快速恢复，那么电流从单元电流516到单元电流512的对应改变582可为相对小。当然，存储器单元的特性的此些细节仅为实例，且所请求的标的物并不限于此。
图6是根据实施例显示处于RESET状态的存储器单元的特性的图表600。类似于图5中所示的图表，曲线660可表示响应于施加到PCM单元的偏置信号随单元电压而变的PCM单元电流。然而，在图5的情况下，可使用电压供应器来将偏置信号施加到PCM单元，而在图6的情况下，可代替使用电流供应器来将偏置信号施加到PCM单元。因此，在一个实施方案中，用于检测是否发生快速恢复且因此PCM单元是否处于RESET状态的技术可涉及针对单元电流的特定改变测量单元电压的改变。特定来说，此技术可涉及测量在单元电流增加时单元电压的改变是增加还是降低。举例来说，由于当单元电流从单元电流612增加到单元电流614时发生快速恢复，因此可发生电压从单元电压604到单元电压602的对应降低680。另一方面，如果在电流的特定增加期间(例如，在单元电流从单元电流616到单元电流612的增加期间)未曾发生快速恢复，那么可发生电压从单元电流602到单元电流604的对应增加684。因此，确定是否发生快速恢复(例如，阈值边缘)可至少部分地基于检测针对所施加的单元电流的增加所得电压是增加还是降低。当然，阈值边缘检测的此技术及存储器单元的特性的细节仅为实例，且所请求的标的物并不限于此。
图7是根据实施例用于读取存储器单元的过程700的流程图。在框710处，可将偏置信号施加到PCM单元。在一个实施方案中，此偏置信号可包括由电压供应器产生的斜坡方波脉冲。在另一实施方案中，此偏置信号可包括由电流供应器产生的斜坡方波脉冲，例如在上文关于图6所述的情况下。当然，所请求的标的物并不限于任一特定类型的电源或偏置信号特性。在框720处，可测量由施加到PCM单元的偏置信号产生的单元电流及/或单元电压。此测量可以若干方式执行，举例来说，包含上文所述技术。在菱形730处，可执行用于确定是否已发生阈值边缘的过程。可使用上文所述的技术来执行此确定，但所请求的标的物并不限于此。如果检测到阈值边缘的出现，那么过程700可继续进行到框735，在彼处可确定PCM单元正处于RESET状态。另一方面，如果未检测到阈值边缘，那么过程700可继续进行到菱形740，在彼处可作出关于所施加的偏置信号是否已达到顶部量值(举例来说，例如图2中所示的偏置信号210的点220)的确定。如果偏置信号已达到顶部量值，那么过程700可继续进行到框745，在彼处，可确定PCM单元正处于SET状态(因为未曾检测到阈值边缘)。另一方面，如果所施加的偏置信号尚未达到顶部量值，那么过程700可继续进行到框750，在彼处，可使偏置信号进一步斜升。接着，过程700可返回到框720，在彼处，可测量由增加的偏置信号产生的单元电流及/或单元电压。过程700可以此方式继续直到检测到阈值边缘或达到斜坡偏置信号的顶部量值为止，但所请求的标的物在此方面并不受限。当然，过程700的此些细节仅为实例，且所请求的标的物并不限于此。
图8是图解说明包含存储器装置810的计算系统800的实例性实施例的示意图。举例来说，此计算装置可包括一个或一个以上处理器以执行应用程序及/或其它代码。举例来说，存储器装置810可包括包含图1中所示的PCM 100的一部分的存储器。计算装置804可表示可配置以管理存储器装置810的任一装置、器具或机器。存储器装置810可包含存储器控制器815及存储器822。通过举例而非限制的方式，计算装置804可包含：一个或一个以上计算装置及/或平台，例如(举例来说)桌上型计算机、膝上型计算机、工作站、服务器装置等；一个或一个以上个人计算或通信装置或器具，例如(举例来说)个人数字助理、移动通信装置等；计算系统及/或相关联服务提供商能力，例如(举例来说)数据库或数据存储服务提供商/系统；及/或其任一组合。
认识到，系统800中所示的各种装置以及如本文中进一步描述的过程及方法的全部或部分可使用或以其它方式包含硬件、固件、软件或其任一组合来实施。因此，通过举例而非限制的方式，计算装置804可包含经由总线840及主机或存储器控制器815在操作上耦合到存储器822的至少一个处理单元820。处理单元820表示可配置以执行数据计算程序或过程的至少一部分的一个或一个以上电路。通过举例而非限制的方式，处理单元820可包含一个或一个以上处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑装置、现场可编程门阵列等或其任一组合。处理单元820可包含经配置以与存储器控制器815通信的操作系统。举例来说，此操作系统可产生经由总线840发送到存储器控制器815的命令。此些命令可包括读取及/或写入命令。举例来说，响应于读取命令，存储器控制器815可执行上述过程700以确定PCM单元的状态。在一个实施方案中，存储器控制器815可响应于读取命令而增加施加到PCM单元阵列中的至少一个PCM单元的偏置信号的量值且通过测量PCM单元的所得电流及/或电压来推断PCM单元的电阻的值。在增加偏置信号的量值时，存储器控制器可确定是否发生PCM电阻的实质降低。存储器控制器815可至少部分地基于确定是否发生电阻的实质降低来确定PCM单元的状态。
存储器822表示任一数据存储机构。举例来说，存储器822可包含一级存储器824及/或二级存储器826。举例来说，一级存储器824可包含随机存取存储器、只读存储器等。尽管在此实例中图解说明为与处理单元820分离，但应了解，一级存储器824的全部或部分可提供于处理单元820内或以其它方式与处理单元820共同定位/耦合。
举例来说，二级存储器826可包含与一级存储器相同或类似类型的存储器及/或一个或一个以上数据存储装置或系统，例如(举例来说)磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等。在某些实施方案中，二级存储器826可以在操作上由计算机可读媒体828接受或可以其它方式配置以耦合到计算机可读媒体828。举例来说，计算机可读媒体828可包含可携载用于系统800中的装置中的一者或一者以上的数据、代码及/或指令及/或使得所述数据、代码及/或指令可存取的任一媒体。
举例来说，计算装置804可包含输入/输出832。输入/输出832表示可配置以接受或以其它方式引入人类及/或机器输入的一个或一个以上装置或特征，及/或可配置以递送或以其它方式提供人类及/或机器输出的一个或一个以上装置或特征。通过举例而非限制的方式，输入/输出装置832可包含在操作上经配置的显示器、扬声器、键盘、鼠标、轨迹球、触控屏、数据端口等。
本文中所用的措辞“及”、“及/或”及“或”可包含将至少部分地相依于所述措辞所使用的上下文的各种意思。通常，如果使用“及/或”以及“或”来相关联列表，例如，A、B或C，那么“及/或”以及“或”打算意指A、B及C(此处以包含性意义使用)以及A、B或C(此处以排他性意义使用)。此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包含在所请求的标的物的至少一个实施例中。因此，在此说明书通篇中的各个地方出现的短语“在一个实施例中”或“一实施例”未必完全指代同一实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
尽管已图解说明及描述了目前被视为实例性实施例的实施例，但所属领域的技术人员将了解可做出各种其它修改且可替代等效物，此并不背离所请求的标的物。另外，可在不背离本文中所描述的中心概念的情况下作出许多修改以使特定情形适应所请求的标的物的教示。因此，打算所请求的标的物不限于所揭示的特定实施例，而是此所请求的标的物还可包含归属于所附权利要求书及其等效物的范围内的所有实施例。

Claims (20)

1.一种方法，其包括：
响应于读取命令而增加施加到相变存储器(PCM)单元的偏置信号的量值；
至少部分地基于所述PCM单元的单元电流及/或电压的测量来推断所述PCM单元的电阻的值；及
至少部分地基于当增加所述量值时发生的所述电阻的改变来确定所述PCM单元的状态。
2.根据权利要求1所述的方法，其中所述确定所述PCM单元的所述状态进一步包括：
在当增加所述量值时所述电阻没有实质降低的情形下，将所述状态确定为包括设定状态；及
在当增加所述量值时所述电阻存在实质降低的情形下，将所述状态确定为包括复位状态。
3.根据权利要求2所述的方法，其中所述设定状态对应于所述PCM单元的实质结晶状态，且所述复位状态对应于所述PCM单元的实质非晶状态。
4.根据权利要求1所述的方法，其中所述确定是否发生所述电阻的所述改变进一步包括：
维持所述单元电流或电压测量的至少一个先前值；及
将所述单元电流或电压测量的所述至少一个先前值与所述单元电流或电压的随后测量的值相比较。
5.根据权利要求1所述的方法，其中所述电阻的所述改变对应于所述PCM单元的非晶状态的阈值边缘。
6.根据权利要求1所述的方法，其中所述偏置信号包括单个斜坡脉冲。
7.根据权利要求1所述的方法，其中将所述偏置信号施加到所述PCM单元的位线。
8.一种非易失性存储器控制器，其包括：
至少一个接口，其用以连接到相变存储器(PCM)单元阵列；及
电子电路，其用以执行以下操作：
响应于读取命令而增加施加到所述PCM单元阵列中的至少一者的偏置信号的量值；
至少部分地基于所述PCM单元中的所述至少一者的单元电流及/或电压的测量来推断所述PCM单元中的所述至少一者的电阻的值；及
至少部分地基于当增加所述量值时发生的所述电阻的改变来确定所述PCM单元中的所述至少一者的状态。
9.根据权利要求8所述的非易失性存储器控制器，其中在当增加所述量值时所述电阻没有实质降低的情形下所述状态包括设定状态；且其中在当增加所述量值时所述电阻存在实质降低的情形下所述状态包括复位状态。
10.根据权利要求9所述的非易失性存储器控制器，其中所述设定状态对应于所述PCM单元中的所述至少一者的实质结晶状态，且所述复位状态对应于所述PCM单元中的所述至少一者的实质非晶状态。
11.根据权利要求8所述的非易失性存储器控制器，其进一步包括用以执行以下操作的电路：
维持所述单元电流或电压测量的至少一个先前值；及
将所述单元电流或电压测量的所述至少一个先前值与所述单元电流或电压的随后测量的值相比较。
12.根据权利要求8所述的非易失性存储器控制器，其中所述电阻的所述改变对应于所述PCM单元中的所述至少一者的非晶状态的阈值边缘。
13.根据权利要求8所述的非易失性存储器控制器，其中所述偏置信号包括单个斜坡脉冲。
14.一种系统，其包括：
存储器装置，其包括相变存储器(PCM)单元阵列，所述相变存储器单元包括相变材料，所述存储器装置进一步包括用以执行以下操作的存储器控制器：
响应于读取命令而增加施加到所述PCM单元中的至少一者的偏置信号的量值；
至少部分地基于所述PCM单元中的所述至少一者的单元电流及/或电压的测量来推断所述PCM单元中的所述至少一者的电阻的值；及
至少部分地基于当增加所述量值时发生的所述电阻的改变来确定所述PCM单元中的所述至少一者的状态；及
处理器，其用以代管一个或一个以上应用程序且用以起始到所述存储器控制器的所述读取命令以提供对所述存储器单元阵列中的所述存储器单元的存取。
15.根据权利要求14所述的系统，其中在当增加所述量值时所述电阻没有实质降低的情形下所述状态包括设定状态；且其中在当增加所述量值时所述电阻存在实质降低的情形下所述状态包括复位状态。
16.根据权利要求15所述的系统，其中所述设定状态对应于所述PCM单元中的所述至少一者的实质结晶状态，且所述复位状态对应于所述PCM单元中的所述至少一者的实质非晶状态。
17.根据权利要求14所述的系统，其进一步包括用以执行以下操作的电路：
维持所述单元电流或电压测量的至少一个先前值；及
将所述单元电流或电压测量的所述至少一个先前值与所述单元电流或电压的随后测量的值相比较。
18.根据权利要求14所述的系统，其中所述电阻的所述改变对应于所述PCM单元中的所述至少一者的非晶状态的阈值边缘。
19.根据权利要求14所述的系统，其中所述偏置信号包括单个斜坡脉冲。
20.根据权利要求14所述的系统，其中所述偏置信号被施加到所述PCM单元中的至少一者的位线。
CN201110290677.XA 2010-09-23 2011-09-22 使用阈值边缘检测的相变存储器状态确定 Active CN102411992B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/889,372 2010-09-23
US12/889,372 US8194441B2 (en) 2010-09-23 2010-09-23 Phase change memory state determination using threshold edge detection

Publications (2)

Publication Number Publication Date
CN102411992A true CN102411992A (zh) 2012-04-11
CN102411992B CN102411992B (zh) 2015-02-18

Family

ID=45804851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110290677.XA Active CN102411992B (zh) 2010-09-23 2011-09-22 使用阈值边缘检测的相变存储器状态确定

Country Status (6)

Country Link
US (1) US8194441B2 (zh)
JP (1) JP2012099205A (zh)
KR (1) KR101284527B1 (zh)
CN (1) CN102411992B (zh)
DE (1) DE102011082182B4 (zh)
TW (1) TWI474322B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119534A (zh) * 2018-08-20 2019-01-01 华南理工大学 一种1s1r型相变存储单元结构及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
US8441848B2 (en) * 2011-06-08 2013-05-14 Micron Technology, Inc. Set pulse for phase change memory programming
US8681540B2 (en) * 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
WO2013032434A1 (en) * 2011-08-29 2013-03-07 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US8787095B2 (en) 2012-02-28 2014-07-22 Micron Technology, Inc. Systems, and devices, and methods for programming a resistive memory cell
US9577673B2 (en) 2012-11-08 2017-02-21 Micron Technology, Inc. Error correction methods and apparatuses using first and second decoders
GB2510339A (en) * 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
KR20170097813A (ko) * 2016-02-18 2017-08-29 에스케이하이닉스 주식회사 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
US10714185B2 (en) * 2018-10-24 2020-07-14 Micron Technology, Inc. Event counters for memory operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658328A (zh) * 2004-02-20 2005-08-24 株式会社瑞萨科技 半导体器件
JP2006134400A (ja) * 2004-11-04 2006-05-25 Sony Corp 記憶装置の読み出し方法及び記憶装置、並びに半導体装置
CN101106135A (zh) * 2006-07-12 2008-01-16 三星电子株式会社 非易失性存储器件的操作方法
US20100078620A1 (en) * 2008-09-30 2010-04-01 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6791885B2 (en) * 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6829188B2 (en) 2002-08-19 2004-12-07 Micron Technology, Inc. Dual loop sensing scheme for resistive memory elements
KR100498493B1 (ko) 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
JP2006244561A (ja) * 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7453715B2 (en) * 2005-03-30 2008-11-18 Ovonyx, Inc. Reading a phase change memory
US7362608B2 (en) * 2006-03-02 2008-04-22 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US7626858B2 (en) 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
EP1883113B1 (en) * 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
KR100809339B1 (ko) 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7466584B1 (en) * 2008-01-02 2008-12-16 Ovonyx, Inc. Method and apparatus for driving an electronic load
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8040719B2 (en) * 2008-11-26 2011-10-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices having bit line discharge control circuits therein that provide equivalent bit line discharge control
US7885101B2 (en) * 2008-12-29 2011-02-08 Numonyx B.V. Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory
TW201032370A (en) * 2009-02-20 2010-09-01 Ind Tech Res Inst Phase change memory device and fabrications thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658328A (zh) * 2004-02-20 2005-08-24 株式会社瑞萨科技 半导体器件
JP2006134400A (ja) * 2004-11-04 2006-05-25 Sony Corp 記憶装置の読み出し方法及び記憶装置、並びに半導体装置
CN101106135A (zh) * 2006-07-12 2008-01-16 三星电子株式会社 非易失性存储器件的操作方法
US20100078620A1 (en) * 2008-09-30 2010-04-01 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119534A (zh) * 2018-08-20 2019-01-01 华南理工大学 一种1s1r型相变存储单元结构及其制备方法
CN109119534B (zh) * 2018-08-20 2019-05-31 华南理工大学 一种1s1r型相变存储单元结构及其制备方法

Also Published As

Publication number Publication date
US8194441B2 (en) 2012-06-05
CN102411992B (zh) 2015-02-18
JP2012099205A (ja) 2012-05-24
US20120075923A1 (en) 2012-03-29
TWI474322B (zh) 2015-02-21
KR20120031261A (ko) 2012-04-02
DE102011082182B4 (de) 2019-06-13
KR101284527B1 (ko) 2013-07-16
DE102011082182A1 (de) 2012-03-29
TW201234373A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
CN102411992A (zh) 使用阈值边缘检测的相变存储器状态确定
EP3724880B1 (en) Techniques to access a self-selecting memory device
CN102456397B (zh) 相变存储器的读取分布管理
CN106373606B (zh) 电阻式存储器装置及其写入方法
US9508426B2 (en) Program-disturb management for phase change memory
US10395734B2 (en) Method and apparatus for determining a cell state of a resistive memory cell
US8199566B1 (en) Write performance of phase change memory using set-pulse shaping
US9552876B2 (en) Descending set verify for phase change memory
US7167390B2 (en) Storage device with resistive memory cells enduring repetitive data writing
CN103415889A (zh) 相变存储器中的单元状态确定
US9530523B2 (en) Thermal disturb as heater in cross-point memory
US9496031B2 (en) Method and apparatus for faster determination of a cell state of a resistive memory cell using a parallel resistor
TW201444131A (zh) 具有非線性電流電壓關係的電阻式隨機存取記憶體
Bengel et al. Reliability aspects of binary vector-matrix-multiplications using ReRAM devices
US9336874B2 (en) Mixed mode programming for phase change memory
US20110228585A1 (en) Variable resistance memory device and related method of operation
CN102822900A (zh) 对至少一个多级相变存储器单元进行编程
CN106653079A (zh) 电阻式存储器装置及其写入方法
KR101679081B1 (ko) 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터
CN106158015A (zh) 阻变式存储器装置、读/写电路单元及其操作方法
CN112242154A (zh) 用于减轻干扰的非易失性存储装置及其操作方法
Son et al. Modeling and verification of 3-dimensional resistive storage class memory with high speed circuits for core operation
WO2023099933A1 (en) Memory device with data scrubbing capability and methods
CN115656634A (zh) 驱动电阻的确定方法及装置、测试机和存储介质
ITMI20102273A1 (it) Modifica dello stato di reset per aumentare il margine di lettura di una memoria a cambiamento di fase

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant