KR101283754B1 - 에칭 방법 및 장치 - Google Patents

에칭 방법 및 장치 Download PDF

Info

Publication number
KR101283754B1
KR101283754B1 KR1020127028427A KR20127028427A KR101283754B1 KR 101283754 B1 KR101283754 B1 KR 101283754B1 KR 1020127028427 A KR1020127028427 A KR 1020127028427A KR 20127028427 A KR20127028427 A KR 20127028427A KR 101283754 B1 KR101283754 B1 KR 101283754B1
Authority
KR
South Korea
Prior art keywords
etching
semiconductor film
film
fluorine
component
Prior art date
Application number
KR1020127028427A
Other languages
English (en)
Other versions
KR20120127750A (ko
Inventor
?스케 구누기
사토시 마유미
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20120127750A publication Critical patent/KR20120127750A/ko
Application granted granted Critical
Publication of KR101283754B1 publication Critical patent/KR101283754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32825—Working under atmospheric pressure or higher
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 장치의 채널 부분 등의 에칭을 효율화하여 처리 택트를 단축한다. 피처리물(9)을 대기압 근방의 압력의 반송 경로(11)를 따라 연속적으로 반송한다. 반송 경로(11)의 상류측의 위치에서, 공급 노즐(21)로부터 에칭액을 피처리물(9)에 공급하고, 금속막(97)을 습식 에칭한다. 계속해서, 반송 경로(11)의 하류측의 처리 공간(19)에서, 불소계 반응 성분 및 산화성 반응 성분을 포함하는 에칭 가스를 피처리물(9)의 표면에 접촉시켜, 반도체막(94)을 건식 에칭한다. 불소계 반응 성분은 대기압 플라즈마로 생성한다. 피처리물(9)의 반송 속도에 따라, 피처리물(9)이 처리 공간(19)을 통과하는 기간 중의 에칭 깊이가 불순물이 도핑된 막 부분(96)의 두께와 대응하도록 에칭 레이트를 설정한다.

Description

에칭 방법 및 장치{ETCHING METHOD AND DEVICE}
본 발명은 평판 디스플레이 등의 반도체 장치를 제조할 때에, 기판에 형성된 막을 에칭하는 방법 및 장치에 관한 것으로, 특히 TFT(박막 트랜지스터; Thin Film Transistor) 등의 스위칭 소자의 채널 에칭에 적합한 에칭 방법 및 장치에 관한 것이다.
이러한 종류의 반도체 장치는 성막, 마스킹, 에칭, 마스크 제거 등의 공정을 반복함으로써 제조된다(특허문헌 1 등 참조). 통상, 하나의 에칭 공정에서는 1종 또는 동종의 막만을 에칭한다. 그러나, 예를 들면 TFT의 채널 에칭 공정에서는, 금속막의 에칭에 이어, 불순물이 도핑된 반도체막을 에칭한다. 금속막은, 예를 들면 염산계 등의 산성 에칭액을 이용하여 습식 에칭한다. 반도체막은, 예를 들면 불소계의 에칭 가스를 이용하여 건식 에칭한다.
일본 특허 공개 제2008-033337호 공보
종래의 채널 에칭에서의 반도체막의 건식 에칭은, 진공 챔버 내에서의 RIE(반응성 이온 에칭; Reactive Ion Etching)나 진공 플라즈마 에칭으로 행해지고 있었다. 따라서, 금속막의 습식 에칭 후의 피처리 기판을 진공 챔버에 수용하며 진공 챔버 내의 압력을 진공으로 하는 작업을 요하고, 또한 반도체막의 에칭 종료 후에는 진공 챔버 내의 압력을 대기압으로 되돌린 후에 피처리 기판을 진공 챔버로부터 취출하는 작업을 요하여, 배치 처리로 되어 있었다. 이 때문에, 처리 택트가 길어졌었다.
상기 과제를 해결하기 위해, 본 발명에 따른 에칭 방법은 기판에 반도체막과 금속막이 순차적으로 적층되고, 상기 반도체막의 상기 금속막측의 막 부분에 불순물이 도핑된 피처리물의 상기 금속막 및 상기 반도체막을 에칭하는 방법으로서,
상기 피처리물을 대기압 근방의 압력의 반송 경로를 따라 연속적으로 반송하는 반송 공정과,
상기 반송 경로 상의 위치에서, 금속에 대하여 용해성을 갖는 에칭액을 상기 피처리물에 공급하는 습식 에칭 공정과,
상기 반송 경로 상의 상기 위치보다 반송 방향의 하류의 처리 공간에서, 불소계 반응 성분 및 산화성 반응 성분을 포함하는 에칭 가스를 상기 피처리물의 표면에 접촉시키는 건식 에칭 공정
을 포함하며, 상기 건식 에칭 공정에서는, 불소계 원료 성분을 포함하는 원료 가스를 대기압 근방의 압력 하에서 플라즈마화하여 상기 불소계 반응 성분을 생성하며, 상기 피처리물의 반송 속도에 따라, 상기 피처리물이 상기 처리 공간을 통과하는 기간 중의 에칭 깊이가 상기 불순물이 도핑된 막 부분의 두께와 대응하도록(거의 같아지도록), 상기 반도체막에 대한 에칭 레이트를 설정하는 것을 특징으로 한다.
피처리물은 반송 경로를 따라 연속 반송됨으로써, 습식 에칭 공정을 행하는 위치를 통과하고, 계속해서 건식 에칭 공정을 행하는 위치, 즉 처리 공간을 통과한다. 상기 반송 경로의 압력은 대기압 근방이다. 따라서, 상기 반송 경로 상의 상기 습식 에칭 공정을 행하는 위치 및 상기 처리 공간의 압력은 대기압 근방이다.
피처리물이 상기 습식 에칭 공정을 행하는 위치를 통과할 때, 에칭액이 피처리물의 마스크되어 있지 않은 부분(비마스크 부분)의 금속막과 접촉하여 에칭 반응이 일어나, 금속막이 습식 에칭된다. 이에 따라, 비마스크 부분의 반도체막이 노출된다.
계속해서, 피처리물이 상기 처리 공간을 통과할 때, 에칭 가스가 상기 비마스크 부분의 반도체막에 접촉하여 에칭 반응이 일어난다. 상세하게는, 반도체막을 구성하는 실리콘이 산화성 반응 성분에 의해 산화되고, 추가로 불소계 반응 성분에 의해 SiF4 등의 휘발성 성분으로 변환된다. 이에 따라, 비마스크 부분의 반도체막이 건식 에칭된다. 상기 에칭 레이트의 설정에 의해, 피처리물이 상기 처리 공간을 1회 통과하면, 반도체막 중 불순물이 도핑된 금속막측의 막 부분이 에칭되도록 할 수 있다. 불순물이 도핑되어 있지 않은 기판측의 막 부분은 에칭되지 않고 잔치된다. 이에 따라, 채널 부분을 형성할 수 있다.
본 발명에 따른 에칭 장치는 기판에 반도체막과 금속막이 순차적으로 적층되고, 상기 반도체막의 상기 금속막측의 막 부분에 불순물이 도핑된 피처리물의 상기 금속막 및 상기 반도체막을 에칭하는 장치로서,
상기 피처리물을 대기압 근방의 압력의 반송 경로를 따라 연속적으로 반송하는 반송 기구와,
상기 반송 기구의 반송 경로 상에 배치된 공급 노즐을 갖고, 금속에 대하여 용해성을 갖는 에칭액을 상기 공급 노즐로부터 상기 피처리물의 표면에 공급하는 습식 에칭부와,
서로의 사이에 대기압 근방의 방전 공간을 형성하는 적어도 한 쌍의 전극과, 상기 반송 경로 상의 상기 공급 노즐보다 하류측의 위치에 처리 공간을 구획하는 구획부를 갖고, 불소계 원료 성분을 포함하는 원료 가스를 상기 방전 공간에 도입하여 불소계 반응 성분을 생성하며, 상기 불소계 반응 성분 및 산화성 반응 성분을 포함하는 에칭 가스를 상기 처리 공간에서 상기 피처리물의 표면에 접촉시키는 대기압 플라즈마 에칭부
를 구비하며, 상기 피처리물이 상기 처리 공간을 통과하는 기간 중의 상기 대기압 플라즈마 에칭부에 의한 에칭 깊이가 상기 불순물이 도핑된 막 부분의 두께와 대응하도록(거의 같아지도록), 상기 반도체막에 대한 에칭 레이트가 설정되어 있는 것을 특징으로 한다.
반송 기구에 의해 피처리물을 대기압 근방의 압력의 반송 경로를 따라 연속반송한다.
그러면, 우선 피처리물은 반송 경로 상의 공급 노즐이 배치된 위치를 통과한다. 이 통과 시, 에칭액이 피처리물의 비마스크 부분의 금속막과 접촉하여 에칭 반응이 일어나, 금속막이 대기압 근방의 압력 하에서 습식 에칭된다. 이에 따라, 비마스크 부분의 반도체막이 노출된다.
피처리물은 계속해서 반송 경로를 따라 이동하여, 대기압 플라즈마 에칭부의 처리 공간을 통과한다. 상기 반송 경로의 압력은 대기압 근방이다. 따라서, 상기 반송 경로에 포함되는 상기 처리 공간의 압력은 대기압 근방이다. 상기 처리 공간에서는, 에칭 가스가 상기 비마스크 부분의 반도체막에 접촉하여 에칭 반응이 일어난다. 상기 에칭 레이트의 설정에 의해, 피처리물이 상기 처리 공간을 1회 통과하면, 반도체막 중 불순물이 도핑된 금속막측의 막 부분이 에칭되도록 할 수 있다. 불순물이 도핑되어 있지 않은 기판측의 막 부분은 에칭되지 않고 잔치된다. 이에 따라, 채널 부분을 형성할 수 있다.
바람직하게는, 상기 피처리물이 상기 처리 공간을 통과하는 기간 중의 에칭 깊이가 상기 불순물이 도핑된 막 부분의 두께를 미미하게 초과하는 깊이가 되도록, 상기 반도체막에 대한 에칭 레이트를 설정한다. 따라서, 건식 에칭 공정이 종료하면, 불순물이 도핑되어 있지 않은 막 부분이 일부 에칭된 상태로 노출되는 것이 바람직하다.
본 발명의 에칭 방법 및 에칭 장치에 있어서는, 반도체막의 건식 에칭에 대해서도 금속막의 습식 에칭과 동일하게 대기압 근방의 반송 경로 상에서 실행된다. 피처리물을 건식 에칭을 위해 진공 챔버에 이동 탑재할 필요가 없어, 이동 탑재 작업 및 진공 챔버의 압력 설정 작업이 불필요하여, 배치 처리를 회피할 수 있다. 따라서, 처리 택트를 단축할 수 있다. 진공 챔버 등의 진공 장치 및 이동 탑재 기구가 불필요하기 때문에, 설비를 간소화할 수 있다.
상기 에칭 가스의 유량, 또는 상기 불소계 반응 성분 또는 상기 산화성 반응 성분의 농도를 조절함으로써 상기 에칭 레이트의 설정을 행하는 것이 바람직하다.
상기 에칭 가스의 유량을 증가시키면, 상기 에칭 레이트를 높게 할 수 있다. 상기 에칭 가스의 유량을 감소시키면, 상기 에칭 레이트를 낮게 할 수 있다. 상기 에칭 가스 중의 상기 불소계 반응 성분 농도 또는 상기 산화성 반응 성분 농도를 증가시키면, 상기 에칭 레이트를 높게 할 수 있다. 상기 불소계 반응 성분 농도 또는 상기 산화성 반응 성분 농도를 감소시키면, 상기 에칭 레이트를 낮게 할 수 있다.
적어도 한 쌍의 전극으로 상기 플라즈마화를 행하고, 추가로 상기 전극 쌍의 수를 조절함으로써 상기 에칭 깊이를 상기 불순물이 도핑된 막 부분의 두께와 대응시킬(거의 같아지도록 할) 수도 있다.
상기 전극 쌍의 수를 증가시키면, 상기 에칭 가스의 유량을 증가시킬 수 있다. 또는, 처리 공간의 상기 반송 경로를 따르는 경로 길이를 크게 하여, 피처리물이 에칭 가스와 접촉하는 시간(건식 에칭 공정의 반응 시간)을 길게 할 수 있다. 따라서, 에칭 깊이를 크게 할 수 있다.
상기 전극 쌍의 수를 감소시키면, 상기 에칭 가스의 유량을 감소시킬 수 있다. 또는, 처리 공간의 상기 반송 경로를 따르는 경로 길이를 짧게 하여, 상기 건식 에칭 공정의 반응 시간을 짧게 할 수 있다. 따라서, 에칭 깊이를 작게 할 수 있다.
상기 대기압 플라즈마 에칭부는, 소위 리모트식의 플라즈마 처리 장치인 것이 바람직하다. 즉, 상기 방전 공간이 상기 처리 공간으로부터 이격되어 배치되고, 상기 방전 공간에서부터 연장되는 분출로가 상기 구획부의 상기 반송 기구를 향하는 면에 도달하여 상기 처리 공간에 연속해 있는 것이 바람직하다. 이에 따라, 피처리물이 방전 공간의 플라즈마 전계에 의해 손상되는 것을 방지할 수 있다. 대기압 근방 하에서의 리모트식 플라즈마 처리에서는 등방적으로 에칭되는 경향이 있지만, 후술하는 수소 함유 응축성 성분의 원료 가스로의 첨가량을 조절함으로써 반도체막의 에칭 프로파일을 제어할 수 있다.
상기 대기압 플라즈마 에칭부가, 소위 다이렉트식의 플라즈마 처리 장치일 수도 있다. 즉, 상기 전극 사이에 형성되는 방전 공간이 상기 처리 공간을 구성하고, 방전 공간(처리 공간)에 피처리물을 통과시키도록 되어 있을 수도 있다.
상기 원료 가스 중의 불소계 원료 성분으로서는, PFC(퍼플루오로카본), HFC(하이드로플루오로카본)을 들 수 있다. PFC로서는, CF4, C2F6, C3F6, C3F8 등을 들 수 있다. HFC로서는, CHF3, CH2F2, CH3F 등을 들 수 있다. 불소계 원료 성분으로서, SF6, NF3, XeF2 등의 PFC 및 HFC 이외의 불소 함유 화합물을 이용할 수도 있다.
상기 원료 가스가 수소 함유 응축성 성분을 더 포함하는 것이 바람직하다. 이에 따라, 방전 공간에 있어서 불화수소(HF) 등의 불소계 반응 성분을 확실하게 형성할 수 있다. 상기 에칭 가스는 상기 원료 가스 중 상기 방전 공간에서 분해되지 않은 수소 함유 응축성 성분을 포함한다.
수소 함유 응축성 성분은 수소를 포함하며, 건식 에칭의 온도 조건 및 압력 조건(대기압 근방)에서는 응축성을 갖는 성분이다. 수소 함유 응축성 성분으로서 물(H2O)을 이용하는 것이 바람직하다. 예를 들면 가습기 또는 기화기를 이용하여 물을 기화시켜 수증기로 하고, 이 수증기를 상기 원료 가스에 첨가한다. 수소 함유 응축성 성분으로서, 물 대신에 OH 함유 화합물, 과산화수소수 등을 이용할 수도 있다. OH 함유 화합물로서는 알코올을 들 수 있다.
상기 에칭 가스 중의 산화성 반응 성분으로서는, 오존(O3), 산소(O2), 산소 라디칼, H2O2, NO2, N2O 등을 들 수 있다. 상기 산화성 반응 성분으로서 오존을 이용하는 것이 보다 바람직하다. 예를 들면, 오존 발생기에서 오존을 생성시키고, 이 오존 함유 가스를 에칭 가스에 혼합할 수도 있다. 또는, 상기 원료 가스에 산소(O2)를 포함시킴으로써, 상기 방전 공간에서 오존, 산소 라디칼 등을 생성할 수도 있다. 또는, 상기 원료 가스용의 방전 공간과는 별도의 방전 공간에서 산소 가스를 플라즈마화하여 오존, 산소 라디칼 등을 생성시키고, 이 오존, 산소 라디칼 등을 포함하는 산화성 반응 성분 함유 가스를 상기 에칭 가스에 혼합할 수도 있다.
상기 수소 함유 응축성 성분이 물이고, 상기 산화성 반응 성분이 오존인 것이 바람직하다.
건식 에칭 공정에서의, 반도체막의 피에칭 부분의 모퉁이부(隅部)에서는 에칭 가스가 체류한다. 이 때문에, 에칭 가스 중에 물 등의 수소 함유 응축성 성분이 포함되어 있으면, 그것이 응축하여 상기 모퉁이부에 고이기 쉽다. 이 응축층이 배리어가 되어, 오존 등의 산화성 반응 성분이 반도체층의 피에칭 부분의 연부에 접촉하는 것을 방해하고, 나아가서는 상기 연부의 에칭 반응을 방해한다. 따라서, 에칭이 사이드 방향으로 퍼지는 것을 방지할 수 있다. 따라서, 대기압 근방 하의 건식 에칭이더라도 에칭의 이방성을 확보할 수 있어, 양호한 채널 영역을 형성할 수 있다.
상기 원료 가스가 수소 함유 응축성 성분을 더 포함하며, 상기 원료 가스 중의 상기 수소 함유 응축성 성분의 함유율을 조절함으로써 상기 반도체막의 에칭 프로파일을 제어하도록 할 수도 있다. 상기 대기압 플라즈마 에칭부가 상기 원료 가스에 수소 함유 응축성 성분을 첨가하는 첨가 수단을 더 구비하는 것이 바람직하다. 상기 첨가 수단에 의해 수소 함유 응축성 성분의 첨가량을 조절함으로써 상기 반도체막의 에칭 프로파일을 제어할 수도 있다.
상기 원료 가스, 나아가서는 에칭 가스 중의 수소 함유 응축성 성분의 함유율(또는 첨가율)을 조절함으로써 상기 피에칭 부분의 연부의 형상을 제어할 수 있다. 즉, 상기 함유율(또는 첨가율)을 증가시키면 상기 피에칭 부분의 연부에 고이는 응축층의 양이 증가한다. 따라서, 에칭 억제 작용이 커져, 상기 피에칭 부분의 연부를 완만한 사면으로 할 수 있다. 상기 함유율(또는 첨가율)을 감소시키면 상기 피에칭 부분의 연부에 고이는 응축층의 양이 감소한다. 따라서, 에칭 억제 작용이 작아져, 상기 피에칭 부분의 연부를 급경사의 사면으로 할 수 있다.
상기 불소계 원료 성분이 불소 원자를 함유하며, 수소 원자를 함유하지 않는 수소 비함유 불소계 성분이고, 상기 원료 가스가 상기 수소 비함유 불소계 성분과 산소(O2)와 질소(N2)를 포함하며, 물 등의 응축성 수소 함유 성분을 포함하지 않을 수도 있다. 수소 비함유 불소계 성분으로서는, CF4, C2F6, C3F6, C3F8 등의 퍼플루오로카본(PFC) 외에, F2, SF6, NF3, XeF2 등을 들 수 있다.
이 경우, 상기 원료 가스의 플라즈마화에 의해, 산소 함유 불소계 반응 성분과 산화질소(NOx)를 포함하며, HF를 거의 또는 완전히 포함하지 않는 에칭 가스를 생성할 수 있다. 산소 함유 불소계 반응 성분으로서, 2불화카르보닐(COF2), 불화 산소(OF2, O2F2) 등을 들 수 있다. 산화질소는 상기 산화성 반응 성분을 구성한다. 상기 반도체막을 산화질소에 의해 산화할 수 있고, 추가로 산소 함유 불소계 반응 성분에 의해 휘발 성분(SiF4)으로 변환하여 에칭할 수 있다.
상기 에칭 가스 성분으로서, 예를 들면 무수 불화수소를 이용할 수도 있다.
여기서, 대기압 근방이란, 1.013×104 Pa 내지 50.663×104 Pa의 범위를 말하고, 압력 조정의 용이화나 장치 구성의 간편화를 고려하면, 1.333×104 Pa 내지 10.664×104 Pa가 바람직하고, 9.331×104 Pa 내지 10.397×104 Pa가 보다 바람직하다. 상기 에칭 처리는 대기압 하에서 행하는 것이 보다 바람직하다.
본 발명에 따르면, 반도체 장치의 예를 들면 채널 에칭에 있어서, 금속막의 습식 에칭에 이어, 반도체막 중 불순물이 도핑된 막 부분을 상기 습식 에칭과 동일한 대기압 근방의 압력 하에서 건식 에칭할 수 있다. 서로 다른 2 종류의 막의 에칭을 피처리물의 연속 반송과 병행하여 순차적으로 행할 수 있다. 따라서, 처리 택트를 단축할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 에칭 장치의 평면도이다.
도 2는 도 1의 II-II선을 따른, 상기 에칭 장치의 대기압 플라즈마 에칭부의 측면 단면도이다.
도 3a는 반도체 장치의 TFT의 제조 공정을, 금속막 상에 마스킹한 상태로 나타내는 단면도이다.
도 3b는 반도체 장치의 TFT의 제조 공정을, 상기 금속막의 비마스크 부분을 습식 에칭한 상태로 나타내는 단면도이다.
도 3c는 반도체 장치의 TFT의 제조 공정을, 불순물 도핑 반도체막을 건식 에칭한 상태로 나타내는 단면도이다.
도 4는 반도체 장치의 TFT의 일례를 나타내는 단면도이다.
도 5는 상기 건식 에칭 시의 채널 부분의 모퉁이부를 확대하여 나타내는 단면도이다.
도 6은 건식 에칭 공정 후의 TFT의 채널 부분의 단면의 사진이다.
이하, 본 발명의 일 실시 형태를 도면에 따라 설명한다.
도 4에 나타낸 바와 같이, 예를 들면 액정 표시 패널을 포함하는 반도체 장치(90)는 각 화소의 스위칭 소자로서 TFT를 구비하고 있다. TFT는 반도체 장치(90)의 기판(91)에 게이트 배선(92), 게이트 절연막(93), 반도체막(94), 신호 배선(97), 패시베이션막(98), 전극(99)을 순차적으로 기판(91)의 측으로부터 적층함으로 구성되어 있다. 도면에 있어서, 각 층(92 내지 99)의 막 두께는 과장되어 있다.
기판(91)은 유리이다. 유리 기판(91)의 크기는, 예를 들면 2200mm×2500mm 정도이지만, 여기에 한정되는 것은 아니다.
게이트 배선(92)은, 예를 들면 Al, Cu, Cr, Ti, Mo, Ta 등의 금속으로 구성되어 있다.
게이트 절연막(93)은, 예를 들면 SiN으로 구성되어 있다.
반도체막(94)은, 예를 들면 비정질 실리콘으로 구성되어 있다. 반도체막(94)의 두께는, 예를 들면 200nm 내지 300nm 정도이다. 반도체막(94)은 기판(91)측의 막 부분(95)과 신호 배선(97)측의 막 부분(96)을 포함한다. 막 부분(95)은 불순물이 도핑되어 있지 않은 비도핑 비정질 실리콘이다. 막 부분(96)은 P 등의 불순물이 도핑된 n형 비정질 실리콘이다. n형 비정질 실리콘(96)의 막 두께는, 예를 들면 60nm 내지 100nm 정도이다.
신호 배선(97)은, 예를 들면 Al, Cu, Cr, Ti, Mo, Ta 등의 금속으로 구성되어 있다.
패시베이션막(98)은, 예를 들면 SiN 등의 절연체로 구성되어 있다.
전극(99)은, 예를 들면 ITO로 구성되어 있다. 전극(99)이 그것과 일체를 이루는 컨택트홀부(99c)를 통해 신호 배선(97)과 도통해 있다.
도 3a는 반도체 장치(90)가 될 피처리물(9)을, 상기 신호 배선(97)이 되는 금속막의 성막 후 채널 부분을 형성하기 전의 상태로 나타낸 것이다. 금속막(97) 상에 포토레지스트(8)를 포함하는 마스크가 설치되어 있다. 도 3b에 나타낸 바와 같이, 비마스크 부분의 금속막(97)을 습식 에칭한다. 계속해서, 도 3c에 나타낸 바와 같이, 비마스크 부분의 반도체막(94)을 건식 에칭한다.
도 1에 나타낸 바와 같이, 상기 습식 에칭 및 건식 에칭은 하나의 에칭 장치(1)에 의해 연속적으로 행해진다.
에칭 장치(1)는 반송 기구(10)와 습식 에칭부(20)와 대기압 플라즈마 에칭부(30)를 구비하고 있다. 반송 기구(10)는, 예를 들면 회전자 컨베어나 롤러 컨베어(도 1에서는 간략하여 도시)로 구성되어 있다. 복수의 피처리물(9)이 반송 기구(10)의 반송 경로(11)를 따라 일정한 간격을 두고 연속 반송된다. 반송 속도는, 예를 들면 1m/분 내지 10m/분 정도이고, 구체적으로는 4 내지 5m/분 정도이지만, 여기에 한정되는 것은 아니다. 피처리물(9)의 반송 기구(10)로의 공급 간격(택트)은, 예를 들면 15초 내지 120초 정도이고, 더욱 바람직하게는 30초 내지 60초이고, 구체적으로는 45초 정도이지만, 여기에 한정되는 것은 아니다.
반송 기구(10)의 반송 경로(11)는 왕로(11a)와 중간로(11b)와 귀로(11c)를 갖고, 평면에서 보아 대략 コ자형으로 되어 있다. 왕로(11a) 및 귀로(11c)가 서로 평행하게 연장되어 있다. 중간로(11b)가 왕로(11)의 하류단과 귀로(11c)의 상류단을 연결하고 있다. 반송 경로(11)는 상기로 한정되는 것은 아니고, 전체가 직선형으로 연장되어 있을 수도 있고, L자형으로 되어 있을 수도 있고, 곡선형으로 되어 있을 수도 있다.
에칭 장치(1)에는 반송 경로(11)를 따라 상류측에서부터 습식 에칭 위치(12), 세정 위치(13), 액체 제거 위치(14), 건식 에칭 위치(15), 세정 위치(16), 액체 제거 위치(17)가 순차적으로 설정되어 있다. 왕로(11a)에 습식 에칭 위치(12)가 배치되어 있다. 중간로(11b)에 세정 위치(13)가 배치되어 있다. 귀로(11c)에는 액체 제거 위치(14), 건식 에칭 위치(15), 세정 위치(16), 액체 제거 위치(17)가 순차적으로 배치되어 있다.
위치(12 내지 17)는 상기 순서대로 배열되어 있을 수 있으며, 각 위치(12 내지 17)를 어느 반송 경로 부분(11a, 11b, 11c)에 배치할지는 적절히 변경할 수 있다.
에칭 장치(1)는 대기압 근방의 압력 하에 배치되어 있고, 바람직하게는 대기압 하에 배치되어 있다. 따라서, 반송 경로(11), 나아가서는 상기 각 위치(12 내지 17)의 압력은 대기압 근방이고, 바람직하게는 대기압이다. 에칭 장치(1) 전체를 클린룸(챔버)에 수용하고, 클린룸 내의 압력을 대기압 근방의 범위 내로 조절할 수도 있다.
습식 에칭 위치(12)에 습식 에칭부(20)가 설치되어 있다. 습식 에칭부(20)는 공급 노즐(21)을 구비하고 있다. 공급 노즐(21)은, 예를 들면 샤워 노즐로 구성되어 있다. 공급 노즐(21)이 반송 기구(10)의 상측에 하향으로 배치되어 있다. 에칭액 공급원(도시 생략)으로부터의 에칭액이 공급 노즐(21)로 이송되고, 공급 노즐(21)로부터 샤워형으로 분출된다. 에칭액은 금속에 대하여 용해성을 갖는 것이며, 예를 들면 염산계, 황산계, 질산계 등의 약액이 이용되고 있다.
세정 위치(13)에는 세정 노즐(43)이 설치되어 있다. 세정 노즐(43)은, 예를 들면 샤워 노즐로 구성되어 있다. 세정 노즐(43)이 반송 기구(10)의 상측에 하향으로 배치되어 있다. 세정액이 세정 노즐(43)에 공급되고, 세정 노즐(43)로부터 샤워형으로 분출된다. 세정액으로서, 예를 들면 물이 이용되고 있다.
액체 제거 위치(14)에는 액체 제거 노즐(54)이 설치되어 있다. 액체 제거 노즐(54)은, 예를 들면 에어 나이프 노즐로 구성되어 있다. 에어 나이프 노즐(54)은 반송 기구(10)의 상측에 하향으로 배치되어 있다. 에어 나이프 노즐(54)은 액체 제거 위치(14)에서의 반송 방향과 직교하는 처리 폭 방향에 대하여 평면에서 보아 비스듬하게 되어 있다. 노즐(54)로부터 에어 나이프(고압, 고속의 벨트상 기류)가 분출된다.
도 1 및 도 2에 나타낸 바와 같이, 건식 에칭 위치(15)에는 대기압 플라즈마 에칭부(30)가 설치되어 있다. 대기압 플라즈마 에칭부(30)는 처리 헤드(31)(구획부)를 구비하고 있다. 처리 헤드(31)는 반송 기구(10)의 상측에 가대(도시하지 않음)로 지지되어 있다. 처리 헤드(31)의 반송 기구(10)를 향하는 저면(31a)과 반송 기구(회전자 컨베어)(10)의 사이에 처리 공간(19)이 구획되어 있다. 처리 공간(19)은 건식 에칭 위치(15)에 포함된다. 처리 공간(19)의 압력은 대기압 근방이고, 바람직하게는 대기압이다.
처리 헤드(31)는 하나 또는 복수(도면에서는 2개)의 전극 유닛(32)을 포함한다. 전극 유닛(32)이 복수인 경우, 이들 전극 유닛(32)은 피처리물(9)의 반송 방향으로 배열된다. 각 전극 유닛(32)은 한 쌍의 전극(33, 33)을 갖고 있다. 각 전극(33)은 건식 에칭 위치(15)에서의 반송 방향과 직교하는 처리 폭 방향으로 연장되어 있다. 각 전극(33)의 처리 폭 방향의 길이는 피처리물(9)의 동일 방향의 치수와 거의 동일하거나 그보다 약간 크다. 한 쌍의 전극(33, 33)끼리가 평행하게 배열되어 있다. 한 쌍의 전극(33, 33) 사이에, 상기 처리 폭 방향으로 연장되는 슬릿상의 공간(34)이 형성되어 있다. 처리 헤드(31)의 저부에는, 전극간 공간(34)의 하단으로 연속해 있는 분출로(35)가 형성되어 있다. 분출로(35)는 처리 폭 방향으로 연장되는 슬릿을 이루며, 처리 헤드(31)의 저면(31a)에 도달하여 처리 공간(19)으로 연속해 있다. 적어도 한 쪽의 전극(33)의 대향면에는 고체 유전체층(도시 생략)이 설치되어 있다. 각 전극 유닛(32)을 구성하는 한 쌍의 전극(33, 33) 중 한쪽이 전원(도시 생략)에 접속되고, 다른 쪽이 전기적으로 접지되어 있다. 전원은, 예를 들면 펄스파상의 고주파 전력을 전극(33)에 공급한다. 이에 따라, 한 쌍의 전극(33, 33) 사이에 대기압 글로 방전이 생성되고, 전극간 공간(34)이 방전 공간이 된다. 방전 공간(34)은 처리 공간(19)으로부터 이격되어 배치되며, 분출로(35)를 통해 처리 공간(19)으로 연속해 있다.
각 전극 유닛(32)의 전극간 공간(34)의 상단부에 원료 가스의 공급원(2)이 접속되어 있다. 원료 가스는 불소계 원료 성분과 캐리어 성분을 포함하고 있다.
여기서는, 불소계 원료 성분으로서 CF4가 이용되고 있다.
불소계 원료 성분으로서, CF4 대신에 C2F6, C3F6, C3F8 등의 다른 PFC(퍼플루오로카본)을 이용할 수도 있고, CHF3, CH2F2, CH3F 등의 HFC(하이드로플루오로카본)을 이용할 수도 있고, SF6, NF3, XeF2 등의 PFC 및 HFC 이외의 불소 함유 화합물을 이용할 수도 있다.
캐리어 가스는, 불소계 원료 성분을 반송하는 기능 외에, 불소계 원료 성분을 함유하는 불소계 원료 가스를 희석하는 희석 가스로서의 기능, 안정한 플라즈마 방전을 생성하는 방전 가스로서의 기능을 갖고 있다. 캐리어 가스로서는, 예를 들면 헬륨, 아르곤, 네온, 크세논 등의 희가스나 질소 등의 불활성 가스가 이용된다. 여기서는, 캐리어 가스로서 아르곤이 이용되고 있다.
불소계 원료 가스에는 수소 함유 응축성 성분이 첨가되어 있다. 수소 함유 응축성 성분으로서는, 물(H2O)을 이용하는 것이 바람직하다. 물은 가습기(3)(첨가 수단)에서 기화되어, 불소계 원료 가스에 첨가된다.
수소 함유 응축성 성분은, 물 외에, OH기 함유 화합물이나 과산화수소수일 수도 있고, 이들의 혼합물일 수도 있다. OH기 함유 화합물로서 알코올을 들 수 있다.
불소계 원료 가스(CF4+Ar+H2O)가 전극간의 대기압 방전 공간(34)에 도입됨으로써, 각 가스 성분이 대기압 하에서 플라즈마화(분해, 여기, 활성화, 이온화를 포함함)되어, HF, COF2 등의 불소계 반응 성분이 생성된다. 불소계 반응 성분으로서 HF, COF2 등을 들 수 있다. COF2는 추가로 원료 가스의 물과 반응하여 HF로 변환될 수 있다.
또한, 처리 헤드(31)에는 산화성 반응 성분 공급원(4)이 접속되어 있다. 산화성 반응 성분 공급원(4)으로서 오존 발생기가 이용되고 있다. 오존 발생기(4)는 산소를 원료로 하여 오존(산화성 반응 성분)을 생성한다. 분출로(35)에 있어서, 오존 발생기(4)로부터의 산화성 반응 성분 함유 가스(O2+O3)가, 방전 공간(34)으로부터의 불소계 반응 성분 함유 가스와 합류하여 혼합된다. 이에 따라, 에칭 가스가 생성된다. 에칭 가스는 불소계 반응 성분(HF 등) 및 산화성 반응 성분(O3 등)을 포함한다.
도시는 생략하지만, 처리 헤드(31)에는 처리 완료 가스를 처리 공간(19)으로부터 흡인하여 배출하는 흡인부가 설치되어 있다. 흡인부의 흡인구가 헤드 저면(31a)에 개구되어 있다.
도 1에 나타낸 바와 같이, 세정 위치(16)에는 세정 노즐(46)이 설치되어 있다. 세정 노즐(46)은, 예를 들면 샤워 노즐로 구성되어 있다. 세정액이 세정 노즐(46)에 공급되고, 세정 노즐(46)로부터 샤워형으로 분출된다. 세정액으로서, 예를 들면 물이 이용되고 있다.
액체 제거 위치(17)에는 액체 제거 노즐(57)이 설치되어 있다. 액체 제거 노즐(57)은, 예를 들면 에어 나이프 노즐로 구성되어 있다. 에어 나이프 노즐(57)은 반송 기구(10)의 상측에 하향으로 배치되어 있다. 에어 나이프 노즐(57)은 액체 제거 위치(17)에서의 반송 방향과 직교하는 처리 폭 방향에 대하여 평면에서 보아 비스듬하게 되어 있다. 노즐(57)로부터 에어 나이프가 분출된다.
상기 구성의 에칭 장치(1)에 의한 에칭 방법을 설명한다.
[반송 공정]
금속막(97) 상에 포토레지스트(8)를 형성한 피처리물(9)(도 3a)을, 하나씩 일정한 간격을 두고 반송 경로(11)의 상류 단부에 순차적으로 공급한다. 각 피처리물(9)을, 반송 기구(10)에 의해 반송 경로(11)를 따라 일정한 반송 속도로 연속 반송한다.
[습식 에칭 공정]
각 피처리물(9)은, 우선 습식 에칭 위치(12)에 도입된다. 습식 에칭 위치(12)에서는, 에칭액을 공급 노즐(21)로부터 분출한다. 이 에칭액이, 습식 에칭 위치(12)를 통과 중인 피처리물(9)의 표면에 접촉한다. 이에 따라, 비마스크 부분의 금속막(97)이 습식 에칭되어, 반도체막(94)이 노출된다(도 3b). 또한, 도 5에 과장하여 나타낸 바와 같이, 습식 에칭은 등방성 에칭이기 때문에, 금속막(97)이 마스크(8)의 연부보다 사이드 방향으로 깊게 에칭되는 경향이 있다.
[제1 세정 공정]
습식 에칭 위치(12)를 통과한 피처리물(9)은 세정 위치(13)로 이송된다. 세정 위치(13)에서는, 세정 노즐(43)로부터 세정수를 분출한다. 세정수에 의해, 세정 위치(13)를 통과 중인 피처리물(9)을 세정하여, 상기 피처리물(9)의 표면으로부터 상기 에칭액 및 에칭 잔사를 씻어낸다.
[제1 액체 제거 공정]
세정 위치(13)를 통과한 피처리물(9)은 액체 제거 위치(14)로 이송된다. 액체 제거 위치(14)에서는, 노즐(54)로부터 에어 나이프를 분출한다. 이에 따라, 피처리물(9)의 표면으로부터 세정수를 제거한다.
[건식 에칭 공정]
액체 제거 위치(14)를 통과한 피처리물(9)은 건식 에칭 위치(15)에 도입된다. 건식 에칭 위치(15)에서는 각 전극 유닛(32)의 전극간 공간(34)에 불소계 원료 가스(CF4+Ar+H2O)를 공급함과 동시에, 전계 인가에 의해 전극간 공간(34)에 대기압 근방의 압력 하에서 플라즈마 방전을 생성한다. 이에 따라, 불소계 원료 가스를 플라즈마화하여, HF 등의 불소계 반응 성분을 생성한다. 이 불소계 반응 성분 함유 가스에 오존 발생기(4)로부터의 오존 함유 가스(O2+O3)를 혼합하여, HF, O3 등의 반응 성분을 포함하는 에칭 가스를 생성한다. 이 에칭 가스를 분출로(35)로부터 처리 공간(19)으로 분출한다. 에칭 가스는 처리 공간(19)을 통과 중인 피처리물(9)의 표면에 접촉한다. 이에 따라, 반도체막(94)의 에칭 반응이 일어난다. 구체적으로는, 비마스크 부분의 반도체막(94)을 구성하는 비정질 실리콘이 에칭 가스 중의 O3로 산화되고, 추가로 HF와 반응하여 휘발성의 SiF4으로 변환된다.
상기 건식 에칭 공정에서, 불소계 원료 성분(CF4)과 캐리어(Ar)의 부피 유량비는 CF4:Ar=5:95 내지 20:80 정도가 바람직하다. 물 첨가 후의 불소계 원료 가스(CF4+Ar+H2O)의 노점(露点)은 0℃ 내지 20℃ 정도인 것이 바람직하다. 불소계 원료 가스(CF4+Ar+H2O)와 오존 함유 가스(O2+O3)의 부피 유량비는 (CF4+Ar+H2O):(O2+O3)=3:1 내지 1:3 정도가 바람직하다. 피처리물(9)의 온도는 10℃ 내지 50℃ 정도로 하는 것이 바람직하다. 이들 조건 설정에 의해, 비정질 실리콘의 에칭 레이트를 비교적 높게 할 수 있다. 나아가, 비정질 실리콘의 SiN에 대한 선택비를 크게 할 수 있다. 따라서, 채널 에칭 시에 SiN막(93)이 에칭되는 것을 억제할 수 있다.
상기 건식 에칭 공정은, 피처리물(9)을 반송 기구(10)에 의해 반송하면서 실행한다. 이 피처리물(9)의 반송 속도에 따라, 피처리물(9)이 처리 공간(19)을 통과하는 기간 중의 반도체막(94)의 에칭 깊이가 불순물 도핑 반도체막(96)의 두께와 대응하도록(거의 같아지도록), 반도체막(94)에 대한 에칭 레이트를 설정한다. 예를 들면, 에칭 가스의 유량 또는 반응 성분(HF, O3 등)의 농도를 조절함으로써 상기 에칭 레이트를 제어할 수 있다. 구체적으로는, 피처리물(9)이 처리 공간(19)을 통과하는 기간 중의 반도체막(94)의 에칭 깊이가 불순물 도핑 반도체막(96)의 두께를 약간 초과하는 깊이가 되도록, 반도체막(94)에 대한 에칭 레이트를 설정한다.
에칭 가스의 유량을 증가시키면 에칭 레이트를 높게 할 수 있고, 에칭 가스의 유량을 감소시키면 에칭 레이트를 낮게 할 수 있다.
에칭 가스의 HF 농도 또는 O3 농도를 증가시키면 에칭 레이트를 높게 할 수 있고, HF 농도 또는 O3 농도를 감소시키면 에칭 레이트를 낮게 할 수 있다. 에칭 가스의 HF 농도는 불소계 원료 가스의 CF4 농도, H2O의 첨가 유량 등을 조절함으로써 제어할 수 있다. 에칭 가스의 O3 농도는 오존 함유 가스(O2+O3)의 혼합비 등을 조절함으로써 제어할 수 있다. CF4 농도, H2O의 첨가 유량, 오존 함유 가스(O2+O3)의 혼합비 등은, 바람직하게는 상술한 바람직한 범위 내로 조절한다.
또한, 전극 유닛(32)의 병설수를 증감시킴으로써, 피처리물(9)이 처리 공간(19)을 통과하는 기간 중의 반도체막(94)의 에칭 깊이가 불순물 도핑 반도체막(96)의 두께와 대응하도록(거의 같아지도록) 할 수도 있다.
전극 유닛(32)의 수를 증가시키면, 에칭 가스의 유량을 증가시킬 수 있다. 또는, 처리 헤드(31)의 반송 경로(11)를 따르는 치수를 크게 할 수도 있으며, 그렇게 하면 처리 공간(19)의 반송 경로(11)를 따르는 경로 길이를 크게 할 수 있어, 건식 에칭의 반응 시간을 연장할 수 있다.
전극 유닛(32)의 수를 감소시키면, 에칭 가스의 유량을 감소시킬 수 있다. 또는, 처리 헤드(31)의 반송 경로(11)를 따르는 치수를 작게 할 수도 있으며, 그렇게 하면 처리 공간(19)의 반송 경로(11)를 따르는 경로 길이를 짧게 할 수 있어, 건식 에칭의 반응 시간을 단축할 수 있다.
이에 따라, 반도체막(94)의 에칭이 비도핑 반도체막(95)과 불순물 도핑 반도체막(96)의 경계 부근까지 도달했을 때, 건식 에칭 공정이 종료하도록 할 수 있다. 따라서, 불순물 도핑 반도체막(96)을 제거할 수 있으며, 비도핑 반도체막(95)을 에칭하지 않고 남길 수 있다. 이에 따라, TFT의 채널 부분을 형성할 수 있다.
구체적으로는, 반도체막(94)의 에칭이 비도핑 반도체막(95)과 불순물 도핑 반도체막(96)의 경계를 근소하게 넘었을 때, 건식 에칭 공정이 종료하도록 할 수 있다. 따라서, 불순물 도핑 반도체막(96)을 완전하게 제거할 수 있고, 비도핑 반도체막(95)이 일부 에칭되어 노출된 상태로 할 수 있다.
또한, 도 5에 있어서 일점쇄선으로 나타낸 바와 같이, 진공 플라즈마에 의해 건식 에칭한 경우, 반응성 이온이 전계를 따라 조사되기 때문에, 반도체막(96)의 피에칭 부분의 연부(96e)가, 레지스트(8)의 연부 바로 아래에 위치한다. 따라서, 금속막(97)의 연부(97e)와 반도체막(96)의 연부(96e)의 사이에 단차가 형성된다.
이에 반해, 본 발명 장치(1)에 의한 대기압 근방의 건식 에칭에 따르면, 도 5에 있어서 실선으로 나타낸 바와 같이, 금속막(97)의 연부(97e)가 레지스트(8)보다 안쪽으로 들어가 있더라도, 에칭 가스가 확산되어 반도체막(96)의 노출면의 전체에 접촉하기 때문에, 반도체막(96)의 연부(96e)가 금속막(97)의 연부(97e)에 연속한다.
또한, 반도체막(96)의 피에칭 부분에서의 연부(96e)의 주변(모퉁이부)에서는 에칭 가스가 체류한다. 이 때문에, 에칭 가스 중의 물이 응축하기 쉽다. 이 응축수(w)가 배리어가 되어 오존이 반도체층(96)에 접촉하는 것을 방해한다. 따라서, 반도체막(96)이 사이드 방향으로 에칭되는 것을 억제할 수 있어, 연부(96e)가 금속막(97)의 연부(97e)보다 안쪽으로 들어가는 것을 방지할 수 있다. 따라서, 에칭의 이방성을 확보할 수 있어, 양호한 채널 영역을 형성할 수 있다. 또한, 에칭 가스 중의 수분량을 조절함으로써 반도체막(96)의 에칭 프로파일을 제어할 수 있다. 구체적으로는, 연부(96e)의 형상을 제어할 수 있다. 즉, 에칭 가스 중의 수분량을 증가시키면, 응축수(w)의 양이 증가한다. 이 때문에, 연부(96e)의 에칭 억제 작용이 커진다. 따라서, 도 5에서 이점쇄선으로 나타낸 바와 같이, 연부(96e)를 완만한 사면으로 할 수 있다. 에칭 가스 중의 수분량을 감소시키면, 응축수(w)의 양이 감소한다. 이 때문에, 연부(96e)의 에칭 억제 작용이 작아진다. 따라서, 도 5에서 삼점쇄선으로 나타낸 바와 같이, 연부(96e)를 급경사의 사면으로 할 수 있다.
발명자가 대기압 플라즈마 에칭부(30)를 이용하여 하기의 조건에 의해 TFT의 비정질 실리콘막을 건식 에칭한 바, 도 6에 나타낸 바와 같이 P(인) 도핑 n형 비정질 실리콘막(96)의 연부(96e)를 금속막(97)의 연부에 연속하는 완만한 슬로프형으로 할 수 있었다.
불소계 원료 가스
CF4: 1slm
Ar: 16slm
H2O 첨가 후의 노점: 16℃
산화성 반응 성분 함유 가스
O2+O3: 10slm
O3 농도: O3/(O2+O3)=10vol％
플라즈마 조건
투입 전력: 4kW
전극간 인가 전압: Vpp=13kV
인가 전압 주파수: 25kHz
전극간 갭: 3mm
기판 온도: 25℃
기판 크기: 600mm×700mm
비도핑 비정질 실리콘(95)의 막 두께: 150μm
P(인) 도핑 n형 비정질 실리콘(96)의 막 두께: 50μm
반송 속도: 4m/분
반송 횟수: 1회
[제2 세정 공정]
건식 에칭 위치(15)를 통과한 피처리물(9)은 세정 위치(16)로 이송된다. 세정 위치(16)에서는, 세정 노즐(46)로부터 세정수를 분출한다. 세정수에 의해, 건식 에칭 위치(15)를 통과 중인 피처리물(9)을 세정하여, 상기 피처리물(9)의 표면으로부터 건식 에칭 공정에서 발생한 에칭 잔사를 씻어낸다.
[제2 액체 제거 공정]
세정 위치(16)를 통과한 피처리물(9)은 액체 제거 위치(17)로 이송된다. 액체 제거 위치(17)에서는, 노즐(57)로부터 에어 나이프를 분출한다. 이 에어 나이프에 의해 피처리물(9)의 표면으로부터 세정수를 제거한다.
에칭 장치(1)에 따르면, 불순물 도핑 반도체막(96)의 건식 에칭을, 금속막(97)의 습식 에칭과 동일한 대기압 근방의 압력 환경에서 행할 수 있다. 따라서, 피처리물(9)을 연속 반송하면서, 금속막(97)의 습식 에칭에 이어서, 불순물 도핑 반도체막(96)의 건식 에칭을 반송 경로(11) 상에서 행할 수 있다. 건식 에칭 공정을 행할 때에, 피처리물(9)을 진공 챔버로 이동 탑재하여 진공 챔버의 내압을 진공으로 하는 작업은 불필요하고, 건식 에칭 공정의 종료 후에 진공 챔버 내의 압력을 대기압으로 되돌려 피처리물(9)을 진공 챔버로부터 취출하는 작업은 불필요하여, 배치 처리를 회피할 수 있다. 따라서, 처리 택트를 단축할 수 있다. 진공 챔버 등의 진공 장치 및 이동 탑재 기구가 불필요하기 때문에, 설비를 간소화할 수 있다.
반송 기구(10)의 귀로(11c)에 건식 에칭 위치(15) 및 세정 및 액체 제거 위치(16, 17)를 설치함으로써, 반송 경로(11)의 빈 공간을 유효하게 이용할 수 있다.
본 발명은 상기 실시 형태로 한정되는 것은 아니고, 그의 취지를 일탈하지 않는 범위에서 다양한 개변을 할 수 있다.
예를 들면, 본 발명의 적용은 금속막 및 반도체막을 연속하여 에칭하는 것일 수 있으며, TFT의 채널 에칭으로 한정되지 않는다.
전극 유닛(32)을 처리 헤드(31)의 외부에 배치할 수도 있다. 불소계 원료 가스를 처리 헤드(31)로부터 이격된 장소에서 플라즈마화한 후에 처리 헤드(31)까지 반송할 수도 있다.
전극 유닛(32)의 전극 구조는 평행 평판 전극으로 한정되지 않고, 동축 원통 전극일 수도 있고, 롤 전극의 쌍일 수도 있고, 롤 전극과 평판 전극 또는 원통 오목면 전극의 쌍일 수도 있다.
방전 공간(34)의 압력이, 대기압 근방의 압력 범위 내에서 처리 공간(19)의 압력과 상이할 수도 있다. 방전 공간(34)의 압력이 처리 공간(19)의 압력보다 낮을 때에는, 펌프로 에칭 가스를 승압하여 처리 공간(19)에 공급할 수 있다.
원료 가스가 물 등의 응축성 수소 함유 성분을 포함하지 않을 수도 있다. 불소계 원료 성분이 PFC, F2, SF6, NF3, XeF2 등의 수소 비함유 불소계 성분일 수도 있다. 또한, 원료 가스가 상기 수소 비함유 불소계 성분과 산소(O2)와 질소(N2)를 포함할 수도 있다. 이 경우, 원료 가스를 방전 공간(34)에서 플라즈마화함으로써, NOx, COF2, OF2, O2F2 등의 반응 성분을 생성할 수 있다. n형 비정질 실리콘막(96)을 NOx로 산화할 수 있고, 또한 COF2, OF2, O2F2 등의 불소계 반응 성분으로 에칭할 수 있다.
대기압 플라즈마 에칭부(30)는, 전극(33, 33) 사이의 방전 공간(34)의 외부에 피처리물(9)이 배치되는 소위 리모트식의 플라즈마 처리 장치였지만, 대기압 플라즈마 에칭부(30)가 전극(33, 33) 사이에 피처리물(9)을 배치하여 플라즈마를 피처리물(9)에 직접 조사하는 소위 다이렉트식의 플라즈마 처리 장치일 수도 있다. 다이렉트식의 플라즈마 처리 장치에서는 방전 공간이 처리 공간이 된다.
여러 쌍의 전극을 설치해 두고, 가동하는 전극 쌍의 수를 불순물 도핑 반도체막(96)의 두께에 따라 조절할 수도 있다.
산화성 반응 성분 공급원(4)은 산소를 원료로 하여 방전에 의해 오존을 생성하는 대기압 플라즈마 장치일 수도 있고, 미리 생성한 오존을 비축한 오존 가스 봄베일 수도 있다.
기판(91)은 유리로 한정되지 않고, 반도체 웨이퍼, 수지 필름 등일 수도 있다.
반송 기구는 회전자 컨베어로 한정되지 않고, 로보트 액튜에이터, 이동 스테이지 등일 수도 있다.
본 발명은, 예를 들면 평판 디스플레이나 반도체 웨이퍼 등의 반도체 장치의 제조에 적용 가능하다.
1: 에칭 장치
2: 불소계 원료 가스 공급원
3: 가습기(수소 함유 응축성 성분 첨가 수단)
4: 오존 발생기(산화성 반응 가스 공급원)
8: 포토레지스트(마스크)
9: 피처리물
90: 반도체 장치
91: 기판
92: 게이트 배선
93: 게이트 절연막
94: 반도체막
95: 비도핑 반도체막(기판측의 막 부분)
96: 불순물 도핑 반도체막(금속막측의 막 부분)
96e: 피에칭 부분의 연부
97: 신호 배선(금속막)
98: 패시베이션막
99: ITO 전극
99c: 콘택트홀부
w: 응축수
10: 반송 기구
11: 반송 경로
11a: 왕로
11b: 중간로
11c: 귀로
12: 습식 에칭 위치
13: 세정 위치
14: 액체 제거 위치
15: 건식 에칭 위치
16: 세정 위치
17: 액체 제거 위치
19: 처리 공간
20: 습식 에칭부
21: 공급 노즐
30: 대기압 플라즈마 에칭부
31: 처리 헤드(구획부)
31a: 처리 헤드 저면(반송 기구를 향하는 면)
32: 전극 유닛(전극 쌍)
33: 전극
34: 방전 공간
35: 분출로
43, 46: 세정 노즐
54, 57: 에어 나이프 노즐

Claims (8)

  1. 기판에 반도체막과 금속막이 순차적으로 적층되고, 상기 반도체막의 상기 금속막측의 막 부분에 불순물이 도핑된 피처리물의 상기 금속막 및 상기 반도체막을 에칭하는 방법으로서,
    상기 피처리물을 대기압 근방의 압력의 반송 경로를 따라 연속적으로 반송하는 반송 공정과,
    상기 반송 경로 상의 습식 에칭 위치에서, 금속에 대하여 용해성을 갖는 에칭액을 상기 피처리물에 공급하는 습식 에칭 공정과,
    상기 습식 에칭 공정 후, 상기 반송 경로 상의 상기 습식 에칭 위치보다 반송 방향의 하류측으로 이격된 처리 공간에서, 불소계 반응 성분 및 산화성 반응 성분을 포함하는 에칭 가스를 상기 피처리물의 표면에 접촉시키는 건식 에칭 공정
    을 포함하며, 상기 건식 에칭 공정에서는, 불소계 원료 성분을 포함하는 원료 가스를 대기압 근방의 압력 하에서 플라즈마화하여 상기 불소계 반응 성분을 생성하며, 상기 피처리물을 일정 반송 속도로 상기 반송 경로를 따라 상기 습식 에칭 위치로부터 멀어지는 방향으로 반송하면서, 상기 반송 속도에 따라, 상기 피처리물이 상기 처리 공간을 1회만큼 통과하는 기간 중의 에칭 깊이가 상기 반도체막 전체의 두께보다 작으며 상기 불순물이 도핑된 막 부분의 두께와 대응하도록, 상기 반도체막에 대한 에칭 레이트를 설정하고, 상기 피처리물이 상기 처리 공간을 1회만큼 통과한 후에는 계속해서 상기 피처리물을 상기 반송 경로를 따라 상기 처리 공간보다도 상기 습식 에칭 위치와는 반대측으로 반송하는 것을 특징으로 하는 에칭 방법.
  2. 제1항에 있어서, 상기 에칭 가스의 유량, 또는 상기 불소계 반응 성분 또는 상기 산화성 반응 성분의 농도를 조절함으로써 상기 에칭 레이트의 설정을 행하는 것을 특징으로 하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 적어도 한 쌍의 전극으로 상기 플라즈마화를 행하고, 추가로 상기 전극 쌍의 수를 조절함으로써 상기 에칭 깊이가 상기 불순물이 도핑된 막 부분의 두께와 대응하도록 하는 것을 특징으로 하는 에칭 방법.
  4. 제1항 또는 제2항에 있어서, 상기 원료 가스가 수소 함유 응축성 성분을 더 포함하며, 상기 원료 가스 중의 상기 수소 함유 응축성 성분의 함유율을 조절함으로써 상기 반도체막의 에칭 프로파일을 제어하는 것을 특징으로 하는 에칭 방법.
  5. 제4항에 있어서, 상기 수소 함유 응축성 성분이 물이고, 상기 산화성 반응 성분이 오존인 것을 특징으로 하는 에칭 방법.
  6. 기판에 반도체막과 금속막이 순차적으로 적층되고, 상기 반도체막의 상기 금속막측의 막 부분에 불순물이 도핑된 피처리물의 상기 금속막 및 상기 반도체막을 에칭하는 장치로서,
    상기 피처리물을 대기압 근방의 압력의 반송 경로를 따라 연속적으로 반송하는 반송 기구와,
    상기 반송 기구의 반송 경로 상에 배치된 공급 노즐을 갖고, 금속에 대하여 용해성을 갖는 에칭액을 상기 공급 노즐로부터 상기 피처리물의 표면에 공급하는 습식 에칭부와,
    서로의 사이에 대기압 근방의 방전 공간을 형성하는 적어도 한 쌍의 전극과, 상기 반송 경로 상의 상기 공급 노즐보다 하류측으로 이격된 위치에 처리 공간을 구획하는 구획부를 갖고, 불소계 원료 성분을 포함하는 원료 가스를 상기 방전 공간에 도입하여 불소계 반응 성분을 생성하며, 상기 불소계 반응 성분 및 산화성 반응 성분을 포함하는 에칭 가스를 상기 처리 공간에서 상기 피처리물의 표면에 접촉시키는 대기압 플라즈마 에칭부
    를 구비하며, 상기 처리 공간에서는 상기 반송 기구가 상기 피처리물을 일정 반송 속도로 상기 공급 노즐로부터 상기 반송 경로를 따라 멀어지는 방향으로 반송하며, 상기 반송 속도에 따라, 상기 피처리물이 상기 처리 공간을 1회만큼 통과하는 기간 중의 상기 대기압 플라즈마 에칭부에 의한 에칭 깊이가 상기 반도체막 전체의 두께보다 작으며 상기 불순물이 도핑된 막 부분의 두께와 대응하도록, 상기 반도체막에 대한 에칭 레이트가 설정되고, 상기 피처리물이 상기 처리 공간을 1회만큼 통과한 후에는 상기 반송 기구가 계속해서 상기 피처리물을 상기 반송 경로를 따라 상기 처리 공간보다도 상기 공급 노즐과는 반대측으로 반송하는 것을 특징으로 하는 에칭 장치.
  7. 제6항에 있어서, 상기 대기압 플라즈마 에칭부에서, 상기 방전 공간이 상기 처리 공간으로부터 이격되어 배치되고, 상기 방전 공간에서부터 연장되는 분출로가 상기 구획부의 상기 반송 기구를 향하는 면에 도달하여 상기 처리 공간으로 연속해 있는 것을 특징으로 하는 에칭 장치.
  8. 제6항 또는 제7항에 있어서, 상기 대기압 플라즈마 에칭부가 상기 원료 가스에 수소 함유 응축성 성분을 첨가하는 첨가 수단을 더 구비하며, 상기 첨가 수단에 의해 수소 함유 응축성 성분의 첨가량을 조절함으로써 상기 반도체막의 에칭 프로파일을 제어하는 것을 특징으로 하는 에칭 장치.
KR1020127028427A 2010-03-31 2011-03-24 에칭 방법 및 장치 KR101283754B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-081063 2010-03-31
JP2010081063A JP4977230B2 (ja) 2010-03-31 2010-03-31 エッチング方法及び装置
PCT/JP2011/057138 WO2011125514A1 (ja) 2010-03-31 2011-03-24 エッチング方法及び装置

Publications (2)

Publication Number Publication Date
KR20120127750A KR20120127750A (ko) 2012-11-23
KR101283754B1 true KR101283754B1 (ko) 2013-07-08

Family

ID=44762468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127028427A KR101283754B1 (ko) 2010-03-31 2011-03-24 에칭 방법 및 장치

Country Status (5)

Country Link
JP (1) JP4977230B2 (ko)
KR (1) KR101283754B1 (ko)
CN (1) CN102834902B (ko)
TW (1) TWI494986B (ko)
WO (1) WO2011125514A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102534622B (zh) * 2012-03-20 2014-01-08 常州比太科技有限公司 在晶硅太阳能电池片表面制绒的方法
CN102938379B (zh) * 2012-11-21 2015-06-17 深圳市华星光电技术有限公司 开关管的制作方法及开关管的蚀刻设备
CN103745904B (zh) * 2013-12-31 2016-08-17 深圳市华星光电技术有限公司 一种干法刻蚀机及其刻蚀方法
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
CN113050564B (zh) * 2021-03-12 2022-04-26 中国科学院近代物理研究所 核孔膜蚀刻线自反馈联动生产控制装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296729A (ja) 2003-03-26 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008033337A (ja) 2002-11-15 2008-02-14 Nec Lcd Technologies Ltd 液晶表示装置の製造方法
JP2010062433A (ja) 2008-09-05 2010-03-18 Sekisui Chem Co Ltd シリコン含有膜のエッチング方法および装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423565B1 (en) * 2000-05-30 2002-07-23 Kurt L. Barth Apparatus and processes for the massproduction of photovotaic modules
JPWO2003071594A1 (ja) * 2002-02-25 2005-06-16 住友精密工業株式会社 搬送式基板処理装置
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
JP2004304085A (ja) * 2003-04-01 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
JP2006120739A (ja) * 2004-10-19 2006-05-11 Sekisui Chem Co Ltd 透明電極を形成した基板の表面処理方法および表示装置
JP2009260181A (ja) * 2008-04-21 2009-11-05 Sekisui Chem Co Ltd エッチング装置及びその製造方法並びに該装置を用いたエッチング方法及び被処理物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033337A (ja) 2002-11-15 2008-02-14 Nec Lcd Technologies Ltd 液晶表示装置の製造方法
JP2004296729A (ja) 2003-03-26 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010062433A (ja) 2008-09-05 2010-03-18 Sekisui Chem Co Ltd シリコン含有膜のエッチング方法および装置

Also Published As

Publication number Publication date
KR20120127750A (ko) 2012-11-23
JP4977230B2 (ja) 2012-07-18
TW201142937A (en) 2011-12-01
CN102834902A (zh) 2012-12-19
CN102834902B (zh) 2014-03-12
JP2011216550A (ja) 2011-10-27
WO2011125514A1 (ja) 2011-10-13
TWI494986B (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
KR101200139B1 (ko) 실리콘 함유막의 에칭 방법
KR101283754B1 (ko) 에칭 방법 및 장치
KR101004159B1 (ko) 실리콘의 에칭 방법
TW201322332A (zh) 透過介穩氫終止之矽的選擇性蝕刻
KR101141873B1 (ko) 실리콘의 에칭 방법
JP4540729B2 (ja) シリコン含有膜のエッチング方法および装置
KR102355875B1 (ko) 표면 처리 방법 및 장치
KR100944340B1 (ko) 에칭 방법 및 장치, 및 피처리물
KR100981041B1 (ko) 반도체 가공방법
KR101248625B1 (ko) 실리콘 함유막의 에칭 방법 및 장치
JP5670229B2 (ja) 表面処理方法及び装置
JP2010062433A (ja) シリコン含有膜のエッチング方法および装置
JP2009094209A (ja) シリコンのエッチング方法
TWI428983B (zh) Etching method and device
JP5743649B2 (ja) エッチング装置及び方法
JP2012129239A (ja) エッチング装置及び方法
JP2010245405A (ja) シリコンの表面粗化方法
CN115172154A (zh) 一种半导体器件制造方法及装置
JP2004339557A (ja) プラズマ処理方法およびその装置
JP2012216582A (ja) シリコン含有物のエッチング方法
JP2008091723A (ja) プラズマ処理装置
JP2006120516A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6