KR101196793B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101196793B1
KR101196793B1 KR1020100082606A KR20100082606A KR101196793B1 KR 101196793 B1 KR101196793 B1 KR 101196793B1 KR 1020100082606 A KR1020100082606 A KR 1020100082606A KR 20100082606 A KR20100082606 A KR 20100082606A KR 101196793 B1 KR101196793 B1 KR 101196793B1
Authority
KR
South Korea
Prior art keywords
substrate
emitter
electric field
impurity
atoms
Prior art date
Application number
KR1020100082606A
Other languages
English (en)
Other versions
KR20120022019A (ko
Inventor
최원석
이헌민
최정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100082606A priority Critical patent/KR101196793B1/ko
Priority to US13/216,109 priority patent/US9985162B2/en
Publication of KR20120022019A publication Critical patent/KR20120022019A/ko
Application granted granted Critical
Publication of KR101196793B1 publication Critical patent/KR101196793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다. 이러한 태양 전지는 제1 도전성 타입의 제1 불순물을 함유하고 있고, 결정질 실리콘으로 이루어진 기판, 상기 기판 위에 위치하고, 상기 제1 도전성 타입과 다른 제2 도전성 타입의 제2 불순물을 함유하고 있는 에미터부, 상기 에미터부에 연결되어 있는 제1 전극, 그리고 상기 기판에 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 에미터부는 제1 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 있다. 이로 인해, 전극과 접해 있는 에미터부가 금속 물질을 포함하고 있으므로 에미터부의 전도도가 향상되어 전극으로 이동하는 전하의 전송량이 향상된다.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 시간을 향상시키기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 제1 불순물을 함유하고 있고, 결정질 실리콘으로 이루어진 기판, 상기 기판 위에 위치하고, 상기 제1 도전성 타입과 다른 제2 도전성 타입의 제2 불순물을 함유하고 있는 에미터부, 상기 에미터부에 연결되어 있는 제1 전극, 그리고 상기 기판에 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 에미터부는 제1 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 있다.
상기 에미터부의 저항값은 1×10-6 내지 1×10-3Ω-㎝일 수 있다.
상기 에미터부에 함유된 상기 금속 물질의 농도는 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠일 수 있다.
상기 에미터부는 상기 기판과 접해 있고 비정질 실리콘으로 이루어진 제1 부분과 상기 제1 부분 위에 위치하고 상기 비정질 금속 실리콘 화합물로 이루어진 제2 부분을 포함할 수 있다.
상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 1×1016 내지 1×1021 atoms/㎤일 수 있다.
상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 상기 에미터부의 두께 변화에 따라 변할 수 있다.
상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 상기 기판과 상기 에미터부의 접합면에서부터 상기 에미터부의 상부면으로 갈수록 증가할 수 있다.
상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 0 내지 1×1021 atoms/㎤일 수 있다.
상기 특징에 따른 태양 전지는 상기 제1 도전성 타입의 제3 불순물을 함유하고 있고, 상기 에미터부와 분리되게 상기 기판 위에 위치하며, 상기 제2 전극과 연결되어 있는 전계부를 더 포함할 수 있다.
상기 전계부는 제2 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 있는 것이 좋다.
상기 전계부는 상기 기판과 접해 있고 비정질 실리콘으로 이루어진 제1 부분과 상기 제1 부분 위에 위치하고 상기 비정질 금속 실리콘 화합물로 이루어진 제2 부분을 포함할 수 있다.
상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 1×1016 내지 1×1021 atoms/㎤일 수 있다.
상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 상기 전계부의 두께 변화에 따라 변할 수 있다.
상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 상기 기판과 상기 전계부의 접합면에서부터 상기 전계부의 상부면으로 갈수록 증가할 수 있다.
상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 0 내지 1×1021 atoms/㎤일 수 있다.
상기 전계부의 저항값은 1×10-6 내지 1×10-3Ω-㎝일 수 있다.
상기 전계부에 함유된 상기 금속 물질의 농도는 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠일 수 있다.
상기 제1 금속 물질과 상기 제2 금속 물질은 각각 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나일 수 있다.
상기 제1 불순물과 상기 제3 불순물은 동일하거나 상이할 수 있다.
상기 전계부는 빛이 입사되지 않는 상기 기판의 비입사면에 위치할 수 있다.
상기 에미터부는 상기 기판의 상기 비입사면에 위치할 수 있다.
상기 에미터부는 상기 비입사면과 마주하고 있고 빛이 입사되는 상기 기판의 입사면에 위치할 수 있다.
본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 실리콘 기판 위에 불순물을 함유한 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막 위에 금속 물질을 함유한 금속막을 형성하는 단계, 상기 금속막을 구비한 상기 실리콘 기판을 열처리하여, 상기 비정질 실리콘막의 적어도 일부를 비정질 금속 실리콘 화합물로 변환하여 에미터부를 형성하는 단계, 상기 금속막을 제거하는 단계 상기 에미터부와 연결되는 제1 전극을 형성하는 단계, 그리고 상기 기판과 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함한다.
상기 금속막의 두께는 1㎚ 내지 100㎚이거나 0.5㎚ 내지 2㎚일 수 있다.
상기 비정질 실리콘막의 상기 불순물의 도핑 농도는 1×1016 내지 1×1021 atoms/㎤ 범위에 속하는 하나의 값일 수 있다.
상기 비정질 실리콘막의 상기 불순물의 도핑 농도는 상기 비정질 실리콘막의 두께 변화에 따라 1×1010 내지 1×1021 atoms/㎤ 범위에서 연속적 또는 불연속적으로 변할 수 있다.
상기 비정질 실리콘막의 상기 불순물의 도핑 농도는 상기 비정질 실리콘막의 두께 변화에 따라 0 atoms/㎤ 내지 1×1021 atoms/㎤ 범위에서 연속적 또는 불연속적으로 변할 수 있다.
상기 금속 물질은 각각 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나일 수 있다.
상기 금속막에 함유된 상기 금속 물질의 농도는 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠일 수 있다.
본 발명의 특징에 따르면, 전극과 접해 있는 에미터부와 전계부가 금속 물질을 포함하고 있으므로 에미터부와 전계부의 전도도가 향상되어 전극으로 이동하는 전하의 전송량이 향상된다. 또한, 에미터부와 전극 사이의 전도도를 향상시키기 위한 별도의 막 형성이 필요 없으므로, 태양 전지의 제조 시간과 제조 비용이 줄어든다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 한 예에 대한 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3 내지 도 8은 본 발명의 한 실시예에 따른 다른 예들에 대한 태양 전지의 일부 단면도이다.
도 9 내지 도 12는 본 발명의 다른 실시예에 따른 태양 전지의 예들에 대한 일부 사시도이다.
도 13a 내지 도 13h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
도 14a 내지 도 14f는 본 발명의 실시예에 따라 비정질 실리콘막과 비정질 금속 살리콘 화합물막을 형성하는 방법을 도시한 도면이다.
도 15a 내지 도 15h는 도 9 내지 도 12에 도시한 태양 전지의 제조 방법의 한 예를 순차적으로 도시한 도면이다.
도 16a 내지 도 16i는 도 9 내지 도 12에 도시한 태양 전지의 제조 방법의 다른 예를 순차적으로 도시한 도면이다.
도 17은 크롬을 이용한 금속막을 열처리할 때, 열처리 시간과 온도에 따라 금속막 하부에 위치한 비정질 실리콘막이 비정질 금속 실리콘 화합물로 변경되는 두께 변화를 도시한 그래프이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의한 예에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함] 위에 위치하는 에미터부(121), 에미터부(121) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(rear surface)'라 함] 위에 위치하는 후면 전계부(172), 에미터부(121)와 연결되어 있는 전면 전극부(140), 후면 전계부(172) 위에 위치하는 후면 전극(151)을 구비한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판(p-c-Si)이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다.
하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다.
이러한 기판(110)은 전면과 후면에 요철면을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(121) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 및 후면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 에미터부(121)와 반사 방지부(130) 그리고 기판(110)의 후면 위에 위치한 후면 전계부(172)와 후면 전극부(150) 역시 요철면을 갖는다.
다른 예에서, 기판(110)은 전면에만 요철면을 가질 수 있다. 이 경우, 기판(110)의 전면 위에 에미터부(121)와 반사 방지부(130)만 요철면을 갖는다.
실질적으로 기판(110)의 전면 전체 위에 위치하는 에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 갖고 있고, 기판(110)과 다른 반도체, 예를 들어, 금속 물질이 함유된 비정질 금속 실리콘 화합물(amorphous metal silicide)(n-a-ms)로 이루어져 있다. 따라서, 에미터부(121)는 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다.
기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 분리된 전자 에미터부(121)쪽으로 이동하고 분리된 정공은 기판(110)의 후면 쪽으로 이동한다.
에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)은 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)의 후면 쪽으로 이동하고 분리된 정공은 에미터부(121) 쪽으로 이동한다.
에미터부(121)가 n형의 도전성 타입을 가질 경우 에미터부(121)에는 5가 원소의 불순물이 도핑(doping)될 수 있고, 반대로 에미터부(121)가 p형의 도전성 타입을 가질 경우, 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있다.
이러한 에미터부(121)는 약 10㎚ 내지 30㎚의 두께를 가질 수 있다.
이때, 에미터부(121)의 두께가 약 10㎚ 이상이면 p-n 접합이 정상적으로 형성되어 좀더 안정적인 에미터부(121)의 기능이 이루어질 수 있고, 에미터부(121)의 두께가 약 30㎚ 이하이면 입사되는 빛의 흡수 없이 에미터부(121)의 기능을 실행하여 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
에미터부(121)와 연결되어 있는 반사 방지부(130)는 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어져 있다. 본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.
전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.
복수의 전면 전극(141)은 에미터부(121)와 전기적?물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121)쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면 버스바(142)는 에미터부(121)와 전기적?물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.
이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적?물리적으로 연결되어 있다.
따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.
복수의 전면 버스바(142)는 접촉된 에미터부(121)의 부분으로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한다.
각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 되므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.
복수의 전면 버스바(142)는 외부 장치와 연결되어, 수집된 전하(예, 전자)를 외부 장치로 출력한다.
복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다. 하지만, 대안적인 실시예에서, 도전성 물질은 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
도 1에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.
비정질 실리콘으로 이루어진 에미터부를 구비한 비교예의 경우, 비정질 실리콘의 에미터부의 저항값은 p형일 경우 106Ω-cm 이상이고 n형일 경우 102Ω-cm 이상으로 일반적인 결정질 실리콘(약 1 내지 10Ω-cm)보다 매우 높은 저항값을 갖고 있고 높은 저항값에 따라 전도도는 매우 낮았다. 이로 인해, 에미터부에 존재하는 전하가 저항값이 높은 에미터부를 따라서 인접하게 위치한 전면 전극(141)이나 전면 버스바(142) 쪽으로의 이동이 곤란하고, 이로 인해, 태양 전지의 직렬 저항이 증가하였다. 따라서, 에미터부에서부터 전면 전극부(140)로의 전하 전송량이 감소하고 전송 효율이 낮아졌다. 또한 비정질 실리콘과 금속 재료로 이루어진 전면 전극부(140) 간의 접촉 불량이 발생한다. 에미터부(121)와 전면 전극부(140) 간의 전하 전송량과 전송 효율을 향상시키기 위해, 비교예는 에미터부(121)와 전면 전극부(140) 사이에 ITO(indium tin oxide) 등과 같은 낮은 저항값을 갖는 투명한 도전성 물질(TCO, transparent conductive oxide)로 이루어진 별도의 막을 구비하고 있다. 이럴 경우, 기판(110) 쪽으로 입사되는 빛이 TCO막에서 흡수되어 기판(110)까지 도달되는 빛이 양이 감소하여, 단락 전류의 감소 등에 의해 태양 전지의 효율이 저하됩니다.
하지만, 본 예와 같이, 에미터부(121)가 금속 물질을 함유한 비정질 금속 실리콘 화합물로 이루어져 있으므로, 비정질 실리콘으로 이루어질 경우보다 낮은 저항값을 갖게 되어 에미터부(121)의 전도도가 향상되고, 은(Ag)과 같이 금속 물질을 함유하고 있는 전면 전극부(140)와의 접촉 저항이 감소한다. 따라서, 기판(110)으로부터 전면 전극부(140)로 전달되는 전하(예, 전자)의 양과 전송 효율이 증가한다.
본 실시예에서, 에미터부(121)의 저항은 약 1×10-6Ω-㎝ 내지 약 1×10-3Ω-㎝으로서, 비정질 실리콘의 저항에 비해 크게 줄어든다. 이러한 저항을 갖기 위한 에미터부(121)의 금속 함량은 약 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠ 일 수 있다.
본 실시예에 따라 전도도를 증가시키기 위해 비정질 금속 실리콘 화합물로 이루어진 에미터부(121)는 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나의 금속을 함유하고 있다.
에미터부(121)의 저항값이 약 1×10-3Ω-㎝이하일 경우, 에미터부(121)에서부터 전면 전극부(140)로의 전하 이동을 좀더 원활히 수행할 수 있는 전도도는 갖게 되어, 태양 전지(11)의 전하 전송 효율이 향상된다.
또한, 에미터부(121)의 금속 함량이 약 1×1015 atoms/㎠ 일 경우, 에미터부(121)는 약 1×10-3Ω-㎝ 이하의 저항값을 갖게 되며, 에미터부(121)의 금속 함량이 약 1×1021 atoms/㎠ 이하일 경우, 원하는 크기의 전도도(저항)을 얻으면서 불필요한 금속 물질의 낭비를 방지하여 태양 전지(11)의 제조 비용을 좀더 낮출 수 있다.
또한, 별도의 TCO막을 구비하지 않아도 되므로, TCO막에 의한 빛 흡수가 방지되므로 태양 전지(11)의 효율은 더욱더 향상된다. 또한 별도의 막으로 형성되는 TCO막이 필요 없으므로 태양 전지(11)를 제조하는 제조 시간과 비용이 절감되며, 태양 전지(11)의 박막화에 유리하다.
후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이고, 기판(110)과 다른 반도체 물질인 비정질 실리콘(a-Si) 또는 금속 물질이 함유된 비정질 금속 실리콘 화합물와 같은 비결정질 반도체로 이루어져 있다. 따라서, 후면 전계부(172) 역시 이종 접합을 형성한다.
이러한 후면 전계부(172)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)자 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.
이러한 후면 전계부(172)는 기판(110)과 동일한 도전성 타입을 갖고 있으므로, 기판(110)이 p형일 경우, 후면 전계부(172)는 3가 원소의 불순물이 도핑될 수 있고, 반대로 기판(110)이 n형일 경우 후면 전계부(172)는 5가 원소의 불순물이 도핑될 수 있다. 이때, 후면 전계부(172)는 기판(110)에 도핑된 불순물과 동일한 불순물을 함유하거나 다른 불순물을 함유할 수 있다.
이때, 후면 전계부(172)의 두께는 약 10㎚ 내지 30㎚일 수 있다
후면 전계부(172)의 두께가 약 10㎚ 이상이면 전계 발생이 안정적으로 이루어져 후면 전계 기능을 정상적으로 수행할 수 있고, 후면 전계부(172)의 두께가 약 30㎚ 이하이면 기판(110)을 통과한 빛의 흡수 없이 후면 전계 기능을 실행할 수 있다.
후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 후면 가장 자리를 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다.
후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다.
이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.
이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.
대안적인 실시예에서, 후면 전극(151)은 알루미늄(Al) 대신 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질을 함유할 수 있고, 이외의 다른 도전성 물질을 함유할 수 있다.
후면 전극(151)은 외부 장치와 연결되어 수집된 전하(예, 정공)는 외부 장치로 출력된다.
대안적인 예에서, 태양 전지(11)는 후면 전극(151)과 연결되어 있는 복수의 후면 버스바를 더 구비할 수 있다.
복수의 후면 버스바는 기판(110)의 후면 위에서 복수의 전면 버스바(142)와 마주보게 위치한다. 이때, 복수의 후면 버스바는 기판(110)의 후면 위에 직접 위치할 수 있고, 이 경우, 복수의 후면 버스바가 위치하는 기판(110)의 후면에는 후면 전극(151)이 위치하지 않는다. 또한, 복수의 후면 버스바는 기판(110)의 후면 전극(151) 위에 위치할 수 있고, 이 경우, 기판(110)의 후면 전체에 후면 전극(151)이 실질적으로 위치한다.
복수의 후면 버스바는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집하며, 복수의 후면 버스바는 외부 장치와 연결되어, 수집된 전하(예, 정공)를 외부 장치로 출력한다.
복수의 후면 버스바 역시 외부 장치와 연결되고, 이로 인해, 수집된 전하(예, 정공) 역시 외부 장치로 출력된다.
이러한 복수의 후면 버스바는 후면 전극(151)보다 양호한 전도도를 갖는 것이 좋으며, 이로 인해, 은(Ag)과 같이 전도도가 좋은 금속 물질을 함유할 수 있다.
후면 전계부(172)가 비정질 금속 실리콘 화합물로 이루어질 경우, 에미터부(121)와 유사하게 비정질 실리콘보다 낮은 저항값을 갖게 되어 후면 전계부(172)의 전도도가 향상되며, 알루미늄(Al)과 같이 금속 물질을 함유하고 있는 후면 전극(151)과의 접촉 저항이 감소한다. 이로 인해, 후면 전계부(172)로부터 후면 전극(151)으로의 전하 전송량이 증가하여 태양 전지(11)의 효율이 향상된다.
따라서, 에미터부(121)와 동일하게, 비정질 금속 실리콘 화합물로 이루어진 후면 전계부(172)의 저항은 약 1×10-6Ω-㎝ 내지 약 1×10-3Ω-㎝이고, 후면 전계부(172)의 금속 함량은 약 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠ 일 수 있다.
또한, 비정질 금속 실리콘 화합물로 이루어진 후면 전계부(172)는 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나의 금속을 함유하고 있다.
후면 전계부(172)의 저항값이 약 1×10-3Ω-㎝이하일 경우, 후면 전계부(172)에서부터 후면 전극(151)으로의 전하 이동을 좀더 원활히 수행할 수 있는 전도도는 갖게 되어, 태양 전지(11)의 전하 전송 효율이 향상된다.
또한, 후면 전계부(172)의 금속 함량이 약 1×1015 atoms/㎠ 일 경우, 후면 전계부(172)는 약 1×10-3Ω-㎝ 이하의 저항값을 갖게 되며, 후면 전계부(172)의 금속 함량이 약 1×1021 atoms/㎠ 이하일 경우, 원하는 크기의 전도도(저항)을 얻으면서 불필요한 금속 물질의 낭비를 방지하여 태양 전지(11)의 제조 비용을 좀더 낮출 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지부(130)를 통해 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 요철면과 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(121)와 p형의 도전성 타입을 갖는 기판(110)의 후면 쪽으로 각각 이동한다. 이처럼, 에미터부(121) 쪽으로 이동한 전자는 주로 복수의 전면 전극(141)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110)의 후면 쪽으로 이동한 정공은 후면 전계부(172)를 통해 후면 전극(151)에 의해 수집된다. 이러한 전면 버스바(142)와 후면 전극(151)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 에미터부(121)가 비정질 금속 실리콘 화합물로 이루어져 있으므로, 에미터부(121)의 전도도가 증가하고 에미터부(121)와 전면 전극부(140) 간의 접촉 저항이 감소하며, 또한, 후면 전계부(172)가 비정질 금속 실리콘 화합물로 이루어져 있을 경우에도, 동일하게, 후면 전계부(172)의 전도도가 증가하고 후면 전계부(172)와 후면 전극부(150) 간의 접촉 저항이 감소한다. 따라서, 태양 전지(11)의 직렬 저항이 감소하여 에미터부(121)로부터 전면 전극부(140)로의 전하 전송량과 전송 효율 그리고 기판(110)으로부터 후면 전극(141)으로의 전하 전송량과 전송 효율이 향상되어, 태양 전지(11)의 효율이 증가한다.
다음, 도 3 내지 도 8을 참고로 하여, 도 1 및 도 2와 다른 다양한 예를 살펴본다. 도 1 및 도 2와 비교할 때, 동일한 기능을 수행하는 구성요소에 대해서는 같은 도면 부호를 부여하고 그에 대한 자세한 설명 또한 생략한다.
도 3 내지 도 8은 본 발명의 한 실시예에 따른 다른 예들에 대한 태양 전지의 일부 단면도이다.
도 3 내지 도 5에 도시한 태양 전지(12-14)는 에미터부(121a-121c)를 제외하면 도 1 및 도 2에 도시한 태양 전지(11)와 동일한 구조를 갖고 있다.
즉, 도 3 내지 도 5에 도시한 태양 전지(12-14)는 기판(110) 전면 위에 위치하고 기판(110)과 p-n 접합을 형성하는 에미터부(121a-121c), 에미터부(121a-121c) 위에 위치하는 반사 방지부(130), 반사 방지부(130)를 관통하여 에미터부(121a-121c)와 연결되어 있고 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 기판(110)의 후면 위에 위치하는 후면 전계부(172), 그리고 후면 전계부(172) 위에 위치하고 후면 전극(151)을 구비한다. 기판(110)은 결정질 반도체로 이루어져 있고, 에미터부(121a-121c)와 후면 전계부(172)는 비결정질 반도체로 이루어져 있다.
하지만, 도 3에 도시한 태양 전지(12)에서, 기판(110)과 반대인 도전성 타입의 불순물(예, n형)을 함유하고 있는 에미터부(121a)는 두께 변화에 따라 금속 물질의 함량이 다른 두 부분(21a1, 21a2)을 구비하고 있다.
즉, 에미터부(121a)는 금속 물질이 없거나 거의 없는 비정질 실리콘으로 이루어진 제1 부분(21a1)(n형 비정질 실리콘부, n-a-Si)과 비정질 금속 실리콘 화합물로 이루어져 금속 물질을 함유하고 있는 제2 부분(21a2)(n형 비정질 금속 실리콘 화합물부, n-a-ms))을 구비한다.
본 예에서, 에미터부(121a)의 제1 및 제2 부분(21a1, 21a2)은 동일한 불순물도핑 농도를 가질 수 있고, 제1 및 제2 부분(21a1, 21a2)의 불순물 도핑 농도는 약 1×1016 내지 1×1021 atoms/㎤ 범위에 속하는 하나의 값을 가질 수 있다.
제1 부분(21a1)은 기판(110)과 접해 있어 에미터부(121a)의 하부면을 형성하고, 제2 부분(21a2)은 제1 부분(21a1) 위에 존재하여 반사 방지부(130)와 접해 있어 에미터부(121a)의 상부면을 형성한다. 이로 인해, 기판(110) 표면의 동일 위치에서 제1 부분(21a1)까지의 최소 거리는 제2 부분(21a1)까지의 최소 거리보다 짧다.
본 예에서, 제1 부분(21a1)의 두께는 약 2㎚ 내지 10㎚이고, 제2 부분(21a2)의 두께는 약 5㎚ 내지 20㎚일 수 있다.
제1 부분(21a1)의 두께가 약 2nm 이상이면 기판(110) 전면에 제1 부분(21a1)가 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 제1 부분(21a1)의 두께가 약 10nm 이하이면 제1 부분(21a1)의 내에서의 빛 흡수를 좀더 방지하여 기판(110) 내로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
제2 부분(21a2)의 두께가 약 5nm 이상이면, 제2 부분(21a2)의 저항이 원하는 만큼 감소되어 원하는 크기 이상의 전도도를 좀더 용이하게 얻을 수 있고, 제2 부분(21a2)의 두께가 약 20nm 이하이면, 에미터부(121a)의 불필요한 두께 증가 없이 좀더 안정적인 에미터부(121a)의 동작과 전도도를 얻을 수 있으므로, 태양 전지(11)의 제조 비용을 감소시킬 수 있고 불필요한 두께 증가를 방지할 수 있다.
도 4에 도시한 태양 전지(13)에서, 기판(110)과 반대인 도전성 타입의 불순물을 함유하고 있는 에미터부(121b)는 두께 변화에 따라 불순물(예, n형)의 도핑 농도가 서로 다른 두 부분(21b1, 21b2)을 구비하고 있다.
즉, 에미터부(121a)는 모두 비정질 금속 실리콘 화합물로 이루어져 있지만, 기판(110)과 다른 도전성 타입(예, n형)의 불순물 도핑 농도가 서로 다른 제1 부분(21b1)(L-n-a-ms)과 제2 부분(21b2)(H-n-a-ms)을 구비한다.
제1 부분(21b1)은 기판(110)과 접해 있고, 제2 부분(21b2)은 제1 부분(21b1) 위에 존재하여 반사 방지부(130)와 접해 있다. 이로 인해, 기판(110) 표면의 동일 위치에서 제1 부분(21b1)까지의 최소 거리는 제2 부분(21b1)까지의 최소 거리보다 짧다.
이때, 제1 부분(21b1)의 불순물 도핑 농도는 제2 부분(21b2)의 불순물 도핑 농도보다 낮다.
예를 들어, 제1 부분(21b1)의 불순물 도핑 농도는 약 1×1010 내지 1×1015 atoms/㎤ 범위에 속하는 하나의 값을 갖고, 제2 부분(21b2)의 불순물 도핑 농도는 약 1016 내지 1021 atoms/㎤ 범위에 속하는 하나의 값을 가질 수 있다. 하지만, 다른 예에서, 에미터부(121b)는 약 1×1010 atoms/㎤에서부터 약 1×1021 atoms/㎤까지 연속적으로 또는 불연속적으로 변하는 불순물 농도를 가질 수 있다.
최저 불순물 도핑 농도(약 1×1010 atoms/㎤)를 갖는 부분은 기판(110)과 접해 있는 제1 부분(21b1)의 부분(즉, 하부면)이고, 최고 불순물 도핑 농도(약 1×1021 atoms/㎤)를 갖는 부분은 반사 방지부(130)와 접해 있는 제1 부분(21b1)의 부분(즉, 상부면)이다.
본 예에서, 제1 부분(21b1)의 두께는 약 5㎚ 내지 10㎚이고, 제2 부분(21b2)의 두께는 약 5㎚ 내지 20㎚일 수 있다.
제1 부분(21b1)의 두께가 약 5nm 이상이면 결함을 초래하는 불순물이 존재하더라고 패시베이션 기능을 좀더 안정적으로 수행할 수 있으며 전도도 또한 좀더 향상시킬 수 있고, 제1 부분(21b1)의 두께가 약 10nm 이하이면 제1 부분(21b1)의 내에서의 빛 흡수를 좀더 방지하여 기판(110) 내로 입사되는 빛의 양을 증가시킬 수 있다.
제2 부분(21b2)의 두께가 약 5nm 이상이면, 제2 부분(21a2)의 저항이 원하는 만큼 감소되어 원하는 크기 이상의 전도도를 얻을 수 있고, 제2 부분(21b2)의 두께가 약 20nm 이하이면, 에미터부(121b)의 불필요한 두께 증가 없이 좀더 안정적인 에미터부(121b)의 동작과 전도도를 얻을 수 있으므로, 태양 전지(13)의 제조 비용을 감소시킬 수 있고 불필요한 두께 증가를 방지할 수 있다.
도 5에 도시한 태양 전지(14)는, 도 4와 유사하게, 비정질 금속 실리콘 화합물로 이루어지고 두께 변화에 따라 불순물의 도핑 농도가 서로 다른 두 부분(21c1, 21c2)를 구비한 에미터부(121c)를 구비하고 있다.
하지만, 도 4와 달리, 에미터부(121c)는 불순물을 함유하지 않거나 거의 없어 진성 비정질 실리콘 금속 화합물(i-a-ms)로 이루어진 제1 부분(21c1)와 기판(110)과 반대인 도전성 타입(예, n형)의 불순물이 도핑되어 불순물을 함유하고 있어 n형의 비정질 금속 실리콘 화합물(n-a-ms)로 이루어진 제2 부분(21c2)을 구비한다.
이미 설명한 것처럼, 제1 부분(21c1)은 기판(110)과 접해 있고, 제2 부분(21c2)은 제1 부분(21b1) 위에 존재하여 방사 방지부(130)와 접해 있다. 이로 인해, 기판(110) 표면의 동일 위치에서 제1 부분(21c1)까지의 최소 거리는 제2 부분(21c1)까지의 최소 거리보다 짧다.
예를 들어, 제2 부분(21c2)의 불순물 도핑 농도는 약 1×1016 내지 1×1021 atoms/㎤ 범위에 속하는 하나의 값을 가질 수 있거나 약 1×1016 atoms/㎤에서부터 약 1×1021 atoms/㎤까지 연속적으로 또는 불연속적으로 변하는 불순물 농도를 가질 수 있다.
이 때, 약 1016 atoms/㎤의 불순물 도핑 농도(최저 불순물 도핑 농도)를 갖는 부분은 제1 부분(21c1)과 접해 있는 제2 부분(21c2)의 부분이고, 1021 atoms/㎤의 불순물 도핑 농도(최고 불순물 도핑 농도)를 갖는 부분은 반사 방지부(130)와 접해 있는 제2 부분(21b2)의 부분(즉, 상부면)이다.
본 예에서, 제1 부분(21c1)의 두께는 약 2㎚ 내지 10㎚이고, 제2 부분(21c2)의 두께는 약 5㎚ 내지 20㎚일 수 있다.
제1 부분(21c1)의 두께가 약 2nm 이상이면 기판(110) 전면에 제1 부분(21c1)가 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 제1 부분(21c1)의 두께가 약 10nm 이하이면 제1 부분(21c1)의 내에서의 빛 흡수를 좀더 방지하여 기판(110) 내로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
제2 부분(21c2)의 두께가 약 5nm 이상이면, 제2 부분(21c2)의 저항이 원하는 만큼 감소되어 원하는 크기 이상의 전도도를 좀더 용이하게 얻을 수 있고, 제2 부분(21c2)의 두께가 약 20nm 이하이면, 에미터부(121c)의 불필요한 두께 증가 없이 좀더 안정적인 에미터부(121c)의 동작과 전도도를 얻을 수 있으므로, 태양 전지(14)의 제조 비용을 좀더 감소시킬 수 있고 불필요한 두께 증가를 좀더 방지할 수 있다.
도 3 내지 도 5에 도시한 태양 전지(12-14)는 도 1 내지 도 2에 도시한 태양 전지(11)와 동일하게, 전면 전극부(140)와 접해 있는 부분[즉, 제2 부분(21a2, 21b2, 21c2)]이 전도도가 높고 비저항이 낮은 비정질 금속 실리콘 화합물로 이루어져 있으므로, 기판(110)으로부터 전면 전극부(140)로 전달되는 전하량과 전송 효율이 증가하며, 에미터부(121a-121c)와 전면 전극부(140) 사이에 별도의 TCO막이 불필요하다.
또한, 도 1 및 도 2의 태양 전지(11)과 비교할 때, 도 3 내지 도 5에 도시한 태양 전지(12-14)에서 기판(110)의 표면과 직접 접해 있는 에미터부(121a-121c)의 제1 부분(21a1, 21b1, 21c1)이 비정질 실리콘, 불순물의 도핑량이 적은 비정질 실리콘 또는 진성 비정질 실리콘으로 이루어져 있어 패시베이션 기능을 수행하므로 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. 이로 이해, 기판(110)의 표면 및 그 근처에서 전하의 손실량이 감소하여 태양 전지(12-14)의 효율이 좀더 향상된다.
도 6 내지 도 8에 도시한 태양 전지(15-17)는 후면 전계부(172a-172c)를 제외하면 도 1 및 도 2에 도시한 태양 전지(11)와 동일한 구조를 갖고 있다.
도 6 내지 도 8의 태양 전지(15-17)에서, 각 후면 전계부(172a-172c)는 도 3 내지 도 5의 각 에미터부(121a-121c)와 비교할 때, 도핑된 불순물의 도전성 타입이 상이할 뿐 각 대응되는 에미터부(121a-121c)와 동일한 구조 및 특성을 갖고 있다. 따라서, 각 후면 전계부(172a-172c)에서, 대응하는 각 에미터부(121a-121c)와 비교하여 동일한 구조나 특성에 대한 자세한 기재는 생략한다.
도 6에 도시한 태양 전지(15)에서, 후면 전계부(172a)는 도 3에 도시한 에미터부(121a)와 유사하게 기판(110)과 동일한 도전성 타입의 불순물(예, p형)을 함유하고 있고, 두께 변화에 따라 금속 물질의 함량이 다른 두 부분(72a1, 72a2)을 구비하고 있다.
이때, 제1 부분(72a1)는 비정질 실리콘으로 이루어진 p형 비정질 실리콘부(p-a-Si)이고, 제2 부분(72a2)은 비정질 금속 실리콘 화합물로 이루어져 있는 p형 비정질 금속 실리콘 화합물부(p-a-ms)이다.
후면 전계부(172a)의 제1 및 제2 부분(172a1, 172a2)은 동일한 불순물도핑 농도를 가질 수 있고, 제1 및 제2 부분(21a1, 21a2)의 불순물 도핑 농도는 약 1016 내지 1021 atoms/㎤ 범위에 속하는 하나의 값을 가질 수 있다.
제1 부분(72a1)은 기판(110)과 접해 있어 후면 전계부(172)의 상부면을 형성하고, 제2 부분(72a2)는 제1 부분(72a1) 위에 존재하여 후면 전극(151)과 접해 있어 후면 전계부(172a)의 하부면을 형성한다. 따라서 기판(110) 표면의 동일 위치에서 제1 부분(72a1)까지의 최소 거리는 제2 부분(72a1)까지의 최소 거리보다 짧다.
에미터부(121a)와 동일하게, 제1 부분(21a1)의 두께는 약 2㎚ 내지 10㎚이고, 제2 부분(21a2)의 두께는 약 5㎚ 내지 20㎚일 수 있다.
제1 부분(72a1)의 두께가 약 2nm 이상이면 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 제1 부분(21a1)의 두께가 약 10nm 이하이면 제1 부분(72a1)의 내에서의 빛 흡수를 방지할 수 있다.
제2 부분(72a2)의 두께가 약 5nm 이상이면, 원하는 크기 이상의 전도도를 얻을 수 있고, 제2 부분(72a2)의 두께가 약 20nm 이하이면, 불필요한 두께 증가 없이 안정적인 후면 전계부(172a)의 동작과 전도도를 얻을 수 있다.
도 7에 도시한 태양 전지(16)에서, 후면 전계부(172b)는 도 4에 도시한 에미터부(121b)와 유사하게 기판(110)과 동일한 도전성 타입의 불순물(예, p형)을 함유하고 있고, 두께 변화에 따라 불순물(예, p형)의 도핑 농도가 상이한 제1 부분(72b1)과 제2 부분(72b2)을 구비하고 있다.
따라서, 제1 부분(72b1)은 기판(11)과 접해 있고 p형의 불순물이 도핑된 비정질 금속 실리콘 화합물(L-p-a-ms)이고, 제2 부분(72b2)는 제1 부분(72b1) 위에 위치하고 후면 전극부(150)과 접해 있으며 제1 부분(72b1)보다 높은 불순물 도핑 농도는 갖는 p형의 비정질 금속 실리콘 화합물(H-p-a-ms)이다. 따라서, 기판(110) 표면의 동일 위치에서 제1 부분(72b1)까지의 최소 거리는 제2 부분(72b1)까지의 최소 거리보다 짧다.
이때, 제1 부분(72b1)의 불순물 도핑 농도는 제2 부분(72b2)의 불순물 도핑 농도보다 낮다.
예를 들어, 제1 부분(72b1)의 불순물 도핑 농도는 약 1×1010 내지 1×1015 atoms/㎤ 범위에 속하는 하나의 값을 갖고, 제2 부분(72b2)의 불순물 도핑 농도는 약 1×1016 내지 1×1021 atoms/㎤ 범위에 속하는 하나의 값을 가질 수 있다. 하지만, 다른 예에서, 후면 전계부(172b)는 약 1×1010 atoms/㎤에서부터 약 1×1021 atoms/㎤까지 연속적으로 또는 불연속적으로 변하는 불순물 농도를 가질 수 있다.
본 예에서, 기판(110)과 접해 있는 제1 부분(72b1)의 부분이 최저 불순물 도핑 농도(약 1×1010 atoms/㎤)를 갖고 있고, 후면 전극(151)과 접해 있는 제2 부분(72b1)의 부분이 최고 불순물 도핑 농도(약 1×1021 atoms/㎤)를 갖는다.
제1 부분(72b1)의 두께는 약 5㎚ 내지 10㎚이고, 제2 부분(72b2)의 두께는 약 5㎚ 내지 20㎚일 수 있다.
제1 부분(72b1)의 두께가 약 5nm 이상이면 불순물의 함량에도 불구하고 패시베이션 기능을 좀더 안정적으로 수행할 수 있으면 전도도 또한 좀더 향상시킬 수 있고, 제1 부분(72b1)의 두께가 약 10nm 이하이면 제1 부분(72b1)의 내에서의 빛 흡수를 좀더 방지할 수 있다.
제2 부분(72b2)의 두께가 약 5nm 이상이면, 원하는 크기 이상의 전도도를 얻을 수 있고, 제2 부분(72b2)의 두께가 약 20nm 이하이면, 불필요한 두께 증가 없이 좀더 안정적인 후면 전계부(172b)의 동작과 전도도를 얻을 수 있다.
도 8에 도시한 태양 전지(17)는 도 5에 도시한 에미터부(121c)와 유사하게 진성 반도체 부분과 p형 반도체 부분(p-a-ms)으로 각각 이루어진 제1 및 제2 부분(72c1, 72c2)을 구비하고 있다. 따라서, 제1 부분(72c1)은 진성 비정질 금속 실리콘 화합물(i-a-ms)로 이루어져 있다.
이미 설명한 것처럼, 제1 부분(72c1)은 기판(110)과 접해 있고 제2 부분(72c2)는 제1 부분(72c1) 위에 위치하고 후면 전극부(150)와 접해 있다. 역시 기판(110) 표면의 동일 위치에서 제1 부분(72c1)까지의 최소 거리는 제2 부분(72c1)까지의 최소 거리보다 짧다.
제2 부분(72c2)의 불순물 도핑 농도는 약 1016 내지 1021 atoms/㎤ 범위에 속하는 하나의 값을 가질 수 있거나 약 1016 atoms/㎤에서부터 약 1021 atoms/㎤까지 연속적으로 또는 불연속적으로 변하는 불순물 농도를 가질 수 있다.
이 때, 약 1×1010 atoms/㎤의 불순물 도핑 농도(최저 불순물 도핑 농도)를 갖는 부분은 제1 부분(71c1)과 접해 있는 제2 부분(72c2)의 부분이고, 약 1×1021 atoms/㎤의 불순물 도핑 농도(최고 불순물 도핑 농도)를 갖는 부분은 후면 전극(151)과 접해 있는 제2 부분(72b2)의 부분이다.
제1 부분(72c1)의 두께는 약 2㎚ 내지 10㎚이고, 제2 부분(22c2)의 두께는 약 5㎚ 내지 20㎚일 수 있다.
제1 부분(72c1)의 두께가 약 2nm 이상이면 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 제1 부분(72c1)의 두께가 약 10nm 이하이면 제1 부분(21c1)의 내에서의 빛 흡수를 좀더 방지할 수 있다.
제2 부분(72c2)의 두께가 약 5nm 이상이면, 원하는 크기 이상의 전도도를 좀더 용이하게 얻을 수 있고, 제2 부분(72c2)의 두께가 약 20nm 이하이면, 불필요한 두께 증가 없이 좀더 안정적인 후면 전계부(172c)의 동작과 전도도를 얻을 수 있다.
이로 인해, 도 3 내지 도 5의 태양 전지(12-14)와 유사하게, 후면 전극(151)과 직접 접해 있는 제2 부분(72a1, 72b1, 72c1)이 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 있으므로 기판(110)으로부터 후면 전극(151)으로의 전하 전송량이 증가하여 전송 효율이 향상된다.
또한, 도 1 및 도 2의 태양 전지(11)와 비교할 때, 도 6 내지 도 8에 도시한 태양 전지(15-17)에서 기판(110)의 표면과 직접 접해 있는 후면 전계부(172a-172c)의 각 제1 부분(72a1, 72a2, 72a3)에 의한 패시베이션 기능을 의해 기판(110)의 표면 및 그 부근에서의 전하 손실량이 감소하여, 태양 전지(15-17)의 효율은 더욱더 향상된다.
도 6 내지 도 8를 참고로 하여 설명한 후면 전계부(172a-172c)의 구조는 도 1 및 도 2에 도시한 태양 전지(11)뿐만 아니라 도 3 내지 도 5에 도시한 태양 전지(12-14) 각각에도 물론 적용 가능하고, 이에 대한 도면이나 자세한 설명은 생략한다.
다음, 도 9 내지 도 12를 참고로 하여 본 발명의 다른 실시예에 따른 태양 전지의 다양한 예에 대하여 설명한다. 도 1 내지 도 8에 도시한 태양 전지(11-16)와 동일한 기능을 수행하는 부분에 대해서는 같은 도면 부호를 부여하고 그에 대한 자세한 설명 역시 생략한다.
도 9 내지 도 12는 본 발명의 다른 실시예에 따른 태양 전지의 예들에 대한 일부 사시도이다.
도 9 내지 도 12에 도시한 태양 전지(18-21)는 분리된 전자와 정공을 출력하는 출력부(예, 전면 전극부와 후면 전극)가 모두 빛이 입사되지 않은 기판(110)의 면(후면) 위에 위치한다.
이로 인해, 태양 전지(18-21)에서, 빛이 입사되는 기판(110)의 면(전면) 위에 반사 방지부(130)가 위치하고, 기판(110)의 후면 위에는 복수의 에미터부(122)와 복수의 후면 전계부(173)가 위치하다.
복수의 에미터부(122, 122a-122c)는 기판(110)의 후면에서 서로 이격되어 나란하게 정해진 방향으로 뻗어 있고, 복수의 후면 전계부(173, 173a-173c)는 복수의 에미터부(122, 122a-122c)와 분리되어 있고, 서로 나란하게 복수의 에미터부(122, 122a-122c)와 동일한 방향으로 뻗어 있다. 이때, 도 9 내지 도 12에 도시한 것처럼, 각 에미터부(122, 122a-122c)와 각 후면 전계부(173, 173a-173c)는 기판(110)의 후면에 교대로 위치한다.
또한, 복수의 제1 전극(141a)과 복수의 제2 전극(141b)이 복수의 에미터부(122, 122a-122c) 위와 복수의 후면 전계부(173, 173a-173c) 위에 각각 위치하여, 복수의 에미터부(122, 122a-122c)로 이동한 전하(예, 전자)와 복수의 후면 전계부(173, 173a-173c)로 이동한 전하(예, 정공)를 외부로 전송한다. 이때, 복수의 제1 및 제2 전극(141a, 141b)은 도 1 내지 도 2에 도시한 전면 전극부(140)나 후면 전극(151)과 유사하게 알루미늄(Al) 등과 같은 금속 물질을 함유하고 있는 금속 전극이다.
또한, 태양 전지(18-21)는 각각 인접한 에미터부(122, 122a-122c)와 후면 전계부(173, 173a-173c) 사이의 기판(110) 위에 위치한 보호부(192)를 더 구비한다. 따라서 보호부(192)는 복수의 에미터부(122, 122a-122c)와 복수의 후면 전계부(173, 173a-173c)가 위치한 부분을 제외한 기판(110)의 후면에 위치한다. 보호부(192)는 실리콘 산화막이나 실리콘 질화막 등과 같은 절연 물질로 이루어져 있다.
이러한 보호부(192)는 접해있는 기판(110)의 표면 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다.
또한 보호부(192)가 절연 물질로 이루어져 있으므로, 후면 보호부(192)에 의해 인접한 에미터부(122, 122a-122c)와 후면 전계부(173, 173a-173c) 간의 전하 이동과 같은 전기적인 간섭이 방지되어 전하의 손실이 줄어들고, 또한 기판(110)을 통과한 빛을 기판(110) 내부로 반사시켜, 외부로 손실되는 빛의 양을 감소시킬 수 있다.
이때, 태양 전지(18-21)는 복수의 제1 전극(141a)에 연결되어 복수의 제1 전극(141a)으로 이송한 전하를 외부로 출력하는 별도의 버스바와 복수의 제2 전극(141b)에 연결되어 복수의 제2 전극(141b)으로 이송한 전하를 외부로 출력하는 별도의 버스바를 더 구비할 수 있다.
복수의 에미터부(122, 122a-122c)와 복수의 후면 전계부(173, 173a-173c)는 형성 위치와 개수를 제외하면 도 1 내지 도 8에 도시한 에미터부(121, 121a-121c) 및 후면 전계부(172, 172a-172c) 중 대응하는 에미터부 및 후면 전계부와 동일한 특성을 갖고 있다. 따라서, 도 9 내지 도 12의 에미터부(122, 122a-122c)와 후면 전계부(173a, 173a-173c)는 형성 위치나 형성을 제외하면 도 1 내지 도 9의 에미터부(121, 121a-121c)와 후면 전계부(172, 172a-172c) 중 적어도 하나와 동일하므로 이에 대한 자세한 설명은 생략한다.
도 9에 도시한 태양 전지(18)에서, 복수의 에미터부(122)는 도 1및 도 2에 도시한 에미터부(121)와 같이 기판(110)과 다른 도전성 타입(예, n형)의 불순물을 함유하고 있는 비정질 금속 실리콘 화합물(n-a-ms)로 이루어져 있고, 복수의 후면 전계부(173) 역시 도 1 및 도 2에 도시한 후면 전계부(172)와 같이 기판(110)과 동일한 도전성 타입(예, p형)의 불순물을 함유하고 있는 비정질 금속 실리콘 화합물(p-a-ms)로 이루어져 있다.
또한, 도 10에 도시한 태양 전지(19)에서, 각 에미터부(122a)는 도 3에 도시한 에미터부(121a)와 같이, 비정질 실리콘으로 이루어진 제1 부분(22a1)(n형 비정질 실리콘부, n-a-Si))과 제1 부분(22a1) 위에 위치하고 비정질 금속 실리콘 화합물로 이루어져 금속 물질을 함유하고 있는 제2 부분(22a2)(n형 비정질 금속 실리콘 화합물부, n-a-ms))을 구비한다. 또한, 각 후면 전계부(173a)는 도 6에 도시한 후면 전계부(172)와 동일하게, 비정질 실리콘으로 이루어진 제1 부분(73a1)(p형 비정질 실리콘부, p-a-Si))과 제2 부분(73a1) 위에 위치하고 비정질 금속 실리콘 화합물로 이루어져 금속 물질을 함유하고 있는 제2 부분(73a2)(n형 비정질 금속 실리콘 화합물부, p-a-ms)을 구비한다.
도 11에 도시한 태양 전지(20)에서, 각 에미터부(122b)는 도 4에 도시한 에미터부(121b)와 유사하게 제1 불순물 도핑 농도를 갖고 비정질 금속 실리콘 화합물로 이루어진 제1 부분(22b1)(L-n-a-ms)과 제1 부분(22b1) 위에 위치하고 제1 불순물 도핑 농도보다 큰 제2 불순물 도핑 농도를 갖고 비정질 금속 실리콘 화합물로 이루어진 제2 부분(22b2)(H-n-a-ms)을 구비하고, 각 후면 전계부(173b)는 도 7에 도시한 후면 전계부(172b)와 유사하게 제1 불순물 도핑 농도를 갖고 비정질 금속 실리콘 화합물로 이루어진 제1 부분(73b1)(L-p-a-ms)과 제1 부분(73b1) 위에 위치하고 제1 불순물 도핑 농도보다 큰 제2 불순물 도핑 농도를 갖고 비정질 금속 실리콘 화합물로 이루어진 제2 부분(73b2)(H-n-a-ms)을 구비한다.
도 12에 도시한 태양 전지(20)에 위치한 각 에미터부(122c)는 도 5에 도시한 에미터부(121c)와 유사하고 각 후면 전계부(173c)는 도 8에 도시한 후면 전계부(172c)와 유사하다.
따라서, 각 에미터부(122c)와 각 후면 전계부(173c)는 진성 비정질 금속 실리콘 화합물로 이루어진 제1 부분(22c1, 73c1)(i-a-ms)와 제1 부분(22c1, 73c1) 위에 위치하고 n형 또는 p형의 불순물을 함유한 비정질 금속 실리콘 화합물로 이루어진 제2 부분(22c2, 73c2)(n-a-ms, p-a-ms)을 구비한다.
도 10 내지 도 12에서, 각 에미터부(122a-122c)의 제1 부분(22a1, 22b1, 22c1)은 기판(110)과 접해 있어 에미터부(122a-122c)의 하부면을 형성하고, 제2 부분(22a2, 22b2, 22c2)은 제1 부분(22a1, 22b1, 22c1) 위에 존재하여 제1 전극(141a)과 접해 있어 에미터부(122a-122c)의 상부면을 형성한다. 유사하게, 각 후면 전계부(173a-173c)의 제1 부분(73a1, 73b1, 73c1)은 기판(110)과 접해 있어 후면 전계부 (173a-173c)의 하부면을 형성하고, 제2 부분(73a2, 73b2, 73c2)은 제1 부분(73a1, 73b1, 73c1) 위에 존재하여 제2 전극(141b)과 접해 있어 후면 전계부(173a-173c)의 상부면을 형성한다. 이로 인해, 기판(110) 표면의 동일 위치에서 제1 부분(22a1, 22b1, 22c1, 73a1, 73b1, 73c1))까지의 최소 거리는 제2 부분(22a1, 22b1, 22c1, 73a2, 73b2, 73c2)까지의 최소 거리보다 짧다.
이러한 구조를 갖는 태양 전지(18-21)는, 도 1 내지 도 8에 도시한 태양 전지(11-17)와 비교할 때, 복수의 전극(141a, 141b)이 빛이 입사되지 않는 기판(110)의 후면 위에 위치하므로, 기판(110)의 입사 면적이 증가하여 태양 전지(18-21)의 효율이 향상된다.
또한, 태양 전지(18-21)는 도 1 내지 도 8에 도시한 태양 전지(11-17)와 유사하게 복수의 제1 및 제2 전극(141a, 141b)과 접해 있는 복수의 에미터부(122, 122a-122c)와 복수의 후면 전계부(173, 173a-173c)가 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 높은 전도도를 갖고 있다. 따라서, 높은 저항값과 낮은 전도도를 갖는 비정질 실리콘으로 복수의 에미터부와 복수의 후면 전계부가 형성될 때와 달리, 태양 전지(18-21)는 투명한 도전성 물질로 이루어진 별도의 막을 복수의 에미터부(122, 122a-122c)와 복수의 제1 전극(141a) 사이 그리고 복수의 후면 전계부(173, 173a-173c)와 제2 전극(141b) 사이에 형성할 필요가 없다. 따라서, 태양 전지(18-21)의 제조 시간과 제조 비용이 감소하며, 태양 전지(18-21)의 효율이 향상된다.
추가로, 태양 전지(19-21)는, 도 3 내지 도 8에 도시한 태양 전지(12-17)와 같이, 기판(110)과 바로 접해 있는 에미터부(122a-122c)나 후면 전계부(173a-173c)의 부분이 비정질 실리콘으로 이루어져 있거나 진성 비정질 실리콘(불순물 도핑 농도는 약 0 atoms/㎤) 또는 불순물의 도핑 농도가 낮은 비정질 금속 실리콘 화합물로 이루어져 있으므로, 기판(110)과의 계면 특성이 향상되어 기판(110)의 표면 및 그 근처에서 결함에 의한 전하의 손실이 줄어들어, 태양 전지(19-21)의 효율은 더욱더 향상된다.
도 9 내지 도 12에 도시한 각 태양 전지(18-21)는 도 9 내지 도 12에 도시한 에미터부(122, 122a-122c)와 후면 전계부(173, 173a-173c) 이외의 다른 구조를 가질 수 있다. 한 예로서, 도 9에 도시한 에미터부(122)와 도 10에 도시한 후면 전계부(173a)를 구비한 태양 전지도 가능하다.
다음, 도 13a 내지 도 13h를 참고로 하여 도 1 내지 도 2에 도시한 태양 전지(11)의 제조 방법에 대하여 살펴본다.
도 13a 내지 도 13h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
먼저, 도 13a에 도시한 것처럼, 습식 에칭법 등을 이용하여, 예를 들어 p형 다결정 실리콘으로 이루어진 기판(110)의 전면과 후면에 요철면을 형성한다. 대안적인 예에서, 빛이 입사되는 입사면인 기판(110)의 전면에만 요철면을 형성할 경우, 별도의 식각 방지막을 기판(110)의 후면에 형성한 후, 원하는 기판(110)의 면에만 요철면을 형성할 수 있다.
다음, 도 13b에 도시한 것처럼, 기판(110)의 전면과 후면 위에 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나와 같은 금속 물질로 이루어진 금속막(81, 82)을 스퍼터링(sputtering) 또는 기상법(evaporation) 등과 같은 막 형성 공정을 통해 기판(110)의 전면과 후면 위에 형성한다. 기판(110)의 전면을 금속 물질에 노출시켜 전면 위에 금속막(81)을 형성하고, 다시 기판(110)의 위치를 변경하여 기판(110)의 후면을 금속 물질에 노출시켜 기판(110)의 후면 위에 금속막(82)을 형성한다. 이때, 금속막(81, 82)의 형성 순서는 변경 가능하다.
이때, 형성된 각 금속막(81, 82)의 두께는 약 0.5㎚ 내지 2㎚일 수 있다.
다음, 도 13c에 도시한 것처럼, 기판(110)과 다른 도전성 타입의 불순물, 예를 들어, n형의 불순물을 함유한 비정질 실리콘막(25)을 기판(110)의 전면에 위치한 금속막(81) 위에 형성한 후, 기판(110)과 동일한 도전성 타입의 불순물, 예를 들어, p형의 불순물을 함유한 비정질 실리콘막(26)을 기판(110)의 후면에 위치한 금속막(82) 위에 형성한다. 이때, n형 또는 p형의 비정질 실리콘막(25, 26)은 주입되는 불순물의 종류만 변경하여 동일한 공정실에서 형성되거나 별도의 공정실에 각각 형성될 수 있다. 또한 비정질 실리콘막(25, 26)의 형성 순서 역시 변경 가능하다.
이때, 비정질 실리콘막(25, 26)의 형성 두께는 형성하고자 하는 에미터부 및 후면 전계부의 두께에 따라 정해지고, 예를 들어, 7㎚ 내지 30㎚일 수 있다.
다음, 도 13d에 도시한 것처럼, 금속막(81, 82)과 그 위에 위치한 비정질 실리콘막(25, 26)을 설정 온도, 예를 들어, 약 100℃ 내지 400℃의 온도에서 열처리한다. 이러한 열처리 공정에 의해, 비정질 실리콘막(25, 26)에 있는 비정질 실리콘과 금속막(81, 82)에 있는 금속 물질이 결합하여 비정질 금속 실리콘 화합물이 형성되고, 이로 인해, 기판(110)의 전면 위에 n형의 비정질 금속 실리콘 화합물로 이루어진 에미터부(121)와 기판(110)의 후면 위에 p형의 비정질 금속 실리콘 화합물로 이루어진 후면 전계부(172)가 완성된다(도 13e).
본 예에서, 각 금속막(81, 82)의 두께가 약 0.5㎚ 이상일 경우, 기판(110) 위에 형성되는 금속막(81, 82)이 좀더 균일하게 형성될 수 있고, 각 금속막(81, 82)의 두께가 약 2㎚ 이하일 경우, 상부층에 위치하는 비정질 실리콘막에 의해 금속막(81, 82) 전부가 좀더 안정적으로 금속 실리콘 화합물로 변경 가능하다.
이와 같이, 한번의 열처리 공정을 통해 비정질 금속 실리콘 화합물로 이루어진 에미터부(122)와 후면 전계부(172)를 형성하지만, 대안적인 예에서는 별도의 공정을 에미터부(121)와 후면 전계부(172)를 형성할 수 있다.
즉, 기판(110)의 전면 위에 금속막(25)과 비정질 실리콘막(81)을 형성한 후 열처리하여 에미터부(121)를 형성한 후, 다시 기판(110)의 후면 위에 금속막(26)과 비정질 실리콘막(82)을 형성한 후 열처리하여 후면 전계부(172)를 형성할 수 있다. 이때, 에미터부(121)와 후면 전계부(172)의 형성 순서는 물론 변경 가능하다. 이럴 경우, 각각의 열처리 공정을 통해 에미터부(121)와 후면 전계부(172)가 별개로 형성되므로, 형성되는 에미터부(121)와 후면 전계부(172)의 특성 등에 맞게 열처리 공정 조건을 좀더 정밀하게 제어할 수 있어 형성되는 에미터부(121)와 후면 전계부(172)의 특성 등이 좀더 향상된다.
대안적인 예에서, 후면 전계부(172)가 비정질 금속 실리콘 화합물이 아니라 비정질 실리콘으로 이루어질 경우, 금속막(81)과 비정질 실리콘막(25)을 이용한에미터부(121)의 형성과 별개의 공정, 예를 들어, PECVD법 등을 통해 기판(110)의 후면 위에 n형의 불순물을 함유한 후면 전계부(172)를 형성할 수 있다. 이때, 에미터부(121)와 후면 전계부(172)의 형성 순서는 변경 가능하다.
다음, 도 13f에 도시한 것처럼, PECVD법 등을 이용하여 에미터부(121) 위에 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx) 등으로 이루어진 반사 방지부(130)를 형성하고, 그런 다음, 반사 방지부(130)의 일부를 제거하여 에미터부(121)의 일부를 노출시킨다(도 13g).
그런 다음, 도 13h에 도시한 것처럼, 스크린 인쇄법 등을 이용하여 은(Ag)과 같은 금속 물질을 함유한 전면전극부용 페이스트를 노출된 에미터부(121) 위에 도포(인쇄)한 후 설정 온도, 예를 들어, 약 120℃ 내지 200℃의 온도에서 건조시켜, 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)를 형성한다.
따라서, 반사 방지부(130)의 노출 부분은 복수의 전면 전극(141)을 위한 부분과 복수의 전면 버스바(142)를 위한 부분을 구비한다.
또한, 도 13h에 도시한 것처럼, 알루미늄(Al)과 같은 도전성 물질을 함유하는 후면전극용 페이스트를 스크린 인쇄법으로 인쇄한 후 저온에서 건조시켜 기판(110)의 후면에 후면전극(151)을 형성한다.
본 예에서, 전면 전극부(140)와 후면 전극(151)의 형성 순서는 변경 가능하다.
이처럼, 에미터부(121)와 전면 전극부(140) 사이에 TCO와 같이 별도의 투명한 도전막을 형성할 필요가 없으므로, 태양 전지(11)의 제조 시간과 제조 비용이 줄어들며, 전면 전극부(140)와 접촉하는 에미터부(121)와 후면 전극(151)과 접촉하는 후면 전계부(172)가 금속 실리콘 화합물로 인해 전도도가 향상되어 기판(110)으로부터 전면 전극부(140) 및 후면 전극(151)으로의 전하의 전송율이 향상된다.
다음, 도 14a 내지 도 14f를 참고로 하여, 도 3 내지 도 8과 같이, 에미터부(121a-121c) 및 후면 전계부(172a-172c) 중 적어도 하나가 p형 또는 n형의 비정질 실리콘으로 이루어진 제1 부분(21a1, 21b1, 21c1, 72a1, 72b1, 72c1)과 p형 또는 n형의 비정질 금속 실리콘 화합물로 이루어진 제2 부분(21a2, 21b2, 21c2, 72a2, 72b2, 72c2)을 구비할 경우, 에미터부(121a-121c) 또는 후면 전계부(172a-172c) 중 적어도 하나를 제조하는 방법에 대하여 설명한다.
먼저, 도 14a에 도시한 것처럼, 불순물(예, p형의 불순물)을 함유한 제1 도전성 타입의 다결정 기판(110) 위에 PECVD와 같은 방법으로 n형 또는 p형의 비정질 실리콘, 또는 진성 비정질 실리콘으로 비정질 실리콘막(90)을 형성한 후, 도14b에 도시한 것처럼, 비정질 실리콘막(90) 위에 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나의 금속 물질을 함유한 금속막(83)을 스터터링법 또는 기상법 등을 이용하여 형성한다. 이때, 금속막(83)의 두께는 약 1㎚ 내지 100㎚의 두께를 가질 수 있다.
이때, 비정질 실리콘막(90)은 도 3 내지 도 8에 도시한 태양 전지(12-17)의 에미터부(121a-121c)나 후면 전계부(172a-172c)에 따라 공정실에 주입되는 p형 또는 n형의 불순물의 양을 조절하여, 불순물 도핑 농도가 실질적으로 0인 진성 반도체에서부터 약 1021 atoms/㎤의 불순물 도핑 농도를 가질 수 있거나, 약 1×1010 atoms/㎤에서부터 약 1×1021 atoms/㎤의 불순물 도핑 농도를 가질 수 있다. 이때, 에미터부(121a-121c)나 후면 전계부(172a-172c)의 특성에 맞게, 불순물 도핑 농도는 연속적으로 또는 불연속적으로 변할 수 있거나, 어느 특정한 불순물 도핑 농도를 유지한 후 연속적 또는 불연속적으로 변할 수도 있다.
그런 다음, 설정 온도(예, 약 100℃ 내지 500℃)에서 비정질 실리콘막(90)과 금속막(83)을 열처리하면, p형 또는 n형, 또는 진성 비정질 실리콘막(90)의 전부를 비정질 금속 실리콘 화합물로 바꾸어, 기판(110) 위에 p형, n형, 또는 진성의 비정질 금속 실리콘 화합물막(90a)이 형성되거나(도 14c)나 금속막(83)과 접한 접합면 및 그 부근과 같이 비정질 실리콘막(90)의 일부(90b2)만 비정질 금속 실리콘 화합물로 변경된다(도 14d).
이때, 비정질 실리콘막(90)은 비정질 실리콘막(90)과 금속막(83)의 접합면에서부터 비정질 실리콘막(90)의 하부면 쪽으로 비정질 금속 실리콘 화합물로의 변화가 진행지고, 열처리 온도나 시간 등과 같은 열처리 조건에 따라, 비정질 실리콘막(90) 중 비정질 금속 실리콘 화합물로 변경되는 정도가 달라진다.
그런 다음, 비정질 실리콘과 결합하지 못하고 남아 있는 금속막(83)을 습식식각법 등으로 제거한다.
따라서, 도 14e와 같이 비정질막 실리콘막(90)의 전부를 기판(110) 위에 p형 또는 n형의 비정질 금속 실리콘 화합물막(90a)을 형성하거나(예, 도 1 및 도 2, 도 4, 도 5, 도 7, 도 8), 도 14f와 같이 기판(110) 위에 진성 비정질 실리콘막(90b1)이나 p형 또는 n형의 비정질 실리콘막(90b1)과 그 위에 위치하는 p형 또는 n형의 비정질 금속 실리콘 화합물막(90b2)을 형성하여(예, 도 3 및 도 6), 비정질 실리콘막(90)의 일부만 비정질 금속 실리콘 화합물로 변경한다.
도 17에 도시한 것처럼, 열처리 온도와 시간에 따라 금속 실리콘 화합물로 변경되는 정도가 달라짐을 알 수 있다. 도 17은 크롬(Cr)을 이용한 금속막을 열처리할 때, 열처리 시간과 온도에 따라 금속막 하부에 위치한 비정질 실리콘막이 비정질 금속 실리콘 화합물로 변경되는 두께 변화를 도시한 그래프이다.
이때, 비정질 실리콘막(90)의 적어도 일부를 비정질 금속 실리콘 화합물로 변경하기 위한 금속막(83)의 두께는 하부에 위치하는 비정질 실리콘막(90)의 두께, 비정질 금속 실리콘 화합물로 변경되는 정도, 열처리 온도 등에 따라 가변되며, 이미 기재한 것처럼, 약 1 내지 100㎚의 두께를 가질 수 있다.
다음, 도 15a 내지 도 15h를 참고로 하여 도 9 내지 도 12에 도시한 태양 전지(18-21)의 제조 방법의 한 예를 설명한다.
이미 도 13a 내지 도 13h 및 도 14a 내지 도 14f에 도시한 것과 동일한 내용에 대해서는 생략한다.
먼저, 도 15a에 도시한 것처럼, 제1 도전성 타입, 예를 들어, p형 기판(110)의 표면에 요철면을 형성한다.
다음, 도 15b에 도시한 것처럼, 기판(110)의 한 면, 즉 비입사면 위에 실리콘 산화막이나 실리콘 질화막 등으로 막(95)을 형성한 후, 식각법 등을 통해 원하는 부분을 제거하여 기판(110)의 표면 위에 위치하는 보호부(192)를 형성한다(도 15c).
도 15d를 참고로 하면, 기판(110)과 다른 제2 도전성 타입, 예를 들어, n형의 에미터막(120)을 노출된 기판(110)과 보호부(192) 위에 형성한 후, 원하는 부분을 선택적으로 제거하여 인접한 보호부(192)와 연결되어 있는 복수의 에미터부(122)를 형성한다.
이때, 에미터막(120)은, 이미 도 14a 내지 도 14f를 참고로 하여 설명한 것과 같이, 공정실에 주입되는 불순물의 함량이나 주입 속도 등을 제어하여 원하는 형태의 n형 비정질 실리콘막과 금속막을 형성한 후, 열처리를 실시하여, 도 9 내지 도 12에 도시한 에미터부(122, 122a-122c) 중 원하는 형태의 에미터부(122, 122a-122c)를 형성한다.
다음, 도 15f에 도시한 것처럼, 기판(110)과 동일한 제1 도전성 타입인 p형의 후면 전계막(170)을 노출된 기판(110), 보호부(192) 및 에미터부(122) 위에 형성한 후, 원하는 부분을 선택적으로 제거하여 도 15g와 같이 인접한 보호부(192)와 연결되어 있는 복수의 후면 전계부(173)를 제거한다. 따라서, 인접한 에미터부(122)와 후면 전계부(173)는 그 사이에 위치하는 보호부(192)에 의해 분리되어 있다.
에미터부(122)과 유사하게, 후면 전계막(170)은, 이미 도 14a 내지 도 14f를 참고로 하여 설명한 것과 같이, 공정실에 주입되는 불순물의 함량이나 주입 속도 등을 제어하여 원하는 형태의 n형 비정질 실리콘막과 금속막을 형성한 후, 열처리를 실시하여, 도 9 내지 도 12에 도시한 에미터부(173, 173a-173c) 중 원하는 형태의 에미터부(173, 173a-173c)를 형성한다.
다음 도 15h에 도시한 것처럼, 스크린 인쇄법을 이용하여 복수의 에미터부(122)와 복수의 후면 전계부(173) 위에 은(Ag)이나 알루미늄(Al) 등과 같은 금속 물질을 함유한 페이스트를 도포한 후 건조시켜, 복수의 제1 전극(141a)와 복수의 제2 전극(141b)을 형성한다. 하지만, 대안적인 예에서, 복수의 제1 및 제2 전극(141a, 141b)은 스퍼터링법 등과 같은 다른 방법으로도 형성 가능하다.
다음, 도 16a 내지 도 16i를 참고로 하여 도 9 내지 도 12에 도시한 태양 전지(18-21)의 제조 방법의 다른 예를 설명한다.
이미 도 13a 내지 도 13h 및 도 14a 내지 도 14f, 도 15a 도 15h에 도시한 것과 동일한 내용에 대해서는 생략한다.
도 16a에 도시한 것처럼, 기판(11)의 표면에 요철면을 형성한 후, 도 15b 및 도 15c를 참고로 설명한 것처럼 기판(110) 위에 보호부(192)를 형성한다(도 16b).
그런 다음, 도 16c와 도 16d에 도시한 것처럼, 기판(110) 위에 n형의 에미터막(21)을 형성한 후 원하는 부분을 제거하고, 도 16e와 도 16f에 도시한 것처럼, 기판(110) 위에 p형의 후면 전계막(71)을 형성한 후 원하는 부분을 제거한다. 이로 인해, 인접한 에미터막(21)과 후면 전계막(71)은 보호부(192)에 서로 전기적으로 분리되어 있다.
이때, 에미터막(21)과 후면 전계막(71)은 금속 실리콘 화합물을 포함하고 있지 않고, 도 9 내지 도 12에 도시한 에미터부(122, 122a-122c)와 후면 전계부(173, 173a-173c)의 막 특성에 따라 진성 비정질 실리콘막, 두께 변화에 따라 불순물의 도핑 농도가 변하여 진성 비정질 실리콘막에서 p형 또는 n형의 불순물이 연속적 또는 비연속적으로 변하는 불순물이 도핑된 비정질 실리콘막일 수 있다.
다음, 도 16g에 도시한 것처럼, 기판(110)의 후면 전체면, 즉, 보호부(192), 에미터막(21) 및 후면 전계막(71) 위에 노출 방지막(87)을 형성한 후, 보호부(192) 위에 존재하는 부분을 제거하여 보호부(192) 위에만 위치하는 노출 방지막(87)을 형성한다.
그런 다음, 도 16h에 도시한 것처럼, 복수의 에미터막(21), 복수의 후면 전계막(71) 및 노출 방지막(87) 위에 금속막(27)을 형성한 후 열처리를 실시하여, 각각이 비정질 금속 실리콘 화합물을 적어도 일부 함유하는 복수의 에미터부(122)와 복수의 후면 전계부(173)를 형성한다.
이때, 한번의 열처리 공정으로 비정질 금속 실리콘 화합물을 함유한 복수의 에미터부(122)와 복수의 후면 전계부(172)를 형성하므로, 열처리 공정으로 인한 기판(110) 등의 손상이 줄어들고, 공정 시간이 단축된다.
다음, PECVD 등으로 기판(110)의 입사면 위에 반사 방지부(130)를 형성하여, 태양 전지(18-21)를 완성한다(도 9 내지 도 12).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (31)

  1. 제1 도전성 타입의 제1 불순물을 함유하고 있고, 결정질 실리콘으로 이루어진 기판,
    상기 기판 위에 위치하고, 상기 제1 도전성 타입과 다른 제2 도전성 타입의 제2 불순물을 함유하고 있는 에미터부,
    상기 에미터부에 연결되어 있는 제1 전극, 그리고
    상기 기판에 전기적으로 연결되어 있는 제2 전극
    을 포함하고,
    상기 에미터부는 제1 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 있고,
    상기 제1 금속 물질은 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중에서 적어도 하나 이상 선택되는 태양 전지.
  2. 제1항에서,
    상기 에미터부의 저항값은 1×10-6 내지 1×10-3Ω-㎝인 태양 전지.
  3. 제1항에서,
    상기 에미터부에 함유된 상기 금속 물질의 농도는 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠ 인 태양 전지.
  4. 제1항에서,
    상기 에미터부는 상기 기판과 접해 있고 비정질 실리콘으로 이루어진 제1 부분과 상기 제1 부분 위에 위치하고 상기 비정질 금속 실리콘 화합물로 이루어진 제2 부분을 포함하는 태양 전지.
  5. 제4항에서,
    상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 1×1016 내지 1×1021 atoms/㎤인 태양 전지.
  6. 제1항에서,
    상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 상기 에미터부의 두께 변화에 따라 변하는 태양 전지.
  7. 제6항에서,
    상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 상기 기판과 상기 에미터부의 접합면에서부터 상기 에미터부의 상부면으로 갈수록 증가하는 태양 전지.
  8. 제7항에서,
    상기 에미터부에 함유된 상기 제2 불순물의 도핑 농도는 0 초과 내지 1×1021 atoms/㎤인 태양 전지.
  9. 제1항 내지 제8항 중 어느 한 항에서,
    상기 제1 도전성 타입의 제3 불순물을 함유하고 있고, 상기 에미터부와 분리되게 상기 기판 위에 위치하며, 상기 제2 전극과 연결되어 있는 전계부를 더 포함하는 태양 전지.
  10. 제9항에서,
    상기 전계부는 제2 금속 물질을 함유하고 있는 비정질 금속 실리콘 화합물로 이루어져 있고,
    상기 제2 금속 물질은 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중에서 적어도 하나 이상 선택되는 태양 전지.
  11. 제10항에서,
    상기 전계부는 상기 기판과 접해 있고 비정질 실리콘으로 이루어진 제1 부분과 상기 제1 부분 위에 위치하고 상기 비정질 금속 실리콘 화합물로 이루어진 제2 부분을 포함하는 태양 전지.
  12. 제11항에서,
    상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 1×1016 내지 1×1021 atoms/㎤인 태양 전지.
  13. 제10항에서,
    상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 상기 전계부의 두께 변화에 따라 변하는 태양 전지.
  14. 제13항에서,
    상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 상기 기판과 상기 전계부의 접합면에서부터 상기 전계부의 상부면으로 갈수록 증가하는 태양 전지.
  15. 제14항에서,
    상기 전계부에 함유된 상기 제3 불순물의 도핑 농도는 0 초과 내지 1×1021 atoms/㎤인 태양 전지.
  16. 제10항에서,
    상기 전계부의 저항값은 1×10-6 내지 1×10-3Ω-㎝인 태양 전지.
  17. 제10항에서,
    상기 전계부에 함유된 상기 금속 물질의 농도는 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠ 인 태양 전지.
  18. 삭제
  19. 제9항에서,
    상기 제1 불순물과 상기 제3 불순물은 동일한 태양 전지.
  20. 제9항에서,
    상기 제1 불순물과 상기 제3 불순물은 상이한 태양 전지.
  21. 제9항에서,
    상기 전계부는 빛이 입사되지 않는 상기 기판의 비입사면에 위치하는 태양 전지.
  22. 제21항에서,
    상기 에미터부는 상기 기판의 상기 비입사면에 위치하는 태양 전지.
  23. 제21항에서,
    상기 에미터부는 상기 비입사면과 마주하고 있고 빛이 입사되는 상기 기판의 입사면에 위치하는 태양 전지.
  24. 실리콘 기판 위에 불순물을 함유한 비정질 실리콘막을 형성하는 단계,
    상기 비정질 실리콘막 위에 금속 물질을 함유한 금속막을 형성하는 단계,
    상기 금속막을 구비한 상기 실리콘 기판을 열처리하여, 상기 비정질 실리콘막의 적어도 일부를 비정질 금속 실리콘 화합물로 변환하여 에미터부를 형성하는 단계,
    상기 금속막을 제거하는 단계
    상기 에미터부와 연결되는 제1 전극을 형성하는 단계, 그리고
    상기 기판과 전기적으로 연결되는 제2 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  25. 제24항에서,
    상기 금속막의 두께는 1㎚ 내지 100㎚인 태양 전지의 제조 방법.
  26. 제24항에서,
    상기 금속막의 두께는 0.5㎚ 내지 2㎚인 태양 전지의 제조 방법.
  27. 제24항에서,
    상기 비정질 실리콘막의 상기 불순물의 도핑 농도는 1×1016 내지 1×1021 atoms/㎤ 범위에 속하는 하나의 값인 태양 전지의 제조 방법.
  28. 제24항에서,
    상기 비정질 실리콘막의 상기 불순물의 도핑 농도는 상기 비정질 실리콘막의 두께 변화에 따라 1×1010 내지 1×1021 atoms/㎤ 범위에서 연속적 또는 불연속적으로 변하는 태양 전지의 제조 방법.
  29. 제24항에서,
    상기 비정질 실리콘막의 상기 불순물의 도핑 농도는 상기 비정질 실리콘막의 두께 변화에 따라 0 초과 내지 1×1021 atoms/㎤ 범위에서 연속적 또는 불연속적으로 변하는 태양 전지의 제조 방법.
  30. 제24항에서,
    상기 금속 물질은 각각 크롬(Cr), 알루미늄(Al), 코발트(Co), 하프늄(Hf), 몰리브뎀(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta), 타타늄(Ti), 텅스텐(W), 지르코늄(Zr) 중 적어도 하나인 태양 전지의 제조 방법.
  31. 제24항에서,
    상기 금속막에 함유된 상기 금속 물질의 농도는 1×1015 atoms/㎠ 내지 1×1021 atoms/㎠인 태양 전지의 제조 방법.
KR1020100082606A 2010-08-25 2010-08-25 태양 전지 및 그 제조 방법 KR101196793B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100082606A KR101196793B1 (ko) 2010-08-25 2010-08-25 태양 전지 및 그 제조 방법
US13/216,109 US9985162B2 (en) 2010-08-25 2011-08-23 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100082606A KR101196793B1 (ko) 2010-08-25 2010-08-25 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120022019A KR20120022019A (ko) 2012-03-09
KR101196793B1 true KR101196793B1 (ko) 2012-11-05

Family

ID=45695525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100082606A KR101196793B1 (ko) 2010-08-25 2010-08-25 태양 전지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9985162B2 (ko)
KR (1) KR101196793B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US8679889B2 (en) 2011-12-21 2014-03-25 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
EP4404282A2 (en) 2012-07-02 2024-07-24 Meyer Burger (Germany) GmbH Method of manufacturing a hetero-junction solar cell
JP2014067804A (ja) * 2012-09-25 2014-04-17 Sharp Corp 光電変換素子
KR101979843B1 (ko) * 2013-03-13 2019-05-17 엘지전자 주식회사 태양전지
WO2016164759A1 (en) * 2015-04-08 2016-10-13 The Trustees Of Columbia University In The City Of New York Laser irradiation induced surface planarization of polycrystalline silicon films
KR102498522B1 (ko) * 2018-03-15 2023-02-10 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 화합물 반도체 태양전지 및 이의 제조 방법
CN111009593B (zh) * 2019-11-08 2021-09-07 江苏杰太光电技术有限公司 一种基于pvd技术制备局部多晶硅薄膜钝化接触的方法
CN113410328A (zh) * 2021-05-12 2021-09-17 北京工业大学 一种晶硅异质结太阳能电池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009114446A2 (en) 2008-03-10 2009-09-17 Calisolar, Inc. A solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4253882A (en) * 1980-02-15 1981-03-03 University Of Delaware Multiple gap photovoltaic device
JP2846704B2 (ja) * 1990-03-30 1999-01-13 三洋電機株式会社 光電変換素子
EP0729189A1 (en) * 1995-02-21 1996-08-28 Interuniversitair Micro-Elektronica Centrum Vzw Method of preparing solar cells and products obtained thereof
CA2232857C (en) 1995-10-05 2003-05-13 Jalal Salami Structure and fabrication process for self-aligned locally deep-diffused emitter (salde) solar cell
JP3468670B2 (ja) * 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
KR20010061494A (ko) 1999-12-28 2001-07-07 박종섭 플래쉬 메모리 소자의 소거방법
KR100562789B1 (ko) 2003-11-10 2006-03-21 준 신 이 친산화성 금속박막을 이용한 낮은 접촉저항과 반사방지막실리콘 태양전지 및 그 제조방법
US20070023081A1 (en) * 2005-07-28 2007-02-01 General Electric Company Compositionally-graded photovoltaic device and fabrication method, and related articles
CA2661047A1 (en) * 2006-05-15 2007-11-22 Arise Technologies Corporation Low-temperature doping processes for silicon wafer devices
CN102017176A (zh) * 2008-03-25 2011-04-13 应用材料股份有限公司 结晶太阳能电池的表面清洁与纹理化工艺
DE102008051670A1 (de) * 2008-10-15 2009-11-05 H2 Solar Gmbh Silicide zur photoelektrochemischen Wasserspaltung und/oder Erzeugung von Elektrizität
DE102009008152A1 (de) * 2009-02-09 2010-08-19 Nb Technologies Gmbh Siliziumsolarzelle
KR101578356B1 (ko) 2009-02-25 2015-12-17 엘지전자 주식회사 후면전극형 태양전지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009114446A2 (en) 2008-03-10 2009-09-17 Calisolar, Inc. A solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials

Also Published As

Publication number Publication date
KR20120022019A (ko) 2012-03-09
US20120048371A1 (en) 2012-03-01
US9985162B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
KR101196793B1 (ko) 태양 전지 및 그 제조 방법
USRE47484E1 (en) Solar cell
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
US9324886B2 (en) Solar cell and method of manufacturing the same
US9508875B2 (en) Solar cell and method for manufacturing the same
KR101918738B1 (ko) 태양 전지
US20110139226A1 (en) Selective emitter solar cell
EP2458649B1 (en) Solar cell
JP5628952B2 (ja) 太陽電池
JP5567706B2 (ja) 太陽電池
JP5882573B2 (ja) 太陽電池及びその製造方法
KR20120079591A (ko) 태양전지 및 그 제조 방법
KR101755624B1 (ko) 태양 전지의 제조 방법
KR101661364B1 (ko) 태양 전지의 제조 방법
KR101130193B1 (ko) 태양 전지
KR101197210B1 (ko) 태양 전지
KR101149543B1 (ko) 태양 전지 및 그 제조 방법
KR101579321B1 (ko) 태양 전지의 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR101588456B1 (ko) 태양 전지 및 그 제조 방법
KR101295550B1 (ko) 태양 전지및 그의 제조 방법
KR101729310B1 (ko) 태양 전지 및 그 제조 방법
KR101766339B1 (ko) 태양 전지 및 그 제조 방법
KR101135587B1 (ko) 태양 전지 및 그 제조 방법
KR20120080904A (ko) 태양전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 8