KR20010061494A - 플래쉬 메모리 소자의 소거방법 - Google Patents

플래쉬 메모리 소자의 소거방법 Download PDF

Info

Publication number
KR20010061494A
KR20010061494A KR1019990063990A KR19990063990A KR20010061494A KR 20010061494 A KR20010061494 A KR 20010061494A KR 1019990063990 A KR1019990063990 A KR 1019990063990A KR 19990063990 A KR19990063990 A KR 19990063990A KR 20010061494 A KR20010061494 A KR 20010061494A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
erasing
memory device
flash memory
source
Prior art date
Application number
KR1019990063990A
Other languages
English (en)
Inventor
박승희
김종우
김민규
이주엽
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063990A priority Critical patent/KR20010061494A/ko
Publication of KR20010061494A publication Critical patent/KR20010061494A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 소거방법에 관한 것으로서, 본 발명은 프로그램 셀의 소거시 소오스와 반도체 기판과의 포텐셜 차이를 줄이도록 반도체 기판에 바이어스 전류를 인가한 후 소거 중에 반도체 기판에 인가된 바이어스 전압을 디스에이블 시키므로 종래 소거시 발생되는 BTBT 전류를 감소시킴과 동시에 프로그램 소거 속도를 종래와 동일하게 하도록 하여 플래쉬 메모리 소자의 반복되는 정보의 프로그램 및 소거 작업에 있어서 정보 유지 능력 및 신뢰성을 향상시키고 소거시 전자 및 홀에 의한 게이트 산화막의 열화를 방지하여 소자의 수명이 길어지도록 하는 플래쉬 메모리 소자의 소거방법을 제공한다.

Description

플래쉬 메모리 소자의 소거방법{Method of erasing program in a flash memory device}
본 발명은 플래쉬 메모리 소자의 소거방법에 관한 것으로, 특히 소자의 열화를 방지하고 신뢰성 향상시킬 수 있는 플래쉬 메모리 소자의 소거 방법에 관한 것이다.
일반적으로, 플래쉬 메모리 소자에 저장된 정보는 DRAM 소자와 달리 전원 공급없이 사용할 수 있는 비휘발성 소자이다. 따라서, 플래쉬 메모리 소자는 정보의 프로그램 및 소거를 반복하는 작업과 정보를 오래 저장하는 정보 유지능력(retention) 등, 소자의 신뢰성이 10년 이상 보장되어야 하는데, 반복되는 정보의 프로그램 및 소거로 인하여 플래쉬 메모리 소자의 게이트 산화막이 열화되어 소자의 신뢰성이 저하된다.
종래 플래쉬 메모리 소자의 소거 방법을 도 1 내지 도 3를 참조하여 설명하면 다음과 같다.
도 1은 반도체 기판(10) 상에 플로팅 게이트(11) 및 콘트롤 게이트(12)가 형성되고, 반도체 기판(10)에 소오스(14) 및 드레인(13)이 형성된 일반적인 플래쉬메모리 소자의 단면도이다.
도 3는 종래 플래쉬 메모리 소자의 소거시 펄스 다이어그램(Pulse Diagram)을 도시한 도면으로서, 콘트롤 게이트(12)에 -9V, 소오스(14)에 +5V, 드레인(13)은 플로팅(Floating) 시키고, 반도체 기판(10)은 그라운드(Ground) 시킨 조건에서 소거를 실시하게 되는데 플로팅 게이트(11)에 저장된 전자를 소오스(14)로 흐르게 하여 셀의 소거가 이루어진다.
도 2는 도 1에 도시된 소거에서의 밴드 다이어그램(Band Diagram)을 도시한 도면으로서, BTBT(Band to Band Tunneling)시 발생하는 홀(hole) 및 전자의 이동을 알 수 있다.
도 1 및 2 에 도시된 바와같이 소오스(14)와 반도체 기판(10) 사이에 밴드 밴딩(Band Banding)으로 인하여 생성되는 EHP(Electron Hole Pair)가 발생하여 전자는 소오스(14) 접합부로 홀은 반도체 기판(10) 또는 게이트 산화막을 통과하여 플로팅 게이트(11)로 이동을 하게되는데 이때 플로팅 게이트(11)와 소오스(14) 산에 F-N 터널링(Tunneling)으로 소거된다.
그러나, 밴드 밴딩으로 생성되는 전자의 이동으로 인한 소오스의 바이어스 전압강하(Bias drop)로 소거 특성을 감소 시키며, EHP로 발생된 홀은 게이트 트랩 사이트(Gate trap site)로 작용하여 사이클링(Cycling)시 소거 전압의 증가 요인과 게이트 산화막의 열화로 인한 정보 유지능력 및 신뢰성을 저하 시킨다.
즉, 종래 플래쉬 메모리 소자의 소오스 접합부를 이용한 소거방법은 BTBT 전류의 증가로 인한 소거특성 전하와 BTBT 전류에 발생하는 핫 홀(Hot Hole)의 열화등으로 게이트 산화막의 특성이 열화되어 사이클링과 사이클링 후의 정보 유지 능력 및 소자의 신뢰성을 저하시켜 결국 소자의 수명을 짧게 한다.
따라서, 본 발명은 플래쉬 메모리 소자의 소오스와 반도체 기판과의 포텐셜 차이를 줄여 BTBT 전류를 감소 시키는 동시에 소거 스피드는 종래와 동일하게 하도록 하여 메모리 소자의 열화를 방지하는 플래쉬 메모리 소자의 소거 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 기판, 게이트, 소오스 및 드레인에 바이어스 전압을 인가하여 소거하는 플래쉬 메모리 소자에 있어서, 소오스와 반도체 기판과의 포텐셜 차이를 줄이기 위하여 반도체 기판에 바이어스 전류를 인가한 후 소거 중에 반도체 기판에 인가된 바이어스 전압을 디스에이블 시키는 것을 특징으로 한다.
도 1은 종래 플래쉬 메모리 소자의 소거방법을 설명하기 위한 소자의 단면도.
도 2는 종래 플래쉬 메모리 소자의 소거방법을 설명하기 위한 밴드 다이어그램을 도시한 도면.
도 3은 종래 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 펄스 다이어그램을 도시한 도면.
도 4는 본 발명의 제 1 실시에에 따른 플래쉬 메모리 소자의 소거방법을 설명하기 위한 펄스 다이어그램을 도시한 도면.
도 5는 플래쉬 메모리 소자의 프로그램 소거시 셀 전압과 소거시간 관계를 도시한 도면.
도 6은 본 발명의 제 2 실시예에 따른 플래쉬 메모리 소자의 소거방법을 설명하기 위한 펄스 다이어그램을 도시한 도면.
〈도면의 주요 부분에 대한 부호 설명〉
10 : 반도체 기판 11 : 플로팅 게이트
12 : 콘트롤 게이트 13 : 드레인
14 : 소오스
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 4 및 도 5는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 제 1 실시예에 따른 플래쉬 메모리 소자의 소거시 펄스 다이어그램을 도시한 도면으로서, 플래쉬 메모리 소자의 소거시 바이어스 전압 조건은 게이트에 -9V, 소오스에 5V를 인가하고, 드레인을 플로팅 시킨 상태에서 소오스와 반도체 기판과의 포텐셜(Potential) 차이를 줄이기 위하여 반도체 기판에 바이어스 전류를 인가한 후 소거 중에 반도체 기판에 인가된 바이어스 전압을 디스에이블 (Disable)시켜 소오스에서 발생하는 전자와 홀을 줄인다.
상기에서, 소거 초기에 반도체 기판에 바이어스 전류를 인가하여 BTBT 전류를 감소 시키고, 소거의 속도를 증가 시키기 위하여 반도체 기판의 바이어스 전압을 디스에이블 시킨다. 즉, 소오스와 반도체 기판에 바이어스 전압을 인가 시키면 소오스와 반도체 기판의 커플링 비(Coupling Ratio)로 인하여 게이트 바이어스가 감소되기 때문에 소거 속도가 느려진다.
도 5은 플래쉬 메모리 소자의 소거시 셀 전압과 소거 시간 관계를 도시한 그래프로서, 종래 반도체 기판에 바이어스 전압을 인가하지 않은 그래프(200)와, 본 발명에 따른 반도체 기판에 바이어스 전압을 인가한 그래프(100)를 비교하여 보면 반도체 기판의 바이어스 전압을 디스에이블 하여야 소거 시간이 증가됨을 알 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 플래쉬 메모리 소자의 소거시 펄스 다이어그램을 도시한 도면으로서, 플래쉬 메모리 소자의 프로그램 소거시 도 5 의 조건과 동일하게 바이어스 전압을 인가하나, 추가로 드레인에도 마찬가지로 반도체 기판과 동일하게 바이어스 전류를 인가한 후 소거 중에 반도체 기판과 마찬가지로 드레인에 인가된 바이어스 전압을 디스에이블 (Disable)시켜 소오스에서 발생하는 전자와 홀을 줄인다.
상술한 바와같이, 본 발명은 소오스와 기판과의 포텐셜 차이를 줄여 BTBT 전류를 감소시키고, 동시에 소거 속도를 종래와 동일하게 하므로 플래쉬 메모리 소자의 반복되는 정보의 프로그램 및 소거 작업에 있어서 정보 유지 능력 및 신뢰성이 향상된다. 또한, 소거시 전자 및 홀에 의한 게이트 산화막의 열화를 방지할 수 있으므로 소자의 수명이 길어지는 효과가 있다.

Claims (2)

  1. 반도체 기판, 게이트, 소오스 및 드레인에 바이어스 전압을 인가하여 소거하는 플래쉬 메모리 소자에 있어서,
    소오스와 반도체 기판과의 포텐셜 차이를 줄이기 위하여 반도체 기판에 바이어스 전류를 인가한 후 소거 중에 반도체 기판에 인가된 바이어스 전압을 디스에이블 시키는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그램 소거 방법.
  2. 제 1 항에 있어서,
    상기 드레인에 반도체 기판과 동일한 바이어스 전압을 인가한 후 소거중에 드레인에 인가된 바이어스 전압을 디스에이블 시키는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그램 소거 방법.
KR1019990063990A 1999-12-28 1999-12-28 플래쉬 메모리 소자의 소거방법 KR20010061494A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063990A KR20010061494A (ko) 1999-12-28 1999-12-28 플래쉬 메모리 소자의 소거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063990A KR20010061494A (ko) 1999-12-28 1999-12-28 플래쉬 메모리 소자의 소거방법

Publications (1)

Publication Number Publication Date
KR20010061494A true KR20010061494A (ko) 2001-07-07

Family

ID=19631309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063990A KR20010061494A (ko) 1999-12-28 1999-12-28 플래쉬 메모리 소자의 소거방법

Country Status (1)

Country Link
KR (1) KR20010061494A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985162B2 (en) 2010-08-25 2018-05-29 Lg Electronics Inc. Solar cell and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985162B2 (en) 2010-08-25 2018-05-29 Lg Electronics Inc. Solar cell and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6690601B2 (en) Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6829175B2 (en) Erasing method for non-volatile memory
US5790460A (en) Method of erasing a flash EEPROM memory
KR20020071706A (ko) 프로그램 및 소거 중 트윈 ｍｏｎｏｓ 셀에서의 워드 전압원조의 사용
JP3914340B2 (ja) フラッシュメモリ装置
US5894438A (en) Method for programming and erasing a memory cell of a flash memory device
JPH04105368A (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
US6347053B1 (en) Nonviolatile memory device having improved threshold voltages in erasing and programming operations
US5978274A (en) Method for erasing split-gate flash memory
KR100383766B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR100383057B1 (ko) 반도체저장장치의 저장방법
JP3264365B2 (ja) 不揮発性記憶素子
KR20010061494A (ko) 플래쉬 메모리 소자의 소거방법
KR100702799B1 (ko) 플래쉬 메모리 소자
US5959893A (en) Method of erasing a flash memory device
JP2000252447A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるデータの消去方法
JP2672688B2 (ja) 不揮発性半導体記憶装置の駆動方法
US6236608B1 (en) Technique to improve the source leakage of flash EPROM cells during source erase
US7554851B2 (en) Reset method of non-volatile memory
JP3324691B2 (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ書き換え方法
KR100274344B1 (ko) 플래쉬메모리셀의소거방법
US6862219B2 (en) Weak programming method of non-volatile memory
JPH03252994A (ja) 不揮発性半導体記憶装置
KR20000071535A (ko) 전기적 소거 가능 메모리 디바이스
KR100473159B1 (ko) 낸드플래쉬메모리셀의프로그램및소거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application