KR101188516B1 - Al(x)Ga(y)In(1-x-y)N 기판 및 Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법 - Google Patents

Al(x)Ga(y)In(1-x-y)N 기판 및 Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법 Download PDF

Info

Publication number
KR101188516B1
KR101188516B1 KR1020050057522A KR20050057522A KR101188516B1 KR 101188516 B1 KR101188516 B1 KR 101188516B1 KR 1020050057522 A KR1020050057522 A KR 1020050057522A KR 20050057522 A KR20050057522 A KR 20050057522A KR 101188516 B1 KR101188516 B1 KR 101188516B1
Authority
KR
South Korea
Prior art keywords
substrate
electrons
peak area
aln
cleaning
Prior art date
Application number
KR1020050057522A
Other languages
English (en)
Other versions
KR20060048731A (ko
Inventor
도모키 우에무라
게이지 이시바시
신스케 후지와라
히데아키 나카하타
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004195506A external-priority patent/JP2006016249A/ja
Priority claimed from JP2004195507A external-priority patent/JP4379229B2/ja
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060048731A publication Critical patent/KR20060048731A/ko
Application granted granted Critical
Publication of KR101188516B1 publication Critical patent/KR101188516B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Ceramic Products (AREA)

Abstract

본 발명은 AlxGayIn1-x-yN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수가 AlxGayIn1-x-yN 기판의 구경을 2 인치로 했을 때에 20개 이하인 AlxGayIn1-x-yN 기판과 그 AlxGayIn1-x-yN 기판을 얻을 수 있는 세정 방법이다. 또한, 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlxGayIn1-x-yN 기판(51) 표면의 광전자 스펙트럼에 있어서, C1s 전자와 N1s 전자의 피크 면적의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)가 3 이하인 AlxGayIn1-x-yN 기판(51)과 그 AlxGayIn1-x-yN 기판(51)을 얻을 수 있는 세정 방법이다. 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlN 기판(52) 표면의 광전자 스펙트럼에 있어서, Al2s 전자와 N1s 전자의 피크 면적의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)가 0.65 이하인 AlN 기판(52)과 그 AlN 기판(52)을 얻을 수 있는 세정 방법이다.

Description

Al(x)Ga(y)In(1-x-y)N 기판 및 Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법{Al(x)Ga(y)In(1-x-y)N SUBSTRATE AND CLEANING METHOD OF Al(x)Ga(y)In(1-x-y)N SUBSTRATE}
도 1은 본 발명에 있어서 검출 각도 10°에서의 X선 광전자 분광법의 일례를 도해한 모식도.
도 2는 본 발명에 있어서 검출 각도 10°에서의 X선 광전자 분광법의 일례를 도해한 모식도.
도 3은 실험예 1에서 이용된 세정 장치의 모식적인 단면도.
도 4는 실험예 1에 있어서의 파티클 수와 AlN 기판의 표면상에 성장시킨 에피택셜막의 결함 수와의 관계를 도시한 도면.
도 5는 실험예 2에서 이용된 세정 장치의 모식적인 단면도.
도 6은 실험예 3에서 이용된 세정 장치의 모식적인 단면도.
도 7은 실험예 3에 있어서의 세정후의 AlN 기판의 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)와, AlN 기판의 표면상에 성장시킨 에피택셜막의 헤이즈(haze) 레벨과의 관계를 도시한 도면.
본 발명은 AlxGayIn1-x-yN(0<x≤1, 0≤y≤1, x+y≤1) 기판과 AlxGayIn1-x-yN(0<x≤1, 0≤y≤1, x+y≤1) 기판의 세정 방법에 관한 것이다. 또한, 본 발명은 헤이즈 레벨이 낮은 에피택셜막을 안정되게 성장시킬 수 있는 AlN 기판과 AlN 기판의 세정 방법에 관한 것이다. 또한, 본 명세서에 있어서, AlxGayIn1-x-yN(0<x≤1, 0≤y≤1, x+y≤1)을 AlxGayIn1-x-yN으로 약칭한다.
AlxGayIn1-x-yN 기판은 여러 가지 광 디바이스나 전자 디바이스 등의 반도체 디바이스용 기판으로서 적합하게 이용될 수 있다.
AlxGayIn1-x-yN 결정의 대표적인 성장 방법으로서 HVPE(Hydride Vapor Phase Epitaxy)법이 있고, AlxGayIn1-x-yN 기판은 이 AlxGayIn1-x-yN 결정으로부터 제조할 수 있다. 그리고, AlxGayIn1-x-yN 기판의 표면상에 여러 가지 에피택셜막을 성장시킴으로써 광 디바이스나 전자 디바이스 등의 반도체 디바이스를 얻을 수 있다.
또한, AlxGayIn1-x-yN 기판 중에서도 AlN 기판은 6.2 eV의 에너지 밴드갭, 약 3.3 WK-1 cm-1의 열전도율 및 높은 전기 저항을 갖고 있기 때문에, 여러 가지 광 디바이스나 전자 디바이스 등의 반도체 디바이스용 기판으로서 주목되고 있다.
AlN 기판은 HVPE법이나 승화법에 의해 성장시킨 AlN 결정으로부터 제조할 수 있다. 그리고, AlN 기판의 표면상에 여러 가지 에피택셜막을 성장시킴으로써 광 디바이스나 전자 디바이스 등의 반도체 디바이스를 얻을 수 있다.
예를 들면, Toshio Nishda et al., "GaN-free transparent ultraviolet light-emitting diodes", 2003, Appl. Phys. Lett., vol. 82, No. 1에는 AlN 기판상에 AlGaN막 등을 성장시킴으로써 얻어진 발광 다이오드가 개시되어 있다. 또한, 니시다 도시오 등, 「벌크 AlN 기판상에 형성한 UV-LED의 고전류 주입 특성」, 제51회 응용 물리학 관계 연합 강연회 강연 예고집, 2004년 3월, p. 409에는 벌크 AlN 기판상에 형성된 발광 다이오드가 개시되어 있다.
AlxGayIn1-x-yN 기판의 표면상에 에피택셜막을 성장시킨 경우에는 결함이나 흐림(tarnish)이 많은 저품질의 에피택셜막이 성장하는 경우가 있었다. 이러한 저품질의 에피택셜막을 이용한 반도체 디바이스는 디바이스 특성이 나빠지기 때문에, 결함이나 흐림이 적은 고품질의 에피택셜막을 안정되게 성장시키는 것이 요망되고 있다.
그래서, 결함이나 흐림이 적은 고품질의 에피택셜막을 안정되게 성장시키기 위해서, AlxGayIn1-x-yN 기판의 표면상에 부착된 파티클이나 유기물을 세정에 의해 제거하는 것이 행해지고 있다. 그러나, AlxGayIn1-x-yN 기판의 표면상에 존재하는 파티클이나 유기물을 제거하는 정도에 대해서 언급된 선행 기술 문헌은 없으며, 그 기 준이 불명확하기 때문에, AlxGayIn1-x-yN 기판의 표면 상태의 불균일이 그대로 에피택셜막의 품질 불균일로 이어지게 된다고 하는 문제가 있었다.
또한, AlN 기판의 표면상에 에피택셜막을 성장시킨 경우에는 헤이즈 레벨이 높은 에피택셜막이 성장되는 경우가 있었다. 이러한 헤이즈 레벨이 높은 에피택셜막을 이용한 반도체 디바이스는 디바이스 특성이 나빠지는 경우가 있기 때문에, 헤이즈 레벨이 낮은 에피택셜막을 안정되게 성장시키는 것이 요망되고 있다.
그래서, 헤이즈 레벨이 낮은 에피택셜막을 안정되게 성장시키기 위해서 AlN 기판의 세정이 행해지고 있다. 그러나, 헤이즈 레벨이 낮은 에피택셜막을 안정되게 성장시킬 수 있는 AlN 기판 표면의 기준이 불명확하기 때문에, AlN 기판 표면 상태의 불균일이 그대로 에피택셜막의 품질 불균일로 이어지게 된다고 하는 문제가 있었다.
본 발명의 목적은 고품질의 에피택셜막을 안정되게 성장시킬 수 있는 AlxGayIn1-x-yN 기판과 이 AlxGayIn1-x-yN 기판을 얻기 위한 세정 방법을 제공하는 데 있다. 또한, 본 발명의 목적은 헤이즈 레벨이 낮은 에피택셜막을 안정되게 성장시킬 수 있는 AlN 기판과 이 AlN 기판을 얻기 위한 세정 방법을 제공하는 데 있다.
본 발명은 AlxGayIn1-x-yN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수가 AlxGayIn1-x-yN 기판의 구경을 2 인치로 했을 때에 20개 이하인 AlxGayIn1-x-yN 기판이다. 여기서, 본 명세서에 있어서, AlxGayIn1-x-yN 기판이란 알루미늄(Al)을 함유하는 질화물 결정 기판으로서, 알루미늄 및 질소에 더하여 갈륨(Ga) 및/또는 인듐(In)을 함유하고 있어도 좋다.
또한, 본 발명은 AlxGayIn1-x-yN 기판을 암모니아수, 과산화수소수 첨가 암모니아수 및 유기 알칼리 수용액으로 이루어진 군에서 선택된 어느 1종의 세정액에 초음파를 인가하면서 침지시킴으로써, AlxGayIn1-x-yN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수를 AlxGayIn1-x-yN 기판의 구경을 2 인치로 했을 때에 20개 이하로 하는 AlxGayIn1-x-yN 기판의 세정 방법이다.
여기서, 본 발명의 AlxGayIn1-x-yN 기판의 세정 방법에 있어서는, 세정액으로서, 암모니아 농도가 0.5 질량% 이상인 암모니아수, 과산화수소수 농도가 0.1 질량% 이상이고 암모니아 농도가 0.1 질량% 이상인 과산화수소수 첨가 암모니아수 또는 유기 알칼리 농도가 0.5 질량% 이상인 유기 알칼리 수용액 중 어느 하나를 이용하는 것이 바람직하다.
또한, 본 발명의 AlxGayIn1-x-yN 기판의 세정 방법에 있어서, 유기 알칼리 수용액은 테트라메틸암모늄 하이드록사이드(tetramethylammounium hydroxide) 또는 2-히드록시에틸 트리메틸암모늄 하이드록사이드(2-hydroxyethyl trimethylammonium hydroxide) 중 어느 한쪽 유기 알칼리를 물로 용해시킨 것이 바람직하다.
또한, 본 발명의 AlxGayIn1-x-yN 기판의 세정 방법에 있어서, AlxGayIn1-x-yN 기 판의 침지 시간이 30초 이상인 것이 바람직하다.
또한, 본 발명은 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlxGayIn1-x-yN 기판 표면의 광전자 스펙트럼에 있어서, C1s 전자와 N1s 전자의 피크 면적의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)가 3 이하인 AlxGayIn1-x-yN 기판이다.
또한, 본 발명은 AlxGayIn1-x-yN 기판을 산용액에 침지시킴으로써, 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlxGayIn1-x-yN 기판 표면의 광전자 스펙트럼에 있어서, C1s 전자와 N1s 전자의 피크 면적의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)를 3 이하로 하는 AlxGayIn1-x-yN 기판의 세정 방법이다.
여기서, 본 발명의 AlxGayIn1-x-yN 기판의 세정 방법에 있어서는, 산용액이 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종 또는 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종과 과산화수소수와의 혼합액 중 어느 하나로 이루어지는 것이 바람직하다.
또한, 본 발명의 AlxGayIn1-x-yN 기판의 세정 방법에 있어서는, 산용액이 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종으로 이루어진 경우에는 산용액 속에 있어서의 플루오르화수소산, 염산 및 황산의 총 농도가 0.5 질량% 이상이며, 산용액이 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종과 과산화수소수와의 혼합액으로 이루어진 경우에는 산용액 속에 있어서의 플루오르화수소산, 염산 및 황산의 총 농도가 0.1 질량% 이상이고 과산화수소수의 농도가 0.1 질량% 이상인 것이 바람직하다.
또한, 본 발명의 AlxGayIn1-x-yN 기판의 세정 방법에 있어서는, AlxGayIn1-x-yN 기판의 침지 시간이 30초 이상인 것이 바람직하다.
본 발명은 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlN 기판 표면의 광전자 스펙트럼에 있어서, Al2s 전자와 N1s 전자의 피크 면적의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)가 0.65 이하인 AlN 기판이다.
또한, 본 발명은 AlN 기판을 산용액에 침지시킴으로써, 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlN 기판 표면의 광전자 스펙트럼에 있어서, Al2s 전자와 N1s 전자의 피크 면적의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)를 0.65 이하로 하는 AlN 기판의 세정 방법이다.
여기서, 본 발명의 AlN 기판의 세정 방법에 있어서는, 산용액이 질산, 인산 및 아세트산으로 이루어진 군에서 선택된 적어도 1종으로 이루어지는 것이 바람직하다.
또한, 본 발명의 AlN 기판의 세정 방법에 있어서는, 산용액의 농도가 0.5 질량% 이상인 것이 바람직하다.
또한, 본 발명의 AlN 기판의 세정 방법에 있어서는, AlN 기판의 침지 시간이 40초 이상인 것이 바람직하다.
본 발명에 따르면, 고품질의 에피택셜막을 안정되게 성장시킬 수 있는 AlxGayIn1-x-yN 기판과 이 AlxGayIn1-x-yN 기판을 얻기 위한 세정 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 헤이즈 레벨이 낮은 에피택셜막을 안정되게 성장시킬 수 있는 AlN 기판과 이 AlN 기판을 얻기 위한 세정 방법을 제공할 수 있다.
(실시예)
본 발명은 AlxGayIn1-x-yN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수가 AlxGayIn1-x-yN 기판의 구경을 2 인치로 했을 때에 20개 이하인 AlxGayIn1-x-yN 기판이다. 이것은 본 발명자가 예의 검토한 결과, AlxGayIn1-x-yN 기판의 표면상에 있는 입자 직경 0.2 ㎛ 이상의 파티클 수를 상기한 바와 같이 제어한 경우에는 결함이 적은 고품질의 에피택셜막을 성장시킬 수 있다는 것을 발견한 것에 따른 것이다.
여기서, AlxGayIn1-x-yN 기판 표면상의 파티클 수는 AlxGayIn1-x-yN 기판 표면 전체에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클을 전부 카운트하고, 카운트된 파티클 수를 AlxGayIn1-x-yN 기판의 구경이 2 인치라고 가정했을 때의 값으로 환산하여 산출할 수 있다. 따라서, 본 발명에 있어서는, AlxGayIn1-x-yN 기판의 크기는 한정되지 않는다. 예를 들면 구경이 4 인치인 AlxGayIn1-x-yN 기판 표면의 면적은 구경이 2 인 치인 경우와 비교하여 4배가 되기 때문에, 구경이 4 인치인 AlxGayIn1-x-yN 기판을 이용한 경우에는 그 표면상에 존재하는 파티클 총수의 1/4배가 여기서 말하는 파티클 수가 된다. 또한, 파티클은 종래부터 공지의 광 산란 방식의 기판 표면 검사 장치 등을 이용하여 카운트된다. 또한, 파티클의 재질은 특별히 한정되지 않는다.
또한, 본 발명은 AlxGayIn1-x-yN 기판을 암모니아수, 과산화수소수 첨가 암모니아수 및 유기 알칼리 수용액으로 이루어진 군에서 선택된 어느 1종의 세정액에 초음파를 인가하면서 침지시킴으로써, AlxGayIn1-x-yN 기판 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수를 AlxGayIn1-x-yN 기판의 구경을 2 인치로 했을 때에 20개 이하로 하는 세정 방법이다.
여기서, 과산화수소수 첨가 암모니아수란 과산화수소수와 암모니아수와의 혼합액을 말한다. 또한, 유기 알칼리 수용액이란 유기 알칼리를 물에 용해시킨 것으로서, 유기 알칼리로서는 하기 구조식 1로 표시되는 테트라메틸암모늄 하이드록사이드 또는 하기 구조식 2로 표시되는 2-히드록시에틸 트리메틸암모늄 하이드록사이드 중 어느 하나를 이용하는 것이 바람직하다.
[구조식 1]
Figure 112005035243006-pat00001
[구조식 2]
Figure 112005035243006-pat00002
또한, 세정액으로서 암모니아수를 이용하는 경우에는 세정액 전체에 대한 암모니아 농도가 0.5 질량% 이상인 것이 바람직하다. 또한, 세정액으로서 과산화수소수 첨가 암모니아수를 이용하는 경우에는 세정액 전체에 대한 과산화수소수 농도가 0.1 질량% 이상이고 암모니아 농도가 0.1 질량% 이상인 것이 바람직하다. 더욱이, 세정액으로서 유기 알칼리 수용액을 이용하는 경우에는 세정액 전체에 대한 유기 알칼리 농도가 0.5 질량% 이상인 것이 바람직하다. 이와 같이 세정액의 농도를 규정함으로써, AlxGayIn1-x-yN 기판 표면상의 파티클 수를 보다 안정되게 상기한 바와 같이 제어할 수 있는 경향이 있다.
또한, AlxGayIn1-x-yN 기판의 세정액에의 침지 시간은 30초 이상인 것이 바람직하다. 이 경우에는 AlxGayIn1-x-yN 기판이 충분히 세정액 속에 침지되기 때문에, AlxGayIn1-x-yN 기판 표면상의 파티클 수를 보다 안정되게 상기한 바와 같이 제어할 수 있는 경향이 있다. 여기서, AlxGayIn1-x-yN 기판의 침지 시간은 세정액에 초음파가 인가된 시점에서부터의 시간이다.
더욱이, 본 발명은 검출 각도 10°에서의 X선 광전자 분광법(XPS)에 의한 AlxGayIn1-x-yN 기판 표면의 광전자 스펙트럼에 있어서, C1s 전자와 N1s 전자의 피크 면적의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)가 3 이하인 AlxGayIn1-x-yN 기판이다. 이것은 본 발명자가 예의 검토한 결과, 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlxGayIn1-x-yN 기판 표면의 광전자 스펙트럼에 있어서, C1s 전자의 피크 면적과 N1s 전자의 피크 면적의 비를 상기한 바와 같이 제어한 경우에는 흐림이 없는 고품질의 에피택셜막을 성장시킬 수 있다는 것을 발견한 것이다. 여기서, 검출 각도 10°에서의 X선 광전자 분광법(XPS)에 의한 AlxGayIn1-x-yN 기판 표면의 광전자 스펙트럼에 있어서의 C1s 전자와 N1s 전자의 피크 면적의 비는 AlxGayIn1-x-yN 기판 표면 근방의 질소에 대한 AlxGayIn1-x-yN 기판 표면상의 유기물의 양을 나타내고 있고, 이 비를 상기한 바와 같이 제어함으로써 흐림이 없는 고품질의 에피택셜막을 성장시킬 수 있는 것이다.
여기서, C1s 전자란 C(탄소)의 1s 궤도의 전자를 말하고, N1s 전자란 N(질소)의 1s 궤도의 전자를 말한다. 그리고, 도 1에 도시한 바와 같이, X선(61)의 조사에 의해 AlxGayIn1-x-yN 기판(51) 표면의 C1s 전자 및 N1s 전자는 광전자(71)로서 방출된다. 그 후, AlxGayIn1-x-yN 기판(51) 표면과 10°의 각도를 이루며 방출되는 광전자(71)가 검출기(81)로써 검출되어(검출 각도 10°) 광전자 스펙트럼을 얻을 수 있다. 이 광전자 스펙트럼의 C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 구할 수 있다.
또한, 본 발명은 AlxGayIn1-x-yN 기판을 산용액에 침지시킴으로써, 검출 각도10°에서의 X선 광전자 분광법에 의한 AlxGayIn1-x-yN 기판 표면의 광전자 스펙트럼에 있어서, C1s 전자와 N1s 전자의 피크 면적의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)를 3 이하로 하는 세정 방법이다.
여기서, 산용액은 플루오르화수소산, 염산, 황산으로 이루어진 군에서 선택된 적어도 1종인 것이 바람직하다. 또한, 산용액은 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종과 과산화수소수와의 혼합액으로 이루어지는 것이 바람직하다. 이 경우에는 상기한 C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 보다 안정되게 3 이하로 할 수 있는 경향이 있다.
또한, 산용액이 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종으로 이루어지는 경우에는 산용액 속에 있어서의 플루오르화수소산, 염산 및 황산의 총 농도가 0.5 질량% 이상인 것이 바람직하다. 또한, 산용액이 플루오르화수소산, 염산 및 황산으로 이루어진 군에서 선택된 적어도 1종과 과산화수소수와의 혼합액으로 이루어지는 경우에는 산용액 속에 있어서의 플루오르화수소산, 염산 및 황산의 총 농도가 0.1 질량% 이상이고 과산화수소수의 농도가 0.1 질량% 이상인 것이 바람직하다. 이 경우에는 상기 C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 더욱 안정되게 3 이하로 할 수 있는 경향이 있다.
또한, AlxGayIn1-x-yN 기판의 산용액에의 침지 시간도 30초 이상인 것이 바람직하다. 이 경우에는 AlxGayIn1-x-yN 기판을 충분히 산용액 속에 침지시킬 수 있기 때문에, 상기한 C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 보다 안정되게 상기한 바와 같이 제어할 수 있는 경향이 있다.
또한, 본 발명은 검출 각도 10°에서의 X선 광전자 분광법(XPS)에 의한 AlN 기판 표면의 광전자 스펙트럼에 있어서, Al2s 전자와 N1s 전자의 피크 면적의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)가 0.65 이하인 AlN 기판이다. 이것은 본 발명자가 예의 검토한 결과, 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlN 기판 표면의 광전자 스펙트럼에 있어서, Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 상기한 바와 같이 제어한 경우에는 헤이즈 레벨이 낮은 에피택셜막을 성장시킬 수 있다는 것을 발견한 것에 따른 것이다.
AlN 기판의 표면상에 MOVPE법(유기 금속 기상 성장법)이나 MBE법(분자선 에피택시법)을 이용하여 에피택셜막을 성장시키는 경우에, 그 성장 개시전에 AlN 기판의 표면은 가열된다. 이 가열에 의해 AlN 기판의 표면에 있어서의 N(질소)은 Al(알루미늄)보다도 많이 휘발되기 때문에, 에피택셜막의 성장시에는 AlN 기판 표면의 화학 조성은 Al이 많아진다. 그래서, 미리 AlN 기판 표면의 화학 조성을 N이 많은 상태로 함으로써, 헤이즈 레벨이 낮은 에피택셜막을 성장시킬 수 있는 것이다. 그리고, 이 AlN 기판 표면의 기준으로서, 본 발명자는 검출 각도 10°에서의 X선 광 전자 분광법(XPS)에 의한 Al2s 전자와 N1s 전자의 피크 면적의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)가 0.65 이하인 AlN 기판을 이용하면 된다는 것을 발견한 것이다.
여기서, Al2s 전자란 Al의 2s 궤도의 전자를 말하고, N1s 전자란 N의 1s 궤도의 전자를 말한다. 그리고, 도 2에 도시한 바와 같이, X선(62)의 조사에 의해 AlN 기판(52) 표면의 Al2s 전자 및 N1s 전자는 광전자(72)로서 방출된다. 그 후, AlN 기판(52)의 표면과 10°의 각도를 이루며 방출되는 광전자(72)가 검출기(82)로써 검출되어(검출 각도 10°), 광전자 스펙트럼을 얻을 수 있다. 이 광전자 스펙트럼의 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 구할 수 있다.
또한, 본 발명은 AlN 기판을 산용액에 침지시킴으로써, 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlN 기판 표면의 광전자 스펙트럼에 있어서, Al2s 전자와 N1s 전자의 피크 면적의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)를 0.65 이하로 하는 세정 방법이다.
여기서, 산용액은 질산, 인산 또는 아세트산 중 어느 1종, 또는 이들 산의 적어도 2종으로 이루어진 혼합 용액으로 이루어지는 것이 바람직하다. 이 경우에는 상기 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 보다 안정되게 O.65 이하로 할 수 있는 경향이 있다.
또한, 산용액의 농도가 산용액 전체의 0.5 질량% 이상인 것이 바람직하다. 이 경우에는 상기 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 더욱 안정되게 0.65 이하로 할 수 있는 경향이 있다.
또한, AlN 기판의 산용액에의 침지 시간은 40초 이상인 것이 바람직하다. 이 경우에는 AlN 기판을 충분히 산용액 속에 침지시킬 수 있기 때문에, 상기 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비를 보다 안정되게 상기한 바와 같이 제어할 수 있는 경향이 있다.
(실험예 1)
우선, HVPE법에 의해 성장시킨 AlN 결정을 경면 연마하고, 그 후에 경면 연마에 의한 데미지층을 제거함으로써 얻어진 구경 2 인치의 AlN 기판을 50장 준비하였다. 여기서, 50장의 AlN 기판은 각각 두께가 400 ㎛이며, AlN 기판의 표면은 방위 (0001)로부터 2° 벗어난 면이다.
다음에, 도 3의 모식적 단면도에 도시한 세정 장치를 이용하여 50장의 AlN 기판에 대해서 각각 침지 시간을 변화시키면서 세정을 행하였다. 여기서, 도 3에 도시된 세정조(13)에는 세정액(23)으로서 여러 가지 농도의 테트라메틸암모늄 하이드록사이드 수용액을 수용하였다. 또한, AlN 기판(43)이 침지된 세정액(23)에는 주파수가 900 kHz인 초음파(33)가 50장의 AlN 기판(43)의 각각에 대해서 동일한 조건으로 인가되었다.
그리고, 세정후의 각각의 AlN 기판에 대해서 광 산란 방식의 기판 표면 검사 장치에 의해 AlN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수를 카운트하였다.
그 후, 50장의 AlN 기판의 각각의 표면상에 동일한 조건으로 MOVPE법(유기 금속 기상 성장법)에 의해 두께 1 ㎛의 AlN 결정으로 이루어진 에피택셜막을 성장시켰다. 그리고, 상기와 동일한 광 산란 방식의 기판 표면 검사 장치를 이용하여 이 에피택셜막의 결함 수를 카운트하였다.
도 4에 이 실험의 결과를 나타낸다. 도 4에 있어서, 횡축은 상기한 바와 같이 하여 카운트된 세정후의 AlN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수를 나타내고, 종축은 횡축의 파티클 수에 대응하는 AlN 기판의 표면상에 성장시킨 에피택셜막에 대해서 카운트된 결함 수를 나타낸다.
도 4에서 알 수 있는 바와 같이, 구경 2 인치의 AlN 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수를 20개 이하로 한 경우에는 그 표면상에 성장시킨 에피택셜막의 결함 수는 50개보다도 적고, 그 파티클 수가 20개보다도 많은 경우에 비하여 결함이 적은 고품질의 에피택셜막을 얻을 수 있었다.
또한, 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수가 20개 이하인 AlN 기판은 세정액 전체에 대한 테트라메틸암모늄 하이드록사이드의 농도를 0.5 질량% 이상으로 하고, AlN 기판의 침지 시간을 30초 이상으로 하여 세정된 것이었다.
또한, 상기한 실험예 1에 있어서는 AlN 기판을 이용하였지만, AlN 기판 이외의 AlxGayIn1-x-yN 기판을 이용한 경우라도 동일한 결과를 얻을 수 있다고 생각된다. 또한, AlN 기판의 두께, 면 방위는 상기에 한정되지 않고, 임의의 경우라도 상기한 실험예 1과 동일한 결과를 얻을 수 있다.
(실험예 2)
우선, 상기 실험예 1과 마찬가지로 하여 AlN 결정을 경면 연마한 후에 경면 연마에 의한 데미지층을 제거함으로써 얻어진 구경 2 인치의 AlN 기판을 50장 준비하였다. 여기서, 50장의 AlN 기판은 각각 두께가 400 ㎛이고, AlN 기판의 표면은 방위 (0001)로부터 2° 벗어난 면이다.
다음에, 도 5의 모식적 단면도에 도시된 세정 장치를 이용하여 50장의 AlN 기판에 대해서 각각 침지 시간을 변화시키면서 세정을 행하였다. 여기서, 도 5에 도시된 세정조(15)에는 산용액(25)으로서 여러 가지 농도의 염산이 수용되고, 이 산용액(25) 속에 AlN 기판(45)을 각각 침지시켰다.
그리고, 세정후의 각각의 AlN 기판에 대해서 Mg의 Kα선을 X선원(線源)으로 하는 X선 광전자 분광 장치에 의해 광전자의 검출 각도 10°에서의 AlN 기판 표면의 광전자 스펙트럼을 측정하고, C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)를 산출하였다.
그 후, 50장의 AlN 기판의 각각의 표면상에 동일한 조건으로 MOVPE법에 의해 두께 1 ㎛의 AlN 결정으로 이루어진 에피택셜막을 성장시켰다. 그리고, 성장한 에피택셜막의 각각에 대해서 흐림 발생 유무를 하기의 기준에 의해 육안으로 평가하고, 흐림이 발생한 에피택셜막을 표 1에 나타내는 (C1s 전자의 피크 면적/N1s 전자의 피크 면적)의 카테고리마다 카운트하였다. 그 결과를 표 1에 나타낸다.
(C1s 전자의 피크 면적
/N1s 전자의 피크 면적)
3 이하 3보다 크고 5 이하 5보다 큼
AlN 기판의 흐림 발생 장수
/AlN 기판의 전체 장수
0장/15장 5장/27장 7장/8장
〈흐림 발생 유무의 평가 기준〉
흐림 발생 있음 … 에피택셜막이 경면으로 되어 있지 않은 부분이 있음
흐림 발생 없음 … 에피택셜막이 전면 경면으로 되어 있음
표 1에서 알 수 있는 바와 같이, AlN 기판 표면의 C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)가 작을수록 에피택셜막의 흐림 발생이 없어지는 경향이 있었다. 특히, 그 비가 3 이하인 경우에는 에피택셜막의 흐림은 전혀 발생하지 않아, 고품질의 에피택셜막을 성장시킬 수 있었다.
또한, AlN 기판 표면의 C1s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(C1s 전자의 피크 면적/N1s 전자의 피크 면적)가 3 이하인 AlN 기판은 세정액 전체에 대한 염산의 농도를 0.5 질량% 이상으로 하고, AlN 기판의 침지 시간을 30초 이상으로 하여 세정된 것이었다.
또한, 상기한 실험예 2에 있어서는 AlN 기판을 이용하였지만, AlN 기판 이외의 AlxGayIn1-x-yN 기판을 이용한 경우라도 동일한 결과를 얻을 수 있다고 생각된다. 또한, AlN 기판의 두께, 면 방위는 상기에 한정되지 않고, 임의의 경우라도 상기한 실험예 2와 동일한 결과를 얻을 수 있다.
(실험예 3)
우선, HVPE법에 의해 성장시킨 AlN 결정을 경면 연마하고, 그 후에 경면 연마에 의한 데미지층을 제거함으로써 얻어진 구경 2 인치의 AlN 기판을 50장 준비하였다. 여기서, 50장의 AlN 기판은 각각 두께가 400 ㎛이고, AlN 기판의 표면은 방위 (0001)로부터 2° 벗어난 면이다.
다음에, 도 6의 모식적 단면도에 도시한 세정 장치를 이용하여 50장의 AlN 기판에 대해서 각각 세정을 행하였다. 여기서, 도 6에 도시된 세정조(16)에는 세정액(26)으로서 여러 가지 농도의 질산, 인산 및 아세트산의 혼합 용액이 수용되어 AlN 기판(46)에 대해서 여러 가지 세정 시간으로 세정이 행해졌다.
그리고, 세정후의 각각의 AlN 기판에 대해서, Mg의 Kα선을 X선원으로 하는 X선 광전자 분광 장치에 의해 광전자의 검출 각도 10°에서의 AlN 기판 표면의 광전자 스펙트럼을 측정하고, Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)를 산출하였다.
그 후, 50장의 AlN 기판의 각각의 표면상에 동일한 조건으로 MOVPE법에 의해 두께 1 ㎛의 AlN 결정으로 이루어진 에피택셜막을 성장시켰다. 그리고, 성장한 에피택셜막의 각각에 대해서 광 산란 방식의 기판 표면 검사 장치에 의해 헤이즈 레벨을 평가하였다. 그 결과를 도 7에 나타낸다. 도 7에 있어서, 횡축은 세정후의 AlN 기판의 X선 광전자 분광 장치에 의해 얻어진 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)를 나타내고, 종축은 횡축의 (Al2s 전자의 피크 면적/N1s 전자의 피크 면적)을 갖는 AlN 기판의 각각에 성장한 에피택셜막의 헤이즈 레벨을 나타내고 있다.
도 7로부터 알 수 있는 바와 같이, AlN 기판 표면의 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)가 작을수록 에피택셜막의 헤이즈 레벨이 저하하는 경향이 있었다. 특히, 그 비가 0.65 이하인 경우에는 에피택셜막의 헤이즈 레벨은 2 ppm보다도 낮아져서, 양호한 에피택셜막을 성장시킬 수 있었다.
또한, AIN 기판 표면의 Al2s 전자의 피크 면적과 N1s 전자의 피크 면적과의 비(Al2s 전자의 피크 면적/N1s 전자의 피크 면적)가 0.65 이하인 AlN 기판은 산용액 전체에 대한 질산, 인산 및 아세트산의 총 농도를 0.5 질량% 이상으로 하고, AlN 기판의 침지 시간을 40초 이상으로 하여 세정된 것이었다.
또한, 상기한 실험예 3에 있어서는 질산, 인산 및 아세트산의 혼합 용액을 이용하였지만, 질산, 인산 또는 아세트산 중 어느 1종, 또는 이들 산의 2종으로 이루어진 혼합 용액을 이용하여도 동일한 결과를 얻을 수 있다.
또한, AlN 기판의 두께, 면 방위는 상기에 한정되지 않고, 임의의 경우라도 상기 실험예 3과 동일한 결과를 얻을 수 있다.
이번에 개시된 실시예 및 실험예는 모든 점에서 예시일 뿐 제한적인 것이 아니다. 본 발명의 범위는 상기한 설명이 아니라 특허 청구 범위에 의해 정해지며, 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명은 AlxGayIn1-x-yN 기판을 이용한 반도체 디바이스의 제조에 적합하게 이용할 수 있다. 또한, 본 발명은 AlN 기판을 이용한 반도체 디바이스의 제조에 적합하게 이용할 수 있다.

Claims (15)

  1. AlxGayIn1-x-yN 기판(0<x≤1, 0≤y≤1, x+y≤1)의 표면상에 존재하는 0.2 ㎛ 이상의 입자 직경을 갖는 파티클 수가, 상기 AlxGayIn1-x-yN 기판의 구경을 2 인치로 했을 때에, 20개 이하인 것을 특징으로 하는 AlxGayIn1-x-yN 기판.
  2. AlxGayIn1-x-yN 기판(43)(0<x≤1, 0≤y≤1, x+y≤1)을 암모니아수, 과산화수소수 첨가 암모니아수 및 유기 알칼리 수용액으로 이루어진 군에서 선택된 어느 1종의 세정액(23)에 초음파(33)를 인가하면서 침지시킴으로써, 상기 AlxGayIn1-x-yN 기판(43)의 표면상에 존재하는 0.2 ㎛ 이상의 입자 직경을 갖는 파티클 수를, 상기 AlxGayIn1-x-yN 기판(43)의 구경을 2 인치로 했을 때에, 20개 이하로 하는 것을 특징으로 하는 AlxGayIn1-x-yN 기판(43)의 세정 방법.
  3. 제2항에 있어서, 상기 세정액(23)으로서, 암모니아 농도가 0.5 질량% 이상인 암모니아수, 과산화수소수 농도가 0.1 질량% 이상이고 암모니아 농도가 0.1 질량% 이상인 과산화수소수 첨가 암모니아수 또는 유기 알칼리 농도가 0.5 질량% 이상인 유기 알칼리 수용액 중 어느 하나를 이용하는 것을 특징으로 하는 AlxGayIn1-x-yN 기판(43)의 세정 방법.
  4. 제2항에 있어서, 상기 유기 알칼리 수용액은 테트라메틸암모늄 하이드록사이드(tetramethylammounium hydroxide) 또는 2-히드록시에틸 트리메틸암모늄 하이드록사이드 중 어느 한쪽의 유기 알칼리를 물로 용해시킨 것을 특징으로 하는 AlxGayIn1-x-yN 기판(43)의 세정 방법.
  5. 제2항에 있어서, 상기 AlxGayIn1-x-yN 기판(43)의 침지 시간은 30초 이상인 것을 특징으로 하는 AlxGayIn1-x-yN 기판(43)의 세정 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020050057522A 2004-07-01 2005-06-30 Al(x)Ga(y)In(1-x-y)N 기판 및 Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법 KR101188516B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004195506A JP2006016249A (ja) 2004-07-01 2004-07-01 AlxGayIn1−x−yN基板とAlxGayIn1−x−yN基板の洗浄方法
JP2004195507A JP4379229B2 (ja) 2004-07-01 2004-07-01 AlN基板とAlN基板の洗浄方法
JPJP-P-2004-00195506 2004-07-01
JPJP-P-2004-00195507 2004-07-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097166A Division KR101239545B1 (ko) 2004-07-01 2011-09-26 Al(x)Ga(y)In(1-x-y)N 기판, Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법, AlN 기판 및 AlN 기판의 세정 방법

Publications (2)

Publication Number Publication Date
KR20060048731A KR20060048731A (ko) 2006-05-18
KR101188516B1 true KR101188516B1 (ko) 2012-10-05

Family

ID=35134668

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050057522A KR101188516B1 (ko) 2004-07-01 2005-06-30 Al(x)Ga(y)In(1-x-y)N 기판 및 Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법
KR1020110097166A KR101239545B1 (ko) 2004-07-01 2011-09-26 Al(x)Ga(y)In(1-x-y)N 기판, Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법, AlN 기판 및 AlN 기판의 세정 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110097166A KR101239545B1 (ko) 2004-07-01 2011-09-26 Al(x)Ga(y)In(1-x-y)N 기판, Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법, AlN 기판 및 AlN 기판의 세정 방법

Country Status (4)

Country Link
US (2) US7387989B2 (ko)
EP (3) EP2204478B1 (ko)
KR (2) KR101188516B1 (ko)
TW (1) TWI408263B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries AlxGayIn1-x-yN基板、AlxGayIn1-x-yN基板之清潔方法、AlN基板及AlN基板之清潔方法
JP2008037705A (ja) * 2006-08-07 2008-02-21 Sumitomo Electric Ind Ltd GaxIn1−xN基板とGaxIn1−xN基板の洗浄方法
US8283694B2 (en) 2006-10-19 2012-10-09 Sumitomo Electric Industries, Ltd. GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device
WO2008047627A1 (fr) 2006-10-19 2008-04-24 Sumitomo Electric Industries, Ltd. Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur
JP2012178458A (ja) 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
WO2023026924A1 (ja) 2021-08-23 2023-03-02 株式会社トクヤマ Iii族窒化物単結晶基板の洗浄方法および製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04126863A (ja) * 1990-09-12 1992-04-27 Toli Corp Ltd フックドラグの製造方法
AU7221294A (en) * 1993-07-30 1995-02-28 Semitool, Inc. Methods for processing semiconductors to reduce surface particles
FR2722511B1 (fr) * 1994-07-15 1999-04-02 Ontrak Systems Inc Procede pour enlever les metaux dans un dispositif de recurage
JPH10233382A (ja) * 1997-02-17 1998-09-02 Hewlett Packard Co <Hp> 半導体の表面清浄方法
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
JP2001160627A (ja) * 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP4126863B2 (ja) * 2000-10-13 2008-07-30 松下電器産業株式会社 半導体装置の製造方法および半導体基板の製造方法
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
JP2003068655A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
IL161420A0 (en) * 2001-10-26 2004-09-27 Ammono Sp Zoo Substrate for epitaxy
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd GaN単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries AlxGayIn1-x-yN基板、AlxGayIn1-x-yN基板之清潔方法、AlN基板及AlN基板之清潔方法

Also Published As

Publication number Publication date
EP1612301B1 (en) 2014-10-15
EP1612301A3 (en) 2008-12-31
TWI408263B (zh) 2013-09-11
EP2204479A3 (en) 2010-08-04
EP2204478A3 (en) 2010-08-11
EP2204479B1 (en) 2014-06-25
TW200610843A (en) 2006-04-01
KR20060048731A (ko) 2006-05-18
EP2204479A2 (en) 2010-07-07
KR20110120258A (ko) 2011-11-03
KR101239545B1 (ko) 2013-03-06
EP1612301A2 (en) 2006-01-04
US20060003134A1 (en) 2006-01-05
US20080299375A1 (en) 2008-12-04
EP2204478B1 (en) 2014-06-11
EP2204478A2 (en) 2010-07-07
US7387989B2 (en) 2008-06-17

Similar Documents

Publication Publication Date Title
KR101239545B1 (ko) Al(x)Ga(y)In(1-x-y)N 기판, Al(x)Ga(y)In(1-x-y)N 기판의 세정 방법, AlN 기판 및 AlN 기판의 세정 방법
JP3409958B2 (ja) 半導体発光素子
CN100411111C (zh) AlxGayIn1-x-yN衬底及其清洗方法,AlN衬底及其清洗方法
EP1858062A2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
WO2005041283A1 (ja) 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
US20050059229A1 (en) Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
US9000567B2 (en) Compound semiconductor substrate
WO2009142311A1 (ja) Iii族窒化物半導体積層構造体およびその製造方法
EP4220728A1 (en) Gallium nitride substrate and semiconductor composite substrate
KR20090048550A (ko) GaxIn1-xN 기판과 GaxIn1-xN 기판의 세정 방법
JP4379229B2 (ja) AlN基板とAlN基板の洗浄方法
JP7268461B2 (ja) ヒ化ガリウム基板、エピタキシャル基板、ヒ化ガリウム基板の製造方法およびエピタキシャル基板の製造方法
Uemura et al. Al x Ga y In l− x− y N substrate, cleaning method of Al x Ga y In l− x− y N substrate, AlN substrate, and cleaning method of AlN substrate
JP2010021439A (ja) Iii族窒化物半導体積層構造体およびその製造方法
CN1151592C (zh) 半导体激光器及其制造方法
Lovergine et al. MOVPE growth and characterisation of ZnTe epilayers on (1 0 0) ZnTe: P substrates
JPH10188780A (ja) 光電面
JP2010031352A (ja) シリコンの結晶粒を含むシリコン層を備える基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee